JP3480303B2 - Power supply - Google Patents

Power supply

Info

Publication number
JP3480303B2
JP3480303B2 JP07992098A JP7992098A JP3480303B2 JP 3480303 B2 JP3480303 B2 JP 3480303B2 JP 07992098 A JP07992098 A JP 07992098A JP 7992098 A JP7992098 A JP 7992098A JP 3480303 B2 JP3480303 B2 JP 3480303B2
Authority
JP
Japan
Prior art keywords
switching elements
power supply
voltage
connection point
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07992098A
Other languages
Japanese (ja)
Other versions
JPH11285271A (en
Inventor
博市 新堀
務 塩見
武志 鴨井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP07992098A priority Critical patent/JP3480303B2/en
Publication of JPH11285271A publication Critical patent/JPH11285271A/en
Application granted granted Critical
Publication of JP3480303B2 publication Critical patent/JP3480303B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は商用交流電源を入力
として入力電流の高調波を抑制しながら低周波矩形波を
出力する電源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device that outputs a low frequency rectangular wave while suppressing a harmonic of an input current by using a commercial AC power supply as an input.

【0002】[0002]

【従来の技術】図10は従来の電源装置の回路図であ
る。この電源装置では、スイッチング素子Q1,Q2の
直列回路と、スイッチング素子Q3,Q4の直列回路
と、ダイオ―ドD5,D6の直列回路とが、電解コンデ
ンサC1の両端間に並列に接続されている。スイッチン
グ素子Q1,Q2の接続点とスイッチング素子Q3,Q
4の接続点との間にはインダクタL2と負荷回路Zの直
列回路が接続されており、ダイオードD5,D6の接続
点とスイッチング素子Q1,Q2の接続点との間には交
流電源ACとインダクタL1の直列回路が接続されてい
る。なお、各スイッチング素子Q1〜Q4は逆並列のダ
イオ一ドD1〜D4をそれぞれ備えている。
2. Description of the Related Art FIG. 10 is a circuit diagram of a conventional power supply device. In this power supply device, a series circuit of switching elements Q1 and Q2, a series circuit of switching elements Q3 and Q4, and a series circuit of diodes D5 and D6 are connected in parallel between both ends of an electrolytic capacitor C1. . Connection points of switching elements Q1 and Q2 and switching elements Q3 and Q
The series circuit of the inductor L2 and the load circuit Z is connected between the connection point of No. 4 and the connection point of the diodes D5, D6 and the connection points of the switching elements Q1, Q2. The series circuit of L1 is connected. The switching elements Q1 to Q4 are provided with antiparallel diodes D1 to D4, respectively.

【0003】まず、この回路の動作の―例を、以下に示
す。入力の交流電源ACのダイオードD5,D6の接続
点側が正極性の場合、図11(a)に示すように、スイ
ッチング素子Q2及びQ3がON、スイッチング素子Q
1及びQ4がOFFの期間(図12(a)参照)と、ス
イッチング素子Q1及びQ3がON、スイッチング素子
Q2及びQ4がOFFの期間(図12(b)参照)と、
すべてのスイッチング素子がOFFの期間(図12
(c)参照)が順にあり、それらを周期的に繰り返すよ
うに動作する。
First, an example of the operation of this circuit is shown below. When the connection point side of the diodes D5 and D6 of the input AC power supply AC has a positive polarity, as shown in FIG. 11A, the switching elements Q2 and Q3 are ON, and the switching element Q is ON.
A period in which 1 and Q4 are OFF (see FIG. 12A), a period in which the switching elements Q1 and Q3 are ON and the switching elements Q2 and Q4 are OFF (see FIG. 12B),
The period when all switching elements are off (Fig. 12
(See (c)) in order, and it operates to repeat them periodically.

【0004】また、入力の交流電源ACのダイオ―ドD
5,D6の接続点側が負極性の場合、図11(b)に示
すように、スイッチング素子Q1及びQ4がON、スイ
ッチング素子Q2及びQ3がOFFの期間(図13
(a)参照)と、スイッチング素子Q2及びQ4がO
N、スイッチング素子Q1及びQ3がOFFの期間(図
13(b)参照)と、すべてのスイッチング素子がOF
Fの期間(図13(c)参照)が順にあり、それらを周
期的に繰り返すように動作する。以上のごとく回路が動
作することにより、負荷Zには入力の商用周波電源AC
と同期した矩形波状の電圧が印加されるものである。
Further, a diode D of the input AC power supply AC
When the connection point side of 5 and D6 has a negative polarity, as shown in FIG. 11B, a period in which the switching elements Q1 and Q4 are ON and the switching elements Q2 and Q3 are OFF (FIG. 13).
(See (a)) and the switching elements Q2 and Q4 are O
N, a period in which the switching elements Q1 and Q3 are OFF (see FIG. 13B), and all the switching elements are OF
There are F periods (see FIG. 13C) in order, and the operation is performed to repeat them periodically. As the circuit operates as described above, the input commercial frequency power supply AC is applied to the load Z.
A rectangular wave voltage synchronized with is applied.

【0005】そして、兼用されたスイッチング素子Q
1,Q2には2つのル―プの電流が同時に逆向きに流れ
ることで、スイッチング素子に実質的に流れる電流を少
なくして、スイッチング素子の損失を低減し、発熱等を
抑えて、小形且つ低コストの電源装置を提供するもので
ある。
The switching element Q which is also used
Since the currents of the two loops flow in opposite directions at the same time in 1 and Q2, the current flowing through the switching element is substantially reduced, the loss of the switching element is reduced, the heat generation is suppressed, and the size is small. A low cost power supply device is provided.

【0006】[0006]

【発明が解決しようとする課題】上述の電源装置によ
り、高輝度放電灯(以下、「HIDランプ」と呼ぶ)を
点灯するための低周波矩形波点灯方式の放電灯点灯装置
を構成する場合について検討する。一般に、HIDラン
プは放電を開始するまでの間は極めてインピーダンスの
高い状態(以下、「無負荷状態」と呼ぶ)である。放電
を開始するには、その無負荷状態において、ランプ印加
電圧に高圧パルス電圧を重畳して放電を開始させる。放
電開始直後は管内の温度が低いため、管内の圧力が低
く、低いインピーダンスの状態(すなわち低ランプ電圧
状態)となり、その放電状態を持続することで、管内の
温度の上昇と共に管内の圧力も高くなり、電気的なイン
ピーダンスも上昇し、安定な点灯状態に移行する。この
ように、HIDランプを安定に始動し、点灯させるため
には、高圧パルスを印加する際に200V乃至400V
程度の電圧を印加した状態を作る必要がある。また、H
IDランプは放電の安定化のためにコンデンサを等価的
に並列接続し、電流の高周波成分をバイパスさせて放電
灯に高周波電流が流れないようにする必要がある。これ
は音響的共鳴現象を発生させないためである。
Regarding the case where a discharge lamp lighting device of a low frequency rectangular wave lighting system for lighting a high-intensity discharge lamp (hereinafter referred to as "HID lamp") is constructed by the above power supply device consider. Generally, the HID lamp is in a state of extremely high impedance (hereinafter, referred to as “no-load state”) until the discharge is started. To start the discharge, in the no-load state, the high voltage pulse voltage is superimposed on the voltage applied to the lamp to start the discharge. Immediately after the start of discharge, the temperature inside the tube is low, so the pressure inside the tube is low, and the state of low impedance (that is, low lamp voltage state) is maintained.By maintaining the discharge state, the temperature inside the tube rises and the pressure inside the tube also increases. Then, the electrical impedance also rises, and a stable lighting state is entered. As described above, in order to stably start and light the HID lamp, 200V to 400V is applied when the high voltage pulse is applied.
It is necessary to create a state in which a certain voltage is applied. Also, H
For the ID lamp, it is necessary to equivalently connect capacitors in parallel in order to stabilize the discharge and bypass the high frequency component of the current so that the high frequency current does not flow to the discharge lamp. This is because no acoustic resonance phenomenon occurs.

【0007】以上のようなHIDランプを負荷として使
用する場合の始動時の動作等について従来例では考慮さ
れていない。また、電源電圧と無負荷状態でランプに印
加する電圧と平滑コンデンサC1に蓄積される電圧とを
最適な関係に制御することも必要である。例えば、無負
荷状態で300Vの電圧をランプに印加する場合、電源
電圧がAC200Vであれば、昇圧作用により平滑コン
デンサC1の電圧が400V以上となり得るが、無負荷
電圧300Vを維持しながら極力平滑コンデンサの電圧
を下げるよう動作させる方が良い等、これらの電圧関係
を最適に調整する手段に関して従来例では考慮されてい
ない。
In the conventional example, the operation at the time of starting when the above HID lamp is used as a load is not taken into consideration. It is also necessary to control the power supply voltage, the voltage applied to the lamp in the unloaded state, and the voltage stored in the smoothing capacitor C1 in an optimum relationship. For example, when a voltage of 300 V is applied to the lamp in a no-load state, if the power supply voltage is AC200 V, the voltage of the smoothing capacitor C1 may be 400 V or higher due to the boosting action, but the smoothing capacitor is kept as much as possible while maintaining the no-load voltage of 300 V. It is better to operate so as to lower the voltage of 1), and the conventional example does not consider means for optimally adjusting the relationship of these voltages.

【0008】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、商用交流電源を入
力として入力電流の高調波を抑制しながら低周波矩形波
を出力する電源装置において、負荷にHIDランプを使
用する場合における無負荷2次電圧の制御手段を提供す
ることにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to supply a commercial AC power supply as an input and to output a low frequency rectangular wave while suppressing harmonics of an input current. In order to provide a control means of a no-load secondary voltage when using an HID lamp as a load.

【0009】[0009]

【課題を解決するための手段】本発明の電源装置の主回
路構成は、図10の従来例と同等である。ただし、図1
0の負荷Zとしてランプ負荷LDとコンデンサC2の並
列回路が接続されている。C1は平滑コンデンサであ
る。無負荷状態での各スイッチング素子Q1〜Q4の動
作は、従来例と基本的に同じである(図11〜図1
3)。各スイッチング素子Q1〜Q4はMOSFETよ
りなり、それぞれ逆方向ダイオードを内蔵している。
The main circuit configuration of the power supply device of the present invention is equivalent to that of the conventional example of FIG. However,
As a load Z of 0, a parallel circuit of a lamp load LD and a capacitor C2 is connected. C1 is a smoothing capacitor. The operation of each of the switching elements Q1 to Q4 in the unloaded state is basically the same as that of the conventional example (FIGS. 11 to 1).
3). Each of the switching elements Q1 to Q4 is formed of a MOSFET and has a reverse diode built therein.

【0010】無負荷状態のとき、平滑コンデンサC1の
両端電圧をVce、負荷の両端電圧をVo2として、商
用交流電源ACの正負何れかの極性において、無負荷2
次電圧Vo2は一定であると考えることが出来る。各ス
イッチング素子Q1〜Q4の動作により、平滑コンデン
サC1から負荷にはインダクタL2を介して電流が流れ
るが、無負荷2次電圧Vo2が一定であるとの仮定のも
とでは1スイッチングサイクル中で負荷に流れる電流の
平均値は0でなければならない(もし、負荷に流れる電
流の平均値が0でなければ無負荷2次電圧Vo2は増加
あるいは減少する)。
In the unloaded state, the voltage across the smoothing capacitor C1 is Vce, and the voltage across the load is Vo2.
The next voltage Vo2 can be considered to be constant. A current flows from the smoothing capacitor C1 to the load through the inductor L2 by the operation of each of the switching elements Q1 to Q4, but under the assumption that the no-load secondary voltage Vo2 is constant, the load is reduced during one switching cycle. The average value of the current flowing through the load must be 0 (if the average value of the current flowing through the load is not 0, the no-load secondary voltage Vo2 increases or decreases).

【0011】これを図9により説明すると、例えば、図
9(a)の期間でインダクタL2に流れる電流は、(V
ce−Vo2)/L2の傾斜で上昇し、期間t1でピー
ク値に達する。次に図9(b)の期間には、前記ピーク
値から−Vo2/L2の傾きで減少し、期間t2で前記
ピーク値と逆極性で絶対値が同じピーク値になる。図9
(c)の期間では、(Vce−Vo2)/L2の傾きで
上昇し、やがて電流は0に達する。従って、インダクタ
L2に流れる電流は正負対称となり平均値は略0にな
る。
Explaining this with reference to FIG. 9, for example, the current flowing through the inductor L2 during the period of FIG.
ce-Vo2) / L2, and the peak value is reached in the period t1. Next, during the period of FIG. 9B, the peak value decreases with a slope of −Vo2 / L2, and during the period t2, the peak value has the opposite polarity and the same absolute value as the peak value. Figure 9
In the period of (c), it rises with a slope of (Vce-Vo2) / L2, and the current reaches 0 eventually. Therefore, the current flowing through the inductor L2 has positive and negative symmetries, and the average value is substantially zero.

【0012】図9(a),(b)の期間を時比率(デュ
ーティ)で表すとそれぞれd1=t1/T、d2=t2
/Tである。無負荷時では負荷での電力消費が無く、も
し理想回路を考えれば回路損失は0であるから、平滑コ
ンデンサC1の電圧Vceは回路動作の如何に関わらず
変化しないので、d2=0でよい(交流電源ACから電
力供給を受けない)が、現実的には回路中に電流が流れ
るので平滑コンデンサC1の電圧Vceは減少しようと
するため、d2>0であり、回路損失を補う電力を交流
電源ACから供給するように働く。
When the periods shown in FIGS. 9A and 9B are represented by the duty ratio (duty), d1 = t1 / T and d2 = t2, respectively.
/ T. Since there is no power consumption in the load when there is no load, and the circuit loss is 0 if an ideal circuit is considered, the voltage Vce of the smoothing capacitor C1 does not change regardless of the circuit operation, so d2 = 0 (( However, since the current actually flows in the circuit, the voltage Vce of the smoothing capacitor C1 tries to decrease, and therefore d2> 0, and the power that compensates for the circuit loss is AC power. Works as supplied from AC.

【0013】上述の図9(d)の無負荷時のインダクタ
L2の電流から、デューティd2の丁度半分のところで
インダクタL2の電流が一度0に達することが特徴であ
ると言える。従って、これを式で表現すると、 (Vce−Vo2)×d1=Vo2×d2/2 となり、これをVo2について解いて、 Vo2=Vce/(d2/2d1+1) となる。
It can be said that the characteristic is that the current of the inductor L2 once reaches 0 at a point just half the duty d2 from the current of the inductor L2 at the time of no load shown in FIG. 9 (d). Therefore, when this is expressed by an equation, (Vce−Vo2) × d1 = Vo2 × d2 / 2, and this is solved for Vo2 to obtain Vo2 = Vce / (d2 / 2d1 + 1).

【0014】本発明は上式で表現されるような無負荷2
次電圧Vo2と平滑コンデンサCの電圧Vce及びデュ
ーティd2、d1の関係に着目しものであり、平滑コン
デンサCの電圧Vceと無負荷2次電圧Vo2の関係を
任意に調整することを可能とするものである。以下、実
施例で説明する。
The present invention is a no load 2 as expressed by the above equation.
It focuses on the relationship between the secondary voltage Vo2, the voltage Vce of the smoothing capacitor C, and the duties d2, d1, and makes it possible to arbitrarily adjust the relationship between the voltage Vce of the smoothing capacitor C and the no-load secondary voltage Vo2. Is. Hereinafter, description will be made with reference to examples.

【0015】[0015]

【発明の実施の形態】(実施例1)図1及び図2に本発
明の実施例1の回路構成を示す。図1に示す主回路の構
成は図10の従来例と同等である。この電源装置では、
スイッチング素子Q1,Q2の直列回路と、スイッチン
グ素子Q3,Q4の直列回路と、ダイオ―ドD5,D6
の直列回路とが、電解コンデンサC1の両端間に並列に
接続されている。スイッチング素子Q1,Q2の接続点
とスイッチング素子Q3,Q4の接続点との間には負荷
回路(放電灯負荷LDとコンデンサC2の並列回路)と
インダクタL2との直列回路が接続されており、ダイオ
ードD5,D6の接続点とスイッチング素子Q1,Q2
の接続点との間には交流電源ACとインダクタL1の直
列回路が接続されている。なお、各スイッチング素子Q
1〜Q4はMOSFETよりなり、それぞれ逆並列のダ
イオ一ドを内蔵している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIGS. 1 and 2 show the circuit configuration of Embodiment 1 of the present invention. The configuration of the main circuit shown in FIG. 1 is equivalent to that of the conventional example of FIG. With this power supply,
A series circuit of switching elements Q1 and Q2, a series circuit of switching elements Q3 and Q4, and diodes D5 and D6
Is connected in parallel between both ends of the electrolytic capacitor C1. A series circuit of a load circuit (a parallel circuit of the discharge lamp load LD and the capacitor C2) and an inductor L2 is connected between the connection point of the switching elements Q1 and Q2 and the connection point of the switching elements Q3 and Q4, and a diode is connected. D5, D6 connection point and switching elements Q1, Q2
A series circuit of an AC power supply AC and an inductor L1 is connected between the connection point of the AC power supply AC and the inductor L1. In addition, each switching element Q
1 to Q4 are composed of MOSFETs, and each incorporates an antiparallel diode.

【0016】商用交流電源ACの両端には、電源極性を
検出するための極性検出器1が接続されている。コンデ
ンサC2の両端には、負荷電圧Vo2の絶対値を検出す
る負荷電圧検出器2が接続されている。各スイッチング
素子Q1,Q2,Q3,Q4には、駆動回路drv1,
drv2,drv3,drv4から駆動信号が入力され
ている。各駆動回路drv1,drv2,drv3,d
rv4には、図2に示す制御回路から供給されるd1、
d2、d12のタイミング信号が信号分配器3により交
流電源ACの極性に応じて分配されて供給される。
A polarity detector 1 for detecting the polarity of the power source is connected to both ends of the commercial AC power source AC. A load voltage detector 2 that detects the absolute value of the load voltage Vo2 is connected to both ends of the capacitor C2. Each switching element Q1, Q2, Q3, Q4 has a drive circuit drv1,
Drive signals are input from drv2, drv3, and drv4. Each drive circuit drv1, drv2, drv3, d
For rv4, d1 supplied from the control circuit shown in FIG.
The timing signals d2 and d12 are distributed and supplied by the signal distributor 3 according to the polarity of the AC power supply AC.

【0017】図2は本実施例の制御回路の構成を示して
いる。この制御回路は、PWM制御器4と誤差増幅器E
A、単安定マルチバイブレータMM及び論理和回路OR
を有している。まず、PWM制御器4について説明する
と、トランジスタQ5がOFFのとき、コンデンサC3
が定電流源Ioにより充電され、コンデンサC3の電圧
Vrmpは図3に示すように直線的に増加する。コンデ
ンサC3の電圧Vrmpが所定電圧Verrに達する
と、ヒステリシス特性を有するシュミットトリガ素子S
Tによって、トランジスタQ5をONさせる。これによ
り、コンデンサC3は急速に放電される。以上の動作に
より、コンデンサC3の電圧Vrmpは鋸歯状波とな
る。コンデンサC3の電圧Vrmpと所定電圧Verr
を電圧比較器CPで比較し、パルス幅可変のパルス列信
号d1を生成する。この信号d1は、図11(a)のQ
2の駆動信号、図11(b)のQ1の駆動信号となる。
FIG. 2 shows the configuration of the control circuit of this embodiment. This control circuit includes a PWM controller 4 and an error amplifier E.
A, monostable multivibrator MM and OR circuit OR
have. First, the PWM controller 4 will be described. When the transistor Q5 is off, the capacitor C3
Is charged by the constant current source Io, and the voltage Vrmp of the capacitor C3 increases linearly as shown in FIG. When the voltage Vrmp of the capacitor C3 reaches a predetermined voltage Verr, the Schmitt trigger element S having a hysteresis characteristic.
The transistor Q5 is turned on by T. As a result, the capacitor C3 is rapidly discharged. By the above operation, the voltage Vrmp of the capacitor C3 becomes a sawtooth wave. The voltage Vrmp of the capacitor C3 and the predetermined voltage Verr
Are compared by a voltage comparator CP to generate a pulse train signal d1 having a variable pulse width. This signal d1 corresponds to Q in FIG.
2 and the drive signal of Q1 in FIG. 11B.

【0018】EAは誤差増幅器であり、負荷電圧検出器
2から出力される負荷電圧Vo2の検出値Vladと目
標値Vrefとを比較し、その差に応じた所定電圧Ve
rrを発生する。MMは単安定マルチバイブレータであ
り、上述のパルス列信号d1の立ち下がりに応じて一定
期間Highレベルの信号d2を発生する。この信号d
2は、図11(a)のQ1の駆動信号、図11(b)の
Q2の駆動信号となる。ORは論理和回路であり、信号
d1とd2を足し合わせて、信号d12を発生させる。
この信号d12は図11(a)のQ3の駆動信号、図1
1(b)のQ4の駆動信号となる。
An error amplifier EA compares the detected value Vlad of the load voltage Vo2 output from the load voltage detector 2 with the target value Vref, and a predetermined voltage Ve corresponding to the difference.
generates rr. MM is a monostable multivibrator, which generates a high-level signal d2 for a certain period in response to the fall of the pulse train signal d1 described above. This signal d
2 is the drive signal of Q1 in FIG. 11A and the drive signal of Q2 in FIG. 11B. OR is a logical sum circuit and adds the signals d1 and d2 to generate a signal d12.
This signal d12 is the drive signal of Q3 in FIG.
It becomes the drive signal of Q4 of 1 (b).

【0019】このように、実施例1では負荷電圧Vo2
が所定値に対してずれるとその誤差に応じて信号d1の
デューティのみを変化させるように構成されている。前
述の数式によれば、信号d1のデューティが増加すると
負荷電圧Vo2を増加する方向に働くので、負荷電圧V
o2を自動的に所望の値に調整することが出来る。
As described above, in the first embodiment, the load voltage Vo2
Is deviated from a predetermined value, only the duty of the signal d1 is changed according to the error. According to the above formula, since the load voltage Vo2 increases as the duty of the signal d1 increases, the load voltage V2 increases.
It is possible to automatically adjust o2 to a desired value.

【0020】(実施例2)図4は本発明の実施例2の動
作説明図であり、上述の実施例1における負荷電圧Vo
2とコンデンサC1の電圧Vceの比率Vo2/Vc
e、すなわち、コンデンサC1の電圧Vceに対する負
荷電圧Vo2の降圧比とデューティd1及びd2の関係
を示している。この図4から明らかなように、デューテ
ィd1が0〜0.2の範囲Aでは降圧比Vo2/Vce
の変化を大きく取れる。したがって、実施例1の動作点
をデューティd1が0乃至0.2付近で動作するように
設定すれば、負荷電圧Vo2の制御幅を大きくすること
が出来る。
(Embodiment 2) FIG. 4 is a diagram for explaining the operation of Embodiment 2 of the present invention, in which the load voltage Vo in Embodiment 1 described above is used.
2 and the voltage Vce of the capacitor C1 Vo2 / Vc
e, that is, the relationship between the duty ratio d1 and d2 and the step-down ratio of the load voltage Vo2 to the voltage Vce of the capacitor C1. As is apparent from FIG. 4, the step-down ratio Vo2 / Vce is in the range A in which the duty d1 is 0 to 0.2.
Can be greatly changed. Therefore, if the operating point of the first embodiment is set so that the duty d1 operates near 0 to 0.2, the control range of the load voltage Vo2 can be increased.

【0021】(実施例3)図5及び図6に本発明の実施
例3の回路構成を示す。図5に示す主回路の構成は図1
の実施例1と同等である。本実施例では、負荷電圧Vo
2の絶対値を検出する負荷電圧検出器2に代えて、コン
デンサC1の両端電圧を検出する平滑電圧検出器5が接
続されている。平滑電圧検出器5による検出電圧Vce
dは、誤差増幅器EA2により目標値Vref2との差
に応じた電圧Verr2に変換されて、図6に示す制御
回路に与えられる。
(Embodiment 3) FIGS. 5 and 6 show a circuit configuration of Embodiment 3 of the present invention. The configuration of the main circuit shown in FIG.
This is the same as the first embodiment. In this embodiment, the load voltage Vo
Instead of the load voltage detector 2 that detects the absolute value of 2, a smoothed voltage detector 5 that detects the voltage across the capacitor C1 is connected. Detection voltage Vce by the smoothed voltage detector 5
The error amplifier EA2 converts d into a voltage Verr2 according to the difference from the target value Vref2, and the voltage Verr2 is supplied to the control circuit shown in FIG.

【0022】図6は本実施例の制御回路の構成を示して
いる。この制御回路は、PWM制御器4とd2信号発生
器6及び論理和回路ORを有している。まず、d2信号
発生器6の動作について説明する。PWM制御器4から
出力される信号d1の立ち下がりによって、フリップフ
ロップFFの出力QがHighレベル、出力Q’がLo
wレベルになると、トランジスタQ6がOFFするの
で、コンデンサC4は定電流電源I1により充電され、
その電圧Vrmp2は直線的に増加する。コンデンサC
4の電圧Vrmp2が所定値に達すると、シュミットト
リガ素子ST2によって検出され、フリップフロップF
Fのリセット入力端子Rを一瞬Highレベルにするの
で、フリップフロップFFはリセットされ、出力QがL
owレベル、出力Q’がHighレベルになり、トラン
ジスタQ6がONするので、コンデンサC4は急速に放
電する。この結果、信号d1に従属して発振する三角波
電圧Vrmp2が作製される。この三角波電圧Vrmp
2と誤差電圧Verr2を電圧比較器CP2で比較し、
その比較出力をフリップフロップFFの出力Qと共に論
理積回路ANDに入力して、論理積として信号d2を発
生する。主回路の平滑コンデンサC1の電圧Vceが目
標値Vref2からずれると、誤差電圧Verr2が大
きくなり、信号d2のデューティが大きく変化する。
FIG. 6 shows the configuration of the control circuit of this embodiment. This control circuit has a PWM controller 4, a d2 signal generator 6 and an OR circuit OR. First, the operation of the d2 signal generator 6 will be described. Due to the fall of the signal d1 output from the PWM controller 4, the output Q of the flip-flop FF is High level and the output Q ′ is Lo.
At the w level, the transistor Q6 is turned off, so the capacitor C4 is charged by the constant current power source I1.
The voltage Vrmp2 increases linearly. Capacitor C
When the voltage Vrmp2 of No. 4 reaches a predetermined value, it is detected by the Schmitt trigger element ST2, and the flip-flop F
Since the reset input terminal R of F is set to High level for a moment, the flip-flop FF is reset and the output Q is L
Since the ow level and the output Q'become High level and the transistor Q6 is turned on, the capacitor C4 is rapidly discharged. As a result, a triangular wave voltage Vrmp2 that oscillates depending on the signal d1 is produced. This triangular wave voltage Vrmp
2 and the error voltage Verr2 are compared by the voltage comparator CP2,
The comparison output is input to the AND circuit AND together with the output Q of the flip-flop FF to generate a signal d2 as a logical product. When the voltage Vce of the smoothing capacitor C1 of the main circuit deviates from the target value Vref2, the error voltage Verr2 increases and the duty of the signal d2 changes greatly.

【0023】実施例1では誤差増幅器EAと負荷電圧検
出器2を用いていたが、本実施例では誤差増幅器EA2
の出力Verr2を抵抗R3,R4で分圧し、誤差電圧
VerrとしてPWM制御器4でPWM変調を行い、信
号d1のデューティを決定するようにしている。
Although the error amplifier EA and the load voltage detector 2 are used in the first embodiment, the error amplifier EA2 is used in the present embodiment.
Output Verr2 is divided by resistors R3 and R4, and PWM modulation is performed by the PWM controller 4 as the error voltage Verr to determine the duty of the signal d1.

【0024】本実施例は上述の数式に鑑みて信号d1,
d2のデューティの比率が一定であれば、コンデンサC
1の電圧Vceと負荷電圧Vo2の降圧比が一定である
ことに着目したものであり、コンデンサC1の電圧Vc
eを所定値になるように信号d2のデューティを制御す
ることと従属的に信号d1のデューティを、信号d1と
d2のデューティ比が所定値になるように制御すること
によって、負荷電圧Vo2をも一定に保つことを可能と
したものである。
In this embodiment, the signal d1,
If the duty ratio of d2 is constant, the capacitor C
The voltage reduction ratio between the voltage Vce of No. 1 and the load voltage Vo2 is constant, and the voltage Vc of the capacitor C1 is
The load voltage Vo2 is also controlled by controlling the duty of the signal d2 so that e becomes a predetermined value and dependently controlling the duty of the signal d1 so that the duty ratio of the signals d1 and d2 becomes a predetermined value. It is possible to keep it constant.

【0025】すなわち、本実施例では、信号d1及びd
2の期間を決定するために、直線的に上昇する電圧Vr
mp,電圧Vrmp2と直流電圧である誤差電圧Ver
r,Verr2を比較するので、信号d1のデューティ
は誤差電圧Verrに、信号d2のデューティは誤差電
圧Verr2に比例する。また、誤差電圧Verrは誤
差電圧Verr2を抵抗分圧するだけで決まるようにし
たので、誤差電圧Verrは誤差電圧Verr2に比例
する。したがって、結果的に信号d1,d2のデューテ
ィは比例する関係になるので、d2/d1のデューティ
比は常に一定に動作するものである。
That is, in this embodiment, the signals d1 and d
The voltage Vr that increases linearly in order to determine the period of 2
mp, voltage Vrmp2 and error voltage Ver which is a DC voltage
Since r and Verr2 are compared, the duty of the signal d1 is proportional to the error voltage Verr, and the duty of the signal d2 is proportional to the error voltage Verr2. Further, since the error voltage Verr is determined only by resistance-dividing the error voltage Verr2, the error voltage Verr is proportional to the error voltage Verr2. Therefore, as a result, the duty ratios of the signals d1 and d2 are in proportion to each other, and the duty ratio of d2 / d1 is always constant.

【0026】例えば、交流電源ACの電圧変動が起こる
と、コンデンサC1の電圧Vceを所定値に保つように
信号d2のデューティが変化するが、同時に信号d1の
デューティが適切に変化して、d2/d1のデューティ
比を所定値に維持するように働く結果、負荷電圧Vo2
も電源変動に関わらず一定に保つことが出来る。
For example, when the voltage of the AC power supply AC fluctuates, the duty of the signal d2 changes so as to keep the voltage Vce of the capacitor C1 at a predetermined value, but at the same time, the duty of the signal d1 appropriately changes to d2 / As a result of maintaining the duty ratio of d1 at a predetermined value, the load voltage Vo2
Can be kept constant regardless of power fluctuations.

【0027】(実施例4)図8は本発明の実施例4の動
作説明図であり、上述の実施例3における負荷電圧Vo
2とコンデンサC1の電圧Vceの比率Vo2/Vc
e、すなわち、コンデンサC1の電圧Vceに対する負
荷電圧Vo2の降圧比とd2/d1のデューティ比の関
係を示している。この図8から明らかなように、d2/
d1のデューティ比が0〜4の範囲Bでは降圧比Vo2
/Vceの変化を大きく取れる。そこで、本実施例4で
は、実施例3の回路方式において、d2/d1のデュー
ティ比を0乃至4程度に設定するものである。これによ
り、降圧比の選択幅を広げることが可能となる。
(Fourth Embodiment) FIG. 8 is a diagram for explaining the operation of the fourth embodiment of the present invention. The load voltage Vo in the above-described third embodiment is shown in FIG.
2 and the voltage Vce of the capacitor C1 Vo2 / Vc
e, that is, the relationship between the step-down ratio of the load voltage Vo2 with respect to the voltage Vce of the capacitor C1 and the duty ratio of d2 / d1. As is clear from FIG. 8, d2 /
In the range B in which the duty ratio of d1 is 0 to 4, the step-down ratio Vo2
/ Vce can be greatly changed. Therefore, in the fourth embodiment, in the circuit system of the third embodiment, the duty ratio of d2 / d1 is set to about 0 to 4. This makes it possible to widen the selection range of the step-down ratio.

【0028】[0028]

【発明の効果】本発明によれば、以上のように、チョッ
パ回路により交流電源からの入力歪みを改善するととも
に負荷回路には交流電源と同期した低周波出力を供給す
るインバータ回路を備え、複数の電力変換を行うスイッ
チング回路がスイッチング素子を共用する構成の電源装
置において、スイッチング素子の駆動期間を無負荷時に
出力電圧が所定値となるように変化させるものであるか
ら、定常負荷時はスイッチング素子に逆向きに2つの電
流ループの電流が流れて、損失を小さくしつつ、負荷が
電力を殆ど消費しない略無負荷時には必要な電圧を負荷
に印加することが出来る。従って、負荷にHIDランプ
を使用した場合に、定常点灯時にも無負荷時にも良好な
動作を実現できる。
As described above, according to the present invention, the chopper circuit improves the input distortion from the AC power supply and the load circuit is provided with the inverter circuit for supplying the low frequency output synchronized with the AC power supply. In a power supply device having a configuration in which a switching circuit that performs the power conversion of the above-mentioned one uses a switching element in common, the driving period of the switching element is changed so that the output voltage becomes a predetermined value when there is no load. The currents of the two current loops flow in the opposite directions to reduce the loss, and the necessary voltage can be applied to the load when the load consumes almost no electric power and there is almost no load. Therefore, when the HID lamp is used as the load, good operation can be realized during steady lighting and no load.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1の主回路の構成を示す回路図
である。
FIG. 1 is a circuit diagram showing a configuration of a main circuit according to a first embodiment of the present invention.

【図2】本発明の実施例1の制御回路の構成を示す回路
図である。
FIG. 2 is a circuit diagram showing a configuration of a control circuit according to the first embodiment of the present invention.

【図3】本発明の実施例1の動作説明のための波形図で
ある。
FIG. 3 is a waveform diagram for explaining the operation of the first embodiment of the present invention.

【図4】本発明の実施例2の動作説明図である。FIG. 4 is an operation explanatory diagram of the second embodiment of the present invention.

【図5】本発明の実施例3の主回路の構成を示す回路図
である。
FIG. 5 is a circuit diagram showing a configuration of a main circuit according to a third embodiment of the present invention.

【図6】本発明の実施例3の制御回路の構成を示す回路
図である。
FIG. 6 is a circuit diagram showing a configuration of a control circuit according to a third embodiment of the present invention.

【図7】本発明の実施例3の動作説明のための波形図で
ある。
FIG. 7 is a waveform diagram for explaining the operation of the third embodiment of the present invention.

【図8】本発明の実施例4の動作説明図である。FIG. 8 is an operation explanatory diagram of the fourth embodiment of the present invention.

【図9】本発明の電源装置の出力電流の高周波的な変化
を示す波形図である。
FIG. 9 is a waveform diagram showing a high-frequency change in the output current of the power supply device of the present invention.

【図10】従来例の回路図である。FIG. 10 is a circuit diagram of a conventional example.

【図11】従来例のスイッチング素子の駆動信号の波形
図である。
FIG. 11 is a waveform diagram of a drive signal of a switching element of a conventional example.

【図12】従来例の電源正極性時のスイッチング動作を
示す回路図である。
FIG. 12 is a circuit diagram showing a switching operation of a conventional example when the power source has a positive polarity.

【図13】従来例の電源負極性時のスイッチング動作を
示す回路図である。
FIG. 13 is a circuit diagram showing a switching operation of a conventional example when the power source has a negative polarity.

【符号の説明】[Explanation of symbols]

Q1〜Q4 スイッチング素子 D5,D6 ダイオード C1 コンデンサ L1 第1のインダクタ L2 第2のインダクタ AC 交流電源 DL 放電灯負荷 Q1-Q4 switching elements D5, D6 diode C1 capacitor L1 First inductor L2 second inductor AC AC power supply DL discharge lamp load

フロントページの続き (56)参考文献 特開 平4−163891(JP,A) 特開 平4−58768(JP,A) 特開 平3−60375(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/5387 H02M 7/217 Continuation of front page (56) Reference JP-A-4-163891 (JP, A) JP-A-4-58768 (JP, A) JP-A-3-60375 (JP, A) (58) Fields investigated (Int .Cl. 7 , DB name) H02M 7/5387 H02M 7/217

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1及び第2のダイオードをそれぞれ
並列に備える第1及び第2のスイッチング素子を順方
向が一致するように直列に接続した回路と、第3及び第
4のダイオードをそれぞれ並列に備える第3及び第4
のスイッチング素子を順方向が一致するように直列に接
続した回路を同じ極性でコンデンサと並列に接続し、
前記コンデンサに対して前記各ダイオードと同じ極性と
なるように第5及び第6のダイオードを直列に接続した
回路を前記コンデンサと並列に接続し、前記第1及び第
2のスイッチング素子の接続点と第5及び第6のダイオ
ードの接続点との間に、交流電源と第1のインダクタの
直列回路を接続し、前記第1及び第2のスイッチング素
子の接続点と第3及び第4のスイッチング素子の接続点
との間に、負荷回路と第2のインクタの直列回路を接
続した回路構成を備え、 前記第1のスイッチング素子と第2のスイッチング素子
は昇圧チョッパ回路と降圧チョッパ回路で兼用されてお
り、定常負荷時においては、昇圧動作時の電流と降圧動
作時の電流が兼用されている第1及び第2のスイッチン
グ素子に互いに打ち消す方向に流れる期間を少なくとも
生ずるように動作させる制御回路を備え、負荷には入力
交流電圧と同期した交流電圧を印加する電源装置であっ
て、制御回路の作用により、 入力交流電源の第5及び第6のダイオードの接続点側の
極性が正のときは、第2及び第3のスイッチング素子を
ONし、第1及び第4のスイッチング素子をOFFさせ
る第1の動作期間の後、第1及び第3のスイッチング素
子をONし、第2及び第4のスイッチング素子をOFF
させる第2の動作期間を設け、その後、すべてのスイッ
チング素子をOFFさせる第3の動作期間を少なくとも
含むスイッチング周期の動作を行い、 入力交流電源の第5及び第6のダイオードの接続点側の
極性が負のときは、第1及び第4のスイッチング素子を
ONし、第2及び第3のスイッチング素子をOFFさせ
る第4の動作期間の後、第2及び第4のスイッチング素
子をONし、第1及び第3のスイッチング素子をOFF
させる第5の動作期間を設け、その後、すべてのスイッ
チング素子をOFFさせる第6の動作期間を少なくとも
含むスイッチング周期の動作を行う電源装置において、 少なくとも入力交流電源の第5及び第6のダイオード
接続点側の極性が正のときにおける第2及び第3のスイ
ッチング素子をONし、第1及び第4のスイッチング素
子をOFFさせる第1の動作期間、及び、入力交流電源
の第5及び第6のダイオードの接続点側の極性が負のと
きにおける第1及び第4のスイッチング素子をONし、
第2及び第3のスイッチング素子をOFFさせる第4の
動作期間を無負荷時に出力電圧が所定値となるように変
化させることを特徴とする電源装置。
1. A first diode and a second diode , respectively.
A circuit in which the first and second switching elements provided in anti- parallel are connected in series so that the forward directions match, and the third and third
Third and fourth with four diodes in anti- parallel respectively
And a circuit in which the switching elements of are connected in series so that their forward directions match, and are connected in parallel with a capacitor with the same polarity,
With the same polarity as each diode with respect to the capacitor
5th and 6th diodes were connected in series so that
A circuit is connected in parallel with the capacitor, and a connection point of the first and second switching elements and a fifth and sixth diode are connected.
Between the connection point of the over-de, of the AC power supply and the first inductor is connected in series circuit, the connection point of the connection point of the first and second switching elements and the third and fourth switching elements during comprises a circuit arrangement with a series circuit of the load circuit and the second in-da Kuta, the first switching element and second switching element are shared by the step-down chopper circuit and the step-up chopper circuit, constant At the time of a load, the first and second switching elements, which have both the current for the step-up operation and the current for the step-down operation, are provided with a control circuit that operates so as to cause at least a period in which the currents cancel each other. is a power supply for applying an AC voltage synchronized with the input AC voltage, by the action of the control circuit, when the polarity of the connection point side fifth and sixth diode of the input AC power source is positive After the first operation period in which the second and third switching elements are turned on and the first and fourth switching elements are turned off, the first and third switching elements are turned on and the second and fourth switching elements are turned on. Turn off the element
A second operation period is provided, and thereafter, an operation of a switching cycle including at least a third operation period for turning off all the switching elements is performed, and the polarity of the connection point side of the fifth and sixth diodes of the input AC power supply is performed. Is negative, after turning on the first and fourth switching elements and turning off the second and third switching elements, the second and fourth switching elements are turned on after the fourth operation period. Turn off the 1st and 3rd switching elements
In a power supply device that performs a switching cycle including at least a sixth operation period in which all switching elements are turned off after a fifth operation period is provided, at least the fifth and sixth diodes of the input AC power supply are connected. A first operation period in which the second and third switching elements are turned on and the first and fourth switching elements are turned off when the polarity on the point side is positive, and the fifth and sixth input AC power supplies are operated. Turning on the first and fourth switching elements when the polarity of the diode connection point side is negative,
A power supply device, characterized in that a fourth operation period in which the second and third switching elements are turned off is changed so that the output voltage becomes a predetermined value when there is no load.
【請求項2】 第1及び第4の動作期間が、第1及び
第4の動作期間の変化に対して、無負荷時の出力電圧と
コンデンサの両端電圧の比率としての降圧比が大きく変
化する領域に設定されていることを特徴とする請求項1
記載の電源装置。
2. The step-down ratio as a ratio of the output voltage when there is no load and the voltage across the capacitor greatly changes in the first and fourth operation periods with respect to the change in the first and fourth operation periods. The area is set to an area.
The power supply described.
【請求項3】 入力交流電源の第5及び第6のダイオ
ードの接続点側の極性が正のときにおける第1の動作期
間と第2の動作期間の比率、及び、入力交流電源の第5
及び第6のダイオードの接続点側の極性が負のときにお
ける第4の動作期間と第5の動作期間の比率を、無負荷
時には一定になるように制御することを特徴とする請求
項1記載の電源装置。
3. A fifth and sixth dio of an input AC power supply
First operation period and the ratio of the second operation period at the time the polarity of over de connection point side is positive, and, second of the input AC power supply 5
2. The ratio of the fourth operating period to the fifth operating period when the polarity of the connection point side of the sixth diode is negative is controlled so as to be constant when there is no load. Power supply.
【請求項4】 入力交流電源の第5及び第6のダイオ
ードの接続点側の極性が正のときにおける第1の動作期
間と第2の動作期間の比率、及び、入力交流電源の第5
及び第6のダイオードの接続点側の極性が負のときにお
ける第4の動作期間と第5の動作期間の比率は、該比率
の変化に対して、無負荷時の出力電圧とコンデンサの両
端電圧の比率としての降圧比が大きく変化する領域に設
定されていることを特徴とする請求項3記載の電源装
置。
4. A fifth and a sixth dio of an input AC power supply.
First operation period and the ratio of the second operation period at the time the polarity of over de connection point side is positive, and, second of the input AC power supply 5
And the ratio between the fourth operation period and the fifth operation period when the polarity of the connection point side of the sixth diode is negative, the output voltage under no load and the voltage across the capacitor are 4. The power supply device according to claim 3, wherein the power supply device is set in a region in which the step-down ratio as a ratio of 1 is significantly changed.
【請求項5】 入力交流電源の第5及び第6のダイオ
ードの接続点側の極性が正のときにおける第1の動作期
間、及び、入力交流電源の第5及び第6のダイオード
接続点側の極性が負のときにおける第4の動作期間は、
無負荷時の出力電圧と一定電圧との差電圧又はコンデン
サの両端電圧と一定電圧との差電圧に応じて制御される
ことを特徴とする請求項4記載の電源装置。
5. A fifth and sixth dio of an input AC power supply.
The first operation period in when the polarity is positive over de connection point side, and the fifth and fourth operating period at the time the polarity of the connection point side is a negative sixth diode of the input AC power supply,
5. The power supply device according to claim 4, wherein the power supply device is controlled according to a difference voltage between an output voltage and a constant voltage when there is no load or a difference voltage between a voltage across the capacitor and a constant voltage.
JP07992098A 1998-03-26 1998-03-26 Power supply Expired - Fee Related JP3480303B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07992098A JP3480303B2 (en) 1998-03-26 1998-03-26 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07992098A JP3480303B2 (en) 1998-03-26 1998-03-26 Power supply

Publications (2)

Publication Number Publication Date
JPH11285271A JPH11285271A (en) 1999-10-15
JP3480303B2 true JP3480303B2 (en) 2003-12-15

Family

ID=13703745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07992098A Expired - Fee Related JP3480303B2 (en) 1998-03-26 1998-03-26 Power supply

Country Status (1)

Country Link
JP (1) JP3480303B2 (en)

Also Published As

Publication number Publication date
JPH11285271A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3216572B2 (en) Drive circuit for piezoelectric transformer
US8076920B1 (en) Switching power converter and control system
JP3882156B2 (en) Discharge lamp lighting device
JP4474562B2 (en) Light emitting diode drive device
KR100323369B1 (en) Inverter and method for driving the same
KR100342457B1 (en) High frequency ac/ac converter with power factor correction
JP3294343B2 (en) Power supply
JP3257505B2 (en) Piezoelectric transformer inverter
US10326377B1 (en) Circuit and method for indirect primary-side load current sensing in an isolated power supply
US20050270814A1 (en) Modified sinusoidal pulse width modulation for full digital power factor correction
CN105637978A (en) Clocked electronic energy converter
JP3061049B1 (en) Piezoelectric transformer inverter
JP4063625B2 (en) Discharge lamp lighting device
JP3480303B2 (en) Power supply
JPH06327257A (en) Power device
JPH10271831A (en) Power supply unit
JP4058968B2 (en) Power supply
JP2994694B2 (en) Inverter device
JPH07263166A (en) Electronic lighting device for discharge lamp and its control method
JP3483128B2 (en) Power supply circuit for lamp
JP3505937B2 (en) Inverter device
JP3277551B2 (en) Power circuit
JP2002223572A (en) Power supply, discharge lighting device, and lighting fixture
JP2000133484A (en) Discharge tube driving circuit
JP2975045B2 (en) Power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees