JP2001237242A - Semiconductor device and manufacturing method - Google Patents

Semiconductor device and manufacturing method

Info

Publication number
JP2001237242A
JP2001237242A JP2001008412A JP2001008412A JP2001237242A JP 2001237242 A JP2001237242 A JP 2001237242A JP 2001008412 A JP2001008412 A JP 2001008412A JP 2001008412 A JP2001008412 A JP 2001008412A JP 2001237242 A JP2001237242 A JP 2001237242A
Authority
JP
Japan
Prior art keywords
oxide film
heat treatment
film
semiconductor device
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001008412A
Other languages
Japanese (ja)
Inventor
Hideo Miura
英生 三浦
Shuji Ikeda
修二 池田
Norio Suzuki
範夫 鈴木
Yasuhide Hagiwara
康秀 萩原
Hiroyuki Ota
裕之 太田
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001008412A priority Critical patent/JP2001237242A/en
Publication of JP2001237242A publication Critical patent/JP2001237242A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device for recovering damage of an oxide film at an edge of a thin film deposited partly on the oxide film. SOLUTION: In order to restore damage in the oxide film, a heat treatment is carried out after the process that causes the damage. While the surface of the oxide film is exposed as much as possible, the heat treatment is carried out under atmosphere of an inert gas like nitrogen gas, hydrogen gas, argon gas, the mixture or mixture containing several percentages of oxygen at not less than 800 deg.C, preferably at 950 deg.C or above for not less than 5 minutes, preferably 20 minutes or above.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法及
び半導体装置に係り、特に高集積半導体装置において、
熱酸化膜を形成するのに好適な半導体装置の製造方法と
これによって得られる半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device, and more particularly to a highly integrated semiconductor device.
The present invention relates to a method for manufacturing a semiconductor device suitable for forming a thermal oxide film and a semiconductor device obtained by the method.

【0002】[0002]

【従来の技術】シリコンを基板として使用する半導体素
子製造においては、絶縁膜としてシリコンを熱酸化して
形成するシリコン酸化膜が利用されている。この熱酸化
膜の形成過程においては、シリコンーシリコン結合を破
ってシリコンー酸素結合が形成されていくことから、シ
リコンと酸化膜界面近傍には大きなひずみ(応力)が発
生する。
2. Description of the Related Art In the manufacture of semiconductor devices using silicon as a substrate, a silicon oxide film formed by thermally oxidizing silicon is used as an insulating film. In the process of forming the thermal oxide film, a large strain (stress) is generated in the vicinity of the interface between the silicon and the oxide film because the silicon-silicon bond is broken and the silicon-oxygen bond is formed.

【0003】酸化硅素の分子体積はシリコンのそれの2
倍以上であることから、酸化反応で形成された酸化膜は
膨張しようとするため、一般にはシリコン側には引張応
力が酸化膜側には圧縮応力が発生する。発生応力が高く
なると、単結晶であるシリコン基板内には転位等の結晶
欠陥が発生してしまう。この結晶欠陥の存在は、半導体
素子においては漏れ電流発生等の原因となるため、製品
の信頼性を著しく低下させてしまう。
The molecular volume of silicon oxide is two times that of silicon.
Since it is twice or more, the oxide film formed by the oxidation reaction tends to expand, so that a tensile stress is generally generated on the silicon side and a compressive stress is generated on the oxide film side. When the generated stress increases, crystal defects such as dislocations are generated in the single crystal silicon substrate. The presence of the crystal defects causes a leakage current or the like in a semiconductor element, and thus significantly lowers the reliability of a product.

【0004】また、シリコン基板内に結晶欠陥が発生し
なくても、酸化膜中に発生する応力で酸化膜中の原子間
隔にひずみが生じて原子間の結合力が低下したり、極端
な場合には原子結合が破壊されるなどの損傷が発生する
場合もある。このような損傷が発生すると、酸化膜の絶
縁特性が低下し、酸化膜の電気的信頼性、ひいては製品
の信頼性が低下してしまう。
[0004] Even if no crystal defects occur in the silicon substrate, the stress generated in the oxide film causes a distortion in the interatomic distance in the oxide film, and the bonding force between atoms is reduced. In some cases, damage such as breaking of atomic bonds may occur. When such damage occurs, the insulating properties of the oxide film are reduced, and the electrical reliability of the oxide film and, consequently, the reliability of the product are reduced.

【0005】一般に発生する応力の値は、形成する酸化
膜厚が厚くなるほど単調に増加する。このため、厚い熱
酸化膜を形成する場合には発生する応力の緩和が重要な
課題となる。この応力緩和方法としては、特開平3ー1
1733号公報に記載されているように、熱酸化を途中
で中断してひずみ取りの熱処理を行い、その後再び熱酸
化を継続するという方法が提案されていた。
Generally, the value of the generated stress monotonically increases as the thickness of the oxide film to be formed increases. Therefore, when a thick thermal oxide film is formed, relaxation of the generated stress is an important issue. As a method of relaxing the stress, Japanese Patent Laid-Open No.
As described in US Pat. No. 1,733, a method has been proposed in which thermal oxidation is interrupted halfway, heat treatment for strain relief is performed, and then thermal oxidation is continued again.

【0006】[0006]

【発明が解決しようとする課題】酸化膜中に応力が発生
するメカニズムとしては、主として酸化膜形成過程にお
ける酸化反応に基づくシリコン/酸化膜界面近傍におけ
る酸化膜の体積膨張に起因した応力と、酸化膜上に堆積
した薄膜から発生する応力がある。
The mechanism by which the stress is generated in the oxide film mainly includes the stress caused by the volume expansion of the oxide film near the silicon / oxide film interface based on the oxidation reaction in the oxide film formation process, and the oxidation. There is stress generated from the thin film deposited on the film.

【0007】酸化反応起因の応力緩和は、従来技術にお
いてもある程度可能であったが、酸化膜上に堆積した薄
膜から発生する応力に関しては、有効な応力緩和方法が
なかった。この酸化膜上に堆積した薄膜から発生する応
力とは以下のようなメカニズムで発生する。
[0007] Although stress relaxation caused by an oxidation reaction was possible to some extent in the prior art, there was no effective stress relaxation method for stress generated from a thin film deposited on an oxide film. The stress generated from the thin film deposited on the oxide film is generated by the following mechanism.

【0008】先ず、酸化膜の形成プロセスとして、シリ
コン基板表面に隣接した例えばトランジスタ間を電気的
に絶縁分離することを目的に、数千オングストローム程
度の厚さで部分的に素子分離用の酸化膜を形成するプロ
セスがある。この素子分離用酸化膜を形成する方法とし
て選択酸化法が広く利用されている(図2(参照))。
この選択酸化法は、シリコン基板1(図2(a))上に
例えばパッド酸化膜2と呼ばれる薄い熱酸化膜を介して
(図2(b))窒化ケイ素膜3を堆積し(図2
(c))、素子分離用酸化膜を形成したい領域の該窒化
ケイ素膜3をエッチング除去して(図2(d))、全体
を酸化することで部分的にシリコン基板上に厚い酸化膜
を形成する方法である(図2(e))。
First, as an oxide film forming process, an oxide film for element isolation is partially formed with a thickness of about several thousand angstroms in order to electrically insulate and isolate, for example, transistors adjacent to the surface of a silicon substrate. There is a process for forming As a method for forming the element isolation oxide film, a selective oxidation method is widely used (see FIG. 2).
In this selective oxidation method, a silicon nitride film 3 is deposited on a silicon substrate 1 (FIG. 2A) via, for example, a thin thermal oxide film called a pad oxide film 2 (FIG. 2B) (FIG. 2B).
(C)) The silicon nitride film 3 in the region where the element isolation oxide film is to be formed is removed by etching (FIG. 2 (d)), and the whole is oxidized to form a thick oxide film partially on the silicon substrate. This is a method of forming (FIG. 2E).

【0009】この選択酸化法において酸化保護膜として
使用されている窒化硅素膜は、膜堆積時点で1000M
Pa程度の内部応力を有していることが多く、この応力
が酸化膜にも作用する。更に、選択酸化過程において
は、酸化種である酸素やH2Oがシリコン基板内で三次
元的に拡散するため、窒化硅素膜端近傍にはバーズビー
クと呼ばれる酸化膜5が成長してしまう。
The silicon nitride film used as the oxide protective film in this selective oxidation method has a thickness of 1000 M at the time of film deposition.
It often has an internal stress of about Pa, and this stress also acts on the oxide film. Furthermore, in the selective oxidation process, oxygen or H2O, which is an oxidizing species, diffuses three-dimensionally in the silicon substrate, so that an oxide film 5 called a bird's beak grows near the end of the silicon nitride film.

【0010】酸化膜成長時には酸化膜が体積膨張するた
め、窒化硅素膜端の窒化硅素膜は持ち上げられ、膜全体
には反り変形が発生する。この反り変形に起因して発生
する反力が窒化硅素膜端に集中するため、窒化硅素膜端
の酸化膜内には大きな応力が発生する。従って、窒化硅
素膜が存在した状態では必ずこの応力集中が発生し、酸
化膜に損傷を与えてしまう。
During the growth of the oxide film, the volume of the oxide film expands, so that the silicon nitride film at the end of the silicon nitride film is lifted, and the entire film is warped. Since the reaction force generated due to the warp deformation is concentrated on the silicon nitride film edge, a large stress is generated in the oxide film at the silicon nitride film edge. Therefore, in the state where the silicon nitride film exists, the stress concentration always occurs, and the oxide film is damaged.

【0011】酸化膜上に堆積した薄膜が酸化膜に損傷を
与える他のプロセスとしては、MOS型(Metalー
OxideーSemiconductor型)トランジ
スタのゲート酸化膜上にゲート電極として薄膜を堆積す
るプロセスがある。ゲート電極としては、多結晶シリコ
ン薄膜や高融点金属材料、或いはシリサイド合金薄膜等
が単層或いは積層構造で使用される。
As another process in which a thin film deposited on an oxide film causes damage to the oxide film, there is a process of depositing a thin film as a gate electrode on a gate oxide film of a MOS (Metal-Oxide-Semiconductor) transistor. . As the gate electrode, a polycrystalline silicon thin film, a high melting point metal material, a silicide alloy thin film, or the like is used in a single-layer or multilayer structure.

【0012】このようなゲート電極材料はやはり数百〜
千MPaを超えるような内部応力を持って堆積されるこ
とが多い。このため、ゲート電極を加工するとこの内部
応力に起因して、ゲート電極端近傍の酸化膜中には応力
集中が発生して酸化膜は損傷を受けることになる。
[0012] Such a gate electrode material still has several hundred to
It is often deposited with an internal stress exceeding 1,000 MPa. Therefore, when the gate electrode is processed, stress concentration occurs in the oxide film near the end of the gate electrode due to the internal stress, and the oxide film is damaged.

【0013】本発明の目的は、酸化膜上に部分的に堆積
した薄膜の端部における酸化膜の損傷を回復させる半導
体装置の製造方法とこれによって得られる半導体装置を
提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device for recovering damage of an oxide film at an end of a thin film partially deposited on the oxide film, and a semiconductor device obtained by the method.

【0014】[0014]

【課題を解決するための手段】酸化膜中の損傷を回復さ
せるためには、損傷を受けたプロセス後に、酸化膜表面
を極力露出させた状態で、少なくても800℃以上の温
度で5分以上、できれば20分以上熱処理を行うことが
有効である。選択酸化法で素子分離用酸化膜を形成する
プロセスにおいては、選択酸化終了後に酸化保護膜とし
て使用される例えば窒化硅素膜や多結晶シリコン薄膜を
全て除去し、酸化膜或いはシリコン基板表面が露出した
状態で800℃以上、より望ましくは950℃以上の温
度で少なくても5分以上、できれば30分以上熱処理を
行う。この素子分離酸化膜形成後の熱処理の後に、MO
S型トランジスタのゲート酸化膜を形成した後にも、酸
化膜表面が露出した状態で800℃以上の温度で少なく
ても5分以上、できれば30分以上熱処理を行う。更
に、ゲート酸化膜上にゲート電極を形成(パターニン
グ)した後にも、ゲート電極及び酸化膜が露出した状態
で800℃以上の温度で少なくても5分以上、できれば
20分以上熱処理を行う。
In order to recover damage in the oxide film, the surface of the oxide film is exposed as much as possible after the damaged process at a temperature of at least 800 ° C. for at least 5 minutes. As described above, it is effective to perform the heat treatment for at least 20 minutes if possible. In the process of forming an oxide film for element isolation by the selective oxidation method, after the selective oxidation is completed, for example, a silicon nitride film or a polycrystalline silicon thin film used as an oxide protective film is entirely removed, and the oxide film or the silicon substrate surface is exposed. In the state, heat treatment is performed at a temperature of 800 ° C. or more, more preferably 950 ° C. or more, for at least 5 minutes or more, and preferably 30 minutes or more. After the heat treatment after the formation of the element isolation oxide film, the MO
Even after forming the gate oxide film of the S-type transistor, heat treatment is performed at a temperature of 800 ° C. or more for at least 5 minutes or more, preferably 30 minutes or more with the oxide film surface exposed. Further, even after the gate electrode is formed (patterned) on the gate oxide film, heat treatment is performed at a temperature of 800 ° C. or more for at least 5 minutes or more, preferably 20 minutes or more with the gate electrode and the oxide film exposed.

【0015】従って本発明による半導体装置の製造方法
は次のいずれかの態様を特徴とし、本発明による半導体
装置はこれらの内のいずれかの製造方法によって製造さ
れることを特徴とすることになる。
Therefore, the method of manufacturing a semiconductor device according to the present invention is characterized by any one of the following aspects, and the semiconductor device according to the present invention is manufactured by any one of these methods. .

【0016】(1):熱酸化膜を形成した後、酸化膜或
いはシリコン基板表面が露出した状態で、少なくとも8
00℃以上の温度において5分以上熱処理を施す。
(1): After forming the thermal oxide film, at least 8% with the oxide film or the silicon substrate surface exposed.
Heat treatment is performed at a temperature of 00 ° C. or more for 5 minutes or more.

【0017】(2):シリコン基板表面に半導体素子間
を電気的に絶縁分離するための部分的に厚い酸化膜を形
成する選択酸化終了後に、酸化膜以外の薄膜を除去し、
酸化膜或いはシリコン基板を露出させた状態で、少なく
とも950℃以上の温度において5分以上熱処理を行
う。
(2): forming a partially thick oxide film on the surface of the silicon substrate for electrically insulating and separating the semiconductor elements from each other;
In a state where the oxide film or the silicon substrate is exposed, heat treatment is performed at a temperature of at least 950 ° C. for 5 minutes or more.

【0018】(3):シリコン基板表面に半導体素子間
を電気的に絶縁分離するための部分的に厚い酸化膜を形
成した後、MOS型トランジスタのゲート酸化膜を形成
し、該ゲート酸化終了直後或いはゲート電極形成後に少
なくとも800℃以上の温度において5分以上熱処理を
行う。
(3): After forming a partially thick oxide film on the surface of the silicon substrate to electrically insulate and separate the semiconductor elements, a gate oxide film of a MOS transistor is formed, and immediately after the completion of the gate oxidation. Alternatively, heat treatment is performed at a temperature of at least 800 ° C. for at least 5 minutes after the formation of the gate electrode.

【0019】(4):(1)、(2)または(3)にお
いて、半導体装置はフラッシュメモリ、DRAM、SR
AM等のメモリ装置或いは演算装置である。
(4) In (1), (2) or (3), the semiconductor device is a flash memory, a DRAM, an SR
It is a memory device or an arithmetic device such as an AM.

【0020】(5):上記いずれかにおいて、熱酸化は
少なくとも酸素あるいは水素と酸素の混合ガス或いはH
2O雰囲気で行われる。
(5) In any one of the above, the thermal oxidation is at least oxygen, a mixed gas of hydrogen and oxygen, or H
Performed in a 2O atmosphere.

【0021】(6):上記いずれかにおいて、熱処理の
雰囲気が、窒素或いは水素或いはアルゴン等の不活性ガ
ス或いはこれらの混合ガスで或いはこれらに数%程度酸
素が含まれた混合ガスである。
(6) In any one of the above, the atmosphere for the heat treatment is an inert gas such as nitrogen, hydrogen, or argon, or a mixed gas thereof, or a mixed gas containing about several percent of oxygen.

【0022】[0022]

【作用】シリコン基板上に熱酸化法で酸化膜を形成する
場合に、酸化膜中に発生する応力、或いはシリコン基板
表面(酸化膜との界面)に発生する応力は、酸化温度に
よって変化する。これは、熱酸化膜の粘弾性挙動に基づ
く応力緩和機構が存在するためである。
When forming an oxide film on a silicon substrate by a thermal oxidation method, the stress generated in the oxide film or the stress generated on the silicon substrate surface (interface with the oxide film) changes depending on the oxidation temperature. This is because there is a stress relaxation mechanism based on the viscoelastic behavior of the thermal oxide film.

【0023】この熱酸化過程でシリコン基板に発生する
応力を顕微ラマン法を使用して測定した例を図3に示
す。図の横軸は酸化温度で、縦軸はシリコン基板表面
(酸化膜との界面)に室温で残留している基板表面と平
行方向の垂直応力である。図中には、酸化雰囲気とし
て、水素と酸素の混合雰囲気を使用した場合と乾燥酸素
を使用した場合の測定結果をまとめて示している。尚、
酸化はシリコン単結晶((100)面ウエハ)を使用
し、シリコン表面に一様に膜厚50nm一定で酸化膜を
形成している。
FIG. 3 shows an example in which the stress generated in the silicon substrate in the thermal oxidation process is measured by the micro-Raman method. The horizontal axis in the figure is the oxidation temperature, and the vertical axis is the vertical stress parallel to the substrate surface remaining on the silicon substrate surface (interface with the oxide film) at room temperature. The figure collectively shows the measurement results when a mixed atmosphere of hydrogen and oxygen is used as the oxidizing atmosphere and when dry oxygen is used. still,
Oxidation uses a silicon single crystal ((100) plane wafer) and forms an oxide film with a uniform thickness of 50 nm on the silicon surface.

【0024】シリコン基板残留応力は酸化温度が上昇す
るに伴い、単調に減少することがわかる。特に、酸化雰
囲気として酸素と水素の混合ガスを使用した場合に応力
緩和が顕著に現われ、950℃以上ではほぼゼロにまで
減少する。このような応力緩和挙動は、酸化反応の進行
過程に限らず、酸化反応が終了した後に熱処理を行って
も発生する。
It can be seen that the silicon substrate residual stress monotonously decreases as the oxidation temperature increases. In particular, when a mixed gas of oxygen and hydrogen is used as the oxidizing atmosphere, the stress is remarkably reduced, and decreases to almost zero at 950 ° C. or higher. Such stress relaxation behavior occurs not only in the progress of the oxidation reaction but also when heat treatment is performed after the oxidation reaction is completed.

【0025】すなわち、例えば酸化雰囲気として酸素と
水素の混合ガスを使用した場合に、850℃で酸化膜を
形成した後に、950℃で30分熱処理を追加しても酸
化膜応力はほぼゼロにまで減少する。熱処理過程におけ
る応力緩和は5分程度でも効果が現われるが、十分な応
力緩和を行わせるためには、できれば20分以上熱処理
を行うことが好ましい。
That is, for example, when a mixed gas of oxygen and hydrogen is used as an oxidizing atmosphere, the oxide film stress is reduced to almost zero even if a heat treatment is added at 950 ° C. for 30 minutes after forming the oxide film at 850 ° C. Decrease. Although the effect of the stress relaxation in the heat treatment process is effective even for about 5 minutes, it is preferable to perform the heat treatment for 20 minutes or more if possible in order to sufficiently relax the stress.

【0026】尚、図3は酸化膜厚を50nmとした場合
の測定結果であるが、酸化膜厚が100nm程度以上に
なると、950℃以上で酸化しても、酸化終了時点にお
いてシリコン基板残留応力は必ずしもゼロにまでは減少
しない。これは、応力の緩和に時間を要するためであ
る。従って、熱酸化法によって酸化膜を形成した後に以
上のような熱処理を施すことは、酸化膜中の応力緩和に
有効である。
FIG. 3 shows the measurement results when the oxide film thickness is set to 50 nm. When the oxide film thickness is about 100 nm or more, even if it is oxidized at 950.degree. Does not necessarily decrease to zero. This is because it takes time to relax the stress. Therefore, performing the above-described heat treatment after forming the oxide film by the thermal oxidation method is effective in relaxing the stress in the oxide film.

【0027】更に、選択酸化法のように、窒化硅素膜等
の酸化保護(防止)膜を使用して酸化を行う場合には、
既に述べたように酸化保護(防止)膜端部の酸化膜中に
応力集中が発生するので、酸化終了後に応力の発生原因
となっている薄膜(この場合は窒化硅素膜)を除去し、
酸化膜表面或いはシリコン基板表面が全面露出した状態
で熱処理を追加すると、該薄膜の存在に起因して発生し
た応力も酸化誘起応力と共に緩和させることができる。
Further, when oxidation is performed using an oxidation protection (prevention) film such as a silicon nitride film as in a selective oxidation method,
As described above, since stress concentration occurs in the oxide film at the end of the oxidation protection (prevention) film, the thin film (in this case, the silicon nitride film) causing the stress is removed after the oxidation is completed.
When heat treatment is added while the surface of the oxide film or the surface of the silicon substrate is entirely exposed, the stress generated due to the presence of the thin film can be reduced together with the oxidation-induced stress.

【0028】更に、MOS型トランジスタのゲート酸化
膜は850℃前後で形成されることが多く、膜形成後に
は酸化膜中に大きな応力が残留していることが多いため
このような熱処理の追加は応力緩和に非常に有効であ
る。
Further, a gate oxide film of a MOS transistor is often formed at about 850 ° C., and after the film is formed, a large stress often remains in the oxide film. Very effective for stress relaxation.

【0029】また、このゲート酸化膜上にゲート電極を
堆積(+エッチング加工)した場合にもゲート電極端の
酸化膜には応力集中が発生しているので、ゲート電極エ
ッチング加工完了後にこのような熱処理を追加すると酸
化膜中に発生した応力を緩和させることが可能である。
Also, when a gate electrode is deposited (+ etched) on this gate oxide film, stress concentration occurs in the oxide film at the end of the gate electrode. By adding heat treatment, the stress generated in the oxide film can be reduced.

【0030】[0030]

【実施例】以下、本発明の第一実施例を、図1、図3、
図4を使用して説明する。図1は本発明の半導体装置の
製造方法を使用した素子分離用酸化膜の形成工程におけ
るシリコン基板断面変化を示す模式図、図3は酸化に伴
ってシリコン基板表面(酸化膜との界面)近傍に発生す
る応力の酸化温度依存性を示した図、図4は本実施例の
製造方法を示すフローチャートである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 1 is a schematic view showing a change in the cross section of a silicon substrate in a process of forming an oxide film for element isolation using the method of manufacturing a semiconductor device according to the present invention. FIG. FIG. 4 is a flow chart showing the manufacturing method of the present embodiment.

【0031】先ず、図4のフローチャートに従い、図1
を使用して本実施例を説明する。本実施例は、本発明を
半導体装置の製造プロセスにおける厚い素子分離酸化膜
を形成するための選択酸化プロセスに適用したものであ
る。
First, according to the flowchart of FIG.
This embodiment will be described with reference to FIG. In the present embodiment, the present invention is applied to a selective oxidation process for forming a thick element isolation oxide film in a semiconductor device manufacturing process.

【0032】シリコン基板1(図1(a))上に、熱酸
化法を使用して膜厚10nm程度の薄いパッド酸化膜2
を形成する(図1(b))。この上に酸化保護(防止)
膜として窒化硅素膜3を堆積する(図1(c))。素子
分離酸化膜を形成したい領域の該窒化硅素膜3をエッチ
ング除去して開口部を形成し、熱酸化(図4ー106)
を行い、厚さ数百nm程度の膜厚の素子分離酸化膜4を
形成する(図1(e))。この後該窒化硅素膜3を全部
除去し、酸化膜2或いは3或いはシリコン基板1が表面
に露出した状態で、800℃以上の温度で少なくても5
分以上熱処理(図4ー108)を行う。
A thin pad oxide film 2 having a thickness of about 10 nm is formed on a silicon substrate 1 (FIG. 1A) by using a thermal oxidation method.
Is formed (FIG. 1B). Oxidation protection (prevention) on this
A silicon nitride film 3 is deposited as a film (FIG. 1C). The silicon nitride film 3 in a region where an element isolation oxide film is to be formed is removed by etching to form an opening, and thermal oxidation (FIG. 4-106)
Is performed to form an element isolation oxide film 4 having a thickness of about several hundred nm (FIG. 1E). Thereafter, the silicon nitride film 3 is entirely removed, and the oxide film 2 or 3 or the silicon substrate 1 is exposed on the surface, and at a temperature of 800 ° C. or more, at least 5 ° C.
Heat treatment (FIG. 4-108) is performed for at least a minute.

【0033】尚、熱処理の雰囲気は、窒素或いは水素或
いはアルゴン等の不活性ガス或いはこれらの混合ガスで
あることが好ましいが数%程度酸素が含まれても差し支
えない。また、熱処理温度はできれば950℃以上であ
ると尚一層好ましい。
The atmosphere for the heat treatment is preferably an inert gas such as nitrogen, hydrogen or argon, or a mixed gas thereof, but may contain about several percent of oxygen. The heat treatment temperature is more preferably 950 ° C. or higher, if possible.

【0034】本熱処理による応力緩和の効果を図3を使
用して説明する。図3の横軸は酸化温度縦軸は酸化後の
シリコン基板残留応力である。尚、酸化はシリコン単結
晶((100)面ウエハ)を使用し、シリコン表面に一
様に膜厚50nm一定で酸化膜を形成している。
The effect of stress relaxation by this heat treatment will be described with reference to FIG. In FIG. 3, the horizontal axis represents the oxidation temperature, and the vertical axis represents the residual stress of the silicon substrate after oxidation. The oxidation is performed using a silicon single crystal ((100) plane wafer), and an oxide film having a uniform thickness of 50 nm is formed on the silicon surface.

【0035】シリコン基板残留応力は酸化温度が上昇す
るに伴い、単調に減少することがわかる。特に、酸化雰
囲気として酸素と水素の混合ガスを使用した場合に応力
緩和が顕著に現われ、950℃以上ではほぼゼロにまで
減少する。このような応力緩和挙動は、酸化反応の進行
過程に限らず、酸化反応が終了した後に熱処理を行って
も発生する。すなわち、例えば酸化雰囲気として酸素と
水素の混合ガスを使用した場合に、850℃で酸化膜を
形成した後に、950℃で30分熱処理を追加しても酸
化膜応力はほぼゼロにまで減少する。熱処理過程におけ
る応力緩和は5分程度でも効果が現われるが、十分な応
力緩和を行わせるためには、できれば20分以上熱処理
を行うことが好ましい。
It can be seen that the residual stress of the silicon substrate monotonously decreases as the oxidation temperature increases. In particular, when a mixed gas of oxygen and hydrogen is used as the oxidizing atmosphere, the stress is remarkably reduced, and decreases to almost zero at 950 ° C. or higher. Such stress relaxation behavior occurs not only in the progress of the oxidation reaction but also when heat treatment is performed after the oxidation reaction is completed. That is, for example, when a mixed gas of oxygen and hydrogen is used as the oxidizing atmosphere, even if an oxide film is formed at 850 ° C. and then heat treatment is performed at 950 ° C. for 30 minutes, the oxide film stress decreases to almost zero. Although the effect of the stress relaxation in the heat treatment process is effective even for about 5 minutes, it is preferable to perform the heat treatment for 20 minutes or more if possible in order to sufficiently relax the stress.

【0036】尚、図3は酸化膜厚を50nmとした場合
の測定結果であるが、酸化膜厚が100nm程度以上に
なると、950℃以上で酸化しても、酸化終了時点にお
いてシリコン基板残留応力は必ずしもゼロにまでは減少
しない。これは、応力の緩和に時間を要するためであ
る。従って、熱酸化法によって酸化膜を形成した後に以
上のような熱処理あるいは特に1000℃以上の熱処理
(例えば1200℃)を施すことは、酸化膜中の応力緩
和に有効である。特に、選択酸化法においては窒化硅素
膜端部近傍の酸化膜中には応力集中が発生しているた
め、窒化硅素膜を除去した後にこのような熱処理を施す
ことで窒化硅素膜の存在に起因して発生している応力も
緩和できる。
FIG. 3 shows the measurement results when the oxide film thickness is set to 50 nm. When the oxide film thickness is about 100 nm or more, even if the oxide film is oxidized at 950.degree. Does not necessarily decrease to zero. This is because it takes time to relax the stress. Therefore, it is effective to perform the above-described heat treatment after the formation of the oxide film by the thermal oxidation method, or particularly to perform the heat treatment at 1000 ° C. or more (eg, 1200 ° C.) to alleviate the stress in the oxide film. In particular, in the selective oxidation method, stress concentration occurs in the oxide film near the edge of the silicon nitride film. Therefore, such a heat treatment is performed after the silicon nitride film is removed. The generated stress can also be reduced.

【0037】本実施例においては、酸化保護(防止)膜
として窒化硅素膜のみを使用したが、本酸化保護(防
止)膜は多結晶シリコン薄膜上に窒化硅素膜を堆積した
積層構造膜であっても差し支えない。更に、酸化保護
(防止)膜は必ずしもパッド酸化膜2上に形成する必要
はなく、シリコン基板1上に直接堆積しても差し支えな
い。 酸化保護(防止)膜の一部をエッチング除去して
開口部を形成する(図4ー105、或いは図1(d))
場合にはパッド酸化膜2も除去されてシリコン基板1が
露出しても構わないし、積極的にシリコン基板1を表面
から10nm程度以上エッチングし、段差を形成してシ
リコン基板1を露出させても差し支えない。
In this embodiment, only the silicon nitride film is used as the oxidation protection (prevention) film. However, the oxidation protection (prevention) film has a laminated structure in which a silicon nitride film is deposited on a polycrystalline silicon thin film. No problem. Further, the oxidation protection (prevention) film does not necessarily need to be formed on the pad oxide film 2, but may be directly deposited on the silicon substrate 1. An opening is formed by etching away part of the oxidation protection (prevention) film (FIGS. 4-105 or FIG. 1D).
In this case, the pad oxide film 2 may also be removed to expose the silicon substrate 1, or the silicon substrate 1 may be positively etched from the surface by about 10 nm or more to form a step and expose the silicon substrate 1. No problem.

【0038】以上本実施例においては、選択酸化法にお
いて酸化誘起応力或いは酸化保護(防止)膜の存在に起
因して酸化膜中に発生する応力を緩和でき、酸化膜の構
造及び電気的信頼性を向上できるという効果がある。
As described above, in the present embodiment, the stress induced in the oxide film due to the presence of the oxidation-induced stress or the oxidation protection (prevention) film in the selective oxidation method can be reduced, and the structure and electrical reliability of the oxide film can be reduced. There is an effect that can be improved.

【0039】次に本発明の第二の実施例を図5、図6を
使用して説明する。図5は、本発明の半導体装置の製造
方法を使用したMOS型トランジスタ用のゲート酸化膜
の形成工程におけるシリコン基板断面変化を示す模式
図、図6は本実施例の製造方法を示すフローチャートで
ある。
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a schematic diagram showing a change in the cross section of a silicon substrate in a step of forming a gate oxide film for a MOS transistor using the method for manufacturing a semiconductor device of the present invention, and FIG. 6 is a flowchart showing the manufacturing method of the present embodiment. .

【0040】先ず、図6のフローチャートに従い、図5
を使用して本実施例を説明する。本実施例では、図5
(a)に示したように、素子分離用酸化膜4が既に形成
され、ゲート酸化膜を形成するシリコン基板1表面が露
出している状態を初期状態(図6ー202)としてい
る。本素子分離酸化膜は第一の実施例で述べた製造方法
を使用して形成したものであることが好ましいが、必ず
しもこの方法に限定されるものではない。
First, according to the flowchart of FIG.
This embodiment will be described with reference to FIG. In this embodiment, FIG.
As shown in (a), a state where the element isolation oxide film 4 has already been formed and the surface of the silicon substrate 1 on which the gate oxide film is to be formed is exposed is an initial state (FIG. 6-202). This element isolation oxide film is preferably formed by using the manufacturing method described in the first embodiment, but is not necessarily limited to this method.

【0041】ゲート酸化膜6は通常の熱酸化法を使用し
て例えば850℃でシリコン基板1表面に形成する(図
5(b))。このゲート酸化終了後、酸化膜4或いは6
が表面に露出した状態で、少なくても800℃以上好ま
しくは950℃以上で少なくても5分間以上熱処理を行
う。熱処理の雰囲気は、窒素或いは水素或いはアルゴン
等の不活性ガス或いはこれらの混合ガスであることが好
ましいが数%程度酸素が含まれても差し支えない。本熱
処理により、ゲート酸化膜形成過程において酸化膜中に
発生する酸化誘起応力を緩和することができる。
The gate oxide film 6 is formed on the surface of the silicon substrate 1 at, for example, 850 ° C. by using a normal thermal oxidation method (FIG. 5B). After this gate oxidation, the oxide film 4 or 6
Is heat-treated at least at 800 ° C. or more, preferably at 950 ° C. or more, for at least 5 minutes with the surface exposed. The atmosphere for the heat treatment is preferably an inert gas such as nitrogen, hydrogen, or argon, or a mixed gas thereof, but may contain about several percent of oxygen. By this heat treatment, the oxidation-induced stress generated in the oxide film in the process of forming the gate oxide film can be reduced.

【0042】本実施例においては、ゲート酸化プロセス
において酸化誘起応力に起因して酸化膜中に発生する応
力を緩和でき、酸化膜の構造及び電気的信頼性を向上で
きるという効果がある。
In the present embodiment, the stress generated in the oxide film due to the oxidation-induced stress in the gate oxidation process can be reduced, and the structure and the electrical reliability of the oxide film can be improved.

【0043】次に、本発明の第三の実施例を図7、図8
を使用して説明する。図7は、本発明の半導体装置の製
造方法を使用したMOS型トランジスタ用のゲート電極
の形成工程におけるシリコン基板断面変化を示す模式
図、図8は本実施例の製造方法を示すフローチャートで
ある。以下、図8のフローチャートに従い、図7を使用
して本実施例を説明する。本実施例では、MOS型トラ
ンジスタのゲート酸化膜6までは形成されている(図7
(a),図8ー302)ことを初期条件としている。
Next, a third embodiment of the present invention will be described with reference to FIGS.
This will be described using. FIG. 7 is a schematic diagram showing a change in the cross section of a silicon substrate in a step of forming a gate electrode for a MOS transistor using the method for manufacturing a semiconductor device of the present invention, and FIG. 8 is a flowchart showing the manufacturing method of the present embodiment. Hereinafter, this embodiment will be described with reference to the flowchart of FIG. 8 and FIG. In this embodiment, up to the gate oxide film 6 of the MOS transistor is formed (FIG. 7).
(A), FIGS. 8-302) are the initial conditions.

【0044】本実施例における素子分離酸化膜4及びゲ
ート酸化膜6の形成は、本発明の第一の実施例及び第二
の実施例を使用して形成していることが好ましいが、必
ずしもこれらに限定されるものではない。ゲート電極7
として例えば多結晶シリコン薄膜を形成し、エッチング
加工により電極形状に加工する(図7(b))。この場
合、ゲート電極7端近傍のゲート酸化膜6中には応力集
中が発生するため、酸化膜の受けたダメージを回復させ
ることを目的に、少なくても800℃以上好ましくは9
50℃以上の温度で少なくても5分間以上熱処理する
(図8ー304)。熱処理の雰囲気は、窒素或いは水素
或いはアルゴン等の不活性ガス或いはこれらの混合ガス
であることが好ましいが数%程度酸素が含まれても差し
支えない。
The element isolation oxide film 4 and the gate oxide film 6 in this embodiment are preferably formed by using the first embodiment and the second embodiment of the present invention. However, the present invention is not limited to this. Gate electrode 7
For example, a polycrystalline silicon thin film is formed and processed into an electrode shape by etching (FIG. 7B). In this case, since stress concentration occurs in the gate oxide film 6 near the end of the gate electrode 7, at least 800 ° C. or more, preferably 9 ° C. or more, for the purpose of recovering damage received by the oxide film.
Heat treatment at a temperature of 50 ° C. or more for at least 5 minutes or more (FIG. 8-304). The atmosphere for the heat treatment is preferably an inert gas such as nitrogen, hydrogen, or argon, or a mixed gas thereof, but may contain about several percent of oxygen.

【0045】尚、ゲート電極材料は、多結晶シリコン薄
膜に限定されるものではなく,高融点金属材料、或いは
高融点金属乃至はチタン、コバルト、ニッケル等金属と
のシリサイド合金或いは以上の薄膜の積層構造であって
も差し支えない。また、本MOS型トランジスタはDR
AM、SRAM等のメモリ回路或いは演算回路に使用し
ても構わない。
The material of the gate electrode is not limited to a polycrystalline silicon thin film. A high melting point metal material, a high melting point metal or a silicide alloy with a metal such as titanium, cobalt, nickel or the like or a laminate of the above thin films is used. A structure may be used. In addition, the present MOS transistor has a DR
It may be used for a memory circuit such as AM or SRAM or an arithmetic circuit.

【0046】本実施例においては、MOS型トランジス
タのゲート電極形成プロセスにおいてゲート電極膜の内
部応力に起因してゲート酸化膜中に発生する応力を緩和
でき、酸化膜の構造及び電気的信頼性を向上できるとい
う効果がある。
In the present embodiment, the stress generated in the gate oxide film due to the internal stress of the gate electrode film in the process of forming the gate electrode of the MOS transistor can be reduced, and the structure and electrical reliability of the oxide film can be reduced. There is an effect that it can be improved.

【0047】次に本発明の第四の実施例を図9、図10
を使用して説明する。図9は、本発明の半導体装置の製
造方法を使用したフラッシュメモリ構造形成工程におけ
るシリコン基板断面変化を示す模式図、図10は本実施
例の製造方法を示すフローチャートである。
Next, a fourth embodiment of the present invention will be described with reference to FIGS.
This will be described using. FIG. 9 is a schematic view showing a change in the cross section of a silicon substrate in a flash memory structure forming step using the method of manufacturing a semiconductor device of the present invention, and FIG. 10 is a flowchart showing the manufacturing method of the present example.

【0048】先ず図10のフローチャートに従い、図9
を使用して本実施例を説明する。本実施例ではシリコン
基板1上に素子分離酸化膜4及びトンネル酸化膜8が形
成されている状態を初期状態(図9(a)、図10ー4
02)とする。本素子分離膜4及びトンネル酸化膜は、
本発明の第一の実施例及び第二の実施例で述べた製造方
法で形成することが望ましいが、必ずしもこれらに限定
されるものではない。
First, according to the flowchart of FIG.
This embodiment will be described with reference to FIG. In this embodiment, the state in which the element isolation oxide film 4 and the tunnel oxide film 8 are formed on the silicon substrate 1 is an initial state (FIG. 9A, FIG. 10-4).
02). The element isolation film 4 and the tunnel oxide film are:
It is desirable to form by the manufacturing method described in the first embodiment and the second embodiment of the present invention, but it is not necessarily limited to these.

【0049】トンネル酸化膜8上には浮遊電極用の薄膜
を堆積し、エッチングにより浮遊電極9として加工する
(図9(b))。この浮遊電極9材質は、多結晶シリコ
ン或いは高融点金属材料、或いは高融点金属乃至はチタ
ン,コバルト,ニッケル等金属とのシリサイド合金或い
は以上の薄膜の積層構造であっても差し支えない。この
浮遊電極形成後、第三の実施例で述べたような電極膜起
因の応力緩和を目的とした熱処理を行なっても構わな
い。
A thin film for a floating electrode is deposited on the tunnel oxide film 8 and processed as a floating electrode 9 by etching (FIG. 9B). The material of the floating electrode 9 may be a polycrystalline silicon or a high melting point metal material, or a silicide alloy with a high melting point metal or a metal such as titanium, cobalt, nickel or a laminated structure of the above thin films. After the formation of the floating electrode, a heat treatment for relaxing the stress caused by the electrode film as described in the third embodiment may be performed.

【0050】次に該浮遊電極9上に酸化硅素膜或いは窒
化硅素膜或いはこれらの積層構造からなる絶縁膜10を
形成する。この絶縁膜形成時の応力緩和の熱処理(図1
0ー405)を次に行っても差し支えない。この熱処理
は必ずしも行う必要はない。次に絶縁膜10上に制御電
極11を形成する(図9(d))。この制御電極9材質
は、多結晶シリコン或いは高融点金属材料、或いは高融
点金属乃至はチタン,コバルト,ニッケル等金属とのシ
リサイド合金或いは以上の薄膜の積層構造であっても差
し支えない。
Next, an insulating film 10 having a silicon oxide film, a silicon nitride film, or a laminated structure thereof is formed on the floating electrode 9. Heat treatment for stress relaxation during the formation of this insulating film (FIG. 1)
0-405) can be performed next. This heat treatment is not necessarily required. Next, a control electrode 11 is formed on the insulating film 10 (FIG. 9D). The material of the control electrode 9 may be a polycrystalline silicon or a high melting point metal material, or a silicide alloy with a high melting point metal or a metal such as titanium, cobalt, nickel or a laminated structure of the above thin films.

【0051】この電極形成後に少なくても800℃以上
好ましくは950℃以上の温度で少なくても5分間以上
熱処理する(図10ー407)。熱処理の雰囲気は、窒
素或いは水素或いはアルゴン等の不活性ガス或いはこれ
らの混合ガスであることが好ましいが数%程度酸素が含
まれても構わない。この熱処理により、制御電極11形
成による絶縁膜10中の応力、或いは絶縁膜形成過程の
応力、或いは浮遊電極形成に伴いトンネル酸化膜中に発
生する応力等が緩和される。
After this electrode formation, heat treatment is performed at a temperature of at least 800 ° C. or more, preferably at least 950 ° C. for at least 5 minutes (FIGS. 10-407). The atmosphere for the heat treatment is preferably an inert gas such as nitrogen, hydrogen, or argon, or a mixed gas thereof, but may contain about several percent of oxygen. By this heat treatment, the stress in the insulating film 10 due to the formation of the control electrode 11, the stress in the process of forming the insulating film, or the stress generated in the tunnel oxide film due to the formation of the floating electrode is alleviated.

【0052】本実施例においては、フラッシュメモリ構
造形成プロセスにおいて制御或いは浮遊電極膜の内部応
力に起因してトンネル酸化膜或いは浮遊電極と制御電極
間の絶縁膜中に発生する応力を緩和でき、酸化膜或いは
絶縁膜の構造及び電気的信頼性を向上できるという効果
がある。
In this embodiment, the stress generated in the tunnel oxide film or the insulating film between the floating electrode and the control electrode due to the internal stress of the control or floating electrode film in the flash memory structure forming process can be reduced. There is an effect that the structure and electrical reliability of the film or the insulating film can be improved.

【0053】[0053]

【発明の効果】本発明においては、半導体装置の熱酸化
膜形成プロセス、或いは酸化膜或いは酸化膜と窒化膜の
積層構造からなる絶縁上に部分的に堆積した薄膜の端部
における応力集中に起因した酸化膜の損傷を回復させる
ことができるので、酸化膜或いは絶縁膜の構造及び電気
的信頼性を向上できるという効果がある。
According to the present invention, a thermal oxide film forming process of a semiconductor device or a stress concentration at an end of a thin film partially deposited on an insulating film having an oxide film or a laminated structure of an oxide film and a nitride film is caused. Since the damaged oxide film can be recovered, the structure and electrical reliability of the oxide film or the insulating film can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の第一の実施例
により得られる半導体装置の断面構造変化を示す模式図
である。
FIG. 1 is a schematic view showing a change in the cross-sectional structure of a semiconductor device obtained by a first embodiment of a method of manufacturing a semiconductor device according to the present invention.

【図2】従来の選択酸化法における断面構造変化を示す
模式図である。
FIG. 2 is a schematic diagram showing a change in cross-sectional structure in a conventional selective oxidation method.

【図3】熱酸化後のシリコン基板残留応力の酸化温度依
存性を示す特性図である。
FIG. 3 is a characteristic diagram showing an oxidation temperature dependency of a silicon substrate residual stress after thermal oxidation.

【図4】本発明の第一の実施例の製造過程を説明するフ
ローチャートである。
FIG. 4 is a flowchart illustrating a manufacturing process according to the first embodiment of the present invention.

【図5】本発明の半導体装置の製造方法の第二の実施例
により得られる半導体装置の断面構造変化を示す模式図
である。
FIG. 5 is a schematic view showing a change in the cross-sectional structure of a semiconductor device obtained by a second embodiment of the method of manufacturing a semiconductor device according to the present invention.

【図6】本発明の第二の実施例の製造過程を説明するフ
ローチャートである。
FIG. 6 is a flowchart illustrating a manufacturing process according to a second embodiment of the present invention.

【図7】本発明の半導体装置の製造方法の第三の実施例
により得られる半導体装置の断面構造変化を示す模式図
である。
FIG. 7 is a schematic view showing a change in the cross-sectional structure of a semiconductor device obtained by a third embodiment of the method of manufacturing a semiconductor device according to the present invention.

【図8】本発明の第三の実施例の製造過程を説明するフ
ローチャートである。
FIG. 8 is a flowchart illustrating a manufacturing process according to a third embodiment of the present invention.

【図9】本発明の半導体装置の製造方法の第四の実施例
により得られる半導体装置の断面構造変化を示す模式図
である。
FIG. 9 is a schematic diagram showing a change in the cross-sectional structure of a semiconductor device obtained by a fourth embodiment of the method of manufacturing a semiconductor device according to the present invention.

【図10】本発明の第四の実施例の製造過程を説明する
フローチャートである。
FIG. 10 is a flowchart illustrating a manufacturing process according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…シリコン基板、2…パッド酸化膜、3…窒化硅素
膜、4…素子分離酸化膜、5…バーズビーク部、6…ゲ
ート酸化膜、7…ゲート電極、8…トンネル酸化膜、9
…浮遊電極、10…絶縁膜、11…制御電極、101…
選択酸化開始、102…シリコン基板、103…パッド
酸化膜形成、104…窒化硅素膜堆積、105…窒化硅
素膜パターニング、106…熱酸化、107…窒化硅素
膜除去、108…熱処理、109…選択酸化終了、20
1…ゲート酸化膜形成開始、202…素子分離酸化膜形
成完了、203…ゲート酸化膜形成、204…追加熱処
理、205…ゲート酸化膜形成終了、301…ゲート電
極形成開始、302…ゲート酸化膜形成完了、303…
ゲート電極膜堆積及び加工完了、304…追加熱処理、
305…ゲート電極形成完了、401…フラッシュメモ
リ構造形成開始、402…トンネル酸化膜,素子分離酸
化膜形成完了、403…浮遊電極形成、404…絶縁膜
形成、405…熱処理、406…制御電極形成、407
…熱処理、408…フラッシュメモリ構造形成完了。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Pad oxide film, 3 ... Silicon nitride film, 4 ... Element isolation oxide film, 5 ... Bird's beak part, 6 ... Gate oxide film, 7 ... Gate electrode, 8 ... Tunnel oxide film, 9
... floating electrodes, 10 ... insulating films, 11 ... control electrodes, 101 ...
Selective oxidation start, 102: silicon substrate, 103: pad oxide film formation, 104: silicon nitride film deposition, 105: silicon nitride film patterning, 106: thermal oxidation, 107: silicon nitride film removal, 108: heat treatment, 109: selective oxidation End, 20
DESCRIPTION OF SYMBOLS 1 ... Start of gate oxide film formation, 202 ... Completion of element isolation oxide film formation, 203 ... Gate oxide film formation, 204 ... Additional heat treatment, 205 ... End of gate oxide film formation, 301 ... Start of gate electrode formation, 302 ... Gate oxide film formation Done, 303 ...
Gate electrode film deposition and processing completed, 304 additional heat treatment,
305 gate electrode formation completed, 401 flash memory structure formation started, 402 tunnel oxide film, element isolation oxide film formation completed, 403 floating electrode formation, 404 insulation film formation, 405 heat treatment, 406 control electrode formation 407
... heat treatment, 408 ... flash memory structure formation completed.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 範夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 萩原 康秀 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 太田 裕之 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Norio Suzuki 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Inside the Semiconductor Division, Hitachi, Ltd. (72) Inventor Yasuhide Hagiwara 5 of Josuihoncho 5 No. 20-1 Hitachi Semiconductor Co., Ltd.Semiconductor Division (72) Inventor Hiroyuki Ota 502 Kandatecho, Tsuchiura-shi, Ibaraki Pref.Mechanical Research Laboratory, Hitachi, Ltd. Address: Inside Hitachi Mechanical Co., Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】熱酸化膜を形成した後、酸化膜或いはシリ
コン基板表面が露出した状態で、少なくとも800℃以
上の温度において5分以上熱処理を施すことを特徴とす
る半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: performing a heat treatment at a temperature of at least 800 ° C. for at least 5 minutes after forming a thermal oxide film, with the oxide film or the silicon substrate surface being exposed.
【請求項2】シリコン基板表面に半導体素子間を電気的
に絶縁分離するための部分的に厚い酸化膜を形成する選
択酸化終了後に、酸化膜以外の薄膜を除去し、酸化膜或
いはシリコン基板を露出させた状態で、少なくとも95
0℃以上の温度において5分以上熱処理を行うことを特
徴とする半導体装置の製造方法。
2. After selective oxidation in which a partially thick oxide film for electrically insulating and separating semiconductor elements is formed on the surface of the silicon substrate, a thin film other than the oxide film is removed, and the oxide film or the silicon substrate is removed. At least 95 when exposed
A method for manufacturing a semiconductor device, comprising performing heat treatment at a temperature of 0 ° C. or more for 5 minutes or more.
【請求項3】シリコン基板表面に半導体素子間を電気的
に絶縁分離するための部分的に厚い酸化膜を形成した
後、MOS型トランジスタのゲート酸化膜を形成し、該
ゲート酸化終了直後或いはゲート電極形成後に少なくと
も800℃以上の温度において5分以上熱処理を行うこ
とを特徴とする半導体装置の製造方法。
3. A method for forming a gate oxide film of a MOS transistor, comprising: forming a partially thick oxide film on a silicon substrate surface for electrically insulating and isolating semiconductor elements from each other; A method for manufacturing a semiconductor device, comprising: performing heat treatment at a temperature of at least 800 ° C. for at least 5 minutes after forming an electrode.
【請求項4】半導体装置はメモリ装置或いは演算装置で
あることを特徴とする請求項1,2または3に記載の半
導体装置の製造方法。
4. The method according to claim 1, wherein the semiconductor device is a memory device or an arithmetic device.
【請求項5】前記メモリ装置はフラッシュメモリ、DR
AM、SRAMの群より選ばれるものであることを特徴
とする請求項4に記載の半導体装置の製造方法。
5. The memory device according to claim 1, wherein the memory device is a flash memory,
5. The method for manufacturing a semiconductor device according to claim 4, wherein the method is selected from a group of AM and SRAM.
【請求項6】熱酸化は少なくとも水素と酸素の混合ガス
或いはH2O雰囲気で行われることを特徴とする請求項
1乃至5のいずれかに記載の半導体装置の製造方法。
6. The method according to claim 1, wherein the thermal oxidation is performed in at least a mixed gas of hydrogen and oxygen or an H2O atmosphere.
【請求項7】熱処理の雰囲気が、窒素或いは水素或いは
アルゴン等の不活性ガス或いはこれらの混合ガスで或い
はこれらに数%程度酸素が含まれた混合ガスであること
を特徴とする請求項1乃至6のいずれかに記載の半導体
装置の製造方法。
7. The heat treatment atmosphere is an inert gas such as nitrogen, hydrogen, or argon, or a mixed gas thereof, or a mixed gas containing about several percent oxygen therein. 7. The method for manufacturing a semiconductor device according to any one of 6.
【請求項8】請求項1乃至7の何れかに記載の方法にて
製造されることを特徴とする半導体装置。
8. A semiconductor device manufactured by the method according to claim 1.
JP2001008412A 2001-01-17 2001-01-17 Semiconductor device and manufacturing method Pending JP2001237242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001008412A JP2001237242A (en) 2001-01-17 2001-01-17 Semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001008412A JP2001237242A (en) 2001-01-17 2001-01-17 Semiconductor device and manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP04810695A Division JP3542189B2 (en) 1995-03-08 1995-03-08 Semiconductor device manufacturing method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001237242A true JP2001237242A (en) 2001-08-31

Family

ID=18876035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008412A Pending JP2001237242A (en) 2001-01-17 2001-01-17 Semiconductor device and manufacturing method

Country Status (1)

Country Link
JP (1) JP2001237242A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129877A (en) * 2009-11-20 2011-06-30 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device, and substrate treatment apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129877A (en) * 2009-11-20 2011-06-30 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device, and substrate treatment apparatus
US9039838B2 (en) 2009-11-20 2015-05-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US9966252B2 (en) 2009-11-20 2018-05-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US9966251B2 (en) 2009-11-20 2018-05-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus

Similar Documents

Publication Publication Date Title
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
JP2002314076A (en) Method of forming metal gate
JP2004134753A (en) Process for forming gate insulator layer having multiple dielectric constant and multiple thickness
WO2006095752A1 (en) Semiconductor device manufacturing method and substrate treatment device
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP3542189B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH1131666A (en) Manufacture of semiconductor device
US7944004B2 (en) Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof
JP3607684B2 (en) Manufacturing method of semiconductor device
JP3612144B2 (en) Manufacturing method of semiconductor device
JP2001237242A (en) Semiconductor device and manufacturing method
JP2004022718A (en) Semiconductor device fabricating method
JP5125194B2 (en) Manufacturing method of bonded wafer
JPH0964319A (en) Soi substrate and its manufacture
JP2000269483A (en) Manufacturing method of semiconductor device
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JP2005142319A (en) Method of manufacturing semiconductor device
JPH1041241A (en) Manufacturing method of semiconductor device
JP3033518B2 (en) Method for manufacturing semiconductor device
JPH1079355A (en) Manufacturing method of soi substrate
JPH0832066A (en) Manufacture of semiconductor device
JPH0629554A (en) Manufacture of semiconductor device
JP2001093789A (en) Method for manufacturing bonded soi wafer
JPH11340238A (en) Manufacture of semiconductor device
JP2002170892A (en) Method for manufacturing laminated gate oxide film structure

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322