JP2001230207A - Plasma enhanced cvd system and method of manufacturing thin film transistor - Google Patents

Plasma enhanced cvd system and method of manufacturing thin film transistor

Info

Publication number
JP2001230207A
JP2001230207A JP2000036452A JP2000036452A JP2001230207A JP 2001230207 A JP2001230207 A JP 2001230207A JP 2000036452 A JP2000036452 A JP 2000036452A JP 2000036452 A JP2000036452 A JP 2000036452A JP 2001230207 A JP2001230207 A JP 2001230207A
Authority
JP
Japan
Prior art keywords
substrate
film
tray
plasma cvd
cvd apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000036452A
Other languages
Japanese (ja)
Other versions
JP3983444B2 (en
Inventor
Shoichi Takanabe
昌一 高鍋
Hideto Ishiguro
英人 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Priority to JP2000036452A priority Critical patent/JP3983444B2/en
Publication of JP2001230207A publication Critical patent/JP2001230207A/en
Application granted granted Critical
Publication of JP3983444B2 publication Critical patent/JP3983444B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a plasma enhanced CVD system which can shorten the time required for hydrogenating the polycrystalline silicon of a thin film transistor(TFT) and forming a transparent film on the TFT. SOLUTION: This plasma enhanced CVD system is provided with a first fixed capacitor (1) for high-frequency power matching, a second fixed capacitor (2) for high-frequency power matching wired in parallel with the capacitor (1), and a switching means (4) which selectively switches the capacitors (1) and (2) for using either one or both of the capacitors (1) and (2).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(TFT:Thin Film Transistor)の製造に用いられるプ
ラズマCVD装置およびTFTの製造方法に関し、特に
駆動回路一体型液晶表示装置用のTFTの製造に用いら
れるプラズマCVD装置およびTFTの製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma CVD apparatus used for manufacturing a thin film transistor (TFT) and a method for manufacturing a TFT, and more particularly to a method for manufacturing a TFT for a driving circuit integrated type liquid crystal display device. The present invention relates to a plasma CVD apparatus and a method for manufacturing a TFT.

【0002】[0002]

【従来の技術】駆動回路一体型液晶表示装置のTFT用
薄膜半導体には、多結晶体シリコン膜が用いられる。こ
の多結晶体シリコンの表面には、結合相手のいない結合
手であるダングリングボンドが生じるが、ダングリング
ボンドが表面に生じたチャネル部では電荷担体の移動度
が低下する。このため、ダングリングボンドを低減する
水素化(水素パッシベーション)処理の工程が設けられ
る。一連のTFT製造工程のうちで、水素化処理の前後
の工程を抜き出すと、次のようになる。
2. Description of the Related Art A polycrystalline silicon film is used as a thin film semiconductor for a TFT in a liquid crystal display device integrated with a driving circuit. A dangling bond, which is a bond having no bond partner, is generated on the surface of the polycrystalline silicon, but the mobility of the charge carrier is reduced in a channel portion where the dangling bond is formed on the surface. For this reason, a step of hydrogenation (hydrogen passivation) processing for reducing dangling bonds is provided. In a series of TFT manufacturing steps, the steps before and after the hydrogenation treatment are extracted as follows.

【0003】多結晶体シリコン膜の形成−ゲート絶
縁膜の成膜−ゲート配線の形成−ソース・ドレイン
領域への不純物ドーピング−層間絶縁膜の成膜−活
性化処理−ソース・ドレイン配線の形成−水素化処
理−透明保護膜の成膜上記水素化処理では、プラズ
マCVD(Chemical Vapor Deposition)装置の成膜チャ
ンバ内において、上記の多結晶体シリコン膜に対して水
素プラズマ照射を行なう。この場合、多結晶体シリコン
膜が形成されている基板(以下、成膜等の処理が施され
ている基板を単に「基板」または「被処理体」と記す)
一枚ごとに水素プラズマ処理を行なう枚葉方式と、複数
枚の基板を同時に水素プラズマ処理するバッチ方式との
2種類の処理方式がある。この水素化処理は数十分の時
間を要するので、ほとんどの場合、バッチ方式の水素化
処理を行う。バッチ方式の水素化処理を行う場合、複数
の基板を載せるトレイが用いられる。液晶表示装置の場
合、基板の寸法が大きいので、複数の基板を載せるトレ
イは、例えば縦1m、横1.2mという大型なものにな
る。
[0003] Formation of polycrystalline silicon film-Formation of gate insulation film-Formation of gate wiring-Doping of impurities in source / drain regions-Formation of interlayer insulation film-Activation treatment-Formation of source / drain wiring- Hydrogenation—Deposition of Transparent Protective Film In the hydrogenation, the polycrystalline silicon film is irradiated with hydrogen plasma in a film formation chamber of a plasma CVD (Chemical Vapor Deposition) apparatus. In this case, a substrate on which a polycrystalline silicon film is formed (hereinafter, a substrate on which a process such as film formation is performed is simply referred to as a “substrate” or an “object to be processed”)
There are two types of processing systems: a single wafer system in which hydrogen plasma processing is performed for each substrate, and a batch system in which a plurality of substrates are simultaneously subjected to hydrogen plasma processing. Since this hydrogenation process requires several tens of minutes, a batch-type hydrogenation process is performed in most cases. When performing a batch-type hydrogenation process, a tray on which a plurality of substrates are placed is used. In the case of a liquid crystal display device, since the size of the substrate is large, the tray on which a plurality of substrates are placed is large, for example, 1 m long and 1.2 m wide.

【0004】水素化処理の時間は、TFTの電荷担体に
必要とされる移動度によって決まってくる。図13は、
TFTの電荷担体の移動度と水素化処理時間との関係を
示す図である。n型TFTおよびp型TFTともに、水
素化処理時間が長くなるほど移動度が向上することが分
かる。図13において、n型TFTの移動度が65cm
2/(V・s)以上なければならない場合、水素化処理を
40分間以上実施することにより、n型TFTにおける
電荷担体の移動度65cm2/(V・s)以上を確保する
ことができる。
The duration of the hydrogenation depends on the mobility required for the charge carriers of the TFT. FIG.
FIG. 4 is a diagram illustrating a relationship between mobility of charge carriers of a TFT and hydrogenation processing time. It can be seen that for both the n-type TFT and the p-type TFT, the longer the hydrogenation time, the higher the mobility. In FIG. 13, the mobility of the n-type TFT is 65 cm.
In the case where it must be 2 / (V · s) or more, by performing the hydrogenation treatment for 40 minutes or more, it is possible to secure a charge carrier mobility of 65 cm 2 / (V · s) or more in the n-type TFT.

【0005】この水素化処理の後、被処理体は別の成
膜装置に搬送されて、透明保護膜成膜工程において、
例えばSiN膜を成膜し、順次TFTを形成してゆく。
After this hydrogenation treatment, the object to be processed is transported to another film forming apparatus, and in the transparent protective film forming step,
For example, a SiN film is formed, and a TFT is sequentially formed.

【0006】[0006]

【発明が解決しようとする課題】上記の製造方法によれ
ば、水素化処理および透明保護膜の成膜を別々の装置で
行うため、多くの処理時間を要し、生産効率を阻害して
いた。この2つの工程は、プラズマCVD装置を用いる
ことにより、同じ装置内で両方の工程を実施できる可能
性が高い。しかし、これまでのプラズマCVD装置では
2つの工程で形成されるプラズマの種類が異なり、異な
る種類のプラズマを同じプラズマCVD装置内に形成す
ることができなかった。
According to the above-described manufacturing method, since the hydrogenation treatment and the formation of the transparent protective film are performed by separate apparatuses, a long processing time is required and the production efficiency is hindered. . By using a plasma CVD apparatus, it is highly possible that these two steps can be performed in the same apparatus. However, in the conventional plasma CVD apparatus, the types of plasma formed in the two processes are different, and different types of plasma cannot be formed in the same plasma CVD apparatus.

【0007】また、水素化処理においては、成膜チャン
バの内面およびトレイは水素プラズマに40分間以上に
わたって照射される。このため、長時間の水素プラズマ
照射によって、トレイおよび成膜チャンバ内面は損傷を
受けて、変色したり、変形したりしてくる。トレイは、
水素化処理と透明保護膜の成膜との2工程を1セッ
トとして繰り返し使用されるのが普通である。変形損傷
を受けると、ローダやアンローダでの搬送時にトラブル
を生じ、操業を中断しなければならない場合も生じる。
水素プラズマ照射によって、トレイの温度が上昇して、
温度が不均一に分布することに起因する熱ひずみが発生
して、やはり変形が生じる。また、液晶表示装置用の成
膜チャンバを更新するためには、高額な費用と操業中断
を要するので、成膜チャンバを長寿命化することは非常
に重要である。上記したようにトレイは大型であり、高
価なものとなるので、トレイが短寿命であると、製造コ
ストを押し上げることになる。
In the hydrogenation treatment, the inner surface and the tray of the film forming chamber are irradiated with hydrogen plasma for 40 minutes or more. For this reason, the tray and the inner surface of the film formation chamber are damaged, discolored, or deformed by the long-time irradiation of the hydrogen plasma. The tray is
Normally, two steps of the hydrogenation treatment and the formation of the transparent protective film are used repeatedly as one set. If it is deformed and damaged, troubles may occur during transportation by the loader or unloader, and the operation may have to be interrupted.
By the hydrogen plasma irradiation, the temperature of the tray rises,
Thermal distortion due to uneven distribution of temperature occurs, which also causes deformation. In addition, updating a film forming chamber for a liquid crystal display device requires high cost and interruption of operation. Therefore, it is very important to extend the life of the film forming chamber. As described above, the tray is large and expensive, so that the short life of the tray will increase the manufacturing cost.

【0008】そこで、本発明の目的は、液晶表示装置の
TFTの製造において水素化処理および透明保護膜成膜
の処理を連続化することが可能なプラズマCVD装置お
よびTFT製造方法を提供することにあり、他の目的
は、水素化処理において基板を保持するトレイが変形損
傷等を受けることを防止し得るプラズマCVD装置およ
びTFT製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma CVD apparatus and a method of manufacturing a TFT, which enable continuous hydrogenation and transparent protective film formation in the manufacture of a TFT for a liquid crystal display. Another object is to provide a plasma CVD apparatus and a TFT manufacturing method capable of preventing a tray holding a substrate from being deformed or damaged in a hydrogenation process.

【0009】[0009]

【課題を解決するための手段】本発明の請求項1のプラ
ズマCVD装置は、対向電極間に高周波電圧を印加して
プラズマを発生させる容量結合型プラズマCVD装置で
ある。このプラズマCVD装置は、高周波電力の入力マ
ッチング用の第1の固定コンデンサと、第1の固定コン
デンサと並列に配線された、高周波電力の入力マッチン
グ用の第2の固定コンデンサと、第1の固定コンデンサ
および第2の固定コンデンサのいずれか一方または並列
配線された両方を用いるために選択して切り換える切換
手段とを備えている。
A plasma CVD apparatus according to a first aspect of the present invention is a capacitively coupled plasma CVD apparatus that generates a plasma by applying a high frequency voltage between opposed electrodes. The plasma CVD apparatus includes a first fixed capacitor for input matching of high frequency power, a second fixed capacitor for input matching of high frequency power wired in parallel with the first fixed capacitor, and a first fixed capacitor. Switching means for selectively switching to use either one of the capacitor and the second fixed capacitor or both wired in parallel.

【0010】発生するプラズマの種類によって、高周波
電力の入力のマッチング条件が大きく異なるので、2個
の固定コンデンサを備えない場合には、可変コンデンサ
や可変抵抗の微調節のみでは2種類のプラズマを発生す
るためのRFパワーの入力マッチングがとれない。上記
の構成により、高周波電力入力用のマッチング条件が大
きく相違する2種類のプラズマを別々の機会に同一の成
膜チャンバ内に発生することができる。すなわち、水素
プラズマを発生させるためのRFパワーの入力マッチン
グ条件に合わせた固定コンデンサを使用して、多結晶体
シリコンの水素化処理を行い、かつ同じ装置内で、例え
ば、SiNを成膜するためのプラズマ発生用のマッチン
グコンデンサを使用して被処理体に透明保護膜であるS
iNを成膜することができる。このため、プロセス短縮
の図ることができるだけでなく、高価なプラズマCVD
装置の台数を1台減らすことができる。また、透明保護
膜の成膜処理において、透明保護膜が被処理体だけでな
く成膜チャンバの内面にも自然にコーティングが施され
ることになる。このため、成膜チャンバの長寿命化を図
ることができる。さらに、配線や配管も含めてクリーン
ルーム内の省スペースを実現することが可能となる。な
お、上記の2つの固定コンデンサは、それぞれ1つがマ
ッチングに使用されてもよいし、両方が並列接続されて
マッチングに使用されてもよい。並列接続されて使用す
る場合、それぞれのコンデンサの容量が加算されるの
で、大きな容量のコンデンサを1つ備えるよりも経済性
に優れている。
[0010] Since the matching condition of the input of the high-frequency power greatly differs depending on the type of plasma to be generated, when two fixed capacitors are not provided, two types of plasma are generated only by fine adjustment of the variable capacitor and the variable resistor. Input matching of RF power cannot be performed. With the above configuration, two types of plasmas having significantly different matching conditions for inputting high-frequency power can be generated in the same deposition chamber at different occasions. That is, hydrogenation of polycrystalline silicon is performed using a fixed capacitor matched to the input matching condition of RF power for generating hydrogen plasma, and, for example, to form SiN in the same apparatus. Using a matching capacitor for plasma generation, a transparent protective film S
iN can be deposited. Therefore, not only can the process be shortened, but also expensive plasma CVD
The number of devices can be reduced by one. In the process of forming the transparent protective film, the transparent protective film is naturally coated not only on the object to be processed but also on the inner surface of the film forming chamber. Therefore, the life of the film formation chamber can be extended. Further, it is possible to realize space saving in a clean room including wiring and piping. Note that one of the two fixed capacitors may be used for matching, or both may be connected in parallel and used for matching. When used in parallel, the capacitance of each capacitor is added, so that it is more economical than having one large-capacity capacitor.

【0011】上記請求項1のプラズマCVD装置におい
ては、請求項2の装置のように、第1の固定コンデンサ
は、水素プラズマ発生用のマッチングコンデンサであ
り、第2の固定コンデンサは、基板上に形成すべき膜の
成分のプラズマ発生用のマッチングコンデンサとするこ
とが望ましい。
In the plasma CVD apparatus according to the first aspect, as in the apparatus according to the second aspect, the first fixed capacitor is a matching capacitor for generating hydrogen plasma, and the second fixed capacitor is mounted on the substrate. It is desirable to use a matching capacitor for generating plasma of components of a film to be formed.

【0012】この構成により、水素プラズマとマッチン
グ条件が相違する他の膜、例えばSiN成膜用の成分の
プラズマを同じ成膜チャンバ内に容易に発生させること
ができる。この結果、上述の効果を得ることが可能とな
る。
With this configuration, another film having a different matching condition from the hydrogen plasma, for example, a plasma of a component for forming a SiN film can be easily generated in the same film forming chamber. As a result, the above-described effects can be obtained.

【0013】請求項3のプラズマCVD装置では、液晶
表示装置用のTFTを製造する場合には、上記請求項2
の装置において形成すべき膜が透明保護膜であることが
望ましい。
According to the third aspect of the present invention, when manufacturing a TFT for a liquid crystal display device, the second aspect of the present invention is applied to a plasma CVD apparatus.
It is desirable that the film to be formed in the above device is a transparent protective film.

【0014】プラズマCVD装置の内表面および基板搭
載用のトレイには、プラズマ成分の膜が自然に付着し、
水素化処理の際にスパッタされて基板上に再付着する。
したがって、透明性の劣化を回避することが不可欠の液
晶表示装置においては保護膜等はすべて透明膜とするこ
とが望ましい。
The plasma component film naturally adheres to the inner surface of the plasma CVD apparatus and the tray for mounting the substrate.
It is sputtered during the hydrogenation treatment and re-attaches on the substrate.
Therefore, in a liquid crystal display device in which it is essential to avoid deterioration in transparency, it is desirable that all of the protective films and the like be transparent films.

【0015】請求項4のプラズマCVD装置では、上記
請求項2または3の装置において、該プラズマCVD装
置で基板を処理する際に基板を載せた状態で搬送手段に
よって搬送されるトレイを備え、該トレイは上記の膜で
コーティングされている。
According to a fourth aspect of the present invention, there is provided the plasma CVD apparatus according to the second or third aspect, further comprising a tray which is conveyed by a conveying means in a state where the substrate is placed when the substrate is processed by the plasma CVD apparatus. The tray is coated with the membrane described above.

【0016】上記の構成により、多結晶体シリコン膜を
含む被処理体の水素化処理において、トレイは水素プラ
ズマ照射によって変形等を生じないので、搬送トラブル
等を発生せず、プロセスコスト低減を図ることが可能と
なる。このトレイは、板状のトレイであって、基板が配
置される部分がくり抜かれているものが望ましい。その
理由は、透明保護膜を形成するときに基板の陰になる部
分には透明保護膜が形成されないので、透明保護膜がコ
ーティングされた部分とコーティングされない部分との
間で応力等が発生して歪みが残留する場合があるからで
ある。トレイには、また、基板を簡便に支持する支持具
が取り付けられていることが望ましい。また、プラズマ
CVD装置の成膜チャンバの長寿命化が得られること
は、上記したとおりである。
With the above structure, the tray is not deformed by the hydrogen plasma irradiation in the hydrogenation of the object to be processed including the polycrystalline silicon film, so that the transfer trouble does not occur and the process cost is reduced. It becomes possible. The tray is desirably a plate-shaped tray having a portion where a substrate is arranged is cut out. The reason is that since the transparent protective film is not formed in a portion of the substrate that is shaded when the transparent protective film is formed, stress or the like occurs between the portion coated with the transparent protective film and the uncoated portion. This is because distortion may remain. It is desirable that a support for easily supporting the substrate is attached to the tray. As described above, the life of the film forming chamber of the plasma CVD apparatus can be extended.

【0017】請求項5のプラズマCVD装置では、請求
項1〜4のいずれかの装置において、成膜チャンバの出
入口に通じる直列に配列された第1加熱室および第2加
熱室、ならびに基板をこれらの室から室へ搬送する搬送
手段とを備えている。
According to a fifth aspect of the present invention, there is provided the plasma CVD apparatus according to any one of the first to fourth aspects, wherein the first heating chamber and the second heating chamber, which are arranged in series and communicate with the entrance and exit of the film forming chamber, and the substrate. Transport means for transporting from one chamber to another.

【0018】透明保護膜をコーティングされたトレイ
は、そのプラズマCVD装置に備えつけのトレイとし
て、プラズマCVD装置の連続運転中、一定の間隔で循
環使用される。トレイを循環して水素化処理に使用する
とき、成膜チャンバに導入する前に被処理体を載せたト
レイは、水素化処理の処理温度である310℃程度に加
熱される。この加熱を1段で室温から310℃まで加熱
すると水素ガスがトレイから放出されて高い圧力になる
ので、真空排気を例えば10分間以上行わなければなら
ない。しかし、この加熱を別個の2つの室で分けて行
い、1段目を室温から例えば150℃程度まで、2段目
を150℃から310℃程度まで加熱すると、2段目加
熱の第2室の水素圧力は高圧にならず、真空排気を時間
をかけて行う必要がなく、プロセス時間の短縮をするこ
とができる。なお、第1加熱室と第2加熱室との間は開
閉自在の扉で隔てられていることが望ましい。また、第
2室と成膜チャンバとの間には開閉自在の扉があること
が望ましいが、第2室で放出される水素量は少ないの
で、なくてもかまわない。
The tray coated with the transparent protective film is circulated and used at regular intervals during continuous operation of the plasma CVD apparatus as a tray provided for the plasma CVD apparatus. When the tray is circulated and used for the hydrogenation process, the tray on which the object is placed before being introduced into the film formation chamber is heated to about 310 ° C. which is the processing temperature of the hydrogenation process. When this heating is performed in one step from room temperature to 310 ° C., hydrogen gas is released from the tray and the pressure becomes high, so that evacuation must be performed, for example, for 10 minutes or more. However, when this heating is performed separately in two separate chambers and the first stage is heated from room temperature to, for example, about 150 ° C., and the second stage is heated from 150 ° C. to about 310 ° C., the second chamber of the second-stage heating is heated. The hydrogen pressure does not become high, and it is not necessary to perform evacuation over time, and the process time can be shortened. It is desirable that the first heating chamber and the second heating chamber are separated by an openable and closable door. Further, it is desirable that there be an openable and closable door between the second chamber and the film formation chamber. However, since the amount of hydrogen released in the second chamber is small, it may be omitted.

【0019】本発明の請求項6のTFT製造方法は、プ
ラズマCVD装置を用いる薄膜トランジスタの製造方法
であって、薄膜トランジスタが形成される基板に多結晶
体シリコン膜を形成する工程と、多結晶体シリコン膜を
含む基板を、成膜チャンバ内において水素プラズマ中で
水素化処理する工程と、水素化処理が行われた同じ成膜
チャンバ内において、水素化処理された基板に対して、
連続して、条件を変えて、膜を成膜する工程とを備え
る。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a thin film transistor using a plasma CVD apparatus, comprising: forming a polycrystalline silicon film on a substrate on which the thin film transistor is formed; A step of hydrogenating a substrate including a film in a hydrogen plasma in a film formation chamber, and in the same film formation chamber where the hydrogenation was performed, with respect to the hydrogenated substrate,
Continuously forming a film under different conditions.

【0020】上記の構成により、同じプラズマCVD装
置内で水素化処理と透明保護膜の成膜とを行うことがで
きる。この結果、プロセス時間の短縮と装置設置コスト
の大幅低減を実現することができる。クリーンルーム内
の省スペースに寄与することは言うまでもない。また、
プラズマCVD装置の成膜チャンバの寿命を延長するこ
とができる。
With the above configuration, the hydrogenation treatment and the formation of the transparent protective film can be performed in the same plasma CVD apparatus. As a result, it is possible to reduce the processing time and the installation cost of the apparatus. Needless to say, this contributes to space saving in the clean room. Also,
The life of the film forming chamber of the plasma CVD apparatus can be extended.

【0021】請求項7のTFT製造方法では、請求項6
の方法において、水素化処理の工程においては、基板
は、膜がコーティングされたトレイに取り付けられた状
態で成膜チャンバに装着されて水素プラズマ照射が行わ
れ、成膜工程においては、水素化処理において減厚した
トレイ表面の膜を増厚補強する。
According to a seventh aspect of the invention, there is provided a TFT manufacturing method.
In the method of the above, in the step of hydrogenation treatment, the substrate is mounted in a film formation chamber in a state of being mounted on a tray coated with a film, and is irradiated with hydrogen plasma. In the above, the thickness of the film on the tray surface which has been reduced is increased and reinforced.

【0022】この構成により、トレイの表面に透明膜を
コーティングする工程を別に設けなくても、被処理体に
透明保護膜を成膜する際、トレイに透明保護膜が自然に
コーティングされる。このトレイはこのプラズマCVD
装置に備え付けのものとして、繰り返し使用することが
できるので、水素化処理の際に、トレイの透明保護膜と
して機能して、水素プラズマ照射を長時間受けても変形
等を生じない。このため、搬送トラブルを抑制でき、プ
ロセスコストを低減することができる。
With this configuration, the tray is naturally coated with the transparent protective film when forming the transparent protective film on the object to be processed, without providing a separate step of coating the surface of the tray with the transparent film. This tray uses this plasma CVD
Since it can be used repeatedly as a device provided in the apparatus, it functions as a transparent protective film for the tray during hydrogenation treatment, and does not deform even when subjected to hydrogen plasma irradiation for a long time. For this reason, transport trouble can be suppressed, and the process cost can be reduced.

【0023】請求項8のTFT製造方法では、請求項6
または7の製造方法において、基板付きトレイを成膜チ
ャンバに装着する前に2段階に加熱する2段階加熱工程
を有し、その2段階加熱工程は、第1加熱室にて、基板
付きトレイを水素化処理温度未満の温度にまで予備的に
昇温する予備加熱の工程と、第1加熱室から搬送された
予備加熱された状態の基板付きトレイを、第2加熱室に
て水素化処理温度にまで昇温する仕上加熱の工程とを備
えている。
According to the eighth aspect of the present invention, there is provided a TFT manufacturing method.
Or the manufacturing method of 7, further comprising a two-stage heating step of heating the tray with the substrate in two stages before mounting the tray with the substrate in the film forming chamber. A preheating step of preliminarily raising the temperature to a temperature lower than the hydrogenation temperature, and a preheated tray with the substrate conveyed from the first heating chamber in the second heating chamber. And a finishing heating step of raising the temperature to

【0024】この製造方法により、第2加熱室で大量に
水素ガスが放出されることはなく、成膜チャンバに被処
理体を導入する以前に真空排気を、例えば10分間以上
行う必要がなくなり、プロセス時間の短縮を図ることが
可能となる。
According to this manufacturing method, a large amount of hydrogen gas is not released from the second heating chamber, and it is not necessary to perform evacuation for, for example, 10 minutes or more before introducing the object into the film forming chamber. It is possible to reduce the process time.

【0025】請求項9のTFT製造方法では、請求項6
〜8のいずれかの製造方法において、膜が透明膜である
ことが望ましい。
According to a ninth aspect of the present invention, there is provided the TFT manufacturing method according to the sixth aspect.
In any one of the above-described manufacturing methods, it is preferable that the film is a transparent film.

【0026】この構成により、液晶表示装置に用いるこ
とに支障を生じない透明膜を成膜することができる。透
明膜としては保護膜および絶縁膜として信頼性の高いS
iN膜を成膜することができる。
With this configuration, it is possible to form a transparent film that does not hinder use in a liquid crystal display device. Highly reliable S as a protective film and insulating film as a transparent film
An iN film can be formed.

【0027】請求項10のTFT製造方法では、請求項
6〜9のいずれかの製造方法において、水素化処理にお
いて、水素プラズマの照射エネルギー密度を0.2W/
cm 2以下に保つ。
According to a tenth aspect of the invention, there is provided a TFT manufacturing method.
In any one of the production methods of 6 to 9, the
And the irradiation energy density of the hydrogen plasma is 0.2 W /
cm TwoKeep below.

【0028】この製造方法により、トレイや成膜チャン
バ内面の温度上昇は限定的なものとなり、温度の不均一
に基づく熱ひずみが抑制され、このため、変形も抑制さ
れる。この結果、トレイの搬送等において変形した形状
のために支障をきたすことが避けられる。
According to this manufacturing method, the temperature rise of the tray and the inner surface of the film forming chamber is limited, and the heat distortion due to the uneven temperature is suppressed, so that the deformation is also suppressed. As a result, troubles due to the deformed shape in the transfer of the tray and the like can be avoided.

【0029】請求項11のTFT製造方法では、請求項
6〜10のいずれかの製造方法において、基板が駆動回
路一体型液晶表示装置に用いられる薄膜トランジスタが
形成される基板であり、多結晶体シリコンが、薄膜トラ
ンジスタを構成する多結晶体シリコン膜である。
In the method of manufacturing a TFT according to an eleventh aspect of the present invention, in the manufacturing method of any one of the sixth to tenth aspects, the substrate is a substrate on which a thin film transistor used for a drive circuit integrated type liquid crystal display device is formed. Is a polycrystalline silicon film constituting a thin film transistor.

【0030】上記のトレイの変形等は、駆動回路一体型
液晶表示装置のTFTにおける多結晶体シリコンの水素
化処理が長時間にわたること、および液晶表示装置用の
大型の基板を載せるトレイが大型であることのために、
特に問題となる。そのため、本発明の製造方法を適用す
ることにより、非常に有効に上記の効果を得ることがで
きる。
The above-mentioned deformation of the tray is caused by the fact that the hydrogenation of polycrystalline silicon in the TFT of the driving circuit integrated type liquid crystal display device takes a long time, and the tray for mounting a large substrate for the liquid crystal display device is large. To be there,
This is particularly problematic. Therefore, the above effects can be obtained very effectively by applying the manufacturing method of the present invention.

【0031】[0031]

【発明の実施の形態】次に本発明の実施の形態について
図面を用いて説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0032】(実施の形態1)まず、ガラス基板11の
上に下地膜12として、例えば、SiN膜、酸化膜また
は酸化膜とSiN膜との2層膜をプラズマCVD法によ
り形成する。その後、アモルファスシリコン膜13を減
圧CVD法またはプラズマCVD法により成膜し、アモ
ルファスシリコン膜13を多結晶体化する(図1)。結
晶化の方法として、例えば、レーザアニール、固相成長
等が挙げられる。図2に示すように、チャネル形状にパ
ターニングした多結晶体シリコン膜14を設けた後、図
3に示すように、多結晶体上にゲート絶縁膜となる酸化
シリコン膜15をプラズマCVDで形成する。その後、
ゲート電極となるCr層をスパッタリングにより成膜
し、ゲート電極形状16にパターニングする(図4)。
その後、イオン注入によって、チャネル領域19の両側
にソース/ドレイン領域17、19を形成し、層間絶縁
膜21をプラズマCVD法により成膜する(図5)。次
いで、コンタクトホールを形成し、ソース/ドレイン配
線を成膜し、図6に示すように、配線形状22,23に
パターニングする。この後、ソース/ドレイン領域の活
性化を目的に400〜500℃程度に加熱される。水素
化処理(水素パッシベーション)は、この活性化処理の
後で行われる。水素化処理をした後、400〜500℃
程度に加熱されると水素化した部分から水素が失われる
場合がある。したがって、多結晶体シリコンを水素化処
理するのに障害にならない堆積物のみがある段階で、か
つ、後の工程で400〜500℃程度に加熱されること
がない図6の段階の後において、水素化処理は行われ
る。
(Embodiment 1) First, for example, a SiN film, an oxide film or a two-layer film of an oxide film and a SiN film is formed as a base film 12 on a glass substrate 11 by a plasma CVD method. Thereafter, an amorphous silicon film 13 is formed by a low pressure CVD method or a plasma CVD method, and the amorphous silicon film 13 is made into a polycrystal (FIG. 1). Examples of the crystallization method include laser annealing and solid phase growth. After a polycrystalline silicon film 14 patterned in a channel shape is provided as shown in FIG. 2, a silicon oxide film 15 serving as a gate insulating film is formed on the polycrystalline material by plasma CVD as shown in FIG. . afterwards,
A Cr layer serving as a gate electrode is formed by sputtering and patterned into a gate electrode shape 16 (FIG. 4).
Thereafter, source / drain regions 17 and 19 are formed on both sides of the channel region 19 by ion implantation, and an interlayer insulating film 21 is formed by a plasma CVD method (FIG. 5). Next, a contact hole is formed, a source / drain wiring is formed, and as shown in FIG. Thereafter, the substrate is heated to about 400 to 500 ° C. for the purpose of activating the source / drain regions. Hydrogenation processing (hydrogen passivation) is performed after this activation processing. After hydrogenation, 400-500 ° C
When heated to a moderate degree, hydrogen may be lost from the hydrogenated portion. Therefore, at the stage where there is only a deposit that does not hinder the hydrogenation treatment of the polycrystalline silicon, and after the stage of FIG. Hydrotreating is performed.

【0033】水素化処理は、図7に示すプラズマCVD
装置を用いて水素プラズマを照射することにより行う。
図7において、このプラズマCVD装置は、高周波電源
7において発生する高周波電力をプラズマCVD装置の
本体(成膜チャンバ)3にバランス良く入力するための
マッチング部10を備えている。このマッチング部10
は、2つの可変コンデンサ5,6と、インダクタンス8
と、2つの固定コンデンサ1,2と、その2つの固定コ
ンデンサの間を切り換える切換スイッチ4とを備えてい
る。可変コンデンサ6と各固定コンデンサ1,2とは、
成膜チャンバ3と並列になるように接地されている。2
つの固定コンデンサのうち、透明膜であるSiN膜コー
ティング用のマッチング固定コンデンサ1の容量は12
00pF程度であり、水素プラズマ発生にマッチングを
とる固定コンデンサ2の容量は800pF程度である。
可変コンデンサ6によって調節できない程度のマッチン
グ条件に対する容量の相違を、切換スイッチ4により切
り換えて固定コンデンサ1または固定コンデンサ2を用
いることにより埋め合わせ、マッチング条件とする。水
素化処理における水素プラズマ発生の際には、固定コン
デンサ2を用い、微調節は可変コンデンサ5,6を用い
て高周波電力の入力のマッチングをとる。水素化処理の
際には、トレイは、例えば、図8に示すように2枚のト
レイ31を背中合わせに配置して表側に搭載した被処理
体32に水素プラズマ30を照射する。この2枚のトレ
イ31は、ともに被処理体32が配置されている部分が
開口されているくり抜き部33を有し、さらに被処理体
を簡便に支持する支持具34を備えている。
The hydrogenation is performed by plasma CVD shown in FIG.
Irradiation with hydrogen plasma is performed using an apparatus.
In FIG. 7, the plasma CVD apparatus includes a matching unit 10 for inputting high-frequency power generated by a high-frequency power supply 7 to a main body (film forming chamber) 3 of the plasma CVD apparatus in a well-balanced manner. This matching unit 10
Has two variable capacitors 5 and 6 and an inductance 8
And two fixed capacitors 1 and 2 and a changeover switch 4 for switching between the two fixed capacitors. The variable capacitor 6 and each of the fixed capacitors 1 and 2
It is grounded so as to be in parallel with the film forming chamber 3. 2
Among the two fixed capacitors, the capacity of the matching fixed capacitor 1 for coating the SiN film which is a transparent film is 12
The capacitance of the fixed capacitor 2 for matching the generation of hydrogen plasma is about 800 pF.
The difference in capacitance with respect to the matching condition that cannot be adjusted by the variable capacitor 6 is compensated by using the fixed capacitor 1 or the fixed capacitor 2 by switching with the changeover switch 4 to obtain a matching condition. When generating hydrogen plasma in the hydrogenation process, the fixed capacitor 2 is used, and the fine adjustment is performed by using the variable capacitors 5 and 6 to match the input of the high-frequency power. At the time of the hydrogenation treatment, for example, as shown in FIG. 8, the hydrogen plasma 30 is applied to the object 32 mounted on the front side with two trays 31 arranged back to back. Each of the two trays 31 has a hollow portion 33 in which a portion where the object 32 is disposed is opened, and further includes a support 34 for easily supporting the object.

【0034】水素化処理の後に、図9に示すように、T
FTの被処理体の上に透明保護膜として、SiN膜を成
膜する。このSiN膜の成膜は、TFTの被処理体の上
にも、またトレイ表面および成膜チャンバの内表面に対
しても行う。したがって、トレイ表面にSiN膜を形成
するために別のプラズマCVD装置を用いなくてもよ
い。このSiN膜の成膜条件は、水素化処理条件によっ
て変動する。しかし、水素プラズマ照射時のSiN膜の
エッチング速度が約1nm/minであるので、少なく
とも、SiN膜がなくなる前にSiN膜をコーティング
する。このSiN膜のコーティング時には、固定コンデ
ンサ1を用いてコーティング成分のプラズマを発生させ
る。
After the hydrogenation treatment, as shown in FIG.
An SiN film is formed as a transparent protective film on the FT object. The SiN film is formed on the object to be processed of the TFT, and also on the tray surface and the inner surface of the film forming chamber. Therefore, it is not necessary to use another plasma CVD apparatus for forming the SiN film on the tray surface. The conditions for forming the SiN film vary depending on the hydrogenation processing conditions. However, since the etching rate of the SiN film at the time of hydrogen plasma irradiation is about 1 nm / min, at least the SiN film is coated before the SiN film runs out. At the time of coating the SiN film, a plasma of the coating component is generated using the fixed capacitor 1.

【0035】上記のように、1つのプラズマCVD装置
にマッチング用の2つの固定コンデンサを設けることに
より、プロセス時間と高価なプラズマCVD装置の数と
を減少することができる。さらに、トレイと成膜チャン
バの損傷とそれに伴う搬送トラブルを防止したうえで、
多結晶体シリコンの水素化処理を十分行うことができ
る。また、クリーンルームの省スペースを実現すること
ができる。このため、低価格で安定して高性能を確保し
たTFTを得ることが可能となる。
As described above, by providing two fixed capacitors for matching in one plasma CVD apparatus, the processing time and the number of expensive plasma CVD apparatuses can be reduced. Furthermore, after preventing damage to the tray and film formation chamber and accompanying transport troubles,
Hydrogenation treatment of polycrystalline silicon can be sufficiently performed. Further, space saving of the clean room can be realized. For this reason, it is possible to obtain a TFT that stably secures high performance at low cost.

【0036】(実施の形態2)実施の形態1のパッシベ
ーション膜形成の際、TFTの被処理体だけでなく、成
膜チャンバの内面およびトレイ表面にも透明膜であるS
iN膜を形成することができる。実施の形態2において
は、上記のSiN膜が形成されたトレイおよび成膜チャ
ンバを用いて水素化処理を行うに際して、被処理体を載
せたトレイの加熱を2段階に分けて行う。2段階の加熱
は、開閉自在の扉で隔てられた第1加熱室と第2加熱室
とにおいて行われる。例えば、第1加熱室での1段目に
おいて、第2加熱室との間の扉を閉ざした状態で室温か
ら150℃程度まで加熱し、その後、第2加熱室に移送
してその温度から300℃程度まで加熱する。
(Embodiment 2) When forming the passivation film of the embodiment 1, not only the object to be processed of the TFT but also the inner surface of the film forming chamber and the surface of the tray are transparent films.
An iN film can be formed. In the second embodiment, when performing the hydrogenation process using the tray on which the SiN film is formed and the film formation chamber, the tray on which the object to be processed is placed is heated in two stages. The two-stage heating is performed in a first heating chamber and a second heating chamber separated by an openable and closable door. For example, in the first stage in the first heating chamber, heating is performed from room temperature to about 150 ° C. with the door to the second heating chamber closed, and then transferred to the second heating chamber, and the temperature is raised from that temperature to 300 ° C. Heat to about ° C.

【0037】比較のために行った1室のみで300℃程
度にまで急激に加熱すると、トレイ等をコーティングし
ていたSiN膜中に含まれていた水素が一気に抜け、図
10に示すように、500Pa程度にまで圧力が上昇
し、これを排気するのに10分間以上を要する。この排
気のために、水素化処理のプロセス時間は延長されるの
で、製造能率を低下させることになる。
When the temperature was rapidly increased to about 300 ° C. in only one chamber used for comparison, hydrogen contained in the SiN film coated on the tray or the like escaped at a stretch, and as shown in FIG. The pressure rises to about 500 Pa, and it takes 10 minutes or more to exhaust the pressure. Due to this evacuation, the process time of the hydrotreating is extended, and the production efficiency is reduced.

【0038】一方、本発明のように、2室において2段
階に分けて加熱すると、第1加熱室および第2加熱室と
もに、真空排気に時間をかけなくても、加熱に伴って数
十Pa程度にまで圧力が上昇するだけである。図10に
おいて、加熱室を2つに分けた場合は第2加熱室におけ
る圧力を表示している。上記の加熱方法により、真空排
気に時間をかける必要がなくなり、水素化処理のプロセ
スを短縮して製造能率を高めることが可能となる。な
お、第1加熱室として、加熱室を特別に設けてもよい
が、設けずに、プラズマCVD装置のローダにおいて第
1段階の加熱を行ってもよく、むしろ好ましい。この場
合には上記ローダに連続して第2加熱室を設け、その第
2加熱室から成膜チャンバに被処理体を送り込むことに
なる。
On the other hand, when the heating is performed in two stages in the two chambers as in the present invention, the heating in both the first heating chamber and the second heating chamber can take several tens of Pa with heating without taking time for evacuation. Only the pressure rises to the extent. In FIG. 10, when the heating chamber is divided into two, the pressure in the second heating chamber is displayed. With the above-described heating method, it is not necessary to take time for evacuation, and the hydrogenation process can be shortened to increase the production efficiency. Although a heating chamber may be specially provided as the first heating chamber, the first heating may be performed in a loader of a plasma CVD apparatus without providing the heating chamber, which is rather preferable. In this case, a second heating chamber is provided continuously to the loader, and the object to be processed is sent from the second heating chamber to the film formation chamber.

【0039】(実施の形態3)トレイ表面および成膜チ
ャンバ内面に透明膜をコーティングした状態で、図6に
示した段階の被処理体に、水素化処理の水素プラズマの
エネルギ密度を変えて照射した。その照射中の基板温度
および照射後のチャネル部の電荷担体の移動度を測定し
た。図11は、移動度に及ぼす水素プラズマを励起する
ためのRFパワーの影響を示し、また図12は、基板温
度に及ぼす水素化処理時間の影響を示す。図11および
図12において、RFパワーをトレイの面積6800c
2で割った値を水素プラズマのエネルギ密度にしてい
る。したがって、0.2W/cm2のRFパワーは、13
60Wとなる。温度上昇を極力抑制する場合、本発明に
おいては、水素プラズマのエネルギ密度は0.2W/c
2以下にするが、これは1360W以下のRFパワー
に相当する。このエネルギ密度を保つことにより、基板
の温度上昇は20℃程度以下に抑えられ、しかも十分高
い移動度を得ることができる。この結果、トレイの変形
も小さい範囲に限定され搬送トラブルを生じることがな
い。
(Embodiment 3) With the transparent film coated on the surface of the tray and the inner surface of the film forming chamber, the object to be processed in the stage shown in FIG. 6 is irradiated while changing the energy density of the hydrogen plasma in the hydrogenation process. did. The substrate temperature during the irradiation and the mobility of the charge carriers in the channel after the irradiation were measured. FIG. 11 shows the effect of RF power for exciting hydrogen plasma on mobility, and FIG. 12 shows the effect of hydrogenation time on substrate temperature. In FIG. 11 and FIG. 12, the RF power was changed to the tray area 6800c.
The value divided by m 2 is used as the energy density of the hydrogen plasma. Therefore, the RF power of 0.2 W / cm 2 is 13
60W. When suppressing the temperature rise as much as possible, in the present invention, the energy density of the hydrogen plasma is 0.2 W / c.
m 2 or less, which corresponds to an RF power of 1360 W or less. By keeping this energy density, the temperature rise of the substrate can be suppressed to about 20 ° C. or less, and a sufficiently high mobility can be obtained. As a result, the deformation of the tray is also limited to a small range, and no transport trouble occurs.

【0040】上記において、本発明の実施の形態につい
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。本発明の範囲は、特許
請求の範囲の記載によって示され、さらに特許請求の範
囲の記載と均等の意味および範囲内でのすべての変更を
含む。
Although the embodiments of the present invention have been described above, the embodiments of the present invention disclosed above are merely examples, and the scope of the present invention is not limited to these embodiments. Not limited. The scope of the present invention is shown by the description of the claims, and further includes all modifications within the meaning and scope equivalent to the description of the claims.

【0041】[0041]

【発明の効果】本発明により、液晶表示装置用のTFT
の製造において、水素化処理および透明保護膜の成膜処
理を行うプラズマCVD装置の台数を減らし、かつプロ
セス時間の短縮をはかることができる。プラズマCVD
装置の成膜チャンバの寿命を延長することもできる。ま
た、これらの処理において用いられる被処理体を載せる
トレイは、多結晶体シリコンの水素化処理を長時間行っ
ても変形等が抑制される。さらに、クリーンルームの省
スペースが可能となる。このため、TFTの製造装置と
メンテナンス費用との削減、工程短縮、およびトレイ変
形等が原因となって発生する搬送トラブルを防止するこ
とができる。さらに、水素化処理の加熱に際して、時間
ロスを減少させ製造能率を高めることができる。
According to the present invention, a TFT for a liquid crystal display device is provided.
In the manufacture of the semiconductor device, it is possible to reduce the number of plasma CVD devices for performing the hydrogenation process and the film formation process of the transparent protective film, and to shorten the process time. Plasma CVD
The life of the film forming chamber of the apparatus can be extended. In addition, the tray on which an object to be processed is placed used in these processes is suppressed from being deformed even if hydrogenation of polycrystalline silicon is performed for a long time. Furthermore, space saving of a clean room becomes possible. For this reason, it is possible to reduce the TFT manufacturing apparatus and maintenance costs, shorten the steps, and prevent transport troubles caused by tray deformation and the like. Further, when heating in the hydrogenation treatment, time loss can be reduced and production efficiency can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1で製造した液晶表示装置用TF
Tにおいて、基板に下地膜とアモルファスシリコンを成
膜した段階の断面図である。
FIG. 1 is a TF for a liquid crystal display device manufactured in Embodiment 1.
FIG. 4 is a cross-sectional view at a stage when a base film and amorphous silicon are formed on the substrate at T.

【図2】 図1の状態においてアモルファスシリコンを
多結晶体化してチャネル形状にパターニングした段階の
断面図である。
FIG. 2 is a cross-sectional view at a stage where amorphous silicon is polycrystallized and patterned into a channel shape in the state of FIG. 1;

【図3】 図2の状態の上にゲート絶縁膜を成膜した段
階の断面図である。
FIG. 3 is a cross-sectional view at a stage where a gate insulating film is formed on the state of FIG. 2;

【図4】 図3の状態にゲート配線用金属膜を成膜して
ゲート配線にパターニングした後に、イオン注入してソ
ース/ドレイン領域を形成した段階の断面図である。
FIG. 4 is a cross-sectional view showing a state in which a metal film for a gate wiring is formed in the state of FIG. 3 and patterned into a gate wiring, and then ion implantation is performed to form a source / drain region.

【図5】 図4の状態の上に層間絶縁膜を成膜した段階
の断面図である。
FIG. 5 is a cross-sectional view at a stage where an interlayer insulating film is formed on the state of FIG. 4;

【図6】 図5の状態の層間絶縁膜にコンタクトホール
を設け、ソース/ドレイン配線用の金属膜を成膜して配
線形状にパターニングした段階の断面図である。
6 is a cross-sectional view at the stage where a contact hole is provided in the interlayer insulating film in the state of FIG. 5, a metal film for source / drain wiring is formed, and patterned into a wiring shape.

【図7】 実施の形態1において使用したプラズマCV
D装置の概略構成図である。
FIG. 7 shows a plasma CV used in the first embodiment.
It is a schematic structure figure of D apparatus.

【図8】 実施の形態1での水素化処理におけるトレイ
上の基板の配置を示す斜視図である。
FIG. 8 is a perspective view showing an arrangement of substrates on a tray in the hydrogenation treatment in the first embodiment.

【図9】 水素化処理を行った後、透明保護膜を形成し
た段階の断面図である。
FIG. 9 is a cross-sectional view at a stage where a transparent protective film is formed after performing a hydrogenation treatment.

【図10】 実施の形態2の水素化処理の前段階におけ
る加熱時の圧力推移を示す図である。加熱室を2室にし
た場合は、第2加熱室における圧力を表示。
FIG. 10 is a diagram showing a change in pressure at the time of heating in a stage before the hydrogenation treatment according to the second embodiment. When two heating chambers are used, the pressure in the second heating chamber is displayed.

【図11】 実施の形態3におけるTFTチャネル部の
各電荷担体の移動度に及ぼす水素化処理のRFパワーの
影響を示す図である。水素化処理時間:60分間
FIG. 11 is a diagram showing an influence of RF power of a hydrogenation process on the mobility of each charge carrier in a TFT channel portion in a third embodiment. Hydrotreating time: 60 minutes

【図12】 実施の形態3の水素化処理時の基板温度に
及ぼす水素化処理時間の影響を示す図である。
FIG. 12 is a diagram showing an influence of a hydrogenation processing time on a substrate temperature at the time of the hydrogenation processing in the third embodiment.

【図13】 一般的なTFTチャネル部の各電荷担体の
移動度に及ぼす水素化処理時間の影響を示す図である。
RFパワー:1500W
FIG. 13 is a diagram showing the effect of hydrogenation processing time on the mobility of each charge carrier in a general TFT channel.
RF power: 1500W

【符号の説明】 1 水素プラズマ発生用入力マッチング固定コンデン
サ、2 透明膜の成分のプラズマ発生用入力マッチング
固定コンデンサ、3 成膜チャンバ、4 切換スイッ
チ、5,6 可変コンデンサ、7 高周波電源、8 イ
ンダクタンス、10高周波電力マッチング部、11 液
晶表示装置用TFT基板、12 下地膜、13 アモル
ファスシリコン膜、14 チャネル形状多結晶体シリコ
ン、15ゲート絶縁膜、16 ゲート配線、17,18
ソース/ドレイン領域、19チャネル領域、21 層
間絶縁膜、22,23 ソース/ドレイン配線、24透
明保護膜(SiN膜)、30 プラズマ、31 トレ
イ、32 被処理体(基板)、33 トレイのくり抜き
部、34 支持具。
[Description of Signs] 1 Input matching fixed capacitor for generating hydrogen plasma, 2 Input matching fixed capacitor for generating plasma of transparent film component, 3 Deposition chamber, 4 Changeover switch, 5, 6 Variable capacitor, 7 High frequency power supply, 8 Inductance , 10 high frequency power matching section, 11 TFT substrate for liquid crystal display device, 12 base film, 13 amorphous silicon film, 14 channel polycrystalline silicon, 15 gate insulating film, 16 gate wiring, 17, 18
Source / drain region, 19 channel region, 21 interlayer insulating film, 22/23 source / drain wiring, 24 transparent protective film (SiN film), 30 plasma, 31 tray, 32 workpiece (substrate), 33 hollow part of tray , 34 supports.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石黒 英人 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 4K030 AA17 BA29 BA30 BA40 BB03 BB13 FA03 GA02 GA12 KA08 KA45 LA15 5F045 AA06 AA08 AB03 AB04 AB32 AB33 AF07 BB08 CA15 EH12 EH19 EK27 EM09 EN05 HA11 HA16 HA18 HA23  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Hideto Ishiguro 3-3-5 Yamato, Suwa City, Nagano Prefecture Seiko Epson Corporation F-term (reference) 4K030 AA17 BA29 BA30 BA40 BB03 BB13 FA03 GA02 GA12 KA08 KA45 LA15 5F045 AA06 AA08 AB03 AB04 AB32 AB33 AF07 BB08 CA15 EH12 EH19 EK27 EM09 EN05 HA11 HA16 HA18 HA23

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 対向電極間に高周波電圧を印加してプラ
ズマを発生させる容量結合型プラズマCVD装置におい
て、 高周波電力の入力マッチング用の第1の固定コンデンサ
と、 第1の固定コンデンサと並列に配線された、高周波電力
の入力マッチング用の第2の固定コンデンサと、 前記第1の固定コンデンサおよび前記第2の固定コンデ
ンサのいずれか一方または並列配線された両方を用いる
ために選択して切り換える切換手段とを備える、プラズ
マCVD装置。
In a capacitively coupled plasma CVD apparatus for generating a plasma by applying a high frequency voltage between opposed electrodes, a first fixed capacitor for input matching of high frequency power, and wiring in parallel with the first fixed capacitor. Switching means for selecting and switching to use one of the first fixed capacitor and the second fixed capacitor or both wired in parallel, the second fixed capacitor for input matching of high-frequency power, A plasma CVD apparatus comprising:
【請求項2】 前記第1の固定コンデンサは、水素プラ
ズマ発生用のマッチングコンデンサであり、前記第2の
固定コンデンサは、基板上に形成すべき膜の成分のプラ
ズマ発生用のマッチングコンデンサである、請求項1に
記載のプラズマCVD装置。
2. The method according to claim 1, wherein the first fixed capacitor is a matching capacitor for generating hydrogen plasma, and the second fixed capacitor is a matching capacitor for generating plasma of a component of a film to be formed on the substrate. The plasma CVD apparatus according to claim 1.
【請求項3】 前記形成すべき膜が透明保護膜である、
請求項2に記載のプラズマCVD装置。
3. The film to be formed is a transparent protective film.
The plasma CVD apparatus according to claim 2.
【請求項4】 前記プラズマCVD装置は、該プラズマ
CVD装置で基板を処理する際に基板を載せた状態で搬
送手段によって搬送されるトレイを備え、該トレイは前
記膜でコーティングされている、請求項2または3に記
載のプラズマCVD装置。
4. The plasma CVD apparatus includes a tray that is transported by a transport unit while the substrate is loaded when processing the substrate with the plasma CVD apparatus, wherein the tray is coated with the film. Item 4. The plasma CVD apparatus according to item 2 or 3.
【請求項5】 前記プラズマCVD装置は、成膜チャン
バの出入口に通じる直列に配列された第1加熱室および
第2加熱室、ならびに基板をこれらの室から室へ搬送す
る搬送手段とを備える、請求項1〜4のいずれかに記載
のプラズマCVD装置。
5. The plasma CVD apparatus includes a first heating chamber and a second heating chamber arranged in series communicating with an entrance and exit of a film forming chamber, and transport means for transporting a substrate from these chambers to the chamber. The plasma CVD apparatus according to claim 1.
【請求項6】 プラズマCVD装置を用いる薄膜トラン
ジスタの製造方法であって、 前記薄膜トランジスタが形成される基板に多結晶体シリ
コン膜を形成する工程と、 前記多結晶体シリコン膜を含む基板を、成膜チャンバ内
において水素プラズマ中で水素化処理する工程と、 前記水素化処理が行われた同じ成膜チャンバ内におい
て、前記水素化処理された基板に対して、連続して、条
件を変えて、膜を成膜する工程とを備える薄膜トランジ
スタの製造方法。
6. A method for manufacturing a thin film transistor using a plasma CVD apparatus, comprising: forming a polycrystalline silicon film on a substrate on which the thin film transistor is formed; A step of performing a hydrogenation treatment in a hydrogen plasma in a chamber; and, in the same deposition chamber where the hydrogenation treatment was performed, continuously changing the conditions with respect to the hydrogenated substrate to form a film. Forming a thin film.
【請求項7】 前記水素化処理の工程においては、前記
基板は、前記膜がコーティングされたトレイに取り付け
られた状態で前記成膜チャンバに装着されて水素プラズ
マ照射が行われ、前記成膜工程においては、前記水素化
処理において減厚した前記トレイ表面の膜を増厚補強す
る、請求項6に記載の薄膜トランジスタの製造方法。
7. In the step of hydrogenation, the substrate is mounted on the film forming chamber in a state where the substrate is mounted on a tray coated with the film, and hydrogen plasma irradiation is performed. 7. The method of manufacturing a thin film transistor according to claim 6, wherein the thickness of the film on the tray surface reduced in the hydrogenation treatment is increased.
【請求項8】 前記薄膜トランジスタの製造方法は、前
記基板付きトレイを成膜チャンバに装着する前に2段階
に加熱する2段階加熱工程を有し、その2段階加熱工程
は、第1加熱室にて、前記基板付きトレイを水素化処理
温度未満の温度にまで予備的に昇温する予備加熱の工程
と、前記第1加熱室から搬送された予備加熱された状態
の前記基板付きトレイを、第2加熱室にて水素化処理温
度にまで昇温する仕上加熱の工程とを備える、請求項6
または7に記載の薄膜トランジスタの製造方法。
8. The method for manufacturing a thin film transistor includes a two-stage heating step of heating the tray with a substrate in two stages before mounting the tray with a substrate in a film forming chamber. A preheating step of preliminarily raising the temperature of the tray with a substrate to a temperature lower than a hydrogenation temperature, and the tray with a substrate in a preheated state transferred from the first heating chamber, A finishing heating step of raising the temperature to the hydrotreating temperature in the second heating chamber.
Or a method for manufacturing a thin film transistor according to item 7.
【請求項9】 前記膜が透明膜である、請求項6〜8の
いずれかに記載の薄膜トランジスタの製造方法。
9. The method according to claim 6, wherein the film is a transparent film.
【請求項10】 前記水素化処理において、水素プラズ
マの照射エネルギー密度を0.2W/cm2以下に保
つ、請求項6〜9のいずれかに記載の薄膜トランジスタ
の製造方法。
10. The method of manufacturing a thin film transistor according to claim 6, wherein in the hydrogenation treatment, the irradiation energy density of hydrogen plasma is maintained at 0.2 W / cm 2 or less.
【請求項11】 前記基板が駆動回路一体型液晶表示装
置に用いられる薄膜トランジスタが形成される基板であ
り、前記多結晶体シリコンが、前記薄膜トランジスタを
構成する多結晶体シリコン膜である、請求項6〜10の
いずれかに記載の薄膜トランジスタの製造方法。
11. The substrate according to claim 6, wherein the substrate is a substrate on which a thin film transistor used for a driving circuit integrated type liquid crystal display device is formed, and the polycrystalline silicon is a polycrystalline silicon film forming the thin film transistor. 11. The method for manufacturing a thin film transistor according to any one of items 10 to 10.
JP2000036452A 2000-02-15 2000-02-15 Plasma CVD apparatus and thin film transistor manufacturing method Expired - Fee Related JP3983444B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000036452A JP3983444B2 (en) 2000-02-15 2000-02-15 Plasma CVD apparatus and thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000036452A JP3983444B2 (en) 2000-02-15 2000-02-15 Plasma CVD apparatus and thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2001230207A true JP2001230207A (en) 2001-08-24
JP3983444B2 JP3983444B2 (en) 2007-09-26

Family

ID=18560500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000036452A Expired - Fee Related JP3983444B2 (en) 2000-02-15 2000-02-15 Plasma CVD apparatus and thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP3983444B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150143A (en) * 2005-11-30 2007-06-14 Shimadzu Corp Method of depositing anti-reflective coating for solar cell, solar cell, and deposition device
JP2012142285A (en) * 2010-12-30 2012-07-26 Semes Co Ltd Adjustable capacitor, plasma impedance matching device, and substrate processing device
WO2022182407A1 (en) * 2021-02-23 2022-09-01 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11749505B2 (en) 2021-02-23 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150143A (en) * 2005-11-30 2007-06-14 Shimadzu Corp Method of depositing anti-reflective coating for solar cell, solar cell, and deposition device
JP4715474B2 (en) * 2005-11-30 2011-07-06 株式会社島津製作所 Solar cell antireflection film forming method and solar cell antireflection film forming apparatus
JP2012142285A (en) * 2010-12-30 2012-07-26 Semes Co Ltd Adjustable capacitor, plasma impedance matching device, and substrate processing device
US9715996B2 (en) 2010-12-30 2017-07-25 Semes Co., Ltd. Adjustable capacitor, plasma impedance matching device, plasma impedance matching method, and substrate treating apparatus
WO2022182407A1 (en) * 2021-02-23 2022-09-01 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11538663B2 (en) 2021-02-23 2022-12-27 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11749505B2 (en) 2021-02-23 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate

Also Published As

Publication number Publication date
JP3983444B2 (en) 2007-09-26

Similar Documents

Publication Publication Date Title
US4985372A (en) Method of forming conductive layer including removal of native oxide
KR100682163B1 (en) Hybrid pvd-cvd system
JP2981102B2 (en) Method for manufacturing thin film transistor
JPH06283454A (en) Method for deposition of silicon nitride thin film at high deposition speed on large-area glass substrate by cvd
JPH07115062A (en) Method and device for manufacturing thin film
JP2005322845A (en) Semiconductor device, and manufacturing device thereof and manufacturing method thereof
EP2637201A1 (en) Oxidation/annealing treatment apparatus and process for production of thin film transistor employing oxidation/annealing treatment
US20030203123A1 (en) System and method for metal induced crystallization of polycrystalline thin film transistors
US6156627A (en) Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
JP2001230207A (en) Plasma enhanced cvd system and method of manufacturing thin film transistor
JP3593363B2 (en) Method for manufacturing active matrix type liquid crystal display device having semiconductor thin film
TWI492305B (en) Method and apparatus for manufacturing semiconductor device
JP3844526B2 (en) Crystalline silicon film manufacturing method
JPH0831752A (en) Cleaning and coating of reaction chamber of cvd system
JPH08288223A (en) Manufacture of thin film
JP4001906B2 (en) Method for manufacturing semiconductor device
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
JP2002158218A (en) Film forming method
JP3804881B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP3708940B2 (en) Coating method for reaction chamber of CVD apparatus
JPH1098085A (en) Plasma-processing device and thin-film transistor manufacturing method
JP3353832B2 (en) Method and apparatus for manufacturing thin film transistor
US6974763B1 (en) Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JP2002134426A (en) Method and apparatus for manufacturing thin film, thin- film transistor and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees