JP2001215534A - Liquid crystal device, and drive method for liquid crystal device - Google Patents

Liquid crystal device, and drive method for liquid crystal device

Info

Publication number
JP2001215534A
JP2001215534A JP2000020636A JP2000020636A JP2001215534A JP 2001215534 A JP2001215534 A JP 2001215534A JP 2000020636 A JP2000020636 A JP 2000020636A JP 2000020636 A JP2000020636 A JP 2000020636A JP 2001215534 A JP2001215534 A JP 2001215534A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
threshold voltage
chiral smectic
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000020636A
Other languages
Japanese (ja)
Inventor
Koji Shimizu
康志 清水
Koichi Sato
公一 佐藤
Yukio Haniyu
由紀夫 羽生
Takao Takiguchi
隆雄 滝口
Shinichi Nakamura
真一 中村
Koji Noguchi
幸治 野口
Mineto Yagyu
峰人 柳生
Tsuneki Nukanobu
恒樹 糠信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000020636A priority Critical patent/JP2001215534A/en
Publication of JP2001215534A publication Critical patent/JP2001215534A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent occurrence of the display gradation changes, luminance unevenness, etc., which accompany temperature change. SOLUTION: In a liquid crystal panel P1 shown in drawing, since a chiral smectic liquid crystal 2 in which a threshold voltage for switching differs for each domain is used, when a certain write voltage is applied only a domain where the threshold voltage is smaller than the writing voltage is switched, and the domain where the threshold voltage is larger than the write voltage is not switched. Therefore, the area switched by controlling the write voltage changes, and the gradation display can be performed by it. In addition, a liquid crystal material with a small (for example, change per 10 deg.C is 10% or less) temperature change of the threshold voltage is used for the chiral smectic liquid crystal 2, the display gradation change, etc., accompanying the temperature change can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、階調表示を行うた
めの液晶素子及び該液晶素子の駆動方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a liquid crystal element for performing gradation display and a method for driving the liquid crystal element.

【0002】[0002]

【従来の技術】従来より、種々の情報を表示するディス
プレイとしてCRTが知られており、動画出力を行うT
VやVTRに、あるいはパソコンのモニター等に広く用
いられている。
2. Description of the Related Art Conventionally, a CRT has been known as a display for displaying various kinds of information.
It is widely used for V and VTRs, and for monitors of personal computers.

【0003】しかしながら、このCRTは、種々の問
題、すなわち、 * その特性上静止画像に対しては、フリッカや解像度
不足による走査縞などが視認性を低下させたり、焼きつ
きによる蛍光灯の劣化が起ったりするという問題や、 * CRTの発生する電磁波が人体に悪影響を与え、V
DT作業者の健康を害する恐れがあるという問題や、 * その構造上、画面後方にスペースを必要とするた
め、オフィスや家庭の省スペース化を阻害しているとい
う問題、があり、このようなCRTの問題を解決するも
のとして種々のタイプの液晶素子が開発されている。 * 例えば、ツイステッド・ネマチック(twiste
d nematic;TN)液晶を用いたものが知られ
ており、それは、エム・シャット(M.Schadt)
とダブリュー・ヘルフリッヒ(W.Helfrich)
著の“アプライド・フィジックス・レターズ(Appl
ied PhysicsLetters)、第18巻、
第4号(1971年2月15日発行)、第127頁〜1
28頁”において示されている。
[0003] However, this CRT has various problems, that is, * due to its characteristics, a still image suffers from deterioration of visibility due to flicker and scanning stripes due to insufficient resolution, and deterioration of a fluorescent lamp due to burn-in. Or the electromagnetic waves generated by the CRT have a bad effect on the human body,
There is a problem that the health of DT workers may be harmed, and a problem that the structure requires a space behind the screen, which hinders space saving in offices and homes. Various types of liquid crystal devices have been developed to solve the problem of the CRT. * For example, twisted nematic (twiste
d nematic (TN) liquid crystal is known, which is disclosed by M. Schadt.
And W. Helfrich
"Applied Physics Letters (Appl
ied PhysicsLetters), Volume 18,
No. 4 (issued February 15, 1971), pages 127-1
Page 28 ".

【0004】近年、このような液晶を用いた液晶素子と
して、アクティブマトリクス型のものの開発が行われて
おり、急速な生産技術の進歩によって10〜12インチ
クラスのディスプレイが歩留り良く製造されている。か
かる液晶素子は、一つ一つの画素にトランジスタ(TF
T)を備えており、クロストーク等の問題が解決される
反面、液晶の応答速度が遅くて動画の画質が劣り、視野
角が狭いという問題がある。
In recent years, as a liquid crystal element using such a liquid crystal, an active matrix type liquid crystal element has been developed, and a display of 10 to 12 inch class has been manufactured with a high yield due to rapid progress in production technology. Such a liquid crystal element includes a transistor (TF) in each pixel.
T), which solves the problem of crosstalk and the like, but has the problem that the response speed of the liquid crystal is slow, the image quality of moving images is inferior, and the viewing angle is narrow.

【0005】視野角を広くするものとして、インプレイ
ンモードやMVA配向技術等を利用したものが最近開発
されている。 * これに対して、強誘電性液晶分子(強誘電性を示す
液晶分子)の屈折率異方性を利用して偏光素子との組み
合わせにより透過光線を制御する型の表示素子が、クラ
ーク(Clark)およびラガーウオル(Lagerw
all)により提案されている(特開昭56−1072
16号公報、米国特許第4367924号明細書等)。
この強誘電性液晶は、一般に特定の温度域において、カ
イラルスメクチックC相(SmC*)またはH相(Sm
H*)を有し、この状態において、加えられる電界に応
答して第1の光学的安定状態と第2の光学的安定状態の
いずれかを取り、かつ電界の印加のないときはその状態
を維持する性質(すなわち、双安定性メモリー性)を有
し、その上、自発分極により反転スイッチングを行うた
め、非常に速い応答速度を示す。更に視覚特性も優れて
いることから、特に、高速、高精細、大画面の表示素子
あるいはライトバルブとして適していると考えられる。 * また、最近では、チャンダニ、竹添らによって、反
強誘電性を示す液晶(以下、“反強誘電性液晶”とす
る)を利用した液晶素子も提案されている(Japan
ese Journal of Applied Ph
ysics 第27巻、1988年L729頁)。この
反強誘電性液晶は、強誘電性液晶と同様に、液晶分子の
屈折率異方性と自発分極を利用して表示素子を構成する
ものである。また、この反強誘電性液晶は、一般に特定
の温度域において、カイラルスメクチックCA相(Sm
CA*)を有し、この状態において無電界時には平均的
な光学安定状態はスメクチック層法線方向になるが、電
界印加によって平均的な光学安定状態が層法線方向から
傾き、結局3つの安定状態を有するものである。そし
て、この反強誘電性液晶を利用した液晶素子は、上述の
ように自発分極を利用してスイッチングを行うものであ
ることから、非常に速い応答速度を示し、高速の表示素
子、あるいはライトバルブとして期待されている。 * そして、この反強誘電液晶材料については、ヒステ
リシスが小さく、階調表示に有利な特性を有するV字型
応答特性のものが最近発見された(たとえば、ジャパニ
ーズ ジャーナル オブ アプライド フィジックス
(Japanese Journal of Appl
ied Physics)第36巻、1997年、35
86頁)。そして、このタイプの液晶をアクティブマト
リクス型の液晶素子に用い、高速のディスプレイを実現
しようという提案もされている(特開平9−50049
号公報)。
[0005] As a device for widening the viewing angle, a device utilizing an in-plane mode or an MVA alignment technique has recently been developed. * On the other hand, a display element of a type that controls transmitted light in combination with a polarizing element using the refractive index anisotropy of ferroelectric liquid crystal molecules (liquid crystal molecules exhibiting ferroelectricity) is known as Clark. ) And Lagerw
all) (JP-A-56-1072).
No. 16, US Pat. No. 4,367,924).
This ferroelectric liquid crystal generally has a chiral smectic C phase (SmC *) or H phase (SmC *) in a specific temperature range.
H *), and in this state, takes one of the first optical stable state and the second optical stable state in response to the applied electric field, and changes the state when no electric field is applied. It has the property of maintaining (i.e., bistable memory property), and also exhibits a very fast response speed because it performs inversion switching by spontaneous polarization. Furthermore, since the visual characteristics are also excellent, it is considered that they are particularly suitable as high-speed, high-definition, large-screen display elements or light valves. * Recently, Chandan, Takezoe et al. Have proposed a liquid crystal element using a liquid crystal exhibiting antiferroelectricity (hereinafter referred to as “antiferroelectric liquid crystal”) (Japan).
ese Journal of Applied Ph
ysics 27, 1988, L729). This antiferroelectric liquid crystal forms a display element by utilizing the refractive index anisotropy and spontaneous polarization of liquid crystal molecules, like the ferroelectric liquid crystal. In addition, this antiferroelectric liquid crystal generally has a chiral smectic CA phase (Sm
CA *), and in this state, when no electric field is applied, the average optical stable state is in the normal direction of the smectic layer, but the average optical stable state is tilted away from the normal direction of the layer by the application of an electric field. It has a state. Since the liquid crystal element using the antiferroelectric liquid crystal performs switching using spontaneous polarization as described above, it exhibits a very fast response speed and a high-speed display element or light valve. It is expected as. * With regard to this antiferroelectric liquid crystal material, a material having a small hysteresis and a V-shaped response characteristic having characteristics advantageous for gradation display was recently discovered (for example, Japanese Journal of Applied Physics).
ied Physics) Vol. 36, 1997, 35
86). Also, it has been proposed to use this type of liquid crystal for an active matrix type liquid crystal element to realize a high-speed display (Japanese Patent Laid-Open No. 9-50049).
No.).

【0006】ところで、上述したカイラルスメクチック
液晶を用いて階調表示を行う方法が提案されている。こ
の方法は、スイッチングのための閾値電圧(DC閾値電
圧)がドメイン毎に異なるカイラルスメクチック液晶を
用いると共に、ある書き込み電圧をカイラルスメクチッ
ク液晶に印加した場合に、該書き込み電圧よりも閾値電
圧の方が小さいドメインのみが反転され、該書き込み電
圧よりも閾値電圧の方が大きいドメインは反転されない
ことを利用し、書き込み電圧を制御することによってス
イッチングされる面積を変化させ、それによって階調表
示(ドメイン階調表示)を行おうとするものである。
Meanwhile, there has been proposed a method of performing gradation display using the above-mentioned chiral smectic liquid crystal. This method uses a chiral smectic liquid crystal whose threshold voltage (DC threshold voltage) for switching differs for each domain, and when a certain write voltage is applied to the chiral smectic liquid crystal, the threshold voltage is higher than the write voltage. Taking advantage of the fact that only the small domains are inverted and the domains whose threshold voltage is higher than the write voltage are not inverted, the area to be switched is changed by controlling the write voltage, whereby the gradation display (domain level) is performed. Tone display).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
カイラルスメクチック液晶では、閾値電圧が温度によっ
て大きく変化するため、温度によって表示階調が変動
し、それに伴って輝度ムラや未表示部分が発生し、画質
が悪くなってしまうという問題があった。
However, in the conventional chiral smectic liquid crystal, since the threshold voltage greatly changes depending on the temperature, the display gradation fluctuates depending on the temperature, and accordingly, uneven brightness and undisplayed portions occur. There was a problem that the image quality deteriorated.

【0008】かかる問題を解決する方法として、温度に
応じて印加電圧を制御する方法があるが、駆動回路が複
雑化し、コストアップしてしまうという問題があった。
As a method of solving such a problem, there is a method of controlling an applied voltage according to a temperature. However, there is a problem that a driving circuit becomes complicated and a cost is increased.

【0009】そこで、本発明は、温度変化に伴う表示階
調変化を防止する液晶素子及び該液晶素子の駆動方法を
提供することを目的とするものである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal element for preventing a change in display gradation due to a temperature change and a method for driving the liquid crystal element.

【0010】また、本発明は、温度変化に伴う輝度ムラ
や未表示部分の発生を防止する液晶素子及び該液晶素子
の駆動方法を提供することを目的とするものである。
Another object of the present invention is to provide a liquid crystal element for preventing the occurrence of luminance unevenness and an undisplayed portion due to a temperature change, and a method of driving the liquid crystal element.

【0011】さらに、本発明は、構造が簡単な液晶素子
を提供することを目的とするものである。
Another object of the present invention is to provide a liquid crystal element having a simple structure.

【0012】[0012]

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に配置
された一対の基板と、スイッチングのための閾値電圧が
ドメイン毎に異なると共に前記一対の基板の間に配置さ
れてなるカイラルスメクチック液晶と、該カイラルスメ
クチック液晶を挟み込むと共に複数の画素を構成するよ
うに配置された一対の電極と、を備え、かつ、これら一
対の電極を介して前記カイラルスメクチック液晶に印加
する電圧を制御することによりスイッチングされる面積
を変化させて階調表示を行う液晶素子において、前記カ
イラルスメクチック液晶は、前記閾値電圧の温度変化が
10℃当たり10%以下の液晶である、ことを特徴とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a pair of substrates arranged with a predetermined gap therebetween and a threshold voltage for switching are different for each domain. Together with a chiral smectic liquid crystal arranged between the pair of substrates, and a pair of electrodes sandwiching the chiral smectic liquid crystal and arranged to constitute a plurality of pixels, and comprising these pair of electrodes In a liquid crystal device that performs gradation display by changing a switching area by controlling a voltage applied to the chiral smectic liquid crystal through the chiral smectic liquid crystal, the chiral smectic liquid crystal has a temperature change of the threshold voltage of 10% per 10 ° C. The following liquid crystal is characterized.

【0013】また、本発明は、スイングのための閾値電
圧を超える書き込み電圧を印加してカイラルスメクチッ
ク液晶をスイング反転させたり、ラッチのための閾値電
圧を超える書き込み電圧を印加してカイラルスメクチッ
ク液晶をラッチ反転させる液晶素子の駆動方法を提供す
ることを特徴とする
Further, according to the present invention, a chiral smectic liquid crystal is swing-inverted by applying a write voltage exceeding a threshold voltage for swing, or a chiral smectic liquid crystal is applied by applying a write voltage exceeding a threshold voltage for latch. A method for driving a liquid crystal element for latch inversion is provided.

【0014】[0014]

【発明の実施の形態】以下、図1乃至図11を参照し
て、本発明の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0015】本実施の形態に係る液晶素子は、図1及び
図2に符号P1 ,P2 で示すように、所定間隙を開けた
状態に配置された一対の基板1a,1bと、前記一対の
基板1a,1bの間に配置されたカイラルスメクチック
液晶2と、該カイラルスメクチック液晶2を挟み込むと
共に複数の画素を構成するように配置された一対の電極
3a,3bと、を備えている。
The liquid crystal element according to the present embodiment comprises a pair of substrates 1a and 1b arranged with a predetermined gap therebetween, as shown by reference numerals P 1 and P 2 in FIGS. And a pair of electrodes 3a and 3b sandwiching the chiral smectic liquid crystal 2 and forming a plurality of pixels.

【0016】このうち、カイラルスメクチック液晶2に
は、スイッチングのための閾値電圧(DC閾値電圧)が
ドメイン毎に異なるものであって、前記閾値電圧の温度
変化が10℃当たり10%以下の液晶を用いている。こ
のカイラルスメクチック液晶2は、前記閾値電圧の温度
変化が10℃当たり5%以下であると良く、10℃当た
り3%以下の液晶であるとより好ましい。なお、前記閾
値電圧の温度変化を上述のように10℃当たり10%以
下にするには、スイッチングの発生するカイラルスメク
チック相の上限温度が70℃以上の液晶材料を用いれば
良く、10℃当たりの閾値電圧変化を3%以下にするに
は、カイラルスメクチック相の上限温度が80℃以上の
液晶材料を用いれば良い。
Among these, the chiral smectic liquid crystal 2 has a threshold voltage for switching (DC threshold voltage) different for each domain, and a temperature change of the threshold voltage is 10% or less per 10 ° C. Used. The chiral smectic liquid crystal 2 preferably has a temperature change of the threshold voltage of 5% or less per 10 ° C., and more preferably 3% or less per 10 ° C. In order to make the temperature change of the threshold voltage 10% or less per 10 ° C. as described above, a liquid crystal material in which the upper limit temperature of the chiral smectic phase where switching occurs is 70 ° C. or more may be used. In order to reduce the threshold voltage change to 3% or less, a liquid crystal material having an upper limit temperature of the chiral smectic phase of 80 ° C. or more may be used.

【0017】上述のような液晶素子P1 ,P2 において
は、一対の電極3a,3bを介して前記カイラルスメク
チック液晶2に印加する書き込み電圧を制御することに
より、スイッチングされる面積が変化され、それによっ
て階調表示(ドメイン階調表示)を行うことができる。
すなわち、ある書き込み電圧を印加した場合、該書き込
み電圧よりも閾値電圧の方が小さいドメインのみが反転
され、該書き込み電圧よりも閾値電圧の方が大きいドメ
インは反転されず、これによって階調表示が可能とな
る。
In the liquid crystal elements P 1 and P 2 as described above, the area to be switched is changed by controlling the write voltage applied to the chiral smectic liquid crystal 2 through the pair of electrodes 3a and 3b. Thereby, gradation display (domain gradation display) can be performed.
That is, when a certain write voltage is applied, only the domain whose threshold voltage is lower than the write voltage is inverted, and the domain whose threshold voltage is higher than the write voltage is not inverted, whereby the gradation display is not performed. It becomes possible.

【0018】なお、閾値電圧としては、スイングのため
の閾値電圧、及びラッチのための閾値電圧が考えられ、 * スイングのための閾値電圧を超える書き込み電圧を
印加してカイラルスメクチック液晶2をスイング反転さ
せても良く、 * ラッチのための閾値電圧を超える書き込み電圧を印
加してカイラルスメクチック液晶2をラッチ反転させて
も良い。
As the threshold voltage, a threshold voltage for a swing and a threshold voltage for a latch are considered. * A write voltage exceeding the threshold voltage for a swing is applied to swing the chiral smectic liquid crystal 2 so as to reverse the swing. * A chiral smectic liquid crystal 2 may be latch-inverted by applying a write voltage exceeding a threshold voltage for latching.

【0019】なお、ラッチ過程によって液晶2のスイッ
チングを行った場合には、カイラルスメクチック液晶2
のメモリー性を利用して画像表示を行うことができ、消
費電力を少なくできる。また、スイング過程によるスイ
ッチング及びラッチ過程によるスイッチングは、いずれ
も階調表示が可能であるが、前者は動画像表示に適し、
後者は静止画像表示に適する。
When the switching of the liquid crystal 2 is performed by the latch process, the chiral smectic liquid crystal 2
The image display can be performed by utilizing the memory property of the device, and the power consumption can be reduced. In addition, both the switching by the swing process and the switching by the latch process can perform gradation display, but the former is suitable for moving image display,
The latter is suitable for displaying still images.

【0020】この場合、液晶素子P1 ,P2 の一部にお
いて、スイング過程による液晶2のスイッチングを行う
ことにより動画像を表示し、かつ、前記液晶素子P1
2の他の部分において、ラッチ過程による液晶2のス
イッチングを行うことにより静止画像を表示する、よう
にしてもよい。
[0020] In this case, the part of the liquid crystal element P 1, P 2, and displays a moving image by performing switching of the liquid crystal 2 by the swing processes, and the liquid crystal element P 1,
In other parts of P 2, the still image is displayed by performing switching of the liquid crystal 2 by the latch process, it may be.

【0021】また、書き込み電圧を印加する前に前記一
対の電極3a,3bにリセット電圧を印加し、前記カイ
ラルスメクチック液晶2をリセットするようにしてもよ
い。
Further, before applying the write voltage, a reset voltage may be applied to the pair of electrodes 3a and 3b to reset the chiral smectic liquid crystal 2.

【0022】なお、カイラルスメクチック液晶2として
は強誘電性を示す液晶や反強誘電性を示す液晶を用いれ
ば良い。具体的には、下記一般式(1)〜(5)の液晶
化合物を用いれば良い。
The chiral smectic liquid crystal 2 may be a ferroelectric liquid crystal or an antiferroelectric liquid crystal. Specifically, liquid crystal compounds of the following general formulas (1) to (5) may be used.

【0023】[0023]

【化1】 Embedded image

【0024】(式中、R21、R22は炭素原子数1〜18
の直鎖状または分岐状のアルキル基であり、該アルキル
基中の1つもしくは2つ以上のメチレン基は、ヘテロ原
子が隣接しない条件で−O−、−S−、−CO−、−C
HW−、−CH=CH−、−C≡C−によって置き換え
られていてもよく、Wはハロゲン、CN、CF3 を示
す。
(Wherein R 21 and R 22 each have 1 to 18 carbon atoms)
And one or more methylene groups in the alkyl group may be -O-, -S-, -CO-, -C
HW -, - CH = CH - , - C≡C- may be replaced by, W is a halogen, CN, a CF 3.

【0025】また、R21、R22は光学活性であっても良
い。Y1 は水素原子またはフッ素原子を表す。p,q
は、0、1、2であって、p+qは1または2であ
る。)
R 21 and R 22 may be optically active. Y 1 represents a hydrogen atom or a fluorine atom. p, q
Is 0, 1, 2 and p + q is 1 or 2. )

【0026】[0026]

【化2】 (式中、B1 は、Embedded image (Where B 1 is

【0027】[0027]

【化3】 を表し、Y1 は水素原子またはフッ素原子を表す。Embedded image And Y 1 represents a hydrogen atom or a fluorine atom.

【0028】R23は炭素原子数1〜18の直鎖状または
分岐状のアルキル基であり、R24は水素原子、ハロゲ
ン、CN基または炭素原子数1〜18の直鎖状または分
岐状のアルキル基であり、R23、R24の示す該アルキル
基中の1つもしくは2つ以上のメチレン基は、ヘテロ原
子が隣接しない条件で−O−、−S−、−CO−、−C
HW−、−CH=CH−、−C≡C−によって置きかえ
られていてもよく、Wはハロゲン、CNまたはCF3
示す。また、R23、R24は光学活性であっても良い。)
R 23 represents a linear or branched alkyl group having 1 to 18 carbon atoms, and R 24 represents a hydrogen atom, a halogen, a CN group or a linear or branched alkyl group having 1 to 18 carbon atoms. an alkyl group, one or two or more methylene groups in the alkyl group represented by R 23, R 24 are, -O under the condition that heteroatoms are not adjacent -, - S -, - CO -, - C
HW -, - CH = CH - , - C≡C- may also be replaced by, W is a halogen, CN or CF 3. R 23 and R 24 may be optically active. )

【0029】[0029]

【化4】 (式中、B2 は、Embedded image (Where B 2 is

【0030】[0030]

【化5】 を表す。Embedded image Represents

【0031】R25、R26は、炭素原子数1 〜18の直鎖
状または分岐状のアルキル基であり、該アルキル基中の
1 つもしくは2つ以上のメチレン基は、ヘテロ原子が隣
接しない条件で−O−、−S−、−CO−、−CHW
−、−CH=CH−、−C≡C−によって置き換えられ
ていてもよく、Wはハロゲン、CNまたはCF3 を示
す。
R 25 and R 26 each represent a linear or branched alkyl group having 1 to 18 carbon atoms.
One or more methylene groups may be -O-, -S-, -CO-, -CHW
—, —CH = CH—, —C≡C— may be replaced, and W represents halogen, CN or CF 3 .

【0032】また、R25、R26は光学活性であっても良
い。)
Further, R 25 and R 26 may be optically active. )

【0033】[0033]

【化6】 (式中、B3 は、Embedded image (Where B 3 is

【0034】[0034]

【化7】 を表し、Zは−O−または−S−を表す。Embedded image And Z represents -O- or -S-.

【0035】R27、R28は炭素原子数1〜18の直鎖状
または分岐状のアルキル基であり、該アルキル基中の1
つもしくは2つ以上のメチレン基は、ヘテロ原子が隣接
しない条件で−O−、−S−、−CO−、−CHW−、
−CH=CH−、−C≡C−によって置き換えられてい
てもよく、Wはハロゲン、CNまたはCF3 を示す。
R 27 and R 28 each represent a linear or branched alkyl group having 1 to 18 carbon atoms.
One or more methylene groups may be -O-, -S-, -CO-, -CHW-,
—CH = CH—, may be replaced by —C 置 き 換 え C—, and W represents halogen, CN or CF 3 .

【0036】また、R27、R28は光学活性であっても良
い。)
R 27 and R 28 may be optically active. )

【0037】[0037]

【化8】 Embedded image

【0038】(式中、R29、R30は炭素原子数1〜18
の直鎖状または分岐状のアルキル基であり、該アルキル
基中の1つもしくは2つ以上のメチレン基は、ヘテロ原
子が隣接しない条件で−O−、−S−、−CO−、−C
HW−、−CH=CH−、−C≡C−によって置き換え
られていてもよく、Wはハロゲン、CNまたはCF3
示す。
(Wherein R 29 and R 30 each have 1 to 18 carbon atoms)
And one or more methylene groups in the alkyl group may be -O-, -S-, -CO-, -C
HW -, - CH = CH - , - C≡C- may be replaced by, W is a halogen, CN or CF 3.

【0039】また、R29、R30は光学活性であっても良
い。)なお、前記一般式(1)で示される液晶化合物と
しては下記一般式(1−1)〜(1−7)で示される化
合物を挙げることができる。
R 29 and R 30 may be optically active. In addition, examples of the liquid crystal compound represented by the general formula (1) include compounds represented by the following general formulas (1-1) to (1-7).

【0040】[0040]

【化9】 また、前記一般式(2)で示される液晶化合物としては
下記一般式(2−1)〜(2−5)で示される化合物を
挙げることができ、
Embedded image Further, examples of the liquid crystal compound represented by the general formula (2) include compounds represented by the following general formulas (2-1) to (2-5).

【0041】[0041]

【化10】 さらに、前記一般式(3)で示される液晶化合物として
は下記一般式(3−1)〜(3−9)で示される化合物
を挙げることができる。
Embedded image Furthermore, examples of the liquid crystal compound represented by the general formula (3) include compounds represented by the following general formulas (3-1) to (3-9).

【0042】[0042]

【化11】 またさらに、前記一般式(4)で示される液晶化合物と
しては下記一般式(4−1)〜(4−6)で示される化
合物を挙げることができる。
Embedded image Further, examples of the liquid crystal compound represented by the general formula (4) include compounds represented by the following general formulas (4-1) to (4-6).

【0043】[0043]

【化12】 Embedded image

【0044】なお、上述した一般式(1−1)〜(4−
6)において、式中のRは炭素原子数1〜18の直鎖
状、分岐状または環状のアルキル基であり、該アルキル
基中の1つもしくは2つ以上のメチレン基は、ヘテロ原
子が隣接しない条件で−O−、−S−、−CO−、−C
HW−、−CH=CH−、−C≡C−によって書き換え
られていても良く、Wはハロゲン、CNまたはCF3
示す。また、Rは光学活性であっても良い。
The above general formulas (1-1) to (4-)
In 6), R in the formula is a linear, branched or cyclic alkyl group having 1 to 18 carbon atoms, and one or more methylene groups in the alkyl group are adjacent to a hetero atom. -O-, -S-, -CO-, -C
HW -, - CH = CH - , - may also be rewritten by C≡C-, W represents a halogen, CN or CF 3. R may be optically active.

【0045】ここで、上述のように閾値電圧をドメイン
毎に異ならせるには、液晶2の配向状態をドメイン毎に
異ならせれば良い。
Here, in order to make the threshold voltage different for each domain as described above, the alignment state of the liquid crystal 2 may be made different for each domain.

【0046】一方、液晶素子の構造としては種々のもの
を挙げることができる。
On the other hand, various structures can be cited as the structure of the liquid crystal element.

【0047】例えば、液晶素子は、単純マトリクス方式
でもアクティブマトリクス方式でも良い。なお、アクテ
ィブマトリクス方式にする場合には、図2に示すよう
に、各画素においてアクティブ素子4を一方の電極3b
に接続すれば良い。
For example, the liquid crystal element may be of a simple matrix type or an active matrix type. In the case of using the active matrix method, as shown in FIG. 2, the active element 4 is connected to one electrode 3b in each pixel.
Just connect to it.

【0048】また、液晶素子P1 ,P2 は、透過型とし
ても良く、反射型としても良い。なお、透過型の場合に
は、両基板1a,1bを透明にすると共に一対の偏光板
を液晶素子P1 ,P2 の両側にそれらの偏光軸が互いに
直交するように配置すると良く(図1の符号9a,9b
参照)、反射型の場合には、偏光板を液晶素子P1 ,P
2 の少なくとも一方の側に配置すると共に基板1a,1
bの一方に光を反射させる機能を付与すると良い。
The liquid crystal elements P 1 and P 2 may be of a transmission type or a reflection type. In the case of the transmission type, it is preferable to make both substrates 1a and 1b transparent and to arrange a pair of polarizing plates on both sides of the liquid crystal elements P 1 and P 2 such that their polarization axes are orthogonal to each other (FIG. 1). Symbols 9a and 9b of
In the case of the reflection type, the polarizing plate is connected to the liquid crystal elements P 1 and P 1 .
2 and at least one of the substrates 1a, 1
It is preferable to add a function of reflecting light to one of b.

【0049】さらに、基板1a,1bの少なくとも一方
にカラーフィルター(不図示)を配置してカラー表示で
きるようにしてもよく、そのようなカラーフィルターを
配置しないで各色光を順次照射することによってカラー
表示を行うようにしてもよい。
Further, a color filter (not shown) may be arranged on at least one of the substrates 1a and 1b to enable color display. By irradiating each color light sequentially without disposing such a color filter, a color filter can be obtained. Display may be performed.

【0050】ところで、上述した基板1a,1bには、
ガラスやプラスチック等の透明性の高い材料を用いれば
良い。
By the way, the above-mentioned substrates 1a and 1b include:
A highly transparent material such as glass or plastic may be used.

【0051】また、電極3a,3bには、In2 3
ITO(インジウム・ティン・オキサイド)等の材料を
用いれば良く、これらの電極3a,3bはそれぞれの基
板1a,1bに形成すると良い。なお、液晶素子をアク
ティブマトリクス方式にする場合には、アクティブ素子
4が接続される方の電極3bをドット状に配置し、他方
の電極3aは、他方の基板1aの全体あるいは所定パタ
ーンで形成すると良い。
The electrodes 3a and 3b may be made of a material such as In 2 O 3 or ITO (indium tin oxide), and these electrodes 3a and 3b may be formed on the respective substrates 1a and 1b. . In the case where the liquid crystal element is of an active matrix type, the electrode 3b to which the active element 4 is connected is arranged in a dot shape, and the other electrode 3a is formed on the entire other substrate 1a or in a predetermined pattern. good.

【0052】さらに、液晶2に接する位置には、その配
向状態を制御する配向制御膜6a,6bを配置すると良
く、かかる配向制御膜6a,6bには、無機物(一酸化
珪素、二酸化珪素、酸化アルミニウム、ジルコニア、ふ
っ化マグネシウム、酸化セシウム、シリコン窒化物、シ
リコン炭化物、ホウ素窒化物等)や、有機物(ポリビニ
ールアルコール、ポリイミド、ポリアミド、ポリエステ
ル、ポリイミドアミド、ポリエステルイミド、ポリパラ
キシレン、ポリカーボネート、ポリビニルアセタール、
ポリビニルクロライド、ポリスチレン、ポリシロキ酸、
セルロース樹脂、メラニン樹脂、ウレア樹脂、アクリル
樹脂)を用いれば良く、溶液塗工や蒸着やスパッタリン
グ法によって形成すれば良い。また、配向制御膜6a,
6bの表面には、ビロードや布や紙等の繊維状のもので
ラビング処理を施すと良い。さらに、SiO等の酸化物
或は窒化物などを基板の斜方から蒸着する斜方蒸着法を
用いても良い。
Further, alignment control films 6a and 6b for controlling the alignment state of the liquid crystal 2 may be disposed at positions in contact with the liquid crystal 2. The alignment control films 6a and 6b may be made of an inorganic material (silicon monoxide, silicon dioxide, oxidized oxide). Aluminum, zirconia, magnesium fluoride, cesium oxide, silicon nitride, silicon carbide, boron nitride, etc., and organic substances (polyvinyl alcohol, polyimide, polyamide, polyester, polyimide amide, polyester imide, polyparaxylene, polycarbonate, polyvinyl) Acetal,
Polyvinyl chloride, polystyrene, polysiloxy acid,
Cellulose resin, melanin resin, urea resin, acrylic resin) may be used, and may be formed by solution coating, vapor deposition, or sputtering. Further, the orientation control films 6a,
The surface of 6b may be rubbed with a fibrous material such as velvet, cloth or paper. Further, an oblique evaporation method in which an oxide or a nitride such as SiO is evaporated from an oblique direction of the substrate may be used.

【0053】このうち、ポリイミドが、より良好な一軸
配向性を得るためには好ましい。かかる場合、溶剤に可
溶性であるポリアミック酸やポリイミドを塗布し、焼成
して形成すれば良い。
Of these, polyimide is preferable in order to obtain better uniaxial orientation. In such a case, a polyamic acid or polyimide that is soluble in a solvent may be applied and baked.

【0054】さらに、各電極3a,3bの表面には、こ
れらの電極間のショートを防止するための絶緑膜を形成
すると良く(図2には一方の絶縁膜5bのみ図示)、か
かる絶緑膜は、SiO2 、TiO2 、Ta2 5 等にて
形成すれば良い。
Further, it is preferable to form a green film on the surface of each of the electrodes 3a and 3b to prevent a short circuit between these electrodes (only one insulating film 5b is shown in FIG. 2). The film may be formed of SiO 2 , TiO 2 , Ta 2 O 5 or the like.

【0055】さらに、基板1a,1bの間隙にスペーサ
ー(図1の符号8参照)を配置して、かかるスペーサー
8によってその間隙寸法を規定するようにしてもよい。
このスペーサー8にはシリカビーズ等を用いれば良い。
なお、間隙寸法は、液晶材料に応じて調整すれば良い
が、均一な一軸配向性を達成したり、電圧が印加されて
いない状態での液晶分子の平均分子軸を配向処理軸の平
均方向の軸と実質的に一致させるために、0.3〜10
μmの範囲に設定することが好ましい。例えば、前記カ
イラルスメクチック液晶2が配置される場合の前記基板
1a,1bの間隙寸法は、強誘電相の安定性を実現させ
るため、5μm以下にすると良い。
Further, a spacer (see reference numeral 8 in FIG. 1) may be arranged in the gap between the substrates 1a and 1b, and the size of the gap may be defined by the spacer 8.
For this spacer 8, silica beads or the like may be used.
The gap size may be adjusted according to the liquid crystal material.However, a uniform uniaxial orientation can be achieved, or the average molecular axis of the liquid crystal molecules in the state where no voltage is applied is set in the average direction of the alignment processing axis. 0.3-10 to substantially match the axis
It is preferable to set it in the range of μm. For example, the gap between the substrates 1a and 1b when the chiral smectic liquid crystal 2 is arranged is preferably 5 μm or less in order to realize the stability of the ferroelectric phase.

【0056】またさらに、基板1a,1bの間隙にエポ
キシ樹脂等からなる接着粒子(不図示)を分散配置し
て、両基板1a,1bの接着性や、液晶素子P1 ,P2
の耐衝撃性を向上させると良い。
Further, adhesive particles (not shown) made of epoxy resin or the like are dispersed and arranged in the gap between the substrates 1a and 1b, and the adhesiveness between the two substrates 1a and 1b and the liquid crystal elements P 1 and P 2.
It is good to improve the impact resistance of the dies.

【0057】次に、アクティブマトリクス型液晶素子の
構成の一例を、図2及び図3を参照して説明する。
Next, an example of the configuration of the active matrix type liquid crystal element will be described with reference to FIGS.

【0058】図2に示す液晶素子P2 は、所定間隙を開
けた状態に配置した一対のガラス基板1a,1b、を備
えており、一方のガラス基板1aの全面には、均一な厚
みの共通電極3aが形成され、共通電極3aの表面には
配向制御膜6aが形成されている。
[0058] The liquid crystal element P 2 shown in FIG. 2, a pair of glass substrates 1a arranged with a predetermined spacing, 1b, comprises a, the entire surface of one glass substrate 1a, a common uniform thickness An electrode 3a is formed, and an alignment control film 6a is formed on the surface of the common electrode 3a.

【0059】また、他方のガラス基板1bの側には、図
3に示すように、ゲート線G1 ,G 2 ,…が図示x方向
に多数配置され、ゲート線G1 ,G2 ,…とは絶縁され
た状態のソース線S1 ,S2 ,…が図示y方向に多数配
置されている。そして、これらのゲート線G1 ,G2
…及びソース線S1 ,S2 ,…の各交点の画素には、ア
クティブ素子としての薄膜トランジスタ(アモルファス
SiTFT)4や、ITO膜等の透明導電膜からなる画
素電極3b及び保持容量電極7等が配置されている。
Further, on the other glass substrate 1b side,
As shown in FIG.1, G Two, ... are shown in x direction
And the gate line G1, GTwo, ... is insulated from
Source line S1, STwo, ... are arranged in the y direction in the figure.
Is placed. And these gate lines G1, GTwo,
… And source line S1, STwoThe pixel at each intersection of
Thin film transistor (amorphous
(SiTFT) 4 or an image made of a transparent conductive film such as an ITO film
The elementary electrode 3b, the storage capacitor electrode 7, and the like are arranged.

【0060】このうち、アモルファスSiTFT4は、
図2に示すように、ゲート電極10と、窒化シリコン
(SiNx)からなる絶縁膜(ゲート絶緑膜)5bと、
半導体層であるa−Si層11やn+a−Si層12,
13と、ソース電極14と、ドレイン電極15と、チャ
ネルを保護するチャネル保護膜16と、によって構成さ
れている。すなわち、ガラス基板1bには各画素毎にゲ
ート電極10が形成され、該ゲート電極10の表面は絶
縁膜5bにて覆われ、絶縁膜5bの表面であってゲート
電極10を形成した位置にはa−Si層11が形成され
ている。また、このa−Si層11の表面には、互いに
離間するようにn+a−Si層12,13が形成されて
おり、各n+a−Si層12,13にはソース電極14
やドレイン電極15が互いに離間した状態に形成されて
いる。さらに、これらのa−Si層11や電極14,1
5を覆うようにチャネル保護膜16が形成されている。
Of these, the amorphous Si TFT 4 is
As shown in FIG. 2, a gate electrode 10, an insulating film (gate insulating film) 5b made of silicon nitride (SiNx),
A-Si layer 11 or n + a-Si layer 12, which is a semiconductor layer,
13, a source electrode 14, a drain electrode 15, and a channel protection film 16 for protecting a channel. That is, the gate electrode 10 is formed for each pixel on the glass substrate 1b, the surface of the gate electrode 10 is covered with the insulating film 5b, and the surface of the insulating film 5b is located at the position where the gate electrode 10 is formed. An a-Si layer 11 is formed. On the surface of the a-Si layer 11, n + a-Si layers 12, 13 are formed so as to be separated from each other, and the source electrode 14 is formed on each of the n + a-Si layers 12, 13.
And the drain electrode 15 are formed to be separated from each other. Further, the a-Si layer 11 and the electrodes 14, 1
Channel protection film 16 is formed so as to cover 5.

【0061】そして、TFT4のゲート電極10は上述
したゲート線G1 ,G2 ,…を介して走査信号ドライバ
20に接続され、TFT4のソース電極14はソース線
1,S2 ,…を介して情報信号ドライバ21に接続さ
れ、TFT4のドレイン電極15は画素電極3bに接続
されている。
The gate electrode 10 of the TFT 4 is connected to the scanning signal driver 20 via the gate lines G 1 , G 2 ,..., And the source electrode 14 of the TFT 4 is connected via the source lines S 1 , S 2 ,. And the drain electrode 15 of the TFT 4 is connected to the pixel electrode 3b.

【0062】ところで、上述した保持容量電極7はガラ
ス基板1bの表面に形成されており、上述した絶縁膜5
bは、この保持容量電極7及びガラス基板1bを覆う位
置まで形成され、上述したソース電極14や画素電極3
bはこの絶縁膜5bの表面に形成されている。これによ
り、保持容量電極7と画素電極3bとは、絶縁膜5bを
挟んだ状態に配置されることとなり、これらによって、
液晶2と並列の形で設けられた保持容量Csが構成され
ることとなる(図4参照)。なお、この保持容量電極7
は、面積を大きくした場合における開口率低下を防止す
るため、透明なITOによって形成すると良い。
Incidentally, the above-mentioned storage capacitor electrode 7 is formed on the surface of the glass substrate 1b, and the above-mentioned insulating film 5 is formed.
b is formed to a position that covers the storage capacitor electrode 7 and the glass substrate 1b, and the source electrode 14 and the pixel electrode 3 described above are formed.
b is formed on the surface of the insulating film 5b. As a result, the storage capacitor electrode 7 and the pixel electrode 3b are arranged with the insulating film 5b interposed therebetween.
The storage capacitor Cs provided in parallel with the liquid crystal 2 is configured (see FIG. 4). Note that this storage capacitor electrode 7
Is preferably formed of transparent ITO in order to prevent a decrease in aperture ratio when the area is increased.

【0063】また、図2に示すように、上述したTFT
4や画素電極3bの表面には配向制御膜6bが形成され
ており、その表面には一軸配向処理(ラビング処理)が
施されている。
Further, as shown in FIG.
An alignment control film 6b is formed on the surface of the pixel electrode 3 or the pixel electrode 3b, and a uniaxial alignment process (rubbing process) is performed on the surface.

【0064】さらに、これらのガラス基板1a,1bの
間隙であって、画素電極3bと共通電極3aとの間には
カイラルスメクチック液晶2が配置されていて、液晶容
量Clcが構成されることとなる(図4参照)。
Further, a chiral smectic liquid crystal 2 is disposed between the pixel electrode 3b and the common electrode 3a in a gap between the glass substrates 1a and 1b, and a liquid crystal capacitance Clc is formed. (See FIG. 4).

【0065】また、このような液晶素子P2 の両側に
は、互いに偏光軸が直交した関係にある一対の偏光板
(図1の符号9a,9b参照)が配置されている。
[0065] On both sides of the liquid crystal element P 2, are a pair of polarizing plates (of FIG. 1 reference numeral 9a, reference 9b) is arranged in relation to the polarization axis are orthogonal to each other.

【0066】なお、図2に示す液晶素子P2 ではアクテ
ィブ素子4としてアモルファスシリコン(a−Si)T
FTを用いているが、もちろんこれに限る必要はなく、
ポリシリコン(p−Si)等の他のタイプのTFTを用
いても良く、MIM(Metal−Insulator
−Metal)等の二端子型のものを用いても良く、シ
リコンウエハースに形成したMOS−FETを液晶の駆
動基板(バックプレーン)として用いるタイプ(DR
AM使用/通常反射型、SOI(Silicon O
n Insulator)方式/通常透過型)としても
良い。
In the liquid crystal element P 2 shown in FIG. 2, an amorphous silicon (a-Si) T
Although FT is used, of course, it is not necessary to limit to this,
Other types of TFTs such as polysilicon (p-Si) may be used, and MIM (Metal-Insulator)
-Metal) or the like (DR-type) in which a MOS-FET formed on a silicon wafer is used as a liquid crystal drive substrate (backplane).
AM use / Normal reflection type, SOI (Silicon O
n Insulator method / normal transmission type).

【0067】次に、上述した液晶素子P2 の駆動方法に
ついて説明する。
Next, describes a method of driving the liquid crystal device P 2 described above.

【0068】まず、上述したアクティブ素子4をオンに
して前記一対の電極3a,3bにリセット電圧を印加
し、前記カイラルスメクチック液晶2を明状態又は暗状
態にリセットする。
First, the active element 4 is turned on to apply a reset voltage to the pair of electrodes 3a and 3b to reset the chiral smectic liquid crystal 2 to a bright state or a dark state.

【0069】次に、アクティブ素子4をオンにして前記
一対の電極3a,3bに書き込み電圧(表示階調に応じ
た書き込み電圧)を印加すると、該書き込み電圧よりも
閾値電圧の方が小さいドメインのみが反転され、該書き
込み電圧よりも閾値電圧の方が大きいドメインは反転さ
れず、これによって階調表示が行われる。
Next, when the active element 4 is turned on and a write voltage (a write voltage corresponding to a display gradation) is applied to the pair of electrodes 3a and 3b, only the domain whose threshold voltage is smaller than the write voltage is applied. Are inverted, and the domain whose threshold voltage is higher than the write voltage is not inverted, whereby a gray scale display is performed.

【0070】図5は、図2及び図3に示す液晶素子P2
の駆動方法の一例を示す図であり、同図(a)は、ある
1本のゲート線Gi にゲート電圧Vg が印加される様子
を示す図、同図(b)は、ある1本のソース線Sj にソ
ース電圧(書き込み電圧Vw)が印加される様子を示す
図、同図(c)は、共通電極3aの電位を示す図、同図
(d)は、上述したゲート線Gi 及びソース線Sj の交
差部の画素(すなわち、液晶2)の保持電圧変化の様子
を示す図、同図(e)は、当該画素における透過光量の
変化を示す図である。
FIG. 5 shows the liquid crystal element P 2 shown in FIG. 2 and FIG.
FIGS. 3A and 3B are diagrams illustrating an example of the driving method of FIG. 1A, and FIG. 2A illustrates a state in which a gate voltage Vg is applied to a certain gate line G i , and FIG. FIG. 3C shows a state in which a source voltage (write voltage V w ) is applied to the source line Sj , FIG. 3C shows the potential of the common electrode 3a, and FIG. pixels intersection of G i and the source line S j (i.e., the liquid crystal 2) shows a state of holding the voltage change of the drawing (e) is a diagram showing changes in transmitted light quantity in the pixel.

【0071】いま、ある1本のゲート線Gi に一定期間
だけゲート電圧Vg1が印加され(同図(a)参照)、あ
る1本のソース線Sj は基準電位のまま保持され(同図
(b)参照)、共通電極3aにはリセット電圧VR が印
加される(同図(c)参照)。すると、当該画素のTF
T4はゲート電圧Vg1の印加によってオンされ、画素電
極3bとソース線Sj とが同電位となり、液晶2には負
極性のリセット電圧−VR が印加され(同図(d)参
照)、その結果、液晶2は第1の状態(例えば、黒状
態)にリセットされる。なお、共通電極3aのリセット
電圧VR は、ゲート電圧Vg1をオフにする前にオフする
と良い。
Now, a gate voltage V g1 is applied to a certain gate line G i for a certain period (see FIG. 7A), and a certain source line Sj is held at a reference potential (see FIG. Figure (b) refer), the reset voltage V R is applied to the common electrode 3a reference (FIG. (c)). Then, the TF of the pixel is
T4 is turned on by the application of the gate voltage V g1, the pixel electrode 3b and the source line S j is the same potential, the liquid crystal 2 negative reset voltage -V R is applied (see FIG. (D)), As a result, the liquid crystal 2 is reset to a first state (for example, a black state). The reset voltage V R of the common electrode 3a, it is preferable to off before turning off the gate voltage V g1.

【0072】次に、ソース線Sj に正極性の書き込み電
圧Vw を印加し(同図(b)参照)、ゲート線Gi にゲ
ート電圧Vg2を印加すると(同図(a)参照)、液晶2
には書き込み電圧Vw が印加されて液晶2のスイッチン
グが行われる。なお、ソース線Sj の電位が基準電位に
戻る前にゲート電圧Vg2をオフするため液晶容量Clc
には書き込み電圧Vw が保持されるが、液晶2は自発分
極を有するので液晶応答に伴うダイポールの回転によっ
て保持電圧(液晶容量Clcに保持された電圧)は低下
する(詳細は次述)。このとき、画素の階調状態は、次
にリセット電圧VR が印加されるまでは極めて安定した
状態で保持される。
Next, the write voltage V w of the positive polarity to the source line S j is applied (see FIG. (B)), by applying a gate voltage V g2 to the gate line G i (FIG. (A) see) , Liquid crystal 2
Switching of the liquid crystal 2 is performed write voltage V w is applied to. Note that the liquid crystal capacitance Clc is used to turn off the gate voltage V g2 before the potential of the source line Sj returns to the reference potential.
While the write voltage V w is held in the liquid crystal 2 (the voltage held in the liquid crystal capacitor Clc) holding voltage by the rotation of the dipole accompanying the liquid crystal response because it has a spontaneous polarization decreases (details described next). In this case, gray state of the pixel is, until the next reset voltage V R is applied is held in a very stable condition.

【0073】そして、このような駆動を一定期間(フレ
ーム期間)毎に繰り返し、画像の書き換えを行うように
なっている。
Then, such driving is repeated every fixed period (frame period) to rewrite an image.

【0074】次に、本発明者は、書き込み電圧Vw を1
0V、7V又は4Vとした場合における保持電圧の変化
や光学応答の変化を測定した。なお、測定に際しては、
図4の符号Aで示す点にボルテージフォロワアンプ(不
図示)を接続し、クロスニコルにセットした偏光顕微鏡
を用いた。顕微鏡下での評価面積は10ミクロンφとし
た。図6(a)は、種々の書き込み電圧Vw(10V,
7V,4V)を印加した場合における保持電圧変化の測
定結果を示す図であり、同図(b)は光学応答の変化の
測定結果を示す図である。これらの図において、符号V
10は書き込み電圧Vw が10Vのときの保持電圧変化を
示し、符号V7 は書き込み電圧Vw が7Vのときの保持
電圧変化を示し、符号V4 は書き込み電圧Vw が4Vの
ときの保持電圧変化を示す。また、符号B10は書き込み
電圧Vw が10Vのときの光学応答変化を示し、符号B
7 は書き込み電圧Vw が7Vのときの光学応答変化を示
し、符号B4 は書き込み電圧Vw が4Vのときの光学応
答変化を示す。
Next, the present inventors set the write voltage Vw to 1
When the voltage was set to 0 V, 7 V, or 4 V, a change in holding voltage and a change in optical response were measured. When measuring,
A voltage follower amplifier (not shown) was connected to the point indicated by the symbol A in FIG. 4, and a polarizing microscope set in a crossed Nicols was used. The evaluation area under a microscope was 10 micronsφ. FIG. 6A shows various write voltages V w (10 V,
FIG. 7B is a diagram illustrating a measurement result of a change in a holding voltage when 7V, 4V) is applied, and FIG. 7B is a diagram illustrating a measurement result of a change in an optical response. In these figures, the symbol V
10 shows the holding voltage change when the write voltage V w is 10V, the code V 7 write voltage V w represents the holding voltage change when the 7V, reference numeral V 4 is held when the write voltage V w is 4V 3 shows a voltage change. Further, reference numeral B 10 write voltage V w represents the optical response changes when the 10V, code B
7 write voltage V w represents the optical response changes when the 7V, code B 4 shows the optical response changes when the write voltage V w is 4V.

【0075】例えば図示の符号T0 のタイミングで7V
の書き込み電圧Vw を印加すると、所定時間経過後に
(図では時間T1 において)液晶応答が始まる(図6
(b)の符号B7 参照)。かかる場合、T0 〜T1 の間
においては、TFT4がオンされているために画素電極
3bには新たな電荷が供給されて保持電圧V7 は低下し
ない(図6(a)参照)が、T1 以降においては、TF
T4がオフされて画素電極3bへの電荷の供給は行われ
なくなるため、ダイポールの回転と共に保持電圧が低下
する。なお、その保持電圧の低下分ΔVは、
For example, at the timing of the symbol T 0 shown in FIG.
The application of a write voltage V w, after a predetermined time has elapsed (in the figure the time T 1) liquid crystal response begins (FIG. 6
(B) reference numeral B 7 of). In such a case, between T 0 and T 1 , since the TFT 4 is turned on, a new charge is supplied to the pixel electrode 3 b and the holding voltage V 7 does not decrease (see FIG. 6A). T 1 in the following, TF
Since T4 is turned off and supply of electric charge to the pixel electrode 3b is not performed, the holding voltage decreases as the dipole rotates. Note that the decrease ΔV of the holding voltage is

【0076】[0076]

【式1】ΔV=ΣPs・S/(Clc+Cs) ただし、Ps ;自発分極 S ;反転したドメインの面積 Clc;液晶容量 Cs ;保持容量 となる。Equation 1 ΔV = ΣPs · S / (Clc + Cs) where Ps; spontaneous polarization S; area of inverted domain Clc; liquid crystal capacitance Cs;

【0077】本発明者が、顕微鏡とストロボ光源を用い
て液晶応答の様子を観察したところ、時間T1 において
まずドメイン1が白反転し、ドメイン2が次に白反転
し、ドメイン3は最後まで白反転しないことが分かっ
た。
When the present inventor observed the response of the liquid crystal using a microscope and a strobe light source, at time T 1 , first, domain 1 was inverted in white, domain 2 was inverted in white, and domain 3 was completely inverted. It turned out that white inversion did not occur.

【0078】ところで、本発明者は、ドメインごとの動
きをさらに詳細に知るために、図7に示すような矩形波
パルス状の書き込み電圧Vw を、大きさ及びパルス幅t
w を種々変えて図8に示すように液晶素子に印加し、 * ドメインがパルス幅tw 内で白反転するために必要
な書き込み電圧Vw (すなわち、スイング過程で反転す
るための閾値電圧)の大きさとパルス幅twとの関係、
並びに、 * パルスを切ってから16msec後に白が確定して
いるために必要な書き込み電圧Vw (すなわち、ラッチ
過程で反転するための閾値電圧)の大きさとパルス幅t
w との関係、 を求めた。その結果は図9に示すものとなった。なお、
符号C1 ,C2 ,C3 の曲線は、ドメインがパルス幅t
w 内で白反転するために必要な閾値電圧Vw の大きさと
パルス幅tw との関係を示し、符号C1 はドメイン1に
ついてのもの、符号C2 はドメイン2についてのもの、
符号C3 はドメイン3についてのものである。また、符
号D1 ,D2 ,D3 の曲線は、ドメインがパルスを切っ
てから16msec後に白が確定しているために必要な
閾値電圧Vw の大きさとパルス幅t w との関係を示し、
符号D1 はドメイン1についてのもの、符号D2 はドメ
イン2についてのもの、符号D3 はドメイン3について
のものである。
By the way, the present inventor has determined that the operation of each domain
In order to know the details in more detail, a rectangular wave as shown in FIG.
Pulse write voltage VwIs the magnitude and pulse width t
wIs applied to the liquid crystal element as shown in FIG. 8 so that the * domain has a pulse width twNeeded to invert white within
Write voltage Vw(That is, flipping during the swing process
The relationship between the magnitude of the threshold voltage for the
* White is determined 16 msec after the pulse is turned off.
Voltage V required forw(Ie latch
Threshold voltage for inversion in the process) and pulse width t
wRelationship with, sought. The result was as shown in FIG. In addition,
Code C1, CTwo, CThreeCurve has a domain whose pulse width t
wThreshold voltage V required for white inversion withinwThe size of
Pulse width twAnd the symbol C1Is in domain 1
About the symbol CTwoIs for domain 2,
Code CThreeIs for domain 3. Also,
No. D1, DTwo, DThreeThe curve of the domain cuts the pulse
Required since white is determined 16 msec after
Threshold voltage VwSize and pulse width t wShows the relationship with
Sign D1Is for domain 1, reference DTwoIs Dome
For in 2, symbol DThreeIs about domain 3
belongs to.

【0079】次に、本発明者が、 * 各ドメインをスイング過程で反転させるために必要
な印加電圧の積分値(=∫Vm dt)の変化、並びに、 * 各ドメインをラッチ過程で反転させるために必要な
印加電圧の積分値(=∫Vm dt)の変化、 を調べたところ、図10に示すようになった。この図に
おいて、符号E1 ,E2,E3 は、前者(すなわち、各
ドメインをスイング過程で反転させるために必要な印加
電圧の積分値の変化)を示したもので、符号E1 はドメ
イン1についてのもの、符号E2 はドメイン2について
のもの、符号E3 はドメイン3についてのものである。
また、符号F1 ,F2 ,F3 は、後者(すなわち、各ド
メインをラッチ過程で反転させるために必要な印加電圧
の積分値の変化)を示したもので、符号F1 はドメイン
1についてのもの、符号F2 はドメイン2についてのも
の、符号F3 はドメイン3についてのものである。
Next, the present inventor: * Changes in the integral value (= ∫V m dt) of the applied voltage necessary to invert each domain in the swing process, and * Inverts each domain in the latch process. The change in the integral value (= 印 加 V m dt) of the applied voltage required for the measurement was examined, and the result was as shown in FIG. In this figure, symbols E 1 , E 2 , and E 3 indicate the former (that is, changes in the integral value of the applied voltage necessary to invert each domain in the swing process), and symbol E 1 indicates the domain. The symbol E 2 is for domain 2 and the symbol E 3 is for domain 3.
Further, reference numeral F 1, F 2, F 3, the latter (i.e., change in the integrated value of the applied voltage required to invert each domain in the latch process) shows the reference numeral F 1 for domain 1 ones, the code F 2 are those for domain 2, reference numeral F 3 are for domain 3.

【0080】いま、符号Hに示すように積分値が変化す
る電圧を印加すると、該曲線Hの積分値が曲線E1 の積
分値を超えた時点T1 でドメイン1がスイング反転し、
曲線Hの積分値が曲線E2 の積分値を超えた時点T2
ドメイン2がスイング反転する。各ドメインの閾値電圧
(積分値)は図示のように異なり、しかも、その閾値電
圧(積分値)は、ドメイン1のものが最も低く、ドメイ
ン2、ドメイン3の順に大きくなっている。したがっ
て、閾値電圧の低いドメイン1から順に白反転すること
となる。
Now, when a voltage whose integral value changes as shown by the symbol H is applied, the domain 1 swings and inverts at time T 1 when the integral value of the curve H exceeds the integral value of the curve E 1 ,
Integrated value of the curve H domain 2 when T 2 exceeds the integrated value of the curve E 2 swings reversed. The threshold voltage (integral value) of each domain is different as shown in the figure, and the threshold voltage (integral value) of the domain 1 is lowest in the domain 1 and increases in the order of the domain 2 and the domain 3. Therefore, white inversion is performed in order from domain 1 having a lower threshold voltage.

【0081】ところで、ドメイン3が白反転しない理由
は、ドメイン1やドメイン2の白反転(ドメインのダイ
ポールの回転)によって液晶電位が低下し、曲線Hの上
昇度合いが次第に緩やかになり、曲線E3 よりも大きく
ならないことにある。そして、このようにドメイン3が
白反転しないため、階調変化が止まることとなる。
The reason why the domain 3 is not white-inverted is that the liquid crystal potential decreases due to the white inversion of the domain 1 and the domain 2 (rotation of the dipole of the domain), and the rising degree of the curve H gradually becomes gentle, and the curve E 3 Not to be larger than Then, since the domain 3 does not invert white, the gradation change stops.

【0082】一方、スイング過程の白反転によって得ら
れた階調がそのまま保持されるか否かは、ラッチの閾値
電圧(すなわち、符号F1 ,F2 ,F3 の曲線)に依存
することも明らかになった。
On the other hand, whether or not the gradation obtained by the white inversion in the swing process is maintained as it is depends on the threshold voltage of the latch (that is, the curve of the signs F 1 , F 2 , F 3 ). It was revealed.

【0083】図11は、10Vの書き込み電圧を印加し
て全ドメインをスイング反転させた後0Vの電圧を印加
した場合の電圧変化並びに光学応答変化の様子を示した
図であり、符号K1 は、時刻T1 にて電圧を0Vにした
場合の光学応答変化を示すものであり、符号K2 は、時
刻T2 にて電圧を0Vにした場合の光学応答変化を示す
ものであり、符号K3 は、時刻T3 にて電圧を0Vにし
た場合の光学応答変化を示すものである。
[0083] Figure 11 is a diagram showing a state of the voltage change and the optical response change when the applied voltage was 0V after all the domains by applying a write voltage of 10V is swung inverted code K 1 is , A change in optical response when the voltage is set to 0 V at time T 1 , a code K 2 indicates a change in optical response when the voltage is set to 0 V at time T 2 , and a code K 3 shows an optical response change when the voltage to 0V at time T 3.

【0084】時刻T1 にて電圧を0Vにした場合には5
0%のドメインはラッチされておらず、時刻T2 にて電
圧を0Vにした場合には30%のドメインはラッチされ
ておらず、時刻T3 にて電圧を0Vにした場合には10
0%のドメインがラッチされていた。このことからも、
スイングとは別にラッチのための閾値電圧がドメイン毎
に存在することが理解できる。この“ラッチのための閾
値電圧”を超える電圧を印加することによって、その電
圧印加を停止した後もドメイン階調は保持され、画像の
メモリー性を実現できる。液晶には抵抗成分が存在し、
RCの時定数で内部電位は0Vに向かう。そのときに階
調状態を保持するためにはこの閾値電圧を越さなければ
ならない。
When the voltage is set to 0 V at time T 1 , 5
0% domain is not latched, if 30% of the domains when a voltage to 0V at time T 2, which is not latched, the voltage at time T 3 to 0V 10
0% of the domains were latched. From this,
It can be understood that a threshold voltage for the latch exists for each domain separately from the swing. By applying a voltage exceeding the "threshold voltage for latching", the domain gradation is maintained even after the application of the voltage is stopped, and the memory property of the image can be realized. Liquid crystal has a resistance component,
The internal potential goes to 0V with the RC time constant. At this time, the threshold voltage must be exceeded to maintain the gradation state.

【0085】次に、本実施の形態の効果について説明す
る。
Next, effects of the present embodiment will be described.

【0086】本実施の形態によれば、閾値電圧の温度変
化が10℃当たり10%以下のカイラルスメクチック液
晶2を用いているため、温度変化に伴う表示階調変化が
少なく、輝度ムラや未表示部分の発生を回避でき、良好
な画質を得ることができる。
According to the present embodiment, since the chiral smectic liquid crystal 2 having a threshold voltage change of 10% or less per 10 ° C. is used, the display gradation change due to the temperature change is small, and uneven brightness and undisplay The occurrence of portions can be avoided, and good image quality can be obtained.

【0087】また、従来例で説明したような、パネル温
度に応じて印加電圧を制御するための駆動回路を用いる
必要が無くなり、装置の簡素化を図ることができ、コス
トアップも回避できる。
Further, it is not necessary to use a drive circuit for controlling the applied voltage according to the panel temperature as described in the conventional example, so that the apparatus can be simplified and the cost can be avoided.

【0088】[0088]

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。 (実施例1)本実施例においては、図2及び図3に示す
液晶パネル(液晶素子)P2 を作成した。
The present invention will be described below in more detail with reference to examples. EXAMPLE 1 In this Example, was prepared a liquid crystal panel (liquid crystal device) P 2 shown in FIGS.

【0089】なお、基板1a,1bには、厚さが1.1
mmのガラス基板を用いた。
The substrates 1a and 1b have a thickness of 1.1.
mm glass substrate was used.

【0090】また、共通電極3a及び画素電極3bは、
厚さが約1000ÅのITO膜にてガラス基板1a,1
bの表面に形成した。
The common electrode 3a and the pixel electrode 3b are
The glass substrates 1a and 1 are made of an ITO film having a thickness of about 1000 mm.
b.

【0091】さらに、配向制御膜6a,6bは、共通電
極3a及び画素電極3bをそれぞれ覆うように400Å
の厚みで形成した。なお、配向制御膜6a,6bは、L
Q1802(日立化成社製)をN−メチルピロリドン/
n−ブチルセロゾルブ=1/1の2.5重量%溶液を、
回転数3000rpmで塗布し、約1時間250℃の加
熱処理を施して形成し、その表面には、ナイロン植毛布
によるラビング処理を施した。その結果、ラビング処理
後の表面エネルギーは43.9dyne/cmと、ラビ
ング前の表面エネルギー11.6dyne/cmに比べ
て大きな値となり、分散項の値の差は11.2dyne
/cmとなった。
Further, the alignment control films 6a and 6b are formed so as to cover the common electrode 3a and the pixel electrode 3b by 400.degree.
Formed with a thickness of Note that the orientation control films 6a and 6b are L
Q1802 (manufactured by Hitachi Chemical) with N-methylpyrrolidone /
2.5% by weight solution of n-butyl cellosolve = 1/1
The coating was performed at a rotation speed of 3000 rpm, and a heat treatment was performed at 250 ° C. for about 1 hour, and the surface was rubbed with a nylon flocking cloth. As a result, the surface energy after the rubbing treatment was 43.9 dyne / cm, which was larger than the surface energy before the rubbing of 11.6 dyne / cm, and the difference between the values of the dispersion terms was 11.2 dyne / cm.
/ Cm.

【0092】一方、液晶2は、下記の液晶組成物を右側
に併記した重量比率で混合して調整した。
On the other hand, the liquid crystal 2 was prepared by mixing the following liquid crystal compositions at the weight ratios shown on the right side.

【0093】[0093]

【化13】 なお、作成した液晶2の相転移温度は以下の通りであ
り、30℃の温度での自発分極は10.2nC/cm2
であった。
Embedded image The phase transition temperature of the prepared liquid crystal 2 is as follows, and the spontaneous polarization at a temperature of 30 ° C. is 10.2 nC / cm 2.
Met.

【0094】 室温以下 81 ℃ 86 ℃ 103℃ Cry − SmC* − SmA − Ch − IsoBelow room temperature 81 ° C. 86 ° C. 103 ° C. Cry-SmC * -SmA-Ch-Iso

【0095】一方のガラス基板1aには、平均粒径1.
5μmのアルミナビーズを散布し、両基板のラビング方
向が同一方向であって、下側のガラス基板1bのラビン
グ方向が上側のガラス基板1aのラビング方向に対して
6°だけ左にずれるよう2枚のガラス基板1a,1bを
貼り合わせた。
One glass substrate 1a has an average particle size of 1.
Alumina beads of 5 μm are sprayed, and the two rubbing directions of the two substrates are the same, and the rubbing direction of the lower glass substrate 1b is shifted to the left by 6 ° with respect to the rubbing direction of the upper glass substrate 1a. Glass substrates 1a and 1b were bonded together.

【0096】そして、上述した液晶2を等方相の状態で
基板間隙に注入し、20℃/hの冷却速度で冷却した。
Then, the liquid crystal 2 described above was injected into the gap between the substrates in a state of an isotropic phase, and was cooled at a cooling rate of 20 ° C./h.

【0097】本発明者は、作成した液晶パネルP2 を、
クロスニコル下でフォトマルチプライヤー付き偏光顕微
鏡にセットした状態で種々の温度下(30℃、40℃、
50℃)で、図5に示す駆動方法で駆動し、書き込み電
圧Vw と透過率との関係を求めた。なお、リセット電圧
R は30V・100μsecとし、画像書き込み時の
ゲート電圧Vg2のパルス幅は10μsecとし、書き込
み電圧Vw は0〜+10Vとした。また、評価面積は1
00μmφとし、透過率の測定は画像書き込み時のゲー
ト電圧Vg2をオフしてから16msec後とした。その
結果は、図12で示す通り、非常に滑らかな階調カーブ
が得られ、リセット前の表示履歴にかかわらず、極めて
良好で安定した表示が得られた。肉眼で観察したところ
ざらつき感は全くなかった。さらに、次のリセット電圧
を印加するまでその階調状態は極めて安定して保持され
た。
The inventor of the present invention has prepared the liquid crystal panel P 2
Under crossed Nicols, set to a polarizing microscope with a photomultiplier and at various temperatures (30 ° C, 40 ° C,
(50 ° C.) at the driving method shown in FIG. 5 to determine the relationship between the writing voltage Vw and the transmittance. The reset voltage V R was 30 V · 100 μsec, the pulse width of the gate voltage V g2 during image writing was 10 μsec, and the writing voltage V w was 0 to +10 V. The evaluation area is 1
The transmittance was measured 16 msec after turning off the gate voltage V g2 during image writing. As a result, as shown in FIG. 12, a very smooth gradation curve was obtained, and an extremely good and stable display was obtained regardless of the display history before reset. Observation with the naked eye showed no roughness. Further, the gradation state was held extremely stably until the next reset voltage was applied.

【0098】なお、本実施例に用いた液晶2は、カイラ
ルスメクチック相の上限温度が80℃以上であって、閾
値電圧の温度変化が10℃当たり3%以下であり、具体
的には、
In the liquid crystal 2 used in this example, the maximum temperature of the chiral smectic phase is 80 ° C. or more, and the temperature change of the threshold voltage is 3% or less per 10 ° C.

【0099】[0099]

【式2】30℃のDC閾値電圧/40℃のDC閾値電圧
=1.025 40℃のDC閾値電圧/50℃のDC閾値電圧=1.0
20 であった。
[Formula 2] DC threshold voltage at 30 ° C./DC threshold voltage at 40 ° C. = 1.025 DC threshold voltage at 40 ° C./DC threshold voltage at 50 ° C. = 1.0
20.

【0100】本実施例によれば、温度変化に伴う表示階
調変化が少なく、輝度ムラや未表示部分の発生を回避で
き、良好な画質を得ることができた。 (実施例2)本実施例においては、下記の液晶組成物を
右側に併記した重量比率で混合して液晶2を調整した。
According to the present embodiment, a change in display gradation due to a change in temperature was small, and it was possible to avoid the occurrence of luminance unevenness and undisplayed portions, and to obtain good image quality. (Example 2) In this example, the following liquid crystal composition was mixed at the weight ratio shown on the right side to prepare liquid crystal 2.

【0101】[0101]

【化14】 なお、作成した液晶2の相転移温度は以下の通りであ
り、30℃の温度での自発分極は10.2nC/cm2
であった。
Embedded image The phase transition temperature of the prepared liquid crystal 2 is as follows, and the spontaneous polarization at a temperature of 30 ° C. is 10.2 nC / cm 2.
Met.

【0102】 -6 ℃ 71 ℃ 85 ℃ 97℃ Cry − SmC* − SmA − Ch − Iso また、各温度でのチルト角は下表のようになった。-6.degree . C. 71.degree . C. 85.degree. C. 97.degree . C. Cry-SmC * -SmA-Ch-Iso The tilt angles at each temperature are as shown in the table below.

【0103】[0103]

【表1】 その他の構成や製造条件は実施例1と同様とした。[Table 1] Other configurations and manufacturing conditions were the same as in Example 1.

【0104】そして、実施例1と同様の方法によって書
き込み電圧Vw と透過率との関係を求めたところ、図1
3に示すようになり、実施例1と同様の効果が得られ
た。
Then, the relationship between the write voltage Vw and the transmittance was obtained by the same method as in the first embodiment.
As a result, the same effect as in Example 1 was obtained.

【0105】また、本実施例に用いた液晶2は、カイラ
ルスメクチック相の上限温度が70℃以上であって、閾
値電圧の温度変化が10℃当たり10%程度以下、具体
的には、
In the liquid crystal 2 used in this example, the maximum temperature of the chiral smectic phase is 70 ° C. or more, and the temperature change of the threshold voltage is about 10% or less per 10 ° C., specifically,

【0106】[0106]

【式3】30℃のDC閾値電圧/40℃のDC閾値電圧
=1.103 40℃のDC閾値電圧/50℃のDC閾値電圧=1.0
97 であり、実施例1とほぼ同様の効果が得られた。 (実施例3)本実施例では、 * カイラルスメクチックC相の上限温度が76℃で、 * 閾値電圧の温度変化が10℃当たり5%以下(具体
的には、30℃のDC閾値電圧/40℃のDC閾値電圧
=1.042、40℃のDC閾値電圧/50℃のDC閾
値電圧=1.054)、 の液晶2を用い、それ以外の構成は実施例1と同様にし
た。
Equation 3 DC threshold voltage at 30 ° C./DC threshold voltage at 40 ° C. = 1.103 DC threshold voltage at 40 ° C./DC threshold voltage at 50 ° C. = 1.0
97, and an effect almost the same as that of Example 1 was obtained. (Embodiment 3) In this embodiment, * the maximum temperature of the chiral smectic C phase is 76 ° C, and * the temperature change of the threshold voltage is 5% or less per 10 ° C (specifically, the DC threshold voltage at 30 ° C / 40 (DC threshold voltage at 100 ° C. = 1.042, DC threshold voltage at 40 ° C./DC threshold voltage at 50 ° C. = 1.054), and the other configuration was the same as that of Example 1.

【0107】本実施例によれば、実施例1とほぼ同様の
効果が得られた。 (実施例4)本実施例では、 * カイラルスメクチックC相の上限温度が83℃で、 * 閾値電圧の温度変化が10℃当たり3%以下(具体
的には、30℃のDC閾値電圧/40℃のDC閾値電圧
=1.024、40℃のDC閾値電圧/50℃のDC閾
値電圧=1.023)、 の液晶2を用い、それ以外の構成は実施例1と同様にし
た。
According to the present embodiment, almost the same effects as in the first embodiment were obtained. (Example 4) In this example, * the maximum temperature of the chiral smectic C phase is 83 ° C, and * the temperature change of the threshold voltage is 3% or less per 10 ° C (specifically, the DC threshold voltage at 30 ° C / 40 (DC threshold voltage at 100 ° C. = 1.024, DC threshold voltage at 40 ° C./DC threshold voltage at 50 ° C. = 1.023), and the other configuration was the same as that of Example 1.

【0108】本実施例によれば、実施例1とほぼ同様の
効果が得られた。 (比較例)本比較例では、 * カイラルスメクチックC相の上限温度が53℃で、 * 閾値電圧の温度変化が10℃当たり20%以上(具
体的には、30℃のDC閾値電圧/40℃のDC閾値電
圧=1.234、40℃のDC閾値電圧/50℃のDC
閾値電圧=1.344)、 の液晶2を用い、それ以外の構成は実施例1と同様にし
た。
According to the present embodiment, substantially the same effects as in the first embodiment were obtained. (Comparative Example) In this comparative example, * the maximum temperature of the chiral smectic C phase is 53 ° C, and * the temperature change of the threshold voltage is 20% or more per 10 ° C (specifically, the DC threshold voltage at 30 ° C / 40 ° C). DC threshold voltage = 1.234, DC threshold voltage at 40 ° C./DC at 50 ° C.
Threshold voltage = 1.344), and the other configurations were the same as in the first embodiment.

【0109】そして、実施例1と同様の方法によって書
き込み電圧Vw と透過率との関係を求めたところ、図1
4に示すようになった。
Then, the relationship between the write voltage Vw and the transmittance was determined by the same method as in the first embodiment.
As shown in FIG.

【0110】本比較例によれば、温度変化に伴う表示階
調変化が大きく、温度によっては輝度ムラや未表示部分
が発生した。
According to this comparative example, a change in display gradation with a change in temperature was large, and luminance unevenness and a non-display portion occurred depending on the temperature.

【0111】[0111]

【発明の効果】以上説明したように、本発明によると、
閾値電圧の温度変化が10℃当たり10%以下のカイラ
ルスメクチック液晶を用いているため、温度変化に伴う
表示階調変化が少なく、輝度ムラや未表示部分の発生を
回避でき、良好な画質を得ることができる。
As described above, according to the present invention,
Since a chiral smectic liquid crystal having a threshold voltage temperature change of 10% or less per 10 ° C. is used, a change in display gradation due to a temperature change is small, and the occurrence of luminance unevenness and a non-display portion can be avoided, and good image quality can be obtained. be able to.

【0112】また、従来例で説明したような、パネル温
度に応じて印加電圧を制御するための駆動回路を用いる
必要が無くなり、装置の簡素化を図ることができ、コス
トアップも回避できる。
Further, it is not necessary to use a drive circuit for controlling the applied voltage according to the panel temperature as described in the conventional example, so that the apparatus can be simplified and the cost can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶素子の構造の一例を示す断面
図。
FIG. 1 is a cross-sectional view illustrating an example of the structure of a liquid crystal element according to the present invention.

【図2】本発明に係る液晶素子の構造の他の例を示す断
面図。
FIG. 2 is a sectional view showing another example of the structure of the liquid crystal element according to the present invention.

【図3】本発明に係る液晶素子の構造の他の例を示す回
路図。
FIG. 3 is a circuit diagram showing another example of the structure of the liquid crystal element according to the present invention.

【図4】本発明に係る液晶素子の構造の一例を示す等価
回路図。
FIG. 4 is an equivalent circuit diagram illustrating an example of a structure of a liquid crystal element according to the present invention.

【図5】本発明に係る液晶素子の駆動方法の一例を示す
タイミングチャート図。
FIG. 5 is a timing chart illustrating an example of a method for driving a liquid crystal element according to the present invention.

【図6】保持電圧の変化及び光学応答の変化を示す図。FIG. 6 is a diagram showing a change in holding voltage and a change in optical response.

【図7】書き込み電圧の波形を示す波形図。FIG. 7 is a waveform chart showing a waveform of a write voltage.

【図8】書き込み電圧の印加の様子を説明するための
図。
FIG. 8 is a diagram for explaining how a write voltage is applied.

【図9】ドメイン毎の閾値電圧(電圧値Vw とパルス幅
w との関係)を示す図。
9 is a diagram showing a threshold voltage of each domain (the relationship between the voltage value V w and the pulse width t w).

【図10】印加電圧の積分値の変化等を示す図。FIG. 10 is a diagram showing a change in an integrated value of an applied voltage and the like.

【図11】保持電圧の変化及び光学応答の変化を示す
図。
FIG. 11 is a diagram showing a change in holding voltage and a change in optical response.

【図12】書き込み電圧と透過率との関係を示す図。FIG. 12 is a diagram showing a relationship between a writing voltage and transmittance.

【図13】書き込み電圧と透過率との関係を示す図。FIG. 13 is a diagram showing a relationship between a writing voltage and transmittance.

【図14】書き込み電圧と透過率との関係を示す図。FIG. 14 is a diagram showing a relationship between a writing voltage and transmittance.

【符号の説明】[Explanation of symbols]

1a,1b ガラス基板(基板) 2 カイラルスメクチック液晶 3a 共通電極(電極) 3b 画素電極(電極) P1 液晶パネル(液晶素子) P2 液晶パネル(液晶素子)1a, 1b Glass substrate (substrate) 2 Chiral smectic liquid crystal 3a Common electrode (electrode) 3b Pixel electrode (electrode) P 1 liquid crystal panel (liquid crystal element) P 2 liquid crystal panel (liquid crystal element)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽生 由紀夫 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 滝口 隆雄 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 中村 真一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 野口 幸治 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 柳生 峰人 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 糠信 恒樹 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H088 GA04 GA17 HA03 HA06 HA08 JA17 MA01 MA04 2H093 NA16 NA54 NC34 NC38 ND06 ND44 NE04 NF17 5C006 AA12 AC02 AC26 AF64 BA12 BB16 BC03 BC06 BC13 FA19 FA22 FA56  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Yukio Hanyu 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Takao Takiguchi 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon (72) Inventor Shinichi Nakamura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Koji Noguchi 3-30-2, Shimomaruko 3-chome, Ota-ku, Tokyo Canon Inc. ( 72) Inventor Minato Yagyu 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Tsuneki Nobushin 3-30-2 Shimomaruko 3-chome, Ota-ku, Tokyo F-term ( Reference) 2H088 GA04 GA17 HA03 HA06 HA08 JA17 MA01 MA04 2H093 NA16 NA54 NC34 NC38 ND06 ND44 NE04 NF17 5C006 AA12 AC02 AC26 AF64 BA12 BB16 BC03 BC06 BC13 FA19 FA22 FA56

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 所定間隙を開けた状態に配置された一対
の基板と、スイッチングのための閾値電圧がドメイン毎
に異なると共に前記一対の基板の間に配置されてなるカ
イラルスメクチック液晶と、該カイラルスメクチック液
晶を挟み込むと共に複数の画素を構成するように配置さ
れた一対の電極と、を備え、かつ、これら一対の電極を
介して前記カイラルスメクチック液晶に印加する電圧を
制御することによりスイッチングされる面積を変化させ
て階調表示を行う液晶素子において、 前記カイラルスメクチック液晶は、前記閾値電圧の温度
変化が10℃当たり10%以下の液晶である、 ことを特徴とする液晶素子。
1. A pair of substrates arranged with a predetermined gap therebetween, a chiral smectic liquid crystal having a switching threshold voltage different for each domain and arranged between the pair of substrates, and a chiral smectic liquid crystal arranged between the pair of substrates. A pair of electrodes arranged to sandwich the smectic liquid crystal and constitute a plurality of pixels, and an area switched by controlling a voltage applied to the chiral smectic liquid crystal through the pair of electrodes. Wherein the chiral smectic liquid crystal is a liquid crystal having a threshold voltage change of 10% or less per 10 ° C. in the liquid crystal element.
【請求項2】 前記カイラルスメクチック液晶は、閾値
電圧の温度変化が10℃当たり5%以下の液晶である、 ことを特徴とする請求項1に記載の液晶素子。
2. The liquid crystal device according to claim 1, wherein the chiral smectic liquid crystal is a liquid crystal having a threshold voltage change of 5% or less per 10 ° C.
【請求項3】 前記カイラルスメクチック液晶は、閾値
電圧の温度変化が10℃当たり3%以下の液晶である、 ことを特徴とする請求項1に記載の液晶素子。
3. The liquid crystal device according to claim 1, wherein the chiral smectic liquid crystal is a liquid crystal having a threshold voltage change in temperature of 3% or less per 10 ° C.
【請求項4】 前記カイラルスメクチック液晶は、カイ
ラルスメクチック相の上限温度が70℃以上である、 ことを特徴とする請求項1乃至3のいずれか1項に記載
の液晶素子。
4. The liquid crystal device according to claim 1, wherein the chiral smectic liquid crystal has a maximum temperature of a chiral smectic phase of 70 ° C. or higher.
【請求項5】 前記カイラルスメクチック液晶は、カイ
ラルスメクチック相の上限温度が80℃以上である、 ことを特徴とする請求項4に記載の液晶素子。
5. The liquid crystal device according to claim 4, wherein the chiral smectic liquid crystal has a maximum temperature of a chiral smectic phase of 80 ° C. or higher.
【請求項6】 前記カイラルスメクチック液晶が双安定
強誘電性液晶である、 ことを特徴とする請求項1乃至5のいずれか1項に記載
の液晶素子。
6. The liquid crystal device according to claim 1, wherein the chiral smectic liquid crystal is a bistable ferroelectric liquid crystal.
【請求項7】 請求項1乃至6のいずれか1項に記載の
液晶素子を駆動する液晶素子の駆動方法において、 スイングのための閾値電圧を超える書き込み電圧を印加
してカイラルスメクチック液晶をスイング反転させる、 ことを特徴とする液晶素子の駆動方法。
7. The method of driving a liquid crystal element according to claim 1, wherein a write voltage exceeding a threshold voltage for swing is applied to swing the chiral smectic liquid crystal. A method for driving a liquid crystal element.
【請求項8】 請求項1乃至6のいずれか1項に記載の
液晶素子を駆動する液晶素子の駆動方法において、 ラッチのための閾値電圧を超える書き込み電圧を印加し
てカイラルスメクチック液晶をラッチ反転させる、 ことを特徴とする液晶素子の駆動方法。
8. The method for driving a liquid crystal element according to claim 1, wherein a writing voltage exceeding a threshold voltage for latching is applied to invert the chiral smectic liquid crystal. A method for driving a liquid crystal element.
【請求項9】 前記液晶素子の一部において、スイング
過程による液晶のスイッチングを行うことにより動画像
を表示し、かつ、前記液晶素子の他の部分において、ラ
ッチ過程による液晶のスイッチングを行うことにより静
止画像を表示する、 ことを特徴とする請求項7又は8に記載の液晶素子の駆
動方法。
9. A moving picture is displayed by performing switching of a liquid crystal by a swing process in a part of the liquid crystal element, and by performing a switching of a liquid crystal by a latch process in another part of the liquid crystal element. The method for driving a liquid crystal element according to claim 7, wherein a still image is displayed.
JP2000020636A 2000-01-28 2000-01-28 Liquid crystal device, and drive method for liquid crystal device Pending JP2001215534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000020636A JP2001215534A (en) 2000-01-28 2000-01-28 Liquid crystal device, and drive method for liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000020636A JP2001215534A (en) 2000-01-28 2000-01-28 Liquid crystal device, and drive method for liquid crystal device

Publications (1)

Publication Number Publication Date
JP2001215534A true JP2001215534A (en) 2001-08-10

Family

ID=18547164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000020636A Pending JP2001215534A (en) 2000-01-28 2000-01-28 Liquid crystal device, and drive method for liquid crystal device

Country Status (1)

Country Link
JP (1) JP2001215534A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007132513A (en) * 2005-10-11 2007-05-31 Ntn Corp Power output device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007132513A (en) * 2005-10-11 2007-05-31 Ntn Corp Power output device

Similar Documents

Publication Publication Date Title
US6219019B1 (en) Liquid crystal display apparatus and method for driving the same
KR100473874B1 (en) Liquid crystal device
US6757045B1 (en) Liquid crystal device and liquid crystal apparatus including same
JP3305990B2 (en) Liquid crystal display device and driving method thereof
JP3028097B2 (en) Smectic liquid crystal material and liquid crystal optical element
KR100337771B1 (en) Liquid crystal device
KR100344366B1 (en) Driving method for liquid crystal device
JP2001215534A (en) Liquid crystal device, and drive method for liquid crystal device
JP2003195359A (en) Method for manufacturing liquid crystal element
KR20020011115A (en) Process for producing liquid crystal device and driving method of the device
JP2000275683A (en) Liquid crystal element and method for driving the liquid crystal element
JP4678935B2 (en) Driving method of liquid crystal display device
US20020018171A1 (en) Liquid crystal device
JP3912924B2 (en) Liquid crystal element
JP3530799B2 (en) Manufacturing method and driving method of chiral smectic liquid crystal device
JP3524406B2 (en) Liquid crystal element
JP2001013529A (en) Liquid crystal element
JP2001059958A (en) Method for driving liquid crystal element
KR20020011114A (en) Process for producing liquid crystal device and driving method of the device
JP2000275617A (en) Liquid crystal element
JP2000275618A (en) Liquid crystal device and liquid crystal device provided with the same
JP2000347161A (en) Liquid crystal element and method for driving the liquid crystal element
JP2002116426A (en) Method of manufacturing liquid crystal element and method for driving the element
JP2001021895A (en) Liquid crystal device
JP2000186282A (en) Liquid crystal composition and liquid crystal element made by using the composition