JP2000275617A - Liquid crystal element - Google Patents

Liquid crystal element

Info

Publication number
JP2000275617A
JP2000275617A JP8357499A JP8357499A JP2000275617A JP 2000275617 A JP2000275617 A JP 2000275617A JP 8357499 A JP8357499 A JP 8357499A JP 8357499 A JP8357499 A JP 8357499A JP 2000275617 A JP2000275617 A JP 2000275617A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
transmittance
polarity
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8357499A
Other languages
Japanese (ja)
Inventor
Masahiro Terada
匡宏 寺田
Yasushi Asao
恭史 浅尾
Takeshi Togano
剛司 門叶
Yoshimasa Mori
省誠 森
Takashi Moriyama
孝志 森山
Shinichi Nakamura
真一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8357499A priority Critical patent/JP2000275617A/en
Publication of JP2000275617A publication Critical patent/JP2000275617A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a liquid crystal element which is provided with practical brightness, fast response, besides a controllable gray scale and improved dynamic image quality without using a complicated circuit. SOLUTION: A chiral smectic liquid crystal, which exhibits a phase transition sequence of an isotropic phase - a cholesteric phase - a chiral smectic phase corresponding to lowering of the temperature, is held between a pair of substrates at least one of which is subjected to uniaxial alignment treatment and is aligned so as to exhibit a monostabilized state under application of a voltage and under application of another voltage with the second polarity and to exhibit the first transmissivity caused by tilting of the liquid crystal molecules under application of another voltage with the first polarity. An element is attained which has specified hysteresis characteristics or a specified ion quantity and which displays a gray scale between the transmissivity exhibited in the monostabilized state and the maximum value of the first transmissivity by dividing a frame period into one voltage application period with the first polarity and the other voltage application period with the second polarity which is shorter than the former one.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はフラットパネルディ
スプレイ、プロジェクションディスプレイ、プリンター
等に用いられるライトバルブに使用される液晶素子に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device used for a light valve used in a flat panel display, a projection display, a printer and the like.

【0002】[0002]

【従来の技術】従来より、ネマチック液晶素子におい
て、画素毎にトランジスタ(例えば薄膜トランジスタ
(TFT))のようなアクティブ素子を配置した、アク
ティブマトリクスタイプの液晶素子の開発が行われてい
る。現在、このアクティブマトリクスタイプの液晶素子
に用いられるネマチック液晶のモードとしては、例えば
M.シャット(M.Schadt)とW.ヘルフリッヒ
(W.Helfrich)著、Applied Phy
sics Letters、第18巻、第4号(197
1年2月15日発行)第127頁〜第128頁において
示されたツイステッドネマチック(Twisted N
ematic)モードが広く用いられている。また、最
近では横方向電圧を利用したインプレインスイッチング
(In−Plain Switching)モードが発
表されており、ツイステッドネマチックモード液晶ディ
スプレイの欠点であった視野角特性の改善がなされてい
る。
2. Description of the Related Art Conventionally, in a nematic liquid crystal element, an active matrix type liquid crystal element in which an active element such as a transistor (for example, a thin film transistor (TFT)) is arranged for each pixel has been developed. At present, as a mode of a nematic liquid crystal used in the active matrix type liquid crystal element, for example, M.P. M. Schadt and W.S. Applied Phys by W. Helfrich
sics Letters, Vol. 18, No. 4 (197
Twisted Nermatic (Twisted N) shown on pages 127 to 128
e) mode is widely used. Also, recently, an in-plane switching mode using a lateral voltage has been announced, and the viewing angle characteristics which have been a drawback of the twisted nematic mode liquid crystal display have been improved.

【0003】その他、上述したTFT等のアクティブ素
子を用いない、ネマチック液晶素子の代表例として、ス
ーパーツイステッドネマチック(Super Twis
ted Nematic)モードがある。このように、
ネマチック液晶を用いた液晶素子は様々なモードが存在
するが、そのいずれのモードの場合にも液晶の応答速度
が数十ミリ秒以上かかってしまうという問題があった。
In addition, as a typical example of a nematic liquid crystal element which does not use an active element such as a TFT described above, a super twisted nematic (Super Twist) is used.
ted Nematic) mode. in this way,
A liquid crystal element using a nematic liquid crystal has various modes, but in any of the modes, there is a problem that a response speed of the liquid crystal takes several tens of milliseconds or more.

【0004】上記のような従来型のネマチック液晶素子
の欠点を改善するものとして、液晶が双安定性を示す素
子(SSFLC/Surface Stabilize
dFLC)がクラーク(Clark)及びラガウェル
(Lagerwall)により提案されている(特開昭
56−107216号公報、米国特許第4367924
号明細書)。この双安定性を示す液晶としては、一般に
カイラルスメクチックC相を示す強誘電性液晶が用いら
れている。この強誘電性液晶では、電圧印加の際に液晶
分子の自発分極に電圧が作用し、分子の反転スイッチン
グがなされるため、非常に速い応答速度が得られる上に
メモリ性のある双安定状態を発現させることができる。
さらに、視野角特性も優れていることから、高速、高精
細、大面積の表示素子或いはライトバルブとして適して
いると考えられる。さらに、カイラルスメクチックC相
を示す液晶にアクティブ素子を組み合わせた素子が提案
されている(特開平4−212126号公報)。
As an improvement over the above-mentioned drawbacks of the conventional nematic liquid crystal element, an element in which the liquid crystal exhibits bistability (SSFLC / Surface Stabilize) is used.
dFLC) has been proposed by Clark and Lagerwell (JP-A-56-107216, U.S. Pat. No. 4,367,924).
Specification). As the liquid crystal exhibiting the bistability, a ferroelectric liquid crystal exhibiting a chiral smectic C phase is generally used. In this ferroelectric liquid crystal, when a voltage is applied, a voltage acts on the spontaneous polarization of the liquid crystal molecules, and the molecules undergo inversion switching, so that a very fast response speed is obtained and a bistable state with memory properties is obtained. Can be expressed.
Further, since the viewing angle characteristics are excellent, it is considered that the display element is suitable as a high-speed, high-definition, large-area display element or a light valve. Furthermore, an element in which an active element is combined with a liquid crystal exhibiting a chiral smectic C phase has been proposed (Japanese Patent Laid-Open No. 4-212126).

【0005】一方、最近では反強誘電性液晶(無しきい
値反強誘電性液晶)とアクティブ素子とを組み合わせ、
電圧−透過率特性がV字型形状を示す素子が注目されて
いる。この反強誘電性液晶も強誘電性液晶同様に、液晶
分子の自発分極の作用により分子の反転スイッチングが
なされるため、非常に速い応答速度が得られる。この液
晶材料は、電圧無印加時には液晶分子は互いに自発分極
を打ち消し合うような分子配列構造を取るため、電圧を
印加しない状態では実質的に自発分極は存在しないこと
が特徴となっている。
On the other hand, recently, an antiferroelectric liquid crystal (thresholdless antiferroelectric liquid crystal) and an active element are combined,
Devices that exhibit a V-shaped voltage-transmittance characteristic have attracted attention. In the antiferroelectric liquid crystal, as in the case of the ferroelectric liquid crystal, reversal switching of molecules is performed by the action of spontaneous polarization of liquid crystal molecules, so that a very fast response speed can be obtained. This liquid crystal material is characterized in that there is substantially no spontaneous polarization when no voltage is applied since the liquid crystal molecules have a molecular arrangement structure in which the spontaneous polarization cancels each other when no voltage is applied.

【0006】こうした自発分極による反転スイッチング
を行う強誘電性液晶や反強誘電性液晶は、いずれもスメ
クチック液晶相を示す液晶である。すなわち、従来、ネ
マチック液晶が抱えていた応答速度に関する問題点を解
決できるという意味において、スメクチック液晶を用い
た液晶素子の実現が期待されている。
A ferroelectric liquid crystal and an antiferroelectric liquid crystal that perform inversion switching by such spontaneous polarization are liquid crystals exhibiting a smectic liquid crystal phase. That is, the realization of a liquid crystal element using a smectic liquid crystal is expected in the sense that the problem relating to the response speed of the conventional nematic liquid crystal can be solved.

【0007】[0007]

【発明が解決しようとする課題】上記のように、高速応
答性能など次世代のディスプレイ等に自発分極を有する
スメクチック液晶が期待されているが、単に応答速度を
高めるだけでは、人間の感じる動画高速応答特性が得ら
れないことが最近の研究(信学技法EID96−4p.
19など)から明らかになってきている。これらの研究
結果では、人間が動画表示が高速であると感じる手法と
して、シャッターを用いて時間開口率を50%以下にす
る方式、または2倍速表示方式を用いることにより動画
質改善に効果的であるとの結論が得られている。
As described above, a smectic liquid crystal having spontaneous polarization is expected for a next-generation display or the like having a high-speed response performance. Recent research has shown that no response characteristics can be obtained (Religion Technique EID96-4p.
19). According to these research results, as a method for human beings to perceive high-speed moving image display, using a method of reducing the time aperture ratio to 50% or less by using a shutter or a 2 × speed display method is effective in improving moving image quality. It is concluded that there is.

【0008】しかしながら、従来型のネマチック相を用
いるモードでは液晶の応答速度が不十分であるため、上
述の動画表示方法を用いることはできないことはもとよ
り、上述したような高速応答のカイラルスメクチック液
晶素子を用いて上述の高速での良好な動画表示を実現す
るためには、駆動方法や周辺回路が複雑になるという問
題を有しており、コストアップの要因となっていた。
However, in the conventional mode using a nematic phase, the response speed of the liquid crystal is insufficient, so that the above-described moving image display method cannot be used, and also the above-described chiral smectic liquid crystal device having a high response speed. In order to realize good moving image display at a high speed by using the method described above, there is a problem that a driving method and peripheral circuits are complicated, which has caused a cost increase.

【0009】本発明はこのような問題点に鑑みてなされ
たものであり、その課題とするところは、カイラルスメ
クチック相を示す液晶(カイラルスメクチック液晶)を
用いた液晶素子であって、高速応答且つ階調制御が可能
であり、複雑な回路を用いなくとも動画質が向上した安
価な液晶素子を提供することにある。また、本発明は、
液晶素子における消費電力の削減を図ることを目的とす
る。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal device using a liquid crystal exhibiting a chiral smectic phase (chiral smectic liquid crystal), which has a high speed response and It is an object of the present invention to provide an inexpensive liquid crystal element capable of gradation control and having improved moving image quality without using a complicated circuit. Also, the present invention
An object is to reduce power consumption of a liquid crystal element.

【0010】[0010]

【課題を解決するための手段】上記本発明の課題は以下
の構成によって達成される。
The above object of the present invention is achieved by the following constitutions.

【0011】本発明の第一の液晶素子は、複数画素を個
々に制御して画像を表示する液晶素子であり、カイラル
スメクチック液晶と、該液晶を狭持して対向すると共に
少なくとも一方の液晶との界面に一軸配向処理が施され
た一対の基板と、画素毎に液晶を駆動する電極と、少な
くとも一方の基板の外側に配置した偏光板とを備えた液
晶素子であって、電圧無印加時には、上記液晶の平均分
子軸が単安定化された第一の状態を示し、第一の極性の
電圧印加時には、上記液晶の平均分子軸が印加電圧値に
応じた角度で上記第一の状態から一方の側にチルトし、
上記第一の極性とは逆極性の第二の極性の電圧印加時に
は、上記液晶の平均分子軸は上記単安定化された第一の
状態を維持し、素子の最小透過率を0%、最大透過率を
100%とした時、三角波印加時における電圧−透過率
曲線において、第一の極性の電圧印加時における下記γ
値が3以上で、下記ヒステリシスパラメータ値T
diff[%]が50%以下であり、 γ=V95%/V5%5%:透過率が0%の液晶に印加して透過率が5%に達
する電圧 V95%:透過率が0%の液晶に印加して透過率が95%
に達する電圧 Tdiff=Td−Tuu[%]:下記VuとVdの平均電圧を透過率が0%の
液晶に印加した時の透過率 Td[%]:下記VuとVdの平均電圧を透過率が100
%の液晶に印加した時の透過率 Vu:透過率が0%の液晶に印加して透過率が50%に
達する電圧 Vd:透過率が100%の液晶に印加して透過率が50
%に達する電圧 1フレームが少なくとも2つのフィールドに分割され、
第一のフィールドにおいて画素毎に表示情報に応じた値
の第一の極性の電圧を印加して画像を表示し、1フレー
ムの残りのフィールドにおいては画素毎に第二の極性の
電圧を印加し、上記第一の極性の電圧を印加する期間
が、上記第二の極性の電圧を印加する期間よりも長く設
定されていることを特徴とする。
The first liquid crystal element of the present invention is a liquid crystal element for displaying an image by individually controlling a plurality of pixels, and comprises a chiral smectic liquid crystal, a liquid crystal element sandwiching the liquid crystal, and at least one liquid crystal. A liquid crystal element comprising a pair of substrates having a uniaxial orientation treatment applied to an interface thereof, an electrode for driving liquid crystal for each pixel, and a polarizing plate disposed outside at least one of the substrates, and when no voltage is applied. Shows the first state in which the average molecular axis of the liquid crystal is monostable, and when a voltage of the first polarity is applied, the average molecular axis of the liquid crystal is shifted from the first state at an angle corresponding to the applied voltage value. Tilt to one side,
When a voltage having a second polarity opposite to the first polarity is applied, the average molecular axis of the liquid crystal maintains the monostable first state, and the minimum transmittance of the element is 0% and the maximum transmittance is 0%. Assuming that the transmittance is 100%, in the voltage-transmittance curve when the triangular wave is applied, the following γ when the voltage of the first polarity is applied:
If the value is 3 or more, the following hysteresis parameter value T
diff [%] is 50% or less, and γ = V95% / V5 % V5 % : A voltage applied to a liquid crystal having a transmittance of 0% to reach a transmittance of 5% V95% : A transmittance is increased 95% transmittance when applied to 0% liquid crystal
Voltage T diff = T d -T u T u [%] to reach: below V u and V transmittance when the transmittance is applied to the liquid crystal of 0% the average voltage of d T d [%]: below V u the average voltage of V d is the transmittance of 100
% Transmission V u when applied to the liquid crystal of: voltage-transmittance transmittance is applied to the liquid crystal of 0% reaches 50% V d: transmittance transmittance is applied to 100% liquid of 50
% One frame is divided into at least two fields,
In the first field, an image is displayed by applying a voltage of the first polarity of a value corresponding to the display information for each pixel, and in the remaining field of one frame, a voltage of the second polarity is applied to each pixel. The period in which the voltage of the first polarity is applied is set longer than the period in which the voltage of the second polarity is applied.

【0012】また本発明の第二の液晶素子は、複数画素
を個々に制御して画像を表示する液晶素子であり、カイ
ラルスメクチック液晶と、該液晶を狭持して対向すると
共に少なくとも一方の液晶との界面に一軸配向処理が施
された一対の基板と、画素毎に液晶を駆動する電極と、
画素毎に印加される電圧を制御するアクティブ素子と、
少なくとも一方の基板の外側に配置した偏光板とを備
え、アクティブマトリクス駆動によりアナログ階調表示
を行う液晶素子であって、電圧無印加時には、上記液晶
の平均分子軸が単安定化された第一の状態を示し、第一
の極性の電圧印加時には、上記液晶の平均分子軸が印加
電圧値に応じた角度で上記第一の状態から一方の側にチ
ルトし、上記第一の極性とは逆極性の第二の極性の電圧
印加時には、上記液晶の平均分子軸は上記単安定化され
た第一の状態を維持し、上記液晶の体積抵抗値が5×1
11Ωcm以上であり、自発分極Ps[nC/cm2
と一画素の選択期間における内部イオンの再配置分Qt
[nC/cm2]が 2Ps+Qt≦30[nC/cm2] の関係にあり、1フレームが少なくとも2つのフィール
ドに分割され、第一のフィールドにおいて画素毎に表示
情報に応じた値の第一の極性の電圧を印加して画像を表
示し、1フレームの残りのフィールドにおいては画素毎
に第二の極性の電圧を印加し、上記第一の極性の電圧を
印加する期間が、上記第二の極性の電圧を印加する期間
よりも長く設定されていることを特徴とする。
A second liquid crystal element according to the present invention is a liquid crystal element for displaying an image by individually controlling a plurality of pixels, and comprises a chiral smectic liquid crystal and at least one liquid crystal which sandwiches and opposes the liquid crystal. A pair of substrates that have been subjected to a uniaxial orientation treatment at the interface with the electrodes, an electrode that drives liquid crystal for each pixel,
An active element for controlling a voltage applied to each pixel,
A polarizer disposed outside at least one of the substrates, the liquid crystal element performing analog gray scale display by active matrix driving, and when no voltage is applied, a first molecule in which the average molecular axis of the liquid crystal is monostable. When a voltage of the first polarity is applied, the average molecular axis of the liquid crystal tilts from the first state to one side at an angle corresponding to the applied voltage value, and is opposite to the first polarity. When a voltage of the second polarity is applied, the average molecular axis of the liquid crystal maintains the monostable first state, and the volume resistance of the liquid crystal is 5 × 1.
0 11 Ωcm or more, and spontaneous polarization Ps [nC / cm 2 ]
And the internal ion rearrangement Q t during the selection period of one pixel
[NC / cm 2 ] has a relationship of 2Ps + Q t ≦ 30 [nC / cm 2 ], one frame is divided into at least two fields, and the first value of the value corresponding to the display information for each pixel in the first field An image is displayed by applying a voltage of the second polarity, and in the remaining field of one frame, a voltage of the second polarity is applied to each pixel, and the period of applying the voltage of the first polarity is the second period. Is set longer than the period of applying the voltage having the polarity of.

【0013】[0013]

【発明の実施の形態】以下、本発明の液晶素子における
カイラルスメクチック液晶の配向状態及びスイッチング
過程について、従来型のSSFLCタイプと対比しなが
ら図面に沿って説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The alignment state and switching process of a chiral smectic liquid crystal in a liquid crystal device of the present invention will be described below with reference to the drawings in comparison with a conventional SSFLC type.

【0014】尚、以下に説明するモデルにおいては、液
晶分子と該液晶分子の位置の範囲となり得る仮想コー
ン、スメクチック層法線、平均一軸配向処理軸の関係に
基づいて説明しているが、当該液晶分子は液晶素子内で
は複数存在し、例えば基板法線方向である程度ツイスト
しており、光学的には(例えば偏光顕微鏡観察によれ
ば)平均分子軸の挙動として観察される。即ち、上述し
た本発明で規定する平均分子軸は実質的には単独の液晶
分子の挙動に相応する。
In the model described below, the description is made based on the relationship between the liquid crystal molecules and the virtual cone, the smectic layer normal, and the average uniaxial alignment processing axis which can be in the range of the positions of the liquid crystal molecules. A plurality of liquid crystal molecules exist in the liquid crystal element, and are twisted to some extent in the normal direction of the substrate, for example, and are optically observed as a behavior of an average molecular axis (for example, by observation with a polarizing microscope). That is, the average molecular axis defined in the present invention substantially corresponds to the behavior of a single liquid crystal molecule.

【0015】SSFLCでは、SmC*相(カイラルス
メクチックC相)において、液晶分子を2状態に安定化
させることによって、双安定性即ちメモリ性を発現させ
ている。このメモリ状態に関して図1及び図2に示すモ
デルを用いて説明する。
In the SSFLC, bistability, that is, memory property is exhibited by stabilizing liquid crystal molecules in two states in an SmC * phase (chiral smectic C phase). This memory state will be described with reference to the models shown in FIGS.

【0016】図1はSSFLCタイプの素子における液
晶分子及び液晶の層構造(スメクチック層の構造)につ
いて模式的に示した図である。当該素子においては、図
1(a)及び(b)に示すように、基板11及び12間
に狭持された液晶13の部分において、液晶分子14
は、基板11または12の界面付近では各基板の一軸配
向処理方向Rに沿って基板から所定のプレチルト角αで
立ち上がり(本例では両基板の一軸配向処理方向Rが平
行であり且つ同方向、即ち基板に対して同方向に液晶分
子を立ち上がらせるような設定とした)、基板11及び
12間で基板法線に対して傾斜角δをなすシェブロン構
造のスメクチック層16を形成している。
FIG. 1 is a diagram schematically showing a liquid crystal molecule and a layer structure of a liquid crystal (a structure of a smectic layer) in an SSFLC type device. In the device, as shown in FIGS. 1A and 1B, the liquid crystal molecules 14 are sandwiched between the substrates 11 and 12 by the liquid crystal molecules 14.
Rises at a predetermined pretilt angle α from the substrates along the uniaxial orientation direction R of each substrate near the interface between the substrates 11 and 12 (in this example, the uniaxial orientation directions R of both substrates are parallel and the same direction, That is, a setting is made such that the liquid crystal molecules rise in the same direction with respect to the substrate), and a smectic layer 16 having a chevron structure forming an inclination angle δ with respect to the substrate normal between the substrates 11 and 12 is formed.

【0017】一方、液晶分子14は、電圧印加により2
Θ(Θ:液晶材料に固有の物性であるコーン角)の頂角
を有する仮想コーン15の壁面の2位置間でスイッチン
グし且つ電圧無印加の状態で、当該2位置の近傍で安定
的に存在する。尚、同図(a)及び(b)に示すスメク
チック層16がシェブロン構造をなす配向状態は、それ
ぞれ、基板間の液晶分子14のプレチルトの方向とスメ
クチック層16のシェブロン構造の折れ曲がり方向の関
係により種別されるもので、(a)の配向状態をC1配
向、(b)の配向状態をC2配向と呼ぶ。
On the other hand, the liquid crystal molecules 14
Switching between two positions on the wall surface of the virtual cone 15 having an apex angle of Θ (Θ: cone angle which is a physical property inherent to the liquid crystal material), and stably exists near the two positions in a state where no voltage is applied when no voltage is applied. I do. In addition, the alignment state in which the smectic layer 16 forms a chevron structure shown in FIGS. 6A and 6B depends on the relationship between the direction of the pretilt of the liquid crystal molecules 14 between the substrates and the bending direction of the chevron structure of the smectic layer 16. The orientation state of (a) is called C1 orientation, and the orientation state of (b) is called C2 orientation.

【0018】ここで、図1に示すSSFLCの配向状態
では、C1配向状態及びC2配向状態共に一般的にΘ>
δの関係を満たすことで、電圧無印加時に基板11及び
12間でシェブロン構造のスメクチック層16のキンク
位置(基板間中央の折れ曲がり部分)を含むほぼ全厚み
方向で、液晶分子14が仮想コーン15内で安定的に2
位置をとることができ、双安定状態が発現する。
Here, in the SSFLC orientation state shown in FIG. 1, both C1 and C2 orientation states are generally
By satisfying the relationship of δ, the liquid crystal molecules 14 are formed in the virtual cone 15 in substantially the entire thickness direction including the kink position of the smectic layer 16 having the chevron structure (the bent portion at the center between the substrates) between the substrates 11 and 12 when no voltage is applied. Stable within 2
Position and a bistable state develops.

【0019】図2(a)及び(b)は、それぞれ図1
(a)及び(b)に示すC1配向状態とC2配向状態の
それぞれにおける仮想コーン15の底面17上への液晶
分子の射影を示すものであり、液晶分子が14a及び1
4bの双安定状態(射影18a、18b)をとることを
示している。
FIGS. 2A and 2B respectively show FIGS.
9A and 9B show projections of liquid crystal molecules onto the bottom surface 17 of the virtual cone 15 in the C1 alignment state and the C2 alignment state shown in FIGS.
4b shows a bistable state (projections 18a, 18b).

【0020】液晶が上記のような双安定性の配向状態を
呈する素子では、一対のクロスニコル下の偏光板のう
ち、双安定状態の一方の平均分子軸(液晶分子の位置)
に偏光軸を合わせて、双安定状態間のスイッチングを行
い、黒(暗状態)及び白(明状態)の表示を行う。この
スイッチングは、例えば一方の状態から他方の状態のド
メインの生成により、即ちドメインウォールの生成及び
消滅を伴ってなされる。但し、このようなスイッチング
メカニズムを用いて表示を行う場合、基本的には黒及び
白の2値表示しかできず、黒白間の階調(中間調)の表
示は困難である。
In an element in which the liquid crystal exhibits a bistable alignment state as described above, one of the pair of polarizing plates under crossed Nicols has one average molecular axis in the bistable state (position of liquid crystal molecules).
, The switching between the bistable states is performed, and the display in black (dark state) and white (bright state) is performed. This switching is performed, for example, by generating a domain from one state to the other state, that is, accompanied by generation and disappearance of a domain wall. However, when display is performed using such a switching mechanism, basically, only binary display of black and white can be performed, and it is difficult to display a gray scale (halftone) between black and white.

【0021】これに対し、本発明の液晶素子において
は、カイラルスメクチック液晶を用いた素子において階
調表示を実現すべく、図1及び図2に示すようなメモリ
性(双安定性)を消失させ、印加電圧によって液晶分子
の位置が連続的に可変となるようにしたものである。こ
の設定のため、本発明においては好ましくは等方相(I
so)−コレステリック相(Ch)−SmC*、或い
は、Iso−SmC*の相転移系列を示す液晶材料を用
いる。
On the other hand, in the liquid crystal device of the present invention, in order to realize gradation display in a device using a chiral smectic liquid crystal, the memory property (bistability) as shown in FIGS. 1 and 2 is lost. The position of the liquid crystal molecules is made continuously variable by an applied voltage. Due to this setting, in the present invention, the isotropic phase (I
A liquid crystal material exhibiting a phase transition series of (so) -cholesteric phase (Ch) -SmC * or Iso-SmC * is used.

【0022】図3(a)に、液晶素子において、少なく
とも降温下でCh−SmA−SmC*相転移系列を示す
液晶材料の層(スメクチック層)構造の形成過程を、図
3(b)に少なくとも降温下でCh−SmC*相転移系
列を示す液晶材料の層構造形成過程を示す。同図におい
て、矢印Rは素子における平均一軸配向処理軸の方向で
ある。液晶分子14は、電圧を印加した際に仮想コーン
15域の壁面に沿ってスイッチングし得ることとする。
FIG. 3A shows a process of forming a layer (smectic layer) structure of a liquid crystal material exhibiting a Ch-SmA-SmC * phase transition sequence at least at a reduced temperature in a liquid crystal device. 4 shows a process of forming a layer structure of a liquid crystal material exhibiting a Ch-SmC * phase transition series at a lower temperature. In the figure, the arrow R indicates the direction of the average uniaxial orientation processing axis in the device. The liquid crystal molecules 14 can be switched along the wall surface of the virtual cone 15 when a voltage is applied.

【0023】ここで、”平均一軸配向処理軸”とは、素
子を構成する両基板の液晶に接する面において一軸配向
処理が施され、その方向(例えばラビング方向)が平行
で同一方向であるか互いに逆方向(反平行)である場
合、並びに一方の基板にのみ一軸配向処理が施されてい
る場合では、その一軸配向処理の軸自体に相当し、両基
板において一軸配向処理が施された方向(例えばラビン
グ方向)が互いにクロスしている場合には、両方の一軸
配向処理軸の中心方向の軸、即ちクロス角の1/2の方
向に相当する。また、平均一軸配向処理軸の”方向”と
は、例えば当該配向処理がなされた基板近傍における液
晶分子の基板に対して立ち上がっている、即ちプレチル
トを生じる側への方向であり、一方の基板にのみ一軸配
向処理が施されている場合及び両基板において一軸配向
処理が施され、その方向(例えばラビング方向)が平行
で同一方向である場合は、その処理方向自体であり、両
基板に互いに平行で逆方向の処理が施されている(反平
行)場合、いずれか一方の基板での処理方向であり、両
基板において一軸配向処理が施された方向(例えばラビ
ング方向)が互いにクロスしている場合では、その中心
軸の方向である。
Here, the "average uniaxial alignment processing axis" means that the uniaxial alignment processing is performed on the surfaces of both substrates constituting the element which are in contact with the liquid crystal, and the directions (for example, rubbing directions) are parallel and the same direction. When the directions are opposite to each other (anti-parallel) and when only one of the substrates has been subjected to the uniaxial orientation processing, it corresponds to the axis itself of the uniaxial orientation processing, and the direction in which the uniaxial orientation processing has been applied to both substrates. When the rubbing directions (for example, rubbing directions) cross each other, they correspond to the axes in the center direction of both the uniaxial orientation processing axes, that is, half the cross angle. Further, the “direction” of the average uniaxial alignment processing axis is, for example, a direction in which liquid crystal molecules stand up with respect to the substrate in the vicinity of the substrate on which the alignment processing has been performed, that is, a direction to a side where pretilt occurs, and When only uniaxial orientation processing is performed and when uniaxial orientation processing is performed on both substrates and the direction (for example, the rubbing direction) is parallel and the same direction, the processing direction itself is used, and the two substrates are parallel to each other. In the case where the processing in the opposite direction is performed (anti-parallel), the processing direction is on one of the substrates, and the direction (for example, the rubbing direction) on which the uniaxial alignment processing is performed on both substrates crosses each other. In that case, it is the direction of its central axis.

【0024】図3(a)に示すように、相転移系列中に
SmA相を有する液晶材料の場合、SmA相においてス
メクチック層法線方向(紙面横方向矢印LN)と一軸配
向処理方向が一致するように液晶分子14が配列しスメ
クチック層構造を形成する。そして、SmC*相では、
液晶分子14はスメクチック層法線方向LNからチルト
し、仮想コーン15のエッジ近傍もしくはその若干内側
の位置で安定化する。
As shown in FIG. 3A, in the case of a liquid crystal material having an SmA phase in the phase transition series, the direction of the normal direction of the smectic layer (the horizontal arrow LN in the drawing) coincides with the direction of the uniaxial alignment treatment in the SmA phase. Thus, the liquid crystal molecules 14 are arranged to form a smectic layer structure. And in the SmC * phase,
The liquid crystal molecules 14 tilt from the smectic layer normal direction LN and stabilize near the edge of the virtual cone 15 or at a position slightly inside the edge.

【0025】一方、本発明で好適に用いられる図3
(b)に示すようにSmA相を含まない相転移系列で
は、例えばCh相からSmC*相に相転移する過程で、
液晶分子14はスメクチック層法線方向LNに対して傾
くように、且つ平均一軸配向処理方向Rに沿って配列し
スメクチック層構造が形成される。即ち、層法線方向L
Nが平均一軸配向処理方向Rとずれた方向に形成される
ことになる。特に本発明は、液晶分子14はSmC*
内の温度域で、仮想コーン15のエッジの位置で安定化
するように調整される。
On the other hand, FIG. 3 preferably used in the present invention
As shown in (b), in the phase transition series that does not include the SmA phase, for example, during the phase transition from the Ch phase to the SmC * phase,
The liquid crystal molecules 14 are arranged so as to be inclined with respect to the normal direction LN of the smectic layer and along the average uniaxial alignment processing direction R to form a smectic layer structure. That is, the layer normal direction L
N is formed in a direction shifted from the average uniaxial orientation processing direction R. In particular, the present invention is adjusted so that the liquid crystal molecules 14 are stabilized at the position of the edge of the virtual cone 15 in the temperature range within the SmC * phase.

【0026】図3(a)及び(b)のいずれの場合も、
例えば図1及び図2に示すような液晶分子14がシェブ
ロン構造の双安定配向状態、即ち基板と実質的に平行な
2状態で安定になるべきであるが、図3(b)に示す場
合、一軸配向処理の束縛力が強くなり、この2状態のう
ちの一方のみが安定となり(単安定化し)、メモリ性が
消失することになる。
In each of FIGS. 3A and 3B,
For example, the liquid crystal molecules 14 as shown in FIGS. 1 and 2 should be stable in a bistable alignment state of a chevron structure, that is, in two states substantially parallel to the substrate. In the case shown in FIG. The binding force of the uniaxial orientation treatment becomes stronger, and only one of the two states becomes stable (monostable), and the memory property is lost.

【0027】以下にこの単安定化現象について具体的に
述べる。Ch−SmC*相転移系列を示す液晶材料で
は、上述のように層法線方向と一軸配向処理方向とがず
れて配向する。従ってSmC*相において液晶分子がコ
ーン上、且つ基板面に平行になる2つの分子位置をそれ
ぞれU1,U2とした場合、前記いずれか一方の分子位
置のうち、一軸配向処理方向とのなす角度が小さい方が
安定となり双安定性が崩れることになる。
Hereinafter, this mono-stabilization phenomenon will be specifically described. In the liquid crystal material exhibiting the Ch-SmC * phase transition series, the layer normal direction and the uniaxial alignment processing direction are misaligned as described above. Accordingly, when two molecular positions where the liquid crystal molecules are on the cone and parallel to the substrate surface in the SmC * phase are respectively U1 and U2, the angle formed by one of the molecular positions with the uniaxial alignment processing direction is Smaller is more stable, and the bistability is broken.

【0028】しかしながら、この一軸配向処理の強度が
限りなくゼロに近い場合を仮定すると、一軸配向処理方
向と層法線方向とのなす角度の如何によらず、U1とU
2の安定性(ポテンシャル)の差異は見られないはずで
ある(図4(a))。従って、Ch−SmC*相転移系
列を示す材料を用いたとしても、双安定性を有する素子
が実現することは可能である。
However, assuming that the intensity of the uniaxial orientation treatment is infinitely close to zero, irrespective of the angle between the uniaxial orientation treatment direction and the layer normal direction, U1 and U1
No difference in the stability (potential) of No. 2 should be seen (FIG. 4 (a)). Therefore, even if a material exhibiting the Ch-SmC * phase transition series is used, a device having bistability can be realized.

【0029】次いで、一軸配向処理を施しているものの
その強度が十分でない場合(図4(b))、U1とU2
においてポテンシャルに差異が発生し、双安定性が崩れ
ることになる。しかしながら、この図4(b)の状態で
は、双安定の一方の状態が安定ではあるものの、もう一
方の状態に関しても準安定な配向状態として存在するこ
とになる。このような配向状態では、例えば三角波応答
時においてヒステリシスが非常に大きく、急峻なしきい
値特性が観測されたり、電気的にある一定の直流バイア
スを印加することにより双安定性が再び発現する等とい
った現象が観測される。つまり、こうした十分な単安定
性が実現されていない素子では、アクティブマトリクス
による連続階調制御が困難となることが考えられる一
方、図4(c)に示すように一軸配向処理の束縛力を十
分に強くすることにより、準安定な状態の存在がなく、
完全に単安定化することが可能となり、連続階調制御特
性が大きく向上することになる。
Next, when the uniaxial orientation treatment is performed but the strength is not sufficient (FIG. 4B), U1 and U2
, A difference occurs in the potential, and the bistability is lost. However, in the state of FIG. 4B, one of the bistable states is stable, but the other state also exists as a metastable alignment state. In such an orientation state, for example, the hysteresis is very large at the time of triangular wave response, a steep threshold characteristic is observed, and bistability is re-expressed by applying a certain DC bias electrically. A phenomenon is observed. In other words, in such an element that does not realize sufficient monostability, it is considered that continuous tone control using an active matrix may be difficult. On the other hand, as shown in FIG. , There is no metastable state,
This makes it possible to achieve complete monostable, and the continuous tone control characteristics are greatly improved.

【0030】また、図4(a)における双安定エネルギ
ー障壁の高さに関しては、液晶材料特性やセル構成にも
依存して変化すると考えられる。つまり、定性的にはこ
のエネルギー障壁の高さは、液晶素子自身が作り出す反
電場量によって変化すると推察される。従って、準安定
状態が存在しないよう液晶素子を設計するためには、内
部反電場量が大きくなるようにセル設計することでエネ
ルギー障壁の高さを予め低く設定しておくことが望まし
い。例えば、配向膜として絶縁性の十分高いポリイミド
配向膜を上下両基板に配設しておくことが望ましい。
The height of the bistable energy barrier in FIG. 4A is considered to change depending on the liquid crystal material characteristics and the cell configuration. That is, qualitatively, it is assumed that the height of the energy barrier changes depending on the amount of anti-electric field generated by the liquid crystal element itself. Therefore, in order to design a liquid crystal element such that a metastable state does not exist, it is desirable to previously set the height of the energy barrier low by designing a cell so as to increase the amount of internal counter electric field. For example, it is desirable to provide a polyimide alignment film having sufficiently high insulation properties on both the upper and lower substrates as the alignment film.

【0031】図3(b)に示すCh−SmC*相転移の
際、図5に示すように2通りの異なった層法線方向(L
1及びLN2)を示すスメクチック層構造が形成するこ
とが考えられる。この時、カイラルスメクチック液晶を
狭持するセルの上下一対の基板の一軸配向処理の状態
(処理方向等の条件、配向材料等)が完全に対称であれ
ば図5に示すような2つのスメクチック層構造が均等な
割合で形成される。
At the time of the Ch-SmC * phase transition shown in FIG. 3B, as shown in FIG. 5, two different layer normal directions (L
It is considered that a smectic layer structure showing N 1 and LN 2 ) is formed. At this time, if the uniaxial alignment state (conditions such as processing direction, alignment material, etc.) of the pair of upper and lower substrates of the cell holding the chiral smectic liquid crystal is completely symmetric, the two smectic layers as shown in FIG. The structures are formed in even proportions.

【0032】本発明の液晶素子においては、先ず適切な
液晶材料を用い、セルの設計を調製し、さらに液晶材料
のCh−SmC*相転移或いはIso−SmC*相転移の
過程においてセル内の内部電位に偏りを持たせるような
処理を施すことによって、図5に示す2つの層構造のう
ち一方の層構造のみに揃え、即ち平均一軸配向処理軸と
スメクチック層法線方向のズレ方向が一定となるように
し、液晶分子14を仮想コーン15の一エッジに単安定
化させ、そのメモリ性を消失させたSmC*相の配向状
態を得る。この内部電位の偏りの持たせ方として、 1)Ch−SmC*相転移の際、またはIso−SmC*
相転移の際に一対の基板間に正負いずれかのDC電圧を
印加する。 2)上下一対の基板に異なる材料からなる配向膜(配向
制御膜)を用いる。 3)上下一対の基板の配向膜の処理法(膜の形成条件、
ラビング強度、UV照射等の処理条件)を変える。 4)上下一対の基板の配向膜の下地に設ける層の膜種ま
たは膜厚を変える。 など、様々な方法が考えられるが、いずれの手段を用い
ても良い。
In the liquid crystal device of the present invention, first, an appropriate liquid crystal material is used, a cell design is prepared, and further, the inside of the cell is changed during the Ch-SmC * phase transition or the Iso-SmC * phase transition of the liquid crystal material. By performing a process for giving a bias to the potential, only one of the two layer structures shown in FIG. 5 is aligned, that is, the deviation direction between the average uniaxially oriented axis and the normal direction of the smectic layer is constant. As a result, the liquid crystal molecules 14 are mono-stabilized to one edge of the virtual cone 15 to obtain an SmC * phase alignment state in which the memory property is lost. The method of imparting the bias of the internal potential is as follows : 1) At the time of Ch-SmC * phase transition or Iso-SmC *
During the phase transition, a positive or negative DC voltage is applied between the pair of substrates. 2) An alignment film (alignment control film) made of different materials is used for a pair of upper and lower substrates. 3) A method for treating an alignment film on a pair of upper and lower substrates (film formation conditions,
(Treatment conditions such as rubbing intensity and UV irradiation) are changed. 4) The type or thickness of a layer provided under the alignment film of the pair of upper and lower substrates is changed. Although various methods are conceivable, any of them may be used.

【0033】特に1)によるDC印加条件としては、D
Cを長時間印加することによって配向膜自体が永久双極
子を有する変化(エレクトレット化)を避けるために、
DCはCh−SmC*相転移近傍において、層方向を一
方向に揃えるのに必要且つ最小限の印加時間にとどめて
おくことが好ましい。具体的には100mV以上10V
以下の範囲でのDC電圧を印加することが好ましい。
In particular, as a DC application condition according to 1), D
In order to avoid a change (electretization) in which the alignment film itself has a permanent dipole by applying C for a long time,
In the vicinity of the Ch-SmC * phase transition, it is preferable that the DC be applied for a minimum time necessary for aligning the layers in one direction. Specifically, 100mV or more and 10V
It is preferable to apply a DC voltage in the following range.

【0034】上述したような液晶材料及び上記2)〜
4)で設定される配向膜及び液晶材料中のイオンはTF
T駆動に悪影響を及ぼさないよう極力低減しておくこと
が望ましい。
The liquid crystal material as described above and the above 2) to
The ions in the alignment film and the liquid crystal material set in 4) are TF
It is desirable to reduce as much as possible so as not to adversely affect the T drive.

【0035】次いで、本発明の液晶素子の配向状態、即
ち図5に示すようなSmC*相での層構造の一方を優先
的に形成した配向状態を有するセルにおいて、電圧に対
する液晶分子14の反転挙動について図6及び図7を参
照して説明する。図6には、電圧印加による液晶の仮想
コーン15内での液晶分子の挙動についてのモデル、図
7には、当該液晶のセル内での配向状態について、セル
上面から見た場合、側面から見た場合、仮想コーン底面
への射影で見た場合のモデルを示している。
Next, in a cell having an alignment state of the liquid crystal element of the present invention, that is, an alignment state in which one of the layer structures in the SmC * phase is preferentially formed as shown in FIG. The behavior will be described with reference to FIGS. FIG. 6 shows a model of the behavior of liquid crystal molecules in the virtual cone 15 of the liquid crystal due to voltage application, and FIG. 7 shows the orientation state of the liquid crystal in the cell when viewed from the top of the cell and when viewed from the side. In this case, the model when viewed from the projection on the bottom surface of the virtual cone is shown.

【0036】図6(b)に示すような電圧無印加時にお
いては液晶分子14はほぼ平均一軸配向処理方向(矢印
R)に沿って、且つ液晶分子が電圧印加によりスイッチ
ングを行う仮想コーン15の一端(エッジ)側に安定的
に配列する。この、液晶分子14が仮想コーン15のエ
ッジに単安定する状態をとる場合としては、スメクチッ
ク層構造が実質的にブックシェルフ構造(層傾斜角δが
3°以下)であり液晶分子14のプレチルト角が極めて
小さい場合(図7(a)に示す配向状態)、或いはスメ
クチック層構造が斜めブックシェルフ構造であり、層傾
斜角δがプレチルト角にほぼ一致したような場合(図7
(b)に示す配向状態)が考えられる。
When no voltage is applied as shown in FIG. 6B, the liquid crystal molecules 14 are substantially along the average uniaxial alignment processing direction (arrow R), and the virtual cones 15 in which the liquid crystal molecules switch by applying a voltage. Stably arranged at one end (edge) side. In the case where the liquid crystal molecules 14 are in a state of being monostable at the edge of the virtual cone 15, the smectic layer structure is substantially a bookshelf structure (layer tilt angle δ is 3 ° or less) and the pretilt angle of the liquid crystal molecules 14 is Is extremely small (the orientation state shown in FIG. 7A) or when the smectic layer structure is an oblique bookshelf structure and the layer inclination angle δ substantially matches the pretilt angle (FIG. 7A).
(The orientation state shown in (b)).

【0037】ここで、一軸配向処理方向Rに偏光軸の一
方(P)を一致させたクロスニコル(図6(d))下に
セルを配置し、液晶を透過する光量を最低状態(最小透
過率)にして暗状態(黒状態)を表示する。尚、本発明
においては、液晶に第二の極性の電圧を加えた場合及び
電圧無印加の状態での透過率を第一の透過率、液晶に第
一の極性の電圧を加えた場合に液晶が呈する透過率を第
二の透過率とする。また、本発明において「透過率」と
は「光透過率」を示すものである。
Here, the cells are arranged under crossed Nicols (FIG. 6 (d)) in which one of the polarization axes (P) coincides with the uniaxial alignment processing direction R, and the amount of light passing through the liquid crystal is kept in the minimum state (minimum transmission). Ratio) to display a dark state (black state). In the present invention, when a voltage of the second polarity is applied to the liquid crystal, the transmittance in the state where no voltage is applied is the first transmittance, and when the voltage of the first polarity is applied to the liquid crystal, Is the second transmittance. In the present invention, “transmittance” indicates “light transmittance”.

【0038】そして、例えば液晶の有する屈折率異方性
Δn、セル厚をdとし、Δndを可視光の2分の1波長
近傍に設定した場合、上記図6(b)に示すような配向
状態に対し、第一の極性(図6の場合、正極性)の電圧
を印加したときには図6(c)に示すように、液晶分子
14は電圧無印加時の位置に対して電圧の極性に応じた
方向にチルト(スイッチング)する。このチルトの角度
は印加電圧の大きさに応じたものとなる。一方、上記第
一の極性と逆極性の第二の極性(図6の場合、負極性)
の電圧を加えた時には、液晶分子14は電圧無印加時と
同様の位置にとどまる。こうして、第一の極性(正極
性)の電圧を印加したときには、その電圧絶対値が大き
くなるに伴い、セル内の液晶の透過率が増加し、該液晶
を透過する光量が変化して大きくなり、液晶分子14が
仮想コーン15内の所定の位置にチルトした状態(第二
の透過率の最大値)となった際に、電圧無印加時の透過
光量の大きさと最も異なる最大透過光量が得られる。負
の電圧を印加した場合は、液晶の透過率は変化せず(第
一の透過率のまま)、液晶を透過する光量は最低の状態
のまま維持される。
When, for example, the refractive index anisotropy Δn of the liquid crystal and the cell thickness are d and Δnd is set in the vicinity of half the wavelength of visible light, the alignment state as shown in FIG. On the other hand, when a voltage of the first polarity (positive in the case of FIG. 6) is applied, as shown in FIG. 6C, the liquid crystal molecules 14 move according to the polarity of the voltage with respect to the position where no voltage is applied. Tilt (switch). The tilt angle depends on the magnitude of the applied voltage. On the other hand, a second polarity opposite to the first polarity (in the case of FIG. 6, negative polarity)
Is applied, the liquid crystal molecules 14 remain at the same position as when no voltage is applied. Thus, when a voltage of the first polarity (positive polarity) is applied, as the absolute value of the voltage increases, the transmittance of the liquid crystal in the cell increases, and the amount of light transmitted through the liquid crystal changes to increase. When the liquid crystal molecules 14 are tilted to a predetermined position in the virtual cone 15 (the maximum value of the second transmittance), a maximum transmitted light amount most different from the transmitted light amount when no voltage is applied is obtained. Can be When a negative voltage is applied, the transmittance of the liquid crystal does not change (the first transmittance remains), and the amount of light transmitted through the liquid crystal is maintained at the minimum.

【0039】ここで、例えば図6(d)に示すような一
対の偏光板を用いる場合、正極性電圧印加時における液
晶分子14の最大チルトの状態における、電圧無印加時
の液晶分子14の位置を基準としたチルトの角度が45
°より小さい場合では、液晶分子14が仮想コーン15
のエッジにある時、即ち最大チルトの状態において、正
極性電圧印加時での最大透過光量が得られる。一方、上
記チルトの角度が45°以上である場合には、液晶分子
14が仮想コーン15のエッジの内側にある時におい
て、正極性電圧印加の際の最大透過光量が得られる。
Here, for example, when a pair of polarizing plates as shown in FIG. 6D is used, the position of the liquid crystal molecules 14 when no voltage is applied in the maximum tilt state of the liquid crystal molecules 14 when a positive voltage is applied The tilt angle is 45
When the angle is smaller than °, the liquid crystal molecules 14
, That is, in the maximum tilt state, the maximum transmitted light amount when the positive voltage is applied can be obtained. On the other hand, when the tilt angle is 45 ° or more, when the liquid crystal molecules 14 are inside the edge of the imaginary cone 15, the maximum amount of transmitted light when a positive voltage is applied is obtained.

【0040】上述したような液晶分子のスイッチング挙
動を示す素子の電圧(V)−透過率(T)特性の例、特
に正極性電圧印加の際に液晶分子が最大チルト状態とな
るときに最大透過率が得られる場合の素子の特性を図8
に示す。正極性の電圧印加時にはその電圧値に沿って液
晶分子のチルトにより透過率(第二の透過率)が上昇
し、電圧V1以上で最大透過率T1を示す。一方負極性の
電圧印加時には、その電圧値(絶対値)によらず液晶分
子がチルトせず、−V1であっても透過率は電圧無印加
時と同様に0(第一の透過率)である。
An example of the voltage (V) -transmittance (T) characteristic of an element exhibiting the switching behavior of liquid crystal molecules as described above, particularly, the maximum transmission when the liquid crystal molecules are in a maximum tilt state when a positive voltage is applied. FIG. 8 shows the characteristics of the element when the ratio can be obtained.
Shown in When a positive polarity voltage is applied, the transmittance (second transmittance) increases due to the tilt of the liquid crystal molecules along the voltage value, and shows a maximum transmittance T 1 at a voltage V 1 or higher. On the other hand, when a negative voltage is applied, the liquid crystal molecules do not tilt regardless of the voltage value (absolute value), and the transmittance is 0 (first transmittance) as in the case where no voltage is applied even at −V 1. It is.

【0041】本発明の液晶素子の図6及び図7に示すよ
うな配向状態及び図8に示すような特性を、一般的なT
FTを備えたアクティブマトリクスタイプの液晶素子に
適用し、交流的な駆動波形を印加し、液晶部分を光シャ
ッターとして機能させ、一極性の電圧印加期間(例えば
図8に示す正極性側の電圧印加による光学応答特性を利
用する期間)と逆極性の電圧印加期間(例えば図8に示
す負極性側の電圧印加による光学応答特性を利用する期
間)を組み合わせることで、時間開口率を50%以下に
する方式と同等の効果を得ることができる。こうして複
雑な周辺回路等を用いることなく、動画質の向上した液
晶素子を実現することが可能となる。
The alignment state as shown in FIGS. 6 and 7 and the characteristic as shown in FIG.
The present invention is applied to an active matrix type liquid crystal element having an FT, applying an AC drive waveform, causing the liquid crystal portion to function as an optical shutter, and applying a unipolar voltage (for example, a positive voltage application shown in FIG. 8). The time aperture ratio is reduced to 50% or less by combining the voltage application period of the opposite polarity (for example, the period of using the optical response characteristic by applying the voltage on the negative polarity side shown in FIG. 8). The same effect can be obtained as in the method of performing the above. Thus, a liquid crystal element with improved moving image quality can be realized without using complicated peripheral circuits and the like.

【0042】次いで、本発明の液晶素子の配向状態にお
ける液晶分子の反転メカニズムについて説明する。
Next, the mechanism of inversion of liquid crystal molecules in the alignment state of the liquid crystal device of the present invention will be described.

【0043】図1及び図2に示すSSFLCでの液晶分
子の配向状態では、液晶分子14が双安定状態間をスイ
ッチングするためには、所定の高さのエネルギー障壁を
超えることが必要であり、このエネルギー障壁の存在が
双安定性の起源となっている。これに対し、本発明の液
晶素子における、例えば図6に示すような配向状態で
は、液晶分子14がSSFLCでの双安定ポテンシャル
の一方側に近い位置で極端に安定化された状態となって
いる。これにより、安定状態が一つしか存在せず、印加
電圧の大きさに応じた安定状態がアナログ的に存在し、
且つ印加電圧と安定な分子位置が一対一で対応するた
め、連続的且つドメインの生成を伴わない反転が実現で
きる。
In the alignment state of the liquid crystal molecules in the SSFLC shown in FIGS. 1 and 2, in order for the liquid crystal molecules 14 to switch between the bistable states, it is necessary to exceed an energy barrier having a predetermined height. The existence of this energy barrier is the origin of bistability. On the other hand, in the liquid crystal element of the present invention, in the alignment state as shown in FIG. 6, for example, the liquid crystal molecules 14 are extremely stabilized at a position near one side of the bistable potential in SSFLC. . As a result, only one stable state exists, and a stable state corresponding to the magnitude of the applied voltage exists in an analog manner.
In addition, since the applied voltage and the stable molecular position correspond one-to-one, inversion can be realized continuously and without domain generation.

【0044】上記エネルギー障壁(ポテンシャル)の状
態のモデルを図9及び図10に示す。
FIGS. 9 and 10 show models of the state of the energy barrier (potential).

【0045】図9(a)及び(b)はSSFLCにおけ
る双安定配向状態でのポテンシャルの状態をC1配向状
態、C2配向状態のそれぞれについて示したものであ
る。A1及びA2は双安定状態のそれぞれの状態のポテ
ンシャルを示す。これらの図より明らかなように、C1
配向、C2配向によって上記ポテンシャルの状態が若干
異なってくる。SSFLCにおいてC1配向である場
合、液晶−基板界面での液晶分子の開き角はC2配向で
ある場合よりも大きくなるため(図2(a)及び(b)
における基板界面付近の射影参照)、エネルギー障壁の
高さも高くなる。
FIGS. 9A and 9B show potential states in the bistable orientation state in the SSFLC for the C1 orientation state and the C2 orientation state, respectively. A1 and A2 indicate the potential of each state of the bistable state. As is clear from these figures, C1
The state of the potential slightly differs depending on the orientation and the C2 orientation. In the case of CSF orientation in SSFLC, the opening angle of liquid crystal molecules at the liquid crystal-substrate interface is larger than that in the case of C2 orientation (FIGS. 2A and 2B).
), The height of the energy barrier is also increased.

【0046】一方、図10(a)及び(b)には、本発
明の液晶素子における配向状態でのポテンシャルの状態
をC1配向状態、C2配向状態のそれぞれについて示し
たものである。B1は、電圧無印加での液晶分子のポテ
ンシャル(図6(b)の場合)、B2は一方の極性の電
圧の印加による最大チルトでの液晶分子のポテンシャル
(図6(c)の場合)を示す。
On the other hand, FIGS. 10A and 10B show the potential states in the alignment state in the liquid crystal element of the present invention for the C1 alignment state and the C2 alignment state, respectively. B1 is the potential of the liquid crystal molecules when no voltage is applied (in the case of FIG. 6B), and B2 is the potential of the liquid crystal molecules at the maximum tilt by applying a voltage of one polarity (in the case of FIG. 6C). Show.

【0047】上述のSSFLCの場合で示したようなC
1配向、C2配向という双安定状態間のエネルギー障壁
の高さが異なる配向状態のそれぞれに対し、双安定状態
のうち一方を安定化させた場合にはそれぞれの駆動特性
が異なったものになってしまう。特にエネルギー障壁の
高いC1配向状態においては、図10(a)に示すよう
に、双安定ポテンシャルの一方(B1)が極端に安定化
された状態とした場合においても、双安定状態が2つ残
ったまま、或いは一方が準安定状態(B2もポテンシャ
ルのレベルは高いが周囲に比して安定)となってしまう
状態が発生する。これにより電圧印加による応答の際、
ある一定のポテンシャルに達するまでは印加電圧の大き
さに応じた安定状態がアナログ的に存在し、且つ印加電
圧と安定な分子位置が一対一で対応するため、連続的且
つドメインの生成を伴わない反転が実現できるものの、
ある一定のポテンシャルを超えた際に不連続な配向状態
を形成する、即ちドメインウォールの生成を伴った不連
続な反転挙動となることがある。
As shown in the case of SSFLC described above, C
When one of the bistable states is stabilized for each of the alignment states having different energy barrier heights between the bistable states of 1 orientation and C2 orientation, the respective driving characteristics are different. I will. In particular, in the C1 orientation state having a high energy barrier, as shown in FIG. 10A, two bistable states remain even when one of the bistable potentials (B1) is extremely stabilized. There remains a state in which one or both of them are in a metastable state (B2 also has a higher potential level but is more stable than the surroundings). As a result, when responding by applying a voltage,
Until a certain potential is reached, a stable state corresponding to the magnitude of the applied voltage exists in an analog manner, and the applied voltage and the stable molecular position correspond one-to-one, so it is continuous and does not involve domain generation. Although inversion can be achieved,
When a certain potential is exceeded, a discontinuous orientation state may be formed, that is, a discontinuous inversion behavior accompanied by generation of a domain wall may occur.

【0048】これに対し、C2配向状態では、双安定の
SSFLCである場合のエネルギー障壁が低いことか
ら、図10(b)に示すように、一方(B1)が極端に
安定化された状態とした場合にもB2の状態まで連続的
且つドメインの生成を伴わない反転が実現できている。
さらに、これらの図からC1配向の方が駆動電圧が高く
なり易いことが理解できる。
On the other hand, in the C2 orientation state, since the energy barrier in the case of bistable SSFLC is low, as shown in FIG. 10B, one (B1) is in an extremely stabilized state. In this case, inversion can be realized continuously up to the state of B2 without generation of a domain.
Furthermore, it can be understood from these figures that the driving voltage is more likely to be higher in the C1 orientation.

【0049】以上述べた点から、本発明の液晶素子にお
ける配向状態については、アナログ階調性能及び低駆動
電圧化の観点から、平行ラビングしたセルにおいてはC
2配向を用いることが望ましい。或いは、C1配向及び
C2配向が混在している配向状態の場合は、これらの特
性ばらつきを最小限に抑えるためにもプレチルト角が低
いことが望ましい。或いは、反平行ラビングであること
が望ましい。
As described above, the alignment state in the liquid crystal element of the present invention is determined in the parallel rubbed cell from the viewpoint of analog gray scale performance and low driving voltage.
It is desirable to use two orientations. Alternatively, in the case of an orientation state in which the C1 orientation and the C2 orientation are mixed, it is desirable that the pretilt angle be low in order to minimize variations in these characteristics. Alternatively, antiparallel rubbing is desirable.

【0050】本発明の液晶素子では、三角波印加時の電
圧−透過率曲線を求めた場合において若干のヒステリシ
スが存在する場合がある。但し、実際のTFTを備えた
素子の場合のように交流波形において駆動される場合に
は、三角波印加時のように白状態から中間調状態へと連
続的に光学変調されることはないため特に問題になるこ
とはない。即ち、図8に示す特性によれば、印加される
極性に応じて常に白黒の反転をしながら光学変調される
ことから、例えば白から中間調へと光学変調される際に
は、白状態から黒の配向状態を経由した後中間調の配向
状態へと変調されるため、交流を印加した際には一方の
極性では常に黒側にリセットされた後に書き込むという
駆動が実現されているため、前状態の履歴の影響を受け
ることが原理的にほとんどない。
In the liquid crystal device of the present invention, when a voltage-transmittance curve at the time of applying a triangular wave is obtained, there may be a slight hysteresis. However, in the case of driving with an AC waveform as in the case of an element having an actual TFT, the optical modulation is not continuously performed from the white state to the halftone state as in the case of applying a triangular wave. No problem. That is, according to the characteristics shown in FIG. 8, since the optical modulation is always performed while inverting the black and white in accordance with the applied polarity, for example, when the optical modulation is performed from white to halftone, the white state is changed. After passing through the black alignment state, the light is modulated into the halftone alignment state, so that when alternating current is applied, the drive is always reset to the black side with one polarity and then writing is performed. In principle, it is hardly affected by the state history.

【0051】本発明の第一の液晶素子においては、三角
波応答におけるヒステリシスパラメータ値Tdiff、及び
γ値が特定のレベルに設定されている。これらヒステリ
シスパラメータ値及びγ値を以下に定義する。
In the first liquid crystal device of the present invention, the hysteresis parameter value T diff and the γ value in the triangular wave response are set to specific levels. These hysteresis parameter values and γ values are defined below.

【0052】電圧無印加時に透過光量が0、即ち第一の
透過率が素子の最低透過率とした透過型素子に対して三
角波を印加し、該最低透過率を0%、最大透過率を10
0%として、横軸に印加電圧、縦軸に透過率というグラ
フを描画した時、図16に示したように、一方の極性の
電界に対しては光学応答が存在せず、もう一方の極性の
電界に対してのみ光学応答する。この時、低電圧から高
電圧へと変化する時に描画される曲線(立ち上がり曲
線)及び高電圧から低電圧へと変化する時に描画される
曲線(立ち下がり曲線)の2本が描画されるのが一般的
である。条件によっては、これら2本が完全に重なり合
って1本になる場合もある。
When no voltage is applied, a triangular wave is applied to a transmission type element in which the amount of transmitted light is 0, that is, the first transmittance is the minimum transmittance of the element, and the minimum transmittance is 0% and the maximum transmittance is 10%.
When a graph is drawn with the applied voltage on the horizontal axis and the transmittance on the vertical axis assuming 0%, as shown in FIG. 16, there is no optical response to the electric field of one polarity, and the other polarity. Optical response only to the electric field of At this time, two curves are drawn: a curve drawn when changing from low voltage to high voltage (rising curve) and a curve drawn when changing from high voltage to low voltage (falling curve). General. Depending on the conditions, the two may completely overlap and become one.

【0053】本発明ではγ値を立ち上がり曲線において
光量が最大となる時の透過率(第二の透過率の最大値)
を100%とし、透過率0%の状態の液晶に印加して透
過率が5%に達する電圧をV5%、透過率が0%の状態の
液晶に印加して透過率が95%となる電圧をV95%
し、γ=V95%/V5%と定義する。このγ値は1以上の
値となるが、1に近づくほどしきい値特性が急峻になり
階調制御が困難になる。逆にこの値が1より十分に大き
いと階調制御性に優れた素子特性が得られる。本発明第
一の液晶素子では該γの値を3以上に設定し、安定的な
階調制御を可能としたものである。
In the present invention, the γ value is the transmittance at the time when the amount of light is maximum in the rising curve (the maximum value of the second transmittance).
Is set to 100%, a voltage at which the transmittance reaches 5% when applied to a liquid crystal having a transmittance of 0% is V 5% , and a voltage at which the transmittance is 95% is applied to a liquid crystal having a transmittance of 0%. The voltage is defined as V 95%, and γ = V 95% / V 5% is defined. The γ value is 1 or more. However, as the γ value approaches 1, the threshold characteristics become steeper and the gradation control becomes more difficult. Conversely, if this value is sufficiently larger than 1, element characteristics excellent in gradation controllability can be obtained. In the first liquid crystal element of the present invention, the value of γ is set to 3 or more to enable stable gradation control.

【0054】また、三角波応答極性における立ち上がり
時において透過率が0%の液晶に印加して透過率が50
%となる電圧をVu、立ち下がり時において透過率が1
00%の液晶に印加して透過率が50%となる電圧をV
dと定義し、これらの平均値(Vu+Vd)/2の電圧を
印加した時にとりうる2つの透過率Tu[%]、T
d[%]の差Tdiff[%]を本発明におけるヒステリシ
スパラメータとして定義する。
When the liquid crystal having a transmittance of 0% is applied to the rising edge of the triangular wave response polarity, the transmittance becomes 50%.
% At V u , and a transmittance of 1 at the time of falling.
The voltage at which the transmittance becomes 50% when applied to 00% liquid crystal is V
d, and two transmittances Tu [%], T that can be obtained when a voltage of the average value (V u + V d ) / 2 is applied.
The difference T diff [%] of d [%] is defined as a hysteresis parameter in the present invention.

【0055】上記ヒステリシスに関しては、上述のよう
に実際の駆動時における影響は原理的にはほとんど考慮
しなくても良いが、Tdiff[%]がおよそ50%を超え
るような大きな値となった場合、前状態の履歴が実際の
駆動に影響する場合がある。これはTdiff[%]が大き
い場合には潜在的な双安定性素子特性が発現し、黒リセ
ット後においても前状態履歴が残存するためであろうと
推察される。従って、本発明の第一の液晶素子において
もヒステリシスパラメータTdiff[%]を単安定性の指
標として評価し、50%以下に設定している。
With respect to the hysteresis, as described above, the influence at the time of actual driving does not need to be considered in principle, but T diff [%] becomes a large value exceeding about 50%. In this case, the history of the previous state may affect actual driving. It is presumed that this is because when T diff [%] is large, potential bistable element characteristics appear and the previous state history remains even after black reset. Therefore, also in the first liquid crystal element of the present invention, the hysteresis parameter T diff [%] is evaluated as an index of monostability, and is set to 50% or less.

【0056】次に、本発明の第二の液晶素子について説
明する。本発明の第二の液晶素子は、アクティブマトリ
クス液晶素子であって、自発分極値及び内部イオンの許
容値が特定のレベルに設定されている。以下にこの点に
ついて説明するが、この説明中において、液晶及び内部
イオンの応答はゲートオン期間と比較すると十分遅い、
即ちゲートオン期間内での自発分極の反転及び内部イオ
ンの移動はわずかであるため、ゲートオン期間後の保持
時間内での問題として説明している(最も厳しい条件設
定である)。
Next, the second liquid crystal device of the present invention will be described. The second liquid crystal element of the present invention is an active matrix liquid crystal element, in which the spontaneous polarization value and the allowable value of internal ions are set to specific levels. This point will be described below. In this description, the response of the liquid crystal and internal ions is sufficiently slow as compared with the gate-on period.
That is, since the reversal of spontaneous polarization and the movement of internal ions during the gate-on period are slight, the problem is described as a problem within the retention time after the gate-on period (the most severe condition setting).

【0057】アクティブマトリクスセルには通常保持容
量(ストレージキャパシタンス)と呼ばれる容量Cs
液晶容量Clcと並列になるよう付与されているため、駆
動電圧Vopを印加した際には、液晶素子内には電荷Qと
してQ=Vop×(Clc+Cs)の電荷が注入される。次
いで、電荷注入された後、自発分極の反転及び内部イオ
ンの再配置、即ち液晶層に印加される電圧によってセル
内でイオンが移動し、セル厚方向で新たなイオン分布へ
と再構築される現象が発生する。
[0057] Since the capacitance C s is the active matrix cell, commonly referred to as storage capacitor (storage capacitance) is given to be in parallel to the liquid crystal capacitance C lc, upon applying a driving voltage V op is the liquid crystal element The charge of Q = V op × (C lc + C s ) is injected as the charge Q into the. Next, after charge injection, the inversion of spontaneous polarization and the rearrangement of internal ions, that is, ions move in the cell by the voltage applied to the liquid crystal layer, and are reconstructed into a new ion distribution in the cell thickness direction. The phenomenon occurs.

【0058】この電荷の移動量は、自発分極の反転分が
2×Ps、内部イオンの再配置分がQtであるため、
「2×Ps+Qt」だけの電荷が移動することになる。
[0058] Since the movement of the charge is reversed component of spontaneous polarization 2 × Ps, relocation of the internal ion is Q t,
The charge of “2 × Ps + Q t ” moves.

【0059】尚、ここでいうPsの値は、液晶配向の変
化に寄与した自発分極の値であって、液晶材料物性値で
いうところのPs値とは異なる場合がある。即ち、仮に
50%透過率を得るために液晶分子がセル内において5
0%分反転したと仮定すると、内部電荷の移動に寄与し
た自発分極値は液晶材料物性値でいうところのPs値
(Ps0)の50%の値となる。但し、飽和電圧以上の
電圧を与えられて、全液晶分子がスイッチングした場合
は、このPs値がPs0と等しくなるため、結局Ps値
は液材料物性値のPs値を考えればよい。
Note that the value of Ps here is a value of spontaneous polarization that has contributed to the change in the liquid crystal alignment, and may be different from the Ps value in the physical property values of the liquid crystal material. That is, if a liquid crystal molecule is 5% in the cell in order to obtain a 50% transmittance.
Assuming that it is inverted by 0%, the spontaneous polarization value that contributed to the transfer of the internal charge is 50% of the Ps value (Ps 0 ) in the physical property value of the liquid crystal material. However, when a voltage equal to or higher than the saturation voltage is applied and all the liquid crystal molecules are switched, the Ps value becomes equal to Ps 0, and thus the Ps value may be considered as the Ps value of the liquid material properties.

【0060】一方、内部イオンの再配置分Qtは、まさ
に実際の駆動条件(電圧及び周波数)で関与する分であ
る。
[0060] On the other hand, the relocation component Q t of the internal ion exactly is the partial involved in the actual driving condition (voltage and frequency).

【0061】液晶の抵抗値が低い場合は、オーミックな
抵抗成分を流れる電荷によってもセル内に残存する電荷
量Qresetが減少する。TFTを実際に駆動するにあた
り、60Hz駆動を想定した場合、1フレーム期間は1
6.7msであり、この期間内でオーミックな抵抗成分
による電圧減少分を10%以下にするためには、液晶の
体積抵抗値を5×1011Ωcm以上(2μm厚セルでの
実液晶抵抗値が1.0×108Ω)にする必要がある
(液晶の誘電率εを3.5〜7、セル厚を1〜2μmと
して、液晶層の容量は1.5〜6.2[nF/cm2
より、CR時定数で計算)。
When the resistance value of the liquid crystal is low, the charge amount Q reset remaining in the cell is reduced even by the charge flowing through the ohmic resistance component. In assuming that the TFT is actually driven at 60 Hz, one frame period is one time.
In order to reduce the voltage decrease due to the ohmic resistance component to 10% or less during this period, the volume resistance of the liquid crystal should be 5 × 10 11 Ωcm or more (the actual liquid crystal resistance in a 2 μm thick cell). Is 1.0 × 10 8 Ω (the dielectric constant ε of the liquid crystal is 3.5 to 7, the cell thickness is 1 to 2 μm, and the capacitance of the liquid crystal layer is 1.5 to 6.2 [nF / cm 2 ]
From the CR time constant).

【0062】逆に、上記の条件内であれば、電圧降下は
下記に説明するその他の要因が支配的になることにな
る。以下、オーミックな抵抗成分以外の要因による電圧
降下を説明する。
On the other hand, if the above conditions are satisfied, the voltage drop is dominated by other factors described below. Hereinafter, a voltage drop due to factors other than the ohmic resistance component will be described.

【0063】スイッチング完了及び内部イオンの再配置
が完了した後のセル内に残存する電荷量Qresetは、Q
reset=Vop×(Clc+Cs)−(2×Ps+Qt)とな
る。そして、上記式で表された残存電荷量から内部電圧
の値Vresetが決定され、この値と印加電圧Vopとの比
によって電圧保持率HVRが決定される。即ち、 HVR=Vreset/Vop =[{Vop×(Clc+Cs)−(2×Ps+Qt)}/(Clc+Cs)]/Vop =1−(2×Ps+Qt)/{Vop×(Clc+Cs)} となる。
After the completion of switching and the rearrangement of internal ions, the charge amount Q reset remaining in the cell is represented by Q
reset = V op × (C lc + C s) - a (2 × Ps + Q t) . Then, the value V reset of the internal voltage is determined from the residual charge amount represented by the above equation, and the voltage holding ratio HVR is determined by the ratio of this value to the applied voltage V op . That, HVR = V reset / V op = [{V op × (C lc + C s) - (2 × Ps + Q t)} / (C lc + C s)] / V op = 1- (2 × Ps + Q t) / {V op × (C lc + C s )}.

【0064】一般的な液晶ディスプレイとして、60H
z駆動のマトリクス駆動(1フレーム期間は16.7m
s)を想定し、液晶の誘電率εを3〜6、セル厚を1〜
2μmとして、液晶層の容量は1.3〜5.3[nF/
cm2]、駆動最大電圧を5Vとする。この時、上記式
の「Qt」の最大値は、5V、16.7msのパルス内
で測定されるQtとなる。ここで、10〜20インチサ
イズのXGA〜SXGAパネルを想定し、開口率をある
程度以上確保するためには、保持容量Csは、液晶層の
容量Clcの5倍以内とする必要がある。
As a general liquid crystal display, 60H
Matrix drive of z drive (16.7 m for one frame period)
s), the dielectric constant ε of the liquid crystal is 3 to 6, and the cell thickness is 1 to
When the thickness is 2 μm, the capacitance of the liquid crystal layer is 1.3 to 5.3 [nF /
cm 2 ], and the maximum drive voltage is 5 V. At this time, the maximum value of “Q t ” in the above equation is Q t measured in a pulse of 5 V and 16.7 ms. Here, assuming XGA~SXGA panels 10-20 inch, in order to secure the aperture ratio above a certain level, the storage capacitor C s is required to be within 5 times the capacity C lc of the liquid crystal layer.

【0065】電圧保持率の好ましい値を50%以上とす
ると、上記式の「2×Ps+Qt」は30[nC/c
2]以下にする必要がある。また、電圧保持率のより
好ましい値として80%以上とすると、「2×Ps+Q
t」は12[nC/cm2]以下にする必要がある。ま
た、ゲートオン期間(XGA〜SXGAパネルを想定し
た場合、ゲートオン期間は最小16.3μs)内にVop
×(Clc+Cs)だけの電荷注入が完了するよう、TF
Tのモビリティー値を設定する必要がある。
If the preferable value of the voltage holding ratio is 50% or more, “2 × Ps + Q t ” in the above equation is 30 [nC / c
m 2 ]. If the voltage holding ratio is more preferably 80% or more, “2 × Ps + Q
t ”needs to be 12 [nC / cm 2 ] or less. In addition, V op within the gate-on period (when the XGA to SXGA panel is assumed, the gate-on period is a minimum of 16.3 μs).
× (C lc + C s ) to complete the charge injection.
It is necessary to set the mobility value of T.

【0066】以上述べたように、こうしたイオン量の条
件、特に「2×Ps+Qt」の値を30[nC/cm2
以下、好ましくは12[nC/cm2]以下にするため
に液晶材料や配向膜材料を適宜選択し、必要に応じて精
製等を行う必要がある。
As described above, the condition of the ion amount, particularly the value of “2 × Ps + Q t ” is set to 30 [nC / cm 2 ].
In the following, it is necessary to appropriately select a liquid crystal material and an alignment film material in order to reduce the concentration to preferably 12 [nC / cm 2 ] or less, and to perform purification and the like as necessary.

【0067】本発明者等は、特に液晶組成物中のエステ
ル骨格を有している化合物の含有比率に着目し、鋭意検
討したところ、その「エステル骨格化合物の含有比率」
が50%以下であれば、5V、16.7msのパルス内
で測定される実効Qtを30[nC/cm2]以下にする
ことができ、さらにエステル骨格化合物の含有比率が2
0%以下であれば、5V、16.7msのパルス内で測
定される実効Qtを12[nC/cm2]以下にすること
ができる結果を得た。
The present inventors have paid special attention to the content ratio of the compound having an ester skeleton in the liquid crystal composition.
If but less 50%, 5V, can be an effective Q t measured in the pulse of 16.7ms to 30 [nC / cm 2] or less, the content ratio of more ester skeleton Compound 2
If less 0%, were obtained 5V, the result of the effective Q t measured in the pulse of 16.7ms can be 12 [nC / cm 2] or less.

【0068】ここで、Psの大きさは、カイラル成分の
比率を変えることでほぼ自由に(0〜数十の範囲で)設
定することが可能なため、Psが最小値0に近い場合を
想定した。
Here, since the magnitude of Ps can be set almost freely (in the range of 0 to several tens) by changing the ratio of the chiral component, it is assumed that Ps is close to the minimum value 0. did.

【0069】尚、特公平6−105332号公報には、
Ch−SmC*相転移系列を有する液晶材料を用いて、
電圧無印加時に単安定状態をとりうる液晶素子につい
て、交流駆動することが開示されている。しかしなが
ら、当該公報に記載の液晶素子では、印加電圧−透過光
強度を見ると、メモリ状態を有する電圧範囲が存在し、
ヒステリシスも大きく、印加電圧増加に対する透過率上
昇の仕方も実質的にしきい値を有しており、急峻である
が故にアクティブマトリクス駆動を用いても安定的な階
調制御を行うことができない。また、当該公報記載の素
子では、液晶材料としてエステル系化合物を主成分とし
て用いており、液晶材料中の不純物の除去が困難であ
り、液晶純度を十分に高くすることはできず、アクティ
ブマトリクス駆動における電圧保持率を確保できないと
いった観点から、当該駆動には不適である。
Incidentally, Japanese Patent Publication No. 6-105332 discloses that
Using a liquid crystal material having a Ch-SmC * phase transition series,
It is disclosed that AC driving is performed for a liquid crystal element that can be in a monostable state when no voltage is applied. However, in the liquid crystal element described in the publication, when looking at the applied voltage-transmitted light intensity, there is a voltage range having a memory state,
The hysteresis is large, and the manner in which the transmittance rises with an increase in the applied voltage substantially has a threshold value. Because of the steepness, stable gradation control cannot be performed even by using active matrix driving. Further, in the device described in this publication, an ester-based compound is used as a liquid crystal material as a main component, it is difficult to remove impurities in the liquid crystal material, and the liquid crystal purity cannot be sufficiently increased. Is not suitable for the drive from the viewpoint that the voltage holding ratio cannot be secured.

【0070】尚、上記した本発明第一の液晶素子及び第
二の液晶素子を組み合わせることも好ましく適用され
る。
The combination of the first liquid crystal element and the second liquid crystal element of the present invention is also preferably applied.

【0071】以下、図11を参照して本発明の液晶素子
の一実施形態について説明する。図11は本発明の液晶
素子の一実施形態の1画素の構成を模式的に示す断面図
である。同図に示す液晶素子80は、一対のガラス、プ
ラスチック等透明性の高い材料からなる基板81a,8
1b間にカイラルスメクチック液晶層85を狭持してな
る。
Hereinafter, an embodiment of the liquid crystal device of the present invention will be described with reference to FIG. FIG. 11 is a cross-sectional view schematically showing a configuration of one pixel of one embodiment of the liquid crystal element of the present invention. The liquid crystal element 80 shown in the figure includes a pair of substrates 81a and 81 made of a highly transparent material such as glass and plastic.
A chiral smectic liquid crystal layer 85 is sandwiched between 1b.

【0072】基板81a,81bには、それぞれカイラ
ルスメクチック液晶層85に電圧を印加するためのIn
23、ITO等の材料からなる電極82a、82bが設
けられている。上記電極は、単純マトリクスタイプの場
合(本発明第一の液晶素子の場合)には、例えばストラ
イプ状に形成され、互いに交差してマトリクス電極構造
を形成している。また、アクティブマトリクスタイプの
場合(本発明第一の液晶素子の好ましい形態、及び本発
明第二の液晶素子)には、一方の基板に画素毎に画素電
極をドット状に配置し、各画素電極にTFTやMIM
(Metal−Insulator−Metal)等の
アクティブ素子(スイッチング素子)を接続し、他方の
基板には一面或いは所定のパターン状に共通電極を設け
てアクティブマトリクス電極構造を形成する。
Each of the substrates 81a and 81b has an In for applying a voltage to the chiral smectic liquid crystal layer 85.
Electrodes 82a and 82b made of a material such as 2 O 3 and ITO are provided. In the case of a simple matrix type (in the case of the first liquid crystal element of the present invention), the electrodes are formed, for example, in a stripe shape, and cross each other to form a matrix electrode structure. In the case of the active matrix type (the preferred embodiment of the first liquid crystal element of the present invention and the second liquid crystal element of the present invention), pixel electrodes are arranged in a dot pattern on one substrate for each pixel, and each pixel electrode TFT and MIM
An active element (switching element) such as a metal-insulator-metal is connected, and a common electrode is provided on the other substrate on one surface or in a predetermined pattern to form an active matrix electrode structure.

【0073】電極82a,82b上には、必要に応じて
これらの電極間でのショートを防止する等の機能を持た
せたSiO2、TiO2、Ta25等の材料からなる絶縁
膜83a、83bがそれぞれ設けられる。
On the electrodes 82a and 82b, an insulating film 83a made of a material such as SiO 2 , TiO 2 , Ta 2 O 5 having a function of preventing a short circuit between the electrodes if necessary. , 83b are provided.

【0074】さらに、絶縁膜83a,83b上には、液
晶層85に接し、その配向状態を制御するべく機能する
配向膜84a,84bが設けられている。かかる配向膜
84a、84bの少なくとも一方には一軸配向処理が施
されている。かかる膜としては、例えば、ポリイミド、
ポリイミドアミド、ポリアミド、ポリビニルアルコール
等の有機材料を溶液塗工した膜の表面にラビング処理を
施したもの、或いはSiO等の酸化物、窒化物を基板に
対し斜め方向から所定の角度で蒸着した無機材料の斜法
蒸着膜を用いることができる。
Further, alignment films 84a and 84b which are in contact with the liquid crystal layer 85 and function to control the alignment state are provided on the insulating films 83a and 83b. At least one of the alignment films 84a and 84b is subjected to a uniaxial alignment process. As such a film, for example, polyimide,
A rubbing treatment is applied to the surface of a film obtained by applying a solution of an organic material such as polyimide amide, polyamide, or polyvinyl alcohol, or an inorganic material obtained by depositing an oxide or nitride such as SiO at a predetermined angle from a diagonal direction with respect to a substrate. An oblique deposition film of a material can be used.

【0075】尚、配向膜84a,84bについては、そ
の材料の選択、処理(一軸配向処理等)の条件等によ
り、液晶層85の液晶分子のプレチルト角(液晶分子の
配向膜付近で膜面に対してなす角度)が調整される。
The orientation films 84a and 84b may have a pretilt angle of the liquid crystal molecules of the liquid crystal layer 85 (a film surface near the orientation film of the liquid crystal molecules) depending on the selection of the material and the conditions of the treatment (uniaxial orientation treatment or the like). (The angle made with respect to).

【0076】尚、配向膜84a,84bがいずれも一軸
配向処理がなされた膜である場合、それぞれの膜の一軸
配向処理方向(特にラビング方向)を、用いる液晶材料
に応じて平行、反平行、或いは45°以下の範囲でクロ
スするように設定することができる。
When the orientation films 84a and 84b are both uniaxially oriented films, the uniaxial orientation direction (especially the rubbing direction) of each film may be parallel, anti-parallel, or parallel depending on the liquid crystal material used. Alternatively, it can be set to cross in a range of 45 ° or less.

【0077】尚、配向膜としては、少なくとも一方の基
板において有機膜を用い、且つリタデーションの値が、
有機配向膜が十分延伸されることが一軸配向規制の起源
と考えられることから、0.05nm以上の大きさとす
ることが好ましい。
As an alignment film, an organic film is used on at least one of the substrates, and the retardation value is
Since it is considered that the organic alignment film is sufficiently stretched as the origin of the uniaxial alignment control, the size is preferably 0.05 nm or more.

【0078】本発明の液晶素子において、電圧無印加時
の液晶分子(平均分子軸)の単安定化のためには一軸配
向規制力が十分大きいことが必要となる。この配向規制
力に関して、コレステリック液晶を用いて配向規制力を
評価する方法が内田ら(Liquid Crystal
s,5,p.1127(1989))によって提案され
ている。即ち、コレステリック相でのらせんピッチと配
向規制力とのトルクバランスによって決定される「実効
ねじれ角」を評価することにより配向規制力が評価でき
る。本発明でもこの考えを用いてこの一軸配向規制力を
以下のように定義する。
In the liquid crystal device of the present invention, it is necessary that the uniaxial alignment regulating force be sufficiently large in order to stabilize the liquid crystal molecules (average molecular axis) when no voltage is applied. Regarding this alignment regulating force, a method of evaluating the alignment regulating force using a cholesteric liquid crystal is disclosed in Uchida et al. (Liquid Crystal).
s, 5, p. 1127 (1989)). That is, the orientation regulating force can be evaluated by evaluating the “effective twist angle” determined by the torque balance between the helical pitch in the cholesteric phase and the orientation regulating force. In the present invention, this uniaxial orientation regulating force is defined as follows using this idea.

【0079】本発明の液晶素子においてCh相が存在す
る場合、Ch相におけるコレステリックピッチをp、及
びセル厚をdgとすると、配向規制力が存在しない場
合、セル内でのねじれ角をφとすると、dg/p=φ/
2πの関係となる。また、上下基板において平行に一軸
配向規制されており、配向規制力が無限大である場合に
はφはゼロになる。尚、このφの値は内田等の報告と同
様に、偏光顕微鏡下において旋光性を測定することによ
り容易に評価できる。すなわち、セル中では配向規制力
によって本来のピッチpより大きい仮想ピッチp*(=
2π・dg/φ)を有しており、p*=pの時配向規制力
はゼロ、p*=無限大の時配向規制力も無限大であると
言い換えることができる。
In the case where the Ch phase exists in the liquid crystal element of the present invention, the cholesteric pitch in the Ch phase is p and the cell thickness is d g. In the absence of the alignment regulating force, the twist angle in the cell is φ. Then, d g / p = φ /
The relationship is 2π. Further, when the uniaxial orientation is regulated in parallel on the upper and lower substrates, and the orientation regulating force is infinite, φ becomes zero. The value of φ can be easily evaluated by measuring the optical rotation under a polarizing microscope as in the report by Uchida et al. That is, in the cell, the virtual pitch p * (= larger than the original pitch p) due to the alignment regulating force.
2π · d g / φ) has a, p * = alignment regulating force when p can be in other words zero, p * = alignment regulating force at the time of infinity also is infinite.

【0080】本発明では単安定化のためには少なくとも
*≧2×pとなることが好ましい。p*≧10×pとな
ることがより好ましい。これらの値となるようなことを
考慮して、一軸配向処理条件(ラビング条件等)、配向
膜厚、配向膜種、焼成条件等を適宜調整することが好ま
しい。
In the present invention, it is preferable that at least p * ≧ 2 × p for monostabilization. It is more preferable that p * ≧ 10 × p. It is preferable to appropriately adjust the uniaxial alignment processing conditions (rubbing conditions and the like), the alignment film thickness, the alignment film type, the firing conditions, and the like in consideration of these values.

【0081】また、本発明の液晶素子においては、一対
の基板の少なくとも一方の液晶との界面に一軸配向処理
が施されていれば良く、上記配向膜に限定されるもので
はない。
Further, in the liquid crystal device of the present invention, it is sufficient that the uniaxial alignment treatment is applied to the interface between at least one of the pair of substrates and the liquid crystal, and the present invention is not limited to the above-mentioned alignment film.

【0082】基板81a,81bは、スペーサー86を
介して対向している。かかるスペーサー86は、基板8
1a,81bの間の距離(セルギャップ)を決定するも
のであり、シリカビーズ等が用いられる。ここで決定さ
れるセルギャップについては、液晶材料の違いによって
最適範囲及び上限値が異なるが、均一な一軸配向性、ま
たは電圧無印加時に液晶分子の平均分子軸をほぼ配向処
理軸の平均方向の軸と実質的に同一にする配向状態を発
現させるべく、0.3〜10μmの範囲に設定すること
が好ましい。
The substrates 81a and 81b are opposed via a spacer 86. The spacer 86 is provided on the substrate 8.
The distance (cell gap) between 1a and 81b is determined, and silica beads or the like are used. For the cell gap determined here, the optimum range and the upper limit are different depending on the difference in the liquid crystal material, but the uniform molecular orientation is uniform, or the average molecular axis of the liquid crystal molecules is substantially in the average direction of the alignment processing axis when no voltage is applied. In order to develop an alignment state that is substantially the same as the axis, it is preferable to set the range to 0.3 to 10 μm.

【0083】スペーサー86に加えて、基板11a及び
11b間の接着性を向上させ、カイラルスメクチック液
晶の耐衝撃性を向上させるべく、エポキシ樹脂等の樹脂
材料等からなる接着粒子を分散配置することもできる
(図示せず)。
In addition to the spacer 86, in order to improve the adhesiveness between the substrates 11a and 11b and to improve the impact resistance of the chiral smectic liquid crystal, adhesive particles made of a resin material such as an epoxy resin may be dispersed. Yes (not shown).

【0084】上記構造の液晶素子80では、カイラルス
メクチック液晶層85としては、その材料の組成を調整
し、好ましくはエステル骨格を有している化合物の含有
比率が50%以下であれば、さらに液晶材料の処理や素
子構成、例えば配向膜84a及び84bの材料、処理条
件等を適宜設定することにより、前述の図3(b)、図
6、図7に示すように、電圧無印加時では、該液晶の平
均分子軸(液晶分子)が単安定化されている配向状態を
示し、駆動時では一方の極性(第一の極性)の電圧印加
時に印加電圧の大きさに応じて平均分子軸の単安定化さ
れる位置を基準としたチルト角が連続的に変化し、他方
の極性(第二の極性)の電圧印加時には液晶の平均分子
軸は、電圧無印加時と同様に平均一軸配向処理軸と実質
的に一致し、印加電圧の大きさによってもチルトしない
ような特性を示すようにする。好ましくは、カイラルス
メクチック液晶材料として、降温下でIso−Ch−S
mC*の相転移系列、或いはIso−SmC*の相転移系
列を示すものを用い、前述した1)〜4)の処理により
SmC*でメモリ性を消失させた状態を形成する。
In the liquid crystal element 80 having the above-mentioned structure, the composition of the chiral smectic liquid crystal layer 85 is adjusted. By appropriately setting the material processing and element configuration, for example, the materials of the alignment films 84a and 84b, processing conditions, and the like, as shown in FIGS. 3B, 6, and 7, when no voltage is applied, It shows an alignment state in which the average molecular axis (liquid crystal molecules) of the liquid crystal is monostable. During driving, when a voltage of one polarity (first polarity) is applied, the average molecular axis is changed according to the magnitude of the applied voltage. The tilt angle with respect to the monostabilized position changes continuously, and when a voltage of the other polarity (second polarity) is applied, the average molecular axis of the liquid crystal is subjected to an average uniaxial alignment treatment in the same manner as when no voltage is applied. Substantially coincides with the axis and applied To exhibit such properties as not to tilt by the size of the pressure. Preferably, as a chiral smectic liquid crystal material, Iso-Ch-S
Using a phase transition series of mC * or a phase transition series of Iso-SmC * , a state where the memory property is lost by SmC * is formed by the above-described processes 1) to 4).

【0085】さらに、所望の液晶素子の構成要件に応じ
て、液晶材料等の調製により、前述したγ、ヒステリシ
ス特性及びイオン量を設定する。
Further, the above-mentioned γ, hysteresis characteristics and ion amount are set by preparing a liquid crystal material or the like according to the desired constitutional requirements of the liquid crystal element.

【0086】このような特性下において、基板81a及
び81bの少なくとも一方の外側に偏光板を設け、電圧
無印加の状態で最暗状態となるようにセルを配置し、電
圧印加時には上記したようなチルト角の連続的な変化に
伴う透過率変化によって、例えば図8に示すような特性
で素子の透過光量をアナログ的に制御することができ
る。
Under such characteristics, a polarizing plate is provided outside at least one of the substrates 81a and 81b, and the cell is arranged so that the cell is in the darkest state when no voltage is applied. By the transmittance change accompanying the continuous change of the tilt angle, the transmitted light amount of the element can be controlled in an analog manner, for example, with characteristics as shown in FIG.

【0087】当該液晶素子には、基板81a及び81b
の一方に少なくとも、R(赤)、G(緑)、B(青)の
カラーフィルタを設け、カラー液晶素子とすることもで
きる。
The liquid crystal element includes substrates 81a and 81b.
At least one of these may be provided with at least R (red), G (green), and B (blue) color filters to form a color liquid crystal element.

【0088】尚、本発明の液晶素子は、基板81a及び
81bの両側に偏光板(図示せず)を設けた透過型の素
子、即ち基板81a及び81bのいずれも透光性基板で
あり、一方の基板側からの入射光(例えば外部光源によ
る光)を変調し、他方側に出射するタイプの素子、或い
は、少なくとも一方の基板側に偏光板を設けた反射型の
液晶素子、即ち基板81a及び81bの少なくとも一方
の側に反射板を設けるかもしくは一方の基板自体または
基板に別途設ける部材として反射性の材料を用いること
によって、入射光及び反射光を変調し、入射側に光を出
射するタイプの素子、のいずれにも適用することができ
る。
The liquid crystal device of the present invention is a transmissive device in which polarizing plates (not shown) are provided on both sides of substrates 81a and 81b, ie, both substrates 81a and 81b are translucent substrates. A device that modulates incident light (for example, light from an external light source) from the substrate side and emits the light to the other side, or a reflective liquid crystal element in which a polarizing plate is provided on at least one substrate side, that is, the substrate 81a and A type that modulates incident light and reflected light and emits light to the incident side by providing a reflective plate on at least one side of 81b or using a reflective material as one substrate itself or a member separately provided on the substrate. And any of the above elements can be applied.

【0089】本発明の液晶素子には、階調信号を供給す
る駆動回路を接続し、上述したような電圧の印加により
液晶の平均分子軸の単安定位置からの連続的なチルト角
の変化及び素子からの透過光量が連続的に変化する特性
を利用し、階調表示を行うことができる。例えば、液晶
素子の一方の基板を前述したようなTFT等を備えたア
クティブマトリクス基板とし、駆動回路で振幅変調によ
るアクティブマトリクス駆動を行うことでアナログ階調
表示が可能となる。
A drive circuit for supplying a gradation signal is connected to the liquid crystal element of the present invention, and a continuous change of the tilt angle from a monostable position of the average molecular axis of the liquid crystal by application of the voltage as described above. By utilizing the characteristic that the amount of light transmitted from the element changes continuously, gradation display can be performed. For example, an analog gray scale display can be performed by using one substrate of a liquid crystal element as an active matrix substrate provided with the above-described TFT and the like, and performing active matrix driving by amplitude modulation with a driving circuit.

【0090】以下に本発明の液晶素子を、上記のような
アクティブマトリクス基板を用いて構成した場合につい
てその一実施形態を挙げ、図12〜図14を参照して説
明する。
Hereinafter, a case where the liquid crystal element of the present invention is configured using the above-described active matrix substrate will be described with reference to FIGS.

【0091】図12は、本発明の液晶素子の一実施形態
に駆動手段を接続した形で、一方の基板(アクティブマ
トリクス基板)の構成を中心に模式的に示した平面図で
ある。
FIG. 12 is a plan view schematically showing the structure of one of the substrates (active matrix substrates) in which a driving means is connected to one embodiment of the liquid crystal element of the present invention.

【0092】図12に示す構成では、液晶素子に相当す
るパネル部90において、駆動手段である走査信号ドラ
イバ91に接続された走査信号線に相当する図面上水平
方向のゲート線G1、G2、…と、駆動手段である情報信
号ドライバ92に接続された情報信号線に相当する図面
上縦方向のソース線S1、S2、…が互いに絶縁された状
態で直交するように設けられており、その各交点の画素
に対応してアクティブ素子(スイッチング素子)である
薄膜トランジスタ(TFT)94及び画素電極95が設
けられている。尚、図12では便宜上、5×5画素の領
域のみを示す。スイッチング素子としては、TFTの他
に、MIM素子も用いることができる。
In the configuration shown in FIG. 12, in the panel section 90 corresponding to the liquid crystal element, horizontal gate lines G 1 , G 2 corresponding to the scanning signal lines connected to the scanning signal driver 91 as the driving means in the drawing. ,..., And the source lines S 1 , S 2 ,. In addition, a thin film transistor (TFT) 94 as an active element (switching element) and a pixel electrode 95 are provided corresponding to the pixel at each intersection. FIG. 12 shows only a 5 × 5 pixel area for convenience. As the switching element, an MIM element can be used in addition to the TFT.

【0093】ゲート線G1、G2、…はTFT94のゲー
ト電極(図示せず)に接続され、ソース線S1、S2、…
はTFT94のソース電極(図示せず)に接続され、画
素電極95はTFT94のドレイン電極(図示せず)に
接続されている。
The gate lines G 1 , G 2 ,... Are connected to the gate electrodes (not shown) of the TFT 94, and the source lines S 1 , S 2 ,.
Is connected to a source electrode (not shown) of the TFT 94, and the pixel electrode 95 is connected to a drain electrode (not shown) of the TFT 94.

【0094】かかる構成において、走査信号ドライバ9
1によりゲート線G1、G2、…が例えば線順次に走査選
択されてゲート電圧が供給され、このゲート線の走査選
択に同期して情報信号ドライバ92から、各画素に書き
込み情報に応じた情報信号電圧がソース線S1、S2、…
に供給され、TFT94を介して各画素電極に印加され
る。
In such a configuration, the scanning signal driver 9
The gate lines G 1 , G 2 ,... Are, for example, line-sequentially scanned and selected by 1 to supply a gate voltage, and the information signal driver 92 synchronizes with the gate line scanning selection to write each pixel according to the write information. When the information signal voltage is applied to the source lines S 1 , S 2 ,.
And is applied to each pixel electrode via the TFT 94.

【0095】図13は、図12に示したようなパネル構
成における各画素部分(1ビット分)の断面構造の一例
を示す模式図である。同図に示す構造では、TFT94
及び画素電極95を備えたアクティブマトリクス基板2
0と共通電極42を備えた対向基板40間に、自発分極
を有する液晶層49が狭持され、液晶容量(Clc)31
が構成されている。
FIG. 13 is a schematic diagram showing an example of a sectional structure of each pixel portion (for one bit) in the panel configuration as shown in FIG. In the structure shown in FIG.
Matrix substrate 2 provided with pixel electrodes 95
The liquid crystal layer 49 having spontaneous polarization is sandwiched between the counter substrate 40 having the common electrode 42 and the common electrode 42, and the liquid crystal capacitance (C lc ) 31
Is configured.

【0096】アクティブマトリクス基板20について
は、TFT94としてアモルファスSiTFTを用いた
例を示している。TFT94はガラス等からなる基板上
に形成され、図12に示すゲート線G1、G2、…に接続
されたゲート電極22上に窒化シリコン(SiNx)等
の材料からなる絶縁膜(ゲート絶縁膜)23を介してa
−Siからなる半導体層24が設けられており、該半導
体層24上に、それぞれn+a−Siからなるオーミッ
クコンタクト層25,26を介してソース電極27、ド
レイン電極28が互いに離間して設けられている。ソー
ス電極27は図12に示すソース線S1、S2、…に接続
され、ドレイン電極28はITO等の透明導電膜からな
る画素電極95に接続されている。また、TFT94に
おける半導体層24上をチャネル保護膜29が被覆して
いる。このTFT94は、該当するゲート線が走査選択
された期間においてゲート電極22にゲートパルスが印
加されオン状態となる。
In the active matrix substrate 20, an example in which an amorphous Si TFT is used as the TFT 94 is shown. The TFT 94 is formed on a substrate made of glass or the like, and an insulating film (gate insulating material) made of a material such as silicon nitride (SiN x ) is formed on the gate electrode 22 connected to the gate lines G 1 , G 2 ,. A) through the membrane 23
A semiconductor layer 24 made of -Si is provided, and a source electrode 27 and a drain electrode 28 are provided on the semiconductor layer 24 via ohmic contact layers 25 and 26 made of n + a-Si respectively. Have been. The source electrode 27 is connected to the source lines S 1 , S 2 ,... Shown in FIG. 12, and the drain electrode 28 is connected to a pixel electrode 95 made of a transparent conductive film such as ITO. In addition, the channel protective film 29 covers the semiconductor layer 24 in the TFT 94. The TFT 94 is turned on by applying a gate pulse to the gate electrode 22 during a period in which the corresponding gate line is selected for scanning.

【0097】さらに、アクティブマトリクス基板20に
おいては、画素電極95と、該電極の基板21側に設け
られた保持容量電極30により絶縁膜23(ゲート電極
22上の絶縁膜と連続的に設けられた膜)を狭持した構
造により保持容量(Cs)32が液晶容量31と並列の
形で設けられている。保持容量電極30はその面積が大
きい場合、開口率を低下させるため、ITO膜等の透明
導電膜により形成される。
Further, in the active matrix substrate 20, the insulating film 23 (continuously provided with the insulating film on the gate electrode 22) is formed by the pixel electrode 95 and the storage capacitor electrode 30 provided on the substrate 21 side of the electrode. A storage capacitor (C s ) 32 is provided in parallel with the liquid crystal capacitor 31 due to the structure of holding the film. When the storage capacitor electrode 30 has a large area, the storage capacitor electrode 30 is formed of a transparent conductive film such as an ITO film in order to reduce the aperture ratio.

【0098】また、アクティブマトリクス基板20のT
FT94及び画素電極95上には液晶の配向状態を制御
するための例えばラビング処理等の一軸配向処理が施さ
れた配向膜43aが設けられている。一方、対向基板4
0では、ガラス等の基板41上に、全面同様の厚みで共
通電極42、及び液晶の配向状態を制御するための配向
膜43bが積層されている。尚、本発明においては、一
対の基板の少なくとも一方の液晶との界面に一軸配向処
理が施されていれば良く、上記配向膜に限定されるもの
ではない。
The T of the active matrix substrate 20
On the FT 94 and the pixel electrode 95, an alignment film 43a that has been subjected to a uniaxial alignment process such as a rubbing process for controlling the alignment state of the liquid crystal is provided. On the other hand, the opposite substrate 4
In the case of 0, a common electrode 42 and an alignment film 43b for controlling the alignment state of liquid crystal are laminated on a substrate 41 made of glass or the like with the same thickness as the entire surface. In the present invention, it is only necessary that the interface between at least one of the pair of substrates and the liquid crystal is subjected to a uniaxial alignment treatment, and the present invention is not limited to the above-mentioned alignment film.

【0099】尚、上記セル構造は、互いに偏光軸が直交
した関係にある一対の偏光板(図示せず)間に狭持され
て用いられる。
The above cell structure is used by being sandwiched between a pair of polarizing plates (not shown) whose polarization axes are orthogonal to each other.

【0100】上記構造のセルの画素部分において、液晶
層49としては、図11で説明したように、自発分極を
有するカイラルスメクチック液晶が用いられ、図3、図
6〜図8に示すような配向状態及び光学特性を示すよう
に設定される。
In the pixel portion of the cell having the above structure, a chiral smectic liquid crystal having spontaneous polarization is used as the liquid crystal layer 49 as described with reference to FIG. 11, and the alignment as shown in FIG. 3, FIG. 6 to FIG. It is set to indicate the state and the optical characteristics.

【0101】尚、図12、図13に示したTFT94と
しては、多結晶Si(p−Si)TFTを用いることも
できる。
Incidentally, as the TFT 94 shown in FIGS. 12 and 13, a polycrystalline Si (p-Si) TFT can be used.

【0102】図13のパネルの画素部分の等価回路を図
14に、駆動波形の一例を図15に示し、本発明の液晶
素子におけるアクティブマトリクス駆動について説明す
る。
FIG. 14 shows an equivalent circuit of a pixel portion of the panel shown in FIG. 13, and FIG. 15 shows an example of a driving waveform. Active matrix driving in the liquid crystal element of the present invention will be described.

【0103】本発明の液晶素子におけるアクティブマト
リクス駆動では、例えば一画素においてある情報を表示
するための期間(1フレーム)を複数のフィールド(例
えば図15に示す1F及び2F)に分割し、これら2フ
ィールドにおいて平均的に所定の情報に応じた透過光量
を得る。以下に、液晶層49が図8に示すような光学特
性を示す場合における、1フレームが2フィールドに分
割された例について説明する。
In the active matrix driving of the liquid crystal element of the present invention, for example, a period (one frame) for displaying certain information in one pixel is divided into a plurality of fields (for example, 1F and 2F shown in FIG. 15). In the field, a transmitted light amount corresponding to predetermined information is obtained on average. Hereinafter, an example in which one frame is divided into two fields when the liquid crystal layer 49 has the optical characteristics shown in FIG. 8 will be described.

【0104】図15(a)は、任意の一画素に着目した
際に、当該画素に接続された走査信号線となる一ゲート
線に印加される電圧を示す。図12、図13に示された
構造の液晶素子では、各フィールド毎にゲート線G1
2、…が例えば線順次で選択され、一ゲート線には選
択期間Tonにおいて所定のゲート電圧Vgが印加され、
ゲート電極22に電圧Vgが加わり、TFT94がオン
状態となる。他のゲート線が選択されている期間に相当
する非選択期間Toffにはゲート電極22に電圧が加わ
らずTFT94は高抵抗状態(オフ状態)となる。
FIG. 15A shows a voltage applied to one gate line serving as a scanning signal line connected to a pixel when focusing on an arbitrary pixel. In the liquid crystal device having the structure shown in FIGS. 12 and 13, the gate lines G 1 ,
G 2, ... it is selected, for example, line-sequentially, the first gate lines is a predetermined gate voltage V g is applied in the selection period T on,
Applied voltage V g to the gate electrode 22, TFT 94 is turned on. In a non-selection period T off corresponding to a period in which another gate line is selected, no voltage is applied to the gate electrode 22, and the TFT 94 is in a high resistance state (off state).

【0105】図15(b)は、当該画素の情報信号線
(ソース線)に印加される電圧Vsを示す。図15
(a)で示すように各フィールドで選択期間Tonでゲー
ト電極22にゲート電圧が印加された際、これに同期し
て当該画素に接続されたソース線S1、S2、…からソー
ス電極27に、所定のソース電圧(情報信号電圧)Vs
(基準電位を共通電極42の電位Vcとする)が印加さ
れる。
[0105] FIG. 15 (b) shows the voltage V s applied to the pixel of the information signal lines (source lines). FIG.
As shown in (a), when a gate voltage is applied to the gate electrode 22 during the selection period T on in each field, the source electrodes S 1 , S 2 ,. 27, a predetermined source voltage (information signal voltage) V s
(To a potential V c of the common electrode 42 the reference potential) is applied.

【0106】ここで、1フレームを構成する第一のフィ
ールド(1F)では、当該画素に書き込まれる情報、例
えば用いる液晶に応じた図8に示すような電圧−透過率
特性を基に当該画素で得ようとする光学状態または表示
情報(透過率)に応じたレベルVxの正極性のソース電
圧(情報信号電圧)(基準電位を共通電極42の電位V
cとする)が印加される。この時、TFT94がオン状
態であるため、上記ソース電極27に印加される電圧V
xがドレイン電極28を介して画素電極95に印加さ
れ、液晶容量(Cls)31及び保持容量(Cs)32に
充電がなされ、画素電極95の電位が情報信号電圧Vx
になる。続いて当該画素の属するゲート線の非選択期間
offにおいてTFT94は高抵抗(オフ状態)となる
ため、この非選択期間には、液晶容量(Clc)31及び
保持容量(Cs)32では選択期間Tonで充電された電
荷が蓄積された状態を維持し、電圧Vxが保持される。
そして、当該画素における液晶層49に第1フィールド
1Fの期間を通して電圧Vxが印加され、当該画素の液
晶部分ではこの電圧値に応じた光学状態(透過光量)が
得られる。
Here, in the first field (1F) that constitutes one frame, the information is written to the pixel, for example, the voltage-transmittance characteristic as shown in FIG. 8 corresponding to the liquid crystal used. the potential V of the common electrode 42 of positive polarity source voltage (data signal voltage) (reference potential level V x corresponding to the optical state or display information (transmittance) to be obtained
c ) is applied. At this time, since the TFT 94 is in the ON state, the voltage V applied to the source electrode 27 is
x is applied to the pixel electrode 95 via the drain electrode 28, and the liquid crystal capacitance (C ls ) 31 and the storage capacitance (C s ) 32 are charged, and the potential of the pixel electrode 95 becomes the information signal voltage V x
become. Since TFT94 is a high resistance (off-state) in the non-selection period T off of the gate line which the pixel belongs is followed, this non-selection period, the liquid crystal capacitance (C lc) 31 and a storage capacitor (C s) 32 maintaining the state in which the charge accumulated in the selection period T on stored, the voltage V x is maintained.
Then, the voltage V x throughout the duration of the first field 1F to the liquid crystal layer 49 is applied in the pixel, the liquid crystal part of the pixel optical state corresponding to the voltage value (transmitted light quantity) is obtained.

【0107】次に、第二のフィールド(2F)の選択期
間Tonでは、第一のフィールド1Fとは極性が逆で絶対
値が同じ電圧値Vxを有するソース電圧(−Vx)がソー
ス電極27に印加される。この時、TFT94がオン状
態であり、画素電極95に電圧−Vxが印加されて、液
晶容量(Clc)31及び保持容量(Cs)32が充電さ
れ、画素電極95の電位が情報信号電圧−Vxになる。
続いて、非選択期間ToffにおいてTFT94は高抵抗
(オフ状態)となるため、この非選択期間には液晶容量
(Clc)31及び保持容量(Cs)32では選択期間T
onで充電された電荷が蓄積された状態を維持し、電圧−
xが保持される。
Next, in the selection period T on of the second field (2F), the source voltage (−V x ) having the voltage value V x having the opposite polarity and the same absolute value as that of the first field 1F is applied. The voltage is applied to the electrode 27. At this time, TFT 94 is on state, the voltage -V x is applied to the pixel electrode 95, the liquid crystal capacitance (C lc) 31 and a storage capacitor (C s) 32 is charged, the potential of the pixel electrode 95 is the information signal It becomes the voltage -V x.
Subsequently, during the non-selection period T off , the TFT 94 has a high resistance (off state), so that the liquid crystal capacitance (C lc ) 31 and the storage capacitance (C s ) 32 have the selection period T during this non-selection period.
The state where the charge charged in on is accumulated is maintained, and the voltage-
V x is maintained.

【0108】図15(c)は、上述したような画素の液
晶容量及び保持容量に実際に保持され液晶層49に印加
される電圧値Vpixを、図15(d)は当該画素での液
晶の実際の光学応答(透過型液晶素子とした場合での光
学応答)を模式的に示す。(c)に示すように、2フィ
ールド1F及び2Fを通じて印加電圧は互いに極性が反
転しただけの同一レベル(絶対値)Vxである。一方、
(d)に示すように、第一フィールド1Fでは、例えば
図8に示す特性に基づいてVxに応じた階調表示状態
(透過光量)が得られ、第二フィールド2Fでは、−V
xにより透過光量が0レベルとなる。従って、1フレー
ム全体では、Txと0を平均した透過光量が得られる。
FIG. 15C shows the voltage value V pix actually held in the liquid crystal capacitance and the storage capacitance of the pixel as described above and applied to the liquid crystal layer 49, and FIG. The actual optical response (optical response in the case of a transmissive liquid crystal element) is schematically shown. (C), the same level (absolute value) of only the applied voltage polarity is reversed each other through two fields 1F and 2F is a V x. on the other hand,
(D), the the first field 1F, for example, gradation display state (transmitted light quantity) corresponding to V x on the basis of the characteristics shown in FIG. 8 is obtained, in the second field 2F, -V
The transmitted light amount becomes 0 level by x . Accordingly, in the entire frame, the transmitted light amount obtained by averaging Tx and 0 is obtained.

【0109】上述したようなアクティブマトリクス駆動
では、カイラルスメクチック液晶を用いた場合に良好な
高速応答性に基づいた階調表示が可能となると同時に、
一画素においてあるレベルの階調表示を、高い透過光量
を得る第一フィールドと透過光量が0の第二フィールド
に分割して連続的に行うことにより、時間開口率が50
%以下とした場合と同様の、人間の目に感じる動画高速
応答特性も良好になる。本発明においては、第一フィー
ルドを第二フィールドより長く設定しているため、上記
時間開口率を50%以下とした場合に比較して透過光量
の時間積分値が向上し、実用に即したより明るい表示が
実現する。また、透過型の液晶素子の場合には、透過光
量の時間積分値が向上した分、バックライト光源の照度
を低減して消費電力の削減を図ることができる。
In the active matrix driving as described above, when a chiral smectic liquid crystal is used, gradation display based on good high-speed response can be performed.
By performing a gradation display of a certain level in one pixel into a first field for obtaining a high transmitted light amount and a second field for which the transmitted light amount is 0, and performing them continuously, the time aperture ratio becomes 50%.
%, The high-speed moving image response characteristic perceived by human eyes is also good. In the present invention, since the first field is set to be longer than the second field, the time integration value of the amount of transmitted light is improved as compared with the case where the time aperture ratio is set to 50% or less. Bright display is realized. Further, in the case of a transmissive liquid crystal element, the illuminance of the backlight light source can be reduced and power consumption can be reduced because the time integration value of the amount of transmitted light is improved.

【0110】さらに、第一及び第二フィールドで同様の
レベルの電圧が極性反転して液晶層49に印加されるた
め、液晶層49に実際に印加される電圧が交流化され、
液晶の劣化が防止される。
Further, since the voltage of the same level is inverted and applied to the liquid crystal layer 49 in the first and second fields, the voltage actually applied to the liquid crystal layer 49 is converted into an alternating voltage,
Deterioration of the liquid crystal is prevented.

【0111】上記のアクティブマトリクス駆動では、2
フィールドからなる1フレーム全体では、Txと0を平
均した透過光量が得られる。このため、情報信号電圧V
sについては、図8に示す特性に沿って、実際の当該フ
レームで当該画素で得ようとする画像情報(階調情報)
に応じて、所定のレベルだけ大きな透過光量を得ること
のできる電圧値を選択して印加することにより、第一フ
ィールド1Fにおいて、所望の階調状態より高いレベル
の透過光量での階調状態を表示することが好ましい。
In the above-described active matrix driving, 2
In one entire frame composed of fields, a transmitted light amount obtained by averaging Tx and 0 is obtained. Therefore, the information signal voltage V
Regarding s , image information (gradation information) to be obtained by the pixel in the actual frame in accordance with the characteristics shown in FIG.
In the first field 1F, the gradation state with a higher transmission light level than the desired gradation state is selected and applied by selecting and applying a voltage value capable of obtaining a transmission light amount larger by a predetermined level in accordance with. Preferably, it is displayed.

【0112】本発明の液晶素子においては、第一の極性
の電圧を印加する期間が、上記第二の極性の電圧を印加
する期間よりも長く設定する。例えば、上記した液晶素
子のアクティブマトリクス駆動においては、第一フィー
ルド1Fを第二フィールド2Fよりも長時間になるよう
に設定する。この時、第一フィールド期間をF1、第二
フィールド期間をF2、第一フィールドで液晶層に印加
される第一の極性の電圧値をV1、第二フィールドで液
晶層に印加される第二の極性の電圧値をV2とした時、
本発明においては、F1>F2であり、好ましくは、F1
×V1=F2×V2とする。このように、各期間の長さと
電圧値とを設定することにより、各フィールドで印加さ
れる電圧の積分値が同一となり、実質的に液晶層に印加
される直流成分がゼロとなって液晶の劣化が最小限に抑
えられる。
In the liquid crystal element of the present invention, the period for applying the first polarity voltage is set longer than the period for applying the second polarity voltage. For example, in the above-described active matrix driving of the liquid crystal element, the first field 1F is set to be longer than the second field 2F. At this time, the first field period is F 1 , the second field period is F 2 , the voltage value of the first polarity applied to the liquid crystal layer in the first field is V 1 , and the voltage value is applied to the liquid crystal layer in the second field. When the voltage value of the second polarity is V 2 ,
In the present invention, F 1 > F 2 , preferably F 1
× V 1 = F 2 × V 2 . In this way, by setting the length of each period and the voltage value, the integrated value of the voltage applied in each field becomes the same, and the DC component applied to the liquid crystal layer becomes substantially zero, and Deterioration is minimized.

【0113】[0113]

【実施例】(実施例1) 〔液晶セルの作製〕透明電極(電極面積1cm2)とし
て厚さ700ÅのITO膜を形成した厚さ1.1mmの
一対のガラス基板を用意した。該基板の透明電極上に、
配向膜として市販の「SE−7992」(日産化学社
製)をスピンコート法により塗布し、その後、80℃で
5分間の前乾燥を行った後、200℃で1時間加熱焼成
を施し、膜厚200Åのポリイミド被膜を得た。尚、こ
の配向膜を用いたセル中にTFT型液晶素子用高純度液
晶材料として市販の「KN5015LA」(チッソ社
製)を注入してイオン量を測定したところ、測定限界以
下となっていた。従って、この配向膜からの不純物イオ
ンの発生はないと考えられることから、以下の実施例に
おける不純物の量は全て液晶材料自身の有する不純物イ
オン量であるとみなすことができる。
EXAMPLES (Example 1) [Preparation of liquid crystal cell] A pair of glass substrates having a thickness of 1.1 mm and having an ITO film having a thickness of 700 ° formed as transparent electrodes (electrode area: 1 cm 2 ) were prepared. On the transparent electrode of the substrate,
A commercially available “SE-7992” (manufactured by Nissan Chemical Industries, Ltd.) is applied as an alignment film by a spin coating method, followed by pre-drying at 80 ° C. for 5 minutes, followed by heating and baking at 200 ° C. for 1 hour to form a film. A polyimide film having a thickness of 200 mm was obtained. Incidentally, when a commercially available "KN5015LA" (manufactured by Chisso Corporation) as a high-purity liquid crystal material for a TFT type liquid crystal element was injected into a cell using this alignment film and the ion amount was measured, the ion amount was below the measurement limit. Therefore, since it is considered that no impurity ions are generated from the alignment film, the amount of impurities in the following examples can be regarded as the amount of impurity ions in the liquid crystal material itself.

【0114】続いて、当該基板上のポリイミド膜に対し
て一軸配向処理としてナイロン布によるラビング処理を
施した。ラビング処理の条件は、直径10cmのロール
にナイロン(帝人社製「NF−77」)を貼り合わせた
ラビングロールを用い、押し込み量0.3mm、送り速
度10cm/s、回転数1000rpm、送り回数4回
とした。
Subsequently, the polyimide film on the substrate was subjected to a rubbing treatment with a nylon cloth as a uniaxial orientation treatment. The conditions of the rubbing treatment were as follows: a rubbing roll in which nylon ("NF-77" manufactured by Teijin Limited) was bonded to a roll having a diameter of 10 cm, a pushing amount of 0.3 mm, a feed speed of 10 cm / s, a rotation speed of 1,000 rpm, and a feed frequency of 4 Times.

【0115】次いで、一方の基板上にスペーサーとし
て、平均粒径1.6μmのシリカビーズを散布し、各基
板のラビング処理方向が互いに反平行(アンチパラレ
ル)となるように対向させ、均一なセルギャップ(1.
55μm)のセル(単画素の空セル)を得た。
Next, silica beads having an average particle size of 1.6 μm were sprayed as spacers on one of the substrates, and the substrates were opposed to each other so that the rubbing directions of the substrates were antiparallel to each other. Gap (1.
55 μm) (single pixel empty cell).

【0116】尚、このセルの複屈折位相差(リタデーシ
ョン)を下記方法により測定したところ、0.08nm
であった。
The birefringence phase difference (retardation) of this cell was measured by the following method to find that it was 0.08 nm.
Met.

【0117】屈折位相差(リタデーション)の測定方法
は以下の通りである。
The measuring method of the refraction phase difference (retardation) is as follows.

【0118】装置は、オーク製作所社製の自動複屈折測
定装置「ADR−300LC−A」を用いた。本装置
は、X−Y自動位置決めステージ及び専用光学系を有し
た本体と電源ボックス、制御パソコンなどから構成され
ている。また、光学系はHe−Neレーザを使用してい
る。
As an apparatus, an automatic birefringence measuring apparatus “ADR-300LC-A” manufactured by Oak Manufacturing Co., Ltd. was used. This apparatus comprises a main body having an XY automatic positioning stage and a dedicated optical system, a power supply box, a control personal computer, and the like. The optical system uses a He-Ne laser.

【0119】測定は、入射角0°(垂直入射)でレーザ
を入射し、測定基板をセットしたステージを360°回
転させ、検出された複屈折位相差の値から、屈折率楕円
体を計算して求める。
In the measurement, a laser was incident at an incident angle of 0 ° (perpendicular incidence), the stage on which the measurement substrate was set was rotated by 360 °, and a refractive index ellipsoid was calculated from the value of the detected birefringence phase difference. Ask.

【0120】実際の測定は次のように行った。The actual measurement was performed as follows.

【0121】75mm×75mmのITO基板に、配向
膜を所定の膜厚で塗布、焼成し、本装置にセットした。
これは、ガラス基板と配向膜下地の複屈折の影響を除く
ために行う(バックグラウンド測定)ものである。
An alignment film having a predetermined thickness was applied to a 75 mm × 75 mm ITO substrate, baked, and set in the present apparatus.
This is performed to eliminate the influence of birefringence between the glass substrate and the alignment film base (background measurement).

【0122】ここで、入射方位角0°、傾斜角0°にセ
ットし、所定の配向膜の屈折率、膜厚を入力し、測定を
開始した。この時の測定ポイントは81ポイントでその
平均を得た。
Here, the incident azimuth angle was set to 0 ° and the inclination angle was set to 0 °, the refractive index and the film thickness of a predetermined alignment film were input, and the measurement was started. The measurement points at this time were 81 points, and the average was obtained.

【0123】次に、この基板を取り出し、所定の条件で
ラビングし、同様の操作を行った。測定後、ラビング後
の複屈折位相差データからバックグラウンドの複屈折位
相差データを引くことで、所定の複屈折位相差(リタデ
ーション)が求められる。
Next, the substrate was taken out, rubbed under predetermined conditions, and the same operation was performed. After the measurement, a predetermined birefringence phase difference (retardation) is obtained by subtracting the background birefringence phase difference data from the rubbed birefringence phase difference data.

【0124】〔アクティブマトリクスセルの作製〕上記
同様の材料、及び条件の透明電極、ポリイミド配向膜を
用い、さらに、一方の基板をゲート絶縁膜として窒化シ
リコン膜を備えたa−SiTFTを有するアクティブマ
トリクス基板とし、他方の基板にR、G、Bのカラーフ
ィルタを形成し、図13に示す画素構造のアクティブマ
トリクスセル(パネル)を作製した。尚、TFTにおけ
る保持容量(Cs)はそれぞれの液晶の容量(Clc)の
5倍となるように設定した。画面サイズは10.4イン
チ、画素数は800×600×RGBとした。
[Production of Active Matrix Cell] An active matrix having an a-Si TFT using a transparent electrode and a polyimide alignment film of the same materials and under the same conditions as described above, and further having one substrate provided with a silicon nitride film as a gate insulating film. An R, G, and B color filter was formed on the other substrate to form an active matrix cell (panel) having a pixel structure shown in FIG. The storage capacity (C s ) of the TFT was set to be five times the capacity (C lc ) of each liquid crystal. The screen size was 10.4 inches, and the number of pixels was 800 × 600 × RGB.

【0125】〔液晶組成物の調製〕下記液晶性化合物を
それぞれ下記の重量比率で混合し、液晶組成物A〜Gを
調製した。
[Preparation of Liquid Crystal Compositions] The following liquid crystal compounds were mixed at the following weight ratios to prepare liquid crystal compositions A to G.

【0126】[0126]

【表1】 [Table 1]

【0127】上記液晶組成物A〜Gの物性パラメータと
して等方相(Iso)からの降温時の相転移温度を表2
に、Tc−T=10℃(TcはCh→SmC*相転移温
度)における自発分極、チルト角、SmC*相でのらせ
んピッチを表3に示す。
As physical properties parameters of the liquid crystal compositions A to G, the phase transition temperature at the time of cooling from the isotropic phase (Iso) is shown in Table 2.
Table 3 shows spontaneous polarization, tilt angle, and helical pitch in the SmC * phase at T c −T = 10 ° C. (T c is a Ch → SmC * phase transition temperature).

【0128】[0128]

【表2】 [Table 2]

【0129】[0129]

【表3】 [Table 3]

【0130】上記のプロセスで作製した単画素セル
(1)及びアクティブマトリクスセル(2)のそれぞれ
に液晶組成物A〜GをIso相の温度で注入し、液晶を
カイラルスメクチック相を示す温度まで冷却し、それぞ
れ液晶素子サンプルA(1)〜G(1)、A(2)〜G
(2)を作製した。この冷却の際、Ch−SmC*相転
移前後において+3Vのオフセット(直流)電圧を印加
して冷却する処理を行った。かかるサンプルについて下
記の評価を行った。
The liquid crystal compositions A to G are injected into each of the single pixel cell (1) and the active matrix cell (2) manufactured at the above process at the temperature of the Iso phase, and the liquid crystal is cooled to a temperature showing a chiral smectic phase. And liquid crystal element samples A (1) to G (1), A (2) to G
(2) was produced. During this cooling, a cooling process was performed by applying an offset (direct current) voltage of +3 V before and after the Ch-SmC * phase transition. The following evaluation was performed on such a sample.

【0131】1.配向状態 素子サンプルA(1)〜G(1)の液晶の配向状態につ
いて偏光顕微鏡観察を行った。
1. Alignment state The alignment states of the liquid crystals of the device samples A (1) to G (1) were observed with a polarizing microscope.

【0132】その結果、最暗軸がラビング方向とほぼ平
行となる配向状態であり、且つ層法線方向がセル全体で
一方向しかないほぼ均一な配向状態が観測された。
As a result, an alignment state was observed in which the darkest axis was substantially parallel to the rubbing direction, and a substantially uniform alignment state was obtained in which the layer normal direction was only one direction in the whole cell.

【0133】2.三角波応答 液晶素子が示す電気光学応答を測定するために、素子サ
ンプルA(1)〜G(1)についてセルをクロスニコル
下でフォトマルチプライヤー付き偏光顕微鏡に、ラビン
グ方向に偏光軸を合わせて暗視野となるように配置し
た。
2. Triangular Wave Response In order to measure the electro-optical response exhibited by the liquid crystal element, the cells of the element samples A (1) to G (1) were placed under a crossed Nicol under a polarizing microscope equipped with a photomultiplier, and the polarization axis was adjusted in the rubbing direction. It was arranged so as to be in the field of view.

【0134】これにTc−T=10℃において±5V、
0.2Hzの三角波を印加した際の光学応答を観測する
と、正極性の電圧印加に対しては、印加電圧の大きさに
応じて徐々に透過光量(透過率)が増加していくのに対
し、負極性の電圧印加に対しては、電圧無印加時の黒状
態から実質的に透過光量が変化しないことがわかった。
In addition, ± 5 V at T c -T = 10 ° C.
Observing the optical response when a 0.2 Hz triangular wave is applied, the amount of transmitted light (transmittance) gradually increases according to the magnitude of the applied voltage when the voltage of the positive polarity is applied. It was also found that, when a negative voltage was applied, the transmitted light amount did not substantially change from the black state when no voltage was applied.

【0135】また、正極性の電圧を印加した状態(白表
示)から電圧を切ると、黒状態へ緩和(スイッチング)
することが確認された。
When the voltage is cut off from the state where a positive voltage is applied (white display), the state is relaxed to a black state (switching).
It was confirmed that.

【0136】また、この光学応答からわかる通り、いず
れの素子サンプルにおいてもγ特性が緩やかで立ち上が
りのしきい値は明確に存在しない結果となっている。即
ち、立ち上がり曲線において透過率が最大透過率の95
%となる電圧をV95%、最大透過率の5%となる電圧を
5%とした時の、γ=V95%/V5%はいずれの素子サン
プルにおいても5以上の値を示していた。この結果か
ら、素子サンプルがいずれも連続階調性に優れているこ
とが分かった。
Further, as can be seen from the optical response, in each of the element samples, the γ characteristic was gradual and the threshold value of the rise did not clearly exist. That is, in the rising curve, the transmittance is 95, which is the maximum transmittance.
% And comprising voltage V 95%, 5% and becomes the voltage of the maximum transmittance when the 5% V, shows the value of 5 or greater even in γ = V 95% / V 5 % is one of the device sample Was. From this result, it was found that each of the element samples was excellent in continuous gradation.

【0137】次いで、ヒステリシス量の評価を行った。
即ち、三角波応答曲線における立ち上がり時の透過率が
50%に達する電圧をVu、立ち下がり時の透過率が5
0%に達する電圧をVdとし、これらの平均値の電圧
(Vu+Vd)/2を印加した時にとりうる2つの透過率
u、Tdの差Tdiffをそれぞれのサンプルについて評価
した。結果を表4に示す。
Next, the amount of hysteresis was evaluated.
That is, the voltage at which the transmittance at the rise in the triangular wave response curve reaches 50% is V u , and the transmittance at the fall is 5%.
The voltage reaches 0% and V d, and their average value of the voltage (V u + V d) / 2 can be taken when applying the two transmission T u, the difference T diff of T d evaluated for each sample . Table 4 shows the results.

【0138】[0138]

【表4】 [Table 4]

【0139】上記の結果から、素子サンプルA(1)及
びB(1)に関しては、ヒステリシスパラメータTdiff
の値が50%を超えており、アクティブマトリクス駆動
における階調表示性に問題が生じるものとなっている
が、素子サンプルC(1)〜G(1)に関しては、ヒス
テリシスパラメータの値も小さく、良好な階調表示性能
が期待できるものとなっている。
From the above results, regarding the element samples A (1) and B (1), the hysteresis parameter T diff
Is more than 50%, which causes a problem in gradation display in active matrix driving. However, as for the element samples C (1) to G (1), the value of the hysteresis parameter is also small. Good gradation display performance can be expected.

【0140】3.矩形波応答 素子サンプルA(1)〜G(1)について、三角波応答
と同様の装置を用いて、60Hzの矩形波を印加して電
圧(+5V〜−5Vの範囲)を変化させながら光学レベ
ルを測定した。
3. Rectangular Wave Response With respect to the device samples A (1) to G (1), the optical level was changed while applying a 60 Hz rectangular wave and changing the voltage (in the range of +5 V to -5 V) using the same device as the triangular wave response. It was measured.

【0141】その結果、全ての素子が正極性の電圧のみ
に応答し、電圧レベルを変えることで輝度レベルを変化
させることが可能であった。しかしながら、素子サンプ
ルA(1)及びB(1)については、上述のヒステリシ
スパラメータTdiffの値が大きいため、その光学応答は
前状態に依存し、安定した中間調を得ることはできなか
った。
As a result, all the elements responded only to the voltage of the positive polarity, and it was possible to change the luminance level by changing the voltage level. However, for the element samples A (1) and B (1), since the value of the above-mentioned hysteresis parameter T diff is large, the optical response depends on the previous state, and a stable halftone could not be obtained.

【0142】それに対し、素子サンプルC(1)〜G
(1)については、上述のヒステリシスパラメータが小
さいため、その光学応答は前状態には依存せず安定した
中間調が得られることが確認できた。従って、素子サン
プルC(1)〜G(1)については、アクティブマトリ
クス駆動による振幅変調によりアナログ階調表示が可能
である。
On the other hand, element samples C (1) to G
Regarding (1), since the above-mentioned hysteresis parameter is small, it has been confirmed that the optical response does not depend on the previous state and a stable halftone can be obtained. Therefore, with respect to the element samples C (1) to G (1), analog gradation display can be performed by amplitude modulation by active matrix driving.

【0143】また、この正極性の矩形波電圧(飽和電圧
は全て約5V)印加による、立ち上がり時間(最暗状態
から、所定の電圧印加により得ようとする透過率の90
%の透過率となる時間)と、立ち下がり時間(所定の電
圧での飽和透過率状態から当該透過率の10%の透過率
となる時間)での応答速度は、高電圧(5V程度)印加
の際には、それぞれ0.6〜0.9ms、0.2〜0.
3msであり、低電圧(1V程度)印加の際には、それ
ぞれ1.6〜2.1ms、0.3〜0.5msであり、
一般的なネマチック液晶でのスイッチングに比較しても
高速応答性が確認された。
The rise time (90% of the transmittance to be obtained by applying a predetermined voltage from the darkest state) by applying the positive rectangular wave voltage (all of the saturation voltages are about 5 V) is applied.
%, And a fall time (a time at which the transmittance becomes 10% of the transmittance from a saturated transmittance state at a predetermined voltage) in response to a high voltage (about 5 V). At the time of 0.6 to 0.9 ms and 0.2 to 0. 0 ms, respectively.
3 ms, and when a low voltage (approximately 1 V) is applied, they are 1.6 to 2.1 ms and 0.3 to 0.5 ms, respectively.
High-speed response was confirmed even when compared with switching using a general nematic liquid crystal.

【0144】4.イオン量及び電圧保持率の測定 素子サンプルA(1)〜G(1)について、Tc−T=
10℃における内部イオンの再配置分(Qt)ならびに
電圧保持率、セルでの実液晶抵抗値の測定を行った。結
果を表5〜表7に示す。ここで、表7中の液晶の抵抗値
は、セルギャップ2μmのAl電極セル中で測定された
値であるが、素子サンプルA(1)〜G(1)の実液晶
抵抗値から算出される値とほぼ完全に一致している。ま
た、表7中の算出電圧保持率は、セルでの実液晶抵抗値
と液晶容量(2nF)から時定数計算されたものであ
る。
4. Measurement of ion amount and voltage holding ratio For element samples A (1) to G (1), T c −T =
The internal ion rearrangement (Q t ) at 10 ° C., the voltage holding ratio, and the actual liquid crystal resistance value in the cell were measured. The results are shown in Tables 5 to 7. Here, the resistance of the liquid crystal in Table 7 is a value measured in an Al electrode cell having a cell gap of 2 μm, and is calculated from the actual liquid crystal resistance of element samples A (1) to G (1). It is almost completely consistent with the value. The calculated voltage holding ratio in Table 7 is obtained by calculating the time constant from the actual liquid crystal resistance value and the liquid crystal capacitance (2 nF) in the cell.

【0145】測定には、東陽テクニカ社製の液晶電圧保
持率測定システム「VHR−1A/S型」並びに液晶セ
ルイオン密度測定システムを用い、印加電圧は±5Vと
し、ゲート信号オフ時から16.7ms後の内部電圧の
値を測定し、印加電圧5Vとの比を算出することにより
それぞれのサンプルにおける電圧保持率を求めた。
For the measurement, a liquid crystal voltage holding ratio measurement system “VHR-1A / S type” manufactured by Toyo Technica Co., Ltd. and a liquid crystal cell ion density measurement system were used, the applied voltage was ± 5 V, and 16.7 ms after the gate signal was turned off. The value of the subsequent internal voltage was measured, and the ratio to the applied voltage of 5 V was calculated to obtain the voltage holding ratio of each sample.

【0146】[0146]

【表5】 [Table 5]

【0147】[0147]

【表6】 [Table 6]

【0148】[0148]

【表7】 [Table 7]

【0149】5−1.実駆動/動画質評価A TFTを用いたアクティブマトリクスパネルである素子
サンプルA(2)〜G(2)を用いて、動画質評価を行
った。この動画質評価は10名程度の非専門家による主
観評価とし、下記5段階の尺度(カテゴリー)で評価し
た。評価に使用した画像は、BTAのハイビジョン標準
画像(静止画)から3種類(肌色チャート、観光案内
板、ヨットハーバー)を選び、その中の中心部分の43
2×168画素を切り出して使用した。
5-1. Actual driving / moving image quality evaluation A Moving image quality evaluation was performed using element samples A (2) to G (2) which are active matrix panels using TFTs. This video quality evaluation was a subjective evaluation by about 10 non-experts, and was evaluated using the following five-point scale (category). Three kinds of images (skin color chart, tourist information board, yacht harbor) were selected from BTA high-definition standard images (still images), and 43
2 × 168 pixels were cut out and used.

【0150】さらにこれらの画像をテレビ番組の一般的
な動き速度程度である6.8(deg/s)の一定速度
で移動させて動画像を作成し、画像のボケを評価した。
Further, these images were moved at a constant speed of 6.8 (deg / s), which is about the general moving speed of a television program, to create moving images, and the blurring of the images was evaluated.

【0151】 尺度5…画面の周辺ボケが全く観察されずキレの良い良
好な動画質 尺度4…画面の周辺ボケがほとんど気にならない 尺度3…画面の周辺ボケが観察され、細かい文字は判別
し難い 尺度2…画面の周辺ボケが顕著となり、大きな文字も判
別し難い 尺度1…画面全体にボケが顕著となり、原画像がほとん
ど判別不能
Scale 5: Good moving image quality with no sharpness at the periphery of the screen and no sharpness. Scale 4: Small blur at the periphery of the screen. Scale 3: The blur at the periphery of the screen is observed, and fine characters are discriminated. Difficult Scale 2: The peripheral blur of the screen is remarkable, and large characters are difficult to distinguish. Scale 1: Remarkable blur on the entire screen, and the original image is almost indistinguishable.

【0152】この時の画像ソースのコンピュータ側から
の出力は、1秒間に60画面分を順次走査(プログレッ
シブ)するようなピクチャーレートとした。
At this time, the output of the image source from the computer was set to a picture rate such that 60 screens were sequentially scanned (progressive) per second.

【0153】先ず、TFTパネル側(サンプル)の表示
は、1秒間に60フレームの表示を行い、1フレームを
複数フィールドに分割せず、フレーム反転駆動を行っ
た。その結果、若干ではあるが動画質の周辺ボケが観測
された。この周辺ボケ度合いを主観評価すると、上記5
段階評価で3〜4程度であった。
First, as for the display on the TFT panel side (sample), 60 frames were displayed per second, and frame inversion driving was performed without dividing one frame into a plurality of fields. As a result, a slight blurring of the moving image quality was observed. Subjectively evaluating the degree of this peripheral blur, the above 5
It was about 3 to 4 on a graded scale.

【0154】さらに、1フレームを2つのフィールドに
分割し、最初のフィールドで正極性電圧、続くフィール
ドで負極性電圧(両フィールドの電圧レベルは同じ)を
印加し、実質的に周波数120Hzで動作させた場合、
フリッカが全く観察されず、周辺ボケがほぼ感じられな
い動画質が観察され、上記の5段階評価では5のレベル
であった(表8)。
Further, one frame is divided into two fields, a positive voltage is applied in the first field, and a negative voltage (the voltage level in both fields is the same) in the subsequent field, and the apparatus is operated at a frequency of substantially 120 Hz. If
Flicker was not observed at all, and moving image quality with almost no perceived blurring was observed. The above five-level evaluation showed a level of 5 (Table 8).

【0155】尚、この評価を一般的なCRTを用いて行
うと5段階評価で全員が5、応答が数十msかかる市販
のTFTタイプの液晶素子を用いると5段階評価で2〜
3程度の評価結果であった。その結果を表8に示す。
In addition, when this evaluation is performed using a general CRT, all of the evaluations are 5 in a 5-level evaluation, and when a commercially available TFT-type liquid crystal element that takes a response of several tens of ms is used, the evaluation is 2 to 5 in a 5-level evaluation.
The evaluation result was about 3. Table 8 shows the results.

【0156】[0156]

【表8】 [Table 8]

【0157】上記の結果から分かる通り、C(2)及び
D(2)はやや暗いが、色再現性や残像の問題はなく、
高速応答性能による動画像の表示もほぼ良好な高画質の
液晶ディスプレイが実現できている。さらに、E
(2)、F(2)、G(2)は、明るく、残像もなく、
色再現性や動画像の表示もほぼ良好な高画質の液晶ディ
スプレイが実現されている。
As can be seen from the above results, C (2) and D (2) are slightly dark, but there is no problem of color reproducibility or afterimage.
A high-quality liquid crystal display that can display moving images with a high-speed response performance and has almost good performance has been realized. Furthermore, E
(2), F (2) and G (2) are bright, have no afterimage,
A high-quality liquid crystal display with almost satisfactory color reproducibility and moving image display has been realized.

【0158】この時、G(2)のパネルについて、全面
白表示状態で、画面(最大)輝度を200cd/m2
保つためには、バックライト輝度を5500cd/m2
以上に設定する必要があった。これは、この素子サンプ
ルG(2)のパネルの開口率が70%、偏光板とカラー
フィルタを含めた液晶素子部の有効透過率が5.2%で
あり、総合透過率が3.6%であったためである。尚、
ここでいう「透過率」の数値は各部材に入射するバック
ライトからの入射光量を100%として該入射光量に対
する出射光量の割合を意味する。
At this time, in order to keep the screen (maximum) luminance at 200 cd / m 2 with the panel of G (2) in a white display state, the backlight luminance is set to 5500 cd / m 2.
It was necessary to set above. This is because the aperture ratio of the panel of this device sample G (2) is 70%, the effective transmittance of the liquid crystal device portion including the polarizing plate and the color filter is 5.2%, and the total transmittance is 3.6%. Because it was. still,
Here, the numerical value of “transmittance” means the ratio of the amount of emitted light to the amount of incident light with the amount of incident light from the backlight incident on each member being 100%.

【0159】液晶素子部の有効透過率が5.2%の内
訳:偏光板単独透過率がパラニコルの状態で39%、カ
ラーフィルタ部単独の透過率が29%、液晶セルの透過
率が46%(パラニコル偏光板を基準として)で、0.
39×0.29×0.46=0.052。
Breakdown of the effective transmittance of the liquid crystal element portion of 5.2%: the transmittance of the polarizing plate alone is 39% in a paranicol state, the transmittance of the color filter portion alone is 29%, and the transmittance of the liquid crystal cell is 46%. (Based on a paranicol polarizing plate)
39 x 0.29 x 0.46 = 0.052.

【0160】液晶セル部の透過率の詳細:高輝度である
最初のフィールド(正極性電圧印加期間)で92%の1
/2(時間が1フレームの半分であるため)、続く第二
のフィールド(負極性電圧印加期間)で0%の1/2で
あり、よって、92×1/2=46(%)。
Details of transmittance of liquid crystal cell portion: 92% of 1 in the first field (positive voltage application period) with high luminance
/ 2 (because the time is half of one frame), which is 1/2 of 0% in the subsequent second field (negative voltage application period), and therefore, 92 x 1/2 = 46 (%).

【0161】5−2実駆動/動画質評価B 次に、素子サンプルG(2)について、1フレームを時
間比率で2:1の2つのフィールドに分割し、実質的に
120Hzで駆動した(パルス幅としては、11.1m
sと5.6ms)、最初のフィールドで0〜5Vの正極
性電圧、続くフィールドで0〜10Vの負極性電圧(両
フィールドの電圧レベルは1:2の比率)を印加し動作
させた場合、フリッカが全く観察されず、周辺ボケが全
く感じられない動画像が観察され、理想的な動画像が得
られた。上記の5段階評価では4〜5のレベルであっ
た。
5-2 Actual driving / moving image quality evaluation B Next, with respect to the element sample G (2), one frame was divided into two fields at a time ratio of 2: 1 and driven at substantially 120 Hz (pulse). The width is 11.1m
s and 5.6 ms), when a positive voltage of 0 to 5 V is applied in the first field, and a negative voltage of 0 to 10 V is applied in the subsequent field (the voltage level of both fields is 1: 2), and the operation is performed. A moving image in which no flicker was observed and no peripheral blur was observed was observed, and an ideal moving image was obtained. In the above five-level evaluation, it was a level of 4 to 5.

【0162】この時、全面白表示状態で、画面(最大)
輝度を200cd/m2に保つためのバックライト輝度
は、4120cd/m2に低減し、消費電力を25%削
減することができた。これは、この素子サンプルG
(2)のパネルの開口率が70%、偏光板とカラーフィ
ルタを含めた液晶素子部の有効透過率が6.9%であ
り、総合透過率が4.9%であったためである。
At this time, the screen (maximum)
Backlight brightness to maintain the luminance 200 cd / m 2 is reduced to 4120cd / m 2, the power consumption was able to reduce by 25%. This is the device sample G
This is because the aperture ratio of the panel (2) was 70%, the effective transmittance of the liquid crystal element including the polarizing plate and the color filter was 6.9%, and the total transmittance was 4.9%.

【0163】液晶素子部の有効透過率が6.9%の内
訳:偏光板単独透過率がパラニコルの状態で39%、カ
ラーフィルタ部単独の透過率が29%、液晶セルの透過
率が61%(パラニコル偏光板を基準として)で、0.
39×0.29×0.61=0.069。
The effective transmittance of the liquid crystal element portion is 6.9%: the transmittance of the polarizing plate alone is 39% in a paranicol state, the transmittance of the color filter portion is 29%, and the transmittance of the liquid crystal cell is 61%. (Based on a paranicol polarizing plate)
39 x 0.29 x 0.61 = 0.069.

【0164】液晶セル部の透過率の詳細:高輝度である
最初のフィールド(正極性電圧印加期間)で92%の2
/3(1フレームにおける時間比率が2:1のため)、
続く第二のフィールド(負極性電圧印加期間)0%の1
/3であり、よって、92×2/3=61(%)。
Details of transmittance of liquid crystal cell: 92% of 2% in the first field (high voltage application period) with high brightness
/ 3 (because the time ratio in one frame is 2: 1),
Subsequent second field (negative voltage application period) 0% 1
/ 3, therefore 92 × 2/3 = 61 (%).

【0165】[0165]

【発明の効果】以上詳述したように、本発明によれば、
高速応答且つ階調表示が可能なカイラルスメクチック液
晶素子が得られ、特に、複雑な回路を用いることなく動
画質を向上し、同時に液晶の劣化を防止し、長期にわた
って良好な動画質を表示しうる耐久性に富んだ液晶素子
が提供される。また、透過型の液晶素子においては、バ
ックライト光源の照度を低減して消費電力を削減するこ
とができる。
As described in detail above, according to the present invention,
A chiral smectic liquid crystal element capable of high-speed response and gray scale display can be obtained. In particular, the moving image quality can be improved without using a complicated circuit, and at the same time, the deterioration of the liquid crystal can be prevented, and a good moving image quality can be displayed for a long time. A liquid crystal element with high durability is provided. In a transmissive liquid crystal element, power consumption can be reduced by reducing the illuminance of a backlight light source.

【図面の簡単な説明】[Brief description of the drawings]

【図1】SSFLCタイプの液晶素子における液晶配向
状態での液晶分子及び液晶層構造を示す模式図である。
FIG. 1 is a schematic diagram showing liquid crystal molecules and a liquid crystal layer structure in a liquid crystal alignment state in an SSFLC type liquid crystal element.

【図2】図1の液晶配向状態における液晶分子の仮想コ
ーン底面への射影を示す模式図である。
FIG. 2 is a schematic diagram showing projection of liquid crystal molecules onto a virtual cone bottom surface in the liquid crystal alignment state of FIG.

【図3】SSFLCタイプの液晶素子及び本発明の液晶
素子の一実施形態の各液晶相での配向状態を示す模式図
である。
FIG. 3 is a schematic diagram showing an alignment state in each liquid crystal phase of an embodiment of an SSFLC type liquid crystal element and a liquid crystal element of the present invention.

【図4】カイラルスメクチック液晶素子におけるポテン
シャルの状態について示す模式図である。
FIG. 4 is a schematic diagram illustrating a potential state in a chiral smectic liquid crystal element.

【図5】カイラルスメクチックC相での配向状態を示す
模式図である。
FIG. 5 is a schematic diagram showing an orientation state in a chiral smectic C phase.

【図6】本発明の液晶素子の一実施形態におけるカイラ
ルスメクチック液晶相での電圧印加による液晶分子の反
転挙動を示す模式図である。
FIG. 6 is a schematic diagram showing the inversion behavior of liquid crystal molecules by applying a voltage in a chiral smectic liquid crystal phase in one embodiment of the liquid crystal device of the present invention.

【図7】本発明の液晶素子における配向状態の例を示す
模式図である。
FIG. 7 is a schematic view illustrating an example of an alignment state in the liquid crystal element of the present invention.

【図8】本発明の液晶素子における電圧−透過率特性の
一例を示す図である。
FIG. 8 is a diagram illustrating an example of a voltage-transmittance characteristic in the liquid crystal element of the present invention.

【図9】SSFLCにおける双安定配向状態でのポテン
シャルの状態を示す模式図である。
FIG. 9 is a schematic diagram showing a potential state in a bistable orientation state in SSFLC.

【図10】本発明の液晶素子における配向状態でのポテ
ンシャルの状態を示す模式図である。
FIG. 10 is a schematic diagram showing a potential state in an alignment state in the liquid crystal element of the present invention.

【図11】本発明の液晶素子の一実施形態の一画素の構
造を模式的に示す断面図である。
FIG. 11 is a cross-sectional view schematically illustrating a structure of one pixel of an embodiment of the liquid crystal element of the present invention.

【図12】本発明の液晶素子をアクティブマトリクスタ
イプに適用した場合の構成例を示す平面模式図である。
FIG. 12 is a schematic plan view showing a configuration example when the liquid crystal element of the present invention is applied to an active matrix type.

【図13】本発明の液晶素子をアクティブマトリクスタ
イプに適用した場合の一画素の構成例を示す断面模式図
である。
FIG. 13 is a schematic cross-sectional view illustrating a configuration example of one pixel when the liquid crystal element of the present invention is applied to an active matrix type.

【図14】図13に示した素子構造の等価回路を示す図
である。
14 is a diagram showing an equivalent circuit of the element structure shown in FIG.

【図15】本発明の液晶素子をアクティブマトリクス駆
動する際の駆動波形及び光学応答の一例を示す図であ
る。
FIG. 15 is a diagram illustrating an example of a driving waveform and an optical response when an active matrix drive is performed on the liquid crystal element of the present invention.

【図16】本発明の液晶素子における電圧−透過率特性
の他の例を示す図である。
FIG. 16 is a diagram showing another example of the voltage-transmittance characteristic in the liquid crystal element of the present invention.

【符号の説明】[Explanation of symbols]

11,12 基板 13 液晶 14,14a,14b 液晶分子 15 コーン 16 スメクチック層 17 コーン底面 18,18a,18b 液晶分子の仮想コーン底面への
射影 20 アクティブマトリクス基板 21 基板 22 ゲート電極 23 ゲート絶縁膜 24 半導体層 25,26 オーミックコンタクト層 27 ソース電極 28 ドレイン電極 29 チャネル保護膜 30 保持容量電極 31 液晶容量 32 保持容量 40 対向基板 41 基板 42 共通電極 43a,43b 配向膜 49 液晶層 50 自発分極 80 液晶素子 81a,81b 基板 82a,82b 電極 83a,83b 絶縁膜 84a,84b 配向膜 85 液晶層 86 スペーサー 90 パネル部 91 走査信号ドライバ 92 情報信号ドライバ 94 TFT 95 画素電極
11, 12 Substrate 13 Liquid Crystal 14, 14a, 14b Liquid Crystal Molecule 15 Cone 16 Smectic Layer 17 Cone Bottom 18, 18, a, 18b Projection of Liquid Crystal Molecule onto Virtual Cone Bottom 20 Active Matrix Substrate 21 Substrate 22 Gate Electrode 23 Gate Insulating Film 24 Semiconductor Layers 25 and 26 Ohmic contact layer 27 Source electrode 28 Drain electrode 29 Channel protective film 30 Storage capacitor electrode 31 Liquid crystal capacitor 32 Storage capacitor 40 Opposite substrate 41 Substrate 42 Common electrode 43a, 43b Alignment film 49 Liquid crystal layer 50 Spontaneous polarization 80 Liquid crystal element 81a , 81b Substrate 82a, 82b Electrode 83a, 83b Insulating film 84a, 84b Alignment film 85 Liquid crystal layer 86 Spacer 90 Panel section 91 Scan signal driver 92 Information signal driver 94 TFT 95 Pixel electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 門叶 剛司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 森 省誠 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 森山 孝志 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 中村 真一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H090 HB08Y KA09 KA14 LA04 MA02 MB01 2H093 NA16 NA33 NA43 NA53 NC34 ND06 ND39 NE02 NE04 NE06 NF14 NF19 NH02 NH05 NH15 NH18 5C006 AA01 AA14 AA16 AA22 AF44 BA13 BB12 BB16 BB17 EA01 FA14 FA47 FA54 FA56 GA02 GA03 GA04 5C080 AA10 BB05 DD03 DD08 DD26 EE19 EE29 FF11 FF12 JJ02 JJ03 JJ04 JJ05 JJ06  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takeshi Kadoba 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Makoto Mori 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Takashi Moriyama, Inventor 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Shinichi Nakamura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. F-term (for reference) 2H090 HB08Y KA09 KA14 LA04 MA02 MB01 2H093 NA16 NA33 NA43 NA53 NC34 ND06 ND39 NE02 NE04 NE06 NF14 NF19 NH02 NH05 NH15 NH18 5C006 AA01 AA14 AA16 AA22 AF44 BA13 BB12 FA01FA04 GA03 FA04 BB05 DD03 DD08 DD26 EE19 EE29 FF11 FF12 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 複数画素を個々に制御して画像を表示す
る液晶素子であり、カイラルスメクチック液晶と、該液
晶を狭持して対向すると共に少なくとも一方の液晶との
界面に一軸配向処理が施された一対の基板と、画素毎に
液晶を駆動する電極と、少なくとも一方の基板の外側に
配置した偏光板とを備えた液晶素子であって、電圧無印
加時には、上記液晶の平均分子軸が単安定化された第一
の状態を示し、第一の極性の電圧印加時には、上記液晶
の平均分子軸が印加電圧値に応じた角度で上記第一の状
態から一方の側にチルトし、上記第一の極性とは逆極性
の第二の極性の電圧印加時には、上記液晶の平均分子軸
は上記単安定化された第一の状態を維持し、素子の最小
透過率を0%、最大透過率を100%とした時、三角波
印加時における電圧−透過率曲線において、第一の極性
の電圧印加時における下記γ値が3以上で、下記ヒステ
リシスパラメータ値Tdiff[%]が50%以下であり、 γ=V95%/V5%5%:透過率が0%の液晶に印加して透過率が5%に達
する電圧 V95%:透過率が0%の液晶に印加して透過率が95%
に達する電圧 Tdiff=Td−Tuu[%]:下記VuとVdの平均電圧を透過率が0%の
液晶に印加した時の透過率 Td[%]:下記VuとVdの平均電圧を透過率が100
%の液晶に印加した時の透過率 Vu:透過率が0%の液晶に印加して透過率が50%に
達する電圧 Vd:透過率が100%の液晶に印加して透過率が50
%に達する電圧 1フレームが少なくとも2つのフィールドに分割され、
第一のフィールドにおいて画素毎に表示情報に応じた値
の第一の極性の電圧を印加して画像を表示し、1フレー
ムの残りのフィールドにおいては画素毎に第二の極性の
電圧を印加し、上記第一の極性の電圧を印加する期間
が、上記第二の極性の電圧を印加する期間よりも長く設
定されていることを特徴とする液晶素子。
1. A liquid crystal element for displaying an image by individually controlling a plurality of pixels, wherein a uniaxial alignment process is applied to an interface between a chiral smectic liquid crystal and at least one of the liquid crystals to face the liquid crystal. A liquid crystal device comprising a pair of substrates, an electrode for driving liquid crystal for each pixel, and a polarizing plate disposed outside at least one of the substrates, and when no voltage is applied, the average molecular axis of the liquid crystal is Shows a mono-stabilized first state, when a voltage of the first polarity is applied, the average molecular axis of the liquid crystal tilts from the first state to one side at an angle corresponding to the applied voltage value, When a voltage of a second polarity opposite to the first polarity is applied, the average molecular axis of the liquid crystal maintains the monostable first state, the minimum transmittance of the device is 0%, and the maximum transmittance is 0%. When the ratio is 100%, the voltage when triangular wave is applied In the transmittance curve, the following γ value at the time of applying the first polarity voltage is 3 or more, the following hysteresis parameter value T diff [%] is 50% or less, and γ = V 95% / V 5% V 5 % : A voltage applied to a liquid crystal having a transmittance of 0% to reach a transmittance of 5% V 95% : A voltage applied to a liquid crystal having a transmittance of 0% has a transmittance of 95%
Voltage T diff = T d -T u T u [%] to reach: below V u and V transmittance when the transmittance is applied to the liquid crystal of 0% the average voltage of d T d [%]: below V u the average voltage of V d is the transmittance of 100
% Transmission V u when applied to the liquid crystal of: voltage-transmittance transmittance is applied to the liquid crystal of 0% reaches 50% V d: transmittance transmittance is applied to 100% liquid of 50
% One frame is divided into at least two fields,
In the first field, an image is displayed by applying a first polarity voltage of a value corresponding to the display information for each pixel, and in the remaining field of one frame, a second polarity voltage is applied to each pixel. A liquid crystal element characterized in that a period for applying the first polarity voltage is set longer than a period for applying the second polarity voltage.
【請求項2】 電圧無印加及び第二の極性の電圧印加に
よって各画素の液晶が第一の透過率を呈し、第一の極性
の電圧印加によって各画素の液晶が第二の透過率を呈
し、印加される第一の極性の電圧の大きさにより、液晶
の平均分子軸の上記単安定化された位置からのチルトの
角度を変化させることで、上記第二の透過率の最大値と
第一の透過率との間で透過率を連続的に変化させる請求
項1記載の液晶素子。
2. The liquid crystal of each pixel exhibits a first transmittance when no voltage is applied and a voltage having a second polarity is applied, and the liquid crystal of each pixel exhibits a second transmittance when a voltage having the first polarity is applied. By changing the tilt angle of the average molecular axis of the liquid crystal from the monostabilized position according to the magnitude of the applied first polarity voltage, the maximum value of the second transmittance and the second 2. The liquid crystal device according to claim 1, wherein the transmittance is continuously changed between one transmittance.
【請求項3】 上記第一の透過率が素子における最小透
過率であり、上記第二の透過率の最大値が素子の最大透
過率である請求項2記載の液晶素子。
3. The liquid crystal device according to claim 2, wherein the first transmittance is a minimum transmittance of the device, and a maximum value of the second transmittance is a maximum transmittance of the device.
【請求項4】 上記カイラルスメクチック液晶の相転移
系列が、高温側より、等方相−コレステリック相−カイ
ラルスメクチックC相、或いは、等方相−カイラルスメ
クチックC相である請求項1〜3のいずれかに記載の液
晶素子。
4. The phase transition series of the chiral smectic liquid crystal is an isotropic phase-cholesteric phase-chiral smectic C phase or isotropic phase-chiral smectic C phase from a high temperature side. A liquid crystal device according to any one of the above.
【請求項5】 上記カイラルスメクチック液晶のバルク
状態でのらせんピッチがセル厚の2倍より長い請求項1
〜4のいずれかに記載の液晶素子。
5. The helical pitch of the chiral smectic liquid crystal in a bulk state is longer than twice the cell thickness.
5. The liquid crystal device according to any one of items 1 to 4.
【請求項6】 上記液晶素子が画素毎に画素電極とアク
ティブ素子を備え、アナログ階調表示を行う請求項1〜
5のいずれかに記載の液晶素子。
6. The liquid crystal device according to claim 1, wherein the liquid crystal device includes a pixel electrode and an active element for each pixel, and performs analog gradation display.
6. The liquid crystal element according to any one of 5.
【請求項7】 上記第一の極性の電圧値が、表示情報に
応じた電圧値よりも高く、該電圧値を印加された画素の
液晶が表示情報に応じた透過率よりも大きい透過率を呈
する請求項6記載の液晶素子。
7. A voltage value of the first polarity is higher than a voltage value according to display information, and a liquid crystal of a pixel to which the voltage value is applied has a transmittance higher than a transmittance according to display information. The liquid crystal device according to claim 6, which is provided.
【請求項8】 透過型液晶素子である請求項1〜7のい
ずれかに記載の液晶素子。
8. The liquid crystal device according to claim 1, which is a transmission type liquid crystal device.
【請求項9】 反射型液晶素子である請求項1〜7のい
ずれかに記載の液晶素子。
9. The liquid crystal device according to claim 1, which is a reflective liquid crystal device.
【請求項10】 上記第一の極性の電圧を印加する期間
1と該期間に液晶に印加される第一の極性の電圧値
1、及び、第二の極性の電圧を印加する期間F2と該期
間に液晶に印加される第二の極性の電圧値−V2との関
係が、F1>F2であり、且つ、F1×V1=F2×V2であ
る請求項6〜9のいずれかに記載の液晶素子。
10. A period F 1 during which the voltage of the first polarity is applied, a voltage value V 1 of the first polarity applied to the liquid crystal during the period, and a period F 1 during which the voltage of the second polarity is applied. relationship between the voltage value -V 2 of the second polarity applied to the liquid crystal between two and said period is a F 1> F 2, and claim a F 1 × V 1 = F 2 × V 2 10. The liquid crystal device according to any one of 6 to 9.
【請求項11】 複数画素を個々に制御して画像を表示
する液晶素子であり、カイラルスメクチック液晶と、該
液晶を狭持して対向すると共に少なくとも一方の液晶と
の界面に一軸配向処理が施された一対の基板と、画素毎
に液晶を駆動する電極と、画素毎に印加される電圧を制
御するアクティブ素子と、少なくとも一方の基板の外側
に配置した偏光板とを備え、アクティブマトリクス駆動
によりアナログ階調表示を行う液晶素子であって、電圧
無印加時には、上記液晶の平均分子軸が単安定化された
第一の状態を示し、第一の極性の電圧印加時には、上記
液晶の平均分子軸が印加電圧値に応じた角度で上記第一
の状態から一方の側にチルトし、上記第一の極性とは逆
極性の第二の極性の電圧印加時には、上記液晶の平均分
子軸は上記単安定化された第一の状態を維持し、上記液
晶の体積抵抗値が5×1011Ωcm以上であり、自発分
極Ps[nC/cm2]と一画素の選択期間における内
部イオンの再配置分Qt[nC/cm2]が 2Ps+Qt≦30[nC/cm2] の関係にあり、1フレームが少なくとも2つのフィール
ドに分割され、第一のフィールドにおいて画素毎に表示
情報に応じた値の第一の極性の電圧を印加して画像を表
示し、1フレームの残りのフィールドにおいては画素毎
に第二の極性の電圧を印加し、上記第一の極性の電圧を
印加する期間が、上記第二の極性の電圧を印加する期間
よりも長く設定されていることを特徴とする液晶素子。
11. A liquid crystal element for displaying an image by individually controlling a plurality of pixels, wherein a uniaxial alignment treatment is applied to an interface between a chiral smectic liquid crystal and at least one of the liquid crystals to face the liquid crystal. A pair of substrates, an electrode for driving liquid crystal for each pixel, an active element for controlling a voltage applied to each pixel, and a polarizing plate disposed outside at least one of the substrates. A liquid crystal element that performs analog gray scale display, wherein, when no voltage is applied, the average molecular axis of the liquid crystal shows a first state in which the average molecular axis is monostable. The axis tilts from the first state to one side at an angle corresponding to the applied voltage value, and when a voltage of a second polarity having a polarity opposite to the first polarity is applied, the average molecular axis of the liquid crystal is Monostabilization Maintaining a first state of being, and a volume resistance value of the liquid crystal is 5 × 10 11 Ωcm or more, the spontaneous polarization Ps [nC / cm 2] rearrangement of the internal ions in the selection period of a pixel and Q t [NC / cm 2 ] has a relationship of 2Ps + Q t ≦ 30 [nC / cm 2 ], one frame is divided into at least two fields, and the first value of the value corresponding to the display information for each pixel in the first field An image is displayed by applying a voltage of the second polarity, and in the remaining field of one frame, a voltage of the second polarity is applied to each pixel. The liquid crystal element is set to be longer than a period for applying a voltage having a polarity of
【請求項12】 上記(2Ps+Qt)が12[nC/
cm2]以下である請求項11記載の液晶素子。
12. The (2Ps + Q t ) is 12 [nC /
cm 2 ] or less.
【請求項13】 電圧無印加及び第二の極性の電圧印加
によって各画素の液晶が第一の透過率を呈し、第一の極
性の電圧印加によって各画素の液晶が第二の透過率を呈
し、印加される第一の極性の電圧の大きさにより、液晶
の平均分子軸の上記単安定化された位置からのチルトの
角度を変化させることで、上記第二の透過率の最大値と
第一の透過率との間で透過率を連続的に変化させる請求
項11または12に記載の液晶素子。
13. A liquid crystal of each pixel exhibits a first transmittance by no voltage application and a voltage application of a second polarity, and a liquid crystal of each pixel exhibits a second transmittance by application of a first polarity voltage. By changing the tilt angle of the average molecular axis of the liquid crystal from the monostabilized position according to the magnitude of the applied first polarity voltage, the maximum value of the second transmittance and the second 13. The liquid crystal device according to claim 11, wherein the transmittance is continuously changed between one transmittance and one transmittance.
【請求項14】 上記第一の透過率が素子における最小
透過率であり、上記第二の透過率の最大値が素子の最大
透過率である請求項13記載の液晶素子。
14. The liquid crystal device according to claim 13, wherein the first transmittance is a minimum transmittance of the device, and a maximum value of the second transmittance is a maximum transmittance of the device.
【請求項15】 上記カイラルスメクチック液晶の相転
移系列が、高温側より、等方相−コレステリック相−カ
イラルスメクチックC相、或いは、等方相−カイラルス
メクチックC相である請求項11〜14のいずれかに記
載の液晶素子。
15. The phase transition series of the chiral smectic liquid crystal is an isotropic phase-cholesteric phase-chiral smectic C phase or an isotropic phase-chiral smectic C phase from a high temperature side. A liquid crystal device according to any one of the above.
【請求項16】 上記カイラルスメクチック液晶のバル
ク状態でのらせんピッチがセル厚の2倍より長い請求項
11〜15のいずれかに記載の液晶素子。
16. The liquid crystal device according to claim 11, wherein a helical pitch of the chiral smectic liquid crystal in a bulk state is longer than twice a cell thickness.
【請求項17】 上記第一の極性の電圧値が、表示情報
に応じた電圧値よりも高く、該電圧値を印加された画素
の液晶が表示情報に応じた透過率よりも大きい透過率を
呈する請求項11〜16のいずれかに記載の液晶素子。
17. The liquid crystal of a pixel to which the voltage value of the first polarity is higher than a voltage value according to display information and a liquid crystal of a pixel to which the voltage value is applied has a transmittance higher than a transmittance according to display information. The liquid crystal element according to claim 11, wherein the liquid crystal element is provided.
【請求項18】 透過型液晶素子である請求項11〜1
7のいずれかに記載の液晶素子。
18. A transmission type liquid crystal element.
8. The liquid crystal device according to any one of items 7.
【請求項19】 反射型液晶素子である請求項11〜1
7のいずれかに記載の液晶素子。
19. A reflection type liquid crystal element.
8. The liquid crystal device according to any one of items 7.
【請求項20】 素子の最小透過率を0%、最大透過率
を100%とした時、三角波印加時における電圧−透過
率曲線において、第一の極性の電圧印加時における下記
γ値が3以上で、下記ヒステリシスパラメータ値Tdiff
[%]が50%以下である請求項11〜19のいずれか
に記載の液晶素子。 γ=V95%/V5%5%:透過率が0%の液晶に印加して透過率が5%に達
する電圧 V95%:透過率が0%の液晶に印加して透過率が95%
に達する電圧 Tdiff=Td−Tuu[%]:下記VuとVdの平均電圧を透過率が0%の
液晶に印加した時の透過率 Td[%]:下記VuとVdの平均電圧を透過率が100
%の液晶に印加した時の透過率 Vu:透過率が0%の液晶に印加して透過率が50%に
達する電圧 Vd:透過率が100%の液晶に印加して透過率が50
%に達する電圧
20. Assuming that the minimum transmittance of the device is 0% and the maximum transmittance is 100%, in a voltage-transmittance curve when a triangular wave is applied, the following γ value when a voltage of the first polarity is applied is 3 or more. And the following hysteresis parameter value T diff
20. The liquid crystal device according to claim 11, wherein [%] is 50% or less. γ = V95% / V5 % V5 % : voltage applied to a liquid crystal having a transmittance of 0% to reach a transmittance of 5% V95% : transmittance applied to a liquid crystal having a transmittance of 0% 95%
Voltage T diff = T d -T u T u [%] to reach: below V u and V transmittance when the transmittance is applied to the liquid crystal of 0% the average voltage of d T d [%]: below V u the average voltage of V d is the transmittance of 100
% Transmission V u when applied to the liquid crystal of: voltage-transmittance transmittance is applied to the liquid crystal of 0% reaches 50% V d: transmittance transmittance is applied to 100% liquid of 50
Voltage reaching%
【請求項21】 上記第一の透過率で表示する期間F1
と該期間に液晶に印加される第一の極性の電圧値V1
及び、第二の透過率で表示する期間F2と該期間に液晶
に印加される第二の極性の電圧値−V2との関係が、F1
>F2であり、且つ、F1×V1=F2×V2である請求項
11〜20のいずれかに記載の液晶素子。
21. A period F 1 for displaying at the first transmittance.
And a voltage value V 1 of the first polarity applied to the liquid crystal during the period,
And, the relationship between the period F 2 and said period a second voltage value -V 2 of polarity applied to the liquid crystal between the display at a second transmission rate, F 1
> Is F 2, and a liquid crystal device according to any one of claims 11 to 20 is F 1 × V 1 = F 2 × V 2.
JP8357499A 1999-03-26 1999-03-26 Liquid crystal element Withdrawn JP2000275617A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8357499A JP2000275617A (en) 1999-03-26 1999-03-26 Liquid crystal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8357499A JP2000275617A (en) 1999-03-26 1999-03-26 Liquid crystal element

Publications (1)

Publication Number Publication Date
JP2000275617A true JP2000275617A (en) 2000-10-06

Family

ID=13806290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8357499A Withdrawn JP2000275617A (en) 1999-03-26 1999-03-26 Liquid crystal element

Country Status (1)

Country Link
JP (1) JP2000275617A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372986B1 (en) * 1999-12-07 2003-02-25 샤프 가부시키가이샤 A method of driving a liquid crystal display device, and a liquid crystal display device
JP2004021098A (en) * 2002-06-19 2004-01-22 Ricoh Co Ltd Optical path deflection device and picture display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372986B1 (en) * 1999-12-07 2003-02-25 샤프 가부시키가이샤 A method of driving a liquid crystal display device, and a liquid crystal display device
JP2004021098A (en) * 2002-06-19 2004-01-22 Ricoh Co Ltd Optical path deflection device and picture display device

Similar Documents

Publication Publication Date Title
JP2000010076A (en) Liquid crystal element
JP3535769B2 (en) Liquid crystal display device and method of driving the liquid crystal display device
JP2004145258A (en) Method for manufacturing liquid crystal display device, and liquid crystal display device
JP2681528B2 (en) Liquid crystal light valve device
JP4104048B2 (en) π-cell liquid crystal device
JP3311335B2 (en) Liquid crystal element, display device using the same, and method of driving the liquid crystal element
JP2000275617A (en) Liquid crystal element
JP2000275616A (en) Liquid crystal element
JP3912924B2 (en) Liquid crystal element
JP3365587B2 (en) Liquid crystal device
JP3530799B2 (en) Manufacturing method and driving method of chiral smectic liquid crystal device
JP2000276104A (en) Display element and liquid crystal element
JP2004077541A (en) Liquid crystal element and method for driving the same
JP2000275683A (en) Liquid crystal element and method for driving the liquid crystal element
JP2000275684A (en) Liquid crystal element and liquid crystal device using the same
JP2003344857A (en) Liquid crystal element and driving method of the same
JP2000275620A (en) Liquid crystal element and liquid crystal device provided with the same
JP2001125146A (en) Liquid crystal device and method of producing that liquid crystal device
JP2000275650A (en) Liquid crystal device
JP2004077542A (en) Liquid crystal element, and method for driving and manufacturing the same
JP2000275649A (en) Liquid crystal device
JPH04296821A (en) Optical modulation element
JP2000275685A (en) Liquid crystal element and liquid crystal device equipped with the same
JP2003202545A (en) Method for driving liquid crystal element
JP2003195359A (en) Method for manufacturing liquid crystal element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606