JP2001194645A - Optoelectric panel, method and circuit for driving data lines of optoelectric panel, optoelectric device, and electronic equipment - Google Patents

Optoelectric panel, method and circuit for driving data lines of optoelectric panel, optoelectric device, and electronic equipment

Info

Publication number
JP2001194645A
JP2001194645A JP2000003935A JP2000003935A JP2001194645A JP 2001194645 A JP2001194645 A JP 2001194645A JP 2000003935 A JP2000003935 A JP 2000003935A JP 2000003935 A JP2000003935 A JP 2000003935A JP 2001194645 A JP2001194645 A JP 2001194645A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
data
image
line
panel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000003935A
Other languages
Japanese (ja)
Other versions
JP3975633B2 (en )
Inventor
Norio Ozawa
徳郎 小澤
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal panel of which the production costs are decreased and of which the characters are easy to read. SOLUTION: A lateraly long liquid crystal panel 100 is provided with a vertically-striped picture display area 110, a scanning line drive circuit 120 to be arranged on the long side LL, and a data line drive circuit 130 to be arranged on the short side LS. The data line drive circuit 130 sequentially converts image data DR, DG, DB into dot-sequential image data and then converts them into line-sequential image data, and further processes the line- sequential image data corresponding to each color by serial-parallel conversion and thereby generates serial mode image data corresponding to each data line 114, and furthermore processes them by D-A conversion, to generate each image signal. In such a manner, it is possible to supply image signals to R, G, B in each pixel area where pixels are arranged in order R, G, B along the data lines.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、電気光学パネル、 BACKGROUND OF THE INVENTION The present invention relates to an electro-optical panel,
電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器関する。 Data line driving method and a data line driving circuit of the electro-optical panel, and an electro-optical device and an electronic apparatus Seki.

【0002】 [0002]

【従来の技術】従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、液晶パネルとそこに制御信号等を供給する周辺回路とから構成されている。 A conventional electro-optical devices, for example, active matrix liquid crystal display device, and a peripheral circuit for supplying the liquid crystal panel and there control signals. 液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。 LCD panel mainly includes an element substrate in which a switching element is provided in each of the pixel electrodes arranged in a matrix, a counter substrate including the color filters are formed, and liquid crystal filled between the two substrates It consists of.

【0003】このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。 In such a configuration, when applying a scan signal to the switching element via the scanning line, the switching element becomes conductive. この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極(共通電極)の間の液晶層に所定の電荷が蓄積される。 During this conduction state, via the data line, is applied to the image signals to the pixel electrodes, a predetermined electric charge to the liquid crystal layer between the pixel electrode and the counter electrode (common electrode) are accumulated. 電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。 After the charge accumulation, also the switching element is turned off, shows sufficient resistance of the liquid crystal layer, the accumulation of charge in the liquid crystal layer is maintained. このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。 Thus, by controlling the amount of charge to be accumulated by driving the switching elements, the alignment state of the liquid crystal for each pixel is changed, it is possible to display predetermined information.

【0004】この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第1に、走査線駆動回路によって、各走査線を順次選択するとともに、第2に、 [0004] For good in this case, a part of the period of to accumulate charge in the liquid crystal layer of each pixel, the first, the scanning line driving circuit, thereby sequentially selecting the scanning lines, the second,
走査線の選択期間において、データ線駆動回路によって、1本または複数本のデータ線を順次選択し、第3 In the selection period of the scan line, the data line driving circuit sequentially selects one or a plurality of data lines, the third
に、選択されたデータ線に画像信号を供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。 In, the configuration for supplying an image signal to the selected data lines, divided multiplex driving is possible when the scanning lines and data lines and common for a plurality of pixels.

【0005】ところで、液晶表示装置には、その用途によって横長画面のものと縦長画面のものがある。 Meanwhile, in the liquid crystal display device, there is one and portrait screen widescreen depending on the application. 例えば、前者はコンピュータ等の表示部として用いられ、後者は携帯端末(PDA)の表示部として用いられることがある。 For example, the former is used as a display unit such as a computer, the latter may be used as a display section of the portable terminal (PDA).

【0006】図14は、横長画面の液晶パネルの主要部を示すブロック図である。 [0006] Figure 14 is a block diagram showing a main part of a liquid crystal panel widescreen. この図に示すように、横長画面の液晶パネルおいては、走査線12Aを画面長手方向(X方向)に形成するとともにデータ線13Aを走査線12Aに直交する方向(Y方向)に形成している。 As shown in this figure, keep the liquid crystal panel widescreen, formed in a direction perpendicular to data line 13A to the scanning line 12A to form a scan line 12A in the screen longitudinal direction (X direction) (Y-direction) there. この液晶パネルにおいては、データ線12Aと走査線13A In this liquid crystal panel, data lines 12A and the scanning line 13A
との交差に対応して赤,緑,青の各色を表示するR画素領域R、G画素領域G、B画素領域Bが設けられている。 Corresponding to the intersection of the red, green, R pixel region R for displaying the respective colors of blue, G pixel region G, and B sub-pixel region B are provided. 以下の説明では、R画素領域R、G画素領域GおよびB画素領域Bの組を1画素と呼ぶことにする。 In the following description, it will be referred to as a 1-pixel R pixel region R, a set of G pixel region G and B pixel regions B.

【0007】また、液晶パネルでは、データ線駆動回路130Aを液晶パネルの長辺LL側に形成するとともに、走査線駆動回路120Aを液晶パネルの短辺LS側に配置してある。 [0007] In the liquid crystal panel, to form a data line driving circuit 130A to the long side LL side of the liquid crystal panel, it is arranged a scan line driving circuit 120A to the short side LS side of the liquid crystal panel. くわえて、外部回路と液晶パネルとを接続する実装端子を長辺LL側に設けている(図示略)。 In addition, there is provided a mounting terminal for connecting the external circuit and the liquid crystal panel in the long side LL side (not shown).

【0008】実装端子を液晶パネルの長辺LL側に設けたのは、データ線駆動回路130Aの駆動周波数が走査線駆動回路120Aと比較して高いためである。 [0008] The mounting terminals provided on the long sides LL side of the liquid crystal panel is for the driving frequency of the data line driving circuit 130A is high as compared to that of the scanning line driver circuit 120A. 仮に短辺LS側に実装端子を設けると、データ線駆動回路13 Supposing provided mounting terminal on the short side LS side, the data line driving circuit 13
0Aを駆動するためのクロック信号を長い配線で引き回す必要がある。 It is necessary to route the clock signal for driving the 0A in long wires. 配線の寄生容量は距離が長くなるほど増加するので、短辺LS側に実装端子を設けると、クロック信号がデータ線駆動回路130Aに入力されるときには、その波形の立ち上がりエッジと立ち下がりエッジとが鈍ってしまい、データ線駆動回路130Aを誤動作させてしまうおそれがある。 Since the parasitic capacitance of the wiring is increased as the distance increases, the provision of the mounting terminal to the short side LS side, when the clock signal is inputted to the data line driving circuit 130A is, and the rising and falling edges of the waveform dull and will, there is a possibility that is malfunctioning data line driving circuit 130A. このため、実装端子はデータ線駆動回路130Aに近接した液晶パネルの長辺LL側に設けられている。 Thus, the mounting terminals are provided on the long sides LL side of the liquid crystal panel close to the data line driving circuit 130A.

【0009】一方、図15は縦長画面の液晶パネルの主要部を示すブロック図である。 On the other hand, FIG. 15 is a block diagram showing a main part of a liquid crystal panel portrait screen. この例では、データ線駆動回路130Bを液晶パネルの短辺LS側に形成するとともに、走査線駆動回路120Bを液晶パネルの長辺L In this example, to form a data line driving circuit 130B to the short side LS side of the liquid crystal panel, a scan line driver circuit 120B of the liquid crystal panel long sides L
L側に形成している。 It is formed on the L side. くわえて、周辺回路と液晶パネルとを接続する実装端子を短辺LS側に設けている。 In addition, there is provided a mounting terminal for connecting a peripheral circuit and a liquid crystal panel in the short side LS side. また、この液晶パネルにあっては、図に示すように縦長の各画素領域R,G,Bが設けられている。 Further, in the liquid crystal panel, each pixel region R of elongated, G, and B are provided as shown in FIG. なお、以下の説明では、表示画面に対して、各画素領域を縦長に形成したものを縦ストライプ、横長に形成したものを横ストライプと称することにする。 In the following description, will be referred to with respect to the display screen, each pixel area vertical stripe those vertically long form, the lateral stripe those Horizontal formed.

【0010】 [0010]

【発明が解決しようとする課題】ところで、液晶パネルは、上述したように素子基板と対向基板とを貼り合わせて構成されている。 Meanwhile [0008], the liquid crystal panel is formed by bonding the element substrate and the counter substrate as described above. 実装端子と、データ線駆動回路および走査線駆動回路とは、素子基板に形成される。 And mounting terminal, and the data line driving circuit and the scan line driver circuit, it is formed on the element substrate. したがって、素子基板の面積は、対向基板の面積と比較して大きくなる。 Therefore, the area of ​​the element substrate is increased compared to the area of ​​the counter substrate. ここで、実装端子を長辺LL側に設けた液晶パネルは、実装端子を短辺LS側に設けたものと比較して、素子基板の面積が大きくなってしまう。 Here, the liquid crystal panel in which a mounting terminal to the long side LL side, as compared to those in which a mounting terminal in the short side LS side, increases the area of ​​the element substrate. 図14に示す横長画面の液晶パネルにあっては、データ線駆動回路130Aとの関係で実装端子を長辺LL側に設ける必要があるので、素子基板の面積が大きくなり、液晶パネルのコストが上昇するといった問題がある。 In the horizontal screen liquid crystal panel shown in FIG. 14, it is necessary to provide a mounting terminal in relation to the data line driving circuit 130A to the long side LL side, increases the area of ​​the element substrate, the cost of the liquid crystal panel there is a problem to rise.

【0011】一方、図15に示す縦長画面の液晶パネルを90度回転させ、横長画面を表示させる場合には、実装端子が液晶パネルの短辺LS側にあるので、素子基板の面積が大きくならない。 Meanwhile, the liquid crystal panel portrait screen shown in FIG. 15 rotated 90 degrees, when displaying the landscape screen, since the mounting terminal is in the short side LS side of the liquid crystal panel, not larger area of ​​the element substrate . しかしながら、この場合には90度回転させるため、横ストライプの画面になってしまい、アルファベット等の文字が読み難いといった問題がある。 However, in this case to rotate 90 degrees, becomes the screen of horizontal stripe, there is a problem difficult to read letters of the alphabet or the like. この点について、図16を参照しつつ、具体的に説明する。 In this regard, with reference to FIG. 16 will be specifically described. 図16は緑色で表示される文字“X”を横ストライプの画面で表示した例を示す概念図である。 Figure 16 is a conceptual diagram showing an example of displaying a character "X" is displayed in green on the screen of horizontal stripe. この図において、斜線で示した部分が、緑色の文字“X” In this figure, the hatched portion is the green character "X"
に対応する画素領域である。 A pixel area corresponding to the. この場合には、文字“X” In this case, the letter "X"
が途切れてしまい読み難くなってしまう。 Becomes difficult to read will be interrupted.

【0012】すなわち、横長画面を表示させるために、 [0012] In other words, in order to display a landscape screen,
図14に示す液晶パネルを用いれば素子基板の面積が大きくなる一方、図15に示す液晶パネルを90度回転させて用いる場合には文字が読み難くなるといった問題がある。 While the area of ​​the element substrate becomes large by using the liquid crystal panel shown in FIG. 14, there is a problem character becomes unreadable when used in the liquid crystal panel shown in FIG. 15 rotated 90 degrees.

【0013】本発明は、これらの点に鑑みてなされたものであり、その目的とするところは、素子基板の面積が小さくかつ文字が読み易い電気光学パネル、そのデータ線駆動回路および駆動方法、これを用いた電気光学装置、並びに電子機器を提供することにある。 [0013] The present invention has been made in view of these points, it is an object liable electro-optical panel to read and character small area of ​​the element substrate, the data line driving circuit and a driving method, an electro-optical device using the same, and to provide an electronic device.

【0014】 [0014]

【課題を解決するための手段】本発明に係る電気光学パネルのデータ線駆動方法は、複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルに用いられることを前提とし、複数色に対応する画像データを前記データ線数に応じた数の点順次画像データに各々変換し、前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換し、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成し、各シリアルデータをDA変換して各画像信号を生成し、各画像信号を各データ線に各々供給することを特徴とする。 Means for Solving the Problems A data line driving method of the electro-optical panel according to the present invention, a plurality of data lines, a plurality of scan lines, and each switching element provided corresponding to each of them intersection, It assumes that used in the electro-optical panel and a pixel electrode which are respectively connected to each of the switching elements, each converted image data corresponding to plural colors dot sequential image data of the number corresponding to the number of the data lines the dot sequential converts the image data to line sequential image data is latched every selection period of the scanning line, parallel with respect to each color of the line-sequential image data - is subjected to serial conversion, corresponding to the respective data lines each generates serial data, each serial data to generate the image signal DA converter, characterized in that each supply image signals to the data lines.

【0015】この発明によれば、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成するので、各色に対応する画素領域が、データ線に沿って形成されている場合において、各画素領域に対応する画像データを順次供給することができる。 According to the present invention, parallel with respect to each color of the line-sequential image data - is subjected to serial conversion, because it generates each serial data corresponding to the data lines, pixel regions corresponding to the respective colors, the data line is, it is formed along the can sequentially supply the image data corresponding to each pixel region.

【0016】次に、本発明に係るデータ駆動回路にあっては、複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルに用いられることを前提とし、複数色に対応する画像データを前記データ線数に応じた数の点順次画像データに変換する第1変換部と、前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換するとともに、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成する第2変換部と、 [0016] Next, in the data driving circuit according to the present invention, each a plurality of data lines, a plurality of scan lines, and each switching element provided corresponding to each of them intersections, each switching element a first converter that assumes that used in the electro-optical panel and a pixel electrode, and converts the image data corresponding to plural colors dot sequential image data of the number corresponding to the number of the data line connected, converts the sequential image data the point with the line-sequential image data is latched every selection period of the scanning line, parallel with respect to each color of the line-sequential image data - is subjected to serial conversion, each corresponding to each data line a second conversion unit that generates serial data,
各シリアルデータをDA変換して得た各画像信号を各データ線に各々供給するDA変換部とを備えたことを特徴とする。 Each image signal of each serial data obtained by DA converting is characterized in that a respective supply DA conversion unit to the data lines.

【0017】この発明によれば、上述したデータ線駆動方法と同様に、線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成するので、各色に対応する画素領域が、データ線に沿って形成されている場合において、各画素領域に対応する画像データを順次供給することができる。 According to this invention, as well as data line driving method described above, parallel to the line sequential image data - is subjected to serial conversion, because it generates each serial data corresponding to the data lines, each color corresponding pixel region, in a case that is formed along the data lines can be sequentially supplying image data corresponding to each pixel region.

【0018】ここで、前記第2変換部は、各データ線に対応した各ユニットを備え、1つのユニットは各色に対応する各サブユニットを縦続接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えるものであってもよい。 [0018] Here, the second conversion unit is provided with each unit corresponding to each data line, one unit will be connected in cascade each subunit corresponding to each color, each subunit of the scan lines comprising a latch circuit that latches the dot sequential image data at the start of the selection period, and a transfer circuit for transferring an output signal of each subunit in the selection period of the scan lines to an input of the latch circuit of the next stage subunit it may be the one. この場合、第2変換部は、各色に対応する各サブユニットを縦続接続して構成されており、 In this case, the second conversion unit is configured by cascade connecting each sub-units corresponding to the respective colors,
各サブユニットは、その出力信号を次段のサブユニットに転送するので、各データ線に対応したシリアル−パラレル変換を行うことができる。 Each subunit, since transfers the output signal to the next subunit, serial corresponding to each data line - can be performed parallel conversion.

【0019】さらに、前記画像データが、第1色、第2 Furthermore, the image data, the first color, second
色、および第3色に各々対する3種類のデータであるならば、前記第2変換部は、第1色、第2色、第3色の順にパラレル−シリアル変換した前記シリアルデータを出力し、前記ユニットは、第1色に対応するとともに前記シリアルデータを取り出す第1サブユニットと、前記第1サブユニットの前段に設けられ第2色に対応する第2 Color, and if it is 3 kinds of data each pair to the third color, the second conversion unit, parallel first color, second color, in the order of the third color - outputting said serial data serial conversion, the unit includes a first subunit retrieving the serial data with corresponding to the first color, a second corresponding to the second color is provided in front of the first subunit
サブユニットと、前記第2サブユニットの前段に設けられ第3色に対応する第3サブユニットとを備え、前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第1転送信号に基づいて、前記点順次画像データをラッチし、前記第3サブユニットの転送回路は、前記第1転送信号のアクティブ期間終了して一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第2転送信号に基づいて、前記第3サブユニットの出力信号を前記第2サブユニットの入力に転送し、前記第2サブユニットの転送回路は、前記第2転送信号が非アクティブからアクティブに遷移し一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第3転送信号に基づいて And the subunit, and a third subunit corresponding to the three colors arranged in front of the second sub-unit, the latch circuits of each subunit, first to be activated at the start selection period of the scan line based on the transfer signal, the dot sequential latch the image data transfer circuit of the third sub-unit, the selection period of the scanning line from the time the predetermined time elapses completed active period of the first transfer signal based on the second transfer signal which becomes active during until the end, then transfers the output signal of the third sub-unit to the input of the second sub-unit, the transfer circuit of the second sub-unit, the second transfer based on the third transfer signal which becomes active during the time when the signal is given time to transition from inactive to active has elapsed until the selection period of the scanning line is completed 前記第2サブユニットの出力信号を前記第1サブユニットの入力に転送することが好ましい。 It is preferable to transfer the output signal of the second subunit to the input of the first subunit.

【0020】また、前記第2変換部は、各データ線に対応した各ユニットを備え、1つのユニットは各色に対応する各サブユニットを環状に接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えるものであってもよい。 Further, the second conversion unit is provided with each unit corresponding to each data line, one unit is constituted by connecting the respective sub-units corresponding to each color in a ring, each subunit of the scan lines comprising a latch circuit that latches the dot sequential image data at the start of the selection period, and a transfer circuit for transferring an output signal of each subunit in the selection period of the scan lines to an input of the latch circuit of the next stage subunit it may be the one. この場合には、ある走査線選択期間中に画像データの色数に応じた数だけサブユニット間のデータ転送を行うことにより、各サブユニットの状態を当該走査線選択期間の当初の状態に戻すことができる。 In this case, by performing the data transfer between the number corresponding to the number of colors of the image data during a scan line selection period only subunit, it returns the status of each subunit in the initial state of the scan line selecting period be able to.

【0021】さらに、前記画像データは、第1色、第2 Furthermore, the image data is first color, second
色、および第3色に各々対する3種類のデータであるならば、前記第2変換部は、第1色、第2色、第3色の順にパラレル−シリアル変換した前記シリアルデータを出力し、前記ユニットは、第1色に対応するとともに前記シリアルデータを取り出す第1サブユニットと、前記第1サブユニットの前段に設けられ第2色に対応する第2 Color, and if it is 3 kinds of data each pair to the third color, the second conversion unit, parallel first color, second color, in the order of the third color - outputting said serial data serial conversion, the unit includes a first subunit retrieving the serial data with corresponding to the first color, a second corresponding to the second color is provided in front of the first subunit
サブユニットと、前記第2サブユニットの前段に設けられ第3色に対応する第3サブユニットとを備え、前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第1転送信号に基づいて、前記点順次画像データをラッチし、前記各サブユニットの転送回路は、前記第1転送信号がアクティブから非アクティブに変化した時点から当該走査線の選択期間が終了するまでの期間において3回アクティブとなる第2転送信号に基づいて、次段の出力信号を後段のサブユニットの入力に転送することが好ましい。 And the subunit, and a third subunit corresponding to the three colors arranged in front of the second sub-unit, the latch circuits of each subunit, first to be activated at the start selection period of the scan line based on the transfer signal, the dot sequential latch the image data transfer circuit of each subunit, from the time when the first transfer signal changes from active to inactive until selection period of the scanning line is completed based on the second transfer signal is three times the active in the period, it is preferable to transfer the next stage of the output signal to the input of the subsequent subunit.

【0022】この場合には、第2転送信号によって、サブユニット間のデータ転送が3回行われるから、各サブユニットの状態は当該走査線選択期間の当初の状態に戻される。 [0022] In this case, the second transfer signal, since the data transfer between the subunits is performed three times, the state of each subunit is returned to the initial state of the scan line selecting period. 一般に、隣接する画素間で画像信号の相関性は極めて高いので、各サブユニットの状態を走査線選択期間の当初の状態に戻すことにより、ある走査線選択期間から次の走査線選択期間に切り替わる時、各サブユニットの状態は隣接する同一色のデータ間で切り替わることになる。 In general, the correlation of the image signals is very high between adjacent pixels, by returning the status of each subunit in the initial state of the scan line selecting period, it switched from one scanning line selection period to the next scan line selection period time, the state of each subunit will be switched between data of the same color adjacent thereto. したがって、当該時点においては、各サブユニットのデータが殆ど変化しないので、消費電力を削減することが可能となる。 Thus, in the time, since the data of each subunit hardly changes, it is possible to reduce power consumption.

【0023】次に、本発明に係る電気光学パネルは、上述したデータ線駆動回路のいずれかと横長の画像領域とを備えるものであって、前記画像領域は、横方向に延在する複数のデータ線と、縦方向に延在する複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備えることを特徴とする。 Next, the electro-optical panel according to the present invention, there is provided a one horizontally long image area of ​​the above-described data line driving circuit, the image areas, a plurality of data extending laterally to the line, a plurality of scan lines extending in the longitudinal direction, wherein each switching element provided corresponding to each of them intersections, further comprising a pixel electrode, each of which is connected to each switching element. この発明によれば、 According to the present invention,
横長画面の画像領域に横方向に延在するデータ線を駆動することができる。 It is possible to drive the data lines extending in the lateral direction in the image area of ​​the horizontally long screen.

【0024】さらに、前記画像領域は、前記各走査線と前記各データ線で仕切られる縦長の画素領域を有し、前記データ線駆動回路を短辺側に配置することが好ましい。 Furthermore, the image region has a vertically long pixel region partitioned by the data lines and the respective scan lines, it is preferable to arrange the data line driving circuit to the short side. この場合には、縦ストライプとなるから、アルファベットの文字等を読み易く画像領域に表示することが可能となる。 In this case, since the vertical stripe, it is possible to display the easier image area read letters of the alphabet or the like.

【0025】くわえて、長辺側に前記走査線を駆動する走査線駆動回路を配置し、前記データ線駆動回路に近接した短辺側の端部に実装端子を配置することが好ましい。 [0025] In addition, by arranging the scanning line driving circuit for driving the scanning lines in the long side, it is preferable to dispose the mounting terminal on the end of the short side adjacent to the data line driving circuit. この場合には、短辺側の端部に実装端子を配置したので、液晶パネルのコストを下げることができる。 In this case, since placing the mounting terminal on the end of the short side, it is possible to reduce the cost of the liquid crystal panel. また、実装端子とデータ線駆動回路とを近接して配置したので、実装端子からデータ線駆動回路までの配線を短くでき、当該配線の寄生容量を小さくすることができる。 Further, since the arranged close to the mounting terminals and a data line driving circuit, can be shortened wiring to the data line driving circuit from the mounting terminal, it is possible to reduce the parasitic capacitance of the wiring.
このため、駆動周波数の高いデータ線駆動回路を安定して動作させることができるとともに、外部回路の負荷を減らし、消費電流を削減することができる。 Therefore, the high data line driving circuit of the driving frequency can be stably operated, can reduce the load of an external circuit to reduce the current consumption.

【0026】次に、本発明の電気光学装置は、上述した電気光学パネルのいずれかと、入力画像データの行と列の関係を入れ替えて前記電気光学パネルに供給する画像処理部とを備えることを特徴とする。 Next, the electro-optical device of the present invention, either of the electro-optical panel as described above, that by replacing the relationship between the rows and columns of the input image data and an image processing unit for supplying to the electro-optical panel and features.

【0027】次に、本発明の電気光学装置は、この電気光学装置を表示部として備えることを特徴とする。 Next, the electro-optical device of the present invention is characterized in that it comprises the electro-optical device as a display unit.

【0028】 [0028]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the drawings, embodiments of the present invention.

【0029】<1. [0029] <1. 第1実施形態>まず、本発明の第1 First Embodiment> First, a first aspect of the present invention
実施形態に係る電気光学装置について、電気光学材料として液晶を用いた液晶表示装置を例にとって説明する。 An electro-optical device according to the embodiment, a liquid crystal display device using a liquid crystal as an electro-optical material will be described as an example.

【0030】<1−1. [0030] <1-1. 電気光学装置の全体構成>図1 Overall configuration of the electro-optical device> FIG. 1
は、第1実施形態に係る液晶表示装置の電気的構成を示すブロック図である。 Is a block diagram showing an electrical configuration of a liquid crystal display device according to the first embodiment. この図に示されるように、液晶表示装置は、液晶パネル100と、タイミング発生回路2 As shown in this figure, the liquid crystal display device includes a liquid crystal panel 100, the timing generation circuit 2
00と、画像信号処理回路300とを備える。 00, and an image signal processing circuit 300.

【0031】このうち、タイミング発生回路200は、 [0031] Of these, the timing generator circuit 200,
各部で使用されるタイミング信号(必要に応じて後述する)を出力するものである。 And it outputs a timing signal used in each section (to be described later as necessary). また、画像信号処理回路3 The image signal processing circuit 3
00は、R,G,Bの3原色に対応する各入力画像データDr,Dg,Dbに所定の行列変換を施して、各画像データDR,DG,DBを生成する。 00, R, is subjected G, the input image data Dr corresponding to the three primary colors of B, Dg, a predetermined matrix transformation to Db, the image data DR, DG, and generates the DB. ここで、入力画像データDr,Dg,Dbおよび画像データDR,DG, Here, the input image data Dr, Dg, Db and the image data DR, DG,
DBは、1サンプリング当たり6ビットのパラレルデータである。 DB is the parallel data of 6 bits per sample. なお、行列変換の詳細については後述する。 The details of the matrix transformation will be described later.

【0032】次に、液晶パネル100の電気的構成について説明する。 Next, a description will be given of the electrical configuration of the liquid crystal panel 100. 液晶パネル100は、画像表示領域11 The liquid crystal panel 100, the image display area 11
0、走査線駆動回路120およびデータ線駆動回路13 0, the scanning line driving circuit 120 and the data line driving circuit 13
0を備えている。 It is equipped with a 0. また、液晶パネル100は、後述するように、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。 The liquid crystal panel 100, as described later, has a configuration which is attached to face the electrode formation surface to each other and the element substrate and the counter substrate.

【0033】このうち、素子基板の画像表示領域110 [0033] Of these, the element substrate image display area 110 of the
にあっては、図1においてY方向に沿って平行に複数本の走査線112が配列して形成され、また、これと直交するX方向に沿って平行に複数本のデータ線114が形成されている。 There, the plurality of scanning lines 112 in parallel along the Y direction are formed in sequence in FIG. 1, also, a plurality of data lines 114 in parallel along the X direction perpendicular thereto is formed ing. そして、これらの走査線112とデータ線114との各交点においては、TFT116のゲート電極が走査線112に接続される一方、TFT116のソース電極がデータ線114に接続されるとともに、T At the intersections of the scanning lines 112 and data lines 114, while the gate electrode of the TFT116 is connected to the scanning line 112, with the source electrode of the TFT116 is connected to the data line 114, T
FT116のドレイン電極が画素電極118に接続されている。 A drain electrode of FT116 is connected to the pixel electrode 118. そして、各画素領域R,G,Bは、画素電極1 Then, each pixel region R, G, B is the pixel electrode 1
18と、後述する対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線112とデータ線114との各交点に対応して、マトリクス状に配列することとなる。 18, a common electrode formed on the counter substrate to be described later, results constituted by a liquid crystal sandwiched between both electrodes, to correspond to each intersection of the scanning lines 112 and the data lines 114, the matrix so that the sequences. なお、このほかに、各画素領域R,G,B毎に、蓄積容量(図示省略)を、電気的にみて画素電極118と共通電極とに挟持された液晶に対して並列に形成しても良い。 Note that this addition, each pixel region R, G, for each B, and the storage capacitor (not shown), be formed in parallel to liquid crystal sandwiched and common electrode and the pixel electrode 118 electrically seen good.

【0034】図2は、画像表示領域110を構成する画素を示した概念図である。 [0034] FIG. 2 is a conceptual view showing a pixel constituting the image display region 110. なお、符号Pjkは、第j It is to be noted that reference numeral Pjk is, the j-th
列、第k行の画素を示す。 Column, the pixels of the k-th row shown. 図示するように画像表示領域110は、n行m列の各画素P11〜Pmnから構成されており、縦方向の長さに対して横方向の長さが長い横長画面である。 Image display area 110 as shown, n rows and m are composed of the pixels P11~Pmn column, transverse lengths for longitudinal length is longer widescreen. さらに、1つの画素は、R画素領域R、 Furthermore, one pixel, R pixel region R,
G画素領域GおよびB画素領域Bから構成されている。 And a G pixel region G and B pixel regions B.
これらの画素領域R,G,Bは、走査線112とデータ線114とで仕切られており、縦長の長方形の形状となっている。 These pixel regions R, G, B is partitioned by the scanning lines 112 and the data line 114, and has a vertically long rectangular shape.

【0035】次に、図1に示す走査線駆動回路120およびデータ線駆動回路130は、後述するように素子基板における対向面にあって、画像表示領域110の周辺部に形成されるものである。 Next, the scanning line driving circuit shown in FIG. 1 120 and the data line driving circuit 130, in the opposite surface of the element substrate as described later, and is formed on the periphery of the image display area 110 . これらの回路の能動素子は、いずれもpチャネル型TFTおよびnチャネル型T Active elements of these circuits are all p-channel TFT and n-channel type T
FTの組み合わせにより形成される。 It is formed by a combination of FT. したがって、TF Thus, TF
T116と共通の製造プロセスで形成することができ、 T116 and can be formed in a common manufacturing process,
集積化や、製造コスト、素子の均一性などの点において有利となる。 Integration and production cost, which is advantageous in terms of uniformity of devices.

【0036】ここで、走査線駆動回路120は、シフトレジスタを有し、タイミング発生回路200からのクロック信号CLXや、その反転クロック信号CLXINV、 [0036] Here, the scan line driver circuit 120 has a shift register, and the clock signal CLX from the timing generation circuit 200, the inverted clock signal CLXinv,
転送開始パルスDX等に基づいて、走査信号を各走査線112に対して順次出力するものである。 Based on the transfer start pulse DX or the like, and sequentially outputs the scan signals to the scan lines 112.

【0037】また、データ線駆動回路130の詳細については後述するが、画像信号処理回路300から供給される画像データDR,DG,DBに基づいて、各データ線114に供給する画像信号を生成するようになっている。 Further details will be described later of the data line driving circuit 130, the image data DR supplied from the image signal processing circuit 300, DG, based on DB, and generates an image signal supplied to the data lines 114 It has become way.

【0038】<1−2. [0038] <1-2. 画像信号処理回路の構成>次に、画像信号処理回路300について、詳細に説明する。 Configuration of the image signal processing circuit> Next, the image signal processing circuit 300 will be described in detail. 図3は、画像信号処理回路300の主要部の構成を示すブロック図である。 Figure 3 is a block diagram showing a configuration of a main part of an image signal processing circuit 300. この図に示すように、画像信号処理回路300の主要部は、アドレス発生回路310、 As shown in this figure, the main unit of the image signal processing circuit 300, the address generating circuit 310,
RAMR320、RAMG330、およびRAMB34 RAMR320, RAMG330, and RAMB34
0から構成されている。 And a 0.

【0039】まず、入力画像データDr,Dg,Db [0039] First, the input image data Dr, Dg, Db
は、1行毎に左端の画素から右端の画素へ走査し、これを第1行から第n行まで繰り返して得たデータ列として与えられる。 Scans from the leftmost pixel to the right of the pixel in each row, given as a data sequence obtained by repeated from the first row to the n-th row. すなわち、入力画像データDr,Dg,D That is, the input image data Dr, Dg, D
bは、図2に示す画素P11,P21,…,Pm1、P b is the pixel P11, P21 shown in FIG. 2, ..., Pm1, P
12,P22,…,Pm2、…、P1n,P2n,…, 12, P22, ..., Pm2, ..., P1n, P2n, ...,
Pmn、の順にサンプリングされたデータ列である。 Pmn, a sampled data sequence in the order of. ここで、各画素に対応する入力画像データDr,Dg,D Here, the input image data Dr corresponding to each pixel, Dg, D
bをPjkr,Pjkg,Pjkbと表すことにする。 b The Pjkr, Pjkg, will be expressed as Pjkb.
また、RAMR320、RAMG330、およびRAM In addition, RAMR320, RAMG330, and RAM
B340から出力される画像データDR,DG,DBについても、各画素に対応する1サンプリング当たりのデータをPjkR,PjkG,PjkBと表すことにする。 Image data DR outputted from B340, DG, for even DB, the data of one sampling per corresponding to each pixel PjkR, PjkG, will be expressed as PjkB. ただし、jは1≦j≦mであり第何番目の列に該当するかを示しており、kは1≦k≦nであり第何番目の行に該当するかを示している。 However, j is 1 ≦ j is ≦ m indicates whether the corresponding to the ordinal number of the column, k indicates whether the corresponding to the ordinal number of the row is 1 ≦ k ≦ n.

【0040】アドレス発生回路310は、入力画像データDr,Dg,Dbの書き込みに必要な書込アドレスW The address generating circuit 310, the input image data Dr, Dg, write address necessary for writing Db W
ADRを生成する一方、画像データDR,DG,DBの読み出しに必要な読出アドレスRADRを生成する。 While generating the ADR, the image data DR, DG, and generates a read address RADR necessary to read the DB.

【0041】次に、RAMR320、RAMG330、 Next, RAMR320, RAMG330,
およびRAMB340は、第1記憶部と第2記憶部とを各々備えており(図示略)、一方の記憶部に対して書き込みを行うと同時に他方の記憶部から読み出しを行うように構成されている。 And RAMB340 the first storage unit includes respectively a second storage unit (not shown), is configured to perform the read simultaneously from the other storage unit when writing to one of the storage unit . さらに、第1記憶部と第2記憶部とは、n行m列の記憶領域を備えており、1フィールドのデータを各々記憶できる記憶容量を有している。 Further, a first storage unit and the second storage unit has a storage area of ​​the n rows and m columns, has a storage capacity for each storing data of one field. そして、あるフィールドで一方の記憶部に書き込みむと同時に他方の記憶部から読み出しを行ったとすると、次のフィールドでは他方の記憶部に書き込みを行うと同時に一方の記憶部から読み出しを行うようになっている。 Then, when the other storage unit concurrently writes free and in one storage unit at a certain field and was read, taken from the other of one and at the same time writing to the storage unit storage unit in the next field to perform read there.

【0042】ここで、書込アドレスWADRは、1行1 [0042] In this case, the write address WADR is, one per line
列、1行2列、…、1行m列、2行1列、2行2列、 Column, one row and two columns, ..., 1 row m column, second row and the first column, two rows and two columns,
…、2行m列、…、n行1列、n行2列、…、n行m列といった順序で各記憶領域を指定する一方、読出アドレスRADRは1行1列、2行1列、…、n行1列、1行2列、2行2列、…、n行2列、…、1行m列、2行m ..., two rows and m columns, ..., n rows and one column, n rows and two columns, ..., while specifying the respective storage areas in the order such as n rows and m columns, the read address RADR is first row and first column, second row and first column, ..., n rows and one column, one row and two columns, two rows and two columns, ..., n rows and two columns, ..., 1 row m column, two rows m
列、…、n行m列といった順序で各記憶領域を指定するようになっている。 Column, ..., so as to specify each memory area in the order such as n rows and m columns.

【0043】したがって、RAMR320、RAMG3 [0043] Thus, RAMR320, RAMG3
30、およびRAMB340では、1行毎に第1列の記憶領域から第m列の記憶領域の順に書き込みが行われこれを第1行から第n行まで繰り返すことによって、1フィールド分の入力画像データDr,Dg,Dbが記憶される。 30, and the RAMB340, by repeating this data is written to the storage area of ​​the first column for each line in the order of the storage area of ​​the m-th column to the n-th row from the first row, the input image data for one field dr, Dg, Db are stored. 一方、読み出しの際には、1列毎に第1行の記憶領域から第n行の記憶領域の順に読み出しが行われこれを第1列から第m列まで繰り返すことによって、画像データDR,DG,DBが出力される。 On the other hand, the time of reading, by repeating this read out from the storage area of ​​the first row in the order of the storage area of ​​the n-th row is performed for each row from the first column to the m column, the image data DR, DG , DB is output.

【0044】このため、RAMR320、RAMG33 [0044] For this reason, RAMR320, RAMG33
0、およびRAMB340から出力される画像データD 0, and the image data D output from the RAMB340
R,DG,DBは、図2に示す画素画素P11,P1 R, DG, DB, the pixel pixel P11, P1 shown in FIG. 2
2,…,P1n、P21,P22,…,P2n、…、P 2, ..., P1n, P21, P22, ..., P2n, ..., P
m1,Pm2,…,Pmn、の順にサンプリングされたデータ列となる。 m1, Pm2, ..., Pmn, the sampled data columns in the order of.

【0045】これにより、入力画像データDr,Dg, [0045] As a result, the input image data Dr, Dg,
Dbに対して行と列を変換した画像データDR,DG, Image data DR obtained by converting the rows and columns relative to db, DG,
DBを得ることができる。 It is possible to obtain a DB.

【0046】なお、上述した例では、アドレス生成回路310を用いてハードウエア的に書込アドレスWADR [0046] In the example described above, the hardware to write address WADR using the address generation circuit 310
と読出アドレスRADRとを発生するようにしたが、この液晶表示装置をコンピュータシステムのモニタとして用いる場合等においては、CPUによって、連続したアドレスで指定される記憶領域に入力画像データDr,D And was adapted to generate a read address RADR, in the case of using a liquid crystal display device as a monitor of a computer system, the CPU, the input image data Dr in the storage area designated by continuous addresses, D
g,Dbを書き込むとともに、行と列を変換できるように指定したアドレスを用いて、記憶領域から画像データDR,DG,DBを読み出すようにしてもよい。 g, writes the Db, using the specified address to be converted to rows and columns, the image data DR from the storage area, DG, may be read DB. あるいは、CPUによって、入力画像データDr,Dg,Db Alternatively, the CPU, the input image data Dr, Dg, Db
を行と列を変換できるように指定したアドレスを用いて記憶領域に書き込むとともに、連続した記憶領域から画像データDR,DG,DBを読み出すようにしてもよい。 The writes to the storage area by using the specified address to be converted to rows and columns, the image data DR from the contiguous storage area, DG, may be read DB.

【0047】<1−3. [0047] <1-3. データ線駆動回路の構成>次に、データ線駆動回路130について詳細に説明する。 Configuration of the data line driving circuit> Next, the data line driving circuit 130 will be described in detail.
図4はデータ線駆動回路のブロック図である。 Figure 4 is a block diagram of a data line driving circuit. この図に示すようにデータ線駆動回路130は、シフトレジスタ131、画像データ供給線Lr,Lg,Lb、第1ラッチ部132、第2ラッチ部133およびDAコンバータ134から構成されている。 The data line driving circuit 130 as shown in this figure, the shift register 131, image data supply lines Lr, Lg, Lb, the first latch portion 132, and a second latch portion 133 and the DA converter 134.

【0048】まず、シフトレジスタ131は、タイミング発生回路200からのクロック信号CLYやその反転クロック信号CLYINVに基づいて、転送開始信号DY Firstly, shift register 131, based on the clock signal CLY and the inverted clock signal CLYINV from the timing generation circuit 200, the transfer start signal DY
を順次シフトしてサンプリング信号S1〜Snを順次出力するよう構成されている。 The sequentially shifted is configured to sequentially output the sampling signal S1 to Sn.

【0049】次に、画像データ供給線Lr,Lg,Lb [0049] Next, the image data supply lines Lr, Lg, Lb
は、各々6本の配線で構成されており、6ビットのパラレル形式で供給される画像データDR、DG、DBが、 Is composed of each six lines, the image data DR supplied in 6-bit parallel format, DG, DB is,
画像信号処理回路300から供給されるようになっている。 It is supplied from the image signal processing circuit 300.

【0050】次に、第1ラッチ部132は、各画像データDR、DG、DBをサンプリング信号S1〜Snを用いてラッチするように構成されており、これにより、点順次画像データDR'、DG'、DB'が得られるようになっている。 Next, a first latch portion 132, the image data DR, DG, and configured to latch with the sampling signal S1 to Sn DB, thereby, the dot sequential image data DR ', DG ', DB' is adapted to be obtained.

【0051】次に、第2ラッチ部133は、第1転送信号TRS1を用いて、点順次画像データDR'、DG'、 Next, the second latch section 133, by using the first transfer signal TRS1, dot-sequential image data DR ', DG',
DB'を線順次画像データDR''、DG''、DB''に変換し、この後、第2転送信号TRS2および第3転送信号TRS3に従って、線順次画像データDR''、D DB 'line sequential image data DR of' ', DG' ', DB' into a ', after which, according to the second transfer signal TRS2 and third transfer signal TRS3, the line sequential image data DR' ', D
G''、DB''をシリアル形式に変換した画像データDRG G '', DB 'image data DRG converted to' into serial form
Bを出力するように構成されている。 And it is configured to output a B.

【0052】次に、DAコンバータ134は、シリアルデータをDA変換して得た各画像信号を各データ線11 Next, DA converter 134, the image signals each data line serial data obtained by DA converting 11
4に出力するように構成されている。 It is configured to output to 4.

【0053】さてここで、第1ラッチ部132と第2ラッチ部133との構成を図5を用いて詳細に説明する。 [0053] Well here, a first latch portion 132 of the structure of the second latch unit 133 will be described in detail with reference to FIG.
図5は、第1ラッチ部と第2ラッチ部の詳細な構成を示す回路図である。 Figure 5 is a circuit diagram showing a first latch unit the detailed structure of the second latch portion.

【0054】この図に示すように、第1ラッチ部132 [0054] As shown in this figure, the first latch portion 132
は、データ線114の本数“n”に対応して、n個のユニットUA1〜UAnを備えている。 , Corresponding to the number "n" of the data lines 114 includes n unit UA1~UAn. 一方、第2ラッチ部134も同様に、n個のユニットUB1〜UBnを備えている。 On the other hand, also the second latch portion 134 includes n unit UB1~UBn.

【0055】さらに、第1ラッチ部133のユニットU [0055] Furthermore, the unit U of the first latch portion 133
A1は、画像データDR、DG、DBのビット数“6” A1, the image data DR, DG, the number of bits of the DB "6"
に対応して6個のビットユニットUA11〜UA16を備えている。 And a six-bit units UA11~UA16 corresponds to. ビットユニットUA12〜UA16は、ビットユニットUA11と同一の構成であり、各ビットユニットUA11〜UA16には、画像データDR、D Bit unit UA12~UA16 has the same configuration as the bit unit UA11, each bit unit UA11~UA16, image data DR, D
G、DBの第1ビットから第6ビットが各々供給されるようになっている。 G, so that the sixth bit is supplied respectively from the first bit of the DB. また、他のユニットUA2〜UAn In addition, other units UA2~UAn
についてもユニットUA1と同様に構成されている。 For has the same structure as the well unit UA1. 一方、第2ラッチ部133のユニットUB1は、第1ラッチ部132と同様に、6個のビットユニットUB11〜 On the other hand, unit UB1 of the second latch unit 133, like the first latch portion 132, six bits unit UB11~
UB16を備えている。 Has a UB16. さらに、ビットユニットUB1 In addition, bit unit UB1
2〜UB16は、ビットユニットUB11と同一の構成である。 2~UB16 has the same configuration as the bit unit UB11. くわえて、他のユニットUB2〜UBnについてもユニットUB1と同様に構成されている。 In addition, it has the same configuration as the well units UB1 to other units UB2~UBn.

【0056】まず、第1ラッチ部132のビットユニットUA11は、図に示すように、アナログスイッチSW [0056] First, the bit unit UA11 of the first latch portion 132, as shown, the analog switch SW
1およびインバータINV1,INV2から構成される3組のラッチ回路を備えている。 It includes three sets of latch circuits composed of one and the inverters INV1, INV2. 各組のアナログスイッチSW1 Each set of analog switch SW1
の制御端子には、サンプリング信号S1が供給されるようになっている。 The control terminal, the sampling signal S1 are supplied. このため、サンプリング信号S1がアクティブになると、画像データDR,DG,DBの各第1ビットデータがインバータINV1,INV2に供給される。 Therefore, when the sampling signal S1 is active, the image data DR, DG, each first bit data DB is supplied to the inverter INV1, INV2.
ここで、インバータINV1の出力信号は、インバータINV2 Here, the output signal of the inverter INV1, the inverter INV2
を介してその入力端子にフィードバックされるようになっているので、アナログスイッチSW1がハイインピーダンス状態となっても、サンプリング信号S1がアクティブとなる期間に取り込まれた論理レベルがインバータ Since is fed back to its input terminal through the even analog switch SW1 is a high-impedance state, logic level inverter sampling signal S1 is taken in the period in which the active
INV1,INV2によって記憶されることになる。 INV1, will be stored by INV2. したがって、ユニットUA11は、画像データDR,DG,DB Accordingly, unit UA11 the image data DR, DG, DB
の各第1ビットデータを、サンプリング信号S1に従ってラッチする。 Each first bit data latches in accordance with the sampling signal S1. サンプリング信号S1は、図に示すようにユニットUA12〜UA16にも供給されるから、ユニットUA1は、第1行に対する画像データDR,D Sampling signal S1, since also supplied to the unit UA12~UA16 As shown, the unit UA1, the image data DR for the first row, D
G,DBを出力する。 G, and outputs the DB. 同様の処理がユニットUA2〜U The same processing unit UA2~U
Anにおいても行われる。 Also performed in An. これにより、画像データD Thus, the image data D
R,DG,DBが各データ線114に対応する点順次画像データDR',DG',DB'に変換される。 R, DG, DB are sequentially image data DR points corresponding to each data line 114 ', DG', is converted to DB '.

【0057】次に、第2ラッチ部133のビットユニットUB11は、R,G,Bの各色に対応したサブユニットUB11r,UB11g,UB11bから構成されている。 Next, the bit unit UB11 of the second latch unit 133, R, G, subunit UB11r corresponding to the colors of B, UB11g, and a UB11b. 各サブユニットのアナログスイッチSW2およびインバータINV3,INV4は、ラッチ回路として機能する。 Analog switches SW2 and inverter INV3, INV4 of each subunit, which functions as a latch circuit. なお、サブユニットUB11bのインバータINV4は第1転送信号TRS1によって制御され、サブユニットUB1 The inverter INV4 subunits UB11b is controlled by the first transfer signal TRS1, subunit UB1
1g,UB11rのインバータINV4はオア回路ORによって制御されるようになっている。 1g, the inverter INV4 of UB11r is adapted to be controlled by the OR circuit OR.

【0058】ここで、アナログスイッチSW2は第1転送信号TRS1によって制御される。 [0058] Here, the analog switch SW2 is controlled by the first transfer signal TRS1. 第1転送信号TR The first transfer signal TR
S1は、各走査線112が選択される期間の開始時点においてアクティブとなる信号である。 S1 is a signal which becomes active at the beginning of the period in which the scanning lines 112 is selected. したがって、各ラッチ回路は、各走査線112が選択される期間の開始時点において点順次画像データDR',DG',DB'を取り込んで、走査線112の選択期間中、論理レベルを記憶する。 Thus, each latch circuit, dot-sequential image data DR at the start of the period during which each scanning line 112 is selected ', DG', captures the DB ', in the selection period of the scan line 112, to store a logic level. これにより、点順次画像データDR',DG', Thus, dot-sequential image data DR ', DG',
DB'が、線順次画像データDR'',DG'',DB''に変換される。 DB 'is, line-sequential image data DR' ', DG' ', DB' is converted into '.

【0059】また、サブユニットUB11bのインバータINV5、サブユニットUB11grのインバータINV6 [0059] In addition, the sub-unit inverter of UB11b INV5, inverter subunits UB11gr INV6
は、サブユニットの出力信号を次段のサブユニットに転送する転送回路として機能する。 Serves as a transfer circuit for transferring an output signal of the sub-units to the next subunit. この例では、第2転送信号TRS2と第3転送信号TRS3に基づいて、サブユニットUB11bの出力信号がサブユニットUB11 In this example, the second transfer signal TRS2 based on the third transfer signal TRS3, the output signal of subunit UB11b subunit UB11
gに転送され、サブユニットUB11gの出力信号がサブユニットUB11rに転送される。 Is transferred to g, the output signal of the sub-units UB11g is transferred to the subunit UB11r. これにより、各線順次画像データDR'',DG'',DB''が各データ線1 Thus, each line sequentially image data DR '', DG '', DB '' each data line 1
14に対応するシリアル形式の画像データDRGBに変換される。 It is converted into image data DRGB serial format corresponding to 14.

【0060】<1−4. [0060] <1-4. データ線駆動回路の動作>次に、データ線駆動回路130の動作について説明する。 Operation of the data line driving circuit> Next, the operation of the data line driving circuit 130.
図6および図7はデータ線駆動回路の動作を説明するためのタイミングチャートである。 6 and 7 are timing charts for explaining the operation of the data line driving circuit.

【0061】図6において転送開始信号DYがデータ線駆動回路130のシフトレジスタ131に供給されると、シフトレジスタ131は、クロック信号CLYとその反転クロック信号CLYINVに従って、転送開始信号DYを順次シフトして、サンプリング信号S1,S2, [0061] When the transfer start signal DY 6 is supplied to the shift register 131 of the data line driving circuit 130, the shift register 131 in accordance with a clock signal CLY and an inverted clock signal CLYinv, sequentially shifts the transfer start signal DY Te, sampling signals S1, S2,
…,Snを出力する。 ..., and outputs the Sn.

【0062】ここで、画像データDR、DG、DBは、 [0062] Here, the image data DR, DG, DB is,
図に示すように、サンプリング信号S1〜Snと同期している。 As shown, it synchronized with the sampling signal S1 to Sn. このため、第1ラッチ部132がサンプリング信号S1〜Snに基づいて、画像データDR,DG,D Thus, first latch 132 based on the sampling signal S1 to Sn, the image data DR, DG, D
Bをラッチすると、点順次画像データDR',DG',D When latching the B, dot-sequential image data DR ', DG', D
B'が得られることになる。 So that B 'is obtained.

【0063】次に、ある走査線112の選択期間の開始のタイミングで第1転送信号TRS1がアクティブ(この例では、Hレベル)になると、点順次画像データD Next, (in this example, H level) at the timing of the start of a selection period of the scanning line 112 first transfer signal TRS1 active becomes the point sequential image data D
R',DG',DB'が第2ラッチ部133によってラッチされ、点順次画像データDR',DG',DB'が線順次画像データDR'',DG'',DB''に変換される。 R ', DG', DB 'is latched by the second latch unit 133, dot-sequential image data DR', DG ', DB' line sequential image data DR '', DG '', it is converted to DB '' .

【0064】図7に示すように第2転送信号TRS2 [0064] The second transfer signal as shown in FIG. 7 TRS2
は、第1転送信号TRS1がアクティブから非アクティブに変化した後にアクティブとなり、その状態を当該走査線の選択期間中維持する信号である。 Becomes active after the first transfer signal TRS1 is changed from active to inactive, the state is a signal to maintain the selected period of the scanning line. また、第3転送信号TRS3は、第2転送信号TRS2が非アクティブからアクティブとなり、一定時間が経過した後にアクティブとなり、その状態を当該走査線の選択期間中維持する信号である。 The third transfer signal TRS3, the second transfer signal TRS2 becomes active from inactive, becomes active after a certain time has elapsed, the state is a signal to maintain the selected period of the scanning line.

【0065】図6および図7に示すように時刻t10から時刻t11までの期間において、第1転送信号TRS [0065] In the period from the time t10 as shown in FIGS. 6 and 7 until time t11, the first transfer signal TRS
1がアクティブになると、図5に示すUB11の各アナログスイッチSW2がオン状態となる。 When 1 is activated, the analog switches SW2 of UB11 shown in FIG. 5 is turned on. このとき、図5 In this case, as shown in FIG. 5
に示す信号PR1,PG1,PB1は、図7に示すように、データP11R,P11G,P11Bとなる。 Signals PR1, PG1, PB1 shown in, as shown in FIG. 7, the data P11R, P11G, the P11b.

【0066】この後、所定時間が経過して時刻t12に至ると、第2転送信号TRS2が非アクティブ(L)からアクティブ(H)に変化する。 [0066] Then, when reaching the time t12 after a predetermined period of time has elapsed, the second transfer signal TRS2 changes from inactive (L) active (H). すると、サブユニットUB11gのインバータINV5がアクティブとなるので、P11GがサブユニットUB11rに転送され、インバータINV3,INV4によってラッチされる。 Then, since the inverter INV5 subunit UB11g becomes active, P11G is transferred to the sub-unit UB11r, it is latched by the inverter INV3, INV4. したがって、時刻t12から時刻t13までの期間において、信号PR1は、“P11G”となる。 Accordingly, during the period from time t12 to time t13, signal PR1 becomes "P11G".

【0067】そして、時刻t13に至ると、第3転送信号TRS3が非アクティブ(L)からアクティブ(H) [0067] Then, when reaching the time t13, the third transfer signal TRS3 active from inactive (L) (H)
に変化する。 Changes. すると、サブユニットUB11bおよびサブユニットUB11gインバータINV5がアクティブとなるので、P11BがサブユニットUB11rに転送される。 Then, since the subunit UB11b and subunits UB11g inverter INV5 becomes active, P11b are transferred to the sub-unit UB11r. したがって、時刻t12から時刻t13までの期間において、信号PR1は、“P11B”となる。 Accordingly, during the period from time t12 to time t13, signal PR1 becomes "P11b".

【0068】以上の動作が各走査線112の選択期間毎に繰り返し行われることによって、パラレル形式で供給される線順次画像データDR'',DG'',DB''がシリアル形式の画像データDRGBに変換される。 [0068] By the above operation is repeatedly performed for each selection period of each scanning line 112, a line sequential image data DR supplied in parallel form '', DG '', the image data DRGB of DB '' serial format It is converted to.

【0069】こうして得られた画像データDRGBが、D [0069] Thus obtained image data DRGB is, D
Aコンバータ134によってアナログ信号に変換されるので、各データ線114には、R,G,Bの順序で画像信号が供給される。 Because it is converted into an analog signal by A converter 134, the data lines 114, R, G, an image signal is supplied in the order of B. 例えば、図1に示す画像表示領域1 For example, the image display area 1 shown in FIG. 1
10の最上部のデータ線114には、P11R,P11 At the top of the data lines 114 of the 10, P11R, P11
G,P11B,P21R,P21G,P21B,…,P G, P11B, P21R, P21G, P21B, ..., P
m1R,Pm1G,Pm1Bの順に画像信号が供給される。 m1R, Pm1G, an image signal is supplied in order of PM1b.

【0070】このように、本実施形態のデータ線駆動回路130においては、第2ラッチ部133において、点順次画像データDR',DG',DB'を線順次画像データDR'',DG'',DB''に変換し、さらに、これらをシリアル形式の画像データDRGBに変換したので、図2 [0070] Thus, in the data line driving circuit 130 of this embodiment, the second latch section 133, a dot sequential image data DR ', DG', DB 'line sequential image data DR of' ', DG' ' , converted to DB '', further, since converts them into image data DRGB serial format, Figure 2
に示す縦ストライプの画素構成において、横方向から画像信号を供給することができる。 In the pixel structure of the vertical stripes illustrated in, it is possible to supply an image signal from the lateral direction. この結果、データ線駆動回路130を図1に示すように液晶パネル100の短辺LS側に配置することが可能となる。 As a result, the data line driving circuit 130 as shown in FIG. 1 it is possible to arrange the short side LS side of the liquid crystal panel 100.

【0071】<液晶パネルの構成例>次に、上述した実施形態に係るデータ線駆動回路130を有する液晶パネル100の全体構成について図8および図9を参照して説明する。 [0071] <Configuration example of the liquid crystal panel> Next, will be described with reference to FIGS. 8 and 9 for the overall configuration of a liquid crystal panel 100 having the data line driving circuit 130 according to the embodiment described above. ここで、図8は、液晶パネル100の構成を示す斜視図であり、図9は、図8におけるA−A'線の断面図である。 Here, FIG. 8 is a perspective view showing a configuration of a liquid crystal panel 100, FIG. 9 is a cross-sectional view of line A-A 'in FIG.

【0072】これらの図に示されるように、液晶パネル100は、画素電極118等が形成されたガラスや、半導体、石英などの素子基板101と、共通電極108等が形成されたガラスなどの透明な対向基板102とが、 [0072] As shown in these figures, the liquid crystal panel 100 is glass, which like the pixel electrode 118 is formed, a semiconductor, an element substrate 101 such as quartz, a transparent glass or the like, such as the common electrode 108 is formed and a counter substrate 102,
スペーサ103の混入されたシール材104によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学材料としての液晶105が封入された構造となっている。 While maintaining a constant gap by entrained sealant 104 of the spacer 103, together with the electrode forming surface can be bonded so as to face each other, a structure in which liquid crystal 105 is enclosed as an electro-optical material in the gap . なお、シール材104は、対向基板102の基板周辺に沿って形成されるが、液晶105を封入するために一部が開口している。 Incidentally, the sealant 104 is formed along the substrate periphery of the counter substrate 102, a portion to encapsulate the liquid crystal 105 is opened. このため、液晶105の封入後に、その開口部分が封止材106によって封止されている。 Thus, after encapsulation of the liquid crystal 105 is sealed the opening portion with a sealing material 106.

【0073】ここで、素子基板101の対向面であって、シール材104の短辺LS側においては、上述したデータ線駆動回路130が形成されて、X方向に延在するデータ線114を駆動する構成となっている。 [0073] Here, a facing surface of the element substrate 101, in the short side LS side of the seal member 104, drive the data lines 114 above-described data line driving circuit 130 is formed, extending in the X direction and it has a configuration that. さらに、この一辺には複数の外部回路接続端子107が形成されて、タイミング発生回路200および画像信号処理回路300からの各種信号を入力する構成となっている。 Moreover, this is the side with a plurality of external circuit connection terminals 107 are formed, has a configuration for inputting various signals from the timing generation circuit 200 and an image signal processing circuit 300. また、長辺LL側には、2個の走査線駆動回路12 Furthermore, the long side LL side, two scanning line driving circuit 12
0が形成されて、Y方向に延在する走査線112をそれぞれ両側から駆動する構成となっている。 0 is formed, it has a configuration for driving the scanning lines 112 extending in the Y direction from both sides, respectively. なお、走査線112に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路120を片側1個だけに形成する構成でも良い。 Incidentally, if the delay of a scanning signal supplied to the scanning line 112 does not matter, it may be configured to form a scanning line drive circuit 120 only in one side.

【0074】一方、対向基板102の共通電極108 [0074] On the other hand, the common electrode 108 of the opposite substrate 102
は、素子基板101との貼合部分における4隅のうち、 Among the four corners in the bonding portion between the element substrate 101,
少なくとも1箇所において設けられた導通材によって、 The conductive material provided in at least one location,
素子基板101との電気的導通が図られている。 Electrical connection between the element substrate 101 is achieved. このほかに、対向基板102には、第1に、ストライプ状に配列したカラーフィルタが設けられ、第2に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどの遮光膜が設けられ、第3に、液晶パネル100に光を照射するバックライトが設けられる。 In addition to this, the counter substrate 102, a first, color filters are provided which are arranged in stripes, the second, for example, or a metal material such as chromium or nickel, are dispersed like a photoresist carbon or titanium shielding film such as a resin black is provided, the third, the backlight is provided for irradiating light to the liquid crystal panel 100.

【0075】くわえて、素子基板101および対向基板102の対向面には、それぞれ所定の方向にラビング処理された配向膜(図示省略)などが設けられる一方、その各背面側には配向方向に応じた偏光板(図示省略)がそれぞれ設けられる。 [0075] In addition, the opposing surfaces of the element substrate 101 and the counter substrate 102, while an alignment film that is respectively rubbed in a predetermined direction (not shown) is provided, depending on the direction of orientation in each of its rear side polarizing plates (not shown) are respectively provided. ただし、液晶105として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光板などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。 However, as the liquid crystal 105, the use of the polymer dispersion type liquid crystal is dispersed as a fine particle in a polymer, an alignment film or the like polarizing plate is not necessary result of the foregoing, the light use efficiency is increased, Ya high brightness which is advantageous in terms of power consumption.

【0076】なお、データ線駆動回路120等の周辺回路の一部または全部を、素子基板101に形成する替わりに、例えば、TAB(Tape Automated Bonding)技術を用いてフィルムに実装された駆動用ICチップを、素子基板101の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(Chip On Gr [0076] Incidentally, a part or all of the peripheral circuits such as a data line driving circuit 120, instead of forming the element substrate 101, for example, TAB (Tape Automated Bonding) drive IC mounted on the film using techniques the chip may be used as the structure for electrically and mechanically connected through an anisotropic conductive film provided in a predetermined position of the element substrate 101, a driving IC chip itself, COG (chip on Gr
ass)技術を用いて、素子基板101の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。 ass) using techniques may be electrically and mechanically connected through an anisotropic conductive film in a predetermined position of the element substrate 101.

【0077】このように本実施形態にあっては、外部回路接続端子107(実装端子)を短辺LS側に設けたので、長辺LL側にそれを設ける場合と比較して素子基板101の面積を縮小することができるから、液晶パネル100のコストを削減でき、ひいては液晶表示装置全体のコストダウンを図ることができる。 [0077] In this manner, in the present embodiment, since there is provided an external circuit connecting terminal 107 (mounting terminals) on the short side LS side, of the element substrate 101 as compared with the case of providing it to the long edge LL side since it is possible to reduce the area, can reduce the cost of the liquid crystal panel 100, it is possible to turn reduce the cost of the entire liquid crystal display device.

【0078】さらに、データ線駆動回路130を外部回路接続端子107と近接するように短辺LS側に設けたので、外部回路接続端子107からデータ線駆動回路1 [0078] Further, since there is provided on the short side LS side to close the data line driving circuit 130 and external circuit connection terminals 107, the data line driving circuit from the external circuit connection terminals 107 1
30までの配線を短くできるので、当該配線の寄生容量を小さくすることができる。 Since it short connections to 30, it is possible to reduce the parasitic capacitance of the wiring. このため、周波数の高いクロック信号CLYや反転クロック信号CLYINVを安定してデータ線駆動回路130に供給することができるともに、タイミング発生回路200に設けられたクロック信号CLYや反転クロック信号CLYINVを駆動するための回路の負荷を減らし、消費電流を削減することができる。 Therefore, both can be supplied to the data line driving circuit 130 a high clock signal CLY and the inverted clock signal CLYINV frequency stable and drives the clock signal CLY and the inverted clock signal CLYINV provided to the timing generation circuit 200 reduce the load on the circuit, it is possible to reduce current consumption.

【0079】くわえて、データ線駆動回路130の第2 [0079] In addition, the second data line driving circuit 130
ラッチ部133において、点順次画像データDR',D In the latch unit 133, dot-sequential image data DR ', D
G',DB'を線順次画像データDR'',DG'',DB'' G ', DB' line sequential image data DR 'the', DG '', DB ''
に変換し、さらに、これらをシリアル形式の画像データDRGBに変換したので、図2に示す縦ストライプの画素構成において、横方向から画像信号を供給することができる。 Into a further, since converts them into image data DRGB serial format, in the pixel structure of the vertical stripes shown in FIG. 2, it is possible to supply the image signal from the lateral direction. この結果、文字が途切れてしまい読み難くなるといったことが無く、読み易い文字を鮮明に表示させることができる。 As a result, there is no such character is unreadable will be interrupted, it is possible to clearly display the easy read character.

【0080】<2. [0080] <2. 第2実施形態>次に、第2実施形態に係る液晶表示装置について説明する。 Second Embodiment> Next, description will be given of a liquid crystal display device according to the second embodiment. 本実施形態の液晶表示装置は、データ線駆動回路130の第2ラッチ部の詳細な構成を除いて、第1実施形態の液晶表示装置と同一である。 The liquid crystal display device of this embodiment, except for the detailed structure of the second latch portion of the data line driving circuit 130 are the same as the liquid crystal display device of the first embodiment. そこで、第2ラッチ部について説明する。 Therefore, a description of a second latch portion.
図10は、第2実施形態のデータ線駆動回路に用いられる第2ラッチ部133'と第1ラッチ部132の詳細な回路図である。 Figure 10 is a detailed circuit diagram of the second latch portion 133 'and the first latch portion 132 used for the data line driving circuit of the second embodiment.

【0081】第2ラッチ部133'は、図5に示す第1 [0081] 'The second latch unit 133, first shown in FIG. 5
実施形態の第2ラッチ部133と同様に、n個のユニットUB1〜UBnを備えている。 Like the second latch portion 133 of the embodiment includes n unit UB1~UBn. そして、ユニットUB Then, unit UB
1は6個のビットユニットUB11'〜UB16'から構成されている。 1 is composed of six bits unit UB11'~UB16 '. 第2ラッチ部133'が、第1実施形態の第2ラッチ部133と相違するのは、ビットユニットの詳細な構成である。 Second latch portion 133 'is, for differs from the second latch portion 133 of the first embodiment, a detailed configuration of the bit unit.

【0082】図10に示すようにビットユニットUB1 [0082] Bit unit as shown in FIG. 10 UB1
1'は、サブユニットUB11r',UB11g',UB 1 'subunit UB11r', UB11g ', UB
11b'から構成されている。 And a 11b '.

【0083】各サブユニットUB11r',UB11 [0083] Each sub-unit UB11r ', UB11
g',UB11b'は、第1ラッチ回路として機能するアナログスイッチSW2、インバータINV3,INV4およびオア回路ORと、第2ラッチ回路として機能するアナログスイッチSW3およびインバータINV6,INV7と、転送回路として機能するアナログスイッチSW4とを備えている。 g ', UB11b' ​​the analog switch SW2 functions as a first latch circuit, and an inverter INV3, INV4 and OR circuit OR, the analog switch SW3 and the inverter INV6, INV7 function as a second latch circuit, which functions as a transfer circuit and an analog switch SW4.

【0084】まず、アナログスイッチSW2は、第1転送信号TRS1がアクティブになるとオン状態となるから、第1転送信号TRS1のアクティブ期間において、 [0084] First, the analog switch SW2 in from the first transfer signal TRS1 is turned on when active, the active period of the first transfer signal TRS1,
第1ラッチ部133から出力される点順次画像データD Sequential image data D points output from the first latch portion 133
R',DG',DB'が第1ラッチ回路に取り込まれる。 R ', DG', DB 'is taken into the first latch circuit.
第1転送信号TRS1は走査線112の選択期間開始時にアクティブとなる信号である。 The first transfer signal TRS1 is a signal which becomes active at the start selection period of the scan line 112. したがって、第1ラッチ回路によって、点順次画像データDR',DG',D Therefore, the first latch circuit, a dot sequential image data DR ', DG', D
B'が線順次画像データDR'',DG'',DB''に変換される。 B 'line sequential image data DR' ', DG' ', DB' is converted into '.

【0085】次に、アナログスイッチSW3は、第4転送信号TRS4の非アクティブ期間(Lレベル)においてオン状態となる一方、そのアクティブ期間においてオフ状態となる。 [0085] Next, the analog switch SW3, whereas the ON state in the non-active period of the fourth transfer signal TRS4 (L level), the OFF state in the active period. したがって、第2ラッチ回路は、第4転送信号TRS4の非アクティブ期間において、第1ラッチ回路の出力信号を取り込む。 Accordingly, the second latch circuit is in a non-active period of the fourth transfer signal TRS4, ​​captures the output signal of the first latch circuit.

【0086】次に、転送回路として機能するアナログスイッチSW4は、第4転送信号TRS4のアクティブ期間(Hレベル)においてオン状態となる一方、その非アクティブ期間においてオフ状態となる。 Next, the analog switches SW4 functioning as a transfer circuit, while the ON state in the active period of the fourth transfer signal TRS4 (H level), the OFF state at its non-active period. したがって、第4転送信号TRS4のアクティブ期間(Hレベル)においては、図に示す信号PB2がサブユニットUB11 Therefore, in the active period of the fourth transfer signal TRS4 (H level), the signal PB2 shown in FIG subunit UB11
b'のアナログスイッチSW4を介してサブユニットU Subunit U via the analog switch SW4 of b '
B11g'に転送され、信号PG2がサブユニットUB It is transferred to B11g ', signal PG2 subunit UB
11g'のアナログスイッチSW4を介してサブユニットUB11r'に転送され、信号PR2がサブユニットUB11r'のアナログスイッチSW4を介してサブユニットUB11b'に転送される。 Are transferred to the 'subunit UB11r via the analog switch SW4 of the' 11g, it signals PR2 is transferred to the 'subunit UB11b via the analog switch SW4 of the' subunit UB11r. すなわち、第2実施形態の第2ラッチ部133は、各サブユニットが環状に接続されている点で、直線状に各サブユニットが接続されている第1実施形態の第2ラッチ部133と相違する。 That is, the second latch portion 133 of the second embodiment, in that each sub-unit is connected to the annular, differs from the second latch portion 133 of the first embodiment in which each subunit in a linear shape is connected to. また、第4転送信号TRS4は、第1転送信号TR The fourth transfer signal TRS4, ​​the first transfer signal TR
S1がアクティブ(Hレベル)となってから次にアクティブとなる期間中に、3回アクティブ(Hレベル)となる(図11参照)。 S1 is the next during the period which becomes active after becoming active (H level), and becomes three active (H level) (see FIG. 11). したがって、第2実施形態の第2ラッチ部133'は、ある走査線112の選択期間中にサブユニット間の転送を3回行う点で、サブユニット間の転送を2回で終了する第1実施形態の第2ラッチ部13 Accordingly, the second latch section 133 'of the second embodiment in that three times the transfer between subunits during a selection period of the scan line 112, the first embodiment to terminate the transfer of intersubunit twice the second latch section 13 in the form
3と相違している。 3 and is different.

【0087】次に、第2実施形態に係るデータ線駆動回路の動作を説明する。 [0087] Next, the operation of the data line drive circuit according to the second embodiment. 第2実施形態のデータ線駆動回路130は、第2ラッチ部の詳細な構成を除いて第1実施形態と同様であるから、第2実施形態のデータ線駆動回路130は、第1ラッチ部132によって点順次画像データを生成するまでは、第1実施形態と同様に動作する(図6参照)。 The data line driving circuit 130 of the second embodiment are similar to those of the first embodiment except for the detailed structure of the second latch portion, the data line driving circuit 130 of the second embodiment, the first latch portion 132 by until a dot sequential image data operates similarly to the first embodiment (see FIG. 6).

【0088】図11は、第2ラッチ部の動作を説明するためのタイミングチャートである。 [0088] Figure 11 is a timing chart for explaining the operation of the second latch portion. 時刻t10から時刻t11までの期間において、第1転送信号TRS1がH During the period from time t10 to time t11, the first transfer signal TRS1 is H
レベルになると、アナログスイッチSW1がオン状態となり、第1ラッチ部132から出力される点順次画像データが、第2ラッチ部133に取り込まれる。 Level, the analog switch SW1 is turned on, sequentially image data points output from the first latch portion 132 is taken into the second latch portion 133. この結果、当該期間において、信号PR1,PG1,PB1 As a result, in the period, it signals PR1, PG1, PB1
は、1行1列目の画素P11に対応するデータP11 The data P11 corresponding to the first row and the first column of pixels P11
R,P11G,P11Bとなる。 R, P11G, the P11B. また、当該期間においては、第4転送信号TRS4がLレベルとなっているから、アナログスイッチSW2はオン状態になっている。 In the said period, since the fourth transfer signal TRS4 is in the L level, the analog switch SW2 is in the on state.
このため、第1ラッチ回路の出力信号PR1,PG1, Therefore, the output signal PR1, PG1 of the first latch circuit,
PB1は第2ラッチ回路に取り込まれる。 PB1 is taken into the second latch circuit. したがって、 Therefore,
信号PR2,PG2,PB2は、データP11R,P1 Signal PR2, PG2, PB2 is, data P11R, P1
1G,P11Bとなる。 1G, the P11B.

【0089】次に、時刻t11から時刻t12までの期間にあっては、第1転送信号TRS1および第4転送信号TRS4がともにLレベルであるから、インバータIN [0089] Next, in the period from time t11 to time t12, the since the first transfer signal TRS1 and fourth transfer signal TRS4 are both L level, the inverter IN
V4は動作状態となり、インバータINV3,INV4によって論理レベルが保持される。 V4 is an operational state, the logic level is maintained by the inverter INV3, INV4. したがって、当該期間において、信号PR1,PG1,PB1はデータP11R,P Accordingly, in the period, it signals PR1, PG1, PB1 data P11R, P
11G,P11Bとなる。 11G, the P11B. また、当該期間においては、 In the said period,
アナログスイッチSW2がオン状態となっているから、 Since the analog switch SW2 is turned on,
信号PR2,PG2,PB2はデータP11R,P11 Signal PR2, PG2, PB2 is data P11R, P11
G,P11Bとなる。 G, the P11B.

【0090】次に、時刻t12から時刻t13までの期間にあっては、第4転送信号TRS4がHレベルになる。 [0090] Next, in the period from the time t12 to the time t13, the fourth transfer signal TRS4 becomes H level. すると、アナログスイッチSW3がオン状態となり、サブユニット間のデータ転送が行われる。 Then, the analog switch SW3 is turned on, the data transfer between the subunits is performed. 具体的には、データがUB11b'→UB11g'→UB11r' More specifically, the data is UB11b '→ UB11g' → UB11r '
→UB11b'の方向にデータが同時に転送される。 → data in the direction of the UB11b 'is transferred at the same time. このとき、アナログスイッチSW2,SW3はオフ状態となっているから、前段のサブユニットから転送されたデータが第1ラッチ回路によって保持される一方、第2ラッチ回路は当該期間において時刻t12より前の状態を維持する。 At this time, the analog switches SW2, SW3 are turned off, while the data transferred from the preceding sub-unit is held by the first latch circuit, a second latch circuit prior to the time t12 in the period to maintain the state. このため、当該期間にあっては、信号PR Therefore, in the said period, the signal PR
1,PG1,PB1はデータP11G,P11B,P1 1, PG1, PB1 data P11G, P11B, P1
1Bとなる一方、信号PR2,PG2,PB2はデータP11R,P11G,P11Bとなる。 While the 1B, signal PR2, PG2, PB2 is data P11R, P11G, the P11b.

【0091】次に、時刻t13から時刻t14までの期間にあっては、アナログスイッチSW3がオン状態、アナログスイッチSW2,SW4がオフ状態となるので、 [0091] Next, in the period from the time t13 to the time t14, the analog switch SW3 is in the ON state, since the analog switch SW2, SW4 is turned off,
信号PR1,PG1,PB1と信号PR2,PG2,P Signal PR1, PG1, PB1 and signal PR2, PG2, P
B2とは各々一致し、データP11G,P11B,P1 Each coincide with the B2, data P11G, P11B, P1
1Bとなる。 The 1B.

【0092】以後、第2ラッチ部133'は、時刻t1 [0092] Thereafter, the second latch section 133 ', the time t1
4から時刻t15までの期間において時刻t12から時刻t13までの期間と同様に動作し、時刻t15から時刻t16までの期間において時刻t13から時刻t14 It behaves like a period from time t12 to time t13 in the period from 4 to time t15, from time t13 in the period from time t15 to time t16 t14
までの期間と同様に動作する。 It operates in the same manner as the period of up to. したがって、信号PR Therefore, the signal PR
1,PG1,PB1と信号PR2,PG2,PB2は図に示すように変化する。 1, PG1, PB1 signal PR2, PG2, PB2 changes as shown in FIG.

【0093】ここで、第2ラッチ部133の出力信号P [0093] Here, the output signal P of the second latch portion 133
R2に着目すると、時刻t10から時刻t17までの期間中に、信号PR2は、P11R→P11G→P11B When attention is focused on R2, during the period from the time t10 to the time t17, signal PR2 is, P11R → P11G → P11B
の順に変化している。 It has been a change in the order. すなわち、線順次画像データD That is, the line sequential image data D
R'',DG'',DB''をシリアル形式の画像データDRGB R '', DG '', the image data DRGB serial format DB ''
に変換している。 It is converted into.

【0094】ところで、本実施形態のサブユニットは環状に接続されており、第1転送信号TRS1が再びアクティブとなる時刻t18より前に、第4転送信号TRS [0094] Incidentally, the sub-unit of the present embodiment is connected to an annular, prior to time t18 of the first transfer signal TRS1 becomes active again, the fourth transfer signal TRS
4が3回アクティブとなる。 4 is three times active. 3度目のアクティブ期間は、図に示す時刻t16から時刻t17までの期間TA Third time active period, the period from time t16 shown in FIG until time t17 TA
である。 It is. 当該期間を設けることによって、各サブユニットには、時刻t10から時刻t11までの期間に取り込んだ線順次画像データが入力されることになる。 By providing the period, each subunit, so that line sequential image data captured during the period from time t10 to time t11 is input. 例えば、サブユニットUB11r'では、時刻t16から時刻t17までの期間において、データP11Rが取り込まれる。 For example, the subunit UB11r ', in the period from time t16 to time t17, data P11R is captured. これにより、時刻t17から時刻t18までの期間において、信号PR1,PG1,PB1と信号PR In this way, the period from time t17 to time t18, signal PR1, PG1, PB1 signal PR
2,PG2,PB2とが各々一致し、データP11R, 2, PG2, each match PB2 and is, data P11R,
P11G,P11Bとなる。 P11G, the P11B.

【0095】単に、線順次画像データDR'',DG'', [0095] Simply, the line sequential image data DR '', DG '',
DB''をシリアル形式の画像データDRGBに変換するのであれば、第1実施形態のようにサブユニットを直線状に接続し、1回の走査線選択期間中に第4転送信号TR If the DB '' of being converted into image data DRGB serial form, the subunits as in the first embodiment connected in a straight line, a fourth transfer signal TR during one scanning line selection period
S4を2回アクティブにすれば足りる。 S4 and it is sufficient to twice active. しかしながら、 However,
第2実施形態においては、上述したようにサブユニットを環状に接続し、3度目のアクティブ期間TAを設けている。 In the second embodiment, the sub-unit as described above is connected to the annular, is provided for the third time the active period TA. これは、以下の理由による。 This is due to the following reasons.

【0096】画像信号の相関性は極めて高いため、隣接する画素間では画像データ値が変わらないことが多い。 [0096] Correlation of the image signal is for a very high, often image data value does not change between adjacent pixels.
一方、第2ラッチ部133'は、pチャンネル型およびnチャンネル型のTFTによって構成されるが、TFT On the other hand, the second latch section 133 'is constituted by p-channel and n-channel type TFT is, TFT
が電力を消費するのは論理レベルが変化したときであり、論理レベルが変化しなければ、電力は殆ど消費されない。 There consume power is when the logic level changes, if the logical level is changed, no power is consumed little.

【0097】上述したように3度目のアクティブ期間T [0097] active period for the third time as described above T
Aによって、各サブユニットの信号PR1,PG1,P By A, signal PR1 for each subunit, PG1, P
B1と信号PR2,PG2,PB2とは、走査線選択期間の最初の状態に戻っている。 And B1 and a signal PR2, PG2, PB2 is returned to the initial state of the scan line selection period. この状態において、次に第1転送信号TRS1がアクティブとなったときに、各サブユニットに取り込まれる点順次画像データDR', In this state, then when the first transfer signal TRS1 becomes active, dot sequential image data DR 'is taken into each subunit,
DG',DB'は、隣接する画素に対応するものである。 DG ', DB' are those corresponding to the adjacent pixels.
例えば、サブユニットUB11r'に着目すると、信号PR1は時刻t18の前後でデータP11RからデータP21Rに変化する。 For example, when attention is focused on subunit UB11r ', signal PR1 is changed to data P21R from data P11R before and after the time t18. データP11Rは画素P11のR R of data P11R pixel P11
画素領域に対応するものであり、P21Rは画素P11 Are those corresponding to the pixel region, P21R pixel P11
に隣接する画素P21のR画素領域に対応するものである。 It corresponds to R pixel region of the pixel P21 adjacent to. したがって、データP11Rの値とデータP21R Therefore, the value of the data P11R and data P21R
の値は一致する可能性が極めて高い。 The value is very likely to match. このため、第1転送信号TRS1がアクティブとなる時点(例えば、時刻t18)において、消費される電力を大幅に削減することができる。 Therefore, when the first transfer signal TRS1 becomes active (e.g., time t18) at, it is possible to significantly reduce the power consumed.

【0098】一方、3度目のアクティブ期間TAを設けることによって、各サブユニットの状態は1回の走査線選択期間中に3回変化することになり、それだけ消費電力が増加する。 [0098] On the other hand, by providing the third time of the active period TA, the state of each subunit will be changed three times during a single scan line selection period, the more power consumption increases. しかしながら、アクティブ期間TAによる状態の変化は、同一画素内で行われる。 However, the change in state by the active period TA is performed in the same pixel. 例えば、サブユニットUB11r'においては期間TAを設けることによって、信号PR1,PR2がデータP11BからデータP11Rに変化する。 For example, by providing the period TA in subunit UB11r ', it signals PR1, PR2 is changed from data P11B the data P11R. ここで、画像信号処理回路3 Here, the image signal processing circuit 3
00から供給される画像データDR,DG,DBは、上述したように白、黒、灰といった無彩色の画像を表示するときには、同一値となるように正規化されている。 00 the image data supplied from the DR, DG, DB, when displaying white, as described above, black, an image of the achromatic such ash is normalized to have the same value. したがって、表示すべき画像が無彩色である場合には、期間TAを設けてても消費電力が増加しない。 Therefore, when the image to be displayed is achromatic, the power consumption also provided period TA is not increased. 特に、コンピュータのモニタに表示されるテキストは、黒色であることが多く、またその背景は白色であることが多い。 In particular, the text that is displayed on the monitor of the computer is often a black, also often the background is white. したがって、特に、コンピュータの表示用にこの液晶表示装置を用いる場合には、期間TAを設けたことによって消費電力が増加することはない。 Thus, in particular, in the case of using the liquid crystal display device for display of the computer, the power consumption is not increased by providing the period TA. したがって、サブユニットを環状に接続し、3度目のアクティブ期間TAを設けることにより、消費電力を削減することが可能となる。 Thus, the subunit connected to the annular, by providing the third time of the active period TA, it is possible to reduce power consumption.

【0099】<3. [0099] <3. 変形例> (1)上述した各実施形態においては、液晶パネル10 Modification> (1) Each embodiment described above, the liquid crystal panel 10
0の素子基板101をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたTFTによって、画素のスイッチング素子(TF 0 of the element substrate 101 constituted by a transparent insulating substrate such as glass, to form a silicon thin film on the substrate, a source on the thin film, the drain, the TFT channel is formed, a switching element of a pixel (TF
T116)や駆動回路120の素子を構成するものとして説明したが、本発明はこれに限られるものではない。 It was described as constituting elements T116) and the driving circuit 120, but the present invention is not limited thereto.

【0100】例えば、素子基板101を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や駆動回路1 [0100] For example, to configure the device substrate 101 by a semiconductor substrate, a source on the surface of the semiconductor substrate, a drain, an insulating gate type field effect transistor in which a channel is formed, the switching element and the driving circuit 1 of the pixel
20の素子を構成しても良い。 It may constitute the element of 20. このように素子基板10 Thus the element substrate 10
1を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極11 When configuring 1 by semiconductor substrates, it can not be used as a display panel of a transmission type, the pixel electrode 11
8をアルミニウムなどで形成して、反射型として用いられることとなる。 8 is formed of aluminum or the like and thus used as a reflection type. また、単に、素子基板101を透明基板として、画素電極118を反射型にしても良い。 Also, simply, as a transparent substrate an element substrate 101 may be a pixel electrode 118 in the reflection type.

【0101】(2)さらに、上述した各実施形態にあっては、画素のスイッチング素子を、TFTで代表される3端子素子として説明したが、ダイオード等の2端子素子で構成しても良い。 [0102] (2) Further, in the respective embodiments described above, the switching elements of pixels has been described as a three-terminal element represented by TFT, it may be composed of two-terminal element such as a diode. ただし、画素のスイッチング素子として2端子素子を用いる場合には、走査線112を一方の基板に形成し、データ線114を他方の基板に形成するとともに、2端子素子を、走査線112またはデータ線114のいずれか一方と、画素電極との間に形成する必要がある。 However, when using a two-terminal element as a switching element of a pixel is to form a scanning line 112 on one substrate, and forming a data line 114 on the other substrate, a two-terminal device, the scanning lines 112 or data lines 114 one and any, need to be formed between the pixel electrode. この場合、画素は、走査線112とデータ線114との間に直列接続された二端子素子と、液晶とから構成されることとなる。 In this case, the pixel includes a series-connected two-terminal element between the scan lines 112 and data lines 114, and be comprised of a liquid crystal.

【0102】(3)また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、STN(Super Twisted Nematic)液晶などを用いたパッシィブ型にも適用可能である。 [0102] (3) Further, the present invention has been described as an active matrix liquid crystal display device is not limited to this but is also applicable to Passhiibu type using, for example, STN (Super Twisted Nematic) liquid crystal. さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。 Further, as the electro-optic material, in addition to the liquid crystal, by using a electroluminescent device is applicable to a display device for performing display by the electro-optical effect. すなわち、本発明は、 That is, the present invention is,
上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用可能である。 It is applicable to all electro-optical device having a liquid crystal display device similar to the above-described configuration.

【0103】(4)また、上述した各実施形態においては、RGBの3原色に各々対応した画素領域R,G,Bをデータ線114に沿って形成するようにしたが、本発明はこれに限定されるものではなく、複数色を表示するものであってもよい。 [0103] Further (4), in each of the embodiments described above, the pixel areas respectively corresponding to the three primary colors of RGB R, G, has been to form along a B data line 114, the present invention is to it is not limited, and may be used for displaying a plurality of colors. この場合には、各色に対応する画像データを点順次画像データに変換し、これを線順次画像データに変換し、各色に対応する線順次画像データをパラレル−シリアル変換して、シリアル形式の画像データを各データ線に対応して生成し、さらに得られた画像データにDA変換を施して各データ線に出力すればよい。 In this case, to convert the corresponding image data sequentially to the image data point for each color, which was converted into the line sequential image data, a line-sequential image data corresponding to each color parallel - to-serial conversion, serial format images data were generated corresponding to the data lines may be output to the data lines by performing DA conversion on the further resulting image data.

【0104】<4. [0104] <4. 応用例>次に、上述した液晶表示装置を各種の電子機器に適用される場合について説明する。 Applications> will now be described when applied to a liquid crystal display device described above in various electronic apparatuses.

【0105】<その1:モバイル型コンピュータ>まず、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。 [0105] <Part 1: Mobile Computer> First, the liquid crystal panel, an example of application to a mobile personal computer. 図12は、このパーソナルコンピュータの構成を示す斜視図である。 Figure 12 is a perspective view showing a structure of the personal computer. 図において、コンピュータ1200は、キーボード120 In the figure, the computer 1200, a keyboard 120
2を備えた本体部1204と、液晶表示ユニット120 A main body 1204 having a 2, a liquid crystal display unit 120
6とから構成されている。 And a 6. この液晶表示ユニット120 The liquid crystal display unit 120
6は、先に述べた液晶パネル100の背面にバックライトを付加することにより構成されている。 6 is constructed by adding a backlight on a rear surface of the liquid crystal panel 100 described above.

【0106】<その2:携帯電話>さらに、この液晶パネル100を、携帯電話に適用した例について説明する。 [0106] <2: Mobile Phone> Further, the liquid crystal panel 100, an example of application to a cellular phone. 図13は、この携帯電話の構成を示す斜視図である。 Figure 13 is a perspective view showing a structure of the cellular phone. 図において、携帯電話1302は、複数の操作ボタン1302とともに、反射型の液晶パネル100を備えるものである。 In the figure, a cellular phone 1302 includes a plurality of operation buttons 1302, and a reflective-type liquid crystal panel 100. この反射型の液晶パネル100にあっては、必要に応じてその前面にフロントライトが設けられる。 In the reflection type liquid crystal panel 100, a front light is provided on its front surface as needed.

【0107】なお、図12〜図13を参照して説明した電子機器の他にも、単板型のビデオプロジェクタ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。 [0107] Incidentally, in addition to the electronic apparatus described with reference to FIGS. 12 13, a single plate type video projector, a liquid crystal television, a view finder type or monitor direct view type video tape recorder, a car navigation system, a pager , an electronic organizer, an electronic calculator, a word processor, a workstation, a videophone, POS terminals, and devices, and the like having a touch panel. そして、これらの各種電子機器に適用可能なのは言うまでもない。 The thing is of course applicable to these various electronic apparatuses.

【0108】 [0108]

【発明の効果】以上説明したように本発明によれば、製造コストを削減すると同時に、文字が読み易い電気光学パネルを提供することができる。 According to the present invention described above, according to the present invention, while reducing manufacturing costs, it is possible to provide an easy electro-optical panel characters read. また、この電気光学パネルのデータ線を駆動するデータ線駆動回路および駆動方法を提供することができる。 Further, it is possible to provide a data line driving circuit and a driving method for driving the data line of the electro-optical panel.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の第1実施形態に係る液晶表示装置の全体構成を示すブロック図である。 Is a block diagram showing the overall configuration of a liquid crystal display device according to a first embodiment of the present invention; FIG.

【図2】 同装置における画像表示領域を構成する画素を示した概念図である。 2 is a conceptual view showing a pixel constituting an image display area in the apparatus.

【図3】 同装置における画像処理回路の構成を示すブロック図である。 3 is a block diagram showing a configuration of an image processing circuit in the apparatus.

【図4】 同装置のデータ線駆動回路の構成を示すブロック図である Is a block diagram showing the configuration of a data line driver circuit in FIG. 4 the apparatus

【図5】 同装置の第1および第2ラッチ部の構成を示す回路図である。 5 is a circuit diagram showing a configuration of the first and second latch portion of the device.

【図6】 同装置のデータ線駆動回路の動作を示すタイミングチャートである。 6 is a timing chart showing the operation of the data line driving circuit of the device.

【図7】 同装置のデータ線駆動回路の動作を示すタイミングチャートである。 7 is a timing chart showing the operation of the data line driving circuit of the device.

【図8】 同液晶パネルの構造を示す斜視図である。 8 is a perspective view showing the structure of the liquid crystal panel.

【図9】 同液晶パネルの構造を説明するための一部断面図である。 9 is a partial cross-sectional view illustrating the structure of the liquid crystal panel.

【図10】 本発明の第2実施形態に用いられる第1および第2ラッチ部の構成を示す回路図である。 10 is a circuit diagram showing a configuration of the first and second latch section used in the second embodiment of the present invention.

【図11】 同第2ラッチ部の動作を示すタイミングチャートである。 11 is a timing chart showing an operation of the second latch portion.

【図12】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 12 is a perspective view showing the configuration of which is an example personal computer of an electronic apparatus to which the same liquid crystal display device.

【図13】 同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。 13 is a perspective view showing a which is an example configuration of a mobile phone of the electronic apparatus to which the same liquid crystal display device.

【図14】 従来の横長画面の液晶パネルの主要部を示すブロック図である。 14 is a block diagram showing a main part of a liquid crystal panel of a conventional landscape screen.

【図15】 従来の縦長画面の液晶パネルの主要部を示すブロック図である。 15 is a block diagram showing a main part of a liquid crystal panel of a conventional portrait screen.

【図16】 緑色で表示される文字“X”を横ストライプの画面で表示した例を示す概念図である。 16 is a conceptual diagram showing an example of displaying a character "X" is displayed in green on the screen of horizontal stripe.

【符号の説明】 DESCRIPTION OF SYMBOLS

100……液晶パネル 107……外部回路接続端子(実装端子) 110……画像表示領域 112……走査線 114……データ線 116……TFT 130……データ線駆動回路 132……第1ラッチ部(第1変換部) 133、133'……第2ラッチ部(第2変換部) 134……DA変換部(DAコンバータ) 300……画像処理回路(画像処理部) UB1〜UBn……ユニット UB11r,UB11g,UB11b……サブユニット 100 ...... liquid crystal panel 107 ...... external circuit connection terminals (mounting terminals) 110 ...... image display area 112 ...... scanning lines 114 ...... data line 116 ...... TFT 130 ...... data line driving circuit 132 ...... first latch portion (first converter) 133, 133 '.... the second latch portion (second converter) 134 ... DA converter unit (DA converter) 300 ... image processing circuit (image processing section) UB1~UBn ...... unit UB11r , UB11g, UB11b ...... sub-unit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) G09G 3/20 623 G09G 3/20 623R 660 660F 3/36 3/36 Fターム(参考) 2H092 GA05 GA23 GA40 JA24 JB02 NA25 PA06 2H093 NA42 NA43 NC10 NC12 NC13 NC14 NC15 NC24 NC26 NC28 NC34 NC90 ND42 ND54 NE03 NE07 NF05 NF13 5C006 AA16 AA22 AC09 AF06 AF83 BB12 BB16 BC03 BC12 BC16 BF02 BF03 BF04 BF15 BF27 FA21 FA56 5C080 AA06 AA10 BB05 DD01 DD27 EE02 FF11 FF12 JJ02 JJ03 JJ04 JJ05 JJ06 KK07 KK47 5C094 AA02 AA15 AA22 AA44 AA48 AA53 BA03 BA43 CA19 CA24 CA25 DA09 DB01 DB02 DB04 EA04 EA07 EA10 FA01 FB12 FB13 FB15 GA10 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) G09G 3/20 623 G09G 3/20 623R 660 660F 3/36 3/36 F -term (reference) 2H092 GA05 GA23 GA40 JA24 JB02 NA25 PA06 2H093 NA42 NA43 NC10 NC12 NC13 NC14 NC15 NC24 NC26 NC28 NC34 NC90 ND42 ND54 NE03 NE07 NF05 NF13 5C006 AA16 AA22 AC09 AF06 AF83 BB12 BB16 BC03 BC12 BC16 BF02 BF03 BF04 BF15 BF27 FA21 FA56 5C080 AA06 AA10 BB05 DD01 DD27 EE02 FF11 FF12 JJ02 JJ03 JJ04 JJ05 JJ06 KK07 KK47 5C094 AA02 AA15 AA22 AA44 AA48 AA53 BA03 BA43 CA19 CA24 CA25 DA09 DB01 DB02 DB04 EA04 EA07 EA10 FA01 FB12 FB13 FB15 GA10

Claims (11)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルのデータ線駆動方法であって、 複数色に対応する画像データを前記データ線数に応じた数の点順次画像データに各々変換し、 前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換し、 各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成し、 各シリアルデータをDA変換して各画像信号を生成し、 各画像信号を各データ線に各々供給することを特徴とする電気光学パネルのデータ線駆動方法。 And 1. A plurality of data lines, a plurality of scan lines, and each switching element provided corresponding to each of these intersections, the electro-optical panel and a pixel electrode which are respectively connected to the switching elements a data line driving method, respectively converts the image data corresponding to plural colors dot sequential image data of the number corresponding to the number of the data lines, latches sequentially the image data the points in each selection period of the scanning line sequentially into image data line Te, parallel with respect to each color of the line-sequential image data - is subjected to serial conversion to generate the serial data corresponding to each data line, the image signals each serial data DA conversion generates the data line driving method of the electro-optical panel, characterized in that each image signal respectively supplied to the data line.
  2. 【請求項2】 複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルのデータ線駆動回路であって、 複数色に対応する画像データを前記データ線数に応じた数の点順次画像データに変換する第1変換部と、 前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換するとともに、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成する第2変換部と、 各シリアルデータをDA変換して得た各画像信号を各データ線に各々供給するDA変換部とを備えたことを特徴とする電気光学パネルのデータ線駆動回路。 2. A plurality of data lines, a plurality of scan lines, and each switching element provided corresponding to each of these intersections, the electro-optical panel and a pixel electrode which are respectively connected to the switching elements a data line driving circuit, selection period of the first conversion unit and the scanning lines sequentially image data the point of converting the image data corresponding to plural colors dot sequential image data of the number corresponding to the number of the data lines It converts latches in line sequential image data for each parallel with respect to each color of the line-sequential image data - is subjected to serial conversion, a second conversion unit that generates the serial data corresponding to the data lines, each data line driving circuit of an electro-optical panel, characterized in that a respective supply DA conversion unit of each image signal of serial data obtained by DA converting the respective data lines.
  3. 【請求項3】 前記第2変換部は、各データ線に対応した各ユニットを備え、1つのユニットは各色に対応する各サブユニットを縦続接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えることを特徴とする請求項2に記載の電気光学パネルのデータ線駆動回路。 Wherein the second conversion unit is provided with each unit corresponding to each data line, one unit will be connected in cascade each subunit corresponding to each color, each subunit selection of said scanning lines a latch circuit for latching the dot sequential image data at period start, be provided with a transfer circuit for transferring an output signal of each subunit in the selection period of the scan lines to an input of the latch circuit of the next stage subunit data line driving circuit of an electro-optical panel according to claim 2, wherein.
  4. 【請求項4】 前記画像データは、第1色、第2色、および第3色に各々対する3種類のデータであり、 前記第2変換部は、第1色、第2色、第3色の順にパラレル−シリアル変換した前記シリアルデータを出力し、 前記ユニットは、第1色に対応するとともに前記シリアルデータを取り出す第1サブユニットと、前記第1サブユニットの前段に設けられ第2色に対応する第2サブユニットと、前記第2サブユニットの前段に設けられ第3 Wherein said image data is a first color, a three types of data that each pair to the second color, and third color, the second conversion unit, the first color, second color, third color parallel in order - to output the serial data serial conversion, the unit includes a first subunit retrieving the serial data with corresponding to the first color, the second color is provided in front of the first subunit a corresponding second sub-unit, the third provided before the second subunit
    色に対応する第3サブユニットとを備え、 前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第1転送信号に基づいて、前記点順次画像データをラッチし、 前記第3サブユニットの転送回路は、前記第1転送信号のアクティブ期間終了して一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第2転送信号に基づいて、前記第3サブユニットの出力信号を前記第2サブユニットの入力に転送し、 前記第2サブユニットの転送回路は、前記第2転送信号が非アクティブからアクティブに遷移し一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第3転送信号に基づいて、前記第2 And a third subunit corresponding to the color, the latch circuits of the respective sub-units, based on the first transfer signal which becomes active at the start selection period of the scan lines, sequentially latches the image data the point, the transfer circuit of the third sub-unit on the basis of the second transfer signal which becomes active during the time when the predetermined time ends the active period of the first transfer signal has passed to the selection period of the scanning line is completed, transfer the output signal of the third sub-unit to the input of the second sub-unit, the transfer circuit of the second subunit, from the time when the second transfer signal is given time to transition from inactive to active it has elapsed third, based on the transfer signal selection period of the scanning line becomes active during until the end of the second
    サブユニットの出力信号を前記第1サブユニットの入力に転送することを特徴とする請求項3に記載のデータ線駆動回路。 The data line driving circuit according to claim 3, characterized in that to transfer the output signal of the sub-units to the input of the first subunit.
  5. 【請求項5】 前記第2変換部は、各データ線に対応した各ユニットを備え、1つのユニットは各色に対応する各サブユニットを環状に接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えることを特徴とする請求項2に記載の電気光学パネルのデータ線駆動回路。 Wherein said second converter is provided with each unit corresponding to each data line, one unit is constituted by connecting the respective sub-units corresponding to each color in a ring, each subunit of the scan lines comprising a latch circuit that latches the dot sequential image data at the start of the selection period, and a transfer circuit for transferring an output signal of each subunit in the selection period of the scan lines to an input of the latch circuit of the next stage subunit data line driving circuit of an electro-optical panel according to claim 2, characterized in that.
  6. 【請求項6】 前記画像データは、第1色、第2色、および第3色に各々対する3種類のデータであり、 前記第2変換部は、第1色、第2色、第3色の順にパラレル−シリアル変換した前記シリアルデータを出力し、 前記ユニットは、第1色に対応するとともに前記シリアルデータを取り出す第1サブユニットと、前記第1サブユニットの前段に設けられ第2色に対応する第2サブユニットと、前記第2サブユニットの前段に設けられ第3 Wherein said image data is a first color, a three types of data that each pair to the second color, and third color, the second conversion unit, the first color, second color, third color parallel in order - to output the serial data serial conversion, the unit includes a first subunit retrieving the serial data with corresponding to the first color, the second color is provided in front of the first subunit a corresponding second sub-unit, the third provided before the second subunit
    色に対応する第3サブユニットとを備え、 前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第1転送信号に基づいて、前記点順次画像データをラッチし、 前記各サブユニットの転送回路は、前記第1転送信号がアクティブから非アクティブに変化した時点から当該走査線の選択期間が終了するまでの期間において3回アクティブとなる第2転送信号に基づいて、次段の出力信号を後段のサブユニットの入力に転送することを特徴とする請求項5に記載の電気光学パネルのデータ線駆動回路。 And a third subunit corresponding to the color, the latch circuits of the respective sub-units, based on the first transfer signal which becomes active at the start selection period of the scan lines, sequentially latches the image data the point, the transfer circuit of each subunit, the first transfer signal on the basis of the second transfer signal is three times the active in the period from the time of change from active to inactive until the selected period of the scanning line is completed, the next data line driving circuit of an electro-optical panel according to claim 5, characterized in that for transferring the output signal of the stage to the input of the subsequent subunit.
  7. 【請求項7】 請求項2乃至6のうちいずれか1項に記載した電気光学パネルのデータ線駆動回路と横長の画像領域とを備える電気光学パネルであって、 前記画像領域は、 横方向に延在する複数のデータ線と、 縦方向に延在する複数の走査線と、 それらの各交点に対応して設けられる各スイッチング素子と、 各スイッチング素子に各々接続される各画素電極とを備えることを特徴とする電気光学パネル。 7. An electro-optical panel and a data line driving circuit and the horizontally long image area of ​​the electro-optical panel as claimed in any one of claims 2 to 6, wherein the image region is laterally and a plurality of data lines extending, and a plurality of scan lines extending in the longitudinal direction, and each switching element provided corresponding to each of them intersection, with each pixel electrode, each of which is connected to the switching elements electro-optical panel, characterized in that.
  8. 【請求項8】 前記画像領域は、前記各走査線と前記各データ線で仕切られる縦長の画素領域を有し、 前記データ線駆動回路を短辺側に配置したことを特徴とする請求項8に記載の電気光学パネル。 Wherein said image region has a vertically long pixel region partitioned by the data lines and the respective scan lines, according to claim 8, characterized in that a said data line driving circuit to the short side electro-optical panel according to.
  9. 【請求項9】 長辺側に前記走査線を駆動する走査線駆動回路を配置し、前記データ線駆動回路に近接した短辺側の端部に実装端子を配置することを特徴とする請求項7に記載の電気光学パネル。 9. Place the scanning line driving circuit for driving the scanning lines in the long side, claims, characterized in that to place the mounting terminal on the end of the short side adjacent to the data line driving circuit electro-optical panel according to 7.
  10. 【請求項10】 請求項2乃至10のうちいずれか1項に記載した電気光学パネルと、 入力画像データの行と列の関係を入れ替えて前記電気光学パネルに供給する画像処理部とを備えることを特徴とする電気光学装置。 10. It comprises an electro-optical panel as claimed in any one of claims 2 to 10, and an image processing unit for supplying interchanged relationship of rows and columns of the input image data to the electro-optical panel electro-optical device according to claim.
  11. 【請求項11】 請求項11に記載の電気光学装置を表示部として備えたことを特徴とする電子機器。 11. An electronic apparatus characterized by comprising a display unit an electro-optical device according to claim 11.
JP2000003935A 2000-01-12 2000-01-12 Electro-optical panel, the data line driving method and a data line driving circuit of the electro-optical panel, an electro-optical device and electronic equipment Expired - Fee Related JP3975633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003935A JP3975633B2 (en) 2000-01-12 2000-01-12 Electro-optical panel, the data line driving method and a data line driving circuit of the electro-optical panel, an electro-optical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003935A JP3975633B2 (en) 2000-01-12 2000-01-12 Electro-optical panel, the data line driving method and a data line driving circuit of the electro-optical panel, an electro-optical device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2001194645A true true JP2001194645A (en) 2001-07-19
JP3975633B2 JP3975633B2 (en) 2007-09-12

Family

ID=18532793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003935A Expired - Fee Related JP3975633B2 (en) 2000-01-12 2000-01-12 Electro-optical panel, the data line driving method and a data line driving circuit of the electro-optical panel, an electro-optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP3975633B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148240A (en) * 2005-11-30 2007-06-14 Casio Comput Co Ltd Active matrix display device
JP2008116964A (en) * 2006-11-06 2008-05-22 Lg Phillips Lcd Co Ltd Liquid crystal display device and method of driving the same
JP2008242206A (en) * 2007-03-28 2008-10-09 Sony Corp Image display device and projection type display device
JP2010128498A (en) * 2008-11-27 2010-06-10 Samsung Electronics Co Ltd Liquid crystal display
EP2221658A1 (en) * 2009-02-18 2010-08-25 Samsung Electronics Co., Ltd. Liquid crystal display
US20110248965A1 (en) * 2010-04-13 2011-10-13 Mi-Sook Suh Organic light emitting display
JP2012073518A (en) * 2010-09-29 2012-04-12 Dainippon Printing Co Ltd Display device
JP2012159633A (en) * 2011-01-31 2012-08-23 Seiko Epson Corp Active matrix substrate, electro-optical device and electronic apparatus
US8514162B2 (en) 2008-10-30 2013-08-20 Samsung Display Co., Ltd. Display apparatus including voltage compensator to compensate common voltage
KR101351381B1 (en) * 2006-11-06 2014-01-16 엘지디스플레이 주식회사 Liquid crystal display and apparatus for driving the same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148240A (en) * 2005-11-30 2007-06-14 Casio Comput Co Ltd Active matrix display device
JP2008116964A (en) * 2006-11-06 2008-05-22 Lg Phillips Lcd Co Ltd Liquid crystal display device and method of driving the same
KR101351381B1 (en) * 2006-11-06 2014-01-16 엘지디스플레이 주식회사 Liquid crystal display and apparatus for driving the same
US8009130B2 (en) 2006-11-06 2011-08-30 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
JP2008242206A (en) * 2007-03-28 2008-10-09 Sony Corp Image display device and projection type display device
US8514162B2 (en) 2008-10-30 2013-08-20 Samsung Display Co., Ltd. Display apparatus including voltage compensator to compensate common voltage
JP2010128498A (en) * 2008-11-27 2010-06-10 Samsung Electronics Co Ltd Liquid crystal display
US8400605B2 (en) 2008-11-27 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display
EP2192440B1 (en) * 2008-11-27 2013-01-23 Samsung Display Co., Ltd. Liquid crystal display
US8115897B2 (en) 2008-11-27 2012-02-14 Samsung Electronics Co., Ltd. Liquid crystal display
KR20100094217A (en) * 2009-02-18 2010-08-26 삼성전자주식회사 Liquid crystal display and display apparatus set having the same
EP2221658A1 (en) * 2009-02-18 2010-08-25 Samsung Electronics Co., Ltd. Liquid crystal display
US8264654B2 (en) 2009-02-18 2012-09-11 Samsung Electronics Co., Ltd. Liquid crystal display and display apparatus set having the same
KR101648714B1 (en) * 2009-02-18 2016-08-18 삼성디스플레이 주식회사 Liquid crystal display and display apparatus set having the same
JP2011221478A (en) * 2010-04-13 2011-11-04 Samsung Mobile Display Co Ltd Organic electroluminescence display device
US20110248965A1 (en) * 2010-04-13 2011-10-13 Mi-Sook Suh Organic light emitting display
US8508438B2 (en) * 2010-04-13 2013-08-13 Samsung Display Co., Ltd. Organic light emitting display with reduced dead space
JP2012073518A (en) * 2010-09-29 2012-04-12 Dainippon Printing Co Ltd Display device
JP2012159633A (en) * 2011-01-31 2012-08-23 Seiko Epson Corp Active matrix substrate, electro-optical device and electronic apparatus

Also Published As

Publication number Publication date Type
JP3975633B2 (en) 2007-09-12 grant

Similar Documents

Publication Publication Date Title
US6225990B1 (en) Method of driving display apparatus, display apparatus, and electronic apparatus using the same
US5712652A (en) Liquid crystal display device
US6636194B2 (en) Electrooptic device and electronic equipment
US7259740B2 (en) Display device and semiconductor device
US6628258B1 (en) Electrooptic device, substrate therefor, electronic device, and projection display
US7268756B2 (en) Liquid crystal display device and method of driving a liquid crystal display device
US6873320B2 (en) Display device and driving method thereof
US7057598B2 (en) Pulse output circuit, shift register and display device
US6897843B2 (en) Active matrix display devices
US6670944B1 (en) Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus
US7071930B2 (en) Active matrix display device, video signal processing device, method of driving the active matrix display device, method of processing signal, computer program executed for driving the active matrix display device, and storage medium storing the computer program
US20030090614A1 (en) Liquid crystal display
US7193593B2 (en) Liquid crystal display device and method of driving a liquid crystal display device
US20070091050A1 (en) Display device
US20020015031A1 (en) Electro-optical panel, method for driving the same, electrooptical device, and electronic equipment
US7425937B2 (en) Device and driving method thereof
US20020024511A1 (en) System and method for driving an electro-optical device
US20020067327A1 (en) Electro-optical device, gray scale display method, and electronic apparatus
US7038675B2 (en) Liquid crystal display device and manufacturing method thereof
US20040257328A1 (en) Data drive IC of liquid crystal display and driving method thereof
US6940482B2 (en) Electrooptic device and electronic apparatus
US6778163B2 (en) Liquid crystal display device, driving circuit, driving method, and electronic apparatus
US7193677B2 (en) Display device and portable terminal device using the same
US20040156246A1 (en) Optoelectronic-device substrate, method for driving same, digitally-driven liquid-crystal-display, electronic apparatus, and projector
JP2002175040A (en) Display device and drive method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070221

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees