JP2001188707A - 複数のｌｒｕを使用するキャッシュ - Google Patents
複数のｌｒｕを使用するキャッシュInfo
- Publication number
- JP2001188707A JP2001188707A JP2000330774A JP2000330774A JP2001188707A JP 2001188707 A JP2001188707 A JP 2001188707A JP 2000330774 A JP2000330774 A JP 2000330774A JP 2000330774 A JP2000330774 A JP 2000330774A JP 2001188707 A JP2001188707 A JP 2001188707A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- access
- data
- cache
- lru
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 いくつかのホストプロセッサが他のホストプ
ロセッサより良いキャッシュ性能を受けることができる
ように記憶装置に接続されたホストプロセッサシステ
ム。 【解決手段】 キャッシュメモリの第１の部分への排他
的アクセスを可能とする第１の機構を提供する工程と、
キャッシュメモリの第２の部分への排他的アクセスを可
能とする第２の機構を提供する工程と、を有し、第１の
部分への排他的アクセスは第２の部分への排他的アクセ
スと独立である。キャッシュメモリの第１の部分に第１
のデータ構造を提供する工程と、キャッシュメモリの第
２の部分に第２のデータ構造を提供する工程とを含み、
第１の部分へのアクセスは第１のデータ構造へのアクセ
スを含み、第２の部分へのアクセスは第２の構造へのア
クセスを含む。データ構造はデータのブロックの２重に
リンクしたリングリストとすることができ、ディスクド
ライブ上のトラックに対応するものとすることができ
る。
ロセッサより良いキャッシュ性能を受けることができる
ように記憶装置に接続されたホストプロセッサシステ
ム。 【解決手段】 キャッシュメモリの第１の部分への排他
的アクセスを可能とする第１の機構を提供する工程と、
キャッシュメモリの第２の部分への排他的アクセスを可
能とする第２の機構を提供する工程と、を有し、第１の
部分への排他的アクセスは第２の部分への排他的アクセ
スと独立である。キャッシュメモリの第１の部分に第１
のデータ構造を提供する工程と、キャッシュメモリの第
２の部分に第２のデータ構造を提供する工程とを含み、
第１の部分へのアクセスは第１のデータ構造へのアクセ
スを含み、第２の部分へのアクセスは第２の構造へのア
クセスを含む。データ構造はデータのブロックの２重に
リンクしたリングリストとすることができ、ディスクド
ライブ上のトラックに対応するものとすることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータデータ
記憶の分野に関し、特にキャッシュにアクセスする複数
のプロセッサを有するコンピュータデータ記憶システム
にキャッシュを構成する分野に関する。
記憶の分野に関し、特にキャッシュにアクセスする複数
のプロセッサを有するコンピュータデータ記憶システム
にキャッシュを構成する分野に関する。
【０００２】
【従来の技術】ホストプロセッサシステムは、複数のイ
ンタフェースユニット、ディスクドライブ、およびディ
スクインタフェースユニットを含む記憶装置を使用して
データを記憶および検索することができる。そのような
記憶装置は、例えばマサチューセッツ州、ホプキントン
のＥＭＣ社により提供され、Yanai et al.への米国特許
第5,206,939号、Galtzur et al.への米国特許第 5,778,
394号、Vishlizzky et al.への米国特許第5,845,147
号、およびOfekへの米国特許第5,857,208号に記載され
ている。ホストシステムは、それに設けられた複数のチ
ャンネルを通じて記憶装置へアクセスする。ホストシス
テムは記憶装置へのチャンネルを通じてデータおよびア
クセス制御情報を提供し、記憶装置もそのチャンネルを
通じてホストシステムへデータを提供する。ホストシス
テムは記憶装置のディスクドライブを直接的にはアドレ
スしないが、ホストシステムが複数の論理的ディスクユ
ニットと考えるものにアクセスする。論理的ディスクユ
ニットは実際のディスクドライブに対応するものまたは
対応しないものとすることができる。複数のホストシス
テムが単一の記憶装置ユニットへアクセスできるように
することにより、ホストシステムはその内部に記憶され
たデータを共用することができる。
ンタフェースユニット、ディスクドライブ、およびディ
スクインタフェースユニットを含む記憶装置を使用して
データを記憶および検索することができる。そのような
記憶装置は、例えばマサチューセッツ州、ホプキントン
のＥＭＣ社により提供され、Yanai et al.への米国特許
第5,206,939号、Galtzur et al.への米国特許第 5,778,
394号、Vishlizzky et al.への米国特許第5,845,147
号、およびOfekへの米国特許第5,857,208号に記載され
ている。ホストシステムは、それに設けられた複数のチ
ャンネルを通じて記憶装置へアクセスする。ホストシス
テムは記憶装置へのチャンネルを通じてデータおよびア
クセス制御情報を提供し、記憶装置もそのチャンネルを
通じてホストシステムへデータを提供する。ホストシス
テムは記憶装置のディスクドライブを直接的にはアドレ
スしないが、ホストシステムが複数の論理的ディスクユ
ニットと考えるものにアクセスする。論理的ディスクユ
ニットは実際のディスクドライブに対応するものまたは
対応しないものとすることができる。複数のホストシス
テムが単一の記憶装置ユニットへアクセスできるように
することにより、ホストシステムはその内部に記憶され
たデータを共用することができる。
【０００３】記憶システムの性能はキャッシュを使用す
ることにより改善されうる。ディスクドライブシステム
の場合、ディスクドライブより相対的に低いデータアク
セス時間を有する半導体メモリのブロックを使用して実
現することができる。アクセスされたデータは有益にデ
ィスクドライブからキャッシュへ移動されるので、その
データへの２回目のおよびその後のアクセスはディスク
ドライブではなくキャッシュへ行うことができる。最近
アクセスされていないデータをキャッシュから除去して
新たなデータのための空間を作ることができる。しばし
ば、そのようなキャッシュアクセスは、データを要求す
るホストシステムにとって明白である。
ることにより改善されうる。ディスクドライブシステム
の場合、ディスクドライブより相対的に低いデータアク
セス時間を有する半導体メモリのブロックを使用して実
現することができる。アクセスされたデータは有益にデ
ィスクドライブからキャッシュへ移動されるので、その
データへの２回目のおよびその後のアクセスはディスク
ドライブではなくキャッシュへ行うことができる。最近
アクセスされていないデータをキャッシュから除去して
新たなデータのための空間を作ることができる。しばし
ば、そのようなキャッシュアクセスは、データを要求す
るホストシステムにとって明白である。
【０００４】キャッシュを実現する１つの手法は、デー
タをブロックで記憶し、各ブロックを以下に「論理的リ
ングユニット」（ＬＲＵ）と呼ぶ２重にリンクされたリ
ングリストに一体的にリンクすることである。ＬＲＵの
各ブロックは論理的ディスクユニットからデータのブロ
ックを示す。それらのブロックは、それらがディスクか
ら検索された順序で２重にリンクされたリングリスト内
に配置される。ポインタは、リストに最も最近加えられ
たブロックを指し示す。こうして、新しいブロックをキ
ャッシュに追加すべき場合、ＬＲＵ構造をヘッドポイン
タとともに使用して除去すべきＬＲＵ中の最も古いブロ
ックを決定して新しいブロックのための空間を作る。
タをブロックで記憶し、各ブロックを以下に「論理的リ
ングユニット」（ＬＲＵ）と呼ぶ２重にリンクされたリ
ングリストに一体的にリンクすることである。ＬＲＵの
各ブロックは論理的ディスクユニットからデータのブロ
ックを示す。それらのブロックは、それらがディスクか
ら検索された順序で２重にリンクされたリングリスト内
に配置される。ポインタは、リストに最も最近加えられ
たブロックを指し示す。こうして、新しいブロックをキ
ャッシュに追加すべき場合、ＬＲＵ構造をヘッドポイン
タとともに使用して除去すべきＬＲＵ中の最も古いブロ
ックを決定して新しいブロックのための空間を作る。
【０００５】
【発明が解決しようとする課題】ＬＲＵメカニズムの欠
点は、２重にリンクされたリング構造の複雑性により複
数のプロセスがいつでもデータ構造を操作可能とするこ
とが困難であるので、単一のプロセスのみしか一時にリ
ングリストを操作可能できないことである。この一時に
１つのアクセスを実施する１つの方法はソフトウェアロ
ックを使用することであり、それはＬＲＵへのプロセス
の排他的アクセスを可能とする従来のセマフォー（sema
phore）類似の機構である。しかし、複数のプロセッサ
がキャッシュの使用を必要とする場合、排他的ＬＲＵア
クセス方法は障害となる。加えて、いくつかの場合で
は、いくつかのホストプロセッサが他のホストプロセッ
サより良いキャッシュ性能を受けることができるように
記憶装置に接続されたホストプロセッサシステムに提供
されるキャッシュサービスを調整するための機構を提供
することが望まれる。
点は、２重にリンクされたリング構造の複雑性により複
数のプロセスがいつでもデータ構造を操作可能とするこ
とが困難であるので、単一のプロセスのみしか一時にリ
ングリストを操作可能できないことである。この一時に
１つのアクセスを実施する１つの方法はソフトウェアロ
ックを使用することであり、それはＬＲＵへのプロセス
の排他的アクセスを可能とする従来のセマフォー（sema
phore）類似の機構である。しかし、複数のプロセッサ
がキャッシュの使用を必要とする場合、排他的ＬＲＵア
クセス方法は障害となる。加えて、いくつかの場合で
は、いくつかのホストプロセッサが他のホストプロセッ
サより良いキャッシュ性能を受けることができるように
記憶装置に接続されたホストプロセッサシステムに提供
されるキャッシュサービスを調整するための機構を提供
することが望まれる。
【０００６】
【課題を解決するための手段】本発明によれば、キャッ
シュメモリにデータを記憶する方法は、キャッシュメモ
リの第１の部分への排他的アクセスを可能とする第１の
機構を提供する工程と、キャッシュメモリの第２の部分
への排他的アクセスを可能とする第２の機構を提供する
工程と、を有し、第１の部分への排他的アクセスは第２
の部分への排他的アクセスと独立である。また、キャッ
シュメモリへデータを記憶する方法は、キャッシュメモ
リの少なくとも第３の部分への排他的アクセスを可能と
する少なくとも第３の機構を提供することができ、いず
れかの部分への排他的アクセスは他の部分への排他的ア
クセスと独立である。第１および第２の機構はロックと
することができる。ロックはソフトウェアロックまたは
ハードウェアロックとすることができる。排他的アクセ
スを可能とする方法は、キャッシュメモリの第１の部分
に第１のデータ構造を提供する工程と、キャッシュメモ
リの第２の部分に第２のデータ構造を提供する工程と、
を有することができ、第１の部分のアクセスは第１の構
造のアクセスを含み、第２の部分のアクセスは第２の構
造のアクセスを含む。データ構造はデータのブロックの
２重にリンクしたリングリストとすることができ、ブロ
ックはディスクドライブのトラックに対応することがで
きる。排他的アクセスを可能とする方法は、第１の部分
についての第１のキャッシュフォールスルータイムを決
定する工程と、第２の部分についての第２のキャッシュ
フォールスルータイムを決定する工程と、第１および第
２のキャッシュフォールスルータイムにしたがって第１
および第２の部分の１つにデータを割り当てる工程と、
を有することができる。排他的アクセスを可能とする方
法は、第１と第２のキャッシュフォールスルータイムの
差を決定する工程を有することができ、第１および第２
の部分へのデータの割り当てはその差に基づく。その差
が所定量より小さい場合に、データを第１および第２の
部分の一方にランダムに割り当てすることができる。
シュメモリにデータを記憶する方法は、キャッシュメモ
リの第１の部分への排他的アクセスを可能とする第１の
機構を提供する工程と、キャッシュメモリの第２の部分
への排他的アクセスを可能とする第２の機構を提供する
工程と、を有し、第１の部分への排他的アクセスは第２
の部分への排他的アクセスと独立である。また、キャッ
シュメモリへデータを記憶する方法は、キャッシュメモ
リの少なくとも第３の部分への排他的アクセスを可能と
する少なくとも第３の機構を提供することができ、いず
れかの部分への排他的アクセスは他の部分への排他的ア
クセスと独立である。第１および第２の機構はロックと
することができる。ロックはソフトウェアロックまたは
ハードウェアロックとすることができる。排他的アクセ
スを可能とする方法は、キャッシュメモリの第１の部分
に第１のデータ構造を提供する工程と、キャッシュメモ
リの第２の部分に第２のデータ構造を提供する工程と、
を有することができ、第１の部分のアクセスは第１の構
造のアクセスを含み、第２の部分のアクセスは第２の構
造のアクセスを含む。データ構造はデータのブロックの
２重にリンクしたリングリストとすることができ、ブロ
ックはディスクドライブのトラックに対応することがで
きる。排他的アクセスを可能とする方法は、第１の部分
についての第１のキャッシュフォールスルータイムを決
定する工程と、第２の部分についての第２のキャッシュ
フォールスルータイムを決定する工程と、第１および第
２のキャッシュフォールスルータイムにしたがって第１
および第２の部分の１つにデータを割り当てる工程と、
を有することができる。排他的アクセスを可能とする方
法は、第１と第２のキャッシュフォールスルータイムの
差を決定する工程を有することができ、第１および第２
の部分へのデータの割り当てはその差に基づく。その差
が所定量より小さい場合に、データを第１および第２の
部分の一方にランダムに割り当てすることができる。
【０００７】さらに本発明によれば、キャッシュメモリ
は、第１の部分であって、第１の部分への排他的アクセ
スを可能とする第１の機構を有する第１の部分と、第２
の部分であって、第２の部分への排他的アクセスを可能
とする第２の機構を有する第２の部分と、を有し、第１
の部分への排他的アクセスは第２の部分への排他的アク
セスと独立である。第１および第２の機構はソフトウェ
アロックとすることができる。第１の部分は第１のデー
タ構造を有することができ、第２の部分は第２のデータ
構造を有することができ、第１の部分のアクセスは第１
の構造のアクセスを含み、第２の部分のアクセスは第２
の構造のアクセスを含む。データ構造は、データのブロ
ックの２重にリンクしたリングリストとすることができ
る。データの各ブロックはディスクドライブ上のトラッ
クに対応することができる。第１の部分についての第１
のキャッシュフォールスルータイムが決定され、第２の
部分についての第２のキャッシュフォールスルータイム
が決定され、データは第１および第２のキャッシュフォ
ールスルータイムにしたがって第１および第２の部分の
１つへ割り当てられる。第１および第２のキャッシュフ
ォールスルータイムの差が決定され、第１および第２の
部分の１つの割り当てはその差に基づく。その差が所定
量より小さい場合に、データを第１および第２の部分の
１つにランダムに割り当てることができる。
は、第１の部分であって、第１の部分への排他的アクセ
スを可能とする第１の機構を有する第１の部分と、第２
の部分であって、第２の部分への排他的アクセスを可能
とする第２の機構を有する第２の部分と、を有し、第１
の部分への排他的アクセスは第２の部分への排他的アク
セスと独立である。第１および第２の機構はソフトウェ
アロックとすることができる。第１の部分は第１のデー
タ構造を有することができ、第２の部分は第２のデータ
構造を有することができ、第１の部分のアクセスは第１
の構造のアクセスを含み、第２の部分のアクセスは第２
の構造のアクセスを含む。データ構造は、データのブロ
ックの２重にリンクしたリングリストとすることができ
る。データの各ブロックはディスクドライブ上のトラッ
クに対応することができる。第１の部分についての第１
のキャッシュフォールスルータイムが決定され、第２の
部分についての第２のキャッシュフォールスルータイム
が決定され、データは第１および第２のキャッシュフォ
ールスルータイムにしたがって第１および第２の部分の
１つへ割り当てられる。第１および第２のキャッシュフ
ォールスルータイムの差が決定され、第１および第２の
部分の１つの割り当てはその差に基づく。その差が所定
量より小さい場合に、データを第１および第２の部分の
１つにランダムに割り当てることができる。
【０００８】さらに本発明によれば、記憶装置は、複数
のディスクドライブと、各々がディスクドライブの１つ
に接続された複数のディスクインタフェースユニット
と、ディスクインタフェースユニットを相互接続するバ
スと、バスに接続され複数の部分を有するキャッシュメ
モリとを有し、複数の部分の各々はディスクインタフェ
ースユニットの１つにより独立に制御可能である。キャ
ッシュメモリの各部分はそれらへの排他的アクセスを可
能とする機構を有することができる。各部分はデータ構
造を有し、部分のアクセスはデータ構造の対応するもの
へのアクセスを含むことができる。データ構造は、２重
にリンクされたリングリストとすることができる。
のディスクドライブと、各々がディスクドライブの１つ
に接続された複数のディスクインタフェースユニット
と、ディスクインタフェースユニットを相互接続するバ
スと、バスに接続され複数の部分を有するキャッシュメ
モリとを有し、複数の部分の各々はディスクインタフェ
ースユニットの１つにより独立に制御可能である。キャ
ッシュメモリの各部分はそれらへの排他的アクセスを可
能とする機構を有することができる。各部分はデータ構
造を有し、部分のアクセスはデータ構造の対応するもの
へのアクセスを含むことができる。データ構造は、２重
にリンクされたリングリストとすることができる。
【０００９】さらに本発明によれば、キャッシュメモリ
は複数の部分と複数のロックとを有し、ロックの各々は
特定の１つの部分への排他的アクセスに対応し、１つの
部分への排他的アクセスは部分の他の１つへの排他的ア
クセスと独立である。各部分はデータ構造を有し、１つ
の部分へのアクセスはデータ構造へのアクセスを含む。
データ構造は、２重にリンクされたリングリストとする
ことができる。データの各ブロックはディスクドライブ
上のトラックに対応することができる。
は複数の部分と複数のロックとを有し、ロックの各々は
特定の１つの部分への排他的アクセスに対応し、１つの
部分への排他的アクセスは部分の他の１つへの排他的ア
クセスと独立である。各部分はデータ構造を有し、１つ
の部分へのアクセスはデータ構造へのアクセスを含む。
データ構造は、２重にリンクされたリングリストとする
ことができる。データの各ブロックはディスクドライブ
上のトラックに対応することができる。
【００１０】本発明によれば、記憶装置のキャッシュメ
モリにデータを記憶する方法は、記憶装置に接続された
第１のグループの外部ホストシステムのためにキャッシ
ュメモリの第１のセグメントにアクセスする工程と、記
憶装置に接続された第２のグループの外部ホストシステ
ムのためにキャッシュメモリの第２のセグメントにアク
セスする工程と、を有し、キャッシュメモリの第２のセ
グメントの少なくとも一部はキャッシュメモリの第１の
セグメントの一部ではない。いくつかの実施形態では、
キャッシュメモリの第２のセグメントは第１のセグメン
トの一部ではない。
モリにデータを記憶する方法は、記憶装置に接続された
第１のグループの外部ホストシステムのためにキャッシ
ュメモリの第１のセグメントにアクセスする工程と、記
憶装置に接続された第２のグループの外部ホストシステ
ムのためにキャッシュメモリの第２のセグメントにアク
セスする工程と、を有し、キャッシュメモリの第２のセ
グメントの少なくとも一部はキャッシュメモリの第１の
セグメントの一部ではない。いくつかの実施形態では、
キャッシュメモリの第２のセグメントは第１のセグメン
トの一部ではない。
【００１１】また、記憶装置のキャッシュメモリにデー
タを記憶する方法は、キャッシュメモリの第１のセグメ
ントに第１のデータ構造を提供する工程と、キャッシュ
メモリの第２のセグメントに第２のデータ構造を提供す
る工程と、を有し、第１のセグメントのアクセスは第１
のデータ構造のアクセスを含み、第２のセグメントのア
クセスは第２のデータ構造のアクセスを含む。データ構
造は、データのブロックの２重にリンクしたリングリス
トとすることができる。データの各ブロックはディスク
ドライブ上のトラックに対応することができる。
タを記憶する方法は、キャッシュメモリの第１のセグメ
ントに第１のデータ構造を提供する工程と、キャッシュ
メモリの第２のセグメントに第２のデータ構造を提供す
る工程と、を有し、第１のセグメントのアクセスは第１
のデータ構造のアクセスを含み、第２のセグメントのア
クセスは第２のデータ構造のアクセスを含む。データ構
造は、データのブロックの２重にリンクしたリングリス
トとすることができる。データの各ブロックはディスク
ドライブ上のトラックに対応することができる。
【００１２】また、キャッシュメモリにデータを記憶す
る方法は、キャッシュメモリをスロットに割り当てる工
程と、各スロットを、キャッシュメモリの第１および第
２のセグメントの少なくとも一方にマップする工程と、
を有することができる。スロットは式またはテーブルを
使用してセグメントにマップされうる。グループはテー
ブルを使用してセグメントの特定のものへマップされう
る。テーブルはグループ識別子と、対応するマスクとを
含むことができる。マスクは、Ｎ番目のビット位置に
「１」であるビットを有し、あるグループがＮ番目のセ
グメントに割り当てられていることを示す二進数値とす
ることができる。キャッシュにデータを記憶する方法
は、キャッシュメモリのブロックの要求に応じて、キャ
ッシュメモリにマップされたグループについてのキャッ
シュメモリのブロックの利用可能性を決定する工程を有
することができる。利用可能なグループについてのキャ
ッシュメモリのブロックが無いことに応じて、他のグル
ープに対応するキャッシュメモリのブロックを提供する
ことができる。提供されるキャッシュメモリのブロック
は、次に利用可能なブロック、割り当てられた最大番号
のブロックを有するグループに対応するブロック、利用
可能な最大番号を有するブロックを有するグループに対
応するブロック、および、利用可能なブロックの最大割
合を有するグループに対応するブロックの少なくとも１
つとすることができる。
る方法は、キャッシュメモリをスロットに割り当てる工
程と、各スロットを、キャッシュメモリの第１および第
２のセグメントの少なくとも一方にマップする工程と、
を有することができる。スロットは式またはテーブルを
使用してセグメントにマップされうる。グループはテー
ブルを使用してセグメントの特定のものへマップされう
る。テーブルはグループ識別子と、対応するマスクとを
含むことができる。マスクは、Ｎ番目のビット位置に
「１」であるビットを有し、あるグループがＮ番目のセ
グメントに割り当てられていることを示す二進数値とす
ることができる。キャッシュにデータを記憶する方法
は、キャッシュメモリのブロックの要求に応じて、キャ
ッシュメモリにマップされたグループについてのキャッ
シュメモリのブロックの利用可能性を決定する工程を有
することができる。利用可能なグループについてのキャ
ッシュメモリのブロックが無いことに応じて、他のグル
ープに対応するキャッシュメモリのブロックを提供する
ことができる。提供されるキャッシュメモリのブロック
は、次に利用可能なブロック、割り当てられた最大番号
のブロックを有するグループに対応するブロック、利用
可能な最大番号を有するブロックを有するグループに対
応するブロック、および、利用可能なブロックの最大割
合を有するグループに対応するブロックの少なくとも１
つとすることができる。
【００１３】さらに本発明によれば、記憶装置のキャッ
シュメモリは、記憶装置に接続された第１のグループの
外部ホストシステムのためにアクセスされるキャッシュ
メモリの第１のセグメントと、記憶装置に接続された第
２のグループの外部ホストシステムのためにアクセスさ
れるキャッシュメモリの第２のセグメントと、を有し、
キャッシュメモリの第２のセグメントの少なくとも一部
はキャッシュメモリの第１のセグメントの一部ではな
い。いくつかの実施形態では、キャッシュメモリの第２
のセグメントは第１のセグメントの一部ではない。
シュメモリは、記憶装置に接続された第１のグループの
外部ホストシステムのためにアクセスされるキャッシュ
メモリの第１のセグメントと、記憶装置に接続された第
２のグループの外部ホストシステムのためにアクセスさ
れるキャッシュメモリの第２のセグメントと、を有し、
キャッシュメモリの第２のセグメントの少なくとも一部
はキャッシュメモリの第１のセグメントの一部ではな
い。いくつかの実施形態では、キャッシュメモリの第２
のセグメントは第１のセグメントの一部ではない。
【００１４】また、キャッシュメモリは、キャッシュメ
モリの第１のセグメント内の第１のデータ構造と、キャ
ッシュメモリの第２のセグメント内の第２のデータ構造
と、を有し、第１のセグメントのアクセスは第１のデー
タ構造のアクセスを含み、第２のセグメントのアクセス
は第２のデータ構造のアクセスを含む。データ構造は、
データのブロックの２重にリンクされたリングリストと
することができる。データの各ブロックはディスクドラ
イブのトラックに対応することができる。また、キャッ
シュメモリは、複数のスロットを有し、各スロットはキ
ャッシュメモリの一部に対応し、各スロットはキャッシ
ュメモリの第１および第２のセグメントの少なくとも１
つにマップされる。スロットは、式またはテーブルを使
用してセグメントにマップされうる。グループはテーブ
ルを使用してセグメントの特定のものにマップされう
る。テーブルは、グループ識別子と、対応するマスク
と、を有することができる。マスクは、Ｎ番目のビット
位置に「１」であるビットを有し、あるグループがＮ番
目のセグメントに割り当てられていることを示す二進数
値とすることができる。
モリの第１のセグメント内の第１のデータ構造と、キャ
ッシュメモリの第２のセグメント内の第２のデータ構造
と、を有し、第１のセグメントのアクセスは第１のデー
タ構造のアクセスを含み、第２のセグメントのアクセス
は第２のデータ構造のアクセスを含む。データ構造は、
データのブロックの２重にリンクされたリングリストと
することができる。データの各ブロックはディスクドラ
イブのトラックに対応することができる。また、キャッ
シュメモリは、複数のスロットを有し、各スロットはキ
ャッシュメモリの一部に対応し、各スロットはキャッシ
ュメモリの第１および第２のセグメントの少なくとも１
つにマップされる。スロットは、式またはテーブルを使
用してセグメントにマップされうる。グループはテーブ
ルを使用してセグメントの特定のものにマップされう
る。テーブルは、グループ識別子と、対応するマスク
と、を有することができる。マスクは、Ｎ番目のビット
位置に「１」であるビットを有し、あるグループがＮ番
目のセグメントに割り当てられていることを示す二進数
値とすることができる。
【００１５】さらに本発明によれば、記憶装置は、複数
のディスクドライブと、各々がディスクドライブのうち
の１つに接続された複数のディスクインタフェースユニ
ットと、ディスクインタフェースユニットを相互接続す
るバスと、バスに接続されたキャッシュメモリと、を有
し、キャッシュメモリは、記憶装置に接続された第１の
グループの外部ホストシステムのためにアクセスされる
第１のセグメントと、記憶装置に接続された第２のグル
ープの外部ホストシステムのためにアクセスされる第２
のセグメントと、を有し、キャッシュメモリの第２のセ
グメントの少なくとも一部はキャッシュメモリの第１の
セグメントの一部ではない。
のディスクドライブと、各々がディスクドライブのうち
の１つに接続された複数のディスクインタフェースユニ
ットと、ディスクインタフェースユニットを相互接続す
るバスと、バスに接続されたキャッシュメモリと、を有
し、キャッシュメモリは、記憶装置に接続された第１の
グループの外部ホストシステムのためにアクセスされる
第１のセグメントと、記憶装置に接続された第２のグル
ープの外部ホストシステムのためにアクセスされる第２
のセグメントと、を有し、キャッシュメモリの第２のセ
グメントの少なくとも一部はキャッシュメモリの第１の
セグメントの一部ではない。
【００１６】さらに本発明によれば、記憶装置のキャッ
シュメモリにデータを記憶する方法は、記憶装置に接続
された第１のグループの外部ホストシステムのためにキ
ャッシュメモリの第１のセグメントにアクセスする工程
と、記憶装置に接続された第２のグループの外部ホスト
システムのためにキャッシュメモリの第２のセグメント
にアクセスする工程であって、キャッシュメモリの第２
のセグメントの少なくとも一部はキャッシュメモリの第
１のセグメントの一部ではない工程と、キャッシュメモ
リのブロックの要求に応じて、キャッシュメモリにマッ
プされたグループについてのキャッシュメモリのブロッ
クの利用可能性を決定する工程と、利用可能なグループ
についてのキャッシュメモリが無いことに応じて、他の
グループに対応するキャッシュメモリのブロックを提供
する工程と、を有する。また、記憶装置のキャッシュメ
モリにデータを記憶する方法は、キャッシュメモリの第
１のセグメントに第１のデータ構造を提供する工程と、
キャッシュメモリの第２のセグメントに第２のデータ構
造を提供する工程と、を有し、第１のセグメントのアク
セスは第１のデータ構造のアクセスを含み、第２のセグ
メントのアクセスは第２のデータ構造のアクセスを含
む。データ構造は、データのブロックの２重にリンクし
たリングリストとすることができる。データの各ブロッ
クはディスクドライブのトラックに対応することができ
る。
シュメモリにデータを記憶する方法は、記憶装置に接続
された第１のグループの外部ホストシステムのためにキ
ャッシュメモリの第１のセグメントにアクセスする工程
と、記憶装置に接続された第２のグループの外部ホスト
システムのためにキャッシュメモリの第２のセグメント
にアクセスする工程であって、キャッシュメモリの第２
のセグメントの少なくとも一部はキャッシュメモリの第
１のセグメントの一部ではない工程と、キャッシュメモ
リのブロックの要求に応じて、キャッシュメモリにマッ
プされたグループについてのキャッシュメモリのブロッ
クの利用可能性を決定する工程と、利用可能なグループ
についてのキャッシュメモリが無いことに応じて、他の
グループに対応するキャッシュメモリのブロックを提供
する工程と、を有する。また、記憶装置のキャッシュメ
モリにデータを記憶する方法は、キャッシュメモリの第
１のセグメントに第１のデータ構造を提供する工程と、
キャッシュメモリの第２のセグメントに第２のデータ構
造を提供する工程と、を有し、第１のセグメントのアク
セスは第１のデータ構造のアクセスを含み、第２のセグ
メントのアクセスは第２のデータ構造のアクセスを含
む。データ構造は、データのブロックの２重にリンクし
たリングリストとすることができる。データの各ブロッ
クはディスクドライブのトラックに対応することができ
る。
【００１７】
【発明の実施の形態】図１を参照すると、データ記憶装
置２０は、複数のホストインタフェースユニット２２〜
２４と、複数のディスクインタフェースユニット２６〜
２８と、複数のディスクドライブ３２〜３４とを有し、
複数のディスクドライブ３２〜２４の各々はディスクイ
ンタフェースユニット２６〜２８のそれぞれに接続され
ている。ホストインタフェースユニット２２〜２４を、
データをディスクドライブへ読み書きするコンピュータ
などの１つ以上の外部ホストシステム（図示せず）に接
続することができる。
置２０は、複数のホストインタフェースユニット２２〜
２４と、複数のディスクインタフェースユニット２６〜
２８と、複数のディスクドライブ３２〜３４とを有し、
複数のディスクドライブ３２〜２４の各々はディスクイ
ンタフェースユニット２６〜２８のそれぞれに接続され
ている。ホストインタフェースユニット２２〜２４を、
データをディスクドライブへ読み書きするコンピュータ
などの１つ以上の外部ホストシステム（図示せず）に接
続することができる。
【００１８】記憶装置２０は、そうでなければ各ホスト
システムに接続された従来のディスクドライブシステム
が行ったであろう動作を実行する。そうして、記憶装置
２０はホストインタフェースユニット２２〜２４を通じ
てディスクコマンドを受け取り、ディスクドライブ３２
〜３４からのディスクデータをホストインタフェースユ
ニット２２〜２４を通じてホストシステムへ提供する。
しかし、記憶装置２０に接続されたホストシステムはデ
ィスクドライブ３２〜３４へ直接アクセスせず、ホスト
システムは１つ以上の論理的ディスクの使用を要求する
ことにより記憶装置２０にアクセスする。記憶装置２０
は、特定の論理的ディスクへのアクセスのためのホスト
からの要求をディスクドライブ３２〜３４上の物理的位
置に翻訳する。バス３１はホストインタフェースユニッ
ト２２〜２４とディスクインタフェースユニット２６〜
２８の間の通信を提供する。
システムに接続された従来のディスクドライブシステム
が行ったであろう動作を実行する。そうして、記憶装置
２０はホストインタフェースユニット２２〜２４を通じ
てディスクコマンドを受け取り、ディスクドライブ３２
〜３４からのディスクデータをホストインタフェースユ
ニット２２〜２４を通じてホストシステムへ提供する。
しかし、記憶装置２０に接続されたホストシステムはデ
ィスクドライブ３２〜３４へ直接アクセスせず、ホスト
システムは１つ以上の論理的ディスクの使用を要求する
ことにより記憶装置２０にアクセスする。記憶装置２０
は、特定の論理的ディスクへのアクセスのためのホスト
からの要求をディスクドライブ３２〜３４上の物理的位
置に翻訳する。バス３１はホストインタフェースユニッ
ト２２〜２４とディスクインタフェースユニット２６〜
２８の間の通信を提供する。
【００１９】ホストからの要求は、ホストインタフェー
スユニット２２〜２４のうちの１つを通じて、論理的デ
ィスク番号、シリンダ番号、およびトラック番号の形態
で提供される。すなわち、ホストは論理的ディスク番
号、シリンダ番号およびトラック番号を特定することに
よりデータを読み書きする。この要求はホストインタフ
ェースユニット２２〜２４のそれぞれ１つを通じてディ
スクインタフェースユニット２６〜２８の適当な１つへ
送られ、次にディスクインタフェースユニット２６〜２
８の適当な１つはディスクドライブ３２〜３４の適当な
１つのデータへアクセスし、そのデータをホストインタ
フェースユニット２２〜２４の適当な１つへ提供する。
スユニット２２〜２４のうちの１つを通じて、論理的デ
ィスク番号、シリンダ番号、およびトラック番号の形態
で提供される。すなわち、ホストは論理的ディスク番
号、シリンダ番号およびトラック番号を特定することに
よりデータを読み書きする。この要求はホストインタフ
ェースユニット２２〜２４のそれぞれ１つを通じてディ
スクインタフェースユニット２６〜２８の適当な１つへ
送られ、次にディスクインタフェースユニット２６〜２
８の適当な１つはディスクドライブ３２〜３４の適当な
１つのデータへアクセスし、そのデータをホストインタ
フェースユニット２２〜２４の適当な１つへ提供する。
【００２０】いくつかの例では、要求されたいくつかの
データをキャッシュすることにより、ディスクドライブ
３２〜３４に対して行われる物理的ディスクアクセス数
を減少させることがより効率的である。この目的のた
め、システムメモリ３６がバス３１に接続され、以下に
より詳細に説明するように、ディスクドライブ３２〜３
４とホストインタフェースユニット２２〜２４の間で伝
送されるキャッシュデータの記憶を提供する。各ディス
クインタフェースユニット２６〜２８は１つのプロセッ
サを含み、システムメモリ３６へ直接アクセスするプロ
セスを実行する。こうして、以下により詳細に説明する
ように、キャッシュするためにシステムメモリ３６を使
用することは、２つ以上のプロセスが重要なデータへ同
時にアクセスしようとした時に生じるであろう問題を防
止する手法の使用を必要とする。
データをキャッシュすることにより、ディスクドライブ
３２〜３４に対して行われる物理的ディスクアクセス数
を減少させることがより効率的である。この目的のた
め、システムメモリ３６がバス３１に接続され、以下に
より詳細に説明するように、ディスクドライブ３２〜３
４とホストインタフェースユニット２２〜２４の間で伝
送されるキャッシュデータの記憶を提供する。各ディス
クインタフェースユニット２６〜２８は１つのプロセッ
サを含み、システムメモリ３６へ直接アクセスするプロ
セスを実行する。こうして、以下により詳細に説明する
ように、キャッシュするためにシステムメモリ３６を使
用することは、２つ以上のプロセスが重要なデータへ同
時にアクセスしようとした時に生じるであろう問題を防
止する手法の使用を必要とする。
【００２１】図２を参照すると、その概略図はシステム
３６をより詳細に示す。システムメモリは、他のメモリ
３７（ここでは議論していない他のシステムデータコン
ポーネントを含む）、トラックI.D.テーブル３８、およ
びキャッシュメモリ３９を含む。キャッシュメモリ３９
およびその構造は後により詳細に説明される。トラック
I.D.テーブル３８は、ディスクドライブ３２〜３４上の
各トラックについてのエントリーを含むテーブルであ
る。各トラックについてエントリーは特定のトラックが
キャッシュメモリ３９内にあるか否かを示し、もしあれ
ば、キャッシュメモリ内のデータが書き込まれている
が、まだディスクドライブ３２〜３４へコピーして戻さ
れていないかを示す。こうしてトラックI.D.テーブル３
８はいくぶん従来的な直接マップキャッシュシステムを
実行するための使用され、そのシステムでは全てのディ
スクメモリ位置についてデータがキャッシュ内にあるか
否かを示す対応するインジケータが存在する。
３６をより詳細に示す。システムメモリは、他のメモリ
３７（ここでは議論していない他のシステムデータコン
ポーネントを含む）、トラックI.D.テーブル３８、およ
びキャッシュメモリ３９を含む。キャッシュメモリ３９
およびその構造は後により詳細に説明される。トラック
I.D.テーブル３８は、ディスクドライブ３２〜３４上の
各トラックについてのエントリーを含むテーブルであ
る。各トラックについてエントリーは特定のトラックが
キャッシュメモリ３９内にあるか否かを示し、もしあれ
ば、キャッシュメモリ内のデータが書き込まれている
が、まだディスクドライブ３２〜３４へコピーして戻さ
れていないかを示す。こうしてトラックI.D.テーブル３
８はいくぶん従来的な直接マップキャッシュシステムを
実行するための使用され、そのシステムでは全てのディ
スクメモリ位置についてデータがキャッシュ内にあるか
否かを示す対応するインジケータが存在する。
【００２２】図３を参照すると、概略図はキャッシュメ
モリ３９をより詳細に示す。キャッシュメモリは、第１
の論理的リングユニット（ＬＲＵ）４２と、第２のＬＲ
Ｕ４４とを有する。また、キャッシュメモリ３９は第１
および第２のソフトウェアＬＲＵロック４６、４７を有
し、それらは以下により詳細に説明される。
モリ３９をより詳細に示す。キャッシュメモリは、第１
の論理的リングユニット（ＬＲＵ）４２と、第２のＬＲ
Ｕ４４とを有する。また、キャッシュメモリ３９は第１
および第２のソフトウェアＬＲＵロック４６、４７を有
し、それらは以下により詳細に説明される。
【００２３】ここに示す例示的実施形態は２つのＬＲＵ
４２、４４を使用しているが、ここに記載するシステム
をあらゆる数のＬＲＵに一般化することができることが
当業者に理解されるであろう。実際、その手法はあらゆ
る数のキャッシュメモリ３９の部分とともに動作するよ
うにさらに一般化できる。
４２、４４を使用しているが、ここに記載するシステム
をあらゆる数のＬＲＵに一般化することができることが
当業者に理解されるであろう。実際、その手法はあらゆ
る数のキャッシュメモリ３９の部分とともに動作するよ
うにさらに一般化できる。
【００２４】ＬＲＵ４２は複数のメモリブロック５１〜
５５から構成され、それら各々はディスクドライブ３２
〜３４の１つの上の１つのトラックに対応する。各ブロ
ック５１〜５５はキャッシュメモリ３９の１つのスロッ
トに対応することができ、スロットは単純にブロック５
１〜５５の１つについて使用されるキャッシュメモリ３
９の部分を指している。加えて、「スロット番号」はブ
ロック５１〜５５の特定の１つを指すように使用され、
スロットはキャッシュメモリ３９内のその相対的位置に
したがってゼロで始まる連続番号を付される。よって、
最小メモリアドレスを有するスロットはスロット０とす
ることができ、次に高いメモリアドレスを有するスロッ
トはスロット１とすることができ、他も同様である。１
つの実施形態では、ディスクドライブ３２〜３４の、お
よび各メモリブロック５１〜５５内の各トラックは50,3
68バイトのメモリを含む。しかし、そのサイズは変更可
能であることが当業者には理解されるであろう。加え
て、ここに記載したシステムを適合化して各ブロック５
１〜５５のサイズがディスドライブ３２〜３４の各トラ
ックのサイズに必ずしも対応しないようにすることが可
能であることが当業者には理解されるであろう。例え
ば、各ブロック５１〜５５は、トラックサイズの倍数ま
たはトラックサイズの分数とすることができる。
５５から構成され、それら各々はディスクドライブ３２
〜３４の１つの上の１つのトラックに対応する。各ブロ
ック５１〜５５はキャッシュメモリ３９の１つのスロッ
トに対応することができ、スロットは単純にブロック５
１〜５５の１つについて使用されるキャッシュメモリ３
９の部分を指している。加えて、「スロット番号」はブ
ロック５１〜５５の特定の１つを指すように使用され、
スロットはキャッシュメモリ３９内のその相対的位置に
したがってゼロで始まる連続番号を付される。よって、
最小メモリアドレスを有するスロットはスロット０とす
ることができ、次に高いメモリアドレスを有するスロッ
トはスロット１とすることができ、他も同様である。１
つの実施形態では、ディスクドライブ３２〜３４の、お
よび各メモリブロック５１〜５５内の各トラックは50,3
68バイトのメモリを含む。しかし、そのサイズは変更可
能であることが当業者には理解されるであろう。加え
て、ここに記載したシステムを適合化して各ブロック５
１〜５５のサイズがディスドライブ３２〜３４の各トラ
ックのサイズに必ずしも対応しないようにすることが可
能であることが当業者には理解されるであろう。例え
ば、各ブロック５１〜５５は、トラックサイズの倍数ま
たはトラックサイズの分数とすることができる。
【００２５】また、第２のＬＲＵ４４は、第１のＬＲＵ
４２のメモリブロック５１〜５５に類似した複数のメモ
リブロック６１〜６５を含む。ＬＲＵ４２は、最も最近
にＬＲＵ４２へ追加されたブロック５５を指し示すヘッ
ドポインタを含む。同様に、ＬＲＵ４４も最も最近ＬＲ
Ｕ４４へ追加されたブロック６５を指し示すヘッドポイ
ンタを含む。
４２のメモリブロック５１〜５５に類似した複数のメモ
リブロック６１〜６５を含む。ＬＲＵ４２は、最も最近
にＬＲＵ４２へ追加されたブロック５５を指し示すヘッ
ドポインタを含む。同様に、ＬＲＵ４４も最も最近ＬＲ
Ｕ４４へ追加されたブロック６５を指し示すヘッドポイ
ンタを含む。
【００２６】ディスクインタフェースユニット２６〜２
８のいずれかのプロセッサは、例えば第１のＬＲＵ４２
または第２のＬＲＵ４４のいずれかを操作し、それにブ
ロックを加えるかそれからブロックを除去する。ＬＲＵ
４２、４４の各々は２重にリンクしたリングリスト（比
較的複雑なデータ構造）として構成されているので、一
度に１つのプロセッサのみがＬＲＵ４２、４４の１つに
アクセスすることが許可される。これは、ソフトウェア
ロック４６，４７を使用することにより達成され、その
ソフトウェアロックは手旗信号法のものであってプロセ
ッサがＬＲＵ４２、４４の１つへの排他的なアクセスを
得ることを可能とし、そうして同時アクセスを禁止す
る。１つの実施形態では、ＬＲＵ４２、４４の１つへの
アクセスを望むディスクインタフェースユニット２６〜
２８の１つのプロセッサはまず従来のハードウェアメモ
リロックを使用してメモリハードウェアをロックし、ソ
フトウェアロック４６、４７へのアクセスを防止する。
ハードウェアロックが達成されると、アクセスを望むプ
ロセッサは次にソフトウェアロック４６、４７の１つを
取得し、その後ハードウェアロックが解放される。ソフ
トウェアロック４６はＬＲＵ４２について使用すること
ができ、ソフトウェアロック４７はＬＲＵ４４について
使用することができることを述べておく。
８のいずれかのプロセッサは、例えば第１のＬＲＵ４２
または第２のＬＲＵ４４のいずれかを操作し、それにブ
ロックを加えるかそれからブロックを除去する。ＬＲＵ
４２、４４の各々は２重にリンクしたリングリスト（比
較的複雑なデータ構造）として構成されているので、一
度に１つのプロセッサのみがＬＲＵ４２、４４の１つに
アクセスすることが許可される。これは、ソフトウェア
ロック４６，４７を使用することにより達成され、その
ソフトウェアロックは手旗信号法のものであってプロセ
ッサがＬＲＵ４２、４４の１つへの排他的なアクセスを
得ることを可能とし、そうして同時アクセスを禁止す
る。１つの実施形態では、ＬＲＵ４２、４４の１つへの
アクセスを望むディスクインタフェースユニット２６〜
２８の１つのプロセッサはまず従来のハードウェアメモ
リロックを使用してメモリハードウェアをロックし、ソ
フトウェアロック４６、４７へのアクセスを防止する。
ハードウェアロックが達成されると、アクセスを望むプ
ロセッサは次にソフトウェアロック４６、４７の１つを
取得し、その後ハードウェアロックが解放される。ソフ
トウェアロック４６はＬＲＵ４２について使用すること
ができ、ソフトウェアロック４７はＬＲＵ４４について
使用することができることを述べておく。
【００２７】ここに記載されるシステムの形態は、ディ
スクインタフェースユニット２６〜２８の１つが例えば
第１のＬＲＵ４２へのアクセスをしている間、ディスク
インタフェースユニット２６〜２８の別の１つが同時に
ＬＲＵ４４へアクセスすることを可能とするものであ
る。よって、２つのプロセッサは同時にＬＲＵ４２、４
４へアクセスすることができる。同時アクセスを許容す
ることは、プロセッサがキャッシュへのアクセスを待つ
場合を減らす。ＬＲＵ４２、４４への２つのプロセッサ
の同時アクセスは、ＬＲＵ４２、４４の各々が、他のデ
ータ構造への変更により影響を受けないスタンドアロー
ンデータ構造であることにより可能となる。よって、Ｌ
ＲＵ４２のリンクされたリングリストの操作はＬＲＵ４
４のリンクされたリングリストに影響を与えない。いく
つかの実施形態において、時々、各ソフトウェアロック
４６、４７をアクセスおよび保持することにより、全て
のＬＲＵ４２、４４がロックされるまで、キャッシュメ
モリ３９全体をロックすることが有益である。
スクインタフェースユニット２６〜２８の１つが例えば
第１のＬＲＵ４２へのアクセスをしている間、ディスク
インタフェースユニット２６〜２８の別の１つが同時に
ＬＲＵ４４へアクセスすることを可能とするものであ
る。よって、２つのプロセッサは同時にＬＲＵ４２、４
４へアクセスすることができる。同時アクセスを許容す
ることは、プロセッサがキャッシュへのアクセスを待つ
場合を減らす。ＬＲＵ４２、４４への２つのプロセッサ
の同時アクセスは、ＬＲＵ４２、４４の各々が、他のデ
ータ構造への変更により影響を受けないスタンドアロー
ンデータ構造であることにより可能となる。よって、Ｌ
ＲＵ４２のリンクされたリングリストの操作はＬＲＵ４
４のリンクされたリングリストに影響を与えない。いく
つかの実施形態において、時々、各ソフトウェアロック
４６、４７をアクセスおよび保持することにより、全て
のＬＲＵ４２、４４がロックされるまで、キャッシュメ
モリ３９全体をロックすることが有益である。
【００２８】データへのアクセスがホストの１つにより
要求されるたびに、トラックI.D.テーブル３８を調べて
データが既にキャッシュメモリ３９内にあるか否かを決
定する。データが既にキャッシュメモリ３９内にあるな
らば、ディスクドライブ３２〜３４にアクセスするので
はなくキャッシュメモリ３９がアクセスされる。読み取
り処理の場合、これはホストインタフェースユニット２
２〜２４ならびにディスクインタフェース２６〜２８に
より実行することができる。そうでなければ、要求され
たデータが既にキャッシュメモリ３９内にない場合、そ
れはフェッチされ、キャッシュメモリ３９内に入れられ
る。その場合、そのデータに関連付けされるブロック
が、以下により詳細に記述される方法でＬＲＵ４２、４
４の１つへ割り当てられる。
要求されるたびに、トラックI.D.テーブル３８を調べて
データが既にキャッシュメモリ３９内にあるか否かを決
定する。データが既にキャッシュメモリ３９内にあるな
らば、ディスクドライブ３２〜３４にアクセスするので
はなくキャッシュメモリ３９がアクセスされる。読み取
り処理の場合、これはホストインタフェースユニット２
２〜２４ならびにディスクインタフェース２６〜２８に
より実行することができる。そうでなければ、要求され
たデータが既にキャッシュメモリ３９内にない場合、そ
れはフェッチされ、キャッシュメモリ３９内に入れられ
る。その場合、そのデータに関連付けされるブロック
が、以下により詳細に記述される方法でＬＲＵ４２、４
４の１つへ割り当てられる。
【００２９】いくつかの実施形態では、スロット番号を
使用してＬＲＵ４２、４４のいずれが特定のデータを含
んでいるかを決定する。例えば、２つのＬＲＵを有する
システムにおいて、奇数のスロット番号を１つのＬＲＵ
に対応させ、偶数のスロット番号を他方のＬＲＵに対応
させることができる。Ｎ個のＬＲＵを有するシステムで
は、式：（スロット番号）modＮを使用して特定のＬＲ
Ｕにスロット番号をマップすることができる。トラック
I.D.テーブル３８はキャッシュメモリのどこに特定のデ
ータが存在するかを示すので、この手法はどのＬＲＵが
特定のデータを含むかを決定するための便利な機構を提
供し、この情報を使用してスロット番号を決定し、それ
を特定のＬＲＵにマップする。
使用してＬＲＵ４２、４４のいずれが特定のデータを含
んでいるかを決定する。例えば、２つのＬＲＵを有する
システムにおいて、奇数のスロット番号を１つのＬＲＵ
に対応させ、偶数のスロット番号を他方のＬＲＵに対応
させることができる。Ｎ個のＬＲＵを有するシステムで
は、式：（スロット番号）modＮを使用して特定のＬＲ
Ｕにスロット番号をマップすることができる。トラック
I.D.テーブル３８はキャッシュメモリのどこに特定のデ
ータが存在するかを示すので、この手法はどのＬＲＵが
特定のデータを含むかを決定するための便利な機構を提
供し、この情報を使用してスロット番号を決定し、それ
を特定のＬＲＵにマップする。
【００３０】図４Ａおよび４Ｂを参照すると、キャッシ
ュ３９内のブロックを変更するためのプロセスが示され
ている。システム２０に接続されたホストがキャッシュ
３９内に記憶されたデータを変更する時、ホストはホス
トインタフェースユニット２２〜２４の適当な１つを通
じてディスク書き込み命令を送信する。書き込み中のデ
ィスクドライブ３２〜３４のトラックがキャッシュ３９
内にあるならば、書き込み中のブロック（図４Ａおよび
４Ｂの例においてはブロック６２）がＬＲＵ４４から移
動されてブロック６２が書き込み動作中に他のプロセス
により操作されることを防止する。書き込み動作のため
にブロック６２が除去されると、トラックI.D.テーブル
３８内の対応するエントリーが変更されて書き込み動作
を示す。ブロック６２がＬＲＵ４４から除去されると、
第２のＬＲＵ４４についてのソフトウェアロック４７が
解放され、他のプロセスが第２のＬＲＵ４４を変更する
ことができる。一度ブロック６２が第２のＬＲＵ４４か
ら分離されると、ホストインタフェース２２〜２４の１
つが提供したデータを使用してブロック６２を変更する
ことができる。変更後、ブロック６２からのデータは、
ブロック６２に対応するディスクドライブ３２〜３４の
トラックへコピーして戻される。
ュ３９内のブロックを変更するためのプロセスが示され
ている。システム２０に接続されたホストがキャッシュ
３９内に記憶されたデータを変更する時、ホストはホス
トインタフェースユニット２２〜２４の適当な１つを通
じてディスク書き込み命令を送信する。書き込み中のデ
ィスクドライブ３２〜３４のトラックがキャッシュ３９
内にあるならば、書き込み中のブロック（図４Ａおよび
４Ｂの例においてはブロック６２）がＬＲＵ４４から移
動されてブロック６２が書き込み動作中に他のプロセス
により操作されることを防止する。書き込み動作のため
にブロック６２が除去されると、トラックI.D.テーブル
３８内の対応するエントリーが変更されて書き込み動作
を示す。ブロック６２がＬＲＵ４４から除去されると、
第２のＬＲＵ４４についてのソフトウェアロック４７が
解放され、他のプロセスが第２のＬＲＵ４４を変更する
ことができる。一度ブロック６２が第２のＬＲＵ４４か
ら分離されると、ホストインタフェース２２〜２４の１
つが提供したデータを使用してブロック６２を変更する
ことができる。変更後、ブロック６２からのデータは、
ブロック６２に対応するディスクドライブ３２〜３４の
トラックへコピーして戻される。
【００３１】図４Ｂに示すように、ブロック６２がディ
スクドライブ３２〜３４へコピーされると、ブロック６
２はＬＲＵ４２、４４の１つへ戻る。図４Ｂに示す例で
は、ブロック６２は第２のＬＲＵ４４ではなく、第１の
ＬＲＵ４２へ戻る。別の実施形態では、ブロック６２は
常にＬＲＵ４４へ戻り、一般的に１つのブロックがある
１つのＬＲＵに割り当てられると、それは移動しない。
スクドライブ３２〜３４へコピーされると、ブロック６
２はＬＲＵ４２、４４の１つへ戻る。図４Ｂに示す例で
は、ブロック６２は第２のＬＲＵ４４ではなく、第１の
ＬＲＵ４２へ戻る。別の実施形態では、ブロック６２は
常にＬＲＵ４４へ戻り、一般的に１つのブロックがある
１つのＬＲＵに割り当てられると、それは移動しない。
【００３２】新しいブロックがキャッシュ３９に加えら
れるたびに、および、書き込み処理後に１つのブロック
がＬＲＵ４２、４４のうちの特定の１つに戻されるたび
に、そのブロックはＬＲＵ４２、４４の特定の１つに割
り当てられる。１つの実施形態では、ＬＲＵ４２、４４
の特定の１つへのブロックの割り当ては、乱数または疑
似乱数をとることにより行われる。乱数または疑似乱数
は例えばＬＲＵ４２、４４の番号のウォールクロックタ
イム（wall clock time）モジューロであり、ここでは
２である。こうして、図４Ａおよび４Ｂに示すブロック
６２などの変更されたブロック、またはディスク３２か
らアクセスされた新しいブロックに対してＬＲＵ４２、
４４の特定の１つがランダムに割り当てられ、それによ
りＬＲＵ４２、４４中のブロック数を均衡させるメカニ
ズムが提供される。スロット番号がＬＲＵにマップされ
る場合には、１つのブロックについての特定のＬＲＵが
割り当てられると、特定のスロット（および、スロット
番号）を得てブロックを割り当てられたＬＲＵに配置す
ることができることを述べておく。
れるたびに、および、書き込み処理後に１つのブロック
がＬＲＵ４２、４４のうちの特定の１つに戻されるたび
に、そのブロックはＬＲＵ４２、４４の特定の１つに割
り当てられる。１つの実施形態では、ＬＲＵ４２、４４
の特定の１つへのブロックの割り当ては、乱数または疑
似乱数をとることにより行われる。乱数または疑似乱数
は例えばＬＲＵ４２、４４の番号のウォールクロックタ
イム（wall clock time）モジューロであり、ここでは
２である。こうして、図４Ａおよび４Ｂに示すブロック
６２などの変更されたブロック、またはディスク３２か
らアクセスされた新しいブロックに対してＬＲＵ４２、
４４の特定の１つがランダムに割り当てられ、それによ
りＬＲＵ４２、４４中のブロック数を均衡させるメカニ
ズムが提供される。スロット番号がＬＲＵにマップされ
る場合には、１つのブロックについての特定のＬＲＵが
割り当てられると、特定のスロット（および、スロット
番号）を得てブロックを割り当てられたＬＲＵに配置す
ることができることを述べておく。
【００３３】図５を参照すると、フローチャート７０は
１つのブロックをＬＲＵ４２、４４の１つに割り当てる
ステップを示す。第１のステップ７２で、各ＬＲＵ４
２、４４のフォールスルータイム（fall through tim
e）が計算される。フォールスルータイムは、ブロック
がＬＲＵ上で費やす時間量を調べることにより決定する
ことができ、新しいブロックが追加された場合は最も古
いブロックは無視されることを述べておく。新しいブロ
ックのための空間を作るためにブロックが除去されるた
びに、ブロックが追加された時間からブロックが除去さ
れた時間を減算することによりフォールスルータイムが
決定できる。こうして、特に小さいフォールスルータイ
ムを有するＬＲＵは比較的少数のブロックを記憶し、比
較的大きなフォールスルータイムを有するＬＲＵは比較
的多数のブロックが割り当てられる。
１つのブロックをＬＲＵ４２、４４の１つに割り当てる
ステップを示す。第１のステップ７２で、各ＬＲＵ４
２、４４のフォールスルータイム（fall through tim
e）が計算される。フォールスルータイムは、ブロック
がＬＲＵ上で費やす時間量を調べることにより決定する
ことができ、新しいブロックが追加された場合は最も古
いブロックは無視されることを述べておく。新しいブロ
ックのための空間を作るためにブロックが除去されるた
びに、ブロックが追加された時間からブロックが除去さ
れた時間を減算することによりフォールスルータイムが
決定できる。こうして、特に小さいフォールスルータイ
ムを有するＬＲＵは比較的少数のブロックを記憶し、比
較的大きなフォールスルータイムを有するＬＲＵは比較
的多数のブロックが割り当てられる。
【００３４】ステップ７２の次はステップ７４であり、
そこではＬＲＵ４２と４４のフォールスルータイムの差
が計算される。その差は、ＬＲＵ４２、４４の一方のフ
ォールスルータイムをＬＲＵ４２、４４の他方のフォー
ルスルータイムから減算することにより計算される。ス
テップ７４の次はステップ７６であり、そこではステッ
プ７４で計算されたデルタ値（差の値）が特定の閾値よ
り大きいか否かが決定される。閾値は絶対数に設定する
ことができ、またはフォールスルータイムの大きい方ま
たは小さい方のある割合として計算することができる。
閾値は、いくつかの経験的観察や計算にしたがって決定
することができ、その性能は当業者には単純である。
そこではＬＲＵ４２と４４のフォールスルータイムの差
が計算される。その差は、ＬＲＵ４２、４４の一方のフ
ォールスルータイムをＬＲＵ４２、４４の他方のフォー
ルスルータイムから減算することにより計算される。ス
テップ７４の次はステップ７６であり、そこではステッ
プ７４で計算されたデルタ値（差の値）が特定の閾値よ
り大きいか否かが決定される。閾値は絶対数に設定する
ことができ、またはフォールスルータイムの大きい方ま
たは小さい方のある割合として計算することができる。
閾値は、いくつかの経験的観察や計算にしたがって決定
することができ、その性能は当業者には単純である。
【００３５】ステップ７６においてデルタ値が特定の閾
値未満であると決定された場合、制御はステップ７６か
らステップ７８へ進み、そこでは上述と類似の方法でブ
ロックがＬＲＵ４２、４４の１つにランダムに割り当て
られる。その代わりに、テストステップ７６でデルタ値
が特定の閾値より大きいと決定されたならば、制御はテ
ストステップ７６からステップ７９へ進み、そこで小さ
いフォールスルータイムを有するほうのＬＲＵに新しい
ブロックが割り当てられる。
値未満であると決定された場合、制御はステップ７６か
らステップ７８へ進み、そこでは上述と類似の方法でブ
ロックがＬＲＵ４２、４４の１つにランダムに割り当て
られる。その代わりに、テストステップ７６でデルタ値
が特定の閾値より大きいと決定されたならば、制御はテ
ストステップ７６からステップ７９へ進み、そこで小さ
いフォールスルータイムを有するほうのＬＲＵに新しい
ブロックが割り当てられる。
【００３６】ここに記載されたシステムはあらゆる数の
ＬＲＵを使用して実行することができる。ＬＲＵの数が
増加すると、ブロックがＬＲＵ上で費やす時間量が減少
する。しかし、ＬＲＵへのアクセスを待っているプロセ
ッサの衝突数も減少する。１つのプロセスのみが一度に
そのデータ構造を変更できるメカニズムが存在するなら
ば、各ＬＲＵについて２重にリンクされたリングリスト
以外のデータ構造も使用できることを述べておく。ま
た、本発明は、ここに図示したものと異なる方法で動作
するように構成された、ここに示したものと異なるハー
ドウェアにより実施することができることを述べてお
く。ホストインタフェースユニット２２〜２４もキャッ
シュ３９を制御することができる。
ＬＲＵを使用して実行することができる。ＬＲＵの数が
増加すると、ブロックがＬＲＵ上で費やす時間量が減少
する。しかし、ＬＲＵへのアクセスを待っているプロセ
ッサの衝突数も減少する。１つのプロセスのみが一度に
そのデータ構造を変更できるメカニズムが存在するなら
ば、各ＬＲＵについて２重にリンクされたリングリスト
以外のデータ構造も使用できることを述べておく。ま
た、本発明は、ここに図示したものと異なる方法で動作
するように構成された、ここに示したものと異なるハー
ドウェアにより実施することができることを述べてお
く。ホストインタフェースユニット２２〜２４もキャッ
シュ３９を制御することができる。
【００３７】図６を参照すると、概略図１００は、複数
のＬＲＵ１０６〜１０８を含むキャッシュ１０４を有す
る記憶装置１０２を示す。ＬＲＵ１０６〜１０８の動作
は、ＬＲＵ１０６〜１０８へのブロックの割り当てを以
下に詳細に述べる種々の手法にしたがって行うことがで
きることを除き、上述のものと同じである。データ記憶
装置１０２は、外部ホストシステム（図示せず）をデー
タ記憶装置１０２に接続するための複数の接続１１０〜
１１２を有する。ホスト接続１１０〜１１２をグループ
に分類し、例えばホスト接続１１０が第１のグループを
代表し、ホスト接続１１１が第２のグループを代表し、
ホスト接続１１２が第３のグループを代表することがで
きる。
のＬＲＵ１０６〜１０８を含むキャッシュ１０４を有す
る記憶装置１０２を示す。ＬＲＵ１０６〜１０８の動作
は、ＬＲＵ１０６〜１０８へのブロックの割り当てを以
下に詳細に述べる種々の手法にしたがって行うことがで
きることを除き、上述のものと同じである。データ記憶
装置１０２は、外部ホストシステム（図示せず）をデー
タ記憶装置１０２に接続するための複数の接続１１０〜
１１２を有する。ホスト接続１１０〜１１２をグループ
に分類し、例えばホスト接続１１０が第１のグループを
代表し、ホスト接続１１１が第２のグループを代表し、
ホスト接続１１２が第３のグループを代表することがで
きる。
【００３８】以下により詳細に説明するように、ホスト
接続１１０〜１１２の異なるグループに、異なるアクセ
ス、優先度およびＬＲＵ１０６〜１０８に関するサービ
スレベルを提供することができる。そうして、例えば、
ホスト接続１１１のグループよりも多くの利用可能メモ
リ空間を有するキャッシュ１０４の第１のセグメントを
ホスト接続１１０のグループに割り当てることができ
る。これは、例えば、ホスト接続１１０〜１１２の各グ
ループをＬＲＵ１０６〜１０８の特定の１つにマップす
ることにより実現することができる。こうして、セグメ
ントは１つ以上のＬＲＵを含み、または一般的にキャッ
シュメモリのあらゆるサブセットを参照することができ
る。より低いレベルのサービスを提供されているホスト
接続１１０〜１１２の第２のグループより多くのＬＲＵ
にマップされることにより、ホスト接続１１０〜１１２
の第１のグループに、キャッシュ１０４（すなわち、多
量のメモリ空間に対応するキャッシュ１０４のセグメン
ト）へのより多数のアクセスを提供することができる。
加えて、ホスト接続１１０〜１１２の第１のグループ
を、ホスト接続１１０〜１１２の第２のグループより相
対的に大きなＬＲＵ（すなわち、より多数のブロックを
含むＬＲＵ）に割り当てることができる。
接続１１０〜１１２の異なるグループに、異なるアクセ
ス、優先度およびＬＲＵ１０６〜１０８に関するサービ
スレベルを提供することができる。そうして、例えば、
ホスト接続１１１のグループよりも多くの利用可能メモ
リ空間を有するキャッシュ１０４の第１のセグメントを
ホスト接続１１０のグループに割り当てることができ
る。これは、例えば、ホスト接続１１０〜１１２の各グ
ループをＬＲＵ１０６〜１０８の特定の１つにマップす
ることにより実現することができる。こうして、セグメ
ントは１つ以上のＬＲＵを含み、または一般的にキャッ
シュメモリのあらゆるサブセットを参照することができ
る。より低いレベルのサービスを提供されているホスト
接続１１０〜１１２の第２のグループより多くのＬＲＵ
にマップされることにより、ホスト接続１１０〜１１２
の第１のグループに、キャッシュ１０４（すなわち、多
量のメモリ空間に対応するキャッシュ１０４のセグメン
ト）へのより多数のアクセスを提供することができる。
加えて、ホスト接続１１０〜１１２の第１のグループ
を、ホスト接続１１０〜１１２の第２のグループより相
対的に大きなＬＲＵ（すなわち、より多数のブロックを
含むＬＲＵ）に割り当てることができる。
【００３９】図７を参照すると、テーブル１２０は特定
のＬＲＵを特定のグループに割り当てる手法を示す。図
７の例は、４つのグループの外部ホスト接続と８つのＬ
ＲＵがあると仮定している。テーブル１２０は各グルー
プを特定のＬＲＵマスクに関連付け、そのＬＲＵマスク
はどのＬＲＵが対応するグループに割り当てられている
かを示す８ビット値である。ＬＲＵマスクの各ビット位
置は、８つのＬＲＵの特定の１つに対応する。加えて、
あるビットの値１は、対応するＬＲＵがそのグループに
割り当てられていることを示し、値０は対応するＬＲＵ
がそのグループに割り当てられていないことを示す。こ
うして、図７の例では、グループ１が３つのＬＲＵに割
り当てられ、グループ２および３の各々が２つのＬＲＵ
に割り当てられ、グループ４は１つのみのＬＲＵが割り
当てられている。図７の例では、２つ以上のグループに
割り当てられたＬＲＵは無い。しかし、他の実施形態で
は、２つ以上のグループを同一のＬＲＵに割り当てるこ
とができる（すなわち、複数のグループが特定のＬＲＵ
を共用する）。
のＬＲＵを特定のグループに割り当てる手法を示す。図
７の例は、４つのグループの外部ホスト接続と８つのＬ
ＲＵがあると仮定している。テーブル１２０は各グルー
プを特定のＬＲＵマスクに関連付け、そのＬＲＵマスク
はどのＬＲＵが対応するグループに割り当てられている
かを示す８ビット値である。ＬＲＵマスクの各ビット位
置は、８つのＬＲＵの特定の１つに対応する。加えて、
あるビットの値１は、対応するＬＲＵがそのグループに
割り当てられていることを示し、値０は対応するＬＲＵ
がそのグループに割り当てられていないことを示す。こ
うして、図７の例では、グループ１が３つのＬＲＵに割
り当てられ、グループ２および３の各々が２つのＬＲＵ
に割り当てられ、グループ４は１つのみのＬＲＵが割り
当てられている。図７の例では、２つ以上のグループに
割り当てられたＬＲＵは無い。しかし、他の実施形態で
は、２つ以上のグループを同一のＬＲＵに割り当てるこ
とができる（すなわち、複数のグループが特定のＬＲＵ
を共用する）。
【００４０】全てのＬＲＵが同一のサイズであると仮定
すると（異なるサイズのＬＲＵを有する実施形態は後述
する）、テーブル１２０はグループ１接続に接続された
外部ホストシステムはキャッシュの３／８に対応するセ
グメントに割り当てられ、グループ２および３は各々キ
ャッシュの１／４に対応するセグメントに割り当てら
れ、グループ４はキャッシュの１／８に対応するセグメ
ントに割り当てられることを示している。グループ間の
特定の割り当ては、例えばグループ１はより多数の外部
ホストシステムを有し、またはより多量の記憶を要する
外部ホストシステムを有するなどの種々の理由から行う
ことができる。加えて、テーブル１２０に反映されてい
る種々のグループのサービスレベルは、例えば記憶装置
１０２を制御する記憶提供者への追加料金の支払いなど
を含む種々の他の理由によりより高いレベルのサービス
がグループ１に提供されていることを単に示している。
すると（異なるサイズのＬＲＵを有する実施形態は後述
する）、テーブル１２０はグループ１接続に接続された
外部ホストシステムはキャッシュの３／８に対応するセ
グメントに割り当てられ、グループ２および３は各々キ
ャッシュの１／４に対応するセグメントに割り当てら
れ、グループ４はキャッシュの１／８に対応するセグメ
ントに割り当てられることを示している。グループ間の
特定の割り当ては、例えばグループ１はより多数の外部
ホストシステムを有し、またはより多量の記憶を要する
外部ホストシステムを有するなどの種々の理由から行う
ことができる。加えて、テーブル１２０に反映されてい
る種々のグループのサービスレベルは、例えば記憶装置
１０２を制御する記憶提供者への追加料金の支払いなど
を含む種々の他の理由によりより高いレベルのサービス
がグループ１に提供されていることを単に示している。
【００４１】テーブル１２０に記載された方針の実施
は、上述のスロット数／ＬＲＵ割り当てルールを使用し
て達成することができる。すなわち、式：ＬＲＵ番号＝
スロット番号（モジューロ）Ｎ（ここで、ＮはＬＲＵの
数）を使用しＬＲＵが特定のスロット番号と関連付けら
れると仮定すると、キャッシュのブロックの要求は、要
求を行った装置のグループに割り当てられたＬＲＵに対
応するスロット番号を割り当てることにより処理され
る。例えば、１０個のＬＲＵがあり、要求している装置
がＬＲＵ番号５にアクセスするグループに関連付けされ
ているとすると、その装置からのキャッシュブロックの
要求は、スロット番号モジューロ１０が５となるように
スロット番号を割り当てる（例えば、スロット番号５、
１５、２５など）。
は、上述のスロット数／ＬＲＵ割り当てルールを使用し
て達成することができる。すなわち、式：ＬＲＵ番号＝
スロット番号（モジューロ）Ｎ（ここで、ＮはＬＲＵの
数）を使用しＬＲＵが特定のスロット番号と関連付けら
れると仮定すると、キャッシュのブロックの要求は、要
求を行った装置のグループに割り当てられたＬＲＵに対
応するスロット番号を割り当てることにより処理され
る。例えば、１０個のＬＲＵがあり、要求している装置
がＬＲＵ番号５にアクセスするグループに関連付けされ
ているとすると、その装置からのキャッシュブロックの
要求は、スロット番号モジューロ１０が５となるように
スロット番号を割り当てる（例えば、スロット番号５、
１５、２５など）。
【００４２】図８を参照すると、フローチャート１３０
は、要求している外部ホストシステムによりキャッシュ
メモリを取得することに関連して実行されるステップを
示す。処理は第１のステップ１３２で始まり、そこでキ
ャッシュブロックを要求している外部ホストシステムに
対応する接続についてグループ番号が取得される。図６
に示し先に述べたように、グループ番号は記憶装置１０
２のホスト接続１１０〜１１２にマップすることができ
る。各ホスト接続１１０〜１１２が固有の識別子を有
し、ホスト接続１１０〜１１２の特定の１つの識別子に
グループ番号をマップする従来のテーブル（図示せず）
を提供するようにすることができる。
は、要求している外部ホストシステムによりキャッシュ
メモリを取得することに関連して実行されるステップを
示す。処理は第１のステップ１３２で始まり、そこでキ
ャッシュブロックを要求している外部ホストシステムに
対応する接続についてグループ番号が取得される。図６
に示し先に述べたように、グループ番号は記憶装置１０
２のホスト接続１１０〜１１２にマップすることができ
る。各ホスト接続１１０〜１１２が固有の識別子を有
し、ホスト接続１１０〜１１２の特定の１つの識別子に
グループ番号をマップする従来のテーブル（図示せず）
を提供するようにすることができる。
【００４３】ステップ１３２の次はステップ１３４であ
り、そこでＬＲＵマスクが取得される。ＬＲＵマスク
は、図７に関連して上述したテーブル１２０に類似する
テーブルを使用して取得される。ステップ１３４の次は
ステップ１３６であり、そこではステップ１３４で取得
されたＬＲＵマスクから割り当てられたＬＲＵにマッチ
ングするスロット番号が返される。マッチングスロット
番号をステップ１３６で返すことは後により詳細に説明
する。
り、そこでＬＲＵマスクが取得される。ＬＲＵマスク
は、図７に関連して上述したテーブル１２０に類似する
テーブルを使用して取得される。ステップ１３４の次は
ステップ１３６であり、そこではステップ１３４で取得
されたＬＲＵマスクから割り当てられたＬＲＵにマッチ
ングするスロット番号が返される。マッチングスロット
番号をステップ１３６で返すことは後により詳細に説明
する。
【００４４】ステップ１３６の次はテストステップ１３
８であり、ステップ１３８はマッチングスロット番号が
ステップ１３６で取得されたか否かを決定する。そのグ
ループに割り当てられたＬＲＵに対応する利用可能なス
ロットが存在しない可能性があり、よってステップ１３
６でマッチングスロット番号を返すことが不可能な場合
があることを述べておく。スロットは、種々の理由、例
えばブロックに対応するスロットが変更中であるなどの
理由により利用不能となる場合がある。ステップ１３６
でマッチングスロット番号を取得するルーチンは、いず
れのスロット番号にも対応しない値、例えば−１を返す
ことにより、マッチングスロットが利用不能であること
を示すことができる。
８であり、ステップ１３８はマッチングスロット番号が
ステップ１３６で取得されたか否かを決定する。そのグ
ループに割り当てられたＬＲＵに対応する利用可能なス
ロットが存在しない可能性があり、よってステップ１３
６でマッチングスロット番号を返すことが不可能な場合
があることを述べておく。スロットは、種々の理由、例
えばブロックに対応するスロットが変更中であるなどの
理由により利用不能となる場合がある。ステップ１３６
でマッチングスロット番号を取得するルーチンは、いず
れのスロット番号にも対応しない値、例えば−１を返す
ことにより、マッチングスロットが利用不能であること
を示すことができる。
【００４５】ステップ１３８でマッチングスロットが利
用可能であることが決定されると、処理は完了する。そ
うでなく、マッチングスロット番号が利用不能であるな
らば、制御はステップ１３８から１４０へ進み、そこで
代わりのスロット番号が返される。ステップ１４０で代
わりのスロット番号を返すことは、後により詳細に説明
される。
用可能であることが決定されると、処理は完了する。そ
うでなく、マッチングスロット番号が利用不能であるな
らば、制御はステップ１３８から１４０へ進み、そこで
代わりのスロット番号が返される。ステップ１４０で代
わりのスロット番号を返すことは、後により詳細に説明
される。
【００４６】図９を参照すると、フローチャート１５０
は図８のステップ１３６でマッチングスロット番号を返
すことに関して実行されるステップの詳細を示す。一般
的に、マッチングスロット番号を返すプロセスは、空き
スロットが見つかるまでグループのＬＲＵについての全
てのスロットの処理を繰り返すことを伴う。ここに記載
する実施形態では、各ＬＲＵのスロットのリストを指し
示すポインタがあり、各ＬＲＵへのポインタ（すなわ
ち、各ＬＲＵのスロットの各リストへのポインタ）があ
る。よって、そのプロセスは、スロットを要求している
グループに割り当てられた全てのＬＲＵを通じた第１の
（外部）繰返しループと、どのスロットが空いているか
を決定するために各ＬＲＵについて全てのスロットを調
べる第２の（内部）繰返しループと、を含む。
は図８のステップ１３６でマッチングスロット番号を返
すことに関して実行されるステップの詳細を示す。一般
的に、マッチングスロット番号を返すプロセスは、空き
スロットが見つかるまでグループのＬＲＵについての全
てのスロットの処理を繰り返すことを伴う。ここに記載
する実施形態では、各ＬＲＵのスロットのリストを指し
示すポインタがあり、各ＬＲＵへのポインタ（すなわ
ち、各ＬＲＵのスロットの各リストへのポインタ）があ
る。よって、そのプロセスは、スロットを要求している
グループに割り当てられた全てのＬＲＵを通じた第１の
（外部）繰返しループと、どのスロットが空いているか
を決定するために各ＬＲＵについて全てのスロットを調
べる第２の（内部）繰返しループと、を含む。
【００４７】処理は第１のステップ１５２で始まり、そ
こでグループの第１のＬＲＵが指し示される。そのグル
ープに対応するＬＲＵの決定は、例えば図７との関連で
先に述べたように、ＬＲＵマスクの適当なビットを調べ
てそれがそのグループについて１か０かを決定すること
により行うことができる。ステップ１５２の次はステッ
プ１５４であり、そこでＬＲＵの第１スロットが指し示
される。上述のように、種々の手法を利用してスロット
番号を特定のＬＲＵにマップすることができ、その方法
は、式：ＬＲＵ番号＝（スロット番号）モジューロＮを
含み、ＮはＬＲＵの数である。スロット番号をＬＲＵに
マップするための他の手法を以下に述べる。
こでグループの第１のＬＲＵが指し示される。そのグル
ープに対応するＬＲＵの決定は、例えば図７との関連で
先に述べたように、ＬＲＵマスクの適当なビットを調べ
てそれがそのグループについて１か０かを決定すること
により行うことができる。ステップ１５２の次はステッ
プ１５４であり、そこでＬＲＵの第１スロットが指し示
される。上述のように、種々の手法を利用してスロット
番号を特定のＬＲＵにマップすることができ、その方法
は、式：ＬＲＵ番号＝（スロット番号）モジューロＮを
含み、ＮはＬＲＵの数である。スロット番号をＬＲＵに
マップするための他の手法を以下に述べる。
【００４８】ステップ１５４の次はテストステップ１５
６であり、そこでは指し示されているスロットが使用可
能か否かが決定される。指し示されているスロットが使
用可能である場合、制御はステップ１５６からステップ
１５８へ移行し、そこでスロット番号が呼び出しルーチ
ン（すなわち、図８に示すプロセス）へ戻る。そうでな
く、テストステップ１５６でスロットが利用不能である
ことが決定されたならば、制御はステップ１５６からテ
ストステップ１６０へ進み、そこでさらに調べるべきス
ロットがＬＲＵに存在するか否かを決定する。ＬＲＵに
さらにスロットがあれば、制御はステップ１６０からス
テップ１６２へ進み、そこでそのＬＲＵ内の次のスロッ
トが指し示される。ステップ１６２の後、制御はステッ
プ１５６へ戻り、次の繰返しを実行し、そうして第２の
（内部）ループを閉じる。
６であり、そこでは指し示されているスロットが使用可
能か否かが決定される。指し示されているスロットが使
用可能である場合、制御はステップ１５６からステップ
１５８へ移行し、そこでスロット番号が呼び出しルーチ
ン（すなわち、図８に示すプロセス）へ戻る。そうでな
く、テストステップ１５６でスロットが利用不能である
ことが決定されたならば、制御はステップ１５６からテ
ストステップ１６０へ進み、そこでさらに調べるべきス
ロットがＬＲＵに存在するか否かを決定する。ＬＲＵに
さらにスロットがあれば、制御はステップ１６０からス
テップ１６２へ進み、そこでそのＬＲＵ内の次のスロッ
トが指し示される。ステップ１６２の後、制御はステッ
プ１５６へ戻り、次の繰返しを実行し、そうして第２の
（内部）ループを閉じる。
【００４９】ＬＲＵの全てのスロットが調べられると、
次に制御はテストステップ１６０からテストステップ１
６４へ進み、そこでそのグループにさらについて調べる
べきＬＲＵがあるか否かが決定される。上述のように、
２つ以上のＬＲＵを１つのグループに割り当てることが
できる。テストステップ１６４において、そのグループ
についてさらに調べるべきＬＲＵがあると決定された場
合、制御はステップ１６４からステップ１６６へ進み、
そこで−１が（呼び出しルーチンへ）返される。ステッ
プ１６６の後、処理は終了する。
次に制御はテストステップ１６０からテストステップ１
６４へ進み、そこでそのグループにさらについて調べる
べきＬＲＵがあるか否かが決定される。上述のように、
２つ以上のＬＲＵを１つのグループに割り当てることが
できる。テストステップ１６４において、そのグループ
についてさらに調べるべきＬＲＵがあると決定された場
合、制御はステップ１６４からステップ１６６へ進み、
そこで−１が（呼び出しルーチンへ）返される。ステッ
プ１６６の後、処理は終了する。
【００５０】テストステップ１６４において、さらに調
べるべきＬＲＵがあると決定された場合、次に制御はス
テップ１６４からステップ１６８へ進み、そこで次のＬ
ＲＵへのポインタが取得される。ステップ１６８に続い
て、制御はステップ１５４へ戻って次の繰返しを実行
し、そうして第１の（外部）ループを閉じる。
べるべきＬＲＵがあると決定された場合、次に制御はス
テップ１６４からステップ１６８へ進み、そこで次のＬ
ＲＵへのポインタが取得される。ステップ１６８に続い
て、制御はステップ１５４へ戻って次の繰返しを実行
し、そうして第１の（外部）ループを閉じる。
【００５１】（ステップ１３６でマッチングスロットが
使用不能な場合に）代わりのスロットが取得される図８
のステップ１４０は、種々の方法で実行することがで
き、それは他のグループからスロットを“借りる”こと
を含む。１つの実施形態では、他のグループからの第１
の利用可能スロットは単純にステップ１４０で取得され
る。どのＬＲＵが空きスロットを与えるかの選択はラン
ダムに行うことができる。別の手法は、最大のＬＲＵ番
号が割り当てられた別のグループに対応するＬＲＵから
利用可能なスロットを返し、最も空いているスロットを
有するＬＲＵに対応するスロットを返し、および／また
は最大の割合の利用可能なスロットを有するグループに
関連するＬＲＵに対応するスロットを返すことを含む。
他の手法は従来技術の当業者に自明であろう。
使用不能な場合に）代わりのスロットが取得される図８
のステップ１４０は、種々の方法で実行することがで
き、それは他のグループからスロットを“借りる”こと
を含む。１つの実施形態では、他のグループからの第１
の利用可能スロットは単純にステップ１４０で取得され
る。どのＬＲＵが空きスロットを与えるかの選択はラン
ダムに行うことができる。別の手法は、最大のＬＲＵ番
号が割り当てられた別のグループに対応するＬＲＵから
利用可能なスロットを返し、最も空いているスロットを
有するＬＲＵに対応するスロットを返し、および／また
は最大の割合の利用可能なスロットを有するグループに
関連するＬＲＵに対応するスロットを返すことを含む。
他の手法は従来技術の当業者に自明であろう。
【００５２】図１０を参照すると、テーブル１７０は、
式：ＬＲＵ番号＝（スロット番号）モジューロＮ（Ｎは
ＬＲＵの数）の使用に変わるスロット番号のマッピング
手法を示す。図１０の手法はＬＲＵの相対的サイズを調
整することに使用できる。テーブルは、スロット番号の
エントリーと、ＬＲＵ番号についての対応するエントリ
ーを含む。図１０のテーブル１７０の例については、ス
ロット番号０と１はＬＲＵ番号１に対応し、スロット２
〜５はＬＲＵ番号２に対応し、スロット６はＬＲＵ番号
３に対応し、スロット７〜１２はＬＲＵ番号４に対応す
る。こうしてスロットをＬＲＵにマッピングすること
は、ＬＲＵが異なるサイズを有することを可能とする。
こうして、いくつかの場合、相対的に大きなＬＲＵの小
さい番号を、相対的に小さいＬＲＵの大きな番号に割り
当てるのではなく特定のグループに割り当て、またその
逆を行うことが有益である。例えば、各々が１０個のス
ロットを有する３つのＬＲＵを特定のグループに割り当
てるのではなく、各々が１５スロットを有する２つのＬ
ＲＵを割り当てることが望ましい。スロット番号をＬＲ
Ｕにマッピングするためのテーブル１７０とグループ番
号をＬＲＵにマッピングするためのテーブル１２０の使
用は、記憶装置に接続された装置についての性能レベ
ル、利用可能なキャッシュメモリ、などを調整する際に
最大の柔軟性を提供する。
式：ＬＲＵ番号＝（スロット番号）モジューロＮ（Ｎは
ＬＲＵの数）の使用に変わるスロット番号のマッピング
手法を示す。図１０の手法はＬＲＵの相対的サイズを調
整することに使用できる。テーブルは、スロット番号の
エントリーと、ＬＲＵ番号についての対応するエントリ
ーを含む。図１０のテーブル１７０の例については、ス
ロット番号０と１はＬＲＵ番号１に対応し、スロット２
〜５はＬＲＵ番号２に対応し、スロット６はＬＲＵ番号
３に対応し、スロット７〜１２はＬＲＵ番号４に対応す
る。こうしてスロットをＬＲＵにマッピングすること
は、ＬＲＵが異なるサイズを有することを可能とする。
こうして、いくつかの場合、相対的に大きなＬＲＵの小
さい番号を、相対的に小さいＬＲＵの大きな番号に割り
当てるのではなく特定のグループに割り当て、またその
逆を行うことが有益である。例えば、各々が１０個のス
ロットを有する３つのＬＲＵを特定のグループに割り当
てるのではなく、各々が１５スロットを有する２つのＬ
ＲＵを割り当てることが望ましい。スロット番号をＬＲ
Ｕにマッピングするためのテーブル１７０とグループ番
号をＬＲＵにマッピングするためのテーブル１２０の使
用は、記憶装置に接続された装置についての性能レベ
ル、利用可能なキャッシュメモリ、などを調整する際に
最大の柔軟性を提供する。
【００５３】ここに記載したグループをキャッシュのセ
グメントに割り当てるシステムは、異なるデータ構造と
データのブロックをキャッシュに記憶するための手法を
使用して実行することができる。例えば、種々のグルー
プが使用するキャッシュのセグメントを単純にオーバー
ラップ（すなわち、いくつかのグループがセグメントの
ある部分を共用する）を有しまたは有しないように割り
当てることができる。キャッシュ内のデータのブロック
は、ブロックの線形アレイ、ブロックへのポインタのリ
ストまたはアレイ、その他としてキャッシュを構成およ
びアクセスすることを含む種々の従来のキャッシュ管理
手法のいずれかを使用して操作することができる。
グメントに割り当てるシステムは、異なるデータ構造と
データのブロックをキャッシュに記憶するための手法を
使用して実行することができる。例えば、種々のグルー
プが使用するキャッシュのセグメントを単純にオーバー
ラップ（すなわち、いくつかのグループがセグメントの
ある部分を共用する）を有しまたは有しないように割り
当てることができる。キャッシュ内のデータのブロック
は、ブロックの線形アレイ、ブロックへのポインタのリ
ストまたはアレイ、その他としてキャッシュを構成およ
びアクセスすることを含む種々の従来のキャッシュ管理
手法のいずれかを使用して操作することができる。
【００５４】本発明を詳細に図示および記述した好適な
実施形態との関係で説明してきたが、従来技術の当業者
にはその種々の変形および改善が容易に自明となろう。
よって、本発明の精神および視野は請求の範囲によって
のみ限定されるべきである。
実施形態との関係で説明してきたが、従来技術の当業者
にはその種々の変形および改善が容易に自明となろう。
よって、本発明の精神および視野は請求の範囲によって
のみ限定されるべきである。
【図１】本発明を利用するシステムの概略図である。
【図２】図１のシステムのメモリを示す詳細概略図であ
る。
る。
【図３】本発明のキャッシュメモリに記憶されるデータ
を示す詳細概略図である。
を示す詳細概略図である。
【図４Ａ】本発明のキャッシュメモリに記憶されるデー
タの変形ブロックの処理を示す。
タの変形ブロックの処理を示す。
【図４Ｂ】本発明のキャッシュメモリに記憶されるデー
タの変形ブロックの処理を示す。
タの変形ブロックの処理を示す。
【図５】本発明によるデータのブロックについてＬＲＵ
を選択する１つの手法を示すフローチャートである。
を選択する１つの手法を示すフローチャートである。
【図６】本発明による複数のＬＲＵを有するデータ記憶
装置を示す概略図である。
装置を示す概略図である。
【図７】本発明によるグループとＬＲＵマスクとの相関
を示すテーブルである。
を示すテーブルである。
【図８】本発明によるスロットの割り当てを示すフロー
チャートである。
チャートである。
【図９】本発明によるマッチングスロットの取得を示す
フローチャートである。
フローチャートである。
【図１０】本発明によるスロット番号の特定のＬＲＵへ
のマッピングを示すテーブルである。
のマッピングを示すテーブルである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/177 ６８２ Ｇ０６Ｆ 15/177 ６８２Ｆ (72)発明者 アディ・オファー アメリカ合衆国 マサチューセッツ 02481 ウェルズリー ウォッシュバーン アヴェニュー 96 (72)発明者 ナタン・ヴィシュリツキィ アメリカ合衆国 マサチューセッツ 02445 ブルックリン クリントン ロー ド 87 (72)発明者 ユーヴァル・オフェク アメリカ合衆国 マサチューセッツ 01702 フラミンガム ランターン ロー ド 20
Claims (27)
- 【請求項１】 キャッシュメモリにデータを記憶する方
法において、 キャッシュメモリの第１の部分への排他的アクセスを可
能とする第１の機構を提供する工程と、 キャッシュメモリの第２の部分への排他的アクセスを可
能とする第２の機構を提供する工程と、を有し、第１の
部分への排他的アクセスは第２の部分への排他的アクセ
スと独立である方法。 - 【請求項２】 キャッシュメモリの少なくとも第３の部
分への排他的アクセスを可能とする少なくとも第３の機
構を提供する工程を有し、前記いずれかの部分への排他
的アクセスは他の部分への排他的アクセスと独立である
請求項１に記載の方法。 - 【請求項３】 第１および第２の機構はロックである請
求項１に記載の方法。 - 【請求項４】 ロックはハードウェアロックである請求
項３に記載の方法。 - 【請求項５】 ロックはソフトウェアロックである請求
項３に記載の方法。 - 【請求項６】 キャッシュメモリの第１の部分に第１の
データ構造を提供する工程と、 キャッシュメモリの第２の部分に第２のデータ構造を提
供する工程と、を有し、第１の部分のアクセスは第１の
構造のアクセスを含み、第２の部分のアクセスは第２の
構造のアクセスを含む請求項１に記載の方法。 - 【請求項７】 データ構造はデータのブロックの２重に
リンクしたリングリストである請求項６に記載の方法。 - 【請求項８】 データの各ブロックはディスクドライブ
のトラックに対応する請求項７に記載の方法。 - 【請求項９】 第１の部分についての第１のキャッシュ
フォールスルータイムを決定する工程と、 第２の部分についての第２のキャッシュフォールスルー
タイムを決定する工程と、 第１および第２のキャッシュフォールスルータイムにし
たがって第１および第２の部分の１つにデータを割り当
てる工程と、を有する請求項１に記載の方法。 - 【請求項１０】 第１と第２のキャッシュフォールスル
ータイムの差を決定する工程と、を有し、第１および第
２の部分の１つへのデータの割り当ては前記差に基づく
請求項９に記載の方法。 - 【請求項１１】 所定量より小さい前記差に応じて、デ
ータが第１および第２の部分の一方にランダムに割り当
てされる請求項１０に記載の方法。 - 【請求項１２】 第１の部分であって、前記第１の部分
への排他的アクセスを可能とする第１の機構を有する第
１の部分と、 第２の部分であって、前記第２の部分への排他的アクセ
スを可能とする第２の機構を有する第２の部分と、を有
し、前記第１の部分への排他的アクセスは前記第２の部
分への排他的アクセスと独立であるキャッシュメモリ。 - 【請求項１３】 前記第１および第２の機構はソフトウ
ェアロックである請求項１２に記載のキャッシュメモ
リ。 - 【請求項１４】 前記第１の部分は第１のデータ構造を
有し、前記第２の部分は第２のデータ構造を有し、前記
第１の部分のアクセスは前記第１の構造のアクセスを含
み、前記第２の部分のアクセスは前記第２の構造のアク
セスを含む請求項１２に記載のキャッシュメモリ。 - 【請求項１５】 前記データ構造は、データのブロック
の２重にリンクされたリングリストである請求項１４に
記載のキャッシュメモリ。 - 【請求項１６】 データの各ブロックはディスクドライ
ブ上のトラックに対応する請求項１５に記載のキャッシ
ュメモリ。 - 【請求項１７】 前記第１の部分についての第１のキャ
ッシュフォールスルータイムが決定され、前記第２の部
分についての第２のキャッシュフォールスルータイムが
決定され、データは前記第１および第２のキャッシュフ
ォールスルータイムにしたがって第１および第２の部分
の１つへ割り当てられる請求項１２に記載のキャッシュ
メモリ。 - 【請求項１８】 前記第１および第２のキャッシュフォ
ールスルータイムの差が決定され、前記第１および第２
の部分の１つへの割り当ては前記差に基づく請求項１７
に記載のキャッシュメモリ、 - 【請求項１９】 所定量より小さい前記差に応じて、デ
ータは前記第１および第２の部分の１つにランダムに割
り当てられる請求項１８に記載のキャッシュメモリ。 - 【請求項２０】 複数のディスクドライブと、 各々が前記ディスクドライブの１つに接続された複数の
ディスクインタフェースユニットと、 前記ディスクインタフェースユニットを相互接続するバ
スと、 前記バスに接続されたキャッシュメモリであって、前記
キャッシュメモリは複数の部分を有し、前記複数の部分
の各々は前記ディスクインタフェースユニットの１つに
より独立に制御可能である記憶装置。 - 【請求項２１】 前記キャッシュメモリの前記各部分は
それらへの排他的アクセスを可能とする機構を有する請
求項２０に記載の記憶装置。 - 【請求項２２】 前記各部分はデータ構造を有し、前記
部分のアクセスは前記データ構造の対応するものへのア
クセスを含む請求項２０に記載の記憶装置。 - 【請求項２３】 前記データ構造は、２重にリンクした
リングリストである請求項２２に記載の記憶装置。 - 【請求項２４】 複数の部分と、複数のロックと、を有
し、前記ロックの各々は前記部分の特定の１つへの排他
的アクセスに対応し、前記部分の１つへの排他的アクセ
スは前記部分の他の１つへの排他的アクセスと独立であ
る請求項２４に記載の記憶装置。 - 【請求項２５】 前記各部分はデータ構造を有し、前記
部分の１つへのアクセスは前記データ構造へのアクセス
を含む請求項２４に記載の記憶装置。 - 【請求項２６】 前記データ構造は、２重にリンクした
リングリストである請求項２５に記載の記憶装置。 - 【請求項２７】 データの各ブロックはディスクドライ
ブ上のトラックに対応する請求項２６に記載の記憶装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/434611 | 1999-11-05 | ||
| US09/434,611 US6457102B1 (en) | 1999-11-05 | 1999-11-05 | Cache using multiple LRU's |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001188707A true JP2001188707A (ja) | 2001-07-10 |
Family
ID=23724933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330774A Withdrawn JP2001188707A (ja) | 1999-11-05 | 2000-10-30 | 複数のｌｒｕを使用するキャッシュ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6457102B1 (ja) |
| EP (1) | EP1098250A1 (ja) |
| JP (1) | JP2001188707A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027444A (ja) * | 2006-07-20 | 2008-02-07 | Internatl Business Mach Corp <Ibm> | 方法、システム、製品（複数のデータ構造を用いるキャッシュ内のデータの管理） |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1098249A1 (en) * | 1999-11-05 | 2001-05-09 | Emc Corporation | Segmenting cache to provide varying service levels |
| US6725336B2 (en) * | 2001-04-20 | 2004-04-20 | Sun Microsystems, Inc. | Dynamically allocated cache memory for a multi-processor unit |
| US6986003B1 (en) * | 2001-08-09 | 2006-01-10 | Unisys Corporation | Method for processing communal locks |
| US6662272B2 (en) * | 2001-09-29 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Dynamic cache partitioning |
| US8635305B1 (en) * | 2001-12-19 | 2014-01-21 | Cisco Technology, Inc. | Mechanisms for providing differentiated services within a web cache |
| US6880041B2 (en) * | 2002-02-20 | 2005-04-12 | International Business Machines Corporation | Method and apparatus to transfer information between different categories of servers and one or more data storage media |
| US7177853B1 (en) * | 2002-02-21 | 2007-02-13 | Emc Corporation | Cache management via statistically adjusted time stamp queue |
| US6889288B2 (en) * | 2002-12-02 | 2005-05-03 | Emc Corporation | Reducing data copy operations for writing data from a network to storage of a cached data storage system by organizing cache blocks as linked lists of data fragments |
| US7043579B2 (en) * | 2002-12-05 | 2006-05-09 | International Business Machines Corporation | Ring-topology based multiprocessor data access bus |
| US6922754B2 (en) * | 2002-12-09 | 2005-07-26 | Infabric Technologies, Inc. | Data-aware data flow manager |
| US7299334B2 (en) * | 2003-07-15 | 2007-11-20 | Xiv Ltd. | Storage system configurations |
| US20050015546A1 (en) * | 2003-07-15 | 2005-01-20 | Ofir Zohar | Data storage system |
| US7827353B2 (en) * | 2003-07-15 | 2010-11-02 | International Business Machines Corporation | Self healing memory |
| US7293156B2 (en) * | 2003-07-15 | 2007-11-06 | Xiv Ltd. | Distributed independent cache memory |
| JP4437650B2 (ja) | 2003-08-25 | 2010-03-24 | 株式会社日立製作所 | ストレージシステム |
| US7089357B1 (en) | 2003-09-22 | 2006-08-08 | Emc Corporation | Locally buffered cache extensions having associated control parameters to determine use for cache allocation on subsequent requests |
| JP4257783B2 (ja) | 2003-10-23 | 2009-04-22 | 株式会社日立製作所 | 論理分割可能な記憶装置及び記憶装置システム |
| US7213107B2 (en) * | 2003-12-31 | 2007-05-01 | Intel Corporation | Dedicated cache memory |
| JP4227035B2 (ja) * | 2004-02-03 | 2009-02-18 | 株式会社日立製作所 | 計算機システム、管理装置、ストレージ装置及びコンピュータ装置 |
| JP2005267008A (ja) | 2004-03-17 | 2005-09-29 | Hitachi Ltd | ストレージ管理方法およびストレージ管理システム |
| US7155573B1 (en) * | 2004-05-25 | 2006-12-26 | Emc Corporation | Cache fall through time estimation |
| US7260679B2 (en) * | 2004-10-12 | 2007-08-21 | International Business Machines Corporation | Apparatus and method to manage a data cache using a first and second least recently used list |
| JP2006244098A (ja) * | 2005-03-03 | 2006-09-14 | Hitachi Ltd | ストレージシステムにおける論理分割方法 |
| JP4813843B2 (ja) | 2005-08-04 | 2011-11-09 | 株式会社日立製作所 | ストレージ装置、ディスクキャッシュ制御方法及びディスクキャッシュの容量割当方法 |
| US7596670B2 (en) * | 2005-11-30 | 2009-09-29 | International Business Machines Corporation | Restricting access to improve data availability |
| US20100082527A1 (en) * | 2008-09-24 | 2010-04-01 | Yahoo! Inc. | Dated metadata to support multiple versions of user profiles for targeting of personalized content |
| US20100077152A1 (en) * | 2008-09-24 | 2010-03-25 | Yahoo! Inc. | Primary-secondary caching scheme to ensure robust processing transition during migration and/or failover |
| US20100076815A1 (en) * | 2008-09-24 | 2010-03-25 | Yahoo! Inc. | Storage optimization for updated user behavioral profile scores |
| US8499120B2 (en) * | 2008-10-17 | 2013-07-30 | Seagate Technology Llc | User selectable caching management |
| US8627012B1 (en) | 2011-12-30 | 2014-01-07 | Emc Corporation | System and method for improving cache performance |
| US8930947B1 (en) | 2011-12-30 | 2015-01-06 | Emc Corporation | System and method for live migration of a virtual machine with dedicated cache |
| US9158578B1 (en) | 2011-12-30 | 2015-10-13 | Emc Corporation | System and method for migrating virtual machines |
| US9053033B1 (en) * | 2011-12-30 | 2015-06-09 | Emc Corporation | System and method for cache content sharing |
| US9009416B1 (en) * | 2011-12-30 | 2015-04-14 | Emc Corporation | System and method for managing cache system content directories |
| US9235524B1 (en) | 2011-12-30 | 2016-01-12 | Emc Corporation | System and method for improving cache performance |
| US9104529B1 (en) | 2011-12-30 | 2015-08-11 | Emc Corporation | System and method for copying a cache system |
| US9892180B2 (en) * | 2014-11-21 | 2018-02-13 | International Business Machines Corporation | Data transfer between multiple databases |
| US10387329B2 (en) * | 2016-02-10 | 2019-08-20 | Google Llc | Profiling cache replacement |
| CN108228649B (zh) | 2016-12-21 | 2021-08-24 | 伊姆西Ip控股有限责任公司 | 用于数据访问的方法和设备 |
| US11403232B2 (en) * | 2020-05-29 | 2022-08-02 | EMC IP Holding Company LLC | Sequence thrashing avoidance via fall through estimation |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4371929A (en) | 1980-05-05 | 1983-02-01 | Ibm Corporation | Multiprocessor system with high density memory set architecture including partitionable cache store interface to shared disk drive memory |
| US5257367A (en) | 1987-06-02 | 1993-10-26 | Cab-Tek, Inc. | Data storage system with asynchronous host operating system communication link |
| US5206939A (en) | 1990-09-24 | 1993-04-27 | Emc Corporation | System and method for disk mapping and data retrieval |
| JPH0799508B2 (ja) * | 1990-10-15 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | キャッシュ記憶機構を動的に区分する方法およびキャッシュ記憶機構システム |
| US5263160A (en) | 1991-01-31 | 1993-11-16 | Digital Equipment Corporation | Augmented doubly-linked list search and management method for a system having data stored in a list of data elements in memory |
| US5875464A (en) * | 1991-12-10 | 1999-02-23 | International Business Machines Corporation | Computer system with private and shared partitions in cache |
| JPH06282488A (ja) * | 1993-03-25 | 1994-10-07 | Mitsubishi Electric Corp | キャッシュ記憶装置 |
| US5680571A (en) * | 1995-12-28 | 1997-10-21 | Unisys Corporation | Multi-processor data processing system with multiple, separate instruction and operand second level caches |
| US5822764A (en) * | 1996-03-04 | 1998-10-13 | Motorola, Inc. | Method and circuit for efficiently replacing invalid locked portions of a cache with valid data |
| US5845147A (en) | 1996-03-19 | 1998-12-01 | Emc Corporation | Single lock command for an I/O storage system that performs both locking and I/O data operation |
| US5857208A (en) | 1996-05-31 | 1999-01-05 | Emc Corporation | Method and apparatus for performing point in time backup operation in a computer system |
| US5778394A (en) | 1996-12-23 | 1998-07-07 | Emc Corporation | Space reclamation system and method for use in connection with tape logging system |
| EP0856797B1 (en) * | 1997-01-30 | 2003-05-21 | STMicroelectronics Limited | A cache system for concurrent processes |
| US5875461A (en) * | 1997-04-03 | 1999-02-23 | Sun Microsystems, Inc. | Method of synchronizing one of the objects with one of the threads at a time |
| US6115790A (en) * | 1997-08-29 | 2000-09-05 | Silicon Graphics, Inc. | System, method and computer program product for organizing page caches |
| US5964838A (en) * | 1997-09-30 | 1999-10-12 | Tandem Computers Incorporated | Method for sequential and consistent startup and/or reload of multiple processor nodes in a multiple node cluster |
| US6360303B1 (en) * | 1997-09-30 | 2002-03-19 | Compaq Computer Corporation | Partitioning memory shared by multiple processors of a distributed processing system |
| US6205519B1 (en) * | 1998-05-27 | 2001-03-20 | Hewlett Packard Company | Cache management for a multi-threaded processor |
| US6141731A (en) * | 1998-08-19 | 2000-10-31 | International Business Machines Corporation | Method and system for managing data in cache using multiple data structures |
| US6349363B2 (en) * | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
| JP3358655B2 (ja) * | 1998-12-22 | 2002-12-24 | 日本電気株式会社 | ディスクアレイ装置におけるキャッシュメモリ管理方法 |
| US6493800B1 (en) * | 1999-03-31 | 2002-12-10 | International Business Machines Corporation | Method and system for dynamically partitioning a shared cache |
| US6173367B1 (en) * | 1999-05-19 | 2001-01-09 | Ati Technologies, Inc. | Method and apparatus for accessing graphics cache memory |
-
1999
- 1999-11-05 US US09/434,611 patent/US6457102B1/en not_active Expired - Lifetime
-
2000
- 2000-03-24 US US09/535,134 patent/US6728836B1/en not_active Expired - Lifetime
- 2000-10-16 EP EP00122213A patent/EP1098250A1/en not_active Withdrawn
- 2000-10-30 JP JP2000330774A patent/JP2001188707A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027444A (ja) * | 2006-07-20 | 2008-02-07 | Internatl Business Mach Corp <Ibm> | 方法、システム、製品（複数のデータ構造を用いるキャッシュ内のデータの管理） |
Also Published As
| Publication number | Publication date |
|---|---|
| US6728836B1 (en) | 2004-04-27 |
| EP1098250A1 (en) | 2001-05-09 |
| US6457102B1 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001188707A (ja) | 複数のｌｒｕを使用するキャッシュ | |
| JP2006196011A (ja) | 変化するサービスレベルを提供するためのキャッシュのセグメント化 | |
| JP6832187B2 (ja) | データストレージサブシステムにおけるキャッシングのための方法およびシステム | |
| US10152428B1 (en) | Virtual memory service levels | |
| US7707337B2 (en) | Object-based storage device with low process load and control method thereof | |
| US6948033B2 (en) | Control method of the cache hierarchy | |
| JP3264319B2 (ja) | バスブリッジ | |
| JPH0571976B2 (ja) | ||
| JPH11102323A (ja) | 仮想アドレス変換用の柔軟な変換記憶バッファ | |
| JP2001175529A (ja) | メモリ制御回路 | |
| JP2002082775A (ja) | 計算機システム | |
| JPH02228745A (ja) | 入出力キヤツシユ | |
| US7032093B1 (en) | On-demand allocation of physical storage for virtual volumes using a zero logical disk | |
| US6983355B2 (en) | Virtualization of physical storage using size optimized hierarchical tables | |
| US7103747B2 (en) | Memory table and memory manager for use in managing memory | |
| JP2003228461A (ja) | ディスクアレイ装置のディスクキャッシュ管理方法 | |
| US6782444B1 (en) | Digital data storage subsystem including directory for efficiently providing formatting information for stored records | |
| JP2004078398A (ja) | 仮想ボリューム管理方式 | |
| JP2006164218A (ja) | ストレージシステム及びそのキャッシュ制御方法 | |
| JP3808058B2 (ja) | 複数のホストが圧縮データを記憶するメモリ・セクタの集合を共用できるようにするための装置 | |
| KR20170127666A (ko) | 원격 메모리 제공 시스템 및 이의 페이지 폴트 처리 방법 | |
| US11474938B2 (en) | Data storage system with multiple-size object allocator for disk cache | |
| JP4664586B2 (ja) | キャッシュ制御装置、キャッシュ制御方法、コンピュータシステム | |
| US6594726B1 (en) | Digital data storage subsystem including arrangement for efficiently controlling fast write storage operation | |
| US6862659B1 (en) | Utilizing disk cache as part of distributed cache |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |