JP2001184191A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2001184191A JP2001184191A JP36501399A JP36501399A JP2001184191A JP 2001184191 A JP2001184191 A JP 2001184191A JP 36501399 A JP36501399 A JP 36501399A JP 36501399 A JP36501399 A JP 36501399A JP 2001184191 A JP2001184191 A JP 2001184191A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- buffer
- block buffer
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 受信したデータをデータバッファ６に収納す
る際の処理時間を大幅に短縮し、データ処理効率を高め
ることを可能にしたデータ処理装置を提供する。 【解決手段】 ホスト装置２からデータを受信する受信
部４、受信データを収納する複数ブロックバッファから
なるリングバッファ６、リングバッファ６との間でデー
タを授受する制御部５、受信データを処理用データに変
換するデータ処理部７、８を備え、各ブロックバッファ
は、ニアフルバイトサイズのデータ収納領域、使用状態
を表すブロックステータス表示領域、次ブロックバッフ
ァの先頭アドレスを表す次ブロックポインタ表示領域を
有し、制御部は、データ収納可能なブロックバッファを
選択し、そのブロックバッファのデータ格納領域に設定
した書き込みポインタを変更しながら順次データを収納
し、データ収納領域の収納可能サイズがゼロになると、
次のブロックバッファを選択する。
る際の処理時間を大幅に短縮し、データ処理効率を高め
ることを可能にしたデータ処理装置を提供する。 【解決手段】 ホスト装置２からデータを受信する受信
部４、受信データを収納する複数ブロックバッファから
なるリングバッファ６、リングバッファ６との間でデー
タを授受する制御部５、受信データを処理用データに変
換するデータ処理部７、８を備え、各ブロックバッファ
は、ニアフルバイトサイズのデータ収納領域、使用状態
を表すブロックステータス表示領域、次ブロックバッフ
ァの先頭アドレスを表す次ブロックポインタ表示領域を
有し、制御部は、データ収納可能なブロックバッファを
選択し、そのブロックバッファのデータ格納領域に設定
した書き込みポインタを変更しながら順次データを収納
し、データ収納領域の収納可能サイズがゼロになると、
次のブロックバッファを選択する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置に
係わり、特に、ホストコンピュータ等のホスト装置から
供給されるデータを、高い処理速度で、外部データ処理
機器、例えばシリアルプリンターに供給される処理用デ
ータに変換して出力するデータ処理装置に関する。
係わり、特に、ホストコンピュータ等のホスト装置から
供給されるデータを、高い処理速度で、外部データ処理
機器、例えばシリアルプリンターに供給される処理用デ
ータに変換して出力するデータ処理装置に関する。
【０００２】
【従来の技術】従来、ホストコンピュータからなるホス
ト装置が出力するデータをシリアルプリンターに供給す
る際には、ホスト装置が出力するデータ速度とシリアル
プリンターが受け入れるデータ速度とが異なっており、
しかも、ホスト装置が出力するデータの形式とシリアル
プリンターに供給可能なデータの形式とが異なるため、
ホスト装置とシリアルプリンターとの間にデータ処理装
置を接続配置し、このデータ処理装置において、ホスト
装置が出力したデータの形式をシリアルプリンターに供
給可能なデータの形式に変換し、かつ、ホスト装置が出
力したデータ速度をシリアルプリンターに供給可能なデ
ータ速度に変換するようにしている。
ト装置が出力するデータをシリアルプリンターに供給す
る際には、ホスト装置が出力するデータ速度とシリアル
プリンターが受け入れるデータ速度とが異なっており、
しかも、ホスト装置が出力するデータの形式とシリアル
プリンターに供給可能なデータの形式とが異なるため、
ホスト装置とシリアルプリンターとの間にデータ処理装
置を接続配置し、このデータ処理装置において、ホスト
装置が出力したデータの形式をシリアルプリンターに供
給可能なデータの形式に変換し、かつ、ホスト装置が出
力したデータ速度をシリアルプリンターに供給可能なデ
ータ速度に変換するようにしている。
【０００３】この場合、既知のデータ処理装置は、通
常、ホスト装置から供給されるデータを受信するデータ
受信部と、データ受信部で受信したデータを一時的に収
納するデータバッファと、データバッファへのデータの
収納及びデータバッファからのデータの取り出しを制御
する制御部と、制御部で取り出したデータをシリアルプ
リンターに供給可能なデータに変換するデータ処理部と
からなる構成になっている。
常、ホスト装置から供給されるデータを受信するデータ
受信部と、データ受信部で受信したデータを一時的に収
納するデータバッファと、データバッファへのデータの
収納及びデータバッファからのデータの取り出しを制御
する制御部と、制御部で取り出したデータをシリアルプ
リンターに供給可能なデータに変換するデータ処理部と
からなる構成になっている。
【０００４】ところで、既知のデータ処理装置に用いら
れるデータバッファには、書き込みポインタ（書き込み
アドレス）と読み出しポインタ（読み出しアドレス）と
が設定されている。そして、データバッファへデータを
収納するときは、書き込みポインタの設定位置からデー
タを収納し、データが収納される度に、書き込みポイン
タの設定位置を順次移動させ、一方、データバッファか
らデータを読み出すときは、読み出しポインタの設定位
置からデータを読み出し、データが読み出される度に、
読み出しポインタの設定位置を順次移動させる。
れるデータバッファには、書き込みポインタ（書き込み
アドレス）と読み出しポインタ（読み出しアドレス）と
が設定されている。そして、データバッファへデータを
収納するときは、書き込みポインタの設定位置からデー
タを収納し、データが収納される度に、書き込みポイン
タの設定位置を順次移動させ、一方、データバッファか
らデータを読み出すときは、読み出しポインタの設定位
置からデータを読み出し、データが読み出される度に、
読み出しポインタの設定位置を順次移動させる。
【０００５】また、既知のデータ処理装置においては、
データを受信し、受信したデータをデータバッファに収
納するときのデータ受信速度と、データバッファからデ
ータを読み出すときのデータ取り出し速度が異なってい
る場合があり、特に、データ受信速度がデータ取り出し
速度よりも速い場合には、ニアフルチェックが行なわ
れ、ニアフル状態が確認された場合、ニアフル設定とし
て、データ受信の遅延処理（セントロニクス）またはデ
ータフル状態の通知処理（ＲＳ−２３２Ｃ）が行なわれ
る。
データを受信し、受信したデータをデータバッファに収
納するときのデータ受信速度と、データバッファからデ
ータを読み出すときのデータ取り出し速度が異なってい
る場合があり、特に、データ受信速度がデータ取り出し
速度よりも速い場合には、ニアフルチェックが行なわ
れ、ニアフル状態が確認された場合、ニアフル設定とし
て、データ受信の遅延処理（セントロニクス）またはデ
ータフル状態の通知処理（ＲＳ−２３２Ｃ）が行なわれ
る。
【０００６】ここで、データ受信の遅延処理（セントロ
ニクス）は、ビィジィ（Ｂｕｓｙ）時間を制御するもの
であって、データバッファが収納データで一杯になり、
データバッファに空きができるまでの間、ホスト装置側
がタイムアウトになるのを防ぐため、データバッファが
一杯になる手前の時点からビィジィ時間を故意に長く
し、データバッファが一杯になるまでの時間を稼いで、
その間にデータバッファからのデータの読み出しを行な
う処理である。また、データフル状態の通知処理（ＲＳ
−２３２Ｃ）は、データバッファへのデータの収納が進
み、データバッファの残りが規定のバイト数に達したと
き、ホスト装置からのデータの出力を一時停止（Ｘ−ｏ
ｆｆ）させる指示をホスト装置に通知し、一時停止（Ｘ
−ｏｆｆ）の指示によってデータバッファからのデータ
の読み出しが進み、データバッファに規定以上の空きが
生じたとき、データの出力を再開（Ｘ−ｏｎ）させる指
示をホスト装置に通知する処理である。
ニクス）は、ビィジィ（Ｂｕｓｙ）時間を制御するもの
であって、データバッファが収納データで一杯になり、
データバッファに空きができるまでの間、ホスト装置側
がタイムアウトになるのを防ぐため、データバッファが
一杯になる手前の時点からビィジィ時間を故意に長く
し、データバッファが一杯になるまでの時間を稼いで、
その間にデータバッファからのデータの読み出しを行な
う処理である。また、データフル状態の通知処理（ＲＳ
−２３２Ｃ）は、データバッファへのデータの収納が進
み、データバッファの残りが規定のバイト数に達したと
き、ホスト装置からのデータの出力を一時停止（Ｘ−ｏ
ｆｆ）させる指示をホスト装置に通知し、一時停止（Ｘ
−ｏｆｆ）の指示によってデータバッファからのデータ
の読み出しが進み、データバッファに規定以上の空きが
生じたとき、データの出力を再開（Ｘ−ｏｎ）させる指
示をホスト装置に通知する処理である。
【０００７】このような構成を有するデータ処理装置
は、データバッファへデータを収納する場合、制御部に
おいて次のような処理が行なわれる。
は、データバッファへデータを収納する場合、制御部に
おいて次のような処理が行なわれる。
【０００８】ホスト装置からデータ処理装置にデータが
供給されたことを確認すると、供給されたデータをデー
タ受信部で受信する（処理１）。次に、データ受信部で
受信したデータを１バイトづつデータバッファの書き込
みポインタ（書き込みアドレス）の設定位置に収納する
（処理２）。そして、１バイトのデータがデータバッフ
ァに収納される度に、書き込みポインタの設定位置を１
バイト分づつインクリメント（増加）する（処理３）。
その際に、書き込みポインタの設定位置がデータバッフ
ァの末尾アドレスを越えたか否かをチェックし、このチ
ェックにより、書き込みポインタの設定位置がデータバ
ッファの末尾アドレスを越えていたとすれば、書き込み
ポインタの設定位置をデータバッファの先頭アドレスに
する（処理４）。このような処理１乃至処理４と並行し
て、制御部は、書き込みポインタの設定位置と読み出し
ポインタの設定位置に基づいて前述のニアフルチェック
を行ない、データバッファの空き容量をチェックする。
すなわち、書き込みポインタの設定位置と読み出しポイ
ンタの設定位置との間に、（書き込みポインタ）≦（読
み出しポインタ）の関係があったとすれば、（データバ
ッファの空き容量）＝（読み出しポインタ）−（書き込
みポインタ）で表され、ニアフル設定が行なわれない。
一方、（書き込みポインタ）＞（読み出しポインタ）の
関係があったとすれば、このときの（データバッファの
空き容量）＝｛（データバッファの末尾アドレス）−
（書き込みポインタ）＋１｝＋｛（読み出しポインタ）
−（データバッファの先頭アドレス）｝で表され、（デ
ータバッファの空き容量）≦（ニアフルバイト数）の関
係があったとすれば、ニアフル設定が行なわれ、データ
受信の遅延処理（セントロニクス）またはデータフル状
態の通知処理（ＲＳ−２３２Ｃ）が行なわれる（処理
５）。
供給されたことを確認すると、供給されたデータをデー
タ受信部で受信する（処理１）。次に、データ受信部で
受信したデータを１バイトづつデータバッファの書き込
みポインタ（書き込みアドレス）の設定位置に収納する
（処理２）。そして、１バイトのデータがデータバッフ
ァに収納される度に、書き込みポインタの設定位置を１
バイト分づつインクリメント（増加）する（処理３）。
その際に、書き込みポインタの設定位置がデータバッフ
ァの末尾アドレスを越えたか否かをチェックし、このチ
ェックにより、書き込みポインタの設定位置がデータバ
ッファの末尾アドレスを越えていたとすれば、書き込み
ポインタの設定位置をデータバッファの先頭アドレスに
する（処理４）。このような処理１乃至処理４と並行し
て、制御部は、書き込みポインタの設定位置と読み出し
ポインタの設定位置に基づいて前述のニアフルチェック
を行ない、データバッファの空き容量をチェックする。
すなわち、書き込みポインタの設定位置と読み出しポイ
ンタの設定位置との間に、（書き込みポインタ）≦（読
み出しポインタ）の関係があったとすれば、（データバ
ッファの空き容量）＝（読み出しポインタ）−（書き込
みポインタ）で表され、ニアフル設定が行なわれない。
一方、（書き込みポインタ）＞（読み出しポインタ）の
関係があったとすれば、このときの（データバッファの
空き容量）＝｛（データバッファの末尾アドレス）−
（書き込みポインタ）＋１｝＋｛（読み出しポインタ）
−（データバッファの先頭アドレス）｝で表され、（デ
ータバッファの空き容量）≦（ニアフルバイト数）の関
係があったとすれば、ニアフル設定が行なわれ、データ
受信の遅延処理（セントロニクス）またはデータフル状
態の通知処理（ＲＳ−２３２Ｃ）が行なわれる（処理
５）。
【０００９】
【発明が解決しようとする課題】前記既知のデータ処理
装置は、ホスト装置からのデータを受信し、受信したデ
ータをデータバッファに収納する際に、データの受信
（処理１）、受信したデータのデータバッファへの収納
（処理２）、書き込みポインタの設定位置のインクリメ
ント（処理３）、書き込みポインタの設定位置のデータ
バッファの末尾アドレス越えのチェック（処理４）、ニ
アフルチェック（処理５）の５つの処理１乃至処理５を
行なわう必要があり、特に、処理４における書き込みポ
インタの設定位置のデータバッファの末尾アドレス越え
のチェックや、処理５におけるニアフルチェックは、処
理時の比較や演算が何回となく繰り返し行なわれること
から、５つの処理１乃至処理５を行なうために比較的長
い時間が必要になり、その結果、データ処理装置で行な
われるデータ処理の時間が長くなり、データ処理装置の
データ処理効率が必ずしも高いものではなかった。
装置は、ホスト装置からのデータを受信し、受信したデ
ータをデータバッファに収納する際に、データの受信
（処理１）、受信したデータのデータバッファへの収納
（処理２）、書き込みポインタの設定位置のインクリメ
ント（処理３）、書き込みポインタの設定位置のデータ
バッファの末尾アドレス越えのチェック（処理４）、ニ
アフルチェック（処理５）の５つの処理１乃至処理５を
行なわう必要があり、特に、処理４における書き込みポ
インタの設定位置のデータバッファの末尾アドレス越え
のチェックや、処理５におけるニアフルチェックは、処
理時の比較や演算が何回となく繰り返し行なわれること
から、５つの処理１乃至処理５を行なうために比較的長
い時間が必要になり、その結果、データ処理装置で行な
われるデータ処理の時間が長くなり、データ処理装置の
データ処理効率が必ずしも高いものではなかった。
【００１０】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、受信したデータをデータ
バッファに収納する際の処理時間を大幅に短縮し、デー
タ処理効率を高めることを可能にしたデータ処理装置を
提供することにある。
なされたもので、その目的は、受信したデータをデータ
バッファに収納する際の処理時間を大幅に短縮し、デー
タ処理効率を高めることを可能にしたデータ処理装置を
提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明によるデータ処理装置は、ホスト装置から供
給されるデータを受信するデータ受信部と、データ受信
部で受信したデータを一時収納する複数のブロックバッ
ファからなるリングバッファと、複数のブロックバッフ
ァへのデータの収納及び複数のブロックバッファからの
データの取り出しを行なう制御部と、制御部で取り出し
たデータを処理用データに変換するデータ処理部とを備
え、複数のブロックバッファは、ニアフルバイトサイズ
のデータ収納領域を有するとともに、当該ブロックバッ
ファの使用状態を表すブロックステータス表示領域と次
のブロックバッファの先頭アドレスを表す次ブロックポ
インタ表示領域とを有し、制御部は、次ブロックポイン
タ及びブロックステータスに基づいてデータ収納が可能
なブロックバッファを選択し、選択したブロックバッフ
ァのデータ収納領域に設定した書き込みポインタを変更
しながら順次データを収納し、データ収納領域の収納可
能サイズがゼロになると、次のブロックバッファの選択
を行なう構成を具備する。
に、本発明によるデータ処理装置は、ホスト装置から供
給されるデータを受信するデータ受信部と、データ受信
部で受信したデータを一時収納する複数のブロックバッ
ファからなるリングバッファと、複数のブロックバッフ
ァへのデータの収納及び複数のブロックバッファからの
データの取り出しを行なう制御部と、制御部で取り出し
たデータを処理用データに変換するデータ処理部とを備
え、複数のブロックバッファは、ニアフルバイトサイズ
のデータ収納領域を有するとともに、当該ブロックバッ
ファの使用状態を表すブロックステータス表示領域と次
のブロックバッファの先頭アドレスを表す次ブロックポ
インタ表示領域とを有し、制御部は、次ブロックポイン
タ及びブロックステータスに基づいてデータ収納が可能
なブロックバッファを選択し、選択したブロックバッフ
ァのデータ収納領域に設定した書き込みポインタを変更
しながら順次データを収納し、データ収納領域の収納可
能サイズがゼロになると、次のブロックバッファの選択
を行なう構成を具備する。
【００１２】このような構成を採用すれば、ブロックバ
ッファに受信したデータを収納する際に、データの受信
（処理１）、受信したデータのデータバッファへの収納
（処理２）、書き込みポインタの設定位置のインクリメ
ント（処理３）を行なう他に、ブロックバッファ内のカ
ウンタのチェックを行なう必要があるものの、各ブロッ
クバッファに次ブロックポインタを予め設定しているの
で、書き込みポインタの設定位置のデータバッファの末
尾アドレス越えのチェック（処理４）を行なう必要がな
くなり、また、各ブロックバッファのデータ収納領域を
ニアフルバイトサイズにしているので、１つのブロック
バッファから次のブロックバッファへの跨がりを次のブ
ロックバッファのブロックステータスをチェックするだ
けでニアフルチェック（処理５）を行なう必要がなくな
るので、受信したデータをブロックバッファに収納する
際の処理時間を大幅に短縮することができ、データ処理
効率を高めることが可能になる。
ッファに受信したデータを収納する際に、データの受信
（処理１）、受信したデータのデータバッファへの収納
（処理２）、書き込みポインタの設定位置のインクリメ
ント（処理３）を行なう他に、ブロックバッファ内のカ
ウンタのチェックを行なう必要があるものの、各ブロッ
クバッファに次ブロックポインタを予め設定しているの
で、書き込みポインタの設定位置のデータバッファの末
尾アドレス越えのチェック（処理４）を行なう必要がな
くなり、また、各ブロックバッファのデータ収納領域を
ニアフルバイトサイズにしているので、１つのブロック
バッファから次のブロックバッファへの跨がりを次のブ
ロックバッファのブロックステータスをチェックするだ
けでニアフルチェック（処理５）を行なう必要がなくな
るので、受信したデータをブロックバッファに収納する
際の処理時間を大幅に短縮することができ、データ処理
効率を高めることが可能になる。
【００１３】本発明において、制御部は、次のブロック
バッファを選択したとき、そのブロックバッファのブロ
ックステータスが使用中である場合、ニアフル設定を行
なうことが好ましい。
バッファを選択したとき、そのブロックバッファのブロ
ックステータスが使用中である場合、ニアフル設定を行
なうことが好ましい。
【００１４】このような構成にすれば、複数のブロック
バッファからなるリングバッファが全体的に収納データ
で一杯であったときでも、有効的にニアフル設定を行な
い、リングバッファが空くのを待つことができる。
バッファからなるリングバッファが全体的に収納データ
で一杯であったときでも、有効的にニアフル設定を行な
い、リングバッファが空くのを待つことができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１６】図１は、本発明によるデータ処理装置の一
つの実施の形態を示すもので、データ処理装置の要部構
成を表すブロック図であり、このデータ処理装置がホス
ト装置とシリアルプリンターとの間に接続配置された例
を示すものである。
つの実施の形態を示すもので、データ処理装置の要部構
成を表すブロック図であり、このデータ処理装置がホス
ト装置とシリアルプリンターとの間に接続配置された例
を示すものである。
【００１７】図１に示されるように、この実施の形態に
係わるデータ処理装置１は、ホストコンピュータ等から
なるホスト装置２と、シリアルプリンター３との間に接
続配置されるもので、ホスト装置２から出力されるデー
タを受信するデータ受信部４と、リング状に結合配置さ
れた複数のブロックバッファからなり、データ受信部４
で受信したデータを一時的に収納するリングバッファ６
と、リングバッファ６へのデータの収納及びデータバッ
ファ６からのデータの取り出しを制御する制御部（ＣＰ
Ｕ）５と、制御部５で取り出したデータを解析するデー
タ解析部（データ処理部）７と、解析したデータをシリ
アルプリンター３に供給可能なデータに変換するプリン
ター制御部（データ処理部）８とからなっている。
係わるデータ処理装置１は、ホストコンピュータ等から
なるホスト装置２と、シリアルプリンター３との間に接
続配置されるもので、ホスト装置２から出力されるデー
タを受信するデータ受信部４と、リング状に結合配置さ
れた複数のブロックバッファからなり、データ受信部４
で受信したデータを一時的に収納するリングバッファ６
と、リングバッファ６へのデータの収納及びデータバッ
ファ６からのデータの取り出しを制御する制御部（ＣＰ
Ｕ）５と、制御部５で取り出したデータを解析するデー
タ解析部（データ処理部）７と、解析したデータをシリ
アルプリンター３に供給可能なデータに変換するプリン
ター制御部（データ処理部）８とからなっている。
【００１８】そして、データ受信部４は、入力端子がホ
スト装置２の出力端子に接続され、出力端子が制御部５
の入力端子に接続される。リングバッファ６は、データ
書き込み及びデータ読み出し端子が制御部５の制御端子
に接続される。データ解析部７は、入力端子が制御部５
の出力端子に接続され、出力端子がプリンター制御部８
の入力端子に接続される。プリンター制御部８は、制御
端子が制御部５の制御端子に接続され、出力端子がシリ
アルプリンター３の入力端子に接続される。
スト装置２の出力端子に接続され、出力端子が制御部５
の入力端子に接続される。リングバッファ６は、データ
書き込み及びデータ読み出し端子が制御部５の制御端子
に接続される。データ解析部７は、入力端子が制御部５
の出力端子に接続され、出力端子がプリンター制御部８
の入力端子に接続される。プリンター制御部８は、制御
端子が制御部５の制御端子に接続され、出力端子がシリ
アルプリンター３の入力端子に接続される。
【００１９】また、図２は、図１に図示されたリングバ
ッファ６の構成の詳細を示す説明図であって、リングバ
ッファ６が４つのブロックバッファからなっている例を
示すものである。
ッファ６の構成の詳細を示す説明図であって、リングバ
ッファ６が４つのブロックバッファからなっている例を
示すものである。
【００２０】図２に示されるように、リングバッファ６
は、第１ブロックバッファ６1 と、第２ブロックバッフ
ァ６2 と、第３ブロックバッファ６3 と、第４ブロック
バッファ６4 とからなり、第１乃至第４ブロックバッフ
ァ６1 乃至６4 がリング状に結合配置されている。この
場合、第１ブロックバッファ６1 は、ニアフルバイトサ
イズのデータ収納領域６11と、次の（第２の）ブロック
バッファ６2 の先頭アドレスを表す次ブロックポインタ
表示領域６12と、第１ブロックバッファ６1 の使用状態
を表すブロックステータス表示領域６13とからなってい
る。第２ブロックバッファ６2 は、ニアフルバイトサイ
ズのデータ収納領域６21と、次の（第３の）ブロックバ
ッファ６3 の先頭アドレスを表す次ブロックポインタ表
示領域６ 22と、第２ブロックバッファ６2 の使用状態を
表すブロックステータス表示領域６23とからなってい
る。同じように、第３ブロックバッファ６3 は、ニアフ
ルバイトサイズのデータ収納領域６31と、次の（第４
の）ブロックバッファ６4 の先頭アドレスを表す次ブロ
ックポインタ表示領域６32と、第３ブロックバッファ６
3 の使用状態を表すブロックステータス表示領域６33と
からなっている。第４ブロックバッファ６4 は、ニアフ
ルバイトサイズのデータ収納領域６41と、次の（第１
の）ブロックバッファ６1 の先頭アドレスを表す次ブロ
ックポインタ表示領域６42と、第４ブロックバッファ６
4 の使用状態を表すブロックステータス表示領域６43と
からなっている。
は、第１ブロックバッファ６1 と、第２ブロックバッフ
ァ６2 と、第３ブロックバッファ６3 と、第４ブロック
バッファ６4 とからなり、第１乃至第４ブロックバッフ
ァ６1 乃至６4 がリング状に結合配置されている。この
場合、第１ブロックバッファ６1 は、ニアフルバイトサ
イズのデータ収納領域６11と、次の（第２の）ブロック
バッファ６2 の先頭アドレスを表す次ブロックポインタ
表示領域６12と、第１ブロックバッファ６1 の使用状態
を表すブロックステータス表示領域６13とからなってい
る。第２ブロックバッファ６2 は、ニアフルバイトサイ
ズのデータ収納領域６21と、次の（第３の）ブロックバ
ッファ６3 の先頭アドレスを表す次ブロックポインタ表
示領域６ 22と、第２ブロックバッファ６2 の使用状態を
表すブロックステータス表示領域６23とからなってい
る。同じように、第３ブロックバッファ６3 は、ニアフ
ルバイトサイズのデータ収納領域６31と、次の（第４
の）ブロックバッファ６4 の先頭アドレスを表す次ブロ
ックポインタ表示領域６32と、第３ブロックバッファ６
3 の使用状態を表すブロックステータス表示領域６33と
からなっている。第４ブロックバッファ６4 は、ニアフ
ルバイトサイズのデータ収納領域６41と、次の（第１
の）ブロックバッファ６1 の先頭アドレスを表す次ブロ
ックポインタ表示領域６42と、第４ブロックバッファ６
4 の使用状態を表すブロックステータス表示領域６43と
からなっている。
【００２１】さらに、図３は、第１乃至第４ブロックバ
ッファ６1 乃至６4 からなるリングバッファ６を初期化
するときの動作経緯を示すフローチャートであり、図４
は、受信した１バイトのデータをリングバッファ６に収
納する際の動作経緯を示すフローチャートである。
ッファ６1 乃至６4 からなるリングバッファ６を初期化
するときの動作経緯を示すフローチャートであり、図４
は、受信した１バイトのデータをリングバッファ６に収
納する際の動作経緯を示すフローチャートである。
【００２２】ここで、図３及び図４に図示のフローチャ
ートを併用し、図１及び図２に図示されたこの実施の形
態に係わるデータ処理装置の動作について説明する。
ートを併用し、図１及び図２に図示されたこの実施の形
態に係わるデータ処理装置の動作について説明する。
【００２３】まず、第１乃至第４ブロックバッファ６1
乃至６4 からなるリングバッファ６を初期化する際の動
作経緯を、図３のフローチャートにしたがって説明す
る。
乃至６4 からなるリングバッファ６を初期化する際の動
作経緯を、図３のフローチャートにしたがって説明す
る。
【００２４】ステップＳ１において、制御部５は、リン
グバッファ６を構成しているブロックバッファ、この例
では４つを取得する。
グバッファ６を構成しているブロックバッファ、この例
では４つを取得する。
【００２５】次に、ステップＳ２において、制御部５
は、最初に初期化するブロックバッファを第１ブロック
バッファ６1 に設定する。
は、最初に初期化するブロックバッファを第１ブロック
バッファ６1 に設定する。
【００２６】次いで、ステップＳ３において、制御部５
は、現在初期化中の第１ブロックバッファ６1 のブロッ
クステータス表示領域６13を使用中に設定する。
は、現在初期化中の第１ブロックバッファ６1 のブロッ
クステータス表示領域６13を使用中に設定する。
【００２７】続いて、ステップＳ４において、制御部５
は、取得したブロックバッファの数を１つ減らし、４か
ら３にする。
は、取得したブロックバッファの数を１つ減らし、４か
ら３にする。
【００２８】続く、ステップＳ５において、制御部５
は、取得したブロックバッファの数の残りが０になった
か否かを判断する。そして、残りが０になったと判断し
た（Ｙ）ときは次のステップＳ６に移行し、一方、残り
が未だ０になっていないと判断した（Ｎ）ときは他のス
テップＳ７に移行する。
は、取得したブロックバッファの数の残りが０になった
か否かを判断する。そして、残りが０になったと判断し
た（Ｙ）ときは次のステップＳ６に移行し、一方、残り
が未だ０になっていないと判断した（Ｎ）ときは他のス
テップＳ７に移行する。
【００２９】次いで、ステップＳ６において、制御部５
は、現在初期化中の第４ブロックバッファ６4 の次のブ
ロックバッファを第１ブロックバッファ６1 に設定し、
この設定が行なわれると、この一連のフローチャートを
終了させる。
は、現在初期化中の第４ブロックバッファ６4 の次のブ
ロックバッファを第１ブロックバッファ６1 に設定し、
この設定が行なわれると、この一連のフローチャートを
終了させる。
【００３０】また、ステップＳ７において、制御部５
は、現在初期化中のブロックバッファ、例えば第１ブロ
ックバッファ６1 の次ブロックポインタ６11を、現在初
期化中の第１ブロックバッファ６1 にデータ収納領域６
11となるニアフルバイトサイズを加えたものに設定す
る。
は、現在初期化中のブロックバッファ、例えば第１ブロ
ックバッファ６1 の次ブロックポインタ６11を、現在初
期化中の第１ブロックバッファ６1 にデータ収納領域６
11となるニアフルバイトサイズを加えたものに設定す
る。
【００３１】次いで、ステップＳ８において、制御部５
は、現在初期化中の第１ブロックバッファ６1 を次のブ
ロックバッファ、例えば第２ブロックバッファ６2 に設
定する。この設定が行なわれると、ステップＳ３に戻
り、再度、ステップＳ３以降の動作が繰り返し実行され
る。
は、現在初期化中の第１ブロックバッファ６1 を次のブ
ロックバッファ、例えば第２ブロックバッファ６2 に設
定する。この設定が行なわれると、ステップＳ３に戻
り、再度、ステップＳ３以降の動作が繰り返し実行され
る。
【００３２】引き続いて、第１乃至第４ブロックバッフ
ァ６1 乃至６4 からなるリングバッファ６に受信された
１バイトのデータが収納される際の動作経緯を、図４の
フローチャートにしたがって説明する。
ァ６1 乃至６4 からなるリングバッファ６に受信された
１バイトのデータが収納される際の動作経緯を、図４の
フローチャートにしたがって説明する。
【００３３】ステップＳ１１において、制御部５は、デ
ータ受信部４で受信した１バイトのデータを書き込みポ
インタが設定されているブロックバッファ、例えば第１
ブロックバッファ６1 に書き込みポインタを先頭にして
データを収納する。
ータ受信部４で受信した１バイトのデータを書き込みポ
インタが設定されているブロックバッファ、例えば第１
ブロックバッファ６1 に書き込みポインタを先頭にして
データを収納する。
【００３４】次に、ステップＳ１２において、制御部５
は、１バイトのデータの書き込みが終了すると、書き込
みポインタに１バイト分を加え、その位置に書き込みポ
インタを移動させる。
は、１バイトのデータの書き込みが終了すると、書き込
みポインタに１バイト分を加え、その位置に書き込みポ
インタを移動させる。
【００３５】次いで、ステップＳ１３において、制御部
５は、第１ブロックバッファ６1 のデータカウント数を
１つだけ減少する。
５は、第１ブロックバッファ６1 のデータカウント数を
１つだけ減少する。
【００３６】続いて、ステップＳ１４において、制御部
５は、第１ブロックバッファ６1 のデータカウント数が
０になったか否かを判断する。そして、データカウント
数が０になったと判断した（Ｙ）ときは次のステップＳ
１５に移行し、一方、データカウント数が未だ０になっ
ていないと判断した（Ｎ）ときはこの一連のフローチャ
ートを終了させる。
５は、第１ブロックバッファ６1 のデータカウント数が
０になったか否かを判断する。そして、データカウント
数が０になったと判断した（Ｙ）ときは次のステップＳ
１５に移行し、一方、データカウント数が未だ０になっ
ていないと判断した（Ｎ）ときはこの一連のフローチャ
ートを終了させる。
【００３７】続く、ステップＳ１５において、制御部５
は、第１ブロックバッファ６1 の次ブロックポインタ６
12を取得し、次のブロックバッファ、例えば第２ブロッ
クバッファ６2 における処理に入る。
は、第１ブロックバッファ６1 の次ブロックポインタ６
12を取得し、次のブロックバッファ、例えば第２ブロッ
クバッファ６2 における処理に入る。
【００３８】次に、ステップＳ１６において、制御部５
は、次のブロックバッファ、例えば第２ブロックバッフ
ァ６2 に書き込みポインタを設定する。そして、第２ブ
ロックバッファ６2 のブロックステータス表示領域６23
を使用中に設定し、データカウント数をデータ収納領域
６21となるニアフルバイトサイズに等しく設定する。
は、次のブロックバッファ、例えば第２ブロックバッフ
ァ６2 に書き込みポインタを設定する。そして、第２ブ
ロックバッファ６2 のブロックステータス表示領域６23
を使用中に設定し、データカウント数をデータ収納領域
６21となるニアフルバイトサイズに等しく設定する。
【００３９】次いで、ステップＳ１７において、制御部
５は、第２ブロックバッファ６2 にデータを収納して行
き、データカウント数が０になったとき、再度、第２ブ
ロックバッファ６2 の次ブロックポインタ６22を取得
し、次の次のブロックバッファ、例えば第３ブロックバ
ッファ６3 における処理に入る。
５は、第２ブロックバッファ６2 にデータを収納して行
き、データカウント数が０になったとき、再度、第２ブ
ロックバッファ６2 の次ブロックポインタ６22を取得
し、次の次のブロックバッファ、例えば第３ブロックバ
ッファ６3 における処理に入る。
【００４０】続いて、ステップＳ１８において、制御部
５は、次の次のブロックバッファ、例えば第３ブロック
バッファ６3 が使用中である否かを判断する。そして、
第３ブロックバッファ６3 が使用中であると判断した
（Ｙ）ときは次のステップＳ１９に移行し、一方、第３
ブロックバッファ６3 が未使用でであると判断した
（Ｎ）ときはこの一連のフローチャートを終了させる。
５は、次の次のブロックバッファ、例えば第３ブロック
バッファ６3 が使用中である否かを判断する。そして、
第３ブロックバッファ６3 が使用中であると判断した
（Ｙ）ときは次のステップＳ１９に移行し、一方、第３
ブロックバッファ６3 が未使用でであると判断した
（Ｎ）ときはこの一連のフローチャートを終了させる。
【００４１】続く、ステップＳ１９において、制御部５
は、ニアフル設定を行ない、受信されるデータの供給を
一時停止させる。この後、この一連のフローチャートを
終了させる。
は、ニアフル設定を行ない、受信されるデータの供給を
一時停止させる。この後、この一連のフローチャートを
終了させる。
【００４２】このような１バイトのデータのリングバッ
ファ６への収納処理は、データ受信部４で１バイトのデ
ータが受信される度に、繰り返し行なわれ、リングバッ
ファ６への受信したデータの収納が順次行なわれる。
ファ６への収納処理は、データ受信部４で１バイトのデ
ータが受信される度に、繰り返し行なわれ、リングバッ
ファ６への受信したデータの収納が順次行なわれる。
【００４３】また、リングバッファ６に収納されたデー
タの読み出しは、前に説明した既知のデータ処理装置と
同じ動作経緯によって行なわれる。この場合、制御部５
が読み出したデータは、データ解析部７で解析された
後、プリンター制御部８に供給され、そこでシリアルプ
リンター３に供給するのに適した形式の印字データに変
換される。そして、プリンター制御部８から出力された
印字データはシリアルプリンター３に供給され、シリア
ルプリンター３において供給された印字データに対応し
た印字が行なわれる。
タの読み出しは、前に説明した既知のデータ処理装置と
同じ動作経緯によって行なわれる。この場合、制御部５
が読み出したデータは、データ解析部７で解析された
後、プリンター制御部８に供給され、そこでシリアルプ
リンター３に供給するのに適した形式の印字データに変
換される。そして、プリンター制御部８から出力された
印字データはシリアルプリンター３に供給され、シリア
ルプリンター３において供給された印字データに対応し
た印字が行なわれる。
【００４４】このようにこの実施の形態に係わるデータ
処理装置は、受信したデータ第１乃至第４ブロックバッ
ファ６1 乃至６4 に収納する際に、書き込みポインタの
設定位置のデータバッファの末尾アドレス越えのチェッ
ク（処理４）や、ニアフルチェック（処理５）を行なう
必要がなく、１つのブロックバッファから次のブロック
バッファへの跨がりを次のブロックバッファのブロック
ステータスのチェックによって行なうだけで足りるの
で、受信したデータをブロックバッファに収納する際の
処理時間を大幅に短縮でき、データ処理効率を高めるこ
とが可能になる。
処理装置は、受信したデータ第１乃至第４ブロックバッ
ファ６1 乃至６4 に収納する際に、書き込みポインタの
設定位置のデータバッファの末尾アドレス越えのチェッ
ク（処理４）や、ニアフルチェック（処理５）を行なう
必要がなく、１つのブロックバッファから次のブロック
バッファへの跨がりを次のブロックバッファのブロック
ステータスのチェックによって行なうだけで足りるの
で、受信したデータをブロックバッファに収納する際の
処理時間を大幅に短縮でき、データ処理効率を高めるこ
とが可能になる。
【００４５】なお、前記実施の形態においては、データ
処理装置がシリアルプリンター３に印字データを供給し
ているものである例を挙げて説明したが、本発明による
データ処理装置はこのような用途に限られるものではな
く、ホスト装置２から供給されるデータを他の形式のデ
ータに変換して外部処理装置に供給するものであれば、
どのような用途のものであってもよい。
処理装置がシリアルプリンター３に印字データを供給し
ているものである例を挙げて説明したが、本発明による
データ処理装置はこのような用途に限られるものではな
く、ホスト装置２から供給されるデータを他の形式のデ
ータに変換して外部処理装置に供給するものであれば、
どのような用途のものであってもよい。
【００４６】また、前記実施の形態においては、リング
バッファ６を構成するブロックバッファが第１乃至第４
ブロックバッファ６1 乃至６4 の４つである場合を例に
挙げて説明したが、本発明によるブロックバッファの数
は４つである場合に限られるものでなく、４つ以外の
数、例えば４つ以上であってもよいことは勿論である。
バッファ６を構成するブロックバッファが第１乃至第４
ブロックバッファ６1 乃至６4 の４つである場合を例に
挙げて説明したが、本発明によるブロックバッファの数
は４つである場合に限られるものでなく、４つ以外の
数、例えば４つ以上であってもよいことは勿論である。
【００４７】
【発明の効果】以上のように、本発明によれば、受信し
たデータをブロックバッファに収納する際に、データの
受信（処理１）、受信したデータのデータバッファへの
収納（処理２）、書き込みポインタの設定位置のインク
リメント（処理３）を行なう他に、ブロックバッファ内
のカウンタのチェックを行なう必要があるものの、各ブ
ロックバッファに次ブロックポインタを予め設定してい
るので、書き込みポインタの設定位置のデータバッファ
の末尾アドレス越えのチェック（処理４）を行なう必要
がなく、また、各ブロックバッファのデータ収納領域を
ニアフルバイトサイズにしているので、１つのブロック
バッファから次のブロックバッファへの跨がりを次のブ
ロックバッファのブロックステータスをチェックするだ
けでニアフルチェック（処理５）を行なう必要がなくな
るので、受信したデータをブロックバッファに収納する
際の処理時間を大幅に短縮することができ、データ処理
効率を高めることが可能になるという効果がある。
たデータをブロックバッファに収納する際に、データの
受信（処理１）、受信したデータのデータバッファへの
収納（処理２）、書き込みポインタの設定位置のインク
リメント（処理３）を行なう他に、ブロックバッファ内
のカウンタのチェックを行なう必要があるものの、各ブ
ロックバッファに次ブロックポインタを予め設定してい
るので、書き込みポインタの設定位置のデータバッファ
の末尾アドレス越えのチェック（処理４）を行なう必要
がなく、また、各ブロックバッファのデータ収納領域を
ニアフルバイトサイズにしているので、１つのブロック
バッファから次のブロックバッファへの跨がりを次のブ
ロックバッファのブロックステータスをチェックするだ
けでニアフルチェック（処理５）を行なう必要がなくな
るので、受信したデータをブロックバッファに収納する
際の処理時間を大幅に短縮することができ、データ処理
効率を高めることが可能になるという効果がある。
【図１】本発明によるデータ処理装置の一つの実施の形
態を示すもので、データ処理装置の要部構成を表すブロ
ック図である。
態を示すもので、データ処理装置の要部構成を表すブロ
ック図である。
【図２】図１に図示されたリングバッファの構成の詳細
を示す説明図である。
を示す説明図である。
【図３】図１に図示のデータ処理装置において、複数の
ブロックバッファからなるリングバッファを初期化する
ときの動作経緯を示すフローチャートである。
ブロックバッファからなるリングバッファを初期化する
ときの動作経緯を示すフローチャートである。
【図４】図１に図示のデータ処理装置において、受信し
た１バイトのデータをリングバッファに収納する際の動
作経緯を示すフローチャートである。
た１バイトのデータをリングバッファに収納する際の動
作経緯を示すフローチャートである。
１ データ処理装置 ２ ホスト装置 ３ シリアルプリンター ４ データ受信部 ５ 制御部（ＣＰＵ） ６ リングバッファ ６1 第１ブロックバッファ ６2 第２ブロックバッファ ６3 第３ブロックバッファ ６4 第４ブロックバッファ ６11、６21、６31、６41 データ格納領域 ６12、６22、６32、６42 次ブロックポインタ表示領域 ６13、６23、６33、６43 ブロックステータス表示領域 ７ データ解析部（データ処理部） ８ プリンター制御部（データ処理部）
Claims (2)
- 【請求項１】 ホスト装置から供給されるデータを受信
するデータ受信部と、前記データ受信部で受信したデー
タを一時収納する複数のブロックバッファからなるリン
グバッファと、前記複数のブロックバッファへのデータ
の収納及び前記複数のブロックバッファからのデータの
取り出しを行なう制御部と、前記制御部で取り出したデ
ータを処理用データに変換するデータ処理部とを備え、
前記複数のブロックバッファは、ニアフルバイトサイズ
のデータ収納領域を有するとともに、当該ブロックバッ
ファの使用状態を表すブロックステータス表示領域と次
のブロックバッファの先頭アドレスを表す次ブロックポ
インタ表示領域とを有し、前記制御部は、前記次ブロッ
クポインタ及び前記ブロックステータスに基づいてデー
タ収納が可能なブロックバッファを選択し、選択したブ
ロックバッファのデータ収納領域に設定した書き込みポ
インタを変更しながら順次データを収納し、前記データ
収納領域の収納可能サイズがゼロになると、次のブロッ
クバッファの選択を行なうことを特徴とするデータ処理
装置。 - 【請求項２】 前記制御部は、前記次のブロックバッフ
ァを選択したとき、そのブロックバッファのブロックス
テータスが使用中である場合、ニアフル設定を行なうこ
とを特徴とする請求項１に記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36501399A JP2001184191A (ja) | 1999-12-22 | 1999-12-22 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36501399A JP2001184191A (ja) | 1999-12-22 | 1999-12-22 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001184191A true JP2001184191A (ja) | 2001-07-06 |
Family
ID=18483219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36501399A Withdrawn JP2001184191A (ja) | 1999-12-22 | 1999-12-22 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001184191A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003228515A (ja) * | 2001-12-21 | 2003-08-15 | Agere Systems Inc | チャンク・ベースの構造を使用してリンク・リスト待ち行列を形成するための方法および装置 |
| GB2398898A (en) * | 2003-02-28 | 2004-09-01 | Hewlett Packard Development Co | Memory management in a printer |
| US7380023B2 (en) | 2002-04-19 | 2008-05-27 | Denso Corporation | Vehicular communication device exchanging reception and transmission with external tool |
| US7577159B2 (en) | 2004-09-10 | 2009-08-18 | Nec Corporation | Method, device, system and program for time-series data management |
| JP2012033085A (ja) * | 2010-08-02 | 2012-02-16 | Fujitsu Ltd | データ処理装置 |
| CN108664233A (zh) * | 2018-03-29 | 2018-10-16 | 百度在线网络技术（北京）有限公司 | 无人驾驶车辆中的数据处理方法、装置、系统及存储介质 |
-
1999
- 1999-12-22 JP JP36501399A patent/JP2001184191A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003228515A (ja) * | 2001-12-21 | 2003-08-15 | Agere Systems Inc | チャンク・ベースの構造を使用してリンク・リスト待ち行列を形成するための方法および装置 |
| US7380023B2 (en) | 2002-04-19 | 2008-05-27 | Denso Corporation | Vehicular communication device exchanging reception and transmission with external tool |
| GB2398898A (en) * | 2003-02-28 | 2004-09-01 | Hewlett Packard Development Co | Memory management in a printer |
| GB2398898B (en) * | 2003-02-28 | 2005-12-07 | Hewlett Packard Development Co | Memory management |
| US7577159B2 (en) | 2004-09-10 | 2009-08-18 | Nec Corporation | Method, device, system and program for time-series data management |
| JP2012033085A (ja) * | 2010-08-02 | 2012-02-16 | Fujitsu Ltd | データ処理装置 |
| CN108664233A (zh) * | 2018-03-29 | 2018-10-16 | 百度在线网络技术（北京）有限公司 | 无人驾驶车辆中的数据处理方法、装置、系统及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6675235B1 (en) | Method for an execution unit interface protocol and apparatus therefor | |
| US4942515A (en) | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame | |
| US5031091A (en) | Channel control system having device control block and corresponding device control word with channel command part and I/O command part | |
| US20030188054A1 (en) | Data transfer apparatus and method | |
| CN111651384B (zh) | 寄存器的读写方法、芯片、子系统、寄存器组及终端 | |
| US5778255A (en) | Method and system in a data processing system for decompressing multiple compressed bytes in a single machine cycle | |
| US5805086A (en) | Method and system for compressing data that facilitates high-speed data decompression | |
| US4760461A (en) | Binary data compression and expansion processing apparatus | |
| US7197590B2 (en) | Method and apparatus for connecting LPC bus and serial flash memory | |
| US5081608A (en) | Apparatus for processing record-structured data by inserting replacement data of arbitrary length into selected data fields | |
| US6678755B1 (en) | Method and apparatus for appending memory commands during a direct memory access operation | |
| EP1454228A2 (en) | High-speed first-in-first-out buffer | |
| US6240151B1 (en) | Method for transmitting and receiving asynchronous serial data in digital signal processor | |
| US5790887A (en) | Method and apparatus for processing programmed input/output (PIO) operations in a computer system | |
| CN113485672B (zh) | 基于fifo存储器的信息生成方法、装置、设备及介质 | |
| JP2001184191A (ja) | データ処理装置 | |
| US20060184708A1 (en) | Host controller device and method | |
| EP0338564B1 (en) | Microprogram branching method and microsequencer employing the method | |
| US5678063A (en) | System and method for performing efficient random write operations | |
| CN115237349A (zh) | 数据读写控制方法、控制装置、计算机存储介质和电子设备 | |
| JPH0696007A (ja) | Ｄｍａ転送方式 | |
| JP3096576B2 (ja) | メモリ制御回路とその回路を内蔵した集積回路素子 | |
| US9928187B2 (en) | Increasing data throughput in the image processing path of a document reproduction device | |
| US6883042B1 (en) | Method and structure for automatic SCSI command delivery using the packetized SCSI protocol | |
| JP3216965B2 (ja) | データ受信装置、方法、およびシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050929 |