JP2001177769A - Drive method for solid-state image sensing device - Google Patents
Drive method for solid-state image sensing deviceInfo
- Publication number
- JP2001177769A JP2001177769A JP36017999A JP36017999A JP2001177769A JP 2001177769 A JP2001177769 A JP 2001177769A JP 36017999 A JP36017999 A JP 36017999A JP 36017999 A JP36017999 A JP 36017999A JP 2001177769 A JP2001177769 A JP 2001177769A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- solid
- imaging device
- state imaging
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、固体撮像素子の駆
動方法に関し、特に電荷転送装置（ＣＣＤ）を用いた固
体撮像素子の駆動方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a solid-state image sensor, and more particularly to a method for driving a solid-state image sensor using a charge transfer device (CCD).
【０００２】[0002]
【従来の技術】固体撮像素子は、ビデオカメラ、イメー
ジスキャナ等を含む様々な分野で用いられているが、現
在ではＣＣＤ型の固体撮像素子が主流となっている。そ
して、エリア型のＣＣＤ固体撮像素子としては、インタ
ーライン転送（ＩＴ）型、フレーム転送（ＦＴ）型、フ
レームインターライン転送（ＦＩＴ）型のものが知られ
ている。図６は、インターライン転送型固体撮像素子の
概略の構成を示す平面図である。図６に示されるよう
に、半導体基板６０１上に、複数列の電荷転送素子から
なる垂直電荷転送レジスタ６０２が設けられ、そして各
垂直電荷転送レジスタ６０２に対応して複数の列に分け
られて光電変換素子６０３が設けられている。垂直電荷
転送レジスタ６０２と対応する光電変換素子６０３の間
には読みだしゲート部６０４が設けられている。垂直電
荷転送レジスタ６０２とそれに対応して配置された光電
変換素子６０３および読みだしゲート部６０４が単位画
素６０５を構成している。各垂直電荷転送レジスタ６０
２の一端にこれと電気的に結合された水平電荷転送レジ
スタ６０６が設けられており、水平電荷転送レジスタ６
０６の一端には、水平電荷転送レジスタを転送されてき
た信号電荷を電圧信号に変換する電荷検出部６０７が設
けられている。電荷検出部６０７からの信号出力は、出
力部６０８を介して出力端子６０９より外部に出力され
る。2. Description of the Related Art Solid-state imaging devices are used in various fields including video cameras, image scanners, and the like. At present, CCD-type solid-state imaging devices are mainly used. As an area-type CCD solid-state imaging device, an interline transfer (IT) type, a frame transfer (FT) type, and a frame interline transfer (FIT) type are known. FIG. 6 is a plan view showing a schematic configuration of an interline transfer type solid-state imaging device. As shown in FIG. 6, a vertical charge transfer register 602 including a plurality of columns of charge transfer elements is provided on a semiconductor substrate 601, and divided into a plurality of columns corresponding to each vertical charge transfer register 602. A conversion element 603 is provided. A read gate unit 604 is provided between the vertical charge transfer register 602 and the corresponding photoelectric conversion element 603. The vertical charge transfer register 602, the photoelectric conversion element 603 arranged corresponding to the register 602, and the reading gate unit 604 constitute a unit pixel 605. Each vertical charge transfer register 60
2 is provided at one end with a horizontal charge transfer register 606 electrically coupled thereto.
A charge detection unit 607 for converting signal charges transferred from the horizontal charge transfer register into a voltage signal is provided at one end of the register 06. A signal output from the charge detection unit 607 is output from an output terminal 609 via an output unit 608 to the outside.
【０００３】図７は、図６のＡ−Ａ線での断面図であ
る。図７において、シリコンからなるｎ型半導体基板７
０１の表面部にｐ- 型ウェル７０２が設けられている。
ｐ- 型ウェル７０２の表面部には、光電変換素子６０３
を構成するｎ型拡散層７０３が設けられており、その表
面には暗電流を低減するためのｐ+ 型拡散層７０４が設
けられている。また、垂直電荷転送レジスタ６０２の電
荷転送部を構成するｎ型拡散層７０５およびその下部に
接してｐ型拡散層７０６が設けられている。光電変換部
を構成するｎ型拡散層７０３と対応する垂直電荷転送レ
ジスタの電荷転送部を構成するｎ型拡散層７０５の間に
は読みだしゲート部となるｐ型拡散層７０７が設けられ
ている。また、光電変換素子を構成するｎ型拡散層７０
３と、反対側の垂直電荷転送レジスタの電荷転送部を構
成するｎ型拡散層７０５の間にはｐ + 型素子分離領域７
０８が形成されている。ｎ型半導体基板７０１の表面上
には二酸化シリコン膜や窒化シリコン膜などからなる絶
縁膜７０９が設けられており、ｎ型拡散層７０５の上部
の領域には多結晶シリコン膜などからなる垂直電荷転送
レジスタの転送ゲート電極７１０が設けられている。さ
らにその上部には、絶縁膜７１１を介して、タングステ
ン膜やアルミニウム膜などからなる遮光膜７１２が設け
られている。FIG. 7 is a sectional view taken along line AA of FIG.
You. In FIG. 7, an n-type semiconductor substrate 7 made of silicon
01 on the surface of 01- A mold well 702 is provided.
p- A photoelectric conversion element 603 is provided on the surface of the mold well 702.
Are provided, and an n-type diffusion layer 703 is provided.
The surface has p for reducing dark current.+ Type diffusion layer 704 is provided.
Have been killed. Also, the voltage of the vertical charge transfer register 602 is
N-type diffusion layer 705 constituting the
A p-type diffusion layer 706 is provided in contact therewith. Photoelectric conversion unit
Vertical charge transfer layer corresponding to n-type diffusion layer 703 constituting
Between n-type diffusion layers 705 constituting the charge transfer portion of the transistor
Is provided with a p-type diffusion layer 707 serving as a read gate portion.
ing. Further, the n-type diffusion layer 70 constituting the photoelectric conversion element
3 and the charge transfer section of the vertical charge transfer register on the opposite side.
P is formed between n-type diffusion layers 705 to be formed. + Type element isolation region 7
08 is formed. On the surface of the n-type semiconductor substrate 701
Are made of silicon dioxide film or silicon nitride film.
An edge film 709 is provided and an upper portion of the n-type diffusion layer 705 is provided.
Vertical charge transfer made of polycrystalline silicon film etc.
A transfer gate electrode 710 for the register is provided. Sa
Further, a tungsten layer is formed on the upper portion thereof with an insulating film 711 interposed therebetween.
Light-shielding film 712 made of an aluminum film or an aluminum film is provided.
Have been.
【０００４】図８に、図７のＢ−Ｂ線に沿った断面での
電位分布を示す。同図において、（ａ）、（ｂ）、
（ｃ）は、それぞれ基板電圧が異なる３通りの場合につ
いて示している。図の下方向が電位が高く、電子に対し
てエネルギーが低くなっている。シリコン表面のｐ+ 型
拡散層７０４の電位は定電位に固定されている。基板電
圧が低い場合はｐ- 型ウェル領域に電位障壁ができ、ｎ
型拡散層７０３に電荷が蓄積できる領域が形成される。
基板の深いところは外部から印加される基板電圧に固定
されている。基板電圧が低い場合は（ａ）のように電荷
蓄積領域は広くなって多くの電荷を蓄積できる。基板電
圧を高くすると（ｂ）のように電荷蓄積領域は狭くなっ
て蓄積できる電荷量は減る。蓄積容量いっぱいに電荷が
蓄積されている状態で基板電圧を上げると、蓄積できな
くなった電荷は基板に排出される。さらに基板電圧を上
げると（ｃ）のようにｎ型拡散層全体が空乏化し電荷は
全く蓄積できなくなる。この電圧は基板引き抜き電圧と
呼ばれる。FIG. 8 shows a potential distribution in a cross section taken along line BB of FIG. In the figure, (a), (b),
(C) shows three cases where the substrate voltages are different. The potential is higher in the lower part of the figure, and the energy is lower for electrons. The potential of the p + type diffusion layer 704 on the silicon surface is fixed at a constant potential. When the substrate voltage is low, a potential barrier is formed in the p − -type well region, and n −
A region where charges can be accumulated is formed in the mold diffusion layer 703.
The deep part of the substrate is fixed to the substrate voltage applied from the outside. When the substrate voltage is low, the charge storage region is widened as shown in FIG. When the substrate voltage is increased, the charge storage region becomes narrow as shown in FIG. If the substrate voltage is increased in a state where the charge is fully stored in the storage capacitor, the charge that cannot be stored is discharged to the substrate. When the substrate voltage is further increased, the entire n-type diffusion layer is depleted as shown in FIG. This voltage is called the substrate extraction voltage.
【０００５】図９に、従来の、インターライン転送型固
体撮像素子の駆動パルスを示す。垂直駆動パルスは垂直
電荷転送レジスタの転送ゲート電極に印加されるパルス
であり、水平駆動パルスは水平電荷転送レジスタの転送
ゲート電極に印加されるパルスである。実際は、垂直駆
動パルス、水平駆動パルスは、位相をずらした複数のパ
ルスからなるが、図９にはそのうちの１つが示されてい
る。垂直転送ゲート電極のうち読みだしゲート部に接す
るところには光電変換部から垂直電荷転送レジスタに信
号電荷を読み出すためのパルスが印加される。このパル
スは読み出しパルスと呼ばれる。１フレームの始まりに
は読み出しパルスが印加されて、光電変換部に蓄積され
た信号電荷が水平電荷転送レジスタに読み出される。そ
の後、垂直駆動パルスが垂直電荷転送レジスタの転送ゲ
ート電極に加えられて信号電荷は垂直電荷転送レジスタ
を１段転送され、垂直電荷転送レジスタの最終段にある
信号電荷は水平電荷転送レジスタに転送される。そし
て、水平転送パルスが印加されて水平電荷転送レジスタ
を信号電荷が転送され、信号電荷が出力される。これを
垂直方向に並んだ画素数だけ繰り返すことにより全ての
画素の信号電荷が出力される。その間基板電圧が一定に
保たれていれば、垂直電荷転送レジスタに蓄積されてい
る信号電荷が全て出力される間に光電変換部に光が入射
して電荷が蓄積されるので、露光時間は全画素の信号電
荷が出力される時間と同じになる。FIG. 9 shows a driving pulse of a conventional interline transfer type solid-state imaging device. The vertical drive pulse is a pulse applied to the transfer gate electrode of the vertical charge transfer register, and the horizontal drive pulse is a pulse applied to the transfer gate electrode of the horizontal charge transfer register. Actually, the vertical drive pulse and the horizontal drive pulse are composed of a plurality of pulses whose phases are shifted, but FIG. 9 shows one of them. A pulse for reading a signal charge from the photoelectric conversion unit to the vertical charge transfer register is applied to a portion of the vertical transfer gate electrode that is in contact with the readout gate unit. This pulse is called a read pulse. At the beginning of one frame, a read pulse is applied, and the signal charge stored in the photoelectric conversion unit is read out to the horizontal charge transfer register. Thereafter, a vertical drive pulse is applied to the transfer gate electrode of the vertical charge transfer register, and the signal charge is transferred one stage through the vertical charge transfer register, and the signal charge at the last stage of the vertical charge transfer register is transferred to the horizontal charge transfer register. You. Then, a horizontal transfer pulse is applied to transfer the signal charge through the horizontal charge transfer register, and the signal charge is output. By repeating this for the number of pixels arranged in the vertical direction, signal charges of all pixels are output. If the substrate voltage is kept constant during this time, light is incident on the photoelectric conversion unit and the charges are accumulated while all the signal charges accumulated in the vertical charge transfer register are output, so that the exposure time is all This is the same as the time when the signal charge of the pixel is output.
【０００６】オーバーフロードレインにパルスを印加し
て露光時間を短くする方法が知られている。このときの
駆動パルスを図１０に示す。ここでは基板に過剰電荷を
掃き出す縦型オーバーフロードレインの場合について説
明する。基板に基板引き抜き電圧以上の電圧のパルスを
印加すると光電変換部に蓄積されている全ての電荷が基
板に掃き出される。このパルスはシャッターパルスと呼
ばれる。このパルスは、出力信号に乱れを生じさせない
ようにするために、水平転送の行われない水平ブランキ
ング期間内に行われる。１フレームの途中までシャッタ
ーパルスを印加すれば、蓄積時間は最後のシャッターパ
ルス立ち下がりから次の読み出しパルスの立ち上がりま
での時間となる。インターライン転送型固体撮像素子は
入射した光を光電変換部で信号電荷に変え、その信号電
荷を垂直電荷転送レジスタに読み出して転送する。垂直
電荷転送レジスタの最大転送電荷量より光電変換部の電
荷蓄積量が大きいと垂直電荷転送レジスタで電荷が溢れ
て、再生画面上に縦スジ状のブルーミングと呼ばれる偽
信号が発生する。ブルーミングを防ぐため、後述するよ
うに、基板電圧を調整して光電変換部の電荷蓄積容量を
制限し、最大転送電荷量以上の信号電荷が垂直電荷転送
レジスタに入らないようにする。There is known a method of shortening the exposure time by applying a pulse to the overflow drain. The driving pulse at this time is shown in FIG. Here, the case of a vertical overflow drain that sweeps out excess charges to the substrate will be described. When a pulse having a voltage higher than the substrate pull-out voltage is applied to the substrate, all the electric charges accumulated in the photoelectric conversion section are swept out to the substrate. This pulse is called a shutter pulse. This pulse is performed during a horizontal blanking period in which horizontal transfer is not performed, in order to prevent the output signal from being disturbed. If a shutter pulse is applied halfway through one frame, the accumulation time is the time from the fall of the last shutter pulse to the rise of the next read pulse. The interline transfer solid-state imaging device converts incident light into signal charges in a photoelectric conversion unit, reads the signal charges to a vertical charge transfer register, and transfers the signals. If the charge storage amount of the photoelectric conversion unit is larger than the maximum transfer charge amount of the vertical charge transfer register, charges overflow in the vertical charge transfer register, and a false signal called vertical streak blooming is generated on the reproduction screen. In order to prevent blooming, the substrate voltage is adjusted to limit the charge storage capacity of the photoelectric conversion unit, as described later, so that signal charges larger than the maximum transfer charge amount do not enter the vertical charge transfer register.
【０００７】図１１は、フレーム転送型固体撮像素子の
概略の構成を示す断面図である。図１１に示されるよう
に、半導体基板１１０１上に、複数列の電荷転送装置か
らな垂直電荷転送レジスタ１１０２が設けられている。
各垂直電荷転送レジスタ１１０２の一端にはこれと電気
的に結合された水平電荷転送レジスタ１１０３が設けら
れており、水平電荷転送レジスタ１１０３の一端には、
信号電荷を電圧信号に変換する電荷検出部１１０４が設
けられている。電荷検出部１１０４からの信号出力は、
出力部１１０５を介して、出力端子１１０６より外部に
出力される。垂直電荷転送レジスタの水平電荷転送レジ
スタに遠い半面は受光領域１１０７であり、水平電荷転
送レジスタ側の半面は蓄積領域１１０８である。受光領
域１１０７の転送ゲート電極は透明導電材料を用いて形
成されており、高速転送パルスが印加されていないとき
に、転送ゲート電極下に形成される電位井戸の領域は光
電変換素子（光電変換領域）を兼ねている。蓄積領域１
１０８は遮光膜で覆われている。FIG. 11 is a sectional view showing a schematic configuration of a frame transfer type solid-state imaging device. As shown in FIG. 11, a vertical charge transfer register 1102 including a plurality of columns of charge transfer devices is provided on a semiconductor substrate 1101.
One end of each vertical charge transfer register 1102 is provided with a horizontal charge transfer register 1103 electrically coupled thereto, and one end of the horizontal charge transfer register 1103 has
A charge detection unit 1104 that converts signal charges into voltage signals is provided. The signal output from the charge detection unit 1104 is
Output is output from an output terminal 1106 to the outside via an output unit 1105. The half surface of the vertical charge transfer register far from the horizontal charge transfer register is a light receiving region 1107, and the half surface on the side of the horizontal charge transfer register is an accumulation region 1108. The transfer gate electrode of the light receiving region 1107 is formed using a transparent conductive material, and when no high-speed transfer pulse is applied, the region of the potential well formed below the transfer gate electrode is a photoelectric conversion element (photoelectric conversion region). ). Storage area 1
108 is covered with a light shielding film.
【０００８】図１２は、図１１のＣ−Ｃ線での断面図で
ある。図１２において、シリコンからなるｎ型半導体基
板１２０１の表面部にｐ- 型ウェル１２０２が設けられ
ている。ｐ- 型ウェル１２０２の表面部には、光電変換
素子を兼ねた電荷転送レジスタ１１０２を構成するｎ型
拡散層１２０３が設けられている。ｎ型拡散層１２０３
とその両側に隣接するｎ型拡散層との間にはｐ+ 型素子
分離領域１２０４が形成されている。ｎ型半導体基板１
２０１の表面上には二酸化シリコン膜や窒化シリコン膜
などからなる絶縁膜１２０５が設けられており、その上
部には多結晶シリコン膜などからなる垂直電荷転送レジ
スタの転送ゲート電極１２０６が設けられている。FIG. 12 is a sectional view taken along line CC of FIG. In FIG. 12, ap − type well 1202 is provided on the surface of an n type semiconductor substrate 1201 made of silicon. An n-type diffusion layer 1203 constituting the charge transfer register 1102 also serving as a photoelectric conversion element is provided on the surface of the p − -type well 1202. n-type diffusion layer 1203
A p + -type element isolation region 1204 is formed between the n + -type diffusion layer and n-type diffusion layers adjacent to both sides of the p + -type element isolation region 1204. n-type semiconductor substrate 1
An insulating film 1205 made of a silicon dioxide film, a silicon nitride film, or the like is provided on the surface of 201, and a transfer gate electrode 1206 of a vertical charge transfer register made of a polycrystalline silicon film or the like is provided thereon. .
【０００９】図１３に、図１２のＤ−Ｄ線に沿った断面
での電位分布を示す。（ａ）、（ｂ）、（ｃ）は、それ
ぞれ基板電圧が異なる３通りの場合について示してい
る。図の下方向が電位が高く、電子に対してエネルギー
が低くなっている。転送ゲート電極には所定の電位の電
圧が印加される。基板電圧が低い場合はｐ- 型ウェル領
域に電位障壁ができ、ｎ型拡散層１２０３に電子が蓄積
できる井戸領域が形成されその領域が光電変換領域とな
る。基板の深いところは外部から印加される基板電圧に
固定されている。基板電圧が低い場合は（ａ）のように
電荷蓄積領域は広くなって多くの電荷を蓄積でき、基板
電圧を高くすると（ｂ）のように電荷蓄積領域は狭くな
って蓄積できる電荷量は減る。蓄積容量いっぱいに電荷
が蓄積されている状態で基板電圧を上げると、蓄積でき
なくなった電荷は基板側に排出される。さらに基板電圧
を上げると（ｃ）のようにｎ型拡散層全体が空乏化し電
荷は全く蓄積できなくなる。この電圧は基板引き抜き電
圧と呼ばれる。FIG. 13 shows a potential distribution in a cross section taken along line DD of FIG. (A), (b), and (c) show three cases where the substrate voltage is different. The potential is higher in the lower part of the figure, and the energy is lower for electrons. A voltage of a predetermined potential is applied to the transfer gate electrode. When the substrate voltage is low, a potential barrier is formed in the p − -type well region, and a well region in which electrons can be accumulated in the n-type diffusion layer 1203 is formed, and that region becomes a photoelectric conversion region. The deep part of the substrate is fixed to the substrate voltage applied from the outside. When the substrate voltage is low, the charge storage region is widened and large amounts of charge can be stored as shown in FIG. 7A, and when the substrate voltage is high, the charge storage region is narrowed and the amount of charge that can be stored is reduced as shown in FIG. . If the substrate voltage is increased in a state where the charge is fully stored in the storage capacitor, the charge that cannot be stored is discharged to the substrate side. When the substrate voltage is further increased, the entire n-type diffusion layer is depleted as shown in FIG. This voltage is called the substrate extraction voltage.
【００１０】図１４に、従来の、フレーム転送型固体撮
像素子の駆動パルスを示す。受光部の垂直駆動パルスは
受光部の垂直電荷転送レジスタの転送ゲート電極に印加
されるパルス、蓄積部の垂直駆動パルスは蓄積部の垂直
電荷転送レジスタの転送ゲート電極に印加されるパル
ス、水平駆動パルスは水平電荷転送レジスタの転送ゲー
ト電極に印加されるパルスである。実際は、受光部の垂
直駆動パルス、蓄積部の垂直駆動パルス、水平駆動パル
スは、位相をずらした複数のパルスからなるが、図１４
にはそのうち１つのみが示されている。１フレームの始
まりには受光部および蓄積部の垂直転送ゲート電極に高
速転送パルスが印加されて、受光部に蓄積された信号電
荷が蓄積部に移される。その後、垂直駆動パルスが蓄積
部の垂直電荷転送レジスタの転送ゲート電極のみに加え
られて信号電荷は蓄積部の垂直電荷転送レジスタを１段
転送され、垂直電荷転送レジスタの最終段にある信号電
荷は水平電荷転送レジスタに転送される。そして、水平
転送パルスが印加されて水平電荷転送レジスタに信号電
荷が転送され、信号電荷が出力される。これを蓄積部の
垂直方向に並んだ画素数だけ繰り返すことにより蓄積部
に蓄積された全ての画素の信号電荷が出力される。その
間、受光部の垂直転送ゲート電極下には光電変換電荷
（信号電荷）が蓄積される。基板電圧が一定に保たれて
いれば、蓄積部の信号電荷が全て出力される期間受光部
に光が入射して光電変換が行なわれその電荷が蓄積され
るので、露光時間は蓄積部の信号電荷が出力される時間
と同じになる。FIG. 14 shows a driving pulse of a conventional frame transfer type solid-state imaging device. The vertical drive pulse of the light receiving section is a pulse applied to the transfer gate electrode of the vertical charge transfer register of the light receiving section. The vertical drive pulse of the storage section is a pulse applied to the transfer gate electrode of the vertical charge transfer register of the storage section. The pulse is a pulse applied to the transfer gate electrode of the horizontal charge transfer register. Actually, the vertical drive pulse of the light receiving section, the vertical drive pulse of the storage section, and the horizontal drive pulse are composed of a plurality of pulses whose phases are shifted.
Shows only one of them. At the beginning of one frame, a high-speed transfer pulse is applied to the vertical transfer gate electrodes of the light receiving section and the storage section, and the signal charges stored in the light receiving section are transferred to the storage section. Thereafter, a vertical drive pulse is applied only to the transfer gate electrode of the vertical charge transfer register of the storage unit, and the signal charge is transferred one stage through the vertical charge transfer register of the storage unit, and the signal charge at the final stage of the vertical charge transfer register is Transferred to horizontal charge transfer register. Then, a horizontal transfer pulse is applied to transfer the signal charge to the horizontal charge transfer register, and the signal charge is output. By repeating this for the number of pixels arranged in the vertical direction of the storage unit, signal charges of all pixels stored in the storage unit are output. During that time, photoelectric conversion charges (signal charges) are accumulated below the vertical transfer gate electrode of the light receiving section. If the substrate voltage is kept constant, light is incident on the light receiving unit during the period when all the signal charges of the storage unit are output, photoelectric conversion is performed, and the charge is stored. It is the same as the time when the charge is output.
【００１１】フレーム転送型固体撮像素子においても、
オーバーフロードレインにシャッターパルスを印加して
露光時間を短くする方法が知られている。このときの駆
動パルスを図１５に示す。ここでは基板に過剰電荷を掃
き出す縦型オーバーフロードレインの場合について説明
する。シャッターパルスの印加は、出力信号に乱れが生
じることのないようにするために、水平転送の行われな
い水平ブランキング期間内に行われる。図１５に示され
るように、１フレームの途中までシャッターパルスを印
加すれば蓄積時間は、最後のシャッターパルスの立ち下
がり時から高速転送パルスの開始までの時間となる。[0011] In a frame transfer type solid-state imaging device,
There is known a method of shortening the exposure time by applying a shutter pulse to the overflow drain. FIG. 15 shows the driving pulse at this time. Here, the case of a vertical overflow drain that sweeps out excess charges to the substrate will be described. The application of the shutter pulse is performed during a horizontal blanking period in which horizontal transfer is not performed, in order to prevent the output signal from being disturbed. As shown in FIG. 15, if the shutter pulse is applied halfway through one frame, the accumulation time is the time from the falling edge of the last shutter pulse to the start of the high-speed transfer pulse.
【００１２】フレーム転送型固体撮像素子は、受光部の
垂直電荷転送レジスタに入射した光を光電変換部で信号
電荷に変え、その信号電荷を蓄積部の垂直電荷転送レジ
スタに高速転送した後、順次水平電荷転送レジスタに転
送して出力する。水平電荷転送レジスタの最大転送電荷
量より垂直電荷転送レジスタの最大転送電荷量が多いと
水平電荷転送レジスタで電荷が溢れて、再生画面上に横
スジ状の偽信号が発生する。この偽信号を防ぐため、後
述するように、基板電圧を調整して垂直電荷転送レジス
タの最大転送電荷量を制限し、最大転送電荷量以上の信
号電荷が水平電荷転送レジスタに入らないようにする。In the frame transfer type solid-state image pickup device, light incident on the vertical charge transfer register of the light receiving unit is converted into signal charge by the photoelectric conversion unit, and the signal charge is transferred at high speed to the vertical charge transfer register of the storage unit. Transfer to horizontal charge transfer register and output. If the maximum transfer charge amount of the vertical charge transfer register is larger than the maximum transfer charge amount of the horizontal charge transfer register, charges overflow in the horizontal charge transfer register, and a horizontal streak-like false signal is generated on the reproduction screen. In order to prevent this false signal, as described later, the substrate voltage is adjusted to limit the maximum transfer charge amount of the vertical charge transfer register so that signal charges larger than the maximum transfer charge amount do not enter the horizontal charge transfer register. .
【００１３】[0013]
【発明が解決しようとする課題】図１６は、固体撮像素
子の光電変換領域に蓄積される電荷量の入射光量に対す
る依存性を表したグラフである。入射光量が小さいとき
は、蓄積電荷は入射光量に比例して増加する。この領域
を線形領域と呼ぶ。入射光量が大きくなって、基板電位
によって決められる許容蓄積容量以上の電荷が発生する
と、その過剰電荷はｎ型半導体基板に掃き出され、それ
以上の出力の増加は抑えられる。この領域を飽和領域と
呼ぶ。飽和領域でも出力は全く一定ではなく、光量の増
加に対して徐々に増えていく。これは、例えばIEEE Tra
nsaction on Electron Devices,Vol.42,No.4(April 199
5)pp.652-655にも記載されているように、インターライ
ン転送型固体撮像素子の光電変換部、またはフレーム転
送型固体撮像素子の垂直電荷転送レジスタに蓄積される
電荷量が飽和領域でも全く一定ではなく、光量の増加に
対して徐々に増えていくためである。シャッターパルス
により露光時間を短くした場合は飽和に達する光量は大
きくなるが、飽和領域での出力の増加は同じである。図
１６に、垂直電荷転送レジスタの転送可能な最大転送電
荷量をＡにて示す。この最大転送電荷量Ａにて線形領域
が終了するＥ点が線形領域と飽和領域の境界となるよう
に基板電位を設定した場合には、簡単にブルーミングが
発生してしまう。一方、基板電位を十分に高く設定して
Ｃ点にて線形領域が終了するようにした場合には、ブル
ーミングが発生することはなくなるがダイナミックレン
ジが狭くなってしまう。そこで、通常は、高い入射光量
の際に、飽和領域分をも含めた蓄積電荷が最大転送電荷
量Ａに達するＤ点で線形領域が終了するように基板電位
は設定される。FIG. 16 is a graph showing the dependence of the amount of charge stored in the photoelectric conversion region of the solid-state image sensor on the amount of incident light. When the amount of incident light is small, the accumulated charge increases in proportion to the amount of incident light. This region is called a linear region. When the amount of incident light increases and charges exceeding the allowable storage capacity determined by the substrate potential are generated, the excess charges are swept out to the n-type semiconductor substrate, and further increase in output is suppressed. This region is called a saturation region. The output is not quite constant even in the saturation region, and gradually increases with an increase in the amount of light. This is, for example, IEEE Tra
nsaction on Electron Devices, Vol. 42, No. 4 (April 199
5) As described in pp.652-655, even if the amount of charge stored in the photoelectric conversion unit of the interline transfer type solid-state imaging device or the vertical charge transfer register of the frame transfer type solid-state imaging device is in the saturation region. This is because it is not completely constant and gradually increases as the light amount increases. When the exposure time is shortened by the shutter pulse, the amount of light reaching saturation increases, but the increase in output in the saturation region is the same. In FIG. 16, the maximum transfer charge amount that can be transferred by the vertical charge transfer register is indicated by A. If the substrate potential is set such that the point E where the linear region ends at the maximum transfer charge amount A is a boundary between the linear region and the saturated region, blooming easily occurs. On the other hand, when the substrate region is set sufficiently high so that the linear region ends at the point C, blooming does not occur, but the dynamic range is narrowed. Therefore, the substrate potential is usually set so that the linear region ends at the point D where the accumulated charge including the saturation region reaches the maximum transfer charge amount A when the amount of incident light is high.
【００１４】そのために、従来の固体撮像素子において
は、ダイナミックレンジはＤ点までが限界で、電荷転送
領域の電荷転送能力の限界であるＥ点までのダイナミッ
クレンジを得ることはできなかった。以上はインターラ
イン転送型の固体撮像素子についての説明であったが、
状況はフレーム転送型固体撮像素子についても同様で、
フレーム転送型の場合には、水平電荷転送レジスタの最
大電荷転送量を、飽和領域にて増加した蓄積電荷が越え
ないように基板電位が設定されることにより、やはりダ
イナミックレンジは図１６のＤ点までが限界となる。For this reason, in the conventional solid-state imaging device, the dynamic range is limited to the point D, and the dynamic range up to the point E, which is the limit of the charge transfer capability of the charge transfer region, cannot be obtained. The above is the description of the interline transfer type solid-state imaging device.
The situation is the same for the frame transfer type solid-state image sensor,
In the case of the frame transfer type, by setting the substrate potential so that the accumulated charge that has increased in the saturation region does not exceed the maximum charge transfer amount of the horizontal charge transfer register, the dynamic range is still at the point D in FIG. Is the limit.
【００１５】［発明の目的］本発明の課題は、上述した
従来技術の問題点を解決することであって、その目的
は、飽和領域での出力を一定にすることにより、線形領
域の最大蓄積電荷量を垂直電荷転送レジスタまたは水平
電荷転送レジスタの最大転送電荷量まで大きくして、ダ
イナミックレンジを電荷転送レジスタの電荷転送能力の
限界にまで高めることである。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art. It is an object of the present invention to make the output in the saturation region constant so that the maximum accumulation in the linear region can be achieved. To increase the charge amount up to the maximum transfer charge amount of the vertical charge transfer register or the horizontal charge transfer register to increase the dynamic range to the limit of the charge transfer capability of the charge transfer register.
【００１６】[0016]
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、光電変換領域に蓄積された光電変
換電荷を掃き出すことのできるオーバーフロードレイン
を備えた固体撮像素子において、前記光電変換領域に蓄
積された光電変換電荷を読み出す直前に前記オーバーフ
ロードレインに掃き出しパルスを印加して過剰電荷を掃
き出すことを特徴とする固体撮像素子の駆動方法、が提
供される。According to the present invention, there is provided a solid-state imaging device having an overflow drain capable of sweeping out photoelectric conversion charges accumulated in a photoelectric conversion region. A method for driving a solid-state imaging device, characterized in that a sweep pulse is applied to the overflow drain to sweep out excess charges immediately before reading photoelectric conversion charges accumulated in a conversion region.
【００１７】ここで、本発明の対象となる固体撮像素子
は、リニア型固体撮像素子、インターライン転送型固体
撮像素子、フレーム転送型固体撮像素子、または、フレ
ームインターライン転送型固体撮像素子の何れかであ
る。そして、好ましくは、固体撮像素子は、半導体基板
が前記オーバーフロードレインを構成する縦型オーバー
フロードレイン構造を有している。また、好ましくは、
前記光電変換の光電変換電荷の蓄積期間中に、前記オー
バーフロードレインに１ないし複数回のシャッターパル
スの印加が行われる。さらに、好ましくは、前記掃き出
しパルスの電圧は、前記光電変換領域に残される信号電
荷の量が、該信号電荷を転送する電荷転送装置の最大転
送電荷量を越えないように選定され、かつ、前記掃き出
しパルスの電圧は、可能な限り高く設定されている。Here, the solid-state imaging device to which the present invention is applied is any one of a linear solid-state imaging device, an interline transfer solid-state imaging device, a frame transfer solid-state imaging device, and a frame interline transfer solid-state imaging device. Is. Preferably, the solid-state imaging device has a vertical overflow drain structure in which a semiconductor substrate constitutes the overflow drain. Also, preferably,
During the accumulation period of the photoelectric conversion charge of the photoelectric conversion, one or a plurality of application of the shutter pulse is performed to the overflow drain. Further preferably, the voltage of the sweep pulse is selected such that the amount of signal charge remaining in the photoelectric conversion region does not exceed the maximum transfer charge amount of the charge transfer device that transfers the signal charge, and The voltage of the sweep pulse is set as high as possible.
【００１８】［作用］本発明では、光電変換素子に蓄積
容量を超えて発生した電荷をオーバーフロードレインに
掃き出すように構成された固体撮像素子において、オー
バーフロードレインの電位を低く設定するとともに光電
変換素子に蓄積された信号電荷を読み出す直前にオーバ
ーフロードレインに掃き出しパルスを印加することによ
り蓄積電荷の一部をオーバーフロードレインに掃き出
す。これにより、従来例の場合のように飽和領域におい
てさらに電荷が蓄積されることがなくなり、出力が一定
になる。オーバーフロードレインに掃き出しパルスを印
加した後に光電変換素子に残される信号電荷を、電荷転
送レジスタの最大転送電荷量になるように掃き出しパル
スの電圧値を設定しておくことにより、線形領域におけ
る出力を電荷転送レジスタの最大転送電荷量に相当する
値にまで高めることができるため、ダイナミックレンジ
を高めることができる。また、上記のように掃き出しパ
ルスの電圧値を設定しておくことにより、ブルーミング
が発生することがなくなるため、本発明によれば、ブル
ーミングを抑制しつつダイナミックレンジの拡大を図る
ことができる。[Operation] According to the present invention, in a solid-state imaging device configured to sweep out charges generated in a photoelectric conversion element exceeding a storage capacity to an overflow drain, the potential of the overflow drain is set to be low and the photoelectric conversion element is used. Immediately before reading out the stored signal charge, a part of the stored charge is swept out to the overflow drain by applying a sweeping pulse to the overflow drain. As a result, no further charge is accumulated in the saturation region as in the case of the conventional example, and the output becomes constant. By setting the voltage value of the sweep pulse so that the signal charge remaining in the photoelectric conversion element after applying the sweep pulse to the overflow drain becomes the maximum transfer charge amount of the charge transfer register, the output in the linear region is charged. Since the value can be increased to a value corresponding to the maximum transfer charge amount of the transfer register, the dynamic range can be increased. In addition, by setting the voltage value of the sweeping pulse as described above, blooming does not occur. Therefore, according to the present invention, the dynamic range can be expanded while suppressing blooming.
【００１９】[0019]
【発明の実施の形態】次に、本発明の実施の形態につい
て実施例に即して図面を参照して説明する。図１に、本
発明の第１の実施例を説明するためのインターライン転
送型固体撮像素子の駆動パルスを示す。本実施例にて用
いられる固体撮像素子は図６に示した従来例の説明に用
いたものと同じであり、また本実施例での垂直駆動パル
スおよび水平駆動パルスは図９に示した従来のインター
ライン転送型撮像素子の駆動パルスと同じである。本実
施例においては、読み出しパルスが立ち上がる直前に基
板に掃き出しパルスが印加される。このパルスの電圧
は、このパルスの印加後に光電変換素子内に残される信
号電荷量が垂直電荷転送レジスタの最大転送電荷量を越
えないようにかつ出来るだけ多くの信号電荷が残される
ように設定され、基板引き抜き電圧よりは低い電圧であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows driving pulses of an interline transfer type solid-state imaging device for explaining a first embodiment of the present invention. The solid-state imaging device used in this embodiment is the same as that used in the description of the conventional example shown in FIG. 6, and the vertical drive pulse and the horizontal drive pulse in this embodiment are the same as those in the conventional example shown in FIG. This is the same as the drive pulse of the interline transfer type image sensor. In this embodiment, a sweep pulse is applied to the substrate immediately before the rising of the read pulse. The voltage of this pulse is set such that the amount of signal charge remaining in the photoelectric conversion element after application of this pulse does not exceed the maximum transfer charge amount of the vertical charge transfer register, and as much signal charge as possible is left. , Which is lower than the substrate extraction voltage.
【００２０】図２に、本発明の第２の実施例を説明する
ためのインターライン転送型固体撮像素子の駆動パルス
を示す。本実施例の第１の実施例と相違する点は、基板
にシャッターパルスを印加して露光時間を短くしている
点である。すなわち、本実施例においては、基板に１フ
レームの途中まで露光時間を短くするためのシャッター
パルスが印加されている。これ以外の点は第１の実施例
と同様であるが、基板に印加される掃き出しパルスの電
圧値は、露光時間が短縮されたことに伴って適宜に変更
される。FIG. 2 shows a driving pulse of an interline transfer type solid-state image pickup device for explaining a second embodiment of the present invention. The difference of this embodiment from the first embodiment is that the exposure time is shortened by applying a shutter pulse to the substrate. That is, in this embodiment, a shutter pulse for shortening the exposure time is applied to the substrate halfway through one frame. The other points are the same as in the first embodiment, but the voltage value of the sweep pulse applied to the substrate is appropriately changed as the exposure time is shortened.
【００２１】図３に、本発明の第３の実施例を説明する
ためのフレーム転送型固体撮像素子の駆動パルスを示
す。本実施例にて用いられる固体撮像素子は図１１に示
した従来例の説明に用いたものと同じであり、また、本
実施例における、受光部の垂直駆動パルス、蓄積部の垂
直駆動パルス、水平駆動パルスは、図１４に示した従来
のフレーム転送型固体撮像素子の駆動パルスと同じであ
る。本実施例においては、高速転送パルスが開始される
直前に、すなわち受光部にある光電変換素子の蓄積電荷
が読み出されて蓄積部へと転送される直前に、基板に掃
き出しパルスが印加される。このパルスの電圧は、この
パルスの印加後に受光部の光電変換素子内に残される信
号電荷量が、水平電荷転送レジスタの最大転送電荷量を
越えないように（垂直電荷転送レジスタの受光部と蓄積
部とが同一サイズに形成されている場合）若しくは蓄積
部および水平電荷転送レジスタの最大転送電荷量を越え
ないように（垂直電荷転送レジスタの受光部と蓄積部と
が異なるサイズに形成されている場合）かつ出来るだけ
多くの信号電荷が残されるように設定され、基板引き抜
き電圧よりは低い電圧である。FIG. 3 shows a drive pulse of a frame transfer type solid-state image pickup device for explaining a third embodiment of the present invention. The solid-state imaging device used in this embodiment is the same as that used in the description of the conventional example shown in FIG. 11, and in this embodiment, the vertical drive pulse of the light receiving section, the vertical drive pulse of the storage section, The horizontal drive pulse is the same as the drive pulse of the conventional frame transfer type solid-state imaging device shown in FIG. In this embodiment, the sweep pulse is applied to the substrate immediately before the start of the high-speed transfer pulse, that is, immediately before the accumulated charge of the photoelectric conversion element in the light receiving unit is read and transferred to the accumulation unit. . The voltage of this pulse is adjusted so that the amount of signal charge remaining in the photoelectric conversion element of the light receiving portion after application of this pulse does not exceed the maximum transfer charge amount of the horizontal charge transfer register (the light receiving portion of the vertical charge transfer register and (The light-receiving part and the storage part of the vertical charge transfer register are formed in different sizes so as not to exceed the maximum transfer charge amount of the storage part and the horizontal charge transfer register). Case) and set so as to leave as much signal charge as possible, and a voltage lower than the substrate extraction voltage.
【００２２】図４に、本発明の第４の実施例を説明する
ためのフレーム転送型固体撮像素子の駆動パルスを示
す。本実施例の第３の実施例と相違する点は、基板にシ
ャッターパルスを印加して露光時間を短くしている点で
ある。すなわち、本実施例においては、基板に１フレー
ムの途中まで露光時間を短くするためのシャッターパル
スが印加されている。これ以外の点は第３の実施例と同
様であるが、基板に印加される掃き出しパルスの電圧値
は、露光時間が短縮されたことに伴って適宜に変更され
る。FIG. 4 shows a driving pulse of a frame transfer type solid-state imaging device for explaining a fourth embodiment of the present invention. This embodiment is different from the third embodiment in that the exposure time is shortened by applying a shutter pulse to the substrate. That is, in this embodiment, a shutter pulse for shortening the exposure time is applied to the substrate halfway through one frame. The other points are the same as those of the third embodiment, but the voltage value of the sweep pulse applied to the substrate is appropriately changed as the exposure time is shortened.
【００２３】図５は、本発明による駆動方法の効果を説
明するための、光電変換素子の蓄積電荷量の入射光量依
存性を示すグラフである。本発明においては、通常時に
おける基板印加電圧は従来例の場合に比較して低く設定
される。その結果、光電変換素子の電荷蓄積能力が高く
なり電荷転送レジスタの最大転送電荷量Ａを越えてもな
お線形領域に止まり例えばＡ点より少し高いＢ点に至っ
て線形領域が終了する。そのため、光電変換素子に蓄積
された電荷をそのまま電荷転送レジスタに読み出した場
合には、電荷転送レジスタは転送されてきた電荷を保持
することができなくなり、信号電荷が溢れ出ることにな
る。そして、電荷転送レジスタを溢れた電荷によってブ
ルーミング等の偽信号が発生することになる。そこで、
本発明においては、光電変換素子内に蓄積電荷を読み出
す直前にオーバーフロードレインに掃き出しパルスを印
加して、電荷転送レジスタの最大転送電荷量Ａを越える
電荷をオーバーフロードレインに掃き出す。その結果、
画面上にスジ状のパターンが現れる現象を回避しつつダ
イナミックレンジを電荷転送レジスタの限度であるＡ点
近くにまで拡大することができる。FIG. 5 is a graph for explaining the effect of the driving method according to the present invention and showing the dependency of the amount of charge stored in the photoelectric conversion element on the amount of incident light. In the present invention, the voltage applied to the substrate in the normal state is set lower than in the conventional example. As a result, the charge storage capacity of the photoelectric conversion element increases, and even if the maximum transfer charge amount A of the charge transfer register is exceeded, the charge transfer register still remains in the linear region, and the linear region ends, for example, at point B slightly higher than point A. Therefore, when the charge stored in the photoelectric conversion element is read out to the charge transfer register as it is, the charge transfer register cannot hold the transferred charge, and the signal charge overflows. Then, a false signal such as blooming is generated by the charge overflowing the charge transfer register. Therefore,
In the present invention, a sweep pulse is applied to the overflow drain immediately before reading out the accumulated charge in the photoelectric conversion element, and the charge exceeding the maximum transfer charge amount A of the charge transfer register is swept out to the overflow drain. as a result,
The dynamic range can be extended to near the point A, which is the limit of the charge transfer register, while avoiding the appearance of a streak pattern on the screen.
【００２４】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、本発
明の要旨を逸脱することのない範囲内において適宜の変
更が可能なものである。例えば、実施例では、インター
ライン転送型およびフレーム転送型の固体撮像素子につ
いて説明したが、本発明は、リニア型やフレームインタ
ーライン転送型の固体撮像素子にも適用が可能なもので
ある。また、縦型オーバーフロードレイン構造に代えて
光電変換素子の横にオーバーフロードレインを設けるよ
うにすることも出来る。さらに、実施例は、掃き出しパ
ルスの終了後に読み出しパルスや最初の高速転送パルス
が立ち上がるものであったが、必ずしもこのようにする
必要はなく、読み出しパルスや最初の高速転送パルスが
立ち上がった後に掃き出しパルスが立ち下がるようにし
てもよい。また、実施例では、フレーム毎に信号電荷の
読み出しを行うものであったが、フィールド毎に読み出
しを行うものであってもよい。The preferred embodiment has been described above.
The present invention is not limited to these examples, and appropriate changes can be made without departing from the scope of the present invention. For example, in the embodiments, the interline transfer type and the frame transfer type solid-state imaging device have been described. However, the present invention is also applicable to a linear type or a frame interline transfer type solid-state imaging device. Further, an overflow drain can be provided beside the photoelectric conversion element instead of the vertical overflow drain structure. Further, in the embodiment, the readout pulse or the first high-speed transfer pulse rises after the end of the sweeping pulse. However, it is not always necessary to do so, and the sweeping pulse after the readout pulse or the first high-speed transfer pulse rises. May fall. In the embodiment, the signal charge is read out for each frame, but may be read out for each field.
【００２５】[0025]
【発明の効果】以上説明したように、本発明の固体撮像
素子の駆動方法は、光電変換素子の蓄積電荷の読み出し
に先立って電荷転送レジスタの最大転送電荷量を越える
分の電荷をオーバーフロードレインに掃き出すものであ
るので、本発明によれば、ブルーミング等の偽信号の発
生を招くことなく、ダイナミックレンジを電荷転送レジ
スタの最大転送電荷量の限度にまで拡大することができ
る。As described above, according to the driving method of the solid-state imaging device of the present invention, prior to reading out the accumulated charge of the photoelectric conversion element, the charge exceeding the maximum transfer charge amount of the charge transfer register is transferred to the overflow drain. According to the present invention, the dynamic range can be extended to the limit of the maximum transfer charge amount of the charge transfer register without causing false signals such as blooming.
【図１】 本発明の第１の実施例を説明するためのイン
ターライン転送型固体撮像素子の駆動パルス図。FIG. 1 is a driving pulse diagram of an interline transfer type solid-state imaging device for explaining a first embodiment of the present invention.
【図２】 本発明の第２の実施例を説明するためのイン
ターライン転送型固体撮像素子の駆動パルス図。FIG. 2 is a drive pulse diagram of an interline transfer type solid-state imaging device for explaining a second embodiment of the present invention.
【図３】 本発明の第３の実施例を説明するためのフレ
ーム転送型固体撮像素子の駆動パルス図。FIG. 3 is a driving pulse diagram of a frame transfer type solid-state imaging device for explaining a third embodiment of the present invention.
【図４】 本発明の第４の実施例を説明するためのフレ
ーム転送型固体撮像素子の駆動パルス図。FIG. 4 is a driving pulse diagram of a frame transfer type solid-state imaging device for explaining a fourth embodiment of the present invention.
【図５】 本発明による方法で駆動した固体撮像素子の
入射光量と蓄積電荷量との関係を示すグラフ。FIG. 5 is a graph showing the relationship between the amount of incident light and the amount of accumulated charge of a solid-state imaging device driven by the method according to the present invention.
【図６】 インターライン転送型固体撮像素子の概略平
面図。FIG. 6 is a schematic plan view of an interline transfer type solid-state imaging device.
【図７】 インターライン転送型固体撮像素子の断面
図。FIG. 7 is a cross-sectional view of an interline transfer solid-state imaging device.
【図８】 インターライン転送型固体撮像素子の光電変
換部の深さ方向に沿った電位分布図。FIG. 8 is a potential distribution diagram along a depth direction of a photoelectric conversion unit of the interline transfer type solid-state imaging device.
【図９】 従来のインターライン転送型固体撮像素子の
駆動方法を示す駆動パルス図（その１）。FIG. 9 is a driving pulse diagram (part 1) showing a driving method of a conventional interline transfer type solid-state imaging device.
【図１０】 従来のインターライン転送型固体撮像素子
の駆動方法を示す駆動パルス図（その２）。FIG. 10 is a drive pulse diagram (part 2) illustrating a method for driving a conventional interline transfer solid-state imaging device.
【図１１】 フレーム転送型固体撮像素子の概略平面
図。FIG. 11 is a schematic plan view of a frame transfer type solid-state imaging device.
【図１２】 フレーム転送型固体撮像素子の断面図。FIG. 12 is a cross-sectional view of a frame transfer type solid-state imaging device.
【図１３】 フレーム転送型固体撮像素子の垂直電荷転
送レジスタの光電変換領域での深さ方向に沿った電位分
布図。FIG. 13 is a potential distribution diagram in a depth direction in a photoelectric conversion region of a vertical charge transfer register of the frame transfer type solid-state imaging device.
【図１４】 従来のフレーム転送型固体撮像素子の駆動
方法を示す駆動パルス図（その１）。FIG. 14 is a drive pulse diagram (part 1) illustrating a method of driving a conventional frame transfer type solid-state imaging device.
【図１５】 従来のフレーム転送型固体撮像素子の駆動
方法を示す駆動パルス図（その２）。FIG. 15 is a drive pulse diagram (part 2) illustrating a method of driving a conventional frame transfer type solid-state imaging device.
【図１６】 従来の方法で駆動した固体撮像素子の入射
光量と蓄積電荷量との関係を示すグラフ。FIG. 16 is a graph showing the relationship between the amount of incident light and the amount of accumulated charge of a solid-state imaging device driven by a conventional method.
６０１ 半導体基板 ６０２ 垂直電荷転送レジスタ ６０３ 光電変換素子 ６０４ 電荷転送ゲート部 ６０５ 単位画素 ６０６ 水平電荷転送レジスタ ６０７ 電荷検出部 ６０８ 出力部 ６０９ 出力端子 ７０１ 半導体基板 ７０２ ｐ- 型ウェル ７０３ ｎ型拡散層 ７０４ ｐ+ 型拡散層 ７０５ ｎ型拡散層 ７０６ ｐ型拡散層 ７０７ ｐ型拡散層 ７０８ ｐ+ 型素子分離領域 ７０９ 絶縁膜 ７１０ 転送ゲート電極 ７１１ 絶縁膜 ７１２ 遮光膜 １１０１ 半導体基板 １１０２ 垂直電荷転送レジスタ １１０３ 水平電荷転送レジスタ １１０４ 電荷検出部 １１０５ 出力部 １１０６ 出力端子 １１０７ 受光領域 １１０８ 蓄積領域 １２０１ 半導体基板 １２０２ ｐ- 型ウェル １２０３ ｎ型拡散層 １２０４ ｐ+ 型素子分離領域 １２０５ 絶縁膜 １２０６ 転送ゲート電極Reference Signs List 601 Semiconductor substrate 602 Vertical charge transfer register 603 Photoelectric conversion element 604 Charge transfer gate unit 605 Unit pixel 606 Horizontal charge transfer register 607 Charge detection unit 608 Output unit 609 Output terminal 701 Semiconductor substrate 702 p - type well 703 n-type diffusion layer 704 p + -Type diffusion layer 705 n-type diffusion layer 706 p-type diffusion layer 707 p-type diffusion layer 708 p + type element isolation region 709 insulating film 710 transfer gate electrode 711 insulating film 712 light-shielding film 1101 semiconductor substrate 1102 vertical charge transfer register 1103 horizontal charge Transfer register 1104 charge detection section 1105 output section 1106 output terminal 1107 light receiving area 1108 accumulation area 1201 semiconductor substrate 1202 p - type well 1203 n-type diffusion layer 1204 p + type element isolation area 1205 insulating film 1206 Plate electrode
Claims (9)
を掃き出すことのできるオーバーフロードレインを備え
た固体撮像素子において、前記光電変換領域に蓄積され
た光電変換電荷を該光電変換領域から転送する直前に前
記オーバーフロードレインに掃き出しパルスを印加して
過剰電荷を掃き出すことを特徴とする固体撮像素子の駆
動方法。In a solid-state imaging device having an overflow drain capable of sweeping out photoelectric conversion charges accumulated in a photoelectric conversion region, immediately before transferring the photoelectric conversion charges accumulated in the photoelectric conversion region from the photoelectric conversion region. Applying a sweeping pulse to the overflow drain to sweep out excess charges.
子、インターライン転送型固体撮像素子、フレーム転送
型固体撮像素子、または、フレームインターライン転送
型固体撮像素子の何れかであることを特徴とする請求項
１記載の固体撮像素子の駆動方法。2. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is any one of a linear solid-state imaging device, an interline transfer solid-state imaging device, a frame transfer solid-state imaging device, and a frame interline transfer solid-state imaging device. The method for driving a solid-state imaging device according to claim 1.
バーフロードレインを構成する縦型オーバーフロードレ
イン構造を備えていることを特徴とする請求項１または
２記載の固体撮像素子の駆動方法。3. The method according to claim 1, wherein the solid-state imaging device has a vertical overflow drain structure in which a semiconductor substrate constitutes the overflow drain.
ングが前記光電変換領域の蓄積電荷を読み出す読み出し
パルスまたはこれを最初に転送する転送パルスの立ち上
がりタイミングより遅いことを特徴とする請求項１〜３
の何れかに記載の固体撮像素子の駆動方法。4. The falling timing of the sweeping pulse is later than the rising timing of a readout pulse for reading stored charges in the photoelectric conversion region or a transfer pulse for transferring the readout pulse first.
The method for driving a solid-state imaging device according to any one of the above.
期間中に、前記オーバーフロードレインに１ないし複数
回のシャッターパルスの印加が行われることを特徴とす
る請求項１〜４の何れかに記載の固体撮像素子の駆動方
法。5. The method according to claim 1, wherein one or more application of a shutter pulse to the overflow drain is performed during an accumulation period of photoelectric conversion charges in the photoelectric conversion region. Driving method of the solid-state imaging device.
変換領域に残される信号電荷の量が、該信号電荷を転送
する電荷転送装置の最大転送電荷量を越えないように選
定されることを特徴とする請求項１〜５の何れかに記載
の固体撮像素子の駆動方法。6. The voltage of the sweep pulse is selected such that the amount of signal charge remaining in the photoelectric conversion region does not exceed the maximum transfer charge amount of a charge transfer device that transfers the signal charge. The method for driving a solid-state imaging device according to claim 1.
り低く設定されていることを特徴とする請求項６記載の
固体撮像素子の駆動方法。7. The method according to claim 6, wherein the voltage of the sweep pulse is set as low as possible.
印加されている電圧は、入射光量の増加に対し蓄積電荷
が直線的に増加する領域（線形領域）における光電変換
領域での蓄積可能電荷量が、光電変換領域にて生成され
た信号電荷を転送する電荷転送レジスタの最大転送電荷
量より多くなるように設定されていることを特徴とする
請求項１〜７の何れかに記載の固体撮像素子の駆動方
法。8. The voltage applied to the overflow drain during normal operation is such that the amount of charge that can be stored in the photoelectric conversion region in a region (linear region) in which the stored charge increases linearly with an increase in the amount of incident light is equal to the photoelectric charge. The driving of the solid-state imaging device according to claim 1, wherein the driving amount is set to be larger than a maximum transfer charge amount of a charge transfer register that transfers signal charges generated in the conversion region. Method.
であって、前記光電変換領域からの蓄積電荷の読み出し
は１フレーム期間毎に行われることを特徴とする請求項
３〜８の何れかに記載の固体撮像素子の駆動方法。9. The solid-state imaging device according to claim 3, wherein the solid-state imaging device is an area-type solid-state imaging device, and reading out of the accumulated charge from the photoelectric conversion region is performed every frame period. 3. The method for driving a solid-state imaging device according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36017999A JP2001177769A (en) | 1999-12-20 | 1999-12-20 | Drive method for solid-state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36017999A JP2001177769A (en) | 1999-12-20 | 1999-12-20 | Drive method for solid-state image sensing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177769A true JP2001177769A (en) | 2001-06-29 |
Family
ID=18468257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36017999A Pending JP2001177769A (en) | 1999-12-20 | 1999-12-20 | Drive method for solid-state image sensing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177769A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035859A (en) * | 2005-07-26 | 2007-02-08 | Fujifilm Corp | Solid-state imaging device and drive method therefor |
| JP2007306541A (en) * | 2007-02-09 | 2007-11-22 | Sokichi Hirotsu | Semiconductor imaging element |
| WO2012169211A1 (en) * | 2011-06-09 | 2012-12-13 | パナソニック株式会社 | Optical element and method for producing same |
-
1999
- 1999-12-20 JP JP36017999A patent/JP2001177769A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035859A (en) * | 2005-07-26 | 2007-02-08 | Fujifilm Corp | Solid-state imaging device and drive method therefor |
| JP2007306541A (en) * | 2007-02-09 | 2007-11-22 | Sokichi Hirotsu | Semiconductor imaging element |
| WO2012169211A1 (en) * | 2011-06-09 | 2012-12-13 | パナソニック株式会社 | Optical element and method for producing same |
| US9136409B2 (en) | 2011-06-09 | 2015-09-15 | Panasonic Intellectual Property Management Co., Ltd. | Optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619049A (en) | CCD-type solid state image pickup with overflow drain structure | |
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| US8810703B2 (en) | Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device | |
| US4485315A (en) | Blooming suppression in a CCD imaging device | |
| US5856686A (en) | Amplifying type solid-state imaging apparatus and method for driving the same | |
| US9369648B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| US9236407B2 (en) | Image sensor | |
| JP2001127277A (en) | Semiconductor image intensifying device | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| JP2007221560A (en) | Solid-state imaging device, driving method thereof and imaging apparatus | |
| JP2006108379A (en) | Solid state imaging element and its driving method | |
| JPH0965217A (en) | Solid-state image pickup device and its drive method | |
| JPH0548071A (en) | Solid-state image sensing device | |
| JP2500428B2 (en) | Image sensor and driving method thereof | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| JP2006120966A (en) | Solid-state imaging device | |
| JPH02304973A (en) | Solid image-pickup device | |
| JPH08139303A (en) | Method of driving solid-state image pickup | |
| JP2001177769A (en) | Drive method for solid-state image sensing device | |
| JP3590158B2 (en) | MOS amplification type imaging device | |
| JP2006210680A (en) | Solid-state imaging element | |
| JPH0730816A (en) | Solid-state image pickup element | |
| KR100769563B1 (en) | Image sensor for reducing current leakage | |
| JP2002151673A (en) | Solid-state image pickup element | |
| JP2020080377A (en) | Solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041213 |