JP2001175695A - System and method for designing printed wiring board, and recording method for program of the method - Google Patents

System and method for designing printed wiring board, and recording method for program of the method

Info

Publication number
JP2001175695A
JP2001175695A JP35598799A JP35598799A JP2001175695A JP 2001175695 A JP2001175695 A JP 2001175695A JP 35598799 A JP35598799 A JP 35598799A JP 35598799 A JP35598799 A JP 35598799A JP 2001175695 A JP2001175695 A JP 2001175695A
Authority
JP
Japan
Prior art keywords
area
solid pattern
solid
pattern
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35598799A
Other languages
Japanese (ja)
Other versions
JP3606144B2 (en
Inventor
Keiji Nagano
圭治 長野
Chikahiro Shirakata
新洋 白方
Hideo Shizaki
秀生 信崎
Hideo Kikuchi
秀雄 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35598799A priority Critical patent/JP3606144B2/en
Publication of JP2001175695A publication Critical patent/JP2001175695A/en
Application granted granted Critical
Publication of JP3606144B2 publication Critical patent/JP3606144B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a design system for a solid pattern to a printed wiring board which is easily corrected and reduces electric noise. SOLUTION: This system comprises a storage means 120 which inputs and outputs design data of a wiring pattern, an input/output part 130, a display means 110, and a computer 100 which includes an operation input means 101, a specifying and recording means 102 for a space value between a solid pattern formation area and a component mount pad, a net name recording means 103 for the solid pattern, and a solid pattern calculating means 104 generating the solid pattern at necessary intervals from the wiring pattern while avoiding the formation inhibition area of the solid pattern in the area of the component mount pad and its peripheral area and operates under the control of a program recorded on a recording medium.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線板の
設計システムおよびその設計方法に関し、特にプリント
配線板の設計を行うコンピュータ支援設計システム(以
下、CADシステムという)が、プリント配線板の部品
搭載パッドデータや配線パターンデータのないエリアに
銅箔等のベタパターンデータを自動作成させる事ができ
るプリント配線板の設計システムおよびその設計方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board design system and a design method thereof, and more particularly, to a computer-aided design system (hereinafter referred to as a CAD system) for designing a printed wiring board. The present invention relates to a printed wiring board design system and a design method for automatically creating solid pattern data such as copper foil in an area having no pad data or wiring pattern data.

【0002】[0002]

【従来の技術】プリント配線板の配線パターン、部品搭
載パッドが形成されない空き領域には通常ノイズを防止
するために銅箔等の導電体のベタパターン(以下、ベタ
パターンと称す)が設けられる。このベタパターンの作
成方法としては、特開平8―235240号公報に開示
されているように、配線パターンおよび部品搭載パッド
等を設計した後、これらのネガパターンを作成させ、こ
のネガパターンのデータ部分に所望のクリアランスを形
成して、ベタパターン作成データとする方法が一般に使
用されている。
2. Description of the Related Art A solid pattern of a conductive material such as a copper foil (hereinafter referred to as a solid pattern) is usually provided in an empty area where a wiring pattern and a component mounting pad of a printed wiring board are not formed in order to prevent noise. As a method for creating this solid pattern, as disclosed in Japanese Patent Application Laid-Open No. 8-235240, after designing a wiring pattern and component mounting pads, these negative patterns are created, and the data portion of the negative pattern is created. In general, a method of forming a desired clearance into solid pattern creation data is used.

【0003】図18は、上記の従来技術のプリント配線
板のベタパターン作成方法を説明するための平面図であ
る。まず、図18(a)のように、部品搭載パッド20
0、部品スルーホール201、配線パターン202、部
品バイアホールのイメージデータをCADシステムによ
り反転して、図18(b)のように、ネガデータを自動
生成させる。
FIG. 18 is a plan view for explaining the above-described conventional method for forming a solid pattern on a printed wiring board. First, as shown in FIG.
0, the image data of the component through hole 201, the wiring pattern 202, and the component via hole are inverted by the CAD system, and the negative data is automatically generated as shown in FIG.

【0004】次に、図18(c)のように、CADシス
テムにより、図18(a)と図18(b)をリンクした
データ生成した後、ネガデータと各特定パターンデータ
が所定の間隔値となるようにネガデータを所定量ずつ細
らせることにより銅箔部204を整形する。この整形さ
れた銅箔部(クリアランス設計後の銅箔部204a参
照)がベタパターンとなる。次いで、パッド接続位置デ
ータに基づいて、銅箔部204に所定間隔毎のグランド
接続用スルーホール205を作成させる。なお、グラン
ド接続用スルーホール205は各内層や表裏面に、部品
搭載パッド200、部品スルーホール201、配線パタ
ーン202、バイアホール203が存在していないこと
を確認し、ショートが作成しない部分にだけに設けられ
る。
[0004] Next, as shown in FIG. 18 (c), after generating data linking FIGS. 18 (a) and 18 (b) by a CAD system, the negative data and each specific pattern data are set to a predetermined interval value. The copper foil part 204 is shaped by narrowing the negative data by a predetermined amount so as to be as follows. This shaped copper foil portion (see copper foil portion 204a after clearance design) becomes a solid pattern. Next, ground connection through holes 205 are formed at predetermined intervals in the copper foil portion 204 based on the pad connection position data. The through hole 205 for ground connection is confirmed to be free from the component mounting pad 200, the component through hole 201, the wiring pattern 202, and the via hole 203 on each inner layer and on the front and back surfaces. Is provided.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記の従来技
術のベタパターン作成方法には、次のような問題点があ
った。即ち、第1の問題点は、従来の技術では、ネガデ
ータを生成後、特定パターンとの間隔値を満たすよう
に、ネガデータを整形してベタパターンを作成させるの
で、格子上に載らないような小さなベタパターンも生成
される。その結果、このベタパターンをマニュアルで修
正する場合には、基本格子領域上にデータが無いために
修正に多くの時間を要していた。
However, the above-mentioned conventional solid pattern forming method has the following problems. That is, the first problem is that, in the conventional technique, after generating the negative data, the negative data is shaped to create a solid pattern so as to satisfy the interval value with the specific pattern. A solid pattern is also generated. As a result, when the solid pattern is manually corrected, much time is required for correction because there is no data in the basic lattice area.

【0006】また、上記の従来技術では、部品搭載パッ
ド等のソルダーレジスト印刷ずれが考慮されていないた
めに、部品搭載パッドの周りに設けられたベタパターン
がレジストで完全に被覆されずに露出する場合がある。
ベタパターンが露出していると、プリント配線板に部品
搭載する際に、ベタパターンと隣接する配線パターンや
部品搭載パッドがはんだでショートするために、さらに
ベタパターン領域を変更する等の設計工数が増加する問
題があった。
Further, in the above-mentioned prior art, since the printing deviation of the solder resist of the component mounting pad or the like is not considered, the solid pattern provided around the component mounting pad is exposed without being completely covered with the resist. There are cases.
When the solid pattern is exposed, when mounting components on the printed wiring board, the wiring pattern and component mounting pads adjacent to the solid pattern are short-circuited by soldering, so the design man-hours such as changing the solid pattern area are further reduced. There was an increasing problem.

【0007】第2の問題点は、作成させようとするベタ
パターンに隣接する配線パターンが該ベタパターンとは
異なるネット名であれば、格子に載らないようなスルー
ホール径よりも小さなベタパターンでも作成するため
に、その部分で終端となってしまいプリント配線板のノ
イズ発生の原因となっていた。
The second problem is that if the wiring pattern adjacent to the solid pattern to be created has a net name different from that of the solid pattern, even a solid pattern smaller than the through-hole diameter which does not appear on the grid can be used. In order to produce the printed wiring board, the terminal ends at that portion, which causes noise on the printed wiring board.

【0008】本発明の目的は、上記の従来技術の問題点
を解決したプリント配線板のベタパターンの設計システ
ムとその設計方法を提供することにある。
An object of the present invention is to provide a system and a method for designing a solid pattern of a printed wiring board which solves the above-mentioned problems of the prior art.

【0009】[0009]

【課題を解決するための手段】本発明の第1の構成のプ
リント配線板の設計システムは、プリント配線板の配線
パターンの設計データを入出力する記憶手段と、操作指
令を入力する入出力部と、表示手段と、操作者からの操
作指令を受け取る入力画面を前記表示手段に表示させ、
操作者から受け取ったデータを記憶する操作入力手段
と、操作者が指定した前記配線パターン間の間隔値デー
タを記憶し、操作者の指定による導電体ベタパターン作
成領域と部品搭載パッドの間に必要な間隔値を記録する
間隔値指定記録手段と、操作者が指定し作成される前記
ベタパターンのネット名を記録するネット名記録手段
と、前記部品搭載パッドの領域およびその周りの領域の
前記ベタパターンの作成禁止領域を作成し、該禁止領域
を避け、前記配線パターンから設計基準で定めた必要間
隔で前記ベタパターンを作成するベタパターン計算手段
とを有し、記録媒体に記したプログラムの制御により動
作するコンピュータと、から構成されることを特徴とす
る。
According to the first aspect of the present invention, there is provided a printed wiring board design system comprising: a storage means for inputting / outputting design data of a wiring pattern of a printed wiring board; and an input / output unit for inputting an operation command. And display means, an input screen for receiving an operation command from the operator is displayed on the display means,
Operation input means for storing data received from an operator, and interval value data between the wiring patterns specified by the operator, which is necessary between the conductor solid pattern forming area and the component mounting pad specified by the operator; Interval value designation recording means for recording a proper interval value, net name recording means for recording the net name of the solid pattern specified and created by an operator, and the solid area of the component mounting pad area and the surrounding area. A solid pattern calculation means for creating a pattern creation prohibited area, avoiding the prohibited area, and creating the solid pattern from the wiring pattern at required intervals determined by design criteria, and controlling a program written on a recording medium. And a computer that operates on the computer.

【0010】上記の第1の構成のプリント配線板の設計
システムにおいて、前記ベタパターン計算手段は、操作
者の指定による前記ベタパターン作成領域の領域分割処
理を行うことができ、また、前記ベタパターン計算手段
は、前記禁止領域を避け、前記配線パターンから設計基
準で定めた必要間隔で作成する前記ベタパターンの領域
の境界線を設計基準データで定められる基本格子の格子
点を結ぶ線としたベタパターン領域を計算することがで
きる。
In the printed wiring board design system having the first configuration, the solid pattern calculating means can perform an area dividing process of the solid pattern forming area specified by an operator. The calculation means avoids the forbidden area, and sets a solid line as a line connecting grid points of a basic grid defined by design reference data, with a boundary of the solid pattern area created from the wiring pattern at a required interval defined by a design standard. The pattern area can be calculated.

【0011】さらに、上記の第1の構成のプリント配線
板の設計システムの前記ベタパターン計算手段は、ベタ
パターンの最小発生サイズを記憶する手段を有し、前記
最小発生サイズ以上の寸法を有する第1のベタパターン
領域を計算する手段と、該第1のベタパターン領域を、
該第1のベタパターン領域を包含するベタパターン領域
にまで拡大する手段を有している。
Further, the solid pattern calculation means of the printed wiring board design system of the first configuration has a means for storing a minimum generation size of the solid pattern, and has a size larger than the minimum generation size. Means for calculating one solid pattern area, and the first solid pattern area
There is a means for enlarging to a solid pattern area including the first solid pattern area.

【0012】本発明の第2の構成は、コンピュータによ
るプリント配線板の設計方法であって、配線パターンの
データと、設計基準データを読み込む第1の工程と、操
作者の指定を入力することにより、ベタパターンの作成
領域をあらわすデータと該ベタパターンのネット名を受
け取り記録する第2の工程と、前記配線パターンデータ
の部品搭載パッドデータ及び部品取り付け穴毎に前記ベ
タパターン作成禁止領域データを計算する第3の工程
と、前記ベタパターン作成禁止領域及び前記配線パター
ンの外側に存在する前記ベタパターン領域を、該ベタパ
ターン領域の境界線を設計基準データで定められる基本
格子の格子点を結ぶ線とした前記ベタパターン領域を計
算する第4の工程と、を有する事を特徴とする。
A second configuration of the present invention is a method of designing a printed wiring board by a computer, which comprises inputting a wiring pattern data, a first step of reading design reference data, and designation of an operator. A second step of receiving and recording data representing a solid pattern creation area and a net name of the solid pattern, and calculating the solid pattern creation prohibition area data for each component mounting pad data and component mounting hole of the wiring pattern data. A third step of connecting the solid pattern area outside the solid pattern creation prohibited area and the wiring pattern to the solid pattern area, and connecting the solid pattern area boundary line to a grid point of a basic lattice defined by design reference data. And a fourth step of calculating the solid pattern area.

【0013】上記の本発明の第2の構成において、前記
第2の工程は、前記指定領域を予め記録した寸法の1回
に処理できる領域に領域分割処理を行う工程を有し、ま
た、前記第1の工程あるいは前記第2の工程は、前記部
品搭載パッドデータ及び前記部品取り付け穴と前記ベタ
パターンとの必要間隔を記録し、前記第3の工程は、前
記部品搭載パッドデータ及び前記部品取り付け穴データ
毎に、そのパッドの大きさに前記必要間隔を加えた大き
さの領域をあらわす前記ベタパターン作成禁止領域デー
タを作成する工程を有することを特徴としている。
[0013] In the second configuration of the present invention, the second step includes a step of performing an area dividing process on an area in which the designated area can be processed at one time with a previously recorded dimension. In the first step or the second step, the component mounting pad data and a required interval between the component mounting hole and the solid pattern are recorded, and the third step includes the component mounting pad data and the component mounting. The method is characterized in that a step of creating the solid pattern creation prohibited area data representing an area of a size obtained by adding the required interval to the size of the pad for each hole data is provided.

【0014】また、上記の本発明の第2の構成において
は、前記第1の工程あるいは第2の工程は、ベタパター
ンの最小発生サイズを記録し、前記第4の工程は、前記
最小発生サイズ以上の寸法を有する第1のベタパターン
領域を計算する工程と、前記第1のベタパターン領域
を、該第1のベタパターン領域を包含するベタパターン
領域にまで拡大する工程を有することを特徴としてい
る。
In the above-mentioned second configuration of the present invention, the first step or the second step records a minimum generation size of a solid pattern, and the fourth step includes a step of recording the minimum generation size. A step of calculating a first solid pattern area having the above dimensions, and a step of expanding the first solid pattern area to a solid pattern area including the first solid pattern area. I have.

【0015】さらに、上記の本発明の第2の構成におい
ては、前記第3の工程は、前記部品搭載パッド及び前記
部品取り付け穴データ並びに前記配線パターン毎に、そ
の大きさに前記ベタパターンとの必要間隔を加えた大き
さの領域を包含し、領域の頂点が格子点である前記ベタ
パターン作成禁止領域を計算する工程を有し、前記第4
の工程は、前記ベタパターンの作成領域に包含される領
域で頂点が格子点にある領域(格子化領域と称する)の
形状を計算する工程と、前記格子化領域を前記ベタパタ
ーン作成禁止領域でくり抜いた形状のくり抜き図形を計
算する工程と、該くり抜き図形をベタパターン領域とす
る工程と、を有する事を特徴とする。
Further, in the above-mentioned second configuration of the present invention, the third step includes, for each of the component mounting pad and the component mounting hole data and the wiring pattern, the size of the wiring pattern with the solid pattern. Calculating the solid pattern creation prohibition region including a region having a size obtained by adding a necessary interval and having a vertex of the region being a lattice point;
Calculating a shape of a region (referred to as a grid region) having vertices at lattice points in a region included in the solid pattern creation region, and converting the grid region into the solid pattern creation prohibited region. The method includes a step of calculating a hollow figure of a hollow shape and a step of setting the hollow figure as a solid pattern area.

【0016】本発明のプリント配線板のベタパターンの
設計方法においては、基板製造時のレジストの印刷の配
線パターンに対する位置ずれに対するずれ余裕パラメー
タを予め記録し、ベタパターン計算手段が、ずれ余裕パ
ラメータ値以上の間隔で他の配線パターンから離れたベ
タパターンを計算し、そのベタパターン内に含まれる設
計格子上にベタパターンを縮小する形状を計算し、その
形状をベタパターンデータに記録する。これは、ベタパ
ターンの境界線を格子上に乗せるためベタパターンの領
域が格子からはみ出した部分を削って、領域を縮めるた
めである。
In the method for designing a solid pattern of a printed wiring board according to the present invention, a shift margin parameter for a positional shift of a resist printed with respect to a wiring pattern at the time of manufacturing a substrate is recorded in advance, and the solid pattern calculation means calculates a shift margin parameter value. A solid pattern separated from other wiring patterns at the above intervals is calculated, a shape for reducing the solid pattern on a design grid included in the solid pattern is calculated, and the shape is recorded as solid pattern data. This is because the boundary of the solid pattern is placed on the grid to reduce the area where the solid pattern area protrudes from the grid to reduce the area.

【0017】また、ベタパターン計算手段は、以上の処
理で計算したベタパターンを、CADシステムに先に記
録した最小サイズを読み出し、先ず、その最小サイズ以
上のベタパターンを作成する。この最小サイズは、設計
用バイアホールを格納可能な最小サイズが記録されてい
るのである。次に、そのベタパターンを周囲に領域を拡
大し最終的なベタパターンを形成する。そうする理由
は、ベタパターンに1カ所以上は、バイアホールを設置
することで他の層面のベタパターンと接続できるように
することでベタパターンの孤立を避けることができる。
The solid pattern calculation means reads the minimum size of the solid pattern calculated by the above processing, which is previously recorded in the CAD system, and first creates a solid pattern having the minimum size or more. As the minimum size, the minimum size that can store the design via hole is recorded. Next, a region is enlarged around the solid pattern to form a final solid pattern. The reason for this is that at least one place in the solid pattern can be connected to a solid pattern on another layer surface by providing a via hole to avoid isolation of the solid pattern.

【0018】本発明の第3の構成は、コンピュータがプ
リント配線板のベタパターンの設計方法のプログラムを
記録した記録媒体であって、配線パターンのデータと、
設計基準データを読み込む第1の処理と、前記コンピュ
ータが操作者からの指定を入力することでベタパターン
の作成領域をあらわすデータと該ベタパターンのネット
名を受け取り記録する第2の処理と、前記配線パターン
データの部品搭載パッドデータ及び部品取り付け穴毎に
ベタパターン作成禁止領域データを計算する第3の処理
と、該ベタパターン作成禁止領域及び前記配線パターン
の外側に存在するベタパターン領域を、該ベタパターン
領域の境界線を設計基準データで定められる基本格子の
格子点を結ぶ線としたベタパターン領域を計算する第4
の処理と、を前記コンピュータに実行させるプログラム
を記録したことを特徴とする。
According to a third aspect of the present invention, there is provided a recording medium in which a computer has recorded a program for a method of designing a solid pattern of a printed wiring board, wherein:
A first process of reading design reference data, a second process of receiving and recording data representing a solid pattern creation area and a net name of the solid pattern when the computer inputs designation from an operator, A third process of calculating solid pattern creation prohibited area data for each of the component mounting pad data and component mounting holes of the wiring pattern data, and setting the solid pattern creation prohibited area and the solid pattern area existing outside the wiring pattern to The fourth is to calculate a solid pattern area in which the boundary of the solid pattern area is a line connecting grid points of the basic grid defined by the design reference data.
And a program for causing the computer to execute the above processes.

【0019】上記の本発明の第3の構成においては、前
記プログラムの前記第2の処理が、前記指定領域を予め
記録した寸法の1回に処理できる領域に領域分割処理を
行う処理を有し、また、前記プログラムの前記第1の処
理あるいは第2の処理が、部品搭載パッドデータ及び部
品取り付け穴と前記ベタパターンとの必要間隔を記録
し、前記第3の処理が、部品搭載パッドデータ及び部品
取り付け穴データ毎に、そのパッドの大きさに前記必要
間隔を加えた大きさの領域をあらわす前記ベタパターン
作成禁止領域データを作成する処理を有することを特徴
としている。
In the third configuration of the present invention, the second process of the program includes a process of dividing the designated region into a region which can be processed at one time with a dimension recorded in advance. Further, the first processing or the second processing of the program records component mounting pad data and a necessary interval between a component mounting hole and the solid pattern, and the third processing includes component mounting pad data and The method is characterized by having a process of creating the solid pattern creation inhibition area data representing an area of a size obtained by adding the required interval to the pad size for each component mounting hole data.

【0020】また、上記の第3の構成において、前記プ
ログラムの前記第1の処理あるいは第2の処理が、ベタ
パターンの最小発生サイズを記録し、前記第4の処理
が、前記最小発生サイズ以上の寸法を有する第1のベタ
パターン領域を計算する処理と、該第1のベタパターン
領域を、該第1のベタパターン領域を包含するベタパタ
ーン領域にまで拡大する処理を有し、前記プログラムの
前記第3の処理が、部品搭載パッド及び部品取り付け穴
データ及び配線パターン毎に、その大きさにベタパター
ンとの必要間隔を加えた大きさの領域を包含し、領域の
頂点が格子点であるベタパターン作成禁止領域を計算す
る処理を有し、前記第4の処理が、前記ベタパターンの
作成領域に包含される領域で頂点が格子点にある領域
(格子化領域と称する)の形状を計算する処理と、前記
格子化領域を前記ベタパターン作成禁止領域でくり抜い
た形状のくり抜き図形を計算する処理と、該くり抜き図
形をベタパターン領域とする処理と、を有する事を特徴
としている。
In the third configuration, the first processing or the second processing of the program records a minimum generation size of a solid pattern, and the fourth processing determines that the minimum generation size is equal to or larger than the minimum generation size. Calculating a first solid pattern area having the following dimensions; and expanding the first solid pattern area to a solid pattern area including the first solid pattern area. The third process includes, for each of the component mounting pad and component mounting hole data and the wiring pattern, a region having a size obtained by adding a necessary interval to a solid pattern to the size, and a vertex of the region is a lattice point. The fourth processing includes calculating a solid pattern creation prohibited area, wherein the fourth processing is an area that is included in the solid pattern creation area and has a vertex at a lattice point (referred to as a gridded area). A process of calculating the shape of the shape, a process of calculating a hollow figure of a shape obtained by hollowing out the gridded area in the solid pattern creation prohibition area, and a processing of setting the hollow figure as a solid pattern area. I have.

【0021】[0021]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0022】図1は本発明の第1の実施の形態であるプ
リント配線板の設計システムの構成概要図である。図1
に示すように、本発明のプリント配線板の設計システム
は、プリント配線板の配線パターンの設計データを磁気
記憶媒体読み取り装置等により入出力する記憶手段12
0と、キーボードやマウスあるいは通信手段から操作指
令を入力する入出力部130を有する。通信手段では通
信回線から、設計結果のプリント配線板の配線パターン
とベタパターンのデータを出力できる。また、CRTデ
ィスプレイ装置あるいは液晶ディスプレイ装置などの表
示手段110と、操作者からの操作指令を受け取る入力
画面を表示手段110に表示させ、操作者から受け取っ
たデータを記憶する操作入力手段101と操作者が指定
した前記配線パターン間の間隔値データを記憶し、操作
者の指定によるベタパターン作成領域と部品搭載パッド
の間に必要な間隔値を記録する間隔値指定記録手段10
2と、操作者が指定し作成されるベタパターンのネット
名を記録するネット名記録手段103と、操作者の指定
によるベタパターン作成領域の領域分割処理を行い、部
品搭載パッドの領域およびその周りの領域のベタパター
ン作成禁止領域を作成し、該禁止領域を避け、また配線
パターンから設計基準で定めた必要間隔でベタパターン
を作成するベタパターン計算手段104とを含み記録媒
体に記したプログラムの制御により動作するコンピュー
タ100と、から構成されている。
FIG. 1 is a schematic diagram showing the configuration of a printed wiring board design system according to a first embodiment of the present invention. FIG.
As shown in the figure, the printed wiring board design system of the present invention comprises a storage unit 12 for inputting / outputting design data of a wiring pattern of a printed wiring board by using a magnetic storage medium reader or the like.
0 and an input / output unit 130 for inputting an operation command from a keyboard, a mouse, or communication means. The communication means can output the data of the wiring pattern and the solid pattern of the printed wiring board as a design result from the communication line. Further, the display means 110 such as a CRT display device or a liquid crystal display device, and an input screen for receiving an operation command from the operator are displayed on the display means 110, and the operation input means 101 for storing data received from the operator and the operator. The interval value designation recording means 10 stores the interval value data between the wiring patterns designated by the operator and records the necessary interval value between the solid pattern creation area and the component mounting pad designated by the operator.
2, a net name recording means 103 for recording the net name of the solid pattern designated and created by the operator, and an area dividing process for the solid pattern creation area designated by the operator, and the component mounting pad area and its surroundings And a solid pattern calculation means 104 for creating a solid pattern creation prohibited area of the area, avoiding the prohibited area, and creating a solid pattern from the wiring pattern at a required interval determined by a design standard. And a computer 100 that operates under control.

【0023】次に、本発明の第2の実施の形態であるプ
リント配線板のベタパターンの設計方法の第1の方法に
ついて図面を参照して詳細に説明する。
Next, a first method of designing a solid pattern of a printed wiring board according to a second embodiment of the present invention will be described in detail with reference to the drawings.

【0024】図2は本発明の第2の実施の形態であるプ
リント配線板のベタパターンの設計方法の第1の方法を
説明するためのフローチャートである。
FIG. 2 is a flow chart for explaining a first method of designing a solid pattern of a printed wiring board according to a second embodiment of the present invention.

【0025】本発明では、配線パターン設計完了後の基
板上の空き領域に以下の手順でシールド用のベタパター
ンを作成させる。まず、操作入力手段101が、磁気デ
ィスク記憶媒体読み取り装置等の記憶手段120、ある
いは入出力部130の一部であるインターネットの通信
回線などから、配線パターンの設計データと設計基準デ
ータ(設計格子の間隔値,層面毎の配線パターン間の必
要間隔値)を読み込む(STEP0)。
According to the present invention, a solid pattern for shielding is created in the empty area on the substrate after the completion of the wiring pattern design in the following procedure. First, the operation input unit 101 receives the wiring pattern design data and the design reference data (design grid data) from the storage unit 120 such as a magnetic disk storage medium reading device, or the Internet communication line which is a part of the input / output unit 130. An interval value and a required interval value between wiring patterns for each layer surface are read (STEP 0).

【0026】次に、操作入力手段101が、配線板の配
線パターンなどのイメージを表示手段110に表示す
る。そして、操作者から入出力部130の一部であるキ
ーボードやマウスなどの操作により、ベタパターン作成
領域と、そのベタパターン作成領域のネット名を受け取
り、ネット名記録手段103に記録する(STEP
1)。
Next, the operation input means 101 displays an image such as a wiring pattern of the wiring board on the display means 110. Then, the solid pattern creation area and the net name of the solid pattern creation area are received from the operator by operating a keyboard, a mouse, or the like, which is a part of the input / output unit 130, and are recorded in the net name recording means 103 (STEP).
1).

【0027】次に、操作入力手段101が、操作者のキ
ーボード入力から、部品搭載パッドからベタパターンま
での間隔値の指定を受け取りそれを間隔値指定記録手段
102に記録する。
Next, the operation input means 101 receives designation of an interval value from the component mounting pad to the solid pattern from the keyboard input of the operator, and records it in the interval value designation recording means 102.

【0028】次に、操作入力手段101が、操作者か
ら、層面毎のレジスト印刷ずれの値を受け取り、その値
を設計基準データに層面毎に登録されている配線パター
ン間の間隙値に加える計算をする。その結果を、部品搭
載パッドからベタパターンまでの必要最小間隔値とし、
間隔値指定記録手段102に記録する。こうする理由
は、基板製造時の部品搭載パッドから作成させるレジス
ト逃げの印刷時のずれによって、ベタパターンが露出す
る可能性があるのを回避させるためである。ここで、内
層面については、レジストを印刷しないためにレジスト
の印刷ずれを考慮する必要がないので、内層面について
はレジスト印刷ずれの値の指定を行わないが、その場合
は、操作入力手段101が、設計基準データに登録され
ている間隔値のみを間隔値指定記録手段102に記録す
る(STEP2)。
Next, the operation input means 101 receives from the operator the value of the resist printing deviation for each layer surface, and adds the value to the gap value between the wiring patterns registered for each layer surface in the design reference data. do. The result is defined as the minimum required spacing value from the component mounting pad to the solid pattern,
It is recorded in the interval value designation recording means 102. The reason for this is to avoid the possibility that a solid pattern may be exposed due to a shift during printing of a resist escape created from a component mounting pad during board manufacturing. Here, for the inner layer surface, since the resist is not printed, it is not necessary to consider the printing deviation of the resist. Therefore, the value of the resist printing deviation is not specified for the inner layer surface. Records only the interval value registered in the design reference data in the interval value designation recording means 102 (STEP 2).

【0029】次に、操作入力手段101は、表示手段1
10に、ベタパターンの最小発生サイズの入力画面とメ
ニューを表示し、操作者にそのメニューをマウスで選択
させるか、または、その最小サイズの数値をキーボード
から入力させる(STEP3)。
Next, the operation input means 101 is connected to the display means 1.
10 displays an input screen and a menu of the minimum generation size of the solid pattern, and allows the operator to select the menu with a mouse or to input a numerical value of the minimum size from a keyboard (STEP 3).

【0030】次に、操作入力手段101が、操作者から
マウス操作にてベタパターン作成領域(矩形領域aと呼
ぶ)を指定する指令を受け取り、操作入力手段101の
作成領域指定データに記録する(STEP4)。
Next, the operation input means 101 receives a command for designating a solid pattern creation area (referred to as a rectangular area a) by a mouse operation from the operator, and records it in the creation area designation data of the operation input means 101 ( (STEP 4).

【0031】次に、ベタパターン計算手段104が、ま
ず、矩形領域aを、コンピュータのメモリ容量等から定
まるコンピュータが1回に処理できる領域(処理可能領
域と呼ぶ)と比較する。矩形領域aが、処理できる矩形
の大きさを越えた場合には、矩形領域aを、処理できる
大きさの矩形で領域分割する処理(領域分割処理と呼
ぶ)を行う(STEP5)。次に、ベタパターン計算手
段104が、領域分割された領域内に存在する部品搭載
パッド及び部品取り付け穴に、ベタパターンが作成され
ないように、その大きさに間隔値指定記録手段102に
記録された値分のレジストの印刷ズレも考慮されたベタ
パターン作成禁止領域を作成する(STEP6)。
Next, the solid pattern calculation means 104 first compares the rectangular area a with an area which can be processed at one time by the computer (referred to as a processable area) determined by the memory capacity of the computer. If the rectangular area a exceeds the size of a rectangle that can be processed, a process of dividing the rectangular area a into rectangles of a size that can be processed (referred to as area division processing) is performed (STEP 5). Next, the solid pattern calculation unit 104 records the size of the component mounting pad and the component mounting hole existing in the divided region in the interval value designation recording unit 102 so that a solid pattern is not created. A solid pattern creation prohibited area is created in consideration of the printing shift of the resist corresponding to the value (STEP 6).

【0032】次に、ベタパターン計算手段104が、領
域分割された領域について、設計基準データで指定され
た最小格子で囲まれる領域を基本格子領域(以降、矩形
cという)として、各矩形c毎に、その矩形cがベタパ
ターン作成禁止領域に重なっていないか、また、その矩
形cに隣接する第2の矩形cを調べ、第2の矩形c内に
存在するベタパターンにその矩形cが接触していないか
をチェックする処理を以下のように行う。すなわち、ベ
タパターン計算手段104が、領域分割された領域中の
各矩形c毎に、その矩形cがベタパターン作成禁止領域
であるか否かを確認する。その矩形cがベタパターン作
成禁止領域でなければ、次に、ベタパターン計算手段1
04がその矩形cとそれに隣接する第2の矩形cに配線
パターンがあるか無いかを確認する。そこで、その矩形
cと第2の矩形cに配線パターンが無い場合に、矩形c
データに、ベタパターン発生可能フラグ(以降、単にベ
タ可能フラグと呼び、ベタパターンをその矩形cに設定
可能であることを意味する)をセットする。
Next, the solid pattern calculation means 104 determines, for each of the rectangles c, a region surrounded by the minimum lattice specified by the design reference data as a basic lattice region (hereinafter referred to as a rectangle c). In addition, it is checked whether or not the rectangle c overlaps the solid pattern creation prohibition area, and the second rectangle c adjacent to the rectangle c is checked, and the rectangle c contacts the solid pattern existing in the second rectangle c. The process of checking whether or not it has been performed is performed as follows. That is, the solid pattern calculation unit 104 checks, for each rectangle c in the divided area, whether or not the rectangle c is a solid pattern creation prohibited area. If the rectangle c is not the solid pattern creation prohibited area, then the solid pattern calculation means 1
04 checks whether there is a wiring pattern in the rectangle c and the second rectangle c adjacent thereto. Therefore, if there is no wiring pattern between the rectangle c and the second rectangle c, the rectangle c
A solid pattern generation possible flag (hereinafter simply referred to as a solid possibility flag, which means that a solid pattern can be set to the rectangle c) is set in the data.

【0033】また、矩形cがベタパターン作成禁止領域
にない場合に、矩形cに配線パターンが存在しても、そ
れが、ベタパターン作成領域と同じネット名の配線パタ
ーンだけがある場合は、その配線パターンに重なるベタ
パターンを作成しても良い。そのためその配線パターン
のネット名を確認する。すなわち、その配線パターンの
ネット名が、ベタパターン作成領域のネット名と同一で
ある場合にも、ベタ可能フラグを矩形cデータにセット
する(STEP7)。
When the rectangle c is not in the solid pattern creation prohibited area, and there is a wiring pattern in the rectangle c, if there is only a wiring pattern with the same net name as the solid pattern creation area, the A solid pattern overlapping the wiring pattern may be created. Therefore, the net name of the wiring pattern is checked. That is, even when the net name of the wiring pattern is the same as the net name of the solid pattern creation area, the solid possible flag is set in the rectangular c data (STEP 7).

【0034】次に、ベタパターン計算手段104が、よ
り詳細に矩形cと配線パターンの間隔を調べ、矩形cデ
ータにベタ可能フラグを再設定する処理を行う(STE
P8)。次に、STEP9として、ベタパターン計算手
段104が、第1の段階の処理として、矩形領域aの領
域分割された領域の左上の格子から右下の格子に向かっ
て矩形cを探索し、ベタ可能フラグがセットされている
矩形cから成る領域で、最小サイズ(バイアホールを設
置できる大きさ)以上の領域を抽出し、その領域の各矩
形cをベタパターンが確定した領域(銅箔矩形dとい
う)として記録する。
Next, the solid pattern calculating means 104 checks the interval between the rectangle c and the wiring pattern in more detail, and performs a process of resetting the solid possible flag in the rectangle c data (STE).
P8). Next, in STEP 9, the solid pattern calculation means 104 searches for a rectangle c from the upper left grid to the lower right grid of the rectangularly divided area a as the processing of the first stage, and the solid c is calculated. An area having a size larger than the minimum size (size in which a via hole can be set) is extracted from the area composed of the rectangle c in which the flag is set. ).

【0035】次に、第2の処理段階として、作成された
ベタパターン領域(銅箔矩形dの集合)に隣接する矩形
領域cにベタ可能フラグがセットされているなら、その
矩形領域cもベタパターン領域に加えることでベタパタ
ーン領域を拡大させる処理を行う。
Next, as a second processing step, if a solid possible flag is set in a rectangular area c adjacent to the created solid pattern area (a set of copper foil rectangles d), the rectangular area c is also solid. A process of expanding the solid pattern area by adding the pattern area to the pattern area is performed.

【0036】こうして、このベタパターンは、それが他
のベタパターン領域から孤立しないために他の層面のベ
タパターンとバイアホールで接続できる幅の広い箇所が
1箇所以上あるベタパターンが作成できる。
Thus, since the solid pattern is not isolated from other solid pattern areas, a solid pattern having one or more wide portions that can be connected to the solid pattern on the other layer surface via holes can be formed.

【0037】この領域分割された領域内の全矩形cの処
理が終了すれば、次に、ベタパターン計算手段104
が、各層面内で連結するベタパターンを1つのベタパタ
ーンとして区別するために1つのベタパターンの各ベタ
矩形dに同一のベタ矩形番号を付す。また、ベタ矩形d
毎に、ネット名記録手段103に記録されているネット
名を割り付け、ベタ矩形dの各辺がベタパターンの輪郭
であるか否かを計算する(STEP10)。
When the processing of all the rectangles c in the divided area is completed, the solid pattern calculating means 104
However, the same solid rectangle number is assigned to each solid rectangle d of one solid pattern in order to distinguish solid patterns connected in each layer plane as one solid pattern. Also, solid rectangle d
Each time, a net name recorded in the net name recording means 103 is assigned, and it is calculated whether or not each side of the solid rectangle d is a contour of a solid pattern (STEP 10).

【0038】次に、STEP11〜STEP12は、ベ
タパターンの端がプリント配線板の基材から剥がれにく
くするためにその輪郭の角を鈍角にする面取り処理の三
角形のベタパターンの追加処理を行う。また、三角形の
ベタパターンの追加処理を行う領域を確保するために、
ベタパターンから矩形c単位のベタパターンを除去する
処理を行う。
Next, in STEP11 to STEP12, in order to make it difficult for the edge of the solid pattern to be peeled off from the base material of the printed wiring board, a process of adding a triangular solid pattern of a chamfering process in which the corner of the contour is obtuse is performed. In addition, in order to secure an area for performing additional processing of a triangular solid pattern,
A process of removing a solid pattern in units of rectangle c from the solid pattern is performed.

【0039】格子領域のベタパターンを除去した場合
は、再び、STEP11からSTEP12までの処理を
繰り返す。STEP13では、作成したベタパターンの
輪郭線を計算する。以上のSTEP6からSTEP13
までの処理を各分割領域毎に行う。全分割領域の処理が
終了した場合にはSTEP1に戻り、操作入力手段10
1が、操作者の次の指令を待つ。
When the solid pattern in the lattice area has been removed, the processing from STEP 11 to STEP 12 is repeated. In STEP 13, the contour of the created solid pattern is calculated. STEP6 to STEP13 above
Are performed for each divided area. When the processing for all the divided areas is completed, the process returns to STEP 1 and the operation input means
1 waits for the next command from the operator.

【0040】次に、具体例を用いて上記のベタパターン
の設計方法の第1の方法について、図1〜図15を参照
してさらに詳細に説明する。
Next, the first method of designing a solid pattern will be described in more detail with reference to FIGS.

【0041】図2に示すように、STEP0において、
配線パターンのデータを読み込み、設計格子の間隔値
や、異ネット名の配線パターン間の距離を入力し設計基
準データとして記録する。
As shown in FIG. 2, in STEP 0,
The data of the wiring pattern is read, and the interval value of the design grid and the distance between the wiring patterns of different net names are input and recorded as design reference data.

【0042】STEP1において、操作入力手段101
は、操作者からベタパターン作成領域のネット名をキー
ボードから受け取り、ネット名記録手段103に記録す
る。
In STEP 1, the operation input means 101
Receives the net name of the solid pattern creation area from the operator from the keyboard and records it in the net name recording means 103.

【0043】STEP2において、操作入力手段101
は、部品搭載パッドの配線パターンからベタパターンま
での許容距離を操作者のキーボード操作により受け取
り、間隔値指定記録手段102に記録する。なお、ここ
で操作者から禁止領域の指定入力を受け取らない場合
も、デフォルト値として、設計基準データに記録されて
いる異ネット名の配線パターン間の距離を間隔値指定記
録手段102に記録しておく。
In STEP 2, the operation input means 101
Receives the allowable distance from the wiring pattern of the component mounting pad to the solid pattern by a keyboard operation of the operator, and records the distance in the interval value designation recording means 102. Here, even when the designation input of the prohibited area is not received from the operator, the distance between the wiring patterns of different net names recorded in the design reference data is recorded in the interval value designation recording means 102 as a default value. deep.

【0044】これは、操作入力手段101が、図3に示
すように、操作者に部品搭載パッド1の周囲に作成する
矩形状のベタパターン発生禁止領域2の境界線から部品
搭載パッド1までの距離3をキーボードから入力させ、
それをベタパターン発生禁止領域を生成する間隔値指定
記録手段102に記憶する。
As shown in FIG. 3, the operation input means 101 provides the operator with a command from the boundary of the rectangular solid pattern generation prohibition area 2 created around the component mounting pad 1 to the component mounting pad 1. Input distance 3 from the keyboard,
This is stored in the interval value designation recording means 102 for generating the solid pattern generation prohibited area.

【0045】次に、操作入力手段101が、操作者か
ら、層面毎のレジスト印刷ずれの値を受け取り、その値
を設計基準データに層面毎に登録されている配線パター
ン間の間隙値に加える計算をする。その結果を、部品搭
載パッドからベタパターンまでの必要最小間隔値とし、
間隔値指定記録手段102に記録する。
Next, the operation input means 101 receives, from the operator, the value of the resist printing deviation for each layer surface, and adds the value to the gap value between the wiring patterns registered for each layer surface in the design reference data. do. The result is defined as the minimum required spacing value from the component mounting pad to the solid pattern,
It is recorded in the interval value designation recording means 102.

【0046】これは、後のSTEP6において、部品搭
載パッドからその指定した距離の範囲までの禁止領域を
計算するためのものである。
This is for calculating a prohibited area from the component mounting pad to the range of the designated distance in STEP 6 later.

【0047】STEP3において、操作入力手段101
は、ベタパターンの最小発生サイズの領域を、XY方向
の格子数で指定された矩形領域bとして、操作者のキー
ボードあるいはマウス操作から受け取る。
In STEP 3, the operation input means 101
Receives the area of the minimum occurrence size of the solid pattern as a rectangular area b specified by the number of grids in the XY directions from the keyboard or mouse operation of the operator.

【0048】ここで、この最小サイズの矩形領域bを指
定する理由は、従来、異ネット名の配線パターンの間隔
の条件を満たせばベタパターンを作成していたために、
極細なベタパターンが作成されていた問題を、作成する
ベタパターンのサイズの下限を与える事で解消するため
である。
Here, the reason why the rectangular area b having the minimum size is designated is that a solid pattern is conventionally created if the condition of the wiring pattern of a different net name is satisfied.
This is to solve the problem of creating an extremely fine solid pattern by giving a lower limit to the size of the solid pattern to be created.

【0049】図4により、ベタパターンの最小発生サイ
ズの矩形領域bの入力方法を説明する。先ず、操作入力
手段101が、表示手段110のウィンドウにプリント
配線板の配線パターンを表示し、そのウィンドウに加え
て、表示手段110に補助ウィンドウを表示し、その補
助ウィンドウにXY座標平面と格子点5を表示する。そ
して、操作者が格子点から格子点までマウスをドラッグ
することで、最小発生サイズの矩形領域b(符号6示
す)を指定すると、操作入力手段101がそれを記憶す
る。
Referring to FIG. 4, a method of inputting a rectangular area b having a minimum solid pattern generation size will be described. First, the operation input unit 101 displays the wiring pattern of the printed wiring board on the window of the display unit 110, displays an auxiliary window on the display unit 110 in addition to the window, and displays the XY coordinate plane and grid points on the auxiliary window. 5 is displayed. Then, when the operator designates a rectangular area b (indicated by reference numeral 6) having the minimum occurrence size by dragging the mouse from one grid point to another, the operation input unit 101 stores the specified area.

【0050】STEP4において、操作入力手段101
が、プリント配線板の配線パターンを表示手段110の
画面に表示する。そして、操作者がマウスのドラッグ操
作により、ベタパターンを作成させる矩形領域aを指定
し、それをベタパターン作成領域として操作入力手段1
01が読み込む。ここで、矩形領域a(符号7で示す)
を図5に示す。
In STEP 4, the operation input means 101
Displays the wiring pattern of the printed wiring board on the screen of the display means 110. Then, the operator designates a rectangular area a in which a solid pattern is to be created by a drag operation of a mouse, and designates the rectangular area a as a solid pattern creating area.
01 reads. Here, a rectangular area a (indicated by reference numeral 7)
Is shown in FIG.

【0051】次に、ベタパターン計算手段104が、こ
の矩形領域aを縦横1格子の矩形c(符号8で示す)で
分割する。ここで、矩形cの数が、コンピュータのメモ
リサイズなどに依存し定まるコンピュータが1回に処理
できる領域(これはプログラムに既定値を記録する)以
上になった場合、以下のSTEP5の処理により、ベタ
パターン計算手段104が領域を分割する。
Next, the solid pattern calculation means 104 divides the rectangular area a into a rectangular grid c (indicated by reference numeral 8) having one grid vertically and horizontally. Here, if the number of rectangles c exceeds an area that can be processed by the computer at one time (this is a default value recorded in a program), which depends on the memory size of the computer, etc., The solid pattern calculation means 104 divides the area.

【0052】次に、STEP5において、ベタパターン
計算手段104が、図6(a)のようにSTEP4で指
定された矩形領域aが1回のベタパターン作成処理で扱
える領域数を越えた場合には、矩形領域a(符号7)
を、図6(b)に示す短冊領域のような領域A(符号1
0),領域B(符号11),領域C(符号12)で表す
領域に分割する。これは、1回に処理できる領域に、す
なわち、複数の作成処理領域に分割し、各分割領域同士
はその境界で重複する部分を有し、その重なる部分の幅
は、STEP3で設定した矩形領域bの寸法あるいは矩
形cのサイズのいずれか大きい方の寸法の2倍を重複さ
せた作成処理領域に分割処理する。
Next, in STEP 5, when the solid pattern calculation means 104 determines that the rectangular area a specified in STEP 4 exceeds the number of areas that can be handled in one solid pattern creation process as shown in FIG. , Rectangular area a (reference numeral 7)
To an area A (reference numeral 1) such as a strip area shown in FIG.
0), area B (reference numeral 11), and area C (reference numeral 12). This is divided into regions that can be processed at one time, that is, divided into a plurality of creation processing regions, and each divided region has a portion that overlaps at its boundary, and the width of the overlapping portion is the rectangular region set in STEP 3. Division processing is performed on a creation processing area in which twice the larger dimension of the dimension b or the rectangle c, whichever is larger, is overlapped.

【0053】この幅で重ねた理由は、最小サイズの矩形
領域bのベタパターンが作成処理領域の端に存在する場
合に、その端で隣接する作成処理領域でも、その最小サ
イズの矩形領域bを確認できるように、その最小サイズ
の矩形領域を共有できるようにするために重なる領域を
設けたのである。また、最小サイズの矩形領域の2倍で
重複させたのは、最小サイズの矩形領域の位置が作成処
理領域端からその幅程度の位置でずれても、まだ、両側
の作成処理領域で最小サイズの矩形領域を共有し確認で
きる様にするためである。なお、図6の符号9は既存の
禁止領域を示す。
The reason for the overlapping with this width is that when the solid pattern of the rectangular area b having the minimum size exists at the end of the creation processing area, the rectangular area b having the minimum size is also added to the creation processing area adjacent at that end. As can be seen, overlapping areas are provided so that the smallest rectangular area can be shared. Also, the reason why the overlap is made twice as large as the minimum-size rectangular area is that even if the position of the minimum-size rectangular area is shifted from the end of the creation processing area by about the width thereof, the minimum size of the creation processing area on both sides is still small. This is for sharing and confirming the rectangular area of. Note that reference numeral 9 in FIG. 6 indicates an existing prohibited area.

【0054】次に、STEP6において、ベタパターン
計算手段104が、指定領域内に存在する部品のパッド
及び取り付け穴に対して、部品のパッドの大きさと、取
り付け穴径のそれぞれに間隔値を加え指定記録手段に記
録された値分の大きさのベタパターン作成禁止領域を作
成する。
Next, in STEP 6, the solid pattern calculation means 104 specifies the pad size and the mounting hole of the component in the specified area by adding an interval value to each of the size of the component pad and the mounting hole diameter. A solid pattern creation prohibited area having a size corresponding to the value recorded in the recording means is created.

【0055】STEP7において、ベタパターン計算手
段104が、作成処理領域の左上の矩形cから順に、左
の矩形cから右の矩形cまで処理するループと、次に上
の矩形cから下の矩形cまで処理するループとによる図
7に示す二重ループで各矩形cの矩形cベタ可能フラグ
設定処理を行う。配線パターンと接触しているか否かを
確認する処理を行う。禁止領域と重ならない矩形cに関
して、その矩形cが隣接する他の矩形c内に配線パター
ンが無い場合、あるいは、配線パターンがあっても、そ
れがネット名記録手段に記録されたネット名と同じネッ
ト名の配線パターンである場合に、その矩形cを記憶す
るデータにベタ可能フラグを記録する。図8の符号18
はベタ可能フラグ設定領域、符号17はネット名が同じ
配線パターンを示す。また符号16は配線パターンを示
す。
In STEP 7, a loop in which the solid pattern calculation means 104 processes the left rectangle c to the right rectangle c in order from the upper left rectangle c of the creation processing area, and a next rectangle c from the upper rectangle c to the lower rectangle c The rectangle c solid possible flag setting process of each rectangle c is performed in a double loop shown in FIG. A process for confirming whether or not the wiring pattern is in contact is performed. Regarding the rectangle c that does not overlap the prohibited area, if there is no wiring pattern in another rectangle c adjacent to the rectangle c, or if there is a wiring pattern, it is the same as the net name recorded in the net name recording means. If the wiring pattern is the net name, a solid flag is recorded in the data storing the rectangle c. Reference numeral 18 in FIG.
Indicates a solid flag setting area, and reference numeral 17 indicates a wiring pattern having the same net name. Reference numeral 16 indicates a wiring pattern.

【0056】矩形cのネット名がネット名記録手段10
3に記録されたネット名と異なる場合、あるいは矩形c
が禁止領域と重なる場合に、矩形cを記憶するデータに
銅箔不可能フラグを記録する。ベタパターン計算手段1
04は、作成処理領域内の全ての矩形cに同じ処理を繰
り返す。
The net name of the rectangle c is the net name recording means 10
If it is different from the net name recorded in 3 or a rectangle c
, Overlaps the prohibited area, a copper foil impossible flag is recorded in the data storing the rectangle c. Solid pattern calculation means 1
Step 04 repeats the same processing for all rectangles c in the creation processing area.

【0057】STEP8で、ベタパターン計算手段10
4が、図7に示す順で、矩形cを処理し、その矩形を記
憶するデータに、以下の手順で、ベタ可能フラグの再設
定処理を行う。ここではSTEP7でベタ可能フラグを
セットできなかった矩形cに対して、矩形cと隣接する
矩形c中の配線パターンとのより詳細な干渉チェック処
理を行う。すなわち、矩形cと、それに隣接する矩形c
中に存在する配線パターンとの距離を計算し、その距離
が最小間隙値よりも小さい場合に干渉ありとするチェッ
ク処理を行う。
In STEP 8, the solid pattern calculating means 10
4 processes the rectangle c in the order shown in FIG. 7, and performs a solid flag reset process on the data storing the rectangle in the following procedure. Here, a more detailed interference check process between the rectangle c and the wiring pattern in the adjacent rectangle c is performed on the rectangle c for which the solid possible flag could not be set in STEP7. That is, a rectangle c and its adjacent rectangle c
The distance to the wiring pattern existing therein is calculated, and if the distance is smaller than the minimum gap value, a check process is performed to determine that there is interference.

【0058】すなわち、各矩形c毎に、それに隣接する
矩形c中の配線パターンとの干渉チェック処理を行う。
この時、ネット名記録手段103に作成すべきベタパタ
ーンのネット名が記録されている場合は、そのネット名
と同じネット名の配線パターンが干渉しても、それはエ
ラーとしない。異なるネット名の配線パターンと干渉し
ている場合はエラーとする。
That is, for each rectangle c, an interference check process with the wiring pattern in the rectangle c adjacent thereto is performed.
At this time, when the net name of the solid pattern to be created is recorded in the net name recording means 103, even if a wiring pattern having the same net name as the net name interferes, it is not an error. If it interferes with a wiring pattern with a different net name, it is an error.

【0059】ネット名記録手段103にネット名が記録
されていない場合は、矩形cに隣接する矩形c中のすべ
ての配線パターンとの干渉チェック処理を行い、干渉が
ある場合はエラーとする。干渉チェック処理でエラーが
発生した場合には、次の矩形cのチェック処理へ進む。
エラーが発生しなかった場合は、その矩形cにベタ可能
フラグをセットし、次の矩形cの処理に移る。
If no net name is recorded in the net name recording means 103, interference check processing is performed on all wiring patterns in the rectangle c adjacent to the rectangle c. If there is interference, it is determined that an error has occurred. If an error occurs in the interference check processing, the process proceeds to the check processing for the next rectangle c.
If no error has occurred, a solid flag is set for the rectangle c, and the process proceeds to the next rectangle c.

【0060】STEP9においては、ベタパターン計算
手段104が、以下のようにして、作成処理領域内の領
域でベタ可能フラグが立っている領域内にSTEP3で
設定した最小発生サイズの矩形領域bを1箇所以上包含
し得る領域を探索し、その領域をベタパターンの設置領
域とする処理を行う。
In STEP 9, the solid pattern calculation means 104 sets the rectangular area b having the minimum generation size set in STEP 3 in the area where the solid possible flag is set in the area in the creation processing area as follows. A search is made for an area that can be included in more than one place, and that area is set as a solid pattern installation area.

【0061】この処理は以下の2段階に分けて行う。最
初の段階では、最小サイズの矩形領域bを包含するベタ
パターン領域を確保する。このようにしてベタパターン
内に最小発生サイズの矩形領域b以上の領域を1箇所以
上確保するのは、後にその領域にバイアホールを形成し
そのベタパターンを他の層面のベタパターンと接続でき
るからである。次の段階では、最小サイズの矩形領域b
以上の領域から、その領域につながる銅箔領域を含む領
域まで拡大させ形成する。
This process is performed in the following two stages. In the first stage, a solid pattern area including the rectangular area b of the minimum size is secured. The reason why one or more areas of the rectangular area b or more having the minimum occurrence size are secured in the solid pattern in this way is that a via hole is formed in that area later and the solid pattern can be connected to the solid pattern on another layer surface. It is. In the next stage, the minimum size rectangular area b
From the above-described region, the region is expanded to a region including a copper foil region connected to the region.

【0062】最初の段階の処理としては、ベタパターン
計算手段104が、作成処理領域内の矩形cを図7の順
に選び、その矩形cを基準とし、図9に示すように、そ
の矩形c(符号8で示す)を最左上とした矩形領域b
(符号6で示す)の全ての矩形cにベタ可能フラグが立
っているか否かをチェックする処理を行う。例として、
図9では、矩形領域b(符号6)の大きさが矩形c(符
号8)の3×3倍の場合、矩形cを最左上とする全格子
(3×3=9個)全てにベタ可能フラグがある場合に、
その矩形cを最左上とする矩形領域b内の全ての矩形c
に銅箔確定フラグをセットする。このフラグがセットさ
れた矩形cをベタ矩形dと呼ぶ。なお、図9の符号19
はベタ可能フラッグが立っている領域を示す。
In the first stage, the solid pattern calculation means 104 selects the rectangles c in the creation processing area in the order shown in FIG. 7, and based on the rectangles c, as shown in FIG. (Indicated by reference numeral 8) is the rectangular area b
A process is performed to check whether or not a solid flag is set for all rectangles c (indicated by reference numeral 6). As an example,
In FIG. 9, when the size of the rectangular area b (symbol 6) is 3 × 3 times the size of the rectangle c (symbol 8), all the grids (3 × 3 = 9) with the rectangle c at the upper left can be solid. If there are flags,
All rectangles c in the rectangular area b with the rectangle c at the upper left
To set the copper foil confirmation flag. The rectangle c with this flag set is called a solid rectangle d. Note that reference numeral 19 in FIG.
Indicates an area where a solid flag is set.

【0063】こうして、第1段階において、矩形領域a
内の全ての矩形cについて矩形領域bの範囲のベタ可能
フラグの確認処理をする。
Thus, in the first stage, the rectangular area a
For all the rectangles c, the solid possible flag in the range of the rectangular area b is checked.

【0064】次に、第2段階において、ベタパターン計
算手段104は、再度、矩形領域aの作成処理領域内の
矩形cを、図7の順に、左側の列から右側の列にかけ
て、それぞれの列を上から下に走査し矩形cを選び、そ
の各矩形cに対して以下の処理を行い、第1段階で確保
したベタパターンを成長させる。すなわち、この処理で
は、ベタ可能フラグが立っている矩形cに対して、図1
0(a)〜図10(d)に示すようにその上下左右にベ
タ矩形dが接している場合には、その矩形cに銅箔確定
フラグをセットする。
Next, in the second stage, the solid pattern calculation means 104 again converts the rectangle c in the creation processing area of the rectangular area a from the left column to the right column in the order of FIG. Is scanned from top to bottom to select a rectangle c, and the following processing is performed on each rectangle c to grow the solid pattern secured in the first stage. That is, in this processing, the rectangle c on which the solid possible flag is set is
As shown in FIG. 10 (a) to FIG. 10 (d), when the solid rectangle d is in contact with the upper, lower, left and right sides, the copper foil determination flag is set in the rectangle c.

【0065】ベタパターン計算手段104は、この処理
を矩形領域a内の全ての矩形cに対して行った後に、そ
の処理において、いずれかの矩形cに新しくベタ矩形フ
ラグを設定した場合は、再び、矩形領域a内の全部の矩
形cに対してこの処理(第2段階処理)を繰り返す。
After performing this processing for all the rectangles c in the rectangular area a, the solid pattern calculation means 104 again sets a new solid rectangle flag for any of the rectangles c in the processing. This process (second stage process) is repeated for all the rectangles c in the rectangular area a.

【0066】矩形領域内の全ての矩形cについて第2段
階の処理において、ベタ矩形dの増加がなくなった場合
は、次の処理に進む。すなわち、矩形cのベタ可能フラ
グを消去し、次のSTEP10に進む。
In the second-stage processing for all the rectangles c in the rectangular area, if the increase of the solid rectangle d has stopped, the process proceeds to the next processing. That is, the solid enable flag of the rectangle c is deleted, and the process proceeds to the next STEP 10.

【0067】STEP10において、ベタパターン計算
手段104は、矩形領域aの作成処理領域内の矩形c
を、図7の順に、左側の列から右側の列にかけて、それ
ぞれの列を上から下に走査し矩形cを選び、その各矩形
cに対して、その矩形cがベタ矩形dであるものには、
ベタ矩形番号の割り当て処理を行う。
In STEP 10, the solid pattern calculation means 104 determines whether the rectangular c
From the left column to the right column in the order of FIG. 7, and scan each column from top to bottom to select a rectangle c. For each rectangle c, the rectangle c is a solid rectangle d. Is
A solid rectangle number is assigned.

【0068】この番号の割り当て処理は、互いに連結す
るのベタ矩形dに同じベタ矩形番号を与えることであ
る。
This number assignment process is to give the same solid rectangle number to the solid rectangles d connected to each other.

【0069】ベタ矩形dにベタ矩形番号を割り当てる方
法を図11を参照して説明する。
A method of assigning a solid rectangle number to the solid rectangle d will be described with reference to FIG.

【0070】図11(a)は次のような条件の新規に割
り当てる場合である。 (1)矩形cが、ベタ矩形dである。 (2)矩形cが、ベタ矩形番号が未決定である。 (3)矩形cの上と左の格子がベタ矩形dでない。 この場合には、新規のベタ矩形番号を計算し、そのベタ
矩形番号を、そのベタ矩形dのデータに記録する。
FIG. 11A shows a case where the following conditions are newly assigned. (1) The rectangle c is a solid rectangle d. (2) For the rectangle c, the solid rectangle number has not been determined. (3) The grid on the upper and left sides of the rectangle c is not a solid rectangle d. In this case, a new solid rectangle number is calculated, and the solid rectangle number is recorded in the data of the solid rectangle d.

【0071】図11(b)は、次のような条件の既存の
ベタ矩形番号を割り当てる場合である。 (1)矩形cが、ベタ矩形dである。 (2)矩形cが、ベタ矩形番号が未決定である。 (3)矩形cの上と左のどちらか1つがベタ矩形dであ
りベタ矩形番号を持っているか、上と左のどちらもベタ
矩形dであって同じベタ矩形番号を持っている。この場
合には、既存のベタ矩形番号を、そのベタ矩形dのデー
タに記録する。
FIG. 11B shows a case where an existing solid rectangle number under the following conditions is assigned. (1) The rectangle c is a solid rectangle d. (2) For the rectangle c, the solid rectangle number has not been determined. (3) Either one of the upper and left sides of the rectangle c is a solid rectangle d and has a solid rectangle number, or both the upper and left sides are a solid rectangle d and have the same solid rectangle number. In this case, the existing solid rectangle number is recorded in the data of the solid rectangle d.

【0072】図11(c)は、次のような条件の2種類
のベタ矩形dを連結する場合である。 (1)矩形cが、ベタ矩形dである。 (2)矩形cが、ベタ矩形番号が未決定である。 (3)矩形cの上と左の格子がどちらもベタ矩形dであ
り、異なるベタ矩形番号を持っている。この場合には、
ベタ矩形番号の小さいものに統一して、ベタ矩形dにベ
タ矩形番号を記録し、また、大きい方のベタ矩形番号を
記録した既存のベタ矩形dには、小さい方のベタ矩形番
号に更新し記録する。
FIG. 11C shows a case where two types of solid rectangles d are connected under the following conditions. (1) The rectangle c is a solid rectangle d. (2) For the rectangle c, the solid rectangle number has not been determined. (3) Both the upper and left grids of the rectangle c are solid rectangles d, and have different solid rectangle numbers. In this case,
The solid rectangle number is unified to the smaller solid rectangle number, the solid rectangle number is recorded in the solid rectangle d, and the existing solid rectangle d in which the larger solid rectangle number is recorded is updated to the smaller solid rectangle number. Record.

【0073】次に、ベタパターン計算手段104は、矩
形領域a中の矩形cを図7の順に選び、その矩形cがベ
タ矩形dである場合、そのベタ矩形dの上下左右の辺が
ベタパターンの輪郭として必要な辺であるかのチェック
処理を行う。すなわち、以下の条件を満足するときにそ
の辺を記憶するデータにベタパターンの輪郭として必要
な辺と記録する。この条件は、結局は、ベタ矩形dのそ
の辺が隣接するベタ矩形dと共用していない辺であるか
を確認し、共用されていない場合は輪郭であると判定し
ているのである。図12は、ここで判定された有効な辺
をつなぎ合わせて輪郭を作成する手順を説明する図であ
る。
Next, the solid pattern calculation means 104 selects the rectangles c in the rectangular area a in the order shown in FIG. 7, and if the rectangle c is a solid rectangle d, the upper, lower, left and right sides of the solid rectangle d A check process is performed to determine whether or not the side is required as the outline of. That is, when the following condition is satisfied, the data that stores the side is recorded as the side required as the contour of the solid pattern. In this condition, after all, it is determined whether the side of the solid rectangle d is not shared with the adjacent solid rectangle d, and if it is not shared, it is determined that the side is a contour. FIG. 12 is a diagram illustrating a procedure for creating a contour by connecting the valid sides determined here.

【0074】先ず、処理する矩形cが、ベタ矩形dであ
る事は必須条件であり、その場合にのみ、以下の条件毎
に処理しその辺が輪郭として必要な辺か否かを判定す
る。 (1)処理する矩形cの上の矩形cがベタ矩形dでな
い。この場合には、上の辺を記憶するデータに輪郭とし
て必要な辺であると記録する。 (2)処理する矩形cの下の矩形cがベタ矩形dでな
い。この場合には、下の辺を輪郭として必要な辺とす
る。 (3)処理する矩形cの左の矩形cがベタ矩形dでな
い。この場合には、左の辺を輪郭として必要な辺とす
る。 (4)処理する矩形cの右の矩形cがベタ矩形dでな
い。この場合には、右の辺を輪郭として必要な辺とす
る。
First, it is an essential condition that the rectangle c to be processed is a solid rectangle d. Only in this case, processing is performed under the following conditions to determine whether or not the side is a side required as a contour. (1) The rectangle c above the rectangle c to be processed is not a solid rectangle d. In this case, the data that stores the upper side is recorded as a side that is necessary as a contour. (2) The rectangle c below the rectangle c to be processed is not a solid rectangle d. In this case, the lower side is set as a necessary side as a contour. (3) The rectangle c to the left of the rectangle c to be processed is not a solid rectangle d. In this case, the left side is a necessary side as a contour. (4) The rectangle c to the right of the rectangle c to be processed is not a solid rectangle d. In this case, the right side is set as a necessary side as a contour.

【0075】STEP11において、ベタパターン計算
手段104は、矩形cに三角形のベタパターン部分の追
加処理を行う。三角形のベタパターン部分の追加は矩形
cの上下左右に隣接して存在するベタ矩形dとの関係で
決まる。
In STEP 11, the solid pattern calculation means 104 adds a triangular solid pattern portion to the rectangle c. The addition of the triangular solid pattern portion is determined by the relationship with the solid rectangle d existing adjacent to the rectangle c at the top, bottom, left, and right sides.

【0076】以下、三角形のベタパターン部分の追加の
可否の判定基準を図12,図13の図面を参照して説明
する。
Hereinafter, a criterion for judging whether or not to add a triangular solid pattern portion will be described with reference to FIGS.

【0077】先ず、図12に関係を示す以下の条件それ
ぞれの場合には、その矩形cには、三角形のベタパター
ン部分の追加は不可能である。 (1)矩形cに削除履歴フラグ(以下で説明する)が立
っていない。 (2)矩形c(符号8)の上下左右に隣接するベタ矩形
d(符号20)がない場合(図12(a))。 (3)矩形cの上下左右に隣接する1カ所のみにベタ矩
形dがある場合(図12(b))。 (4)矩形cの上下左右に隣接する3カ所にベタ矩形d
が存在する場合(図12(c))。 (5)矩形cの上下左右に隣接する4カ所にベタ矩形d
が存在する場合(図12(d))。 (6)矩形cの上下左右に隣接する2カ所にベタ矩形d
が存在しそれが、上下や左右のように対抗する辺にベタ
矩形dが存在する場合(図12(e))。
First, under each of the following conditions showing the relationship shown in FIG. 12, it is impossible to add a triangular solid pattern portion to the rectangle c. (1) The deletion history flag (described below) is not set on the rectangle c. (2) A case where there is no solid rectangle d (reference numeral 20) adjacent to the upper, lower, left, and right sides of the rectangle c (reference numeral 8) (FIG. 12A). (3) A case where there is a solid rectangle d only at one position adjacent to the rectangle c at the top, bottom, left and right (FIG. 12B). (4) Solid rectangles d at three locations adjacent to the rectangle c at the top, bottom, left and right
Exists (FIG. 12C). (5) Solid rectangles d at four locations adjacent to the rectangle c vertically and horizontally
Exists (FIG. 12D). (6) Two solid rectangles d adjacent to the rectangle c at the top, bottom, left and right
Exists, and there is a solid rectangle d on opposing sides such as up and down and left and right (FIG. 12 (e)).

【0078】また、その矩形cが以上の図12に示す関
係には無く、図13の(a)〜(d)に関係を示す以下
の条件それぞれの場合には、矩形cに三角形のベタパタ
ーン部分(塗り込み三角形21で示す)の追加をし、追
加した三角形の2辺を輪郭データから削除する(図13
(e)〜図13(h)参照)。 (1)矩形cに削除履歴フラグが立っている(削除履歴
が存在する矩形c(符号8aで示す)を参照)。 (2)矩形cの上下左右に隣接する2カ所にベタ矩形d
が存在し、その2箇所が上と左、上と右、下と左、下と
右の組み合わせの場合。
Further, the rectangle c does not have the relationship shown in FIG. 12 and the following conditions indicating the relationships shown in FIGS. 13A to 13D indicate that the rectangle c has a triangular solid pattern. A part (indicated by a painted triangle 21) is added, and two sides of the added triangle are deleted from the contour data (FIG. 13).
(E) to FIG. 13 (h)). (1) A deletion history flag is set for rectangle c (see rectangle c (denoted by reference numeral 8a) where a deletion history exists). (2) Solid rectangle d in two places adjacent to rectangle c at the top, bottom, left and right
Exists, and the two places are a combination of upper and left, upper and right, lower and left, and lower and right.

【0079】次に、STEP12において、ベタパター
ン計算手段104は、以下のいずれかの条件を満たすベ
タ矩形dがあれば、それを削除し、そのベタ矩形dをあ
らわす矩形cのデータに削除履歴フラグを立てる処理
(これを面取り処理と呼ぶ)を行う。
Next, in STEP 12, if there is a solid rectangle d that satisfies any of the following conditions, the solid pattern calculation means 104 deletes the solid rectangle d and adds a deletion history flag to the data of the rectangle c representing the solid rectangle d. (This is called a chamfering process).

【0080】図14に関係を示す以下の条件それぞれの
場合にベタ矩形dを削除する。なお、図14は、ベタ矩
形dの集合が、点線塗り込みで示した領域のベタ矩形d
の集合と斜線で示したベタ矩形dから成る場合、斜線で
示したベタ矩形dを削除することを示している。 (1)3辺の有効辺を持つベタ矩形d(図14
(a))。 (2)4辺の有効辺を持つベタ矩形d(図14
(b))。 (3)連続する2辺の有効辺(コーナー)を持つベタ矩
形d(図14(c))。 (4)角を、有効辺1辺を持つベタ矩形dの3つで構成
する場合(図14(d))。 (5)角を、有効辺1辺を持つベタ矩形dの4つで構成
する場合(図14(e))。 (6)角を、有効辺1辺を持つベタ矩形dの2つで構成
する場合(図14(f))。
The solid rectangle d is deleted under each of the following conditions showing the relationship shown in FIG. FIG. 14 shows that the set of solid rectangles d is the solid rectangle d in the area indicated by the dotted line.
, And a solid rectangle d indicated by oblique lines, the solid rectangle d indicated by oblique lines is deleted. (1) Solid rectangle d having three effective sides (FIG. 14
(A)). (2) Solid rectangle d having four effective sides (FIG. 14
(B)). (3) A solid rectangle d having two consecutive effective sides (corners) (FIG. 14C). (4) A case where the corner is formed by three solid rectangles d each having one effective side (FIG. 14D). (5) A case where the corner is formed of four solid rectangles d having one effective side (FIG. 14E). (6) A case where the corner is formed by two solid rectangles d each having one effective side (FIG. 14F).

【0081】これらの条件に一致する場合は、まず矩形
cに削除フラグを立てて処理を続行し、作成処理領域内
の全矩形cの処理が全て終わった時点で、フラグの立っ
ているベタ矩形dを削除する。そして、STEP12に
おいて1つ以上のベタ矩形dが削除された場合は、再
度、STEP11に戻り、処理を続ける。STEP12
においてベタ矩形dが削除されなかった場合は、STE
P13に進む。
If these conditions are met, first, a deletion flag is set for the rectangle c, and the processing is continued. When all the rectangles c in the creation processing area have been completely processed, the solid rectangle with the flag raised is set. Delete d. If one or more solid rectangles d have been deleted in STEP 12, the process returns to STEP 11 again to continue the processing. STEP12
If the solid rectangle d is not deleted in
Proceed to P13.

【0082】STEP13において、ベタパターン計算
手段104は、作成処理領域内の矩形cを図7の順に選
び、その矩形cが輪郭抽出終了フラグ(以降で説明す
る)の未だ立っていないベタ矩形dである場合を抽出す
る。
In STEP 13, the solid pattern calculation means 104 selects rectangles c in the creation processing area in the order shown in FIG. 7, and the rectangle c is a solid rectangle d for which the contour extraction end flag (described below) has not yet been set. Extract some cases.

【0083】以降の処理を図15を参照して説明する。
そのベタ矩形dを最初に処理を行う矩形(処理を行う矩
形をカレント矩形22と呼ぶ)とし、カレント矩形22
の有効辺のうち1点をスタートポイントし、その点を最
初の輪郭線を探索する起点(カレントポイント23と呼
ぶ)とする。
The subsequent processing will be described with reference to FIG.
The solid rectangle d is defined as a rectangle to be processed first (a rectangle to be processed is referred to as a current rectangle 22).
Is a start point, and that point is defined as a starting point (referred to as a current point 23) for searching for the first contour.

【0084】次に、以下のように、同一ベタ矩形番号を
持つベタ矩形dを順次カレント矩形とし、カレント矩形
単位の処理を続けることで、ベタパターンの輪郭線を抽
出する。すなわち、以下の手順でベタ矩形d(符号2
0)を順次カレント矩形とし、輪郭抽出作業を行って行
く。その際にスタートポイントは固定するが、カレント
ポイントは処理毎に移行させ、カレントポイントを始点
とするカレント矩形の有効辺の連鎖を輪郭線分に加え、
その有効辺の始点と終点座標を順次、ベタパターン計算
手段104が記憶する。
Next, as described below, solid rectangles d having the same solid rectangle number are sequentially set as the current rectangle, and the processing of the current rectangle unit is continued to extract the contour line of the solid pattern. That is, a solid rectangle d (reference numeral 2)
0) are sequentially set as the current rectangle, and the contour extraction work is performed. At that time, the start point is fixed, but the current point is shifted for each process, and a chain of effective sides of the current rectangle starting from the current point is added to the contour line.
The solid pattern calculating means 104 sequentially stores the start point and end point coordinates of the effective side.

【0085】次に、有効辺の連鎖の終点にカレントポイ
ントを移動させ、抽出した輪郭線の終端とする。そのカ
レント矩形の有効辺を右上左下の順に輪郭線としてベタ
パターン計算手段104が記憶し、カレントポイントを
カレント矩形の輪郭線の終端に設定する。また、カレン
ト矩形とされているベタ矩形dの有効辺をベタパターン
計算手段104が記憶した場合は、その有効辺を記憶す
るデータに輪郭フラグを記録する。そして、カレント矩
形の全ての有効辺に輪郭フラグがセットされた場合、カ
レント矩形とされているベタ矩形dを記述するデータに
輪郭抽出終了フラグをセットする。
Next, the current point is moved to the end point of the chain of effective sides, and is set as the end of the extracted contour line. The effective side of the current rectangle is stored by the solid pattern calculation means 104 as a contour in the order of upper right and lower left, and the current point is set to the end of the contour of the current rectangle. When the solid pattern calculating means 104 stores the effective side of the solid rectangle d which is the current rectangle, the outline flag is recorded in the data storing the effective side. Then, when the outline flags are set for all the valid sides of the current rectangle, the outline extraction end flag is set in the data describing the solid rectangle d which is the current rectangle.

【0086】そして、ベタパターン計算手段104は、
次の(1)から(4)の場合に分け、そのルールに記述
した辺のリストの順に矩形cと辺を選び、以下の条件を
満たすか否かを確認する。確認の条件は、その矩形cが
カレント矩形と同一のベタ矩形番号を持ち、かつ、輪郭
抽出終了フラグがセットされていないという条件を満足
しているかどうかを確認する。この条件を満足していな
い場合は、(1)から(4)のルールに記述された辺の
リストの次の辺について確認を続ける。そうして、条件
を満足する有効辺が発見された場合は、その矩形cを次
のカレント矩形とし、次の処理に移る。 (1)輪郭の終端部の輪郭線がカレント矩形の左辺の場
合:カレント矩形の左下の矩形cの上辺、下の矩形cの
左辺、左の矩形cの斜辺、左下の矩形cの斜辺、下の矩
形cの斜辺。 (2)終端部の輪郭線がカレント矩形の下辺の場合:カ
レント矩形の右下の矩形cの左辺、右の矩形cの下辺、
下の矩形cの斜辺、右下の矩形cの斜辺、右の矩形cの
斜辺。 (3)終端部の輪郭線がカレント矩形の右辺の場合:カ
レント矩形の右上の矩形cの下辺、上の矩形cの右辺、
右の矩形cの斜辺、右上の矩形cの斜辺、上の矩形cの
斜辺。 (4)終端部の輪郭線がカレント矩形の上辺の場合:カ
レント矩形の左上の矩形cの右辺、左の矩形cの上辺、
上の矩形cの斜辺、左上の矩形cの斜辺、左の矩形cの
斜辺。
Then, the solid pattern calculation means 104
It is divided into the following cases (1) to (4), a rectangle c and a side are selected in the order of the side list described in the rule, and it is confirmed whether or not the following conditions are satisfied. The confirmation condition is to confirm whether or not the rectangle c has the same solid rectangle number as the current rectangle and the condition that the contour extraction end flag is not set. If this condition is not satisfied, the confirmation is continued for the next side of the list of sides described in the rules (1) to (4). When an effective edge satisfying the condition is found, the rectangle c is set as the next current rectangle, and the process proceeds to the next process. (1) When the contour at the end of the contour is the left side of the current rectangle: the upper side of the lower left rectangle c of the current rectangle, the left side of the lower rectangle c, the hypotenuse of the left rectangle c, the hypotenuse of the lower left rectangle c, the lower side The hypotenuse of the rectangle c. (2) When the contour of the end is the lower side of the current rectangle: the left side of the lower right rectangle c of the current rectangle, the lower side of the right rectangle c,
The hypotenuse of the lower rectangle c, the hypotenuse of the lower right rectangle c, and the hypotenuse of the right rectangle c. (3) When the contour of the end is the right side of the current rectangle: the lower side of the upper right rectangle c of the current rectangle, the right side of the upper rectangle c,
The hypotenuse of the right rectangle c, the hypotenuse of the upper right rectangle c, and the hypotenuse of the upper rectangle c. (4) When the contour of the end is the upper side of the current rectangle: the right side of the upper left rectangle c of the current rectangle, the upper side of the left rectangle c,
The hypotenuse of the upper rectangle c, the hypotenuse of the upper left rectangle c, and the hypotenuse of the left rectangle c.

【0087】例えば、図15の場合では、カレント矩形
22の有効辺が上辺(有効辺(上)24で示す)、と左辺
(有効辺(左)25で示す)の場合、カレント矩形の上辺
の右の座標のスタートポイントから→上辺の左の座標→
左辺の下の座標の順に有効辺をつなぎ、カレントポイン
トをその有効辺の連鎖の終端に、すなわち、左辺の下の
座標(次のカレントポイント26参照)に更新する。そ
して、カレント矩形の有効辺であった上辺と左辺に輪郭
フラグを記録し、カレント矩形であったベタ矩形dに輪
郭抽出終了フラグをセットする。
For example, in the case of FIG. 15, when the effective side of the current rectangle 22 is the upper side (shown by the effective side (upper) 24) and the left side (shown by the effective side (left) 25), the upper side of the current rectangle is From the start point of the right coordinate → the left coordinate of the upper side →
The valid sides are connected in the order of the coordinates below the left side, and the current point is updated to the end of the chain of the valid sides, that is, the coordinates below the left side (see the next current point 26). Then, an outline flag is recorded on the upper side and the left side which are the effective sides of the current rectangle, and an outline extraction end flag is set on the solid rectangle d which is the current rectangle.

【0088】次に、以下の様に次のカレント矩形を探索
する。すなわち、左辺の下端(有効辺(左)25参照)
が輪郭線の終端であり、その終端部の輪郭線がカレント
矩形の左辺であるので、上記の(1)の場合である。そ
のため、(1)のルールに記述された辺のリストの最初
にあたる、左下の矩形cとその上辺が先の条件を満たし
ているかチェックする。この例の場合、カレント矩形の
左下の矩形cの上辺が有効辺であり、輪郭抽出フラグが
セットされていないので、これは探索の条件を満足して
いる。そのため、カレント矩形は左下の矩形c(ベタ矩
形d)に更新し、次の輪郭データ作成処理に進む。
Next, the next current rectangle is searched for as follows. That is, the lower end of the left side (see the effective side (left) 25)
Is the end of the outline, and the outline of the end is the left side of the current rectangle, and thus is the case of the above (1). Therefore, it is checked whether the lower left rectangle c at the beginning of the list of sides described in the rule (1) and its upper side satisfy the above condition. In the case of this example, the upper side of the lower left rectangle c of the current rectangle is the effective side, and the contour extraction flag is not set, which satisfies the search condition. Therefore, the current rectangle is updated to the lower left rectangle c (solid rectangle d), and the process proceeds to the next contour data creation processing.

【0089】カレントポイントがスタートポイントの座
標と一致した場合に、ベタ矩形番号群の外側ループが確
定する。ベタパターン計算手段104は、そのベタ矩形
番号を持つ全てのベタ矩形dに輪郭抽出終了フラグがセ
ットされているかいないかを確認し、全てに輪郭抽出フ
ラグがセットされていれば、そのベタパターンの輪郭線
の抽出処理は完成する。
When the current point coincides with the coordinates of the start point, the outer loop of the solid rectangle number group is determined. The solid pattern calculation means 104 checks whether or not the contour extraction end flag has been set for all the solid rectangles d having the solid rectangle number. The contour extraction process is completed.

【0090】まだ、輪郭抽出フラグがセットされていな
いベタ矩形dが存在すれば、そのベタパターンの内部に
銅箔が存在しない空洞とその空洞の輪郭線が存在するこ
とを意味し、その内部の空洞を囲む内部の輪郭線の連鎖
(内部ループと呼ぶ)を持つ。この場合は、更に、内部
ループの輪郭データの抽出を行う。また、ベタパターン
計算手段104が記憶した輪郭線の線分の連鎖におい
て、同じ方向の線分の連鎖がある場合は、その線分群を
1つの線分として、その始点と終点だけを記録する。
If there is still a solid rectangle d for which the contour extraction flag is not set, it means that a cavity where no copper foil exists and a contour line of the cavity exist inside the solid pattern. It has a chain of internal contours (called internal loops) surrounding the cavity. In this case, the contour data of the inner loop is further extracted. If there is a chain of line segments in the same direction in the chain of outline lines stored by the solid pattern calculation means 104, the line group is regarded as one line segment, and only the start point and the end point are recorded.

【0091】輪郭線の抽出処理が完成した場合は、その
輪郭線のデータで記述される1つのベタ矩形番号で表さ
れるベタパターンのデータを作成する。以上の処理を1
つの作成処理領域の全てのベタ矩形番号のベタパターン
のデータを作成するまで続ける。全てのベタパターンの
データが完成したら、STEP5に戻り、次の作成処理
領域を処理する。全ての作成処理領域を処理し終えた
ら、STEP1に戻る。
When the contour extraction processing is completed, solid pattern data represented by one solid rectangle number described by the contour data is created. The above processing is 1
The process is continued until solid pattern data of all solid rectangle numbers in one creation processing area is created. When the data of all the solid patterns is completed, the process returns to STEP 5 to process the next creation processing area. When all the creation processing areas have been processed, the process returns to STEP1.

【0092】次に、本発明の第3の実施の形態であるプ
リント配線板の設計方法の第2の方法について図面を参
照して詳細に説明する。本実施例は、上記第1の方法と
同様に、図1のプリント配線板の設計システムを使用す
る。
Next, a second method of designing a printed wiring board according to a third embodiment of the present invention will be described in detail with reference to the drawings. This embodiment uses the printed wiring board design system shown in FIG. 1 as in the first method.

【0093】本実施の形態では、上記第1の方法がベタ
パターンの領域を格子で分割してから再結合していた手
順を省略して、直接的に最終的ベタパターン領域を計算
することができる。
In the present embodiment, it is possible to directly calculate the final solid pattern area by omitting the procedure in which the first method divides the solid pattern area by the grid and then recombines it. it can.

【0094】図16は本発明の第3の実施の形態である
プリント配線板の設計方法の第2の方法を説明するため
のフローチャートである。上記第1の方法と同様に、ま
ず、操作入力手段101が、磁気ディスク記憶媒体読み
取り装置等の記憶手段120、あるいは入出力部130
の一部であるインターネットの通信回線などから、配線
パターンの設計データと設計基準データ(設計格子の間
隔値,層面毎の配線パターン間の必要間隔値)を読み込
む(STEP0)。
FIG. 16 is a flowchart for explaining a second method of designing a printed wiring board according to the third embodiment of the present invention. As in the case of the first method, first, the operation input unit 101 is connected to the storage unit 120 such as a magnetic disk storage medium reader or the input / output unit 130.
The wiring pattern design data and the design reference data (design grid spacing values, required spacing values between wiring patterns for each layer surface) are read from the Internet communication line or the like, which is part of the above (STEP 0).

【0095】次に、操作入力手段101が、配線板の配
線パターンなどのイメージを表示手段110に表示す
る。そして、操作者から入出力部130の一部であるキ
ーボードやマウスなどの操作により、ベタパターン作成
領域と、そのベタパターン作成領域のネット名を受け取
り、ネット名記録手段103に記録する(STEP
1)。
Next, the operation input means 101 displays an image such as a wiring pattern of the wiring board on the display means 110. Then, the solid pattern creation area and the net name of the solid pattern creation area are received from the operator by operating a keyboard, a mouse, or the like, which is a part of the input / output unit 130, and are recorded in the net name recording means 103 (STEP).
1).

【0096】次に、操作入力手段101が、操作者のキ
ーボード入力から、部品搭載パッドからベタパターンま
での間隔値の指定を受け取りそれを間隔値指定記録手段
102に記録する。
Next, the operation input means 101 receives designation of an interval value from the component mounting pad to the solid pattern from the keyboard input of the operator, and records it in the interval value designation recording means 102.

【0097】次に、操作入力手段101が、操作者か
ら、層面毎のレジスト印刷ずれの値を受け取り、その値
を設計基準データに層面毎に登録されている配線パター
ン間の間隙値に加える計算をする。その結果を、部品搭
載パッドからベタパターンまでの必要最小間隔値とし、
間隔値指定記録手段102に記録する。
Next, the operation input means 101 receives from the operator the value of the resist printing deviation for each layer surface, and adds the value to the gap value between the wiring patterns registered for each layer surface in the design reference data. do. The result is defined as the minimum required spacing value from the component mounting pad to the solid pattern,
It is recorded in the interval value designation recording means 102.

【0098】こうする理由は、基板製造時の部品搭載パ
ッドから作成させるレジスト逃げの印刷時のずれによっ
て、ベタパターンが露出する可能性があるのを回避させ
るためである。
The reason for this is to avoid the possibility that a solid pattern may be exposed due to a shift at the time of printing of a resist escape created from a component mounting pad at the time of manufacturing a substrate.

【0099】ここで、内層面については、レジストを印
刷しないためにレジストの印刷ずれを考慮する必要がな
いので、内層面についてはレジスト印刷ずれの値の指定
を行わないが、その場合は、操作入力手段101が、設
計基準データに登録されている間隔値のみを間隔値指定
記録手段102に記録する(STEP2)。
Here, for the inner layer surface, it is not necessary to consider the printing deviation of the resist because the resist is not printed. Therefore, the value of the resist printing deviation is not specified for the inner layer surface. The input unit 101 records only the interval value registered in the design reference data in the interval value designation recording unit 102 (STEP 2).

【0100】次に、操作入力手段101は、表示手段1
10に、ベタパターンの最小発生サイズの入力画面とメ
ニューを表示し、操作者にそのメニューをマウスで選択
させるか、または、その最小サイズの数値をキーボード
から入力させる(STEP3)。
Next, the operation input means 101 is the display means 1
10 displays an input screen and a menu of the minimum generation size of the solid pattern, and allows the operator to select the menu with a mouse or to input a numerical value of the minimum size from a keyboard (STEP 3).

【0101】次に、操作入力手段101が、操作者から
マウス操作にてベタパターン作成領域(矩形領域aと呼
ぶ)を指定する指令を受け取り、操作入力手段101の
作成領域指定データに記録する(STEP4)。
Next, the operation input means 101 receives a command for designating a solid pattern creation area (referred to as a rectangular area a) by a mouse operation from the operator, and records it in the creation area designation data of the operation input means 101 ( (STEP 4).

【0102】次に、STEP21は、ベタパターン計算
手段104が、指定されたベタパターンを作成させる領
域内に存在する部品搭載パッド及び部品取り付け穴の配
線パターンを抽出する。そして、図17(a)に示すよ
うに、抽出した配線パターンの寸法に間隔値指定記録手
段102に記録された値で縦横と斜め45度方向の八方
向に境界を設定することで形成した八角形の領域を計算
し、その領域を包含する八角形で、頂点がXY方向の格
子点の位置に存在する八角形のベタパターン発生禁止領
域15(クリアランス八角形)を計算し記憶する。(図
17(a)のくり抜き図形13はSTEP24で生成す
る。)更に、配線パターンについては、配線パターン間
の必要間隙を隔てて囲む八角形の領域を計算し、その領
域を包含する八角形で、頂点がXY方向の格子点の位置
に存在する八角形をベタパターン発生禁止領域(同様に
クリアランス八角形の一種である)として計算し記憶す
る。なお、図17(a)において符号14は部品ランド
を示す。
Next, in STEP 21, the solid pattern calculation means 104 extracts the wiring pattern of the component mounting pad and the component mounting hole existing in the area where the specified solid pattern is created. Then, as shown in FIG. 17A, the boundaries formed in the eight directions of the vertical and horizontal directions and the diagonal 45 degrees direction are set to the dimensions of the extracted wiring pattern by the values recorded in the interval value designation recording means 102. A rectangular area is calculated, and an octagonal solid pattern generation prohibition area 15 (clearance octagon) which is an octagon including the area and whose vertices are present at the positions of lattice points in the XY directions is calculated and stored. (The hollowed-out figure 13 in FIG. 17A is generated in STEP 24.) Further, with respect to the wiring pattern, an octagonal area surrounding the necessary gap between the wiring patterns is calculated, and an octagon including the area is calculated. An octagon having a vertex at the position of a lattice point in the X and Y directions is calculated and stored as a solid pattern generation prohibited area (similarly, a kind of clearance octagon). In FIG. 17A, reference numeral 14 denotes a component land.

【0103】また、プリント配線板の外形輪郭線27に
ついては、その外形輪郭線1本1本毎に、図17(b)
に示すように、外形輪郭線27の1本毎に、その1本の
線を配線パターンとの必要最小間隙を隔てて囲むクリア
ランス八角形15aを計算する。このクリアランス八角
形15aは、その辺が水平線の辺と垂直線の辺と斜め4
5度の斜辺から構成され、かつ、その頂点がXY方向の
格子点の位置に存在する八角形である。そのクリアラン
ス八角形15a内はベタパターンの作成を禁止するベタ
パターン作成禁止領域とする。なお、図17(b)の符
号13aはくり抜き図形を示す。
As for the outline 27 of the printed wiring board, FIG.
As shown in (1), a clearance octagon 15a that surrounds each of the outer contour lines 27 with a required minimum gap from the wiring pattern is calculated. The clearance octagon 15a has a side that is oblique to the side of the horizontal line and the side of the vertical line.
It is an octagon that is composed of a hypotenuse of 5 degrees and whose apex exists at the position of a lattice point in the XY directions. The inside of the clearance octagon 15a is a solid pattern creation prohibited area where the creation of a solid pattern is prohibited. Note that reference numeral 13a in FIG. 17B indicates a hollow figure.

【0104】次に、STEP22は、ベタパターン計算
手段104が、クリアランス八角形の頂点あるいは辺の
うち、他のクリアランス八角形に包含されていないもの
をそれぞれ、有効頂点、有効辺として記憶する。そし
て、各クリアランス八角形の有効頂点あるいは有効辺か
ら縦方向あるいは横方向に隣接するクリアランス八角形
の有効頂点あるいは有効辺までの距離を計算し、その間
の距離が最小サイズの矩形領域b未満の距離である場合
は、その距離以内で隣接する有効頂点を記憶し、また有
効辺については、その有効辺が相手の有効頂点あるいは
有効辺と矩形領域b以内で隣接するクリアランス八角形
について、その有効辺上に存在する格子点を抽出し記憶
する。そして、それらの記憶された点を囲む八角形で、
縦横線と斜め45度の線からなるクリアランス八角形
(小幅禁止八角形)を計算する。この結果、どのクリア
ランス八角形同士でもその互いの有効頂点あるいは有効
辺同士は矩形領域bの一辺の長さの距離以上離れること
ができる。すなわち、この小幅禁止八角形により、ベタ
パターンの幅が最小サイズ以下の狭い領域を削除するこ
とができる。
Next, in STEP 22, the solid pattern calculation means 104 stores the vertices or sides of the clearance octagon that are not included in the other clearance octagon as effective vertices and effective sides, respectively. Then, the distance from the effective vertex or effective side of each clearance octagon to the effective vertex or effective side of the clearance octagon adjacent in the vertical or horizontal direction is calculated, and the distance between them is less than the rectangular area b of the minimum size. In the case of, the effective vertices adjacent within the distance are stored. For the effective side, the effective vertices whose effective sides are adjacent to the effective vertices or the effective side of the other party within the rectangular area b are defined as the effective vertices. The grid points existing above are extracted and stored. And with the octagon surrounding those memorized points,
Calculate the clearance octagon (small width prohibited octagon) consisting of vertical and horizontal lines and oblique 45-degree lines. As a result, the effective vertices or effective sides of any of the clearance octagons can be separated from each other by a distance equal to or greater than the length of one side of the rectangular area b. In other words, this small-width prohibited octagon makes it possible to delete a narrow area where the solid pattern width is equal to or smaller than the minimum size.

【0105】次に、STEP23は、ベタパターン計算
手段104が、STEP4で指定した領域を、第1の実
施例のSTEP5と同様に分割する。その際に、STE
P23では、設計格子幅の数倍の長さの幅を有する縦方
向の短冊領域で、その縦の境界線が設計格子点上に載る
短冊領域で分割した短冊領域データを作成する(図17
(c))。また、短冊領域同士は第1の方法のSTEP
5にように領域を重ね合わせる幅を持たせる。
Next, in STEP 23, the solid pattern calculation means 104 divides the area designated in STEP 4 in the same manner as in STEP 5 of the first embodiment. At that time, STE
At P23, strip area data is created by dividing a strip area in the vertical direction having a width several times as large as the design grid width into strip areas whose vertical boundaries are placed on the design grid points (FIG. 17).
(C)). In addition, the strip regions are connected to each other in the STEP 1 of the first method.
As shown in FIG. 5, a width for overlapping the areas is provided.

【0106】短冊領域は、以下の様に計算する。すなわ
ち、ベタパターン計算手段104が、STEP4で指定
した領域を縦線で分割した各短冊領域の上境界線と下境
界線を、STEP4で指定した領域内の最上部の境界線
で、設計格子点を横線と斜め45度線と縦線で接続する
上境界線を計算する。同様に領域内の最下部の境界線で
下境界線を計算し、両者で囲まれる短冊領域を計算す
る。この短冊領域を格子化領域と呼ぶ。この格子化領域
は、ベタパターンの作成領域に包含される領域であり、
その頂点は格子点にある。
The strip area is calculated as follows. That is, the solid pattern calculation means 104 sets the upper boundary line and the lower boundary line of each strip region obtained by dividing the region specified in STEP 4 by a vertical line into the design grid point by the uppermost boundary line in the region specified in STEP 4. Is calculated by connecting a horizontal line, a 45-degree line obliquely, and a vertical line. Similarly, a lower boundary line is calculated at the lowermost boundary line in the region, and a strip region surrounded by both is calculated. This strip area is called a grid area. This grid area is an area included in the solid pattern creation area,
Its vertex is at a grid point.

【0107】次に、STEP24は、短冊領域毎に、以
下の計算を行う。すなわち、ベタパターン計算手段10
4が、先に計算した各短冊領域内をクリアランス八角形
でくり抜いた形の図形データの輪郭線を計算し、その輪
郭線で囲まれる領域をくり抜き図形データとして(図1
7(a)の符号13で示す)計算する。
Next, STEP 24 performs the following calculation for each strip area. That is, the solid pattern calculating means 10
4 calculates the outline of the figure data in which each strip area calculated above is cut out with a clearance octagon, and sets the area surrounded by the outline as hollow figure data (FIG. 1).
7 (a) (indicated by reference numeral 13).

【0108】次に、STEP25は、短冊領域毎に、公
知の輪郭計算手法により、そのくり抜き図形データの輪
郭を計算する。そのくり抜き図形データの輪郭で囲まれ
る領域に、ネット名記録手段1103に記録されたネッ
ト名で、ベタパターンデータを作成させる。次に、未処
理の短冊領域が存在する場合は、STEP24に戻る。
全ての短冊領域を処理した場合は、STEP1に戻る。
Next, in STEP 25, the outline of the hollow figure data is calculated for each strip region by a known outline calculation method. The solid pattern data is created with the net name recorded in the net name recording means 1103 in the area surrounded by the outline of the hollow figure data. Next, when there is an unprocessed strip area, the process returns to STEP 24.
When all the strip areas have been processed, the process returns to STEP1.

【0109】[0109]

【発明の効果】以上説明したように本発明では次のよう
な効果が得られる。 (1)本発明のプリント配線板のベタパターンを設計す
る第1の方法では、ベタパターンにはバイアホールが形
成できる領域を1カ所以上形成し、バイアホールで他の
層面のベタパターンに接続できるベタパターンを作成す
るようにしたので、孤立しないベタパターンができる効
果がある。更に、ベタパターンの輪郭データを格子上に
のせるようにしたことにより、従来、基板上の空き領域
に対するベタパターンを作成させた後に設計者が手直し
する事により必要としていた工数が大幅に削減される効
果がある。 (2)また、本発明のプリント配線板のベタパターンを
設計する第2の方法では、部品搭載パッドおよび部品取
り付け穴の領域を包含し格子点を結ぶクリアランス八角
形を計算し、更に、そのクリアランス八角形同士の頂点
あるいは辺の間隙が狭い場合に、その間隙をふさぐクリ
アランス八角形(小幅禁止八角形)を計算し、その領域
をベタパターンの作成領域から除去する事でベタパター
ン領域を計算する様にしたため、第1の方法ではベタパ
ターンの領域を格子で分割してから再結合していた手順
を省略し、直接的に最終的ベタパターン領域を計算でき
る効果がある。
As described above, the present invention has the following effects. (1) In the first method of designing a solid pattern of a printed wiring board according to the present invention, one or more regions in which a via hole can be formed are formed in the solid pattern, and the via hole can be connected to a solid pattern on another layer surface. Since the solid pattern is created, there is an effect that a solid pattern that is not isolated can be formed. Furthermore, by placing the contour data of the solid pattern on the grid, the man-hour required by a designer to make a solid pattern for an empty area on a substrate and then modifying the solid pattern is greatly reduced. Has an effect. (2) In the second method for designing a solid pattern of a printed wiring board according to the present invention, a clearance octagon including a region of a component mounting pad and a component mounting hole and connecting grid points is calculated, and further, the clearance is calculated. When the gap between the vertices or sides of the octagons is small, calculate the clearance octagon (small ban octagon) that closes the gap and calculate the solid pattern area by removing that area from the solid pattern creation area. Therefore, in the first method, the procedure of dividing the solid pattern area by the grid and recombining the divided areas is omitted, and the final solid pattern area can be calculated directly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態であるプリント配線
板の設計システムの構成概要図である。
FIG. 1 is a schematic configuration diagram of a printed wiring board design system according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態であるプリント配線
板の設計方法の第1の方法を説明するためのフローチャ
ートである。
FIG. 2 is a flowchart illustrating a first method of designing a printed wiring board according to a second embodiment of the present invention.

【図3】図2のSTEP2におけるベタパターン発生禁
止領域の境界線から部品搭載パッドまでの距離をキーボ
ードから入力する方法を説明する図である。
FIG. 3 is a diagram illustrating a method of inputting a distance from a boundary line of a solid pattern generation prohibition region to a component mounting pad from a keyboard in STEP2 of FIG. 2;

【図4】図2のSTEP3におけるベタパターンの最小
発生サイズの矩形領域の入力方法を説明するための表示
手段の補助ウインドウ画面である。
FIG. 4 is an auxiliary window screen of a display unit for explaining a method of inputting a rectangular area having a minimum solid pattern generation size in STEP 3 of FIG. 2;

【図5】図2のSTEP4におけるベタパターン発生さ
せる矩形領域の指定方法を説明する補助手段のウインド
ウ画面である。
FIG. 5 is a window screen of auxiliary means for explaining a method of specifying a rectangular area in which a solid pattern is generated in STEP 4 of FIG. 2;

【図6】図2のSTEP5における矩形領域の分割方法
を説明する図である。
FIG. 6 is a diagram illustrating a method for dividing a rectangular area in STEP5 of FIG. 2;

【図7】図2のSTEP7における矩形cのベタ可能フ
ラグ設定処理順序を説明する図である。
FIG. 7 is a view for explaining a solid possible flag setting processing order of a rectangle c in STEP7 of FIG. 2;

【図8】図2のSTEP7における矩形cのベタ可能フ
ラグ設定方法を説明する図である。
8 is a diagram illustrating a method of setting a solid possible flag of rectangle c in STEP7 of FIG. 2;

【図9】図2のSTEP9におけるベタパターン発生確
定領域の抽出と領域拡大方法を説明する図である。
FIG. 9 is a diagram illustrating a method of extracting a solid pattern generation determined region and a region enlarging method in STEP 9 of FIG. 2;

【図10】図2のSTEP9におけるベタパターン発生
確定領域の抽出と領域拡大方法を説明する図である。
FIG. 10 is a diagram illustrating a method of extracting a solid pattern generation determined region and a region enlarging method in STEP 9 of FIG. 2;

【図11】図2のSTEP10におけるベタパターン発
生確定矩形に番号を割り当てる方法を説明する図であ
る。
11 is a diagram illustrating a method of assigning a number to a solid pattern generation determined rectangle in STEP 10 of FIG. 2;

【図12】本発明のプリント配線板の設計方法の第1の
方法における三角形のベタパターン部分の追加の可否の
判定基準を示す概略図である。
FIG. 12 is a schematic diagram showing criteria for judging whether or not to add a triangular solid pattern portion in the first method of designing a printed wiring board according to the present invention.

【図13】本発明のプリント配線板の設計方法の第1の
方法における三角形のベタパターン部分の追加の可否の
判定基準を説明するための概略図である。
FIG. 13 is a schematic diagram for explaining a criterion for determining whether or not to add a triangular solid pattern portion in the first method of designing a printed wiring board according to the present invention.

【図14】本発明のプリント配線板の設計方法の第1の
方法におけるベタ矩形dを削除する条件を説明する概略
図である。
FIG. 14 is a schematic diagram illustrating conditions for deleting a solid rectangle d in the first method of designing a printed wiring board according to the present invention.

【図15】図2のSTEP13におけるベタパターンの
輪郭線を抽出する方法を説明するための図である。
FIG. 15 is a diagram for explaining a method of extracting a contour line of a solid pattern in STEP 13 of FIG. 2;

【図16】本発明の第3の実施の形態であるプリント配
線板の設計方法の第2の方法を説明するためのフローチ
ャートである。
FIG. 16 is a flowchart illustrating a second method of designing a printed wiring board according to the third embodiment of the present invention.

【図17】図16のSTEP21から24におけるクリ
アランス八角形と、矩形領域の分割と、くり抜き八角形
を説明する図である。
FIG. 17 is a diagram illustrating a clearance octagon, division of a rectangular area, and a hollow octagon in STEPS 21 to 24 in FIG. 16;

【図18】従来技術のプリント配線板のベタパターン作
成方法を説明するための平面図である。
FIG. 18 is a plan view for explaining a conventional method for producing a solid pattern on a printed wiring board.

【符号の説明】[Explanation of symbols]

1,200 部品搭載パッド 2,15,15a ベタパターン発生禁止領域 3 距離 5 格子点 6 矩形領域b 7 矩形領域a 8 矩形c 8a 削除履歴が存在する矩形c 9 既存の禁止領域 10 領域A 11 領域B 12 領域C 13,13a くり抜き図形 14 部品ランド 15a クリアランス八角形 16,202 配線パターン 17 ネット名が同じ配線パターン 18 ベタ可能フラグ設定領域 19 ベタ可能フラグが立っている領域 20 ベタ矩形d 21 塗り込み三角形 22 カレント矩形 23 カレントポイント 24 有効辺(上) 25 有効辺(左) 26 次のカレントポイント 27 外形輪郭線 100 コンピュータ 101 操作入力手段 102 間隔値指定記録手段 103 ネット名記録手段 104 ベタパターン計算手段 110 表示手段 120 記憶手段 130 入出力部 201 部品スルーホール 203 バイアホール 204 銅箔部 204a クリアランス設計後の銅箔部 205 グランド接続用スルーホール 1,200 Component mounting pad 2,15,15a Solid pattern generation prohibited area 3 Distance 5 Grid point 6 Rectangular area b 7 Rectangular area a 8 Rectangular c 8a Rectangular c 9 with deletion history 9 Existing prohibited area 10 Area A 11 area B 12 Area C 13, 13a Hollow figure 14 Parts land 15a Clearance octagon 16, 202 Wiring pattern 17 Wiring pattern with the same net name 18 Solid flag setting area 19 Solid flag set area 20 Solid rectangle d 21 Filling Triangle 22 Current rectangle 23 Current point 24 Effective side (top) 25 Effective side (left) 26 Next current point 27 Outline contour 100 Computer 101 Operation input means 102 Interval value designation recording means 103 Net name recording means 104 Solid pattern calculation means 110 display means 120憶 means 130 output section 201 parts through hole 203 the via hole 204 the copper foil portion 204a clearance design after the copper foil 205 through hole for ground connection

───────────────────────────────────────────────────── フロントページの続き (72)発明者 信崎 秀生 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 菊地 秀雄 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5B046 AA08 BA04 HA04 HA07  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hideo Shinzaki 5-7-1 Shiba, Minato-ku, Tokyo Inside NEC Corporation (72) Inventor Hideo Kikuchi 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation F term (reference) 5B046 AA08 BA04 HA04 HA07

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 プリント配線板の配線パターンの設計デ
ータを入出力する記憶手段と、操作指令を入力する入出
力部と、表示手段と、操作者からの操作指令を受け取る
入力画面を前記表示手段に表示させ、操作者から受け取
ったデータを記憶する操作入力手段と、操作者が指定し
た前記配線パターン間の間隔値データを記憶し、操作者
の指定による導電体ベタパターン作成領域と部品搭載パ
ッドの間に必要な間隔値を記録する間隔値指定記録手段
と、操作者が指定し作成される前記ベタパターンのネッ
ト名を記録するネット名記録手段と、前記部品搭載パッ
ドの領域およびその周りの領域の前記ベタパターンの作
成禁止領域を作成し、該禁止領域を避け、前記配線パタ
ーンから設計基準で定めた必要間隔で前記ベタパターン
を作成するベタパターン計算手段とを有し、記録媒体に
記したプログラムの制御により動作するコンピュータ
と、から構成されることを特徴とするプリント配線板の
設計システム。
A storage means for inputting / outputting design data of a wiring pattern of a printed wiring board; an input / output unit for inputting an operation command; a display means; and an input screen for receiving an operation command from an operator. And operation input means for storing data received from an operator, storing interval value data between the wiring patterns specified by the operator, and forming a conductor solid pattern forming area and a component mounting pad specified by the operator. Interval value designation recording means for recording an interval value required during the operation, net name recording means for recording a net name of the solid pattern specified and created by an operator, and an area of the component mounting pad and its surroundings Creating a solid pattern forbidden area, avoiding the prohibited area, and creating the solid pattern from the wiring pattern at a required interval defined by a design standard. And a computer which operates under the control of a program written on a recording medium, the computer comprising:
【請求項2】 請求項1記載のプリント配線板の設計シ
ステムにおいて、操作者の指定による前記ベタパターン
作成領域の領域分割処理を行う前記ベタパターン計算手
段を有することを特徴とするプリント配線板の設計シス
テム。
2. The printed wiring board design system according to claim 1, further comprising: said solid pattern calculating means for performing an area dividing process of said solid pattern forming area specified by an operator. Design system.
【請求項3】 請求項1記載の設計システムにおいて、
前記ベタパターン計算手段が、前記禁止領域を避け、前
記配線パターンから設計基準で定めた必要間隔で作成す
る前記ベタパターンの領域の境界線を設計基準データで
定められる基本格子の格子点を結ぶ線としたベタパター
ン領域を計算するベタパターン計算手段であることを特
徴とするプリント配線板の設計システム。
3. The design system according to claim 1, wherein
A line connecting the grid points of the basic grid defined by the design reference data, wherein the solid pattern calculation means avoids the prohibited area and creates a boundary line of the solid pattern area created from the wiring pattern at a required interval defined by a design standard. A printed circuit board design system, which is a solid pattern calculation means for calculating a solid pattern area.
【請求項4】 請求項1記載のプリント配線板の設計シ
ステムにおいて、前記ベタパターン計算手段が、ベタパ
ターンの最小発生サイズを記憶する手段を有し、前記最
小発生サイズ以上の寸法を有する第1のベタパターン領
域を計算する手段と、該第1のベタパターン領域を、該
第1のベタパターン領域を包含するベタパターン領域に
まで拡大する手段を有することを特徴とするプリント配
線板の設計システム。
4. The printed wiring board design system according to claim 1, wherein said solid pattern calculating means has means for storing a minimum occurrence size of the solid pattern, and said first solid pattern calculation means has a dimension equal to or greater than said minimum occurrence size. A means for calculating the solid pattern area of the above, and a means for expanding the first solid pattern area to a solid pattern area including the first solid pattern area. .
【請求項5】 コンピュータによるプリント配線板の設
計方法であって、配線パターンのデータと、設計基準デ
ータを読み込む第1の工程と、操作者の指定を入力する
ことにより、ベタパターンの作成領域をあらわすデータ
と該ベタパターンのネット名を受け取り記録する第2の
工程と、前記配線パターンデータの部品搭載パッドデー
タ及び部品取り付け穴毎に前記ベタパターン作成禁止領
域データを計算する第3の工程と、前記ベタパターン作
成禁止領域及び前記配線パターンの外側に存在する前記
ベタパターン領域を、該ベタパターン領域の境界線を設
計基準データで定められる基本格子の格子点を結ぶ線と
した前記ベタパターン領域を計算する第4の工程と、を
有することを特徴とするプリント配線板の設計方法。
5. A method for designing a printed wiring board by a computer, comprising: a first step of reading wiring pattern data, design reference data; A second step of receiving and representing the data to be represented and the net name of the solid pattern, and a third step of calculating the solid pattern creation prohibited area data for each component mounting pad data and each component mounting hole of the wiring pattern data; The solid pattern area existing outside the solid pattern creation prohibited area and the wiring pattern is defined as a solid pattern area which is a line connecting grid points of a basic lattice defined by design reference data with a boundary of the solid pattern area. And a fourth step of calculating. A method of designing a printed wiring board, comprising:
【請求項6】 前記第2の工程が、前記指定領域を予め
記録した寸法の1回に処理できる領域に領域分割処理を
行う工程を有する、ことを特徴とする、請求項5記載の
プリント配線板の設計方法。
6. The printed wiring according to claim 5, wherein the second step includes a step of performing an area dividing process on an area in which the designated area can be processed at one time with a previously recorded dimension. Board design method.
【請求項7】 前記第1の工程あるいは前記第2の工程
が、前記部品搭載パッドデータ及び前記部品取り付け穴
と前記ベタパターンとの必要間隔を記録し、前記第3の
工程が、前記部品搭載パッドデータ及び前記部品取り付
け穴データ毎に、そのパッドの大きさに前記必要間隔を
加えた大きさの領域をあらわす前記ベタパターン作成禁
止領域データを作成する工程を有することを特徴とす
る、請求項5記載のプリント配線板の設計方法。
7. The component mounting pad data and a necessary interval between the component mounting hole and the solid pattern are recorded in the first step or the second step, and the component mounting pad data is recorded in the third step. A step of creating, for each of the pad data and the component mounting hole data, the solid pattern creation prohibited area data representing an area having a size obtained by adding the required interval to the size of the pad. 5. The method for designing a printed wiring board according to 5.
【請求項8】 前記第1の工程あるいは第2の工程が、
ベタパターンの最小発生サイズを記録し、前記第4の工
程が、前記最小発生サイズ以上の寸法を有する第1のベ
タパターン領域を計算する工程と、前記第1のベタパタ
ーン領域を、該第1のベタパターン領域を包含するベタ
パターン領域にまで拡大する工程を有することを特徴と
する、請求項5記載のプリント配線板の設計方法。
8. The method according to claim 1, wherein the first step or the second step includes:
Recording a minimum generation size of the solid pattern, the fourth step of calculating a first solid pattern area having a dimension equal to or greater than the minimum generation size; and setting the first solid pattern area to the first solid pattern area. 6. The method for designing a printed wiring board according to claim 5, further comprising the step of enlarging to a solid pattern area including the solid pattern area.
【請求項9】 前記第3の工程が、前記部品搭載パッド
及び前記部品取り付け穴データ並びに前記配線パターン
毎に、その大きさに前記ベタパターンとの必要間隔を加
えた大きさの領域を包含し、領域の頂点が格子点である
前記ベタパターン作成禁止領域を計算する工程を有し、
前記第4の工程が、前記ベタパターンの作成領域に包含
される領域で頂点が格子点にある領域(格子化領域と称
する)の形状を計算する工程と、前記格子化領域を前記
ベタパターン作成禁止領域でくり抜いた形状のくり抜き
図形を計算する工程と、該くり抜き図形をベタパターン
領域とする工程と、を有することを特徴とする請求項5
記載のプリント配線板の設計方法。
9. The third step includes, for each of the component mounting pad and the component mounting hole data and the wiring pattern, an area having a size obtained by adding a necessary interval to the solid pattern to the size thereof. Having a step of calculating the solid pattern creation prohibited area in which the vertices of the area are grid points,
The fourth step is a step of calculating a shape of a region (referred to as a grid region) having vertices at lattice points in a region included in the solid pattern forming region, and forming the solid pattern in the solid pattern forming region. 6. The method according to claim 5, further comprising a step of calculating a hollow figure having a shape hollowed out in the prohibited area, and a step of setting the hollow figure as a solid pattern area.
The printed wiring board design method described.
【請求項10】 コンピュータがプリント配線板の設計
方法のプログラムを記録した記録媒体であって、配線パ
ターンのデータと、設計基準データを読み込む第1の処
理と、前記コンピュータが操作者からの指定を入力する
ことでベタパターンの作成領域をあらわすデータと該ベ
タパターンのネット名を受け取り記録する第2の処理
と、前記配線パターンデータの部品搭載パッドデータ及
び部品取り付け穴毎にベタパターン作成禁止領域データ
を計算する第3の処理と、該ベタパターン作成禁止領域
及び前記配線パターンの外側に存在するベタパターン領
域を、該ベタパターン領域の境界線を設計基準データで
定められる基本格子の格子点を結ぶ線としたベタパター
ン領域を計算する第4の処理と、を前記コンピュータに
実行させるプログラムを記録したことを特徴とする、前
記コンピュータが読み取り可能な記録媒体。
10. A recording medium in which a computer records a program of a method for designing a printed wiring board, wherein the computer performs a first process of reading data of a wiring pattern and design reference data; A second process of receiving and recording data representing a solid pattern creation area and a net name of the solid pattern by inputting; solid pattern creation prohibited area data for each of the component mounting pad data and component mounting holes of the wiring pattern data; And connecting the solid pattern creation prohibition region and the solid pattern region existing outside the wiring pattern to the grid points of the basic lattice defined by the design reference data with the boundary line of the solid pattern region. And a fourth process for calculating a solid pattern area as a line. A computer-readable recording medium, characterized by recording the following.
【請求項11】 前記プログラムの前記第2の処理が、
前記指定領域を予め記録した寸法の1回に処理できる領
域に領域分割処理を行う処理を有することを特徴とす
る、請求項10記載のコンピュータが読み取り可能な記
録媒体。
11. The second processing of the program,
11. The computer-readable recording medium according to claim 10, further comprising a process of performing an area division process on an area in which the designated area can be processed at one time with a previously recorded dimension.
【請求項12】 前記プログラムの前記第1の処理ある
いは第2の処理が、部品搭載パッドデータ及び部品取り
付け穴と前記ベタパターンとの必要間隔を記録し、前記
第3の処理が、部品搭載パッドデータ及び部品取り付け
穴データ毎に、そのパッドの大きさに前記必要間隔を加
えた大きさの領域をあらわす前記ベタパターン作成禁止
領域データを作成する処理を有することを特徴とする、
請求項10記載のコンピュータが読み取り可能な記録媒
体。
12. The first process or the second process of the program records component mounting pad data and a necessary interval between a component mounting hole and the solid pattern, and the third process includes a component mounting pad For each data and component mounting hole data, a process of creating the solid pattern creation prohibited area data representing an area of a size obtained by adding the required interval to the size of the pad.
A computer-readable recording medium according to claim 10.
【請求項13】 前記プログラムの前記第1の処理ある
いは第2の処理が、ベタパターンの最小発生サイズを記
録し、前記第4の処理が、前記最小発生サイズ以上の寸
法を有する第1のベタパターン領域を計算する処理と、
該第1のベタパターン領域を、該第1のベタパターン領
域を包含するベタパターン領域にまで拡大する処理を有
することを特徴とする、請求項10記載のコンピュータ
が読み取り可能な記録媒体。
13. The program according to claim 1, wherein the first processing or the second processing of the program records a minimum generation size of the solid pattern, and the fourth processing executes a first solid processing having a dimension equal to or larger than the minimum generation size. A process of calculating a pattern area;
11. The computer-readable recording medium according to claim 10, further comprising a process of enlarging the first solid pattern area to a solid pattern area including the first solid pattern area.
【請求項14】 前記プログラムの前記第3の処理が、
部品搭載パッド及び部品取り付け穴データ及び配線パタ
ーン毎に、その大きさにベタパターンとの必要間隔を加
えた大きさの領域を包含し、領域の頂点が格子点である
ベタパターン作成禁止領域を計算する処理を有し、前記
第4の処理が、前記ベタパターンの作成領域に包含され
る領域で頂点が格子点にある領域(格子化領域と称す
る)の形状を計算する処理と、前記格子化領域を前記ベ
タパターン作成禁止領域でくり抜いた形状のくり抜き図
形を計算する処理と、該くり抜き図形をベタパターン領
域とする処理と、を有することを特徴とする、請求項1
0記載のコンピュータが読み取り可能な記録媒体。
14. The program according to claim 3, wherein the third processing is
For each of the component mounting pad and component mounting hole data and the wiring pattern, the area of the size obtained by adding the required interval to the solid pattern is included, and the solid pattern creation prohibited area where the apex of the area is a grid point is calculated. The fourth processing includes calculating a shape of a region (referred to as a grid region) having vertices at grid points in a region included in the solid pattern creation region; 2. The method according to claim 1, further comprising: processing of calculating a hollow figure having a shape obtained by hollowing an area in the solid pattern creation prohibited area; and processing of setting the hollow figure as a solid pattern area.
0. A computer-readable recording medium according to item 0.
JP35598799A 1999-12-15 1999-12-15 Printed circuit board design system Expired - Fee Related JP3606144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35598799A JP3606144B2 (en) 1999-12-15 1999-12-15 Printed circuit board design system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35598799A JP3606144B2 (en) 1999-12-15 1999-12-15 Printed circuit board design system

Publications (2)

Publication Number Publication Date
JP2001175695A true JP2001175695A (en) 2001-06-29
JP3606144B2 JP3606144B2 (en) 2005-01-05

Family

ID=18446755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35598799A Expired - Fee Related JP3606144B2 (en) 1999-12-15 1999-12-15 Printed circuit board design system

Country Status (1)

Country Link
JP (1) JP3606144B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122494A1 (en) * 2008-03-31 2009-10-08 富士通株式会社 Wiring board design support device, wiring board design support method, wiring board design support program, and computer-readable recording medium having the program recorded

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122494A1 (en) * 2008-03-31 2009-10-08 富士通株式会社 Wiring board design support device, wiring board design support method, wiring board design support program, and computer-readable recording medium having the program recorded
JPWO2009122494A1 (en) * 2008-03-31 2011-07-28 富士通株式会社 WIRING BOARD DESIGN SUPPORT DEVICE, WIRING BOARD DESIGN SUPPORT METHOD, WIRING BOARD DESIGN SUPPORT PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM CONTAINING THE PROGRAM
JP5120447B2 (en) * 2008-03-31 2013-01-16 富士通株式会社 WIRING BOARD DESIGN SUPPORT DEVICE, WIRING BOARD DESIGN SUPPORT METHOD, WIRING BOARD DESIGN SUPPORT PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM CONTAINING THE PROGRAM
US8856717B2 (en) 2008-03-31 2014-10-07 Fujitsu Limited Shielded pattern generation for a circuit design board

Also Published As

Publication number Publication date
JP3606144B2 (en) 2005-01-05

Similar Documents

Publication Publication Date Title
JP3070678B2 (en) Graphic layout changing system and graphic layout changing method
US7007258B2 (en) Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US5847968A (en) Printed circuit board CAD device which alternates placing components and routing connectors between them
JP2898493B2 (en) Layout design method and layout design apparatus for millimeter-wave or microwave IC
JP5211694B2 (en) Arrangement method of shield line in semiconductor integrated circuit, semiconductor integrated circuit design apparatus, and semiconductor integrated circuit design program
JP4719657B2 (en) Placement model creation device, placement model creation method, and placement model creation program
JP4357287B2 (en) Correction guide generation method, pattern creation method, mask manufacturing method, semiconductor device manufacturing method, and program
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US7962884B2 (en) Floorplanning apparatus and computer readable recording medium storing floorplanning program
CN116050336B (en) Integrated circuit layout generation method and device
JP3606144B2 (en) Printed circuit board design system
JP2983368B2 (en) Wiring pattern design method and CAD system for wiring pattern design
JP3018714B2 (en) CAD equipment
JP4411743B2 (en) Design data conversion apparatus, pattern design support apparatus, design data conversion method, and circuit board pattern design method.
JP3117908B2 (en) Guard ring design equipment
JP2731052B2 (en) Silk mask pattern automatic creation method
JP2008040678A (en) Layout apparatus and layout method
JP3095307B2 (en) Automatic electric component placement apparatus and automatic electric component placement method
JP4366834B2 (en) Pattern design support device and wiring board pattern design method
JPH06236416A (en) Printed wiring pattern display processing system
JPH05266134A (en) Partial correcting method for design data
JPH0612470A (en) Graphic logic processing method
JPH0291962A (en) Design changing method for semiconductor integrated circuit device
JPH06177252A (en) On-grid wiring method automatic
JPH11176938A (en) Semiconductor device pattern generating method and device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees