JP2001175219A - Matrix type picture display device - Google Patents

Matrix type picture display device

Info

Publication number
JP2001175219A
JP2001175219A JP35658599A JP35658599A JP2001175219A JP 2001175219 A JP2001175219 A JP 2001175219A JP 35658599 A JP35658599 A JP 35658599A JP 35658599 A JP35658599 A JP 35658599A JP 2001175219 A JP2001175219 A JP 2001175219A
Authority
JP
Japan
Prior art keywords
pulse width
width
display device
voltage
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35658599A
Other languages
Japanese (ja)
Other versions
JP4453136B2 (en
Inventor
Hideki Aiba
英樹 相羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP35658599A priority Critical patent/JP4453136B2/en
Publication of JP2001175219A publication Critical patent/JP2001175219A/en
Application granted granted Critical
Publication of JP4453136B2 publication Critical patent/JP4453136B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress degradation of light emission intensity and also to suppress the maximum clock frequency even though luminous characteristics of respective cold-cathode electron emitting elements are allowed to have inverse gamma characteristics. SOLUTION: Since this display device allows luminous characteristics of respective cold-cathode electron emitting elements to have inverse gamma characteristics by mixing the change of the frequency of a clock signal and the change of the driving voltage of the elements by constituting so that signals having pulse widths corresponding to magnitude of picture data are generated from a PWM circuit by using a clock signal which is generated by a clock generating circuit and whose frequency is changed in time and voltage or current waveforms which are generated by a waveform generating circuit 8 and which are changed in time are cut off with the pulse widths and the respective elements which are arranged and wired in a matrix shape in a display panel are driven by being applied with the cut off waveforms, the device can suppress the degradation of light emission intensity and can suppress the maximum clock frequency.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電子放出素
子等の電子放出源を用いた表示装置やエレクトロルミネ
センス(以下、ELと称す)表示装置に代表されるマト
リクス型画像表示装置に係り、特に画像表示装置の駆動
方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type image display device typified by a display device using an electron emission source such as a cold cathode electron emission device or an electroluminescence (hereinafter, referred to as EL) display device. In particular, the present invention relates to a driving method of an image display device.

【0002】[0002]

【従来の技術】従来、マトリクス型の平面表示装置とし
て、冷陰極電子放出素子を用いた表示装置やEL表示装
置が知られている。
2. Description of the Related Art Hitherto, as a matrix type flat display device, a display device using a cold cathode electron-emitting device and an EL display device have been known.

【0003】図7はマトリクス型の画像表示装置の従来
構成例を示したものである。表示パネル10は、例え
ば、図8に示されるような走査電極に接続されている複
数(m)の行配線とデータ電極に接続されている複数
(n)の列配線によってマトリクス状に配置された冷陰
極電子放出素子Eを用いた表示パネルである。
FIG. 7 shows an example of a conventional configuration of a matrix type image display device. The display panel 10 is arranged in a matrix by, for example, a plurality (m) of row wirings connected to scanning electrodes and a plurality (n) of column wirings connected to data electrodes as shown in FIG. This is a display panel using the cold cathode electron-emitting device E.

【0004】端子1に入力された映像信号100はシフ
トレジスタ2に書き込まれる。シフトレジスタ2におい
て1行分のデータが書き込まれた後、ラッチ回路3によ
ってラッチされ、PWM回路4にデータが送られる。P
WM回路4ではデータの大小に応じたパルスでスイッチ
Sd1〜Sdnを制御する。スイッチSd1〜Sdnは
PWM回路4から供給されるパルスがHighの時オン
となって表示パネル10のデータ電極D1〜Dnに定電
圧+Vdを送る。一方、表示パネル10の走査電極側で
は、端子5に入力された同期信号200を元にタイミン
グ制御回路6で発生した1ライン幅のスキャンパルスT
sをシフトレジスタ7を介して1行目から順次に出力
し、このパルスでスイッチSs1〜Ssmを制御する。
スイッチSs1〜Ssmはシフトレジスタ7から供給さ
れるスキャンパルスがHighの時オンとなって表示パ
ネル10の走査電極S1〜Smに定電圧−Vsを送る。
The video signal 100 input to the terminal 1 is written to the shift register 2. After one row of data is written in the shift register 2, the data is latched by the latch circuit 3 and sent to the PWM circuit 4. P
The WM circuit 4 controls the switches Sd1 to Sdn with a pulse corresponding to the magnitude of the data. The switches Sd1 to Sdn are turned on when the pulse supplied from the PWM circuit 4 is High, and sends the constant voltage + Vd to the data electrodes D1 to Dn of the display panel 10. On the other hand, on the scan electrode side of the display panel 10, the scan pulse T of one line width generated by the timing control circuit 6 based on the synchronizing signal 200 input to the terminal 5.
s are sequentially output from the first row through the shift register 7, and the switches Ss1 to Ssm are controlled by this pulse.
The switches Ss1 to Ssm are turned on when the scan pulse supplied from the shift register 7 is High, and sends a constant voltage −Vs to the scan electrodes S1 to Sm of the display panel 10.

【0005】次に、M行N列に配置された単純マトリク
ス型の表示装置を駆動する場合を例にして動作原理を説
明する。まず、走査電極側において、走査電極S1〜S
mまで順次に駆動電圧が印加される。また、データ電極
D1〜Dnには、選択されているラインに対応したデー
タに応じてパルス幅変調(PWM)された矩形電圧が加
えられる。すなわち、i行j列のデータに対しては走査
電極Siが選択されている期間にデータ電極Djに電圧
を印加する。発光の強弱(階調)は、PWM変調された
信号をデータ電極に印加し、そのパルス幅の期間だけ発
光することにより表現される。
Next, the operation principle will be described by taking as an example the case of driving a simple matrix type display device arranged in M rows and N columns. First, on the scan electrode side, scan electrodes S1 to S
The drive voltage is sequentially applied up to m. Further, a rectangular voltage pulse-width modulated (PWM) is applied to the data electrodes D1 to Dn in accordance with data corresponding to the selected line. That is, a voltage is applied to the data electrode Dj for the data in the i-th row and the j-th column while the scanning electrode Si is selected. The intensity (gradation) of light emission is expressed by applying a PWM-modulated signal to the data electrode and emitting light only during the pulse width.

【0006】図9は、例としてj列の表示を説明するも
のである。今、信号のビット数が8ビットとし完全な黒
は0、完全な白は255として表現されている場合を考
える。この場合、1走査期間は255単位時間(以下、
Tで記す)で構成され、階調表現はデータ電極に印加す
るパルス幅が0T〜255Tで変化させることにより行
われる(実際には1走査期間を255以上の単位時間で
構成すればよい)。
FIG. 9 illustrates the display of the j-th column as an example. Now, consider a case where the number of bits of the signal is 8 bits, perfect black is represented as 0, and perfect white is represented as 255. In this case, one scanning period is 255 unit time
T), and the gradation expression is performed by changing the pulse width applied to the data electrode from 0T to 255T (actually, one scanning period may be constituted by 255 or more unit times).

【0007】仮に、入力されている信号が、i行j列で
は0、i+1行j列は128、i+2行j列は255で
あるとする。i行の走査期間においては、i行の走査電
極Siには−Vsがかかりその他の走査電極は0であ
る。この時、i行j列の信号が“0”であるため、j列
のデータ電極Djは常に0電位である。
It is assumed that the input signals are 0 in the i-th row and j-th column, 128 in the i + 1-th row and the j-th column, and 255 in the i + 2 row and the j-th column. In the scanning period of the i-th row, −Vs is applied to the scanning electrode Si of the i-th row, and the other scanning electrodes are 0. At this time, since the signal in the i-th row and the j-th column is “0”, the data electrode Dj in the j-th column is always at the 0 potential.

【0008】i行の走査期間が終了するとi+1行の走
査期間に移る。i+1行の走査期間H1においては、i
+1行の走査電極には−Vsがかかり、その他の走査電
極は0である。この時、i+1行j列の信号が“12
8”であるため、j列のデータ電極には走査期間(25
5T)の約半分の期間(128T)だけ+Vdがかかり
その後0となる。
When the scanning period of the i-th row is completed, the operation proceeds to the scanning period of the (i + 1) -th row. In the scanning period H1 of the (i + 1) th row, i
-Vs is applied to the scanning electrodes in the +1 row, and 0 is applied to the other scanning electrodes. At this time, the signal in the (i + 1) th row and the jth column is “12”.
8 ″, the data electrodes in the j-th column are applied to the scanning period (25
+ Vd is applied only for a period (128T) which is about half of (5T), and becomes 0 thereafter.

【0009】i+1行の走査期間が終了するとi+2行
の走査期間に移る。i+2行の走査期間においては、i
+2行の走査電極は−Vsがかかりその他の走査電極は
0である。この時、i+2行j列の信号が“255”で
あるため、j列のデータ電極には走査期間の全期間(2
55T)において+Vdがかかっている。
When the scanning period of the (i + 1) -th row is completed, the operation proceeds to the scanning period of the (i + 2) -th row. In the scanning period of the (i + 2) th row, i
+ Vs is applied to the scanning electrodes in the +2 rows, and the other scanning electrodes are 0. At this time, since the signal in the (i + 2) th row and the jth column is “255”, the data electrode in the jth column is applied to the entire scanning period (2
At 55T), + Vd is applied.

【0010】尚、冷陰極電子放出素子Eを用いた表示パ
ネルは、一般的に、電子放出するためのしきい値を有し
ている。図10の実線は、冷陰極電子放出素子Eにかか
る電圧に対する放出電流の特性を示したものである。図
10のVthは放出電流が生じるしきい値である。走査
期間において走査電極側にかけられる電圧(絶対値)V
s及びデータ電極にかけられる電圧Vdは共にVth以
下に設定され、Vd+VsはVthより大きく設定され
ればよい。冷陰極電子放出素子Eにかかる電圧とは、デ
ータ電極の電位と走査電極の電位の差であるから、この
場合、データ電極と走査電極のうち一方のみの電圧(V
dまたはVs)の印加では発光は起こらず、両方に印加
された場合(Vd+Vs)にのみ発光する。
A display panel using the cold-cathode electron-emitting device E generally has a threshold for emitting electrons. The solid line in FIG. 10 shows the characteristic of the emission current with respect to the voltage applied to the cold cathode electron-emitting device E. Vth in FIG. 10 is a threshold value at which emission current occurs. Voltage (absolute value) V applied to the scanning electrode during the scanning period
Both s and the voltage Vd applied to the data electrode may be set to Vth or less, and Vd + Vs may be set to be larger than Vth. Since the voltage applied to the cold cathode electron-emitting device E is the difference between the potential of the data electrode and the potential of the scan electrode, in this case, the voltage (V) of only one of the data electrode and the scan electrode is used.
Light emission does not occur when d or Vs) is applied, and light is emitted only when both are applied (Vd + Vs).

【0011】図9の例では、i行j列の素子にかかる電
圧は常にVth以下になっているため、発光は起こらな
い。i+1行j列の素子にかかる電圧は斜線部の128
T期間だけVthを超えているので、128T期間だけ
発光が起きる。i+2行j列の素子にかかる電圧は斜線
部の255T期間だけVthを超えているので、255
T期間発光が起きる。
In the example shown in FIG. 9, since the voltage applied to the element in the i-th row and the j-th column is always lower than Vth, no light emission occurs. The voltage applied to the element in the (i + 1) -th row and the j-th column is 128
Since Vth is exceeded only for the T period, light emission occurs only for the 128T period. Since the voltage applied to the element in the (i + 2) -th row and the j-th column exceeds Vth only for the period of 255T in the shaded area,
Light emission occurs during the T period.

【0012】ここでは、i行からi+2行目までの表示
過程についてのみ説明したが、実際には1行からM行ま
で順次に走査パルスが加えられ、この走査タイミングに
合わせて1列からN列のデータ電極にPWM変調された
パルスがかけられる。そして、有効画素が480行×6
40列の表示の場合には、走査電極が480本、データ
電極が640本存在し、RGBストライプ構造のカラー
表示の場合には1920本のデータ電極が存在する。
Here, only the display process from the i-th row to the (i + 2) -th row has been described. However, in actuality, scanning pulses are sequentially applied from the first row to the M-th row, and the first to N-th columns are synchronized with the scanning timing. Are applied with PWM-modulated pulses. Then, the effective pixels are 480 rows × 6
In the case of the display of 40 columns, there are 480 scanning electrodes and 640 data electrodes, and in the case of the color display of the RGB stripe structure, there are 1920 data electrodes.

【0013】[0013]

【発明が解決しようとする課題】このようなPWM変調
による階調表現においては、画像データに対してほぼリ
ニアな発光特性を示すことができる。
In such gradation expression by PWM modulation, it is possible to exhibit a substantially linear light emission characteristic with respect to image data.

【0014】しかし、実際の画像データはガンマ特性を
もっており、表示装置としては逆ガンマ特性を有してい
ることが望ましい。
However, the actual image data has a gamma characteristic, and the display device preferably has an inverse gamma characteristic.

【0015】我々は、逆ガンマ特性を持たせる方法とし
て、素子に印加する波形をランプ状、ステップ状に変化
する波形とする表示装置を既に発明した。(以下、先願
参照)また、特開平8−137427においてはPWM
回路に与えるクロック周波数を時間的に変化させること
により逆ガンマ特性を持たせる方法が示されている。
We have already invented a display device in which the waveform applied to the element is changed to a ramp-like or step-like waveform as a method for providing the inverse gamma characteristic. (Hereinafter, refer to the prior application.) Also, in JP-A-8-137427, PWM
A method of giving a reverse gamma characteristic by changing a clock frequency given to a circuit with time is shown.

【0016】しかし、前者の方法では、PWMにおける
パルス幅が最大になった時の発光強度が従来方式に対し
て小さくなるという問題があり、後者の方法ではパルス
幅の狭い領域で周波数が高くなり、PWM回路の最大動
作周波数を越えてしまうという問題がある。
However, in the former method, there is a problem that the light emission intensity when the pulse width in the PWM is maximized is smaller than that in the conventional method. In the latter method, the frequency increases in a narrow pulse width region. , There is a problem that the maximum operating frequency of the PWM circuit is exceeded.

【0017】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、逆ガンマ特性を
持たせても、発光強度の劣化を抑え且つ、最大クロック
周波数を抑えることができるマトリクス型画像表示装置
を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to suppress the deterioration of the light emission intensity and the maximum clock frequency even if the device has an inverse gamma characteristic. To provide a matrix-type image display device capable of performing the following.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明の特徴は、複数の素子を複数の行配
線及び複数の列配線でマトリクス配線されたマトリクス
型画像表示装置であって、時間的に周波数が変化するク
ロック信号で画像データの大小に応じた幅のパルス信号
を発生する手段と、時間的に変化する電圧または電流波
形を前記パルス幅で切り取って出力する手段とによって
マトリクス状に配置配線された各素子を駆動することに
ある。
To achieve the above object, a feature of the present invention is a matrix type image display device in which a plurality of elements are arranged in a matrix by a plurality of row wirings and a plurality of column wirings. Means for generating a pulse signal having a width corresponding to the magnitude of image data with a clock signal having a frequency that changes with time, and a means for cutting and outputting a time-varying voltage or current waveform with the pulse width. To drive each element arranged and wired in a matrix.

【0019】この請求項1の発明によれば、時間的に周
波数が変化するクロック信号で画像データの大小に応じ
た幅のパルス信号を発生し、このパルス信号の幅(パル
ス幅)で時間的に変化する電圧または電流波形を切り取
って、マトリクス状に配置配線された各素子に供給して
各素子を駆動することにより、各素子の発光特性に疑似
逆ガンマ特性を作り出している。
According to the first aspect of the present invention, a pulse signal having a width corresponding to the magnitude of image data is generated by a clock signal whose frequency changes over time, and the pulse signal has a temporal (pulse width) width. A pseudo inverse gamma characteristic is created in the light emission characteristic of each element by cutting out a voltage or current waveform that changes in the above manner and supplying the same to each element arranged and wired in a matrix to drive each element.

【0020】請求項2の発明の前記クロック信号は、前
記パルス幅が所定の幅以下においてほぼ一定の周波数を
有するように発生され、前記パルス幅が前記所定の幅以
上になる領域では段階的または徐々に前記周波数が低く
なるように設定され、前記電圧または電流波形は前記パ
ルス幅が前記所定の幅または、それよりも若干狭い或い
は広い幅以下(周波数がほぼ一定なる期間)で、段階的
または徐々に変化するように設定されている。
According to a second aspect of the present invention, the clock signal is generated so that the pulse width has a substantially constant frequency when the pulse width is equal to or smaller than a predetermined width, and is stepwise or in a region where the pulse width is equal to or larger than the predetermined width. The frequency is set so as to be gradually lowered, and the voltage or current waveform is stepwise or stepwise, with the pulse width being the predetermined width or a little narrower or less than a wide width (period where the frequency is almost constant). It is set to change gradually.

【0021】この請求項2の発明によれば、前記パルス
幅が所定の幅以下で、前記クロック信号がほぼ一定とな
る周波数領域では、前記各素子に供給する電圧または電
流波形は例えば段階的または徐々に高くなるように設定
され、この領域では、前記電圧または電流波形の変化に
より疑似逆ガンマ特性を作り出している。
According to the second aspect of the present invention, in the frequency region where the pulse width is equal to or less than the predetermined width and the clock signal is substantially constant, the voltage or current waveform supplied to each element is, for example, stepwise or It is set to be gradually higher, and in this region, a pseudo inverse gamma characteristic is created by the change in the voltage or current waveform.

【0022】請求項3の発明の前記クロック信号は、前
記パルス幅が所定の幅以下においてほぼ一定の周波数を
有するように発生され、前記パルス幅が所定の幅以上に
なる領域では段階的または徐々に前記周波数が低くなる
ように設定され、前記電圧または電流波形は前記パルス
幅が前記所定の幅または、それよりも若干狭い或いは広
い幅以下(周波数がほぼ一定なる期間)で段階的または
徐々に変化するように設定され、前記パルス幅が前記所
定の幅または、それよりも若干狭い或いは広い幅以上の
領域では、前記電圧または電流波形は平坦となるように
設定されている。
According to a third aspect of the present invention, the clock signal is generated such that the pulse width has a substantially constant frequency when the pulse width is equal to or less than a predetermined width, and is stepwise or gradually in a region where the pulse width is equal to or more than the predetermined width. The frequency is set to be low, and the voltage or current waveform is stepwise or gradually with the pulse width being less than or equal to the predetermined width or a little narrower or wider width (a period in which the frequency is almost constant). The voltage or current waveform is set so as to be flat in a region where the pulse width is set to change and the pulse width is equal to or larger than the predetermined width or slightly smaller or wider than the predetermined width.

【0023】この請求項3の発明によれば、前記パルス
幅が所定の幅以上になる領域では、前記クロック信号は
段階的または徐々に周波数が低くなるように設定され、
前記パルス幅が前記所定の幅以上の領域では前記電圧ま
たは電流波形が平坦となるよう設定されているため、こ
の電圧または電流波形が平坦となる領域では、前記クロ
ック信号の周波数変化により逆ガンマ特性を作り出して
いる。
According to the third aspect of the present invention, in a region where the pulse width is equal to or greater than a predetermined width, the clock signal is set so that the frequency gradually or gradually decreases,
In a region where the pulse width is equal to or larger than the predetermined width, the voltage or current waveform is set to be flat. In a region where the voltage or current waveform is flat, the inverse gamma characteristic is changed due to the frequency change of the clock signal. Has been created.

【0024】請求項4の発明のマトリクス状に配置配線
された素子は、電子線発生源とその電子線発生源から出
力される電子線の照射を受ける蛍光体との組み合わせに
よる発光素子、またはエレクトロルミネセンス素子であ
る。
According to the fourth aspect of the present invention, the elements arranged and wired in a matrix form are a light emitting element or a light emitting element formed by a combination of an electron beam generating source and a phosphor receiving irradiation of an electron beam output from the electron beam generating source. It is a luminescence element.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明のマトリクス型画
像表示装置の一実施形態の構成を示したブロック図であ
る。但し、従来例と同様の部分は同一符号を用いて説明
する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the matrix type image display device of the present invention. However, the same parts as in the conventional example will be described using the same reference numerals.

【0026】マトリクス型画像表示装置は、映像信号1
00が入力される端子1、1行分の映像信号100(デ
ータ)が書き込まれるシフトレジスタ2、シフトレジス
タ2に書き込まれた1行分の映像信号100を保持する
ラッチ回路3、ラッチ回路3に保持されたデータの大小
に応じた幅のパルスを発生するPWM回路4、同期信号
200が入力される端子5、同期信号200に基づいて
1ライン幅のスキャンパルスTsを生成するタイミング
制御回路6、1列分のスキャンパルスTsが書き込まれ
るシフトレジスタ7、スキャンパルスTsの周期でステ
ップ状またはランプ状の波形信号を発生する波形発生回
路8、スキャンパルスTsに基づいて周期が変化するP
WM回路駆動用クロックを発生するクロック発生回路
9、冷陰極電子放出素子(図示せず)をマトリクス状に
配列した表示パネル10、冷陰極電子放出素子を駆動す
る波形信号の表示パネル10への入切を行うスイッチS
d1〜Sdn、スキャンパルスTsの表示パネル10へ
の入切を行うスイッチSs1〜Ssmを有している。
The matrix type image display device has a video signal 1
00, a shift register 2 in which the video signal 100 (data) for one row is written, a latch circuit 3 for holding the video signal 100 for one row written in the shift register 2, and a latch circuit 3. A PWM circuit 4 for generating a pulse having a width corresponding to the magnitude of the held data, a terminal 5 to which a synchronization signal 200 is input, a timing control circuit 6 for generating a scan pulse Ts having one line width based on the synchronization signal 200, A shift register 7 into which a scan pulse Ts for one column is written, a waveform generation circuit 8 that generates a step-like or ramp-like waveform signal at the cycle of the scan pulse Ts, and a P whose cycle changes based on the scan pulse Ts.
A clock generation circuit 9 for generating a clock for driving the WM circuit, a display panel 10 in which cold cathode electron-emitting devices (not shown) are arranged in a matrix, and a waveform signal for driving the cold cathode electron-emitting devices input to the display panel 10. Switch S for turning off
Switches Ss1 to Ssm for turning on and off the display panel 10 with d1 to Sdn and the scan pulse Ts are provided.

【0027】次に本実施形態の動作について説明する。Next, the operation of this embodiment will be described.

【0028】実施例1 本例が従来例と異なる動作を行うために必要不可欠な回
路は、波形発生回路8及びクロック発生回路9の部分で
ある。この波形発生回路8は、走査期間周期で例えば図
2(4)の波形発生回路出力で示したようなステップ状
の波形を走査周期で繰り返す信号を出力する。
Embodiment 1 Circuits indispensable for the present embodiment to perform operations different from those of the conventional example are a waveform generating circuit 8 and a clock generating circuit 9. The waveform generating circuit 8 outputs a signal that repeats a step-like waveform in the scanning period, for example, as shown by the waveform generating circuit output in FIG.

【0029】ここで、図2(6)〜(8)に示されるよ
うな冷陰極電子放出素子に印加される波形の1周期分を
図3に示す。図3に示されるように、ステップ状の波形
は段階的vd1〜vd2〜vd3と変化している。ま
た、クロック発生回路9から出力されるクロック信号は
その周期がτ1〜τ2〜τ3〜τ4と段階的に変化して
いる。
Here, FIG. 3 shows one cycle of the waveform applied to the cold cathode electron-emitting device as shown in FIGS. 2 (6) to (8). As shown in FIG. 3, the step-like waveform changes stepwise from vd1 to vd2 to vd3. The cycle of the clock signal output from the clock generation circuit 9 changes stepwise from τ1 to τ2 to τ3 to τ4.

【0030】また、波形発生回路8の出力が変化してい
る期間はクロック発生回路9から出力されるクロック信
号の周期が一定(τ1)となり、波形発生回路8の出力
が一定(vd3)となっている期間はクロック信号の周
期が変化して行くようになっている。
During the period when the output of the waveform generation circuit 8 is changing, the period of the clock signal output from the clock generation circuit 9 is constant (τ1), and the output of the waveform generation circuit 8 is constant (vd3). During this period, the cycle of the clock signal changes.

【0031】このような駆動方法においては、各冷陰極
電子放出素子に加えられる電圧波形は図3で示される波
形を画像データに応じたパルス幅(例えばtp)で切り
取った波形(斜線部分)になる。尚、図3のクロック波
形とパルス幅の刻みを示す縦線はそのイメージを示した
ものであり、画像データが256階調(8ビット)であ
る場合には、0〜t6のクロック数は255周期にな
る。
In such a driving method, the voltage waveform applied to each cold cathode electron-emitting device is a waveform (shaded portion) obtained by cutting the waveform shown in FIG. 3 with a pulse width (for example, tp) corresponding to image data. Become. Note that the vertical line indicating the clock waveform and the pulse width in FIG. 3 shows the image. When the image data has 256 gradations (8 bits), the number of clocks from 0 to t6 is 255. Cycle.

【0032】このような波形で表示パネル10の冷陰極
電子放出素子を駆動した時の発光特性(図4)を具体的
に説明する。まず、画像データが小さい時はPWM回路
4に与えるクロック周期はτ1でPWM回路4に与える
電圧はvd1である。すなわち冷陰極電子放出素子に加
えられるパルス電圧は図3に示すように一番小さいv1
(=vd1+vs)であり、画像データの1階調当たり
に対するパルス幅の変化も一番小さいτ1である。この
場合、画像データの1階調当たりに対する発光の変化量
は最も小さく、図4で示されるように画像データ対発光
量の特性の傾きが一番小さくなる(0〜t1区間)。
The light emission characteristics (FIG. 4) when the cold cathode electron-emitting device of the display panel 10 is driven with such a waveform will be specifically described. First, when the image data is small, the clock cycle applied to the PWM circuit 4 is τ1 and the voltage applied to the PWM circuit 4 is vd1. That is, the pulse voltage applied to the cold cathode electron-emitting device is the smallest v1 as shown in FIG.
(= Vd1 + vs), and the change in pulse width per one gradation of image data is τ1 which is the smallest. In this case, the amount of change in light emission per one gradation of the image data is the smallest, and as shown in FIG. 4, the slope of the characteristic of the image data versus the amount of light emission is the smallest (0 to t1 section).

【0033】画像データがt1以上に大きくなった時、
PWM回路4で与える電圧はvd2となり、冷陰極電子
放出素子に加えるパルス電圧もv2(=vd2+vs)
となるので、画像データ対発光量の特性の傾きは少し大
きくなる(t1〜t2区間)。
When the image data becomes larger than t1,
The voltage applied by the PWM circuit 4 is vd2, and the pulse voltage applied to the cold cathode electron-emitting device is also v2 (= vd2 + vs).
Therefore, the slope of the characteristic of the image data versus the light emission amount becomes slightly large (the interval from t1 to t2).

【0034】同様に、画像データがt2以上に大きくな
った時PWM回路4で与える電圧はvd3となり、冷陰
極電子放出素子に加えるパルス電圧もv3(=vd3+
vs)となるので、画像データ対発光量の特性の傾きは
更に大きくなる(t2〜t3区間)。
Similarly, when the image data becomes larger than t2, the voltage applied by the PWM circuit 4 becomes vd3, and the pulse voltage applied to the cold cathode electron-emitting device is also v3 (= vd3 +
vs), the inclination of the characteristic of the image data versus the light emission amount is further increased (t2 to t3 section).

【0035】更に、画像データがt3以上に大きくなっ
た時はPWM回路4で与える電圧はvd3で変化はない
が、クロック周期がτ2となり、画像データの1階調当
たりに対するパルス幅の変化が少し大きくなる。この
時、画像データ対発光量の特性の傾きは更に大きくなる
(t3〜t4区間)。
Further, when the image data becomes larger than t3, the voltage applied by the PWM circuit 4 does not change at vd3, but the clock cycle becomes τ2, and the change of the pulse width per one gradation of the image data is small. growing. At this time, the slope of the characteristic of the image data versus the amount of light emission becomes even larger (section from t3 to t4).

【0036】同様に、画像データがt4以上に大きくな
った時はクロック周期がτ3となり画像データの1階調
当たりに対するパルス幅の変化が更に大きくなる。この
時、画像デー夕対発光量の特性の傾きは更に大きくなる
(t4〜t5区間)。
Similarly, when the image data becomes larger than t4, the clock cycle becomes τ3, and the change of the pulse width per one gradation of the image data further increases. At this time, the inclination of the characteristics of the image data and the amount of light emission becomes even larger (section from t4 to t5).

【0037】同様に、画像データがt5以上に大きくな
った時はクロック周期がτ4となり、画像データの1階
調当たりに対するパルス幅の変化が更に大きくなる。こ
の時、画像デー夕対発光量の特性の傾きは更に大きくな
る(t5〜t6区間)。
Similarly, when the image data becomes larger than t5, the clock cycle becomes τ4, and the change of the pulse width per one gradation of the image data further increases. At this time, the inclination of the characteristic of the image data and the amount of light emission becomes even greater (section from t5 to t6).

【0038】この図のように、画像データ対発光量の特
性は折れ線ではあるものの逆ガンマ特性に類似させるこ
とができる。
As shown in this figure, the characteristic of the image data versus the amount of light emission can be similar to the inverse gamma characteristic although it is a polygonal line.

【0039】仮に、クロック周期の設定だけで0〜t1
期間のように画像データの1階調当りに対する発光の変
化量が小さいものを得ようとすると、かなりクロック周
期を小さくしなければならず、PWM回路4の動作保証
スピードを上まってしまう恐れがある。また、全ての期
間に亙ってPWM回路4に与える電圧を変化させていく
と、画像データが100%の時の発光量が小さくなって
しまう。
If only the clock cycle is set, 0 to t1
If an attempt is made to obtain an image data in which the amount of change in light emission per gradation of image data is small as in a period, the clock cycle must be considerably reduced, and the operation assurance speed of the PWM circuit 4 may be increased. is there. Further, when the voltage applied to the PWM circuit 4 is changed over the entire period, the light emission amount when the image data is 100% becomes small.

【0040】この実施例のようにクロック周期と電圧の
両方を変化させて駆動すれば、PWM回路4の動作速度
も抑えられ且つ、画像データが100%時の発光量の低
下も抑えられる。
When the driving is performed by changing both the clock cycle and the voltage as in this embodiment, the operation speed of the PWM circuit 4 can be suppressed, and the decrease in the light emission amount when the image data is 100% can be suppressed.

【0041】実施例2 波形発生回路8から出力される電圧は必ずしもステップ
状に変化する必要はなく、またクロック発生回路9から
発生されるクロック信号の周期は必ずしもステップ状に
変化する必要はない。
Embodiment 2 The voltage output from the waveform generating circuit 8 does not necessarily need to change stepwise, and the cycle of the clock signal generated from the clock generating circuit 9 does not necessarily need to change stepwise.

【0042】図5は実施例1の図4と異なり、波形発生
回路8から出力される電圧がランプ状に(滑らかに)昇
圧していくようにし、且つクロック発生回路9から発生
されるクロック信号も滑らかにクロック周期が短くなる
ようにしたものである。
FIG. 5 differs from FIG. 4 of the first embodiment in that the voltage output from the waveform generation circuit 8 is stepped up (smoothly) like a ramp and the clock signal generated from the clock generation circuit 9 is generated. Is also designed to smoothly shorten the clock cycle.

【0043】実施例2では0〜t1までは電圧が変化し
てクロック周期は一定、t1〜t2の間は電圧が一定で
クロック周期が変化している。この場合、画像データに
対する発光量の関係は図6のように滑らかな曲線とする
ことができる。
In the second embodiment, the voltage changes from 0 to t1 and the clock cycle is constant, and from t1 to t2, the voltage is constant and the clock cycle changes. In this case, the relationship between the light emission amount and the image data can be a smooth curve as shown in FIG.

【0044】このような構成では、ほぼ逆ガンマ特性が
得られ、しかも、PWM回路4の動作速度も抑えられ且
つ、画像データが100%時の発光量の低下も抑えるこ
とができる。
With such a configuration, substantially inverse gamma characteristics can be obtained, the operating speed of the PWM circuit 4 can be suppressed, and a decrease in the light emission amount when the image data is 100% can be suppressed.

【0045】本実施の形態によれば、表示パネル10内
の冷陰極電子放出素子に印加される波形の1周期の間
で、当初はPWM回路4のクロック周期を一定として、
その間、ドライバ電圧(冷陰極電子放出素子の印加電
圧)をステップ状又はランプ状に変化させ、その後、ド
ライバ電圧を最大の一定にした期間では、PWM回路4
のクロック周期を変化させる(段々長くする)ことによ
って、冷陰極電子放出素子の発光特性に逆ガンマ特性を
持たせることにより、発光強度を前記1周期の全てに亙
ってドライバ電圧を変化させるものに比べて大きくで
き、ドライバ電圧を変化させない従来例に対してその発
光強度を80〜90%程度回復させることができる。
According to the present embodiment, the clock cycle of the PWM circuit 4 is initially set to be constant during one cycle of the waveform applied to the cold cathode electron-emitting devices in the display panel 10.
In the meantime, the driver voltage (applied voltage of the cold cathode electron-emitting device) is changed in a step-like or ramp-like manner.
(E.g., by gradually increasing the clock period) to give the light emitting characteristics of the cold cathode electron-emitting device an inverse gamma characteristic, thereby changing the driver intensity over the entire one period of the light emitting intensity. The light emission intensity can be recovered by about 80 to 90% as compared with the conventional example in which the driver voltage is not changed.

【0046】更に、冷陰極電子放出素子に印加される波
形の1周期全てに亙ってPWM回路4のクロック周期を
変化させている訳ではないため、PWM回路4の最大ク
ロック周波数をそれ程大きくすることなく、逆ガンマ特
性を持たせることができるため、動作周波数が極端に高
いPWM回路4を用いなくて済み、通常のPWM回路を
用いて安価且つ容易に逆ガンマ特性を持たせることがで
きる。
In addition, since the clock cycle of the PWM circuit 4 is not changed over the entire cycle of the waveform applied to the cold cathode electron-emitting device, the maximum clock frequency of the PWM circuit 4 is increased. Therefore, the inverse gamma characteristic can be provided without using the PWM circuit 4 having an extremely high operating frequency, and the inverse gamma characteristic can be easily and inexpensively provided using a normal PWM circuit.

【0047】尚、図3、図5の波形図においては、PW
M回路4のクロック周波数が一定領域と可変領域の境界
となる所定のパルス幅に基づいて、冷陰極電子放出素子
を駆動する電圧、即ちドライバ電圧を一定とする領域
と、ドライバ電圧を段階的又は徐々に変化させる領域と
に分けているが、前記所定のパルス幅ジャストでなく、
この所定幅より若干前後する幅のパルス幅に基づいて、
ドライバ電圧を一定とする領域と、ドライバ電圧を段階
的又は徐々に変化させる領域とに分けても、同様の作用
効果を得ることができる。
In the waveform diagrams of FIGS. 3 and 5, PW
Based on a predetermined pulse width at which the clock frequency of the M circuit 4 becomes a boundary between the constant region and the variable region, a voltage for driving the cold cathode electron-emitting device, that is, a region where the driver voltage is constant, and a stepwise or Although it is divided into a region that changes gradually, it is not the above-mentioned predetermined pulse width just,
Based on a pulse width slightly before and after this predetermined width,
A similar effect can be obtained by dividing the region into a region where the driver voltage is constant and a region where the driver voltage is gradually or gradually changed.

【0048】[0048]

【発明の効果】以上詳細に説明したように、本発明であ
るマトリクス型画像表示装置によれば、冷陰極電子放出
素子やEL素子などをマトリクス状に配置した表示装置
において、簡単な回路構成で、最高発光強度を低くする
ことなく、低輝度部分の階調特性を良くすることがで
き、その上、画像データに対する発光特性に逆ガンマ特
性を持たせることができるというメリットがある。ま
た、パルス幅変調のクロック信号を単純に切り替える方
式に比較するとPWM回路の最大動作周波数を低くする
ことができる。
As described above in detail, according to the matrix type image display device of the present invention, in a display device in which cold cathode electron-emitting devices and EL devices are arranged in a matrix, a simple circuit configuration is used. In addition, there is an advantage that the gradation characteristics of the low luminance portion can be improved without lowering the maximum light emission intensity, and further, the light emission characteristics for image data can have an inverse gamma characteristic. In addition, the maximum operating frequency of the PWM circuit can be reduced as compared with the method of simply switching the pulse width modulation clock signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のマトリクス型画像表示装置の一実施形
態の構成を示したブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a matrix type image display device of the present invention.

【図2】図1に示した装置の動作を説明するための波形
図(実施例1)である。
FIG. 2 is a waveform chart (Example 1) for explaining the operation of the device shown in FIG. 1;

【図3】図1に示した表示パネル内の冷陰極電子放出素
子の動作例を説明するための波形図(実施例1)であ
る。
FIG. 3 is a waveform diagram (Example 1) for explaining an operation example of the cold cathode electron-emitting device in the display panel shown in FIG. 1;

【図4】図1に示した表示パネル内の冷陰極電子放出素
子の発光特性を示した特性図(実施例1)である。
FIG. 4 is a characteristic diagram (Example 1) showing light emission characteristics of the cold cathode electron-emitting devices in the display panel shown in FIG. 1;

【図5】図1に示した表示パネル内の冷陰極電子放出素
子の他の動作例を説明するための波形図(実施例2)で
ある。
FIG. 5 is a waveform chart (Example 2) for explaining another operation example of the cold cathode electron-emitting device in the display panel shown in FIG.

【図6】図1に示した表示パネル内の冷陰極電子放出素
子の他の発光特性を示した特性図(実施例2)である。
FIG. 6 is a characteristic diagram (Example 2) showing another emission characteristic of the cold cathode electron-emitting device in the display panel shown in FIG. 1;

【図7】従来のマトリクス型画像表示装置の構成例を示
したブロック図である。
FIG. 7 is a block diagram showing a configuration example of a conventional matrix type image display device.

【図8】従来の表示パネルにおける素子の配線イメージ
を示した図である。
FIG. 8 is a diagram showing a wiring image of elements in a conventional display panel.

【図9】図7に示した従来装置の動作を説明する波形図
である。
FIG. 9 is a waveform chart for explaining the operation of the conventional device shown in FIG. 7;

【図10】従来の冷陰極電子放出素子に印加する電圧に
対する放出電流の特性を示した特性図である。
FIG. 10 is a characteristic diagram showing characteristics of an emission current with respect to a voltage applied to a conventional cold cathode electron-emitting device.

【符号の説明】[Explanation of symbols]

1、5 端子 2、7 シフトレジスタ 3 ラッチ回路 4 PWM回路 6 タイミング制御 8 波形発生回路 9 クロック発生回路 10 表示パネル Sd1〜Sdn、Ss1〜Ssm スイッチ 1, 5 terminal 2, 7 shift register 3 latch circuit 4 PWM circuit 6 timing control 8 waveform generation circuit 9 clock generation circuit 10 display panel Sd1-Sdn, Ss1-Ssm switch

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の素子を複数の行配線及び複数の列
配線でマトリクス配線されたマトリクス型画像表示装置
であって、 時間的に周波数が変化するクロック信号で画像データの
大小に応じた幅のパルス信号を発生する手段と、 時間的に変化する電圧または電流波形を前記パルス幅で
切り取って出力する手段とによってマトリクス状に配置
配線された各素子を駆動することを特徴とするマトリク
ス型画像表示装置
1. A matrix-type image display device in which a plurality of elements are arranged in a matrix by a plurality of row wirings and a plurality of column wirings, wherein the width of the clock data changes in time with respect to the size of image data. A matrix-type image, wherein each of the elements arranged and wired in a matrix is driven by means for generating a pulse signal of the following and means for cutting out and outputting a time-varying voltage or current waveform with the pulse width. Display device
【請求項2】 前記クロック信号は、前記パルス幅が所
定の幅以下においてほぼ一定の周波数を有するように発
生され、 前記パルス幅が前記所定の幅以上になる領域では段階的
または徐々に前記周波数が低くなるように設定され、 前記電圧または電流波形は前記パルス幅が前記所定の幅
または、それよりも若干狭い或いは広い幅以下(周波数
がほぼ一定なる期間)で、段階的または徐々に変化する
ように設定されていることを特徴とする請求項1記載の
マトリクス型画像表示装置
2. The clock signal is generated such that the pulse width has a substantially constant frequency when the pulse width is equal to or less than a predetermined width, and in a region where the pulse width is equal to or greater than the predetermined width, the frequency is gradually or gradually increased. The voltage or current waveform changes stepwise or gradually when the pulse width is less than or equal to the predetermined width or slightly smaller or wider than the predetermined width (period in which the frequency is substantially constant). 2. The matrix type image display device according to claim 1, wherein:
【請求項3】 前記クロック信号は、前記パルス幅が所
定の幅以下においてほぼ一定の周波数を有するように発
生され、 前記パルス幅が所定の幅以上になる領域では段階的また
は徐々に前記周波数が低くなるように設定され、 前記電圧または電流波形は前記パルス幅が前記所定の幅
または、それよりも若干狭い或いは広い幅以下(周波数
がほぼ一定なる期間)で段階的または徐々に変化するよ
うに設定され、 前記パルス幅が前記所定の幅または、それよりも若干狭
い或いは広い幅以上の領域では、前記電圧または電流波
形は平坦となるように設定されていることを特徴とする
請求項1記載のマトリクス型画像表示装置。
3. The clock signal is generated such that the pulse width has a substantially constant frequency when the pulse width is equal to or less than a predetermined width, and the frequency is gradually or gradually increased in a region where the pulse width is equal to or more than the predetermined width. The voltage or current waveform is set so as to be lower, and the pulse width changes stepwise or gradually when the pulse width is equal to or smaller than the predetermined width or slightly smaller or wider than the predetermined width (period in which the frequency is substantially constant). The voltage or current waveform is set to be flat in an area where the pulse width is set to the predetermined width or a width slightly smaller or wider than the predetermined width. Matrix image display device.
【請求項4】 マトリクス状に配置配線された素子は、
電子線発生源とその電子線発生源から出力される電子線
の照射を受ける蛍光体との組み合わせによる発光素子、
またはエレクトロルミネセンス素子であることを特徴と
する請求項1乃至3いずれかに記載のマトリクス型画像
表示装置。
4. The elements arranged and wired in a matrix,
A light-emitting element comprising a combination of an electron beam source and a phosphor receiving irradiation of an electron beam output from the electron beam source,
4. The matrix type image display device according to claim 1, wherein the matrix type image display device is an electroluminescence element.
JP35658599A 1999-12-15 1999-12-15 Matrix type image display device Expired - Fee Related JP4453136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35658599A JP4453136B2 (en) 1999-12-15 1999-12-15 Matrix type image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35658599A JP4453136B2 (en) 1999-12-15 1999-12-15 Matrix type image display device

Publications (2)

Publication Number Publication Date
JP2001175219A true JP2001175219A (en) 2001-06-29
JP4453136B2 JP4453136B2 (en) 2010-04-21

Family

ID=18449769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35658599A Expired - Fee Related JP4453136B2 (en) 1999-12-15 1999-12-15 Matrix type image display device

Country Status (1)

Country Link
JP (1) JP4453136B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157203A (en) * 2003-11-28 2005-06-16 Tohoku Pioneer Corp Driving device and method of light emitting display panel
JP2006201609A (en) * 2005-01-21 2006-08-03 Silicon Touch Technology Inc Multi-channel driver for display device and its gamma correcting method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157203A (en) * 2003-11-28 2005-06-16 Tohoku Pioneer Corp Driving device and method of light emitting display panel
JP2006201609A (en) * 2005-01-21 2006-08-03 Silicon Touch Technology Inc Multi-channel driver for display device and its gamma correcting method
JP4511374B2 (en) * 2005-01-21 2010-07-28 點晶科技股▲ふん▼有限公司 Multi-channel driver for display device

Also Published As

Publication number Publication date
JP4453136B2 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
US7176876B2 (en) Display apparatus
US7298357B2 (en) Active matrix type flat-panel display device
US7423661B2 (en) Image display apparatus
JP2003173159A (en) Drive circuit, display device, and driving method
JP2000221945A (en) Matrix type display device
JPH11231835A (en) Display device
CN115171602A (en) Light emitting diode display device
GB2336459A (en) Displaying images with gradations on a matrix-type display device
JP2001306018A (en) Matrix-type display device
US11955058B2 (en) Display panel and driving method for the same, and display device
JP2009251046A (en) Image display apparatus and control method of the same
JP4453136B2 (en) Matrix type image display device
JP2006010742A (en) Matrix type display device and its driving method
US20060066523A1 (en) Display device and display method
JP3931470B2 (en) Matrix type display device
KR101022658B1 (en) Driving method of electron emission device with decreased signal delay
JP4595177B2 (en) Matrix type display device
JP2000172217A (en) Matrix type display device
JP2000148074A (en) Matrix type display device
JPH11249614A (en) Driving circuit for matrix type display device
JP4096441B2 (en) Drive circuit for matrix display device
JP2008026678A (en) Passive matrix type display device
JP3642452B2 (en) Drive circuit for matrix display device
KR20050088240A (en) Line-at-a-time addressed display and drive method
JP2000148073A (en) Matrix type display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees