JP2001168097A - Method of forming wiring, method of manufacturing semiconductor device and semiconductor device - Google Patents

Method of forming wiring, method of manufacturing semiconductor device and semiconductor device

Info

Publication number
JP2001168097A
JP2001168097A JP34801499A JP34801499A JP2001168097A JP 2001168097 A JP2001168097 A JP 2001168097A JP 34801499 A JP34801499 A JP 34801499A JP 34801499 A JP34801499 A JP 34801499A JP 2001168097 A JP2001168097 A JP 2001168097A
Authority
JP
Japan
Prior art keywords
film
forming
oxidation
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34801499A
Other languages
Japanese (ja)
Inventor
Fumio Otake
文雄 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34801499A priority Critical patent/JP2001168097A/en
Publication of JP2001168097A publication Critical patent/JP2001168097A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable the forming of high-performance polymetal wirings at low cost by extremely easily and reliably preventing metal films from being oxidated using the conventional film forming apparatus, without any troublesome additional means or additional processes in adopting the polymetal technology, thus greatly contributing to the manufacturing of the next generation integrated circuits. SOLUTION: After forming a W film 13 through a WN film 12 for avoiding reactions on a polycrystalline Si film 11, a WN film 14 is formed on the W film 13 as a protection thin film for preventing the abnormal oxidation of the W film 13 by the sputtering method, the same as forming the WN film 12, in an environment not oxidating the W film 13, concretely under a film forming setting condition such as in a high vacuum or in an atmosphere not containing oxygen in situ, then an SiN film 15 is formed and the films 11-15 are patterned into wiring shapes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線の形成方法、
半導体装置の製造方法、及び半導体装置に関し、特にゲ
ート電極等の形成に適用して好適である。
[0001] The present invention relates to a method for forming a wiring,
The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device, and is particularly suitable for forming a gate electrode and the like.

【0002】[0002]

【従来の技術】従来、金属配線は、半導体装置の製造プ
ロセスにおいて、いわゆるバックエンドプロセス(ゲー
ト電極、ソース/ドレインの形成に代表されるトランジ
スタの主要プロセスが終了した後の配線形成プロセスを
主に指す。)にて形成されるものであった。
2. Description of the Related Art Conventionally, metal wiring is mainly used as a so-called back-end process (a wiring forming process after a main process of a transistor typified by formation of a gate electrode and a source / drain) is completed in a manufacturing process of a semiconductor device. Point.).

【0003】近時におけるMOSトランジスタの微細
化、高性能化の進展のなかで、ゲート電極のシート抵抗
を低減させる要望が強くなっている。この要望に応える
ため、ゲート電極を金属配線として、多結晶シリコン膜
上にW等の高融点金属のシリサイド膜を積層してなるポ
リサイド層から構成する試みがなされている。
In recent years, with the progress of miniaturization and high performance of MOS transistors, there is a strong demand for reducing the sheet resistance of a gate electrode. In order to meet this demand, attempts have been made to form a polycide layer formed by laminating a silicide film of a refractory metal such as W on a polycrystalline silicon film using a gate electrode as a metal wiring.

【0004】しかしながら、LSIの微細化が進むに従
って、W等の高融点金属シリサイド技術では期待される
程の抵抗低減化を実現することは困難となりつつあり、
近時の要求に見合う程度の低減化を果たすには膜厚を厚
くする必要があるため、微細化の要請の妨げとなる。
However, as the miniaturization of LSIs progresses, it is becoming difficult to reduce the resistance as much as expected with the refractory metal silicide technology such as W.
In order to achieve a reduction to an extent that meets recent requirements, it is necessary to increase the film thickness, which hinders the demand for miniaturization.

【0005】そこで、シート抵抗の更なる低減化及び高
い耐熱性の発現を図ることを目指して、多結晶シリコン
膜上に窒化タングステン(WN)等の反応防止膜を介し
てタングステン(W)等の純金属膜を積層してゲート電
極を構成する、いわゆるポリメタル電極を形成する技術
が研究されている。このポリメタル技術によれば、純金
属膜を厚く形成することなく配線の低抵抗化が可能であ
り、耐熱性に優れるためにDRAM等にも適用できる。
[0005] Therefore, in order to further reduce the sheet resistance and to exhibit high heat resistance, tungsten (W) or the like is formed on the polycrystalline silicon film through a reaction prevention film such as tungsten nitride (WN). A technique of forming a gate electrode by laminating a pure metal film, that is, forming a so-called polymetal electrode has been studied. According to this polymetal technology, it is possible to reduce the resistance of wiring without forming a pure metal film thick, and it can be applied to DRAMs and the like because of its excellent heat resistance.

【0006】[0006]

【発明が解決しようとする課題】ポリメタル技術を用い
る場合には、製造工程において上層の純金属膜の酸化を
防止する必要がある。そのため従来では、図4(a)に
示すように、半導体基板101の上層で多結晶シリコン
膜102上に窒化タングステン膜(WN膜)103を介
してW膜104を形成した後、その後の熱処理に対する
耐酸化膜として膜厚200nm程度のシリコン窒化膜
(SiN膜)105を形成し、W膜104の酸化を防止
していた。
When the polymetal technique is used, it is necessary to prevent the oxidation of the upper pure metal film in the manufacturing process. For this reason, conventionally, as shown in FIG. 4A, a W film 104 is formed on a polycrystalline silicon film 102 over a semiconductor substrate 101 via a tungsten nitride film (WN film) 103, and then a heat treatment is performed. A silicon nitride film (SiN film) 105 having a thickness of about 200 nm was formed as an oxidation resistant film to prevent oxidation of the W film 104.

【0007】ところがこの場合、耐酸化膜であるSiN
膜105の成膜自体に問題がある。即ち、当該成膜工程
は780℃程度の高温下で行なわれるため、少量ながら
発生する巻き込み酸素の影響によりW膜104の表面が
酸化される。これにより、図4(b)に示すように、W
膜104の表面に針状のいわゆるウィスカー106が形
成されてしまう。
However, in this case, the oxidation resistant film SiN
There is a problem in the formation of the film 105 itself. That is, since the film formation process is performed at a high temperature of about 780 ° C., the surface of the W film 104 is oxidized by the influence of the entrained oxygen generated in a small amount. As a result, as shown in FIG.
Needle-like whiskers 106 are formed on the surface of the film 104.

【0008】この問題の対策として、巻き込み酸素の影
響を防ぐため、窒化シリコン膜の形成に用いる成膜装置
にいわゆるロードロックチャンバーを設け、基板をこの
ロードロックチャンバーに一時的に留め、ロードロック
チャンバー内の巻き込み酸素をN2 やAr等のガスに完
全置換した後に、基板を成膜チャンバー内に導入した
り、いわゆる低温ロードイン(一度成膜装置内の温度を
400℃程度(通常、装置内の温度はスループットを考
慮して600℃程度に保持される。)以下まで下げて、
ウェハをロードインした後、十分に装置内部の雰囲気を
置換してから、成膜温度の780℃まで温度を上げて成
膜を行なう方法)を施すなどの特別な処置を行なってい
た。
As a countermeasure against this problem, a so-called load lock chamber is provided in a film forming apparatus used for forming a silicon nitride film in order to prevent the influence of entrained oxygen, and the substrate is temporarily held in the load lock chamber. After completely replacing the entrained oxygen with a gas such as N 2 or Ar, the substrate is introduced into the film forming chamber or a so-called low-temperature load-in (once the temperature in the film forming apparatus is set to about 400 ° C. (usually, in the apparatus). Is maintained at about 600 ° C. in consideration of throughput.)
After loading the wafer into the apparatus, the atmosphere inside the apparatus is sufficiently replaced, and then a special method such as performing a film formation by raising the film formation temperature to 780 ° C.) is performed.

【0009】このように従来では、ポリメタル技術を採
用して近時の高性能・微細化の要請に見合った配線低抵
抗化を実現可能とする反面、ロードロックチャンバーの
如き迂遠な手段を設けたためにプロセス装置全体のコス
ト上昇を招いたり、低温ロードインの如き特殊な工程を
付加したためにスループットの著しい低下を来すという
深刻な問題があった。
As described above, conventionally, the adoption of the polymetal technology makes it possible to reduce the wiring resistance in response to recent demands for high performance and miniaturization. On the other hand, however, a detour means such as a load lock chamber is provided. However, there is a serious problem that the cost of the entire process apparatus is increased, and a special process such as low-temperature load-in is added, so that the throughput is significantly reduced.

【0010】そこで本発明は、ポリメタル技術を採用す
るに際して、煩雑な付加手段や付加工程を要することな
く、従来の成膜装置を用いて極めて容易且つ確実に金属
膜の酸化を防止して高性能のポリメタル配線を低コスト
で形成することを可能とし、次世代の集積回路の製造に
大きく寄与することができる配線の形成方法、半導体装
置の製造方法、及び半導体装置を提供することを目的と
する。
In view of the above, according to the present invention, when a polymetal technique is employed, a conventional film-forming apparatus can be used to prevent oxidation of a metal film very easily and reliably without the need for complicated additional means and additional steps. It is an object of the present invention to provide a method for forming a wiring, a method for manufacturing a semiconductor device, and a semiconductor device, which can form a polymetal wiring at low cost and can greatly contribute to the manufacture of a next-generation integrated circuit. .

【0011】[0011]

【課題を解決するための手段】本発明は上記課題を解決
するため、以下に示す態様を備える。
The present invention has the following aspects to solve the above-mentioned problems.

【0012】本発明の第1の態様は、配線の形成方法で
あって、基板上にシリコン膜を形成する工程と、前記シ
リコン膜上に少なくとも金属膜を形成する工程と、前記
金属膜の形成に引き続き当該金属膜を酸化させない環境
下において、前記金属膜の表面に保護薄膜を形成する工
程と、前記環境下から前記基板を取り出す工程と、前記
保護薄膜上に耐酸化膜を形成する工程と、少なくとも、
前記耐酸化膜、前記保護薄膜、前記金属膜及び前記シリ
コン膜を配線形状に加工する工程とを含むことを特徴と
する。
According to a first aspect of the present invention, there is provided a method for forming a wiring, comprising the steps of: forming a silicon film on a substrate; forming at least a metal film on the silicon film; A step of forming a protective thin film on the surface of the metal film in an environment in which the metal film is not subsequently oxidized; a step of removing the substrate from the environment; and a step of forming an oxidation-resistant film on the protective thin film. ,at least,
Processing the oxidation-resistant film, the protective thin film, the metal film, and the silicon film into a wiring shape.

【0013】この第1の態様において、前記保護薄膜
を、WN,TiN,SiN,SiO2,WSi2 から選
ばれた1種とすることが好適である。
In the first aspect, it is preferable that the protective thin film is one selected from WN, TiN, SiN, SiO 2 and WSi 2 .

【0014】本発明の第2の態様は、前記第1の態様の
配線の形成方法をゲート電極の形成に適用し、半導体装
置の製造方法に用いることを特徴とする。
A second aspect of the present invention is characterized in that the method for forming a wiring according to the first aspect is applied to the formation of a gate electrode and is used in a method for manufacturing a semiconductor device.

【0015】本発明の第3の態様は、半導体装置であ
り、ゲート電極がシリコン膜上に少なくとも金属膜及び
耐酸化膜が積層され、前記金属膜と前記耐酸化膜との間
に保護薄膜が形成されてなることを特徴とする。
A third aspect of the present invention is a semiconductor device, wherein a gate electrode has at least a metal film and an oxidation resistant film laminated on a silicon film, and a protective thin film is provided between the metal film and the oxidation resistant film. It is characterized by being formed.

【0016】[0016]

【作用】本発明においては、シリコン膜上に積層されて
なる金属膜の表面に、当該金属膜の形成に引き続き当該
金属膜を酸化させない環境下で、即ち具体的にはin sit
u 、高真空又は酸素を含まない雰囲気中などの成膜設定
状態下において保護薄膜を形成する。当該保護薄膜とし
ては、比較的容易に形成可能なものが選ばれる。この保
護薄膜の存在により、下層の金属膜が上層の耐酸化膜形
成時に発生する巻き込み酸素による酸化から保護され
る。従って、特殊な付加手段や付加工程を要することな
く従来の装置構成で配線形成の各工程を連続的に実行す
ることが可能となり、容易且つ確実にポリメタル技術を
導入して配線の低抵抗化を図ることができる。
In the present invention, the surface of a metal film laminated on a silicon film is formed on the surface of the metal film in an environment in which the metal film is not oxidized subsequent to the formation of the metal film, specifically, in situ.
u, a protective thin film is formed under a film-forming setting state such as in a high vacuum or oxygen-free atmosphere. As the protective thin film, one that can be formed relatively easily is selected. Due to the presence of this protective thin film, the lower metal film is protected from oxidation due to entrained oxygen generated when the upper oxidation resistant film is formed. Therefore, it is possible to continuously execute each step of wiring formation with the conventional apparatus configuration without requiring any special additional means or additional steps, and to easily and surely introduce the polymetal technology to reduce the resistance of the wiring. Can be planned.

【0017】[0017]

【発明の実施の形態】以下、本発明を適用した好適な諸
実施形態について、図面を参照しながら詳細に説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments to which the present invention is applied will be described below in detail with reference to the drawings.

【0018】(第1の実施形態)本実施形態では、本発
明をポリメタル技術により所定の半導体装置の金属配線
を形成する場合に適用した場合について例示する。本実
施形態では便宜上、金属配線の構成をその形成工程とと
もに説明する。
(First Embodiment) In this embodiment, a case where the present invention is applied to a case where a metal wiring of a predetermined semiconductor device is formed by a polymetal technique will be exemplified. In the present embodiment, for convenience, the configuration of the metal wiring will be described together with its forming process.

【0019】先ず、図1(a)に示すように、例えば低
圧CVD法により、シリコン半導体基板1上にCVD装
置のチャンバー内で多結晶シリコン膜11を膜厚70n
m程度に堆積形成する。なお、この多結晶シリコン膜は
アモルファスシリコン膜であっても良い。通常、アモル
ファスシリコン膜は後工程の熱処理により結晶化して多
結晶シリコン膜に変わる。
First, as shown in FIG. 1A, a polycrystalline silicon film 11 is formed to a thickness of 70 n on a silicon semiconductor substrate 1 in a chamber of a CVD apparatus by, for example, a low pressure CVD method.
m. This polycrystalline silicon film may be an amorphous silicon film. Normally, an amorphous silicon film is crystallized by a heat treatment in a later step and is changed into a polycrystalline silicon film.

【0020】次に、スパッタ装置のチャンバー内に半導
体基板1を設置し、窒素(N2 )ガスを導入して、スパ
ッタ法により多結晶シリコン膜11の表面に膜厚5nm
程度の薄い窒化タングステン(WN)膜12を形成す
る。このWN膜12は、多結晶シリコン膜11と後述の
タングステン(W)膜13との電気的導通をとり、両者
間の化学反応を防止するためのものである。次に、スパ
ッタ法によりWN膜12上に金属膜としてW膜13を膜
厚40nm程度に堆積形成する。
Next, the semiconductor substrate 1 is set in a chamber of a sputtering apparatus, nitrogen (N 2 ) gas is introduced, and a film thickness of 5 nm is formed on the surface of the polycrystalline silicon film 11 by a sputtering method.
A thin tungsten nitride (WN) film 12 is formed. The WN film 12 serves to establish electrical continuity between the polycrystalline silicon film 11 and a tungsten (W) film 13 described later, and to prevent a chemical reaction between the two. Next, a W film 13 is deposited on the WN film 12 as a metal film to a thickness of about 40 nm by sputtering.

【0021】続いて、図1(b)に示すように、W膜1
3の形成に引き続きW膜13を酸化させない環境下で、
具体的にはin situ 、高真空又は酸素を含まない雰囲気
中などの成膜設定状態下において、WN膜12の形成と
同様にスパッタ法によりW膜13上に当該W膜13の異
常酸化を防止するための保護薄膜を形成する。ここでは
in situ 、即ち同一のチャンバー内にN2 ガスを導入し
て、W膜13の表面に巻き込み酸素の影響によるW膜1
3の酸化を防止するための保護薄膜として膜厚5nm程
度の薄いWN膜14を形成する。WN膜12を介した多
結晶シリコン膜11とW膜13及びWN膜14により、
タングステンポリメタル層21が構成される。
Subsequently, as shown in FIG.
In an environment where the W film 13 is not oxidized following the formation of
Specifically, in the in-situ, high-vacuum or oxygen-free atmosphere setting conditions, the W film 13 is prevented from being abnormally oxidized on the W film 13 by the sputtering method similarly to the formation of the WN film 12. To form a protective thin film. here
In situ, that is, by introducing N 2 gas into the same chamber, the N film is caught on the surface of the W film 13 and the W film 1 is affected by oxygen.
A thin WN film 14 having a thickness of about 5 nm is formed as a protective thin film for preventing oxidation of No. 3. The polycrystalline silicon film 11, the W film 13, and the WN film 14 via the WN film 12
A tungsten polymetal layer 21 is formed.

【0022】ここで、W膜13をCVD法により堆積形
成し、同一のCVD装置のチャンバー内でWN膜14を
CVD法により形成するようにしてもよい。また、巻き
込み酸素の発生量に応じて、例えばこれが比較的多い場
合には、それに対応してWN膜14の膜厚を大きくする
ように調節すればよい。
Here, the W film 13 may be deposited and formed by the CVD method, and the WN film 14 may be formed by the CVD method in the same chamber of the CVD apparatus. Further, according to the amount of entrained oxygen, for example, when the amount of entrained oxygen is relatively large, the WN film 14 may be adjusted so as to increase the thickness accordingly.

【0023】この保護薄膜としては、前記成膜設定状態
下であり且つ巻き込み酸素の影響を抑止できるものであ
れば良く、WN膜の他にも、純金属に比べて酸化され難
い窒化チタン(TiN)膜や、窒化膜のように完全な耐
酸化性を有する膜でも良い。更には、成膜温度下で下層
のW膜13を酸化させることがなければ、低温で形成さ
れるシリコン酸化膜(LTO膜)等も適用可能である。
これは、シリコン酸化膜は巻き込み酸素の浸透を許すも
のの、巻き込み酸素がシリコン酸化膜内で拡散してもW
膜13の表面に到達する前にチャンバー内のガスによっ
てパージされるため、W膜13が酸化されるには至らな
いからである。
The protective thin film may be any one as long as it is in the above-mentioned film formation setting state and can suppress the influence of entrained oxygen. In addition to the WN film, titanium nitride (TiN) which is hardly oxidized as compared with a pure metal is used. And) a film having complete oxidation resistance, such as a film or a nitride film. Furthermore, a silicon oxide film (LTO film) formed at a low temperature can be applied as long as the lower W film 13 is not oxidized at the film formation temperature.
This is because, although the silicon oxide film allows permeation of entrained oxygen, even if the entrained oxygen diffuses in the silicon oxide film, W
This is because the W film 13 is not oxidized because the gas in the chamber is purged before reaching the surface of the film 13.

【0024】続いて、半導体基板1をチャンバー内から
搬出し、耐酸化膜形成の前処理として通常の方法(例え
ば、希硫酸を用いたウェット処理のような手法)により
半導体基板1を洗浄する。
Subsequently, the semiconductor substrate 1 is carried out of the chamber, and the semiconductor substrate 1 is washed by a usual method (for example, a wet treatment using diluted sulfuric acid) as a pretreatment for forming an oxidation resistant film.

【0025】続いて、図1(c)に示すように、CVD
法により780℃程度の温度条件下でW膜13上に耐酸
化膜として膜厚200nm程度のシリコン窒化膜(Si
N膜)15を形成する。このとき、WN膜14の存在に
より、780℃程度という比較的高温下においてもW膜
13が巻き込み酸素の影響を受けることがない。
Subsequently, as shown in FIG.
A silicon nitride film (Si) having a thickness of about 200 nm as an oxidation resistant film on the W film 13 at a temperature of about 780 ° C.
An N film 15 is formed. At this time, due to the presence of the WN film 14, the W film 13 is not affected by the entrained oxygen even at a relatively high temperature of about 780 ° C.

【0026】しかる後、図1(d)に示すように、フォ
トリソグラフィー及びそれに続くドライエッチングによ
り、SiN膜15、WN膜14、W膜13、WN膜12
及び多結晶シリコン膜11を配線形状に加工して、半導
体基板1の上層にタングステンポリメタル配線22をパ
ターン形成する。
Thereafter, as shown in FIG. 1D, the SiN film 15, the WN film 14, the W film 13, and the WN film 12 are formed by photolithography and subsequent dry etching.
Then, the polycrystalline silicon film 11 is processed into a wiring shape, and a tungsten polymetal wiring 22 is pattern-formed on the upper layer of the semiconductor substrate 1.

【0027】以上説明したように、本実施形態の形成方
法によれば、ポリメタル技術を採用するに際して、煩雑
な付加手段や付加工程を要することなく、従来の成膜装
置を用いて極めて容易且つ確実に金属膜、ここではW膜
13の酸化を防止して高性能のポリメタル配線を低コス
トで形成することが可能となり、次世代の集積回路の製
造に大きく寄与することができる。
As described above, according to the forming method of the present embodiment, when the polymetal technique is employed, complicated and complicated additional means and additional steps are not required, and it is extremely easy and reliable to use a conventional film forming apparatus. In addition, it is possible to form a high-performance polymetal wiring at a low cost by preventing the oxidation of the metal film, here, the W film 13, thereby greatly contributing to the manufacture of next-generation integrated circuits.

【0028】具体的に、保護薄膜による金属膜の耐酸化
性効果を調べた実験例について述べる。この実験は、ポ
リメタル配線に必要な耐酸化膜としてSiN膜を形成す
る際の巻き込み酸素の影響を調べるものであり、W膜上
に保護薄膜として低温シリコン酸化膜(LTO)を形成
した状態にて半導体基板1を各温度条件下でアニール処
理し、W膜の酸化の指標となるシート抵抗値の変化を測
定した。ここで、LTOは成膜温度400℃で形成され
たものであり、アニール条件としては、500℃〜10
00℃の各温度下において巻き込み酸素が大量に存在す
る開放状態のN 2 雰囲気下にて10分間熱処理を施し
た。
Specifically, oxidation resistance of a metal film by a protective thin film
An experimental example examining the sexual effect will be described. This experiment was
Form SiN film as oxidation resistant film required for remetal wiring
The purpose of this study is to examine the effect of entrained oxygen on
Low-temperature silicon oxide film (LTO) as protective thin film
In this state, the semiconductor substrate 1 is annealed under various temperature conditions.
The change in sheet resistance, which is an index of oxidation of the W film,
Specified. Here, LTO is formed at a film forming temperature of 400 ° C.
And annealing conditions are 500 ° C. to 10 ° C.
A large amount of entrained oxygen exists at each temperature of 00 ° C
Open N TwoHeat treatment under atmosphere for 10 minutes
Was.

【0029】実験結果を図2に示す。通常、保護薄膜を
有しないW膜上に耐酸化膜としてSiN膜を形成する場
合、600℃程度の温度でW膜が容易に酸化されてしま
う。これに対して、図2によれば、500℃〜1000
℃の各々においてシート抵抗値の上昇はみられず、LT
Oにより巻き込み酸素に対するW膜の極めて高い耐酸化
性が認められることがわかる。
FIG. 2 shows the experimental results. Usually, when an SiN film is formed as an oxidation-resistant film on a W film having no protective thin film, the W film is easily oxidized at a temperature of about 600 ° C. On the other hand, according to FIG.
No increase in sheet resistance was observed at each of the
It can be seen that O shows extremely high oxidation resistance of the W film against entrained oxygen.

【0030】なお、本実施形態ではポリメタル配線の金
属膜としてW膜を形成した場合を例示したが、本発明は
これに限定されることはなく、低抵抗の金属膜として例
えばTa,Mo等の薄膜を形成しても好適である。
Although the present embodiment has exemplified the case where the W film is formed as the metal film of the polymetal wiring, the present invention is not limited to this, and the low-resistance metal film is, for example, Ta, Mo or the like. It is also preferable to form a thin film.

【0031】(第2の実施形態)本実施形態は、本発明
をポリメタル技術によりゲート電極を形成するMOSト
ランジスタの製造方法に適用した場合について例示す
る。本実施形態では便宜上、MOSトランジスタの構成
をその製造工程とともに説明する。なお、第1の実施形
態と共通する構成部材等については同符号を記して説明
を省略する。
(Second Embodiment) This embodiment exemplifies a case where the present invention is applied to a method of manufacturing a MOS transistor in which a gate electrode is formed by a polymetal technique. In the present embodiment, the configuration of the MOS transistor will be described together with its manufacturing process for convenience. Note that the same reference numerals are given to constituent members and the like common to the first embodiment, and description thereof will be omitted.

【0032】図3は、本実施形態のMOSトランジスタ
の製造方法を工程順に示す概略断面図である。先ず、素
子分離領域を形成することにより素子活性領域(図示は
省略する。)を画定した後、図3(a)に示すように、
P型のシリコン半導体基板1上に熱酸化法により4nm
程度の膜厚となるようにゲート絶縁膜となるシリコン酸
化膜2を形成する。
FIG. 3 is a schematic sectional view showing a method of manufacturing the MOS transistor according to the present embodiment in the order of steps. First, after defining an element active region (not shown) by forming an element isolation region, as shown in FIG.
4 nm on a P-type silicon semiconductor substrate 1 by thermal oxidation
A silicon oxide film 2 serving as a gate insulating film is formed so as to have a thickness of the order of.

【0033】続いて、図3(b)に示すように、シリコ
ン酸化膜2上にポリメタル技術を用いてゲート電極3を
形成する。具体的には、第1の実施形態で図1を用いて
説明した金属配線の形成方法とほぼ同様である。ここで
は、ゲート電極として、多結晶シリコン膜上にタングス
テン膜を形成してなるいわゆるタングステンポリメタル
電極を例示する。
Subsequently, as shown in FIG. 3B, a gate electrode 3 is formed on the silicon oxide film 2 by using a polymetal technique. Specifically, the method is almost the same as the method of forming the metal wiring described in the first embodiment with reference to FIG. Here, a so-called tungsten polymetal electrode formed by forming a tungsten film on a polycrystalline silicon film is exemplified as the gate electrode.

【0034】先ず、例えば低圧CVD法により、CVD
装置のチャンバー内で多結晶シリコン膜11を膜厚70
nm程度に堆積形成する。次に、スパッタ装置のチャン
バー内に半導体基板1を設置し、窒素(N2 )ガスを導
入して、スパッタ法により多結晶シリコン膜11の表面
に膜厚5nm程度の薄い窒化タングステン(WN)膜1
2を形成する。このWN膜12は、多結晶シリコン膜1
1と後述のタングステン(W)膜13との電気的導通を
とり、両者間の化学反応を防止するためのものである。
次に、スパッタ法によりWN膜12上に金属膜としてW
膜13を膜厚40nm程度に堆積形成する。
First, for example, by a low pressure CVD method,
The polycrystalline silicon film 11 is formed to a thickness of 70 in the chamber of the apparatus.
It is deposited to a thickness of about nm. Next, the semiconductor substrate 1 is set in a chamber of a sputtering apparatus, a nitrogen (N 2 ) gas is introduced, and a thin tungsten nitride (WN) film having a thickness of about 5 nm is formed on the surface of the polycrystalline silicon film 11 by a sputtering method. 1
Form 2 The WN film 12 is a polycrystalline silicon film 1
1 to electrically connect a tungsten (W) film 13 described later to prevent a chemical reaction between the two.
Next, W is used as a metal film on the WN film 12 by sputtering.
A film 13 is deposited to a thickness of about 40 nm.

【0035】続いて、W膜13の形成に引き続きW膜1
3を酸化させない環境下で、具体的にはin situ 、高真
空又は酸素を含まない雰囲気中などの成膜設定状態下に
おいて、WN膜12の形成と同様にスパッタ法によりW
膜13上に当該W膜13の異常酸化を防止するための保
護薄膜を形成する。ここではin situ 、即ち同一のチャ
ンバー内にN2 ガスを導入して、W膜13の表面に巻き
込み酸素の影響によるW膜13の酸化を防止するための
保護薄膜として膜厚5nm程度の薄いWN膜14を形成
する。WN膜12を介した多結晶シリコン膜11とW膜
13及びWN膜14により、タングステンポリメタル層
21が構成される。
Subsequently, following the formation of the W film 13, the W film 1
In an environment in which no. 3 is not oxidized, specifically, in a film formation setting state such as in situ, in a high vacuum, or in an atmosphere containing no oxygen, W
A protective thin film for preventing abnormal oxidation of the W film 13 is formed on the film 13. Here, in situ, that is, by introducing N 2 gas into the same chamber, a thin WN film having a thickness of about 5 nm is formed as a protective thin film for preventing the W film 13 from being entrapped on the surface of the W film 13 and oxidized by the influence of oxygen. The film 14 is formed. The polycrystalline silicon film 11, the W film 13, and the WN film 14 via the WN film 12 form a tungsten polymetal layer 21.

【0036】ここで、W膜13をCVD法により堆積形
成し、同一のCVD装置のチャンバー内でWN膜14を
CVD法により形成するようにしてもよい。また、巻き
込み酸素の発生量に応じて、例えばこれが比較的多い場
合には、それに対応してWN膜14の膜厚を大きくする
ように調節すればよい。
Here, the W film 13 may be deposited and formed by the CVD method, and the WN film 14 may be formed by the CVD method in the same chamber of the CVD apparatus. Further, according to the amount of entrained oxygen, for example, when the amount of entrained oxygen is relatively large, the WN film 14 may be adjusted so as to increase the thickness accordingly.

【0037】この保護薄膜としては、前記成膜設定状態
下であり且つ巻き込み酸素の影響を抑止できるものであ
れば良く、WN膜の他にも、純金属に比べて酸化され難
い窒化チタン(TiN)膜や、窒化膜のように完全な耐
酸化性を有する膜でも良い。更には、成膜温度下で下層
のW膜13を酸化させることがなければ、低温で形成さ
れるシリコン酸化膜(LTO膜)等も適用可能である。
これは、シリコン酸化膜は巻き込み酸素の浸透を許すも
のの、巻き込み酸素がシリコン酸化膜内を拡散してもW
膜13の表面に到達する前にチャンバー内のガスによっ
てパージされるため、W膜13が酸化されるには至らな
いからである。
The protective thin film may be any one as long as it is in the above-mentioned film formation setting state and can suppress the influence of entrained oxygen. In addition to the WN film, titanium nitride (TiN) which is hardly oxidized as compared with a pure metal is used. And) a film having complete oxidation resistance, such as a film or a nitride film. Furthermore, a silicon oxide film (LTO film) formed at a low temperature can be applied as long as the lower W film 13 is not oxidized at the film formation temperature.
This is because, although the silicon oxide film allows permeation of trapped oxygen, even if trapped oxygen diffuses in the silicon oxide film, W
This is because the W film 13 is not oxidized because the gas in the chamber is purged before reaching the surface of the film 13.

【0038】続いて、半導体基板1をチャンバー内から
搬出し、耐酸化膜形成の前処理として通常の方法(例え
ば、希硫酸を用いたウェット処理のような手法)により
半導体基板1を洗浄する。
Subsequently, the semiconductor substrate 1 is carried out of the chamber, and the semiconductor substrate 1 is washed by a usual method (for example, a wet treatment using diluted sulfuric acid) as a pretreatment for forming an oxidation resistant film.

【0039】続いて、CVD法により780℃程度の温
度条件下でWN膜14上に膜厚200nm程度のシリコ
ン窒化膜(SiN膜)15を形成する。このとき、WN
膜14の存在により、780℃程度という比較的高温下
においてもW膜13が巻き込み酸素の影響を受けること
がない。
Subsequently, a silicon nitride film (SiN film) 15 having a thickness of about 200 nm is formed on the WN film 14 at a temperature of about 780 ° C. by a CVD method. At this time, WN
Due to the presence of the film 14, the W film 13 is not affected by the entrained oxygen even at a relatively high temperature of about 780 ° C.

【0040】そして、フォトリソグラフィー及びそれに
続くドライエッチングにより、SiN膜15、WN膜1
4、W膜13、WN膜12、多結晶シリコン膜11及び
シリコン酸化膜17を電極形状に加工して、ゲート絶縁
膜2上にタングステンポリメタル電極であるゲート電極
3をパターン形成する。
Then, by photolithography and subsequent dry etching, the SiN film 15 and the WN film 1 are formed.
4, the W film 13, the WN film 12, the polycrystalline silicon film 11, and the silicon oxide film 17 are processed into an electrode shape, and a gate electrode 3, which is a tungsten polymetal electrode, is patterned on the gate insulating film 2.

【0041】次に、ゲート電極3をマスクとして、ゲー
ト電極3の両側の半導体基板1の表層にn型不純物、こ
こでは砒素(As+ )を加速エネルギー10keV、ド
ーズ量1×1014/cm2 の条件でイオン注入し、LD
D層16を形成する。
Next, using the gate electrode 3 as a mask, an n-type impurity, here arsenic (As + ), is applied to the surface layer of the semiconductor substrate 1 on both sides of the gate electrode 3 at an acceleration energy of 10 keV and a dose of 1 × 10 14 / cm 2. Ion implantation under the conditions of
The D layer 16 is formed.

【0042】次に、図3(c)に示すように、ゲート電
極3を覆うようにSiN膜を堆積形成した後、このSi
N膜の全面を異方性エッチングすることによりゲート電
極3の側面のみにSiN膜を残し、サイドウォール4を
形成する。
Next, as shown in FIG. 3C, a SiN film is deposited and formed so as to cover the gate electrode 3, and then this SiN film is deposited.
By performing anisotropic etching on the entire surface of the N film, the SiN film is left only on the side surfaces of the gate electrode 3 to form the sidewalls 4.

【0043】次に、図3(d)に示すように、SiN膜
15及びサイドウォール4をマスクとして、ゲート電極
3の両側の半導体基板1の表層にn型不純物、ここでは
砒素(As+ )を加速エネルギー20keV、ドーズ量
4×1015/cm2 の条件でイオン注入した後、950
℃の温度条件で10秒程度のアニール処理を施すことに
より、ソース/ドレイン5を形成する。
Next, as shown in FIG. 3D, using the SiN film 15 and the side wall 4 as a mask, an n-type impurity, here arsenic (As + ), is formed on the surface layer of the semiconductor substrate 1 on both sides of the gate electrode 3. Is implanted under the conditions of an acceleration energy of 20 keV and a dose of 4 × 10 15 / cm 2 ,
The source / drain 5 is formed by performing an annealing process for about 10 seconds at a temperature condition of ° C.

【0044】しかる後、ゲート電極3等を埋め込む層間
絶縁膜の形成、コンタクト孔を介してソース/ドレイン
5等と電気的に接続される各種配線層の形成等を経て、
MOSトランジスタを完成させる。
Thereafter, an interlayer insulating film for burying the gate electrode 3 and the like is formed, and various wiring layers electrically connected to the source / drain 5 and the like via the contact holes are formed.
Complete the MOS transistor.

【0045】以上説明したように、本実施形態の製造方
法によれば、ポリメタル技術を採用するに際して、煩雑
な付加手段や付加工程を要することなく、従来の成膜装
置を用いて極めて容易且つ確実に金属膜、ここではW膜
13の酸化を防止して高性能のポリメタル電極を低コス
トで形成することが可能となり、次世代の集積回路の製
造に大きく寄与することができる。
As described above, according to the manufacturing method of the present embodiment, when the polymetal technology is adopted, complicated and complicated additional means and additional steps are not required, and it is extremely easy and reliable to use a conventional film forming apparatus. In addition, a high-performance polymetal electrode can be formed at low cost by preventing the oxidation of the metal film, here, the W film 13, which can greatly contribute to the manufacture of next-generation integrated circuits.

【0046】なお、本実施形態ではポリメタル電極の金
属膜としてW膜を形成した場合を例示したが、本発明は
これに限定されることはなく、低抵抗の金属膜として例
えばTa,Mo等の薄膜を形成しても好適である。
Although the present embodiment has exemplified the case where the W film is formed as the metal film of the polymetal electrode, the present invention is not limited to this. For example, the low-resistance metal film such as Ta, Mo or the like may be used. It is also preferable to form a thin film.

【0047】また、本実施形態ではMOSトランジスタ
を例示したが、本発明はこれに限定されず、その他の各
種半導体素子や半導体メモリ等に適用してもよい。
In this embodiment, a MOS transistor has been described as an example. However, the present invention is not limited to this, and may be applied to other various semiconductor elements and semiconductor memories.

【0048】以下に示す諸態様もまた、本発明を構成す
る。
The following embodiments also constitute the present invention.

【0049】態様1は、配線の形成方法であって、前記
シリコン膜と前記金属膜との間に両者の反応防止膜を形
成することを特徴とする。
Embodiment 1 is a method for forming a wiring, characterized in that a reaction preventing film for both is formed between the silicon film and the metal film.

【0050】態様2は、配線の形成方法であって、前記
環境は、in situ 、高真空又は酸素を含まない雰囲気中
から選ばれた1種の成膜設定状態下であることを特徴と
する。
Embodiment 2 is a method for forming a wiring, characterized in that the environment is under one kind of film formation setting selected from in situ, high vacuum or an atmosphere containing no oxygen. .

【0051】態様3は、配線の形成方法であって、前記
金属膜を成膜チャンバー内でスパッタ法により形成し、
同一の前記成膜チャンバー内で前記保護薄膜をスパッタ
法により形成することを特徴とする。
Embodiment 3 is a method for forming a wiring, wherein the metal film is formed by a sputtering method in a film forming chamber.
The protective thin film is formed in the same film forming chamber by a sputtering method.

【0052】態様4は、配線の形成方法であって、前記
金属膜を成膜チャンバー内でCVD法により形成し、同
一の前記成膜チャンバー内で前記保護薄膜をCVD法に
より形成することを特徴とする。
A fourth aspect is a method for forming a wiring, wherein the metal film is formed by a CVD method in a film forming chamber, and the protective thin film is formed by a CVD method in the same film forming chamber. And

【0053】態様5は、配線の形成方法であって、前記
金属膜を形成した後、前記基板を高真空中で搬送し、前
記保護薄膜を形成することを特徴とする。
A fifth aspect of the present invention is a method of forming a wiring, wherein after forming the metal film, the substrate is transferred in a high vacuum to form the protective thin film.

【0054】なお、態様1〜態様5の各形成方法は、半
導体装置の製造方法に適用され、当該半導体装置のゲー
ト電極又は各種配線の形成に用いられる。
Each of the forming methods according to the first to fifth aspects is applied to a method for manufacturing a semiconductor device, and is used for forming a gate electrode or various wirings of the semiconductor device.

【0055】態様6は、シリコン膜上に少なくとも金属
膜及び耐酸化膜が積層されてなる配線であって、前記金
属膜と前記耐酸化膜との間に保護薄膜が形成されている
ことを特徴とする。
A sixth aspect is a wiring in which at least a metal film and an oxidation resistant film are laminated on a silicon film, wherein a protective thin film is formed between the metal film and the oxidation resistant film. And

【0056】[0056]

【発明の効果】本発明によれば、ポリメタル技術を採用
するに際して、煩雑な付加手段や付加工程を要すること
なく、従来の成膜装置を用いて極めて容易且つ確実に金
属膜の酸化を防止して高性能のポリメタル配線を低コス
トで形成することが可能となり、次世代の集積回路の製
造に大きく寄与することができる。
According to the present invention, when a polymetal technique is adopted, the oxidation of a metal film can be prevented very easily and reliably using a conventional film forming apparatus without requiring complicated additional means or additional steps. Thus, a high-performance polymetal wiring can be formed at a low cost, which can greatly contribute to the manufacture of a next-generation integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態のポリメタル金属配線の形成方
法を工程順に示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a method of forming a polymetal metal wiring according to a first embodiment in the order of steps.

【図2】保護薄膜を形成し、アニール処理を施した際の
金属膜における処理温度とシート抵抗値との関係を示す
特性図である。
FIG. 2 is a characteristic diagram illustrating a relationship between a processing temperature and a sheet resistance value of a metal film when a protective thin film is formed and an annealing process is performed.

【図3】第2の実施形態のMOSトランジスタの製造方
法を工程順に示す概略断面図である。
FIG. 3 is a schematic cross-sectional view showing a method for manufacturing a MOS transistor according to a second embodiment in the order of steps.

【図4】従来のポリメタル金属配線の形成を示す概略断
面図である。
FIG. 4 is a schematic sectional view showing formation of a conventional polymetal metal wiring.

【符号の説明】[Explanation of symbols]

1 シリコン半導体基板 2 ゲート絶縁膜 3 ゲート電極 4 サイドウォール 5 ソース/ドレイン 11 多結晶シリコン膜 12 WN膜(反応防止用) 13 W膜 14 WN膜(酸化防止用) 15 SiN膜 16 LDD層 17 シリコン酸化膜 21 タングステンポリメタル層 22 タングステンポリメタル配線 Reference Signs List 1 silicon semiconductor substrate 2 gate insulating film 3 gate electrode 4 side wall 5 source / drain 11 polycrystalline silicon film 12 WN film (for reaction prevention) 13 W film 14 WN film (for oxidation prevention) 15 SiN film 16 LDD layer 17 silicon Oxide film 21 Tungsten polymetal layer 22 Tungsten polymetal wiring

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB01 DD04 DD37 DD41 DD62 DD65 EE06 EE12 EE14 EE17 FF18 GG09 HH16 5F033 HH04 HH19 HH20 HH21 HH28 HH32 HH33 HH34 HH35 KK01 PP09 PP15 QQ01 QQ08 QQ10 QQ11 QQ98 RR04 RR06 SS11 VV06 VV16 XX10  ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 4M104 AA01 BB01 DD04 DD37 DD41 DD62 DD65 EE06 EE12 EE14 EE17 FF18 GG09 HH16 5F033 HH04 HH19 HH20 HH21 HH28 HH32 HH33 HH34 HH35 KK01 PP09 PP15 QQ10Q11 Q06 Q08 XX10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上にシリコン膜を形成する工程と、 前記シリコン膜上に少なくとも金属膜を形成する工程
と、 前記金属膜の形成に引き続き当該金属膜を酸化させない
環境下において、前記金属膜の表面に保護薄膜を形成す
る工程と、 前記環境下から前記基板を取り出す工程と、 前記保護薄膜上に耐酸化膜を形成する工程と、 少なくとも、前記耐酸化膜、前記保護薄膜、前記金属膜
及び前記シリコン膜を配線形状に加工する工程とを含む
ことを特徴とする配線の形成方法。
A step of forming a silicon film on a substrate; a step of forming at least a metal film on the silicon film; and an environment in which the metal film is not oxidized following the formation of the metal film. Forming a protective thin film on the surface of the substrate; removing the substrate from the environment; forming an oxidation-resistant film on the protective thin film; at least the oxidation-resistant film, the protective thin film, and the metal film And processing the silicon film into a wiring shape.
【請求項2】 前記保護薄膜は、WN,TiN,Si
N,SiO2 ,WSi 2 から選ばれた1種であることを
特徴とする請求項1に記載の配線の形成方法。
2. The method according to claim 1, wherein the protective thin film is made of WN, TiN, Si.
N, SiOTwo, WSi TwoThat it is one kind selected from
The method for forming a wiring according to claim 1, wherein:
【請求項3】 ゲート電極及びソース/ドレインを有す
る半導体装置の製造方法であって、 前記ゲート電極を形成するに際して、 半導体基板上にシリコン膜を形成する工程と、 前記シリコン膜上に少なくとも金属膜を形成する工程
と、 前記金属膜の形成に引き続き当該金属膜を酸化させない
環境下において、前記金属膜の表面に保護薄膜を形成す
る工程と、 前記環境下から前記基板を取り出す工程と、 前記保護薄膜上に耐酸化膜を形成する工程と、 少なくとも、前記耐酸化膜、前記保護薄膜、前記金属膜
及び前記シリコン膜をゲート電極形状に加工する工程と
を含むことを特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device having a gate electrode and a source / drain, wherein, when forming the gate electrode, a step of forming a silicon film on a semiconductor substrate; and at least a metal film on the silicon film. Forming a protective thin film on the surface of the metal film in an environment where the metal film is not oxidized following the formation of the metal film; and removing the substrate from the environment; Manufacturing a semiconductor device, comprising: forming an oxidation-resistant film on a thin film; and processing at least the oxidation-resistant film, the protective thin film, the metal film, and the silicon film into a gate electrode shape. Method.
【請求項4】 前記保護薄膜は、WN,TiN,Si
N,SiO2 ,WSi 2 から選ばれた1種であることを
特徴とする請求項3に記載の半導体装置の製造方法。
4. The protective thin film is made of WN, TiN, Si.
N, SiOTwo, WSi TwoThat it is one kind selected from
The method for manufacturing a semiconductor device according to claim 3.
【請求項5】 ゲート電極及びソース/ドレインを有す
る半導体装置であって、 前記ゲート電極は、シリコン膜上に少なくとも金属膜及
び耐酸化膜が積層されてなり、前記金属膜と前記耐酸化
膜との間に保護薄膜が形成されていることを特徴とする
半導体装置。
5. A semiconductor device having a gate electrode and a source / drain, wherein the gate electrode is formed by stacking at least a metal film and an oxidation-resistant film on a silicon film, and the metal film, the oxidation-resistant film, A semiconductor device, wherein a protective thin film is formed therebetween.
JP34801499A 1999-12-07 1999-12-07 Method of forming wiring, method of manufacturing semiconductor device and semiconductor device Pending JP2001168097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34801499A JP2001168097A (en) 1999-12-07 1999-12-07 Method of forming wiring, method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34801499A JP2001168097A (en) 1999-12-07 1999-12-07 Method of forming wiring, method of manufacturing semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001168097A true JP2001168097A (en) 2001-06-22

Family

ID=18394163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34801499A Pending JP2001168097A (en) 1999-12-07 1999-12-07 Method of forming wiring, method of manufacturing semiconductor device and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001168097A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7373667B2 (en) 2021-08-02 2023-11-02 チャンシン メモリー テクノロジーズ インコーポレイテッド Semiconductor structure and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7373667B2 (en) 2021-08-02 2023-11-02 チャンシン メモリー テクノロジーズ インコーポレイテッド Semiconductor structure and its manufacturing method

Similar Documents

Publication Publication Date Title
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US6103610A (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
JP2925416B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH0837164A (en) Manufacture of semiconductor device
JP3264324B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH10270380A (en) Semiconductor device
JP2738371B2 (en) Method for manufacturing semiconductor device
KR20040103571A (en) Semiconductor structure having low resistance and Method of manufacturing the same
JP2830762B2 (en) Method for manufacturing semiconductor device
JP3376158B2 (en) Method for manufacturing semiconductor device
JP2001168097A (en) Method of forming wiring, method of manufacturing semiconductor device and semiconductor device
KR100336042B1 (en) Method for forming ohmic contact on silicon-silicon interface in semiconductor device
JP3067433B2 (en) Method for manufacturing semiconductor device
JP2003168652A (en) Semiconductor device and method of manufacturing the same
JPH09283464A (en) Manufacture of semiconductor device
JPH0878358A (en) Manufacture of semiconductor device
JPS61150216A (en) Manufacture of semiconductor device
JPS59208772A (en) Manufacture of semiconductor device
JP3238804B2 (en) Method for manufacturing semiconductor device
KR100356817B1 (en) Method of forming contacts in semiconductor devices
JPH02194653A (en) Mis transistor
JPS63246872A (en) Manufacture of semiconductor device
JP2001024187A (en) Manufacture of semiconductor device
JPS62200747A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404