JP2001160816A - Usb controller, printer and usb control method - Google Patents
Usb controller, printer and usb control methodInfo
- Publication number
- JP2001160816A JP2001160816A JP34366399A JP34366399A JP2001160816A JP 2001160816 A JP2001160816 A JP 2001160816A JP 34366399 A JP34366399 A JP 34366399A JP 34366399 A JP34366399 A JP 34366399A JP 2001160816 A JP2001160816 A JP 2001160816A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- control
- usb
- signal
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、USB(Universal
Serial Bus)ケーブルを用いてデータ伝送を行うUSB
制御装置に関する。The present invention relates to a USB (Universal)
USB for data transmission using Serial Bus) cable
Related to a control device.
【0002】[0002]
【従来の技術】コンピュータと周辺機器とを接続するた
めの標準インタフェースの規格として、USB(Univers
al Serial Bus)と呼ばれるものがある。USBは、最大
127台までの周辺機器を接続でき、各周辺機器との間
で最大12Mビット/秒の伝送速度でデータ伝送を行う
ことができる。また、USBは、コンピュータや周辺機
器に電源を供給したたまま接続/取り外しを行えるホッ
トプラグに対応しており、キーボード、マウス、モデ
ム、プリンタ、スキャナなどの多数の周辺機器のインタ
フェースとして標準的に用いられることが予想される。2. Description of the Related Art As a standard of a standard interface for connecting a computer and peripheral devices, USB (Universal)
al Serial Bus). The USB can connect up to 127 peripheral devices, and can perform data transmission with each peripheral device at a maximum transmission speed of 12 Mbit / sec. In addition, USB supports hot plug that allows connection / disconnection while power is supplied to computers and peripheral devices, and is standard as an interface for many peripheral devices such as keyboards, mice, modems, printers, and scanners. It is expected to be used.
【0003】USBのケーブルは、図5に示すように、
ヨリ対線からなる2本のデータ線と、電源線Vcc,Vdd
とを合わせた4本の線を有する。データ線には、互いに
論理が異なる差動信号が伝送される。[0003] As shown in FIG.
Two data lines consisting of twisted pairs and power supply lines Vcc and Vdd
And four lines. Differential signals having different logics are transmitted to the data lines.
【0004】USBでは、一方のデータ線信号D+のレ
ベルが他方のデータ線信号D−のレベルよりも大きい
「差動1」レベルと、データ線信号D+のレベルがデー
タ線信号D−のレベルよりも小さい「差動0」レベル
と、データ線信号D+およびD−のレベルがともに0.
8Vよりも小さい「シングルエンド0」レベルとの3つ
のレベルを用いて通信を行う。[0004] In the USB, the level of one data line signal D + is higher than the level of the other data line signal D- "differential 1" level, and the level of the data line signal D + is higher than the level of the data line signal D-. Is smaller than the “differential 0” level and the levels of data line signals D + and D− are both 0.
Communication is performed using three levels, that is, a “single-end 0” level smaller than 8V.
【0005】図6は従来のUSB制御装置の概略構成を
示すブロック図であり、プリンタ内部に設けられるUS
B制御装置の構成を示している。図6のUSB制御装置
1は、ホストコンピュータ2との間でUSBケーブル3
を介してデータの送受信を行う。図6のUSB制御装置
1は、信号レベルの変換を行うトランシーバ4と、トラ
ンシーバ4との間でデータの送受信を行う制御IC5
と、CPU6とを備える。FIG. 6 is a block diagram showing a schematic configuration of a conventional USB control device.
2 shows a configuration of a B control device. The USB control device 1 shown in FIG.
The data is transmitted and received via. The USB control device 1 shown in FIG. 6 includes a transceiver 4 for converting a signal level and a control IC 5 for transmitting and receiving data to and from the transceiver 4.
And a CPU 6.
【0006】トランシーバ4の内部には、送信バッファ
と受信バッファとが設けられる。送信バッファは、制御
IC5からのデータをUSBの規格にあった差動信号D
+,D−に変換してデータ線に供給する。受信バッファ
は、ホストコンピュータ2からUSBケーブル3を介し
て伝送されてきた差動信号D+,D−をロジックレベル
のデータに変換して制御IC5に供給する。[0006] Inside the transceiver 4, a transmission buffer and a reception buffer are provided. The transmission buffer converts the data from the control IC 5 into a differential signal D conforming to the USB standard.
The data is converted into + and D- and supplied to the data line. The reception buffer converts the differential signals D + and D− transmitted from the host computer 2 via the USB cable 3 into logic level data and supplies the data to the control IC 5.
【0007】USBケーブル3を介してデータを伝送す
る手法として、いくつかのモードがある。以下では、代
表的な第一のモードと第二のモードについて説明する。There are several modes for transmitting data via the USB cable 3. Hereinafter, representative first mode and second mode will be described.
【0008】第一のモードでは、D+制御信号とD−制
御信号とをそれぞれ個別に制御することを特徴とする。
図8は第一のモードにおける信号波形を示す図である。
図示のように、D+制御信号とD−制御信号との位相を
互いに反転させた場合は、差動信号D+はD+制御信号
と同論理になり、差動信号D−はD−制御信号と同論理
になる。一方、D+制御信号とD−制御信号とをともに
ローレベルにした場合は、差動信号D+,D−はともに
ローレベルになる。[0008] The first mode is characterized in that the D + control signal and the D- control signal are individually controlled.
FIG. 8 is a diagram showing a signal waveform in the first mode.
As shown in the figure, when the phases of the D + control signal and the D- control signal are inverted, the differential signal D + has the same logic as the D + control signal, and the differential signal D- has the same logic as the D- control signal. Be logical. On the other hand, when both the D + control signal and the D- control signal are at a low level, both the differential signals D + and D- are at a low level.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、D+制
御信号とD−制御信号の伝搬遅延時間は必ずしも同一で
はなく、図7に示すように、D+制御信号とD−制御信
号との間に遅延時間の差が生じる。この遅延時間の差に
より、差動信号D+,D−の交差電圧が信号振幅の中心
値からずれてしまう。However, the propagation delay times of the D + control signal and the D- control signal are not always the same, and as shown in FIG. Is generated. Due to this difference in the delay time, the cross voltage of the differential signals D + and D− deviates from the center value of the signal amplitude.
【0010】一方、第二のモードは、第一のモードのよ
うな不具合がないことを特徴とする。第二のモードで
は、制御IC5からトランシーバ4に対してシングルエ
ンド0制御信号と差動1制御信号を送信することによ
り、差動信号D+,D−を生成する。On the other hand, the second mode is characterized in that there is no problem as in the first mode. In the second mode, differential signals D + and D- are generated by transmitting a single-ended 0 control signal and a differential 1 control signal from the control IC 5 to the transceiver 4.
【0011】図8は第二のモードにおける信号波形を示
す図である。図示のように、トランシーバ4は、シング
ルエンド0制御信号がローレベルの間は、制御IC5か
ら供給された差動1制御信号に基づいて差動信号D+,
D−を生成する。具体的には、信号D+の論理を差動1
制御信号とほぼ同じにし、かつ、信号D−の論理を差動
1制御信号とは逆にする。一方、シングルエンド0制御
信号がハイレベルになると、差動信号D+,D−をとも
にローレベルにする。FIG. 8 shows a signal waveform in the second mode. As shown in the figure, while the single-end 0 control signal is at a low level, the transceiver 4 outputs a differential signal D +, based on the differential 1 control signal supplied from the control IC 5.
Generate D-. Specifically, the logic of signal D + is changed to differential 1
The control signal is made almost the same, and the logic of the signal D- is inverted from that of the differential 1 control signal. On the other hand, when the single-end 0 control signal goes high, both differential signals D + and D- go low.
【0012】このように、第二のモードの場合、シング
ルエンド0制御信号がローレベルの間は、差動信号D
+,D−は差動1制御信号の論理にのみ依存する。した
がって、差動信号D+,D−の交差電圧は、信号振幅の
略中間電圧になり、信号品質を保証することができる。As described above, in the second mode, while the single-end 0 control signal is at the low level, the differential signal D
+ And D- depend only on the logic of the differential 1 control signal. Therefore, the crossing voltage of the differential signals D + and D− becomes a substantially intermediate voltage of the signal amplitude, and the signal quality can be guaranteed.
【0013】しかしながら、図示の時刻T6に示すよう
に、シングルエンド0制御信号が変化する時刻と差動1
制御信号が変化する時刻とが近接している場合、信号D
−が立ち上がろうとするときに、シングルエンド0制御
信号がハイレベルになるため、信号D−に不所望のグリ
ッジが発生し、信号品質が劣化してしまう。However, as shown at time T6 in the figure, the time when the single-end 0 control signal changes and the time when the differential
When the time when the control signal changes is close, the signal D
When-starts to rise, the single-ended 0 control signal becomes high level, so that an undesired glitch is generated in the signal D-, and the signal quality is degraded.
【0014】本発明は、このような点に鑑みてなされた
ものであり、その目的は、USBケーブル内のデータ線
にグリッジが重畳されないようにしたUSB制御装置を
提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of such a point, and an object of the present invention is to provide a USB control device in which a glitch is not superimposed on a data line in a USB cable.
【0015】[0015]
【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明は、USB(Universal Serial
Bus)ケーブル内の2本のデータ線に対してデータの送受
を行うトランシーバと、前記2本のデータ線に供給され
るデータに対応する第1および第2の制御信号を前記ト
ランシーバに供給する制御回路と、を備え、前記第1の
制御信号が第1の論理の場合には、前記第2の制御信号
の論理に応じて前記2本のデータ線の論理を変化させ、
かつ、前記第1の制御信号が第2の論理の場合には、前
記2本のデータ線の論理を固定にするUSB制御装置に
おいて、前記制御回路は、前記第1の制御信号の信号レ
ベルと前記第2の制御信号の信号レベルとが略同時に変
化しないように、前記第1および第2の制御信号の前記
トランシーバへの供給タイミングを制御するタイミング
制御手段を有する。Means for Solving the Problems In order to solve the above problems, the invention of claim 1 is based on a USB (Universal Serial Serial).
Bus) A transceiver for transmitting and receiving data to and from two data lines in a cable, and a control for supplying first and second control signals corresponding to the data supplied to the two data lines to the transceiver. And a circuit, wherein when the first control signal has a first logic, a logic of the two data lines is changed according to a logic of the second control signal;
In the case where the first control signal has the second logic, in a USB control device for fixing the logic of the two data lines, the control circuit may control the signal level of the first control signal to There is provided timing control means for controlling the supply timing of the first and second control signals to the transceiver so that the signal level of the second control signal does not change substantially simultaneously.
【0016】請求項1の発明では、第1の制御信号の信
号レベルと第2の制御信号の信号レベルとが略同時に変
化しないように、第1および第2の制御信号のタイミン
グ制御を行う。According to the present invention, the timing of the first and second control signals is controlled so that the signal levels of the first and second control signals do not change substantially simultaneously.
【0017】請求項2の発明では、第1および第2の制
御信号のタイミング制御を行うことにより、USBケー
ブル内の2本のデータ線にEOPを伝送する際に、グリ
ッジが発生しないようにする。According to the second aspect of the present invention, when the EOP is transmitted to two data lines in the USB cable, glitches are prevented from occurring by performing timing control of the first and second control signals. .
【0018】請求項3の発明では、EOPを生成する過
程でUSBケーブル内のデータ線にグリッジが重畳され
ないように、第1および第2の制御信号のタイミングを
調整する。According to the third aspect of the present invention, the timing of the first and second control signals is adjusted so that the glitch is not superimposed on the data line in the USB cable in the process of generating the EOP.
【0019】請求項4の発明では、プリンタとホストコ
ンピュータとの間でUSB伝送する際に、グリッジが発
生しないようにするため、印字品質の向上が図れる。According to the fourth aspect of the present invention, when USB transmission is performed between the printer and the host computer, glitch is not generated, so that print quality can be improved.
【0020】請求項5の発明は、USB(Universal Ser
ial Bus)ケーブル内の2本のデータ線に供給されるデー
タに対応する第1および第2の制御信号をトランシーバ
に供給するUSB制御方法であって、前記第1の制御信
号が第1の論理の場合には、前記第2の制御信号の論理
に応じて前記2本のデータ線の論理を変化させ、かつ、
前記第1の制御信号が第2の論理の場合には、前記2本
のデータ線の論理を固定にするUSB制御方法におい
て、前記第1の制御信号の信号レベルと前記第2の制御
信号の信号レベルとが略同時に変化しないように、前記
第1および第2の制御信号の前記トランシーバへの供給
タイミングを制御する。The invention according to claim 5 is based on a USB (Universal Servo).
ial bus) is a USB control method for supplying a transceiver with first and second control signals corresponding to data supplied to two data lines in a cable, wherein the first control signal is a first logic signal. In the case of, the logic of the two data lines is changed according to the logic of the second control signal, and
When the first control signal has the second logic, in a USB control method for fixing the logic of the two data lines, the signal level of the first control signal and the signal level of the second control signal are fixed. The supply timing of the first and second control signals to the transceiver is controlled so that the signal levels do not change substantially simultaneously.
【0021】[0021]
【発明の実施の形態】以下、本発明に係るUSB制御装
置、プリンタおよびUSB制御方法について、図面を参
照しながら具体的に説明する。以下では、プリンタに内
蔵されるUSB制御装置について主に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a USB control device, a printer and a USB control method according to the present invention will be specifically described with reference to the drawings. Hereinafter, the USB control device built in the printer will be mainly described.
【0022】本実施形態は、USBケーブル3を介して
伝送される差動信号D+,D−にグリッジが発生しない
ようにしたことを特徴とする。The present embodiment is characterized in that no glitch is generated in the differential signals D + and D- transmitted through the USB cable 3.
【0023】本発明に係るUSB制御装置1は、図6と
同様に、トランシーバ4と、制御IC5と、CPU6と
を備える。USB制御装置1は、ホストコンピュータ2
との間で、USBケーブル3を介してデータの送受信を
行う。ホストコンピュータ2からUSB制御装置1に送
られるデータは、例えば印刷データであり、USB制御
装置からホストコンピュータ2に送られるデータは、例
えばプリンタのステータス情報である。The USB control device 1 according to the present invention includes a transceiver 4, a control IC 5, and a CPU 6, as in FIG. The USB control device 1 includes a host computer 2
, Data is transmitted and received via the USB cable 3. The data sent from the host computer 2 to the USB control device 1 is, for example, print data, and the data sent from the USB control device to the host computer 2 is, for example, printer status information.
【0024】上述した第二のモードでUSB伝送を行う
場合は、制御IC5は、トランシーバ4に対して、差動
1制御信号とシングルエンド0制御信号を供給する。こ
れらの制御信号に基づいて、トランシーバ4は、USB
ケーブル3内の2本のデータ線に供給するための差動信
号D+,D−を生成する。When USB transmission is performed in the above-described second mode, the control IC 5 supplies a differential 1 control signal and a single-ended 0 control signal to the transceiver 4. Based on these control signals, the transceiver 4
It generates differential signals D + and D- to be supplied to two data lines in the cable 3.
【0025】以下では、上述した第二のモードにてデー
タの送受信を行う例について説明する。An example in which data is transmitted and received in the above-described second mode will be described below.
【0026】図1は制御IC5の処理動作を示すフロー
チャート、図2は本発明に係るUSB制御装置のタイミ
ング図、図3はUSB制御装置1内のトランシーバ4の
内部構成を示す図である。FIG. 1 is a flowchart showing the processing operation of the control IC 5, FIG. 2 is a timing chart of the USB control device according to the present invention, and FIG. 3 is a diagram showing the internal configuration of the transceiver 4 in the USB control device 1.
【0027】トランシーバ4は、図3に示すように、差
動1制御信号とシングルエンド0制御信号とに基づいて
所定の論理演算を行うANDゲートG1,G2およびイ
ンバータIV1,IV2(論理演算回路11)と、AN
DゲートG1,G2の出力をUSBの電圧レベルにレベ
ル変換してUSBケーブル3に供給する送信バッファ1
2a,12bと、USBケーブル3から伝送されてきた
データをロジックレベルにレベル変換する受信バッファ
13a,13bとを有する。As shown in FIG. 3, the transceiver 4 includes AND gates G1 and G2 for performing a predetermined logical operation based on the differential 1 control signal and the single-ended 0 control signal, and inverters IV1 and IV2 (the logical operation circuit 11). ) And AN
A transmission buffer 1 that converts the outputs of the D gates G1 and G2 to a USB voltage level and supplies the USB voltage to the USB cable 3
2a and 12b and reception buffers 13a and 13b for converting data transmitted from the USB cable 3 to a logic level.
【0028】制御IC5は、トランシーバ4に対して、
差動1制御信号とシングルエンド0制御信号とを供給す
る。シングルエンド0制御信号がハイレベルのときは、
トランシーバ4内のANDゲートG1,G2の出力は常
にローレベルになる。また、シングルエンド0制御信号
がローレベルのときは、ANDゲートG1は差動1制御
信号と同論理の信号を出力し、ANDゲートG2は差動
1制御信号の反転信号を出力する。The control IC 5 controls the transceiver 4
A differential 1 control signal and a single-ended 0 control signal are provided. When the single-ended 0 control signal is at a high level,
The outputs of the AND gates G1 and G2 in the transceiver 4 are always at a low level. When the single-ended 0 control signal is at a low level, the AND gate G1 outputs a signal having the same logic as the differential 1 control signal, and the AND gate G2 outputs an inverted signal of the differential 1 control signal.
【0029】図4はUSBケーブル3を介して伝送され
るデータの構造を示す図である。図示のように、USB
規格では、複数ビット(例えば、8ビット、16ビッ
ト、32ビット、64ビット)からなるパケットを単位
としてデータを伝送する。各パケットは、パケットの先
頭を示すSOP(Start Of Packet)と、データ本体と、
パケットの終了を示すEOP(End Of Packet)とで構成
される。FIG. 4 is a diagram showing the structure of data transmitted via the USB cable 3. USB as shown
According to the standard, data is transmitted in units of a packet composed of a plurality of bits (for example, 8 bits, 16 bits, 32 bits, and 64 bits). Each packet includes an SOP (Start Of Packet) indicating the head of the packet, a data body,
It consists of EOP (End Of Packet) indicating the end of the packet.
【0030】EOPは、2ビット時間のシングルエンド
0と、それに続く1ビット時間の差動1とで構成され
る。ここで、シングルエンド0とは、USBケーブル3
中の信号D+,D−が双方とも0.8V未満の場合を指
し、差動1とは、信号D+の信号レベルが信号D−の信
号レベルよりも大きい場合を指す。The EOP is composed of a two-bit time single-ended 0 followed by a one-bit time differential 1. Here, the single end 0 is a USB cable 3
Both the signals D + and D− in the middle are lower than 0.8 V, and the differential 1 indicates that the signal level of the signal D + is higher than the signal level of the signal D−.
【0031】以下、図1のフローチャートに基づいて、
制御IC5の動作を説明する。まず、制御IC5は、U
SBケーブルを介してホストコンピュータにデータを伝
送する必要が生じたか否かを判定する(ステップS
1)。Hereinafter, based on the flowchart of FIG.
The operation of the control IC 5 will be described. First, the control IC 5
It is determined whether it is necessary to transmit data to the host computer via the SB cable (step S
1).
【0032】データを伝送する必要が生じていない場合
はステップS1に留まり、データを伝送する必要が生じ
た場合は、第二のモード伝送用の差動1制御信号とシン
グルエンド0制御信号を生成する(ステップS2)。こ
のとき、後述するように、差動1制御信号の論理とシン
グルエンド0制御信号の論理とが同時に変化しないよう
にする。次に、生成した差動1制御信号とシングルエン
ド0制御信号をトランシーバに伝送する(ステップS
3)。If it is not necessary to transmit data, the process remains at step S1. If it is necessary to transmit data, a differential 1 control signal and a single-ended 0 control signal for the second mode transmission are generated. (Step S2). At this time, as described later, the logic of the differential 1 control signal and the logic of the single-ended 0 control signal are not changed at the same time. Next, the generated differential 1 control signal and single-ended 0 control signal are transmitted to the transceiver (Step S).
3).
【0033】図2は、制御IC5が出力する差動1制御
信号、シングルエンド0制御信号、およびデータ線のタ
イミング波形図であり、時刻T1〜T5まではパケット
のデータ本体を伝送し、時刻T5以降にEOPを伝送す
る例を示している。FIG. 2 is a timing waveform diagram of the differential 1 control signal, the single-ended 0 control signal, and the data line output from the control IC 5, and the data body of the packet is transmitted from time T1 to time T5. The following shows an example of transmitting an EOP.
【0034】従来は、EOPを伝送する際、図8に示す
ように、差動1制御信号の論理とシングルエンド0制御
信号の論理とがほぼ同時に変化するおそれがあったが、
本実施形態の場合、差動1制御信号の論理とシングルエ
ンド0制御信号の論理とが同時に変化しないようにして
いる。具体的には、図2の時刻T6に示すように、シン
グルエンド0制御信号がハイレベルのうちに差動1制御
信号の論理を切り替え、その後、シングルエンド0制御
信号がローレベルに変化するときに(図2の時刻T7)
は、差動1制御信号の論理を固定にしている。これによ
り、信号D+,D−にグリッジが発生しなくなる。Conventionally, when the EOP is transmitted, as shown in FIG. 8, the logic of the differential 1 control signal and the logic of the single-ended 0 control signal may change almost simultaneously.
In the case of the present embodiment, the logic of the differential 1 control signal and the logic of the single-ended 0 control signal are not changed at the same time. Specifically, as shown at time T6 in FIG. 2, when the logic of the differential 1 control signal is changed while the single-ended 0 control signal is at the high level, and then the single-ended 0 control signal is changed to the low level. (Time T7 in FIG. 2)
Fixes the logic of the differential 1 control signal. As a result, no glitch occurs in the signals D + and D-.
【0035】このように、本実施形態の制御回路は、差
動1制御信号の論理とシングルエンド0制御信号の論理
とを同時に変化させないようにするため、トランシーバ
4内部で差動信号D+,D−を生成する際に、図8の時
刻T6に示すような不所望のグリッジが発生しなくな
る。したがって、USB伝送の信号品質が向上し、受信
側の装置の誤動作が起きにくくなる。As described above, the control circuit of this embodiment does not change the logic of the differential 1 control signal and the logic of the single-ended 0 control signal at the same time, so that the differential signals D + and D When generating-, an unwanted glitch as shown at time T6 in FIG. 8 does not occur. Therefore, the signal quality of USB transmission is improved, and a malfunction of the device on the receiving side is less likely to occur.
【0036】上述した実施形態では、プリンタに内蔵さ
れるUSB制御装置を例に取って説明したが、本発明
は、プリンタ以外のUSBインタフェースを有する各種
の電子機器にも適用可能である。In the above-described embodiment, the USB control device built in the printer has been described as an example. However, the present invention can be applied to various electronic devices having a USB interface other than the printer.
【0037】[0037]
【発明の効果】以上詳細に説明したように、本発明によ
れば、USB伝送する際に、第1の制御信号の信号レベ
ルと第2の制御信号の信号レベルとが同時に変化しない
ようにするため、USBケーブル内のデータ線にグリッ
ジ(ハザード)が発生しなくなる。したがって、信号品
質が向上し、USB伝送時の誤動作を防止できる。As described above in detail, according to the present invention, the signal level of the first control signal and the signal level of the second control signal are prevented from simultaneously changing during USB transmission. Therefore, glitches (hazards) do not occur on the data lines in the USB cable. Therefore, signal quality is improved, and malfunction during USB transmission can be prevented.
【図1】制御IC5の処理動作を示すフローチャート。FIG. 1 is a flowchart showing a processing operation of a control IC 5.
【図2】本発明に係るUSB制御装置のタイミング図。FIG. 2 is a timing chart of the USB control device according to the present invention.
【図3】USB制御装置1内のトランシーバ4の内部構
成を示す図。FIG. 3 is a diagram showing an internal configuration of a transceiver 4 in the USB control device 1.
【図4】USBケーブル3を介して伝送されるデータの
構造を示す図。FIG. 4 is a view showing the structure of data transmitted via a USB cable 3.
【図5】USBケーブルの構造を示す図。FIG. 5 is a view showing the structure of a USB cable.
【図6】従来のUSB制御装置の概略構成を示すブロッ
ク図。FIG. 6 is a block diagram showing a schematic configuration of a conventional USB control device.
【図7】第一のモードにおける信号波形を示す図。FIG. 7 is a diagram showing a signal waveform in a first mode.
【図8】第二のモードにおける信号波形を示す図。FIG. 8 is a diagram showing a signal waveform in a second mode.
1 USB制御装置 2 ホストコンピュータ 3 USBケーブル 4 トランシーバ 5 制御IC 6 CPU 11 論理演算回路 12〜14 フリップフロップ 15a,15b 送信バッファ 16a,16b 受信バッファ DESCRIPTION OF SYMBOLS 1 USB control device 2 Host computer 3 USB cable 4 Transceiver 5 Control IC 6 CPU 11 Logical operation circuit 12-14 Flip-flop 15a, 15b Transmission buffer 16a, 16b Receiving buffer
Claims (5)
の2本のデータ線に対してデータの送受を行うトランシ
ーバと、 前記2本のデータ線に供給されるデータに対応する第1
および第2の制御信号を前記トランシーバに供給する制
御回路と、を備え、 前記第1の制御信号が第1の論理の場合には、前記第2
の制御信号の論理に応じて前記2本のデータ線の論理を
変化させ、かつ、前記第1の制御信号が第2の論理の場
合には、前記2本のデータ線の論理を固定にするUSB
制御装置において、 前記制御回路は、前記第1の制御信号の信号レベルと前
記第2の制御信号の信号レベルとが略同時に変化しない
ように、前記第1および第2の制御信号の前記トランシ
ーバへの供給タイミングを制御するタイミング制御手段
を有することを特徴とするUSB制御装置。1. A transceiver for transmitting and receiving data to and from two data lines in a USB (Universal Serial Bus) cable, and a first transceiver corresponding to data supplied to the two data lines.
And a control circuit for supplying a second control signal to the transceiver. When the first control signal has a first logic, the second control signal is supplied to the transceiver.
The logic of the two data lines is changed in accordance with the logic of the control signal, and when the first control signal is the second logic, the logic of the two data lines is fixed. USB
In the control device, the control circuit may be configured to transmit the first and second control signals to the transceiver so that a signal level of the first control signal and a signal level of the second control signal do not change substantially simultaneously. A USB control device comprising timing control means for controlling supply timing of the USB.
なるパケットを単位としてデータが伝送され、各パケッ
トの終了位置にはパケットの終了を示すEOP(End Of
Packet)が設けられ、 前記タイミング制御手段は、前記2本のデータ線に前記
EOPを伝送する際、前記第1の制御信号の信号レベル
と前記第2の制御信号の信号レベルとが略同時に変化し
ないように、前記第1および第2の制御信号の前記トラ
ンシーバへの供給タイミングを制御することを特徴とす
る請求項1に記載のUSB制御装置。2. Data is transmitted to the two data lines in units of a packet composed of a plurality of bits, and an EOP (End Of End) indicating the end of the packet is provided at the end position of each packet.
And the timing control means changes the signal level of the first control signal and the signal level of the second control signal substantially simultaneously when transmitting the EOP to the two data lines. The USB control device according to claim 1, wherein a supply timing of the first and second control signals to the transceiver is controlled so as not to be performed.
にローレベルにする第1の状態が複数ビット続いた後
に、前記2本のデータ線のうち1本をハイレベルにして
他の1本をローレベルにする第2の状態が少なくとも1
ビット続いた場合であり、 前記タイミング制御手段は、前記第1の状態から前記第
2の状態に切り替わるときに前記第1および第2の制御
信号の信号レベルが同時に変化しないように、前記第1
および前記第2の制御信号の前記トランシーバへの供給
タイミングを制御することを特徴とする請求項2に記載
のUSB制御装置。3. The EOP according to claim 1, wherein, after a first state in which both of the two data lines are both set to a low level continues for a plurality of bits, one of the two data lines is set to a high level and another one of the two data lines is set to a low level. At least one second state that causes the book to go low
The timing control means controls the first and second control signals so that the signal levels of the first and second control signals do not simultaneously change when switching from the first state to the second state.
3. The USB control device according to claim 2, wherein a timing of supplying the second control signal to the transceiver is controlled.
御装置を内蔵するプリンタ。4. A printer incorporating the USB control device according to claim 1.
の2本のデータ線に供給されるデータに対応する第1お
よび第2の制御信号をトランシーバに供給するUSB制
御方法であって、 前記第1の制御信号が第1の論理の場合には、前記第2
の制御信号の論理に応じて前記2本のデータ線の論理を
変化させ、かつ、前記第1の制御信号が第2の論理の場
合には、前記2本のデータ線の論理を固定にするUSB
制御方法において、 前記第1の制御信号の信号レベルと前記第2の制御信号
の信号レベルとが略同時に変化しないように、前記第1
および第2の制御信号の前記トランシーバへの供給タイ
ミングを制御することを特徴とするUSB制御方法。5. A USB control method for supplying, to a transceiver, first and second control signals corresponding to data supplied to two data lines in a USB (Universal Serial Bus) cable, Is the first logic, the second control signal
The logic of the two data lines is changed in accordance with the logic of the control signal, and when the first control signal is the second logic, the logic of the two data lines is fixed. USB
In the control method, the first control signal and the second control signal are controlled so that a signal level of the first control signal and a signal level of the second control signal do not change substantially simultaneously.
And controlling the supply timing of the second control signal to the transceiver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34366399A JP3721905B2 (en) | 1999-12-02 | 1999-12-02 | USB control device, printer, and USB control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34366399A JP3721905B2 (en) | 1999-12-02 | 1999-12-02 | USB control device, printer, and USB control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001160816A true JP2001160816A (en) | 2001-06-12 |
JP3721905B2 JP3721905B2 (en) | 2005-11-30 |
Family
ID=18363286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34366399A Expired - Fee Related JP3721905B2 (en) | 1999-12-02 | 1999-12-02 | USB control device, printer, and USB control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3721905B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009199141A (en) * | 2008-02-19 | 2009-09-03 | Pioneer Electronic Corp | Data transfer method, data transfer program and recording medium storing data transfer program |
CN1540531B (en) * | 2003-04-04 | 2010-04-28 | 索尼株式会社 | Editing system, computer, timing informing device and method for obtaining timing |
WO2014004903A1 (en) * | 2012-06-30 | 2014-01-03 | Intel Corporation | Explicit control message signaling |
CN110175144A (en) * | 2019-05-14 | 2019-08-27 | 惠州Tcl移动通信有限公司 | USB data transmission control method and relevant device |
-
1999
- 1999-12-02 JP JP34366399A patent/JP3721905B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1540531B (en) * | 2003-04-04 | 2010-04-28 | 索尼株式会社 | Editing system, computer, timing informing device and method for obtaining timing |
JP2009199141A (en) * | 2008-02-19 | 2009-09-03 | Pioneer Electronic Corp | Data transfer method, data transfer program and recording medium storing data transfer program |
WO2014004903A1 (en) * | 2012-06-30 | 2014-01-03 | Intel Corporation | Explicit control message signaling |
US9087158B2 (en) | 2012-06-30 | 2015-07-21 | Intel Corporation | Explicit control message signaling |
US9104817B2 (en) | 2012-06-30 | 2015-08-11 | Intel Corporation | Explicit control message signaling |
CN110175144A (en) * | 2019-05-14 | 2019-08-27 | 惠州Tcl移动通信有限公司 | USB data transmission control method and relevant device |
CN110175144B (en) * | 2019-05-14 | 2024-01-19 | 惠州Tcl移动通信有限公司 | USB data transmission control method and related equipment |
Also Published As
Publication number | Publication date |
---|---|
JP3721905B2 (en) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006506B1 (en) | Computer system and system expansion unit and bus linkage unit and bus access arbitration method | |
US20040225793A1 (en) | Bidirectional bus repeater for communications on a chip | |
KR100434833B1 (en) | Serial/parallel conversion circuit, data transfer control device and electronic equipment | |
US20070294440A1 (en) | Sd (Secure Digital) Card and Host Controller | |
JP5272704B2 (en) | Information transmission system, information transmission device, and information reception device | |
JP2006120146A (en) | Serial bus system | |
WO1998034376A2 (en) | Communications bus using different transmission rates | |
US6664804B2 (en) | Transmission circuit, data transfer control device, and electronic equipment | |
US7005891B2 (en) | Data transmission circuit for universal serial bus system | |
US6700408B2 (en) | Data transmission circuit for universal serial bus | |
KR20030031255A (en) | Universal serial bus device having logical circuit for conversive and immediate USB Host reset operation | |
CN110309092B (en) | Circuit device, electronic apparatus, and cable harness | |
KR20060126576A (en) | Universal serial bus transmitter | |
GB2341701A (en) | Synchronous DMA transfer protocol | |
JP2004289750A (en) | Current-driven differential driver and data transmission method using the same | |
JP3721905B2 (en) | USB control device, printer, and USB control method | |
JP4017822B2 (en) | A device that controls the transmission of data | |
JP4737049B2 (en) | Communication system and electronic control device | |
KR100423017B1 (en) | Microcomputer | |
US9367495B1 (en) | High speed integrated circuit interface | |
JP2001160817A (en) | Transceiver, usb controller, printer and usb control method | |
JP3829906B2 (en) | Microcomputer with built-in EEPROM interface | |
JP2001162894A (en) | Data communication system and method | |
US20240184730A1 (en) | Eusb repeater for passing repeating mode packets between a differential bus and a single-ended bus | |
JP2001236303A (en) | Universal serial bus control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |