JP2001160789A - Phasing simulator - Google Patents

Phasing simulator

Info

Publication number
JP2001160789A
JP2001160789A JP34284399A JP34284399A JP2001160789A JP 2001160789 A JP2001160789 A JP 2001160789A JP 34284399 A JP34284399 A JP 34284399A JP 34284399 A JP34284399 A JP 34284399A JP 2001160789 A JP2001160789 A JP 2001160789A
Authority
JP
Japan
Prior art keywords
signal
delay
unit
fading
processing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34284399A
Other languages
Japanese (ja)
Other versions
JP3609305B2 (en
Inventor
Shoichi Fukazawa
尚一 深澤
Osamu Orihara
治 折原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDEN CO Ltd
EIDEN KK
Original Assignee
EIDEN CO Ltd
EIDEN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EIDEN CO Ltd, EIDEN KK filed Critical EIDEN CO Ltd
Priority to JP34284399A priority Critical patent/JP3609305B2/en
Publication of JP2001160789A publication Critical patent/JP2001160789A/en
Application granted granted Critical
Publication of JP3609305B2 publication Critical patent/JP3609305B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a phasing simulator delaying short time which is not more than the sampling period of a digital signal. SOLUTION: A phasing simulator is provided with a local oscillator 3 generating a local frequency signal, a first mixer multiplying a transmitted RF signal by the local frequency signal and obtaining an IF signal, an A/D converter 5 digitizing the IF signal, the signal processing means 6 (6-1 to 6-n) of plural systems, which give phasing paths to the digitized signals in a simulating way and a second mixer 8 multiplying the IF signal obtained by adding the signals passing through the respective signal processing means 6 by the local frequency signal are disposed. The respective signal processing means have delay memory 11 giving delay quantity in a time unit corresponding to the sampling period and delay units 12 giving delay quantity in short time which is not more than time corresponding to the sampling period. Thus, the minute setting of delay quantity is possible and more truthful phasing phenomenon can be simulated in the respective signal processing means 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、送信部と受信部と
の間に生じるマルチパスフェージングを擬似的に発生さ
せるフェージングシミュレータに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a fading simulator that simulates multipath fading between a transmitting unit and a receiving unit.

【0002】[0002]

【従来の技術】一般に、移動通信では、移動通信局が建
物等の電波伝搬上の障害物に囲まれた環境を移動しなが
ら通信するため、信号送信部から受信部までの伝搬路は
複数存在し、受信部には各伝搬路を経由した多重波が到
達することになる。このため、それぞれの多重波が干渉
を起こし、受信特性の劣化の要因となる。これは、マル
チパスフェージングと呼ばれている。
2. Description of the Related Art Generally, in mobile communication, a mobile communication station communicates while moving in an environment surrounded by obstacles such as a building on which radio waves propagate, so that there are a plurality of propagation paths from a signal transmitting unit to a receiving unit. Then, the multiplexed wave arrives at the receiving unit via each propagation path. For this reason, each multiplex wave causes interference, which causes deterioration of reception characteristics. This is called multipath fading.

【0003】従って、移動通信機は、マルチパスフェー
ジングに対してどの程度影響を受けるかを評価する必要
があり、従来より、フェージングシミュレータが用いら
れている。フェージングシミュレータは、送信部と受信
部との間に介置され、擬似的にマルチパスフェージング
を発生するための装置であり、従来例として例えば、特
開平4−351024号公報(以下、従来例という)に
記載されたものが知られている。
Therefore, it is necessary to evaluate how much a mobile communication device is affected by multipath fading, and a fading simulator has been conventionally used. The fading simulator is a device that is interposed between the transmission unit and the reception unit and generates pseudo multipath fading. As a conventional example, for example, Japanese Patent Application Laid-Open No. 4-3511024 (hereinafter, referred to as a conventional example) ) Are known.

【0004】該従来例に記載されたフェージングシミュ
レータは、ディジタル回路で構成される複数チャンネル
を具備しており、各チャンネル毎に、入力信号に対して
それぞれ異なる遅延量を与えることにより、マルチパス
フェージングを擬似的に発生させている。
The fading simulator described in the conventional example has a plurality of channels constituted by digital circuits, and multipath fading is performed by giving different delay amounts to an input signal for each channel. Is generated in a pseudo manner.

【0005】図3は、従来例に記載された、フェージン
グシミュレータに搭載される各チャンネル毎のDSP
(ディジタルシグナルプロセッサ)101の構成を示す
回路図であり、同図に示すように、該DSP101は、
2つのRAM102,103、乗算器104、ALU1
05、アキュムレータ106を具備している。そして、
RAM102,103に記憶されているデータをシフト
させることにより、遅延量を変更することができるの
で、各チャンネル毎に任意の遅延量を設定することがで
き、自由度の高いフェージングのシミュレーションが可
能となる。
FIG. 3 shows a DSP for each channel mounted on a fading simulator described in the conventional example.
FIG. 2 is a circuit diagram showing the configuration of a (digital signal processor) 101. As shown in FIG.
Two RAMs 102 and 103, multiplier 104, ALU1
05, an accumulator 106 is provided. And
By shifting the data stored in the RAMs 102 and 103, the amount of delay can be changed, so that an arbitrary amount of delay can be set for each channel, fading simulation with a high degree of freedom is possible. Become.

【0006】ところが、上記した従来におけるフェージ
ングシミュレータにおいては、DSP101で任意の遅
延量を得ることができるものの、この遅延量はディジタ
ル信号のサンプリング周期を単位として遅延量が決定さ
れることになるので、サンプリング周期以下の遅延量を
得ることができず、より緻密なフェージング現象をシミ
ュレートすることができないという欠点があった。
However, in the above-described conventional fading simulator, although an arbitrary delay amount can be obtained by the DSP 101, the delay amount is determined in units of a digital signal sampling period. There is a disadvantage that a delay amount equal to or shorter than the sampling period cannot be obtained, and a more precise fading phenomenon cannot be simulated.

【0007】[0007]

【発明が解決しようとする課題】上記したように、従来
におけるフェージングシミュレータにおいては、DSP
101を使用することにより、容易に各チャンネル毎の
遅延量を設定することができるものの、ディジタル信号
のサンプリング周期よりも短い時間を遅延させることが
できず、緻密なフェージング現象を再現することができ
ないという問題があった。
As described above, in the conventional fading simulator, the DSP
By using 101, it is possible to easily set the delay amount for each channel, but it is not possible to delay a time shorter than the sampling period of the digital signal, and it is not possible to reproduce a fine fading phenomenon. There was a problem.

【0008】この発明はこのような従来の課題を解決す
るためになされたものであり、その目的とするところ
は、ディジタル信号のサンプリング周期以下の短い時間
を遅延させることのできるフェージングシミュレータを
提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and an object thereof is to provide a fading simulator capable of delaying a short time shorter than a sampling period of a digital signal. It is in.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本願請求項1に記載の発明は「送信部と受信部との
間に介置し、当該送信部と受信部との間に擬似的にマル
チパスフェージングを発生させるフェージングシミュレ
ータにおいて、ローカル周波数信号を発生する局部発振
器と、前記送信部から送信されるRF信号に前記ローカ
ル周波数信号を乗じて中間周波数信号を得る第1のミキ
サと、前記中間周波数信号を所定のサンプリング周期で
ディジタル化するA/D変換手段と、前記ディジタル化
された信号に対して任意のフェージングパスを擬似的に
設定する複数系列の信号処理手段と、前記各信号処理手
段の出力信号を加算する加算手段と、前記加算された信
号に前記局部発振器よりのローカル周波数を乗じてRF
信号に変換する第2のミキサと、を有し、前記各信号処
理手段は、入力される信号を前記サンプリング周期に対
応する時間の整数倍となる時間を遅延させる第1の遅延
手段と、前記サンプリング周期以下となる時間を遅延さ
せる第2の遅延手段と、前記第2の遅延手段より出力さ
れる信号に、任意の位相を与える位相器と、前記位相器
より出力される信号をアナログ化するD/A変換手段
と、を具備したことが特徴である。
In order to achieve the above object, the invention described in claim 1 of the present application discloses a method in which "a transmission unit and a reception unit are interposed and a pseudo unit is provided between the transmission unit and the reception unit. A fading simulator that generates a multipath fading, a local oscillator that generates a local frequency signal, a first mixer that obtains an intermediate frequency signal by multiplying an RF signal transmitted from the transmitting unit by the local frequency signal, A / D conversion means for digitizing the intermediate frequency signal at a predetermined sampling period, signal processing means for a plurality of series for pseudo-setting an arbitrary fading path for the digitized signal, Adding means for adding the output signal of the processing means, and multiplying the added signal by a local frequency from the local oscillator to RF
A second mixer that converts the signal into a signal, wherein each of the signal processing units delays a time that is an integral multiple of a time corresponding to the sampling period, A second delay means for delaying a time shorter than the sampling period, a phase shifter for giving an arbitrary phase to a signal output from the second delay means, and a signal output from the phase shifter being converted into an analog signal And D / A conversion means.

【0010】また、請求項2に記載の発明は、前記第2
の遅延手段は、FIRフィルタのタップ係数を操作する
ことにより遅延処理を行う遅延器で構成され、前記位相
器は、該遅延器における位相ズレを補正する処理を行う
ことを特徴とする。
[0010] The invention described in claim 2 is the second invention.
Is constituted by a delay unit that performs a delay process by operating a tap coefficient of an FIR filter, and the phase unit performs a process of correcting a phase shift in the delay unit.

【0011】請求項3に記載の発明は、前記D/A変換
手段の前段にディジタル減衰器を設置し、且つ、該D/
A変換手段の後段にアナログ減衰器を設置したことを特
徴とする。
According to a third aspect of the present invention, a digital attenuator is provided before the D / A conversion means, and
An analog attenuator is provided at a stage subsequent to the A conversion means.

【0012】上述の如く構成された本発明によれば、送
信部より与えられるRF信号にローカル周波数信号を乗
じることにより中間周波数信号に変換し、該中間周波数
信号を所定のサンプリング周期でディジタル化する。デ
ィジタル化された信号は、複数系列の信号処理手段に与
えられる。
According to the present invention configured as described above, the RF signal supplied from the transmitter is multiplied by the local frequency signal to convert the RF signal into an intermediate frequency signal, and the intermediate frequency signal is digitized at a predetermined sampling period. . The digitized signal is provided to a plurality of series of signal processing means.

【0013】各信号処理手段は、第1の遅延手段、第2
の遅延手段を具備し、このうち第1の遅延手段では、入
力される信号をサンプリング周期に対応する時間の整数
倍となる時間だけ遅延させることができる。また、第2
の遅延手段では、サンプリング周期よりも短い時間分遅
延させることができる。従って、きめの細かい遅延量の
設定が可能となる。
Each signal processing means comprises a first delay means, a second delay means,
The first delay means can delay an input signal by a time that is an integral multiple of the time corresponding to the sampling period. Also, the second
The delay means can delay by a time shorter than the sampling period. Therefore, it is possible to set a fine delay amount.

【0014】また、ディジタル減衰器及びアナログ減衰
器を設置することにより、入力信号を減衰する処理を行
う際に、ダイナミックレンジがサンプリングビット以下
に減少することを防止することができる。
Further, by providing the digital attenuator and the analog attenuator, it is possible to prevent the dynamic range from being reduced to less than the sampling bit when performing the process of attenuating the input signal.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明が適用されたフェー
ジングシミュレータ1の一実施形態の構成を示すブロッ
ク図である。同図に示すように、該フェージングシミュ
レータ1は、送信機側から伝送されるRF信号から所望
の周波数帯域の信号を取り出す第1のBPF(バンドパ
スフィルタ)2と、ローカル周波数信号を出力する局部
発振器3と、第1のBPF2で取り出されたRF信号に
局部発振器3より出力されるローカル周波数信号を乗じ
てIF信号(中間周波数信号)を得る第1のミキサ4
と、第1のミキサ4を介して得られるIF信号を所望の
サンプリング周波数でディジタル化するA/D変換器5
と、該A/D変換器5の出力側に設置される複数系列の
信号処理手段6-1〜6-n(nはマルチパスフェージング
のパス数であり、例えばn=12)と、を有している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an embodiment of a fading simulator 1 to which the present invention is applied. As shown in FIG. 1, the fading simulator 1 includes a first BPF (bandpass filter) 2 for extracting a signal in a desired frequency band from an RF signal transmitted from a transmitter, and a local unit for outputting a local frequency signal. An oscillator 3 and a first mixer 4 for multiplying the RF signal extracted by the first BPF 2 by a local frequency signal output from the local oscillator 3 to obtain an IF signal (intermediate frequency signal)
And an A / D converter 5 for digitizing the IF signal obtained via the first mixer 4 at a desired sampling frequency.
And a plurality of series of signal processing means 6-1 to 6-n (n is the number of multipath fading paths, for example, n = 12) installed on the output side of the A / D converter 5. are doing.

【0016】更に、各信号処理手段6-1〜6-nより出力
される信号(アナログ信号)を加算する加算器(加算手
段)7と、加算器7の出力信号(IF信号)に、局部発
振器3より出力されるローカル周波数信号を乗じること
により、RF信号を出力する第2のミキサ8と、第2の
ミキサ8より出力されるRF信号から所望の周波数信号
を取り出す第2のBPF9と、を具備している。
Further, an adder (addition means) 7 for adding signals (analog signals) output from the respective signal processing means 6-1 to 6-n, and a local signal added to an output signal (IF signal) of the adder 7 A second mixer 8 that outputs an RF signal by multiplying the local frequency signal output from the oscillator 3, a second BPF 9 that extracts a desired frequency signal from the RF signal output from the second mixer 8, Is provided.

【0017】各信号処理手段6(6-1〜6-n)は、それ
ぞれ同一の構成を有しており、A/D変換器5の出力側
に接続される遅延メモリ(第1の遅延手段)11と、遅
延器(第2の遅延手段)12と、位相器13と、ディジ
タル減衰器14と、D/A変換器15と、アナログ減衰
器16と、補間フィルタ17と、から構成されている。
Each of the signal processing means 6 (6-1 to 6-n) has the same configuration and has a delay memory (first delay means) connected to the output side of the A / D converter 5. ) 11, a delay unit (second delay unit) 12, a phase shifter 13, a digital attenuator 14, a D / A converter 15, an analog attenuator 16, and an interpolation filter 17. I have.

【0018】遅延メモリ11は、各サンプリング周期で
得られるデータをメモり内に記憶しておき、記憶したデ
ータを遅延させて出力させるものであり、これにより、
A/D変換器5のサンプリング周期の整数倍となる時間
だけ、入力信号に対して出力信号を遅延させることがで
きる。
The delay memory 11 stores data obtained in each sampling period in a memory and delays and outputs the stored data.
The output signal can be delayed with respect to the input signal by a time that is an integral multiple of the sampling period of the A / D converter 5.

【0019】遅延器12は、例えば、図2に示す如くの
FIR型フィルタで構成されており、該FIRフィルタ
に搭載される係数器C0〜Cmの計数を適宜変更すること
により、入力信号に対してサンプリング周期よりも短い
時間だけ遅延させた出力信号を得ることができる。位相
器13は、遅延器12より出力された信号に任意の位相
を与えると共に、遅延器12で発生する位相ズレを補正
するためのものである。
The delay unit 12 is composed of, for example, an FIR type filter as shown in FIG. 2. By appropriately changing the counts of the coefficient units C0 to Cm mounted on the FIR filter, the delay unit 12 Thus, an output signal delayed by a time shorter than the sampling period can be obtained. The phase shifter 13 is for giving an arbitrary phase to the signal output from the delay unit 12 and correcting a phase shift generated in the delay unit 12.

【0020】ディジタル減衰器14は、遅延メモリ1
1、遅延器12、及び位相器13で遅延された信号(デ
ィジタル信号)を所望のレベルまで減衰させるためのも
のである。アナログ減衰器16は、D/A変換器15に
よりアナログ化された信号を所望のレベルまで減衰させ
るものである。
The digital attenuator 14 includes the delay memory 1
1, for attenuating a signal (digital signal) delayed by the delay unit 12 and the phase shifter 13 to a desired level. The analog attenuator 16 attenuates the signal analogized by the D / A converter 15 to a desired level.

【0021】そして、遅延メモリ11、遅延器12、位
相器13、ディジタル減衰器14、及びアナログ減衰器
16は、それぞれレートコンバータ18を介して状態入
力部19に接続されており、該状態入力部19にて設定
入力操作することにより、レートコンバータ18の制御
下で各パラメータが設定されるようになっている。
The delay memory 11, the delay unit 12, the phase shifter 13, the digital attenuator 14, and the analog attenuator 16 are connected to a state input unit 19 via a rate converter 18, respectively. By performing a setting input operation at 19, each parameter is set under the control of the rate converter 18.

【0022】次に、上記のように構成された本実施形態
の作用について説明する。図1に示したフェージングシ
ミュレータ1は、送信機と移動受信機との間に設置して
使用される。まず、送信機側からRF信号が出力される
と、このRF信号は第1のBPF2により、所望の周波
数帯域成分が取り出され、第1のミキサ4に供給され
る。
Next, the operation of the present embodiment configured as described above will be described. The fading simulator 1 shown in FIG. 1 is installed and used between a transmitter and a mobile receiver. First, when an RF signal is output from the transmitter, a desired frequency band component is extracted from the RF signal by the first BPF 2 and supplied to the first mixer 4.

【0023】第1のミキサ4には、局部発振器3より出
力されるローカル周波数信号が与えられるので、RF信
号にローカル周波数信号が乗じられ、第1のミキサ4か
らは、IF信号(中間周波数信号)が出力される。IF
信号は、A/D変換器5によりディジタル化された後、
複数系列の信号処理手段6(6-1〜6-n)の遅延メモリ
11に供給される。
Since the local frequency signal output from the local oscillator 3 is applied to the first mixer 4, the RF signal is multiplied by the local frequency signal, and the IF signal (intermediate frequency signal) is output from the first mixer 4. ) Is output. IF
After the signal is digitized by the A / D converter 5,
The signal is supplied to the delay memory 11 of the signal processing means 6 (6-1 to 6-n) of a plurality of systems.

【0024】遅延メモリ11では、レートコンバータ1
8の制御下で予め遅延量が設定されているので、この遅
延量だけ出力信号を遅延させて出力する。即ち、該遅延
メモリ11では、A/D変換器5のサンプリング周期で
入力される信号を記憶保存し、出力するタイミングを遅
延させることにより、入力信号に対して出力信号を、サ
ンプリング周期の整数倍となる時間だけ遅延させること
ができる。
In the delay memory 11, the rate converter 1
Since the delay amount is set in advance under the control of 8, the output signal is delayed and output by this delay amount. That is, the delay memory 11 stores and stores the signal input at the sampling cycle of the A / D converter 5 and delays the output timing so that the output signal can be converted to the input signal by an integral multiple of the sampling cycle. Can be delayed by the following time.

【0025】次いで、遅延器12では、図2に示すFI
Rフィルタの係数器C0〜Cmの計数を適宜設定するこ
とにより、サンプリング周期よりも短い時間分遅延させ
る。また、この遅延器12の出力信号は、位相器13に
より任意の位相が与えられると共に、遅延器12の処理
で発生する位相ズレを補正する処理を行う。
Next, in the delay unit 12, the FI shown in FIG.
By appropriately setting the count of the coefficient units C0 to Cm of the R filter, the delay is delayed by a time shorter than the sampling period. The output signal of the delay unit 12 is given an arbitrary phase by the phase shifter 13 and performs a process of correcting a phase shift generated in the process of the delay unit 12.

【0026】その後、ディジタル減衰器14及び、アナ
ログ減衰器16により、位相器13より出力された信号
を減衰させる処理を行う。つまり、通常マルチパスフェ
ージングでは、障害物等に反射して得られる信号は、正
規のパスを介して得られる信号に対して減衰しているの
で、これをシミュレートするために、信号を減衰させる
処理を行う。ここで、全ての減衰処理をディジタル減衰
器14で行うと、信号系のダイナミックレンジがサンプ
リングビット以下に減少してしまうので、一定のレベル
までディジタル減衰器14にて減衰させ、それ以上の減
衰処理は、D/A変換器15でアナログ化した後、アナ
ログ減衰器16により減衰させている。そして、減衰処
理された信号は、補間フィルタ17により補間処理さ
れ、その後、加算器7に供給されて各信号処理手段6
(6-1〜6-n)より出力された信号が加算処理される。
Thereafter, a process of attenuating the signal output from the phase shifter 13 is performed by the digital attenuator 14 and the analog attenuator 16. That is, in normal multipath fading, a signal obtained by reflecting off an obstacle or the like is attenuated with respect to a signal obtained through a normal path. Therefore, in order to simulate this, the signal is attenuated. Perform processing. If all the attenuation processing is performed by the digital attenuator 14, the dynamic range of the signal system is reduced to less than the sampling bit. Are analogized by the D / A converter 15 and then attenuated by the analog attenuator 16. Then, the signal subjected to the attenuation processing is subjected to interpolation processing by an interpolation filter 17, and then supplied to an adder 7 to be processed by each signal processing unit 6.
The signals output from (6-1 to 6-n) are added.

【0027】次いで、加算器7より出力される信号(I
F信号)は、第2のミキサ8にてローカル周波数信号が
乗じられ、RF信号(搬送波)に変換される。このRF
信号は、第2のBPF9を介して出力され、受信機(図
示せず)へ与えられる。これにより、受信機側では、送
信機より出力された信号があたかも複数のパス(n系列
のパス)を経由して到達した如くの信号、即ち、マルチ
パスフェージングが発生している如くの信号を得ること
ができるのである。
Next, the signal (I
The F signal) is multiplied by a local frequency signal in the second mixer 8 and converted into an RF signal (carrier). This RF
The signal is output via the second BPF 9 and provided to a receiver (not shown). Accordingly, on the receiver side, a signal as if the signal output from the transmitter arrived via a plurality of paths (n-sequence paths), that is, a signal as if multipath fading had occurred, was generated. You can get it.

【0028】このようにして、本実施形態に係るフェー
ジングシミュレータにおいては、複数の信号処理手段6
(6-1〜6-n)を有し、各信号処理手段6毎にぞれぞれ
異なる遅延量及び減衰量を設定することができるので、
実際のフェージング減少に則したシュミレーションが可
能となる。
Thus, in the fading simulator according to the present embodiment, a plurality of signal processing means 6
(6-1 to 6-n), and it is possible to set different amounts of delay and attenuation for each of the signal processing means 6.
Simulation based on the actual fading reduction becomes possible.

【0029】また、各信号処理手段6は、遅延メモリ1
1及び遅延器12を具備しており、このうち遅延メモリ
11では、A/D変換器5のサンプリング周期を一単位
とした遅延量の設定が可能であり、更に、遅延器12で
は、これよりも細かい時間(即ち、サンプリング周期よ
りも短い時間)を遅延させることができるので、きわめ
て自由度が高く、汎用性に富んだ遅延量の設定が可能と
なる。
Each signal processing means 6 includes a delay memory 1
1 and a delay unit 12, of which the delay memory 11 can set the amount of delay with the sampling period of the A / D converter 5 as one unit. Since a very short time (that is, a time shorter than the sampling period) can be delayed, it is possible to set the delay amount with extremely high flexibility and versatility.

【0030】更に、D/A変換器15の前段側にディジ
タル減衰器14を設置し、後段側にアナログ減衰器16
を設置し、これらを用いて信号を減衰する処理を行って
いるので、ダイナミックレンジがサンプリングビット以
下に減少することなく、信号を減衰させることができ
る。
Further, a digital attenuator 14 is provided at a stage preceding the D / A converter 15, and an analog attenuator 16 is provided at a stage subsequent thereto.
Are installed, and the signal is attenuated using these, so that the signal can be attenuated without reducing the dynamic range below the sampling bit.

【0031】また、各信号処理手段6(6-1〜6-n)の
うち、基準となる信号(送信機側から受信機側へ直接伝
送される信号のパスに対応する信号)を与える信号処理
手段の遅延メモリ11を、予め複数ステップ遅延させて
おき、且つ、その他の信号処理手段のうちのいくつか
を、これよりも少ない遅延量に設定することにより、基
準信号よりも時間的に速く到達するマルチパスフェージ
ング信号をシミュレートすることが可能となる。
A signal for providing a reference signal (a signal corresponding to a path of a signal directly transmitted from the transmitter to the receiver) among the signal processing means 6 (6-1 to 6-n). By delaying the delay memory 11 of the processing means by a plurality of steps in advance and setting some of the other signal processing means to a smaller delay amount, the time is faster than the reference signal. It is possible to simulate the multipath fading signal that arrives.

【0032】[0032]

【発明の効果】以上説明したように、本発明によるフェ
ージングシミュレータでは、複数系列設置された各信号
処理手段が、第1の遅延手段、及び第2の遅延手段を具
備しているので、入力信号に対してきめの細かい遅延量
を与えることができ、より現実に則したフェージング現
象をシミュレートすることができる。
As described above, in the fading simulator according to the present invention, since each signal processing means provided with a plurality of streams has the first delay means and the second delay means, the input signal , A fine delay amount can be given, and a more realistic fading phenomenon can be simulated.

【0033】また、各信号処理手段では、D/A変換手
段の前段側にディジタル減衰器が設置され、後段側にア
ナログ減衰器が設置されるので、ダイナミックレンジが
サンプリングビット以下に減少することがなく。円滑な
減衰処理が可能となる。
In each of the signal processing means, a digital attenuator is provided at a stage before the D / A conversion means and an analog attenuator is provided at a stage after the D / A conversion means. No. Smooth attenuation processing becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るフェージングシミュ
レータの構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a fading simulator according to an embodiment of the present invention.

【図2】遅延器として用いられるFIRフィルタの構成
を示す回路図である。
FIG. 2 is a circuit diagram showing a configuration of an FIR filter used as a delay unit.

【図3】従来におけるフェージングシミュレータに搭載
されるDSPの構成を示す説明図である。
FIG. 3 is an explanatory diagram showing a configuration of a DSP mounted on a conventional fading simulator.

【符号の説明】[Explanation of symbols]

1 フェージングシミュレータ 2 第1のBPF(バンドパスフィルタ) 3 局部発振器 4 第1のミキサ 5 A/D変換器(A/D変換手段) 6(6-1〜6-n) 信号処理手段 7 加算器(加算手段) 8 第2のミキサ 9 第2のBPF 11 遅延メモリ(第1の遅延手段) 12 遅延器(第2の遅延手段) 13 位相器 14 ディジタル減衰器 15 D/A変換器 16 アナログ減衰器 17 補間フィルタ 18 レートコンバータ 19 状態入力部 101 DSP 102,103 RAM 104 乗算器 105 ALU 106 アキュムレータ REFERENCE SIGNS LIST 1 fading simulator 2 first BPF (band-pass filter) 3 local oscillator 4 first mixer 5 A / D converter (A / D conversion means) 6 (6-1 to 6-n) signal processing means 7 adder (Addition unit) 8 Second mixer 9 Second BPF 11 Delay memory (First delay unit) 12 Delay unit (Second delay unit) 13 Phase shifter 14 Digital attenuator 15 D / A converter 16 Analog attenuation Unit 17 interpolation filter 18 rate converter 19 state input unit 101 DSP 102, 103 RAM 104 multiplier 105 ALU 106 accumulator

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G036 AA28 BA13 BA14 BA15 CA12 5K042 BA08 BA11 CA02 CA11 CA12 CA23 DA01 EA02 EA13 FA06 FA08 FA15 FA24 GA06 GA11 GA14 GA15  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G036 AA28 BA13 BA14 BA15 CA12 5K042 BA08 BA11 CA02 CA11 CA12 CA23 DA01 EA02 EA13 FA06 FA08 FA15 FA24 GA06 GA11 GA14 GA15

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 送信部と受信部との間に介置し、当該送
信部と受信部との間に擬似的にマルチパスフェージング
を発生させるフェージングシミュレータにおいて、 ローカル周波数信号を発生する局部発振器と、 前記送信部から送信されるRF信号に前記ローカル周波
数信号を乗じて中間周波数信号を得る第1のミキサと、 前記中間周波数信号を所定のサンプリング周期でディジ
タル化するA/D変換手段と、 前記ディジタル化された信号に対して任意のフェージン
グパスを擬似的に設定する複数系列の信号処理手段と、 前記各信号処理手段の出力信号を加算する加算手段と、 前記加算された信号に前記局部発振器よりのローカル周
波数を乗じてRF信号に変換する第2のミキサと、 を有し、前記各信号処理手段は、 入力される信号を前記サンプリング周期に対応する時間
の整数倍となる時間を遅延させる第1の遅延手段と、 前記サンプリング周期以下となる時間を遅延させる第2
の遅延手段と、 前記第2の遅延手段より出力される信号に、任意の位相
を与える位相器と、 前記位相器より出力される信号をアナログ化するD/A
変換手段と、 を具備したことを特徴とするフェージングシミュレー
タ。
1. A fading simulator interposed between a transmission unit and a reception unit for generating pseudo multipath fading between the transmission unit and the reception unit, comprising: a local oscillator for generating a local frequency signal; A first mixer that obtains an intermediate frequency signal by multiplying an RF signal transmitted from the transmission unit by the local frequency signal; A / D conversion means that digitizes the intermediate frequency signal at a predetermined sampling cycle; A plurality of series of signal processing means for artificially setting an arbitrary fading path with respect to a digitized signal; an adding means for adding output signals of the respective signal processing means; and the local oscillator to the added signal And a second mixer that multiplies the signal by a local frequency to convert the signal into an RF signal. A first delay means for delaying the time is an integral multiple of the time corresponding to the sampling period, the delay time equal to or less than the sampling period 2
Delay means, a phase shifter for giving an arbitrary phase to the signal output from the second delay means, and a D / A for converting the signal output from the phase shifter into an analog signal
A fading simulator, comprising: conversion means.
【請求項2】 前記第2の遅延手段は、FIRフィルタ
のタップ係数を操作することにより遅延処理を行う遅延
器で構成され、前記位相器は、該遅延器における位相ズ
レを補正する処理を行うことを特徴とする請求項1に記
載のフェージングシミュレータ。
2. The delay device according to claim 1, wherein the second delay unit includes a delay unit that performs a delay process by operating a tap coefficient of an FIR filter, and the phase unit performs a process of correcting a phase shift in the delay unit. The fading simulator according to claim 1, wherein:
【請求項3】 前記D/A変換手段の前段にディジタル
減衰器を設置し、且つ、該D/A変換手段の後段にアナ
ログ減衰器を設置したことを特徴とする請求項1または
請求項2のいずれかに記載のフェージングシミュレー
タ。
3. A digital attenuator is provided before the D / A conversion means, and an analog attenuator is provided after the D / A conversion means. The fading simulator according to any one of the above.
JP34284399A 1999-12-02 1999-12-02 Fading simulator Expired - Fee Related JP3609305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34284399A JP3609305B2 (en) 1999-12-02 1999-12-02 Fading simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34284399A JP3609305B2 (en) 1999-12-02 1999-12-02 Fading simulator

Publications (2)

Publication Number Publication Date
JP2001160789A true JP2001160789A (en) 2001-06-12
JP3609305B2 JP3609305B2 (en) 2005-01-12

Family

ID=18356932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34284399A Expired - Fee Related JP3609305B2 (en) 1999-12-02 1999-12-02 Fading simulator

Country Status (1)

Country Link
JP (1) JP3609305B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544668A (en) * 2005-06-23 2008-12-04 エレクトロビット・システム・テスト・オサケユキテュア Multi-antenna radio channel simulation
CN103916199A (en) * 2014-03-18 2014-07-09 中国科学院国家天文台 Device and method for time delay and phase adjustment of antenna signal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120041730A1 (en) * 2009-05-01 2012-02-16 Manabu Kusumoto Power-supply design system, power-supply design method, and program for power-supply design
US8667453B2 (en) 2010-07-30 2014-03-04 Nec Corporation Power-supply design system, power-supply design method, and program for power-supply design

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02261233A (en) * 1989-03-31 1990-10-24 Anritsu Corp Fading simulator
JPH04351024A (en) * 1991-05-28 1992-12-04 Yokogawa Electric Corp Multi-path fading simulator
JPH0746201A (en) * 1993-07-27 1995-02-14 Nippon Telegr & Teleph Corp <Ntt> Simulator for propagation line
JPH0955662A (en) * 1995-08-15 1997-02-25 Sony Corp Signal delay device and signal delay method
JPH10307592A (en) * 1997-05-08 1998-11-17 Alpine Electron Inc Data distributing system for on-vehicle audio device
JPH11145917A (en) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd Multipath fading simulator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02261233A (en) * 1989-03-31 1990-10-24 Anritsu Corp Fading simulator
JPH04351024A (en) * 1991-05-28 1992-12-04 Yokogawa Electric Corp Multi-path fading simulator
JPH0746201A (en) * 1993-07-27 1995-02-14 Nippon Telegr & Teleph Corp <Ntt> Simulator for propagation line
JPH0955662A (en) * 1995-08-15 1997-02-25 Sony Corp Signal delay device and signal delay method
JPH10307592A (en) * 1997-05-08 1998-11-17 Alpine Electron Inc Data distributing system for on-vehicle audio device
JPH11145917A (en) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd Multipath fading simulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544668A (en) * 2005-06-23 2008-12-04 エレクトロビット・システム・テスト・オサケユキテュア Multi-antenna radio channel simulation
US7970595B2 (en) 2005-06-23 2011-06-28 Elektrobit System Test Oy Simulation of multi-antenna radio channel
CN103916199A (en) * 2014-03-18 2014-07-09 中国科学院国家天文台 Device and method for time delay and phase adjustment of antenna signal
CN103916199B (en) * 2014-03-18 2016-08-24 中国科学院国家天文台 The time delay of a kind of aerial signal and phase adjusting apparatus and method

Also Published As

Publication number Publication date
JP3609305B2 (en) 2005-01-12

Similar Documents

Publication Publication Date Title
EP1856827B1 (en) A method, device arrangement, transmitter unit and receiver unit for generating data characterising mimo environment
US6978131B1 (en) Testing mobile phones
CA2314365C (en) Simulation process of radiofrequency scenario in radio mobile environment and testing system employing said process
EP1393476B1 (en) Method and device for simulating radio channel
JP3307309B2 (en) Test apparatus for wireless terminal and radio wave environment test apparatus for wireless terminal
JP2001160789A (en) Phasing simulator
Fard et al. A single FPGA filter-based multipath fading emulator
CN103179604A (en) Device and method for simulation of network channel
EP1449316B1 (en) Method and apparatus for simulating radio channel
JP3719949B2 (en) Fading simulator for array antenna
JP2003338775A (en) Code division multiplex transmission system, transmitter, receiver, transmitting method, receiving method, code generator, code generating method and program
JP3074603B2 (en) Fading simulator
CN113406369B (en) Ultra-wideband time-varying motion multi-system multi-signal generation method
JPH04351024A (en) Multi-path fading simulator
US7852911B2 (en) Method and arrangement for channel simulation
JPH0787034A (en) Simulator for propagation line
JPH06140950A (en) Fading simulator
JP2000206167A (en) System for evaluating electromagnetic field environment characteristic of radio terminal equipment
JPH0758940B2 (en) Multipath fading simulator
JP2004096722A (en) Simulation method and device for simulating effect derived from working condition of radio frequency channel
JP2001285154A (en) Digital tv broadcast system
JP2012514408A (en) Communication method between transceiver and receiver
JPS6227577B2 (en)
JPS59230332A (en) Fading simulator
JP2005318377A (en) Array antenna communication system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees