JP2001160603A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2001160603A JP2001160603A JP34263699A JP34263699A JP2001160603A JP 2001160603 A JP2001160603 A JP 2001160603A JP 34263699 A JP34263699 A JP 34263699A JP 34263699 A JP34263699 A JP 34263699A JP 2001160603 A JP2001160603 A JP 2001160603A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- printed wiring
- hole
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、さらに言えば、表面の中央領域に
複数の電極を有する（いわゆる、センターパッド構造を
持つ）半導体素子チップをプリント配線基板上に搭載し
た、ボール・グリッド・アレイ（Ball Grid Array：Ｂ
ＧＡ）型またはランド・グリッド・アレイ（Land Grid
Array：ＬＧＡ）型のパッケージ構造を持つ半導体装置
およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same. Ball Grid Array (B)
GA) or Land Grid Array
The present invention relates to a semiconductor device having an array (LGA) type package structure and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】図１０は、従来のＢＧＡ型半導体装置の
一例を示す。図１０（ａ）は平面図であり、図１０
（ｂ）は図１０（ａ）のＢ−Ｂ線に沿った断面図であ
る。なお、図１０（ａ）では、当該従来の半導体装置の
内部構造がより明瞭となるように、一部分を切り欠いた
状態を示している。2. Description of the Related Art FIG. 10 shows an example of a conventional BGA type semiconductor device. FIG. 10A is a plan view, and FIG.
FIG. 11B is a sectional view taken along line BB of FIG. FIG. 10A shows a state in which a part of the conventional semiconductor device is cut away so that the internal structure of the semiconductor device becomes clearer.
【０００３】図１０の半導体装置１０１は、樹脂製のプ
リント配線基板１２０の裏面１０２ｂに接着テープ１４
０を介して固着された半導体素子チップ１１０を有して
いる。半導体素子チップ１１０の表面１１０ａの中央領
域には、複数の電極１１１が半導体素子チップ１１０の
長手方向に配列されている。半導体素子チップ１１０
は、電極１１１の形成された表面１１０ａをプリント配
線基板１２０側に向けた状態（いわゆる、フェースダウ
ンの状態）で固着されている。[0003] A semiconductor device 101 shown in FIG. 10 has an adhesive tape 14 on a back surface 102 b of a printed wiring board 120 made of resin.
The semiconductor device chip 110 has a semiconductor element chip 110 that is fixed through the semiconductor chip 110. A plurality of electrodes 111 are arranged in the longitudinal direction of the semiconductor element chip 110 in the central region of the surface 110a of the semiconductor element chip 110. Semiconductor element chip 110
Is fixed with the surface 110a on which the electrode 111 is formed facing the printed wiring board 120 (so-called face-down state).
【０００４】接着テープ１４０は、半導体素子チップ１
１０の表面１１０ａと略同一の平面形状を有している。
接着テープ１４０には矩形の断面形状を有する貫通孔１
４０ａが形成されており、貫通孔１４０ａから全ての電
極１１１が露出している。[0004] The adhesive tape 140 is used for the semiconductor chip 1.
It has substantially the same planar shape as the surface 110a of the ten.
The adhesive tape 140 has a through hole 1 having a rectangular cross-sectional shape.
40a are formed, and all the electrodes 111 are exposed from the through holes 140a.
【０００５】プリント配線基板１２０は、絶縁層として
機能する樹脂層１２１と、樹脂層１２１の表面に設けら
れた配線層１２３と、配線層１２３を覆うように樹脂層
１２１上に形成されたソルダレジスト層１２２とで構成
されている。The printed wiring board 120 includes a resin layer 121 functioning as an insulating layer, a wiring layer 123 provided on the surface of the resin layer 121, and a solder resist formed on the resin layer 121 so as to cover the wiring layer 123. And a layer 122.
【０００６】樹脂層１２１には表面から裏面に達する孔
部１２４が形成されている。孔部１２４は略矩形の断面
形状を有しており、全ての電極１１１が孔部１２４から
露出している。The resin layer 121 has a hole 124 extending from the front surface to the rear surface. The hole 124 has a substantially rectangular cross-sectional shape, and all the electrodes 111 are exposed from the hole 124.
【０００７】配線層１２３は、複数のボンディングパッ
ド１３１と、複数のライン１３２と、複数のランド１３
３とを形成している。ボンディングパッド１３１は、ラ
イン１３２を介して対応するランド１３３に電気的に接
続されている。ボンディングパッド１３１は、孔部１２
４が樹脂層１２１の表面に形成する開口の近傍に配置さ
れると共に、ソルダレジスト層１２２から露出してい
る。ランド１３３は、孔部１２４が樹脂層１２１の表面
に形成する開口を挟んでマトリックス状に配置されてい
る。The wiring layer 123 includes a plurality of bonding pads 131, a plurality of lines 132, and a plurality of lands 13.
3 are formed. The bonding pad 131 is electrically connected to a corresponding land 133 via a line 132. The bonding pad 131 is
4 is arranged near the opening formed on the surface of the resin layer 121 and is exposed from the solder resist layer 122. The lands 133 are arranged in a matrix with the openings formed by the holes 124 on the surface of the resin layer 121 interposed therebetween.
【０００８】孔部１２４の内部には、複数のボンディン
グワイヤ１４１が配置されている。ボンディングワイヤ
１４１の一端部分は対応する電極１１１に電気的に接続
され、ボンディングワイヤ１４１の他端部分は対応する
ボンディングパッド１３１に電気的に接続されている。
ボンディングワイヤ１４１の一部分は、孔部１２４の外
部に突出している。A plurality of bonding wires 141 are arranged inside the hole 124. One end of the bonding wire 141 is electrically connected to the corresponding electrode 111, and the other end of the bonding wire 141 is electrically connected to the corresponding bonding pad 131.
A part of the bonding wire 141 protrudes outside the hole 124.
【０００９】ソルダレジスト層１２２には、スリット状
の窓１２２ａが形成されている。孔部１２４が樹脂層１
２１の表面に形成する開口は、この窓１２２ａから露出
している。A slit-shaped window 122a is formed in the solder resist layer 122. The hole 124 is formed of the resin layer 1
The opening formed on the surface of the substrate 21 is exposed from the window 122a.
【００１０】孔部１２４の内部は、樹脂製の封止部材１
４２で充填されている。封止部材１４２はプリント配線
基板１２０の表面１２０ａから突出している。このよう
に封止部材１４２を突出させることにより、ボンディン
グワイヤ１４１の全体が封止部材１４２で覆われる。The inside of the hole 124 is formed by a sealing member 1 made of resin.
42. The sealing member 142 protrudes from the surface 120 a of the printed wiring board 120. By projecting the sealing member 142 in this way, the entire bonding wire 141 is covered with the sealing member 142.
【００１１】ランド１３３の表面には、はんだボール１
４３が設けられている。半導体素子チップ１１０の電極
１１１は、ボンディングワイヤ１４１と配線層１２３と
を介して、はんだボール１４３に電気的に接続されてい
る。A solder ball 1 is provided on the surface of the land 133.
43 are provided. The electrode 111 of the semiconductor element chip 110 is electrically connected to the solder ball 143 via the bonding wire 141 and the wiring layer 123.
【００１２】プリント配線基板１２０の裏面１２０ｂに
は、樹脂製の外装体１４４が設けられている。半導体素
子チップ１１０のプリント配線基板１２０の裏面１２０
ｂ側に露出する面は、いずれもこの外装体１４４により
覆われている。この外装体１４４は、半導体素子チップ
１１０の裏面側を封止する機能を有している。On the back surface 120b of the printed wiring board 120, an exterior body 144 made of resin is provided. Back surface 120 of printed wiring board 120 of semiconductor element chip 110
The surfaces exposed on the side b are all covered with the exterior body 144. The exterior body 144 has a function of sealing the back side of the semiconductor element chip 110.
【００１３】[0013]
【発明が解決しようとする課題】従来の半導体装置１０
１では、ボンディングワイヤ１４１の全体を封止部材１
４２で覆うには、封止部材をプリント配線基板１２０の
表面１２０ａから突出させる必要がある。このため、Ｌ
ＧＡ型のパッケージ構造とすることができないという問
題がある。SUMMARY OF THE INVENTION Conventional semiconductor device 10
1, the entirety of the bonding wire 141 is
To cover with 42, the sealing member needs to protrude from the surface 120 a of the printed wiring board 120. Therefore, L
There is a problem that a GA type package structure cannot be formed.
【００１４】また、封止部材１４２を孔部１２４の内部
に充填する方法として、液状樹脂を孔部１２４にポッテ
ィングした後、加熱・硬化させる方法が通常用いられ
る。一般に、液状樹脂は、硬化時の体積収縮が大きいと
いう性質を持つ。しかも、液状樹脂の表面張力を利用し
たポッティングでは、液状樹脂を厚く塗布することは困
難である。このため、図１１に示すように、封止部材１
４２の表面は矢印方向に変位して、ボンディングワイヤ
１４１の一部分が封止部材１４２から露出しやすくな
る。このようにボンディングワイヤ１４１が露出する
と、所望の封止効果が得られないという問題が生じる。As a method of filling the sealing member 142 into the hole 124, a method of potting a liquid resin to the hole 124, followed by heating and curing is usually used. Generally, a liquid resin has a property that the volume shrinkage during curing is large. Moreover, it is difficult to apply the liquid resin thickly by potting using the surface tension of the liquid resin. For this reason, as shown in FIG.
The surface of 42 is displaced in the direction of the arrow, and a part of the bonding wire 141 is easily exposed from the sealing member 142. When the bonding wire 141 is exposed in this manner, a problem arises in that a desired sealing effect cannot be obtained.
【００１５】他方、液状樹脂の硬化時の体積収縮によ
り、封止部材１４２の突出量のばらつきは大きくなる。
通常、外装体１４４の形成は封止部材１４２の形成後に
行われるため、封止部材１４２の突出量のばらつきが大
きいと、外装体１４４の形成にトランスファモールド法
を適用することが困難になる。したがって、従来、外装
体１４４の形成には、液状樹脂を使用したポッティング
あるいはスクリーン印刷などの方法を用いている。これ
らの方法で外装体１４４を形成した場合、液状樹脂の硬
化時の体積収縮量を精密に制御することは困難である。
そのため、外装体１４４の外寸法のバラツキが大きくな
り、ひいては、半導体装置のパッケージ厚のバラツキが
大きくなるという問題が生じる。さらには、高価な液状
樹脂を大量に使用するため、製造コストが高くなるとい
う欠点もある。On the other hand, the volume shrinkage of the liquid resin during curing causes a large variation in the amount of protrusion of the sealing member 142.
Usually, since the formation of the exterior body 144 is performed after the formation of the sealing member 142, it is difficult to apply the transfer molding method to the formation of the exterior body 144 if the variation in the amount of protrusion of the sealing member 142 is large. Therefore, the exterior body 144 is conventionally formed by a method such as potting or screen printing using a liquid resin. When the exterior body 144 is formed by these methods, it is difficult to precisely control the volume shrinkage of the liquid resin during curing.
For this reason, there is a problem that the variation in the outer dimensions of the exterior body 144 increases, and the variation in the package thickness of the semiconductor device also increases. Further, there is a disadvantage that the production cost is increased because a large amount of expensive liquid resin is used.
【００１６】そこで、本発明の目的は、ボンディングワ
イヤの露出を確実に防止して優れた封止効果が得られる
半導体装置およびその製造方法を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device capable of reliably preventing exposure of a bonding wire and obtaining an excellent sealing effect, and a method of manufacturing the same.
【００１７】本発明の他の目的は、ＰＧＡ型およびＬＧ
Ａ型のいずれのパッケージ構造をも容易に実現可能な半
導体装置およびその製造方法を提供することにある。Another object of the present invention is to provide PGA type and LG
An object of the present invention is to provide a semiconductor device capable of easily realizing any type A package structure and a method of manufacturing the same.
【００１８】本発明のさらに他の目的は、外装体を設け
た場合にパッケージ厚のバラツキを小さくでき、しかも
低コストで製造できる半導体装置およびその製造方法を
提供することにある。Still another object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which can reduce the variation in package thickness when an outer package is provided and can be manufactured at low cost.
【００１９】[0019]
【課題を解決するための手段】（１） 本発明の半導体
装置は、表面の中央領域に配置された電極を有する半導
体素子チップと、表面から裏面に向かって貫通する孔部
を有すると共に、その孔部から前記電極を露出させて前
記半導体素子チップが固定された樹脂製のプリント配線
基板と、一部分を前記孔部から突出させて前記孔部の内
部に配置された、前記電極を前記孔部の近傍に配置され
たボンディングパッドに電気的に接続するボンディング
ワイヤと、前記孔部の内部に充填された封止部材とを備
える半導体装置において、前記プリント配線基板の前記
表面に凹部が形成され、且つ前記孔部が前記凹部の底面
から前記プリント配線基板の前記裏面に達していると共
に、前記ボンディングパッドが前記凹部の前記底面に配
置されており、しかも、前記ボンディングワイヤの前記
孔部から突出する前記部分が前記凹部の内部で前記封止
部材により覆われるように、前記封止部材が前記凹部に
延在して形成されることを特徴とする。(1) A semiconductor device according to the present invention has a semiconductor element chip having an electrode disposed in a central region of a front surface, and a hole penetrating from the front surface to the rear surface. A resin-made printed wiring board on which the semiconductor element chip is fixed by exposing the electrode from the hole, and a part of the electrode protruding from the hole and disposed inside the hole; A bonding wire electrically connected to a bonding pad disposed in the vicinity of the semiconductor device, and a sealing member filled in the hole, a recess is formed in the surface of the printed wiring board, The hole extends from the bottom surface of the recess to the back surface of the printed wiring board, and the bonding pad is disposed on the bottom surface of the recess. Also, the sealing member is formed to extend in the recess so that the portion of the bonding wire projecting from the hole is covered by the sealing member inside the recess. .
【００２０】（２） 本発明の半導体装置では、前記プ
リント配線基板の前記表面に凹部が形成されており、前
記孔部が前記凹部の底面から前記プリント配線基板の前
記裏面に達していて、前記ボンディングパッドが前記凹
部の前記底面に配置される。すなわち、前記ボンディン
グパッドが前記プリント配線基板の前記表面から前記裏
面側に後退して配置される。しかも、前記ボンディング
ワイヤの前記孔部から突出する前記部分が前記凹部の内
部で前記封止部材により覆われるように、前記封止部材
が前記凹部に延在して形成される。(2) In the semiconductor device of the present invention, a recess is formed in the front surface of the printed wiring board, and the hole extends from a bottom surface of the recess to the back surface of the printed wiring board. A bonding pad is disposed on the bottom surface of the recess. That is, the bonding pad is disposed so as to retreat from the front surface of the printed wiring board to the rear surface. Moreover, the sealing member is formed to extend into the recess so that the portion of the bonding wire protruding from the hole is covered by the sealing member inside the recess.
【００２１】このため、前記ボンディングワイヤの全体
が確実に前記封止部材で覆われる。よって、前記ボンデ
ィングワイヤの露出を防止でき、優れた封止効果が得ら
れる。Therefore, the entirety of the bonding wire is reliably covered with the sealing member. Therefore, exposure of the bonding wire can be prevented, and an excellent sealing effect can be obtained.
【００２２】また、前記封止部材を前記プリント配線基
板の前記表面から突出させる必要がないので、ＰＧＡ型
およびＬＧＡ型のいずれのパッケージ構造をも容易に実
現可能となる。さらに、プリント配線基板の裏面側に外
装体を設ける場合、その外装体の形成方法としてトラン
スファモールド法を使用できる。よって、パッケージ厚
のバラツキを小さくでき、しかも低コストで製造でき
る。Further, since there is no need to project the sealing member from the surface of the printed wiring board, both PGA type and LGA type package structures can be easily realized. Further, when an exterior body is provided on the back side of the printed wiring board, a transfer molding method can be used as a method of forming the exterior body. Therefore, variations in the package thickness can be reduced, and the manufacturing can be performed at low cost.
【００２３】（３） なお、本発明に関連する技術が、
特開平９−８２０７号公報、特開平９−９２７７５号公
報、特開平９−６４０８０号公報、および特開平１０−
２８４６３８号公報にそれぞれ開示されている。(3) The technology related to the present invention is as follows:
JP-A-9-8207, JP-A-9-92775, JP-A-9-64080, and JP-A-10-208
No. 2,846,38.
【００２４】特開平９−８２０７号公報には、２段エッ
チング加工によりインナーリードの厚さがリードフレー
ム素材の厚さよりも薄肉に外形加工されたリードフレー
ムを用いた樹脂封止型半導体装置が開示されている。こ
のリードフレームは、インナーリードの内側に向かって
凹んだ形状に形成されている。Japanese Patent Application Laid-Open No. 9-8207 discloses a resin-encapsulated semiconductor device using a lead frame whose inner lead is processed to have a thickness smaller than the thickness of the lead frame material by two-stage etching. Have been. This lead frame is formed in a shape depressed toward the inside of the inner lead.
【００２５】特開平９−９２７７５号公報には、インナ
ーリードに接続されるボンディングワイヤがアウターリ
ードの表面を越えないように、インナーリードの表面側
の厚みを減らしてインナーリード表面をアウターリード
表面より低くした半導体装置が開示されている。Japanese Patent Application Laid-Open No. 9-92775 discloses that the thickness of the surface of the inner lead is reduced so that the bonding wire connected to the inner lead does not exceed the surface of the outer lead. A lowered semiconductor device is disclosed.
【００２６】しかし、特開平９−８２０７号公報および
特開平９−９２７７５号公報の技術は、いずれもインナ
ーリードの形状に関するものであるから、プリント配線
基板に凹部を形成する本発明とは明らかに異なる。However, the techniques disclosed in Japanese Patent Application Laid-Open Nos. 9-8207 and 9-92775 are all related to the shape of the inner lead, and are clearly different from the present invention in which a recess is formed in a printed wiring board. different.
【００２７】特開平９−６４０８０号公報には、パッケ
ージ表面からリードフレームに達する凹部を形成し、外
部端子としてのはんだボールがその凹部を介してリード
に接続された半導体装置が開示されている。Japanese Patent Application Laid-Open No. 9-64080 discloses a semiconductor device in which a concave portion is formed from a package surface to a lead frame, and a solder ball as an external terminal is connected to a lead via the concave portion.
【００２８】しかし、特開平９−６４０８０号公報の半
導体装置では、封止樹脂の表面がリードフレームの表面
に対して突出するため、ＬＧＡ型のパッケージ構造を実
現できない。したがって、ＬＧＡ型のパッケージ構造を
実現できる本発明とは明らかに異なる。However, in the semiconductor device disclosed in Japanese Patent Application Laid-Open No. 9-64080, an LGA type package structure cannot be realized because the surface of the sealing resin protrudes from the surface of the lead frame. Therefore, it is clearly different from the present invention which can realize the LGA type package structure.
【００２９】なお、リードフレームを用いる特開平９−
８２０７号公報、特開平９−９２７７５号公報および特
開平９−６４０８０号公報の技術では、配線のファイン
ピッチ化に十分に対応できないという欠点がある。ま
た、複雑な配線を必要する場合にも対応できない。さら
に、特開平９−８２０７号公報および特開平９−９２７
７５号公報の技術では、ハーフエッチングやコイニング
によりインナーリードを加工しているので、インナーリ
ードの平坦性が悪い。このため、ボンディングワイヤの
接続不良が多発する。これに対し、プリント配線基板を
使用する本発明では、それらの欠点が生じない。It should be noted that Japanese Patent Application Laid-Open No.
The techniques disclosed in JP-A-8207, JP-A-9-92775 and JP-A-9-64080 have a drawback that they cannot sufficiently cope with finer wiring pitch. Further, it cannot cope with a case where complicated wiring is required. Further, JP-A-9-8207 and JP-A-9-927
In the technique disclosed in Japanese Patent No. 75, the inner leads are processed by half etching or coining, so that the inner leads have poor flatness. For this reason, connection failure of the bonding wire frequently occurs. On the other hand, the present invention using a printed wiring board does not have these disadvantages.
【００３０】特開平１０−２８４６３８号公報には、セ
ラミック主基板とセラミック従基板との積層体（以下、
セラミック積層基板という）が使用されたセラミックパ
ッケージの構造が開示されている。特開平１０−２８４
６３８号公報のセラミックパッケージの構造では、セラ
ミック従基板には電極パッドに対応する位置にスリット
状の開口窓が設けられており、その開口窓を挟んでボン
ディングステッチが配置されている。そして、ボンディ
ングステッチおよびボンディングワイヤはセラミック主
基板の外周部位と島状に配置された部位とによって囲ま
れている。Japanese Patent Application Laid-Open No. 10-284638 discloses a laminate of a ceramic main substrate and a ceramic sub-substrate (hereinafter referred to as a laminate).
A structure of a ceramic package using a ceramic laminated substrate is disclosed. JP-A-10-284
In the structure of the ceramic package disclosed in Japanese Patent No. 638, a slit-shaped opening window is provided at a position corresponding to the electrode pad on the ceramic sub-substrate, and bonding stitches are arranged with the opening window interposed therebetween. The bonding stitches and the bonding wires are surrounded by the outer peripheral portion of the ceramic main substrate and the portion arranged in an island shape.
【００３１】しかしながら、特開平１０−２８４６３８
号公報の技術は、セラミック積層基板を用いるという点
で、樹脂製のプリント配線基板を使用する本発明とは明
らかに異なる。さらに、特開平１０−２８４６３８号公
報の技術は、伝送路特性の向上およびはんだボール先端
の平坦性の向上を目的としたものである。したがって、
目的の点からも本発明との相違は明白である。However, Japanese Patent Application Laid-Open No. 10-284638
The technique disclosed in Japanese Patent Application Laid-Open Publication No. H10-176400 is clearly different from the present invention in which a resin printed wiring board is used in that a ceramic laminated substrate is used. Furthermore, the technique disclosed in Japanese Patent Application Laid-Open No. H10-284638 aims to improve the characteristics of the transmission path and the flatness of the tip of the solder ball. Therefore,
The difference from the present invention is apparent also from the point of the object.
【００３２】なお、本発明で使用される樹脂製のプリン
ト配線基板は、軽量であり且つ加工性に優れており、特
開平１０−２８４６３８号公報のセラミックパッケージ
の構造で使用されるセラミック積層基板にはない優れた
特性を持つ。The printed wiring board made of resin used in the present invention is lightweight and excellent in workability, and is suitable for a ceramic laminated board used in the structure of a ceramic package disclosed in Japanese Patent Application Laid-Open No. 10-284638. Has no excellent properties.
【００３３】（４） 本発明の半導体装置の好ましい例
では、前記プリント配線基板が積層された第１および第
２の樹脂層を含んで構成されており、前記第１樹脂層に
前記孔部が形成されると共に、前記第２樹脂層に前記凹
部が形成されていて、しかも前記第１樹脂層の表面が前
記凹部の前記底面を形成している。この場合、前記凹部
の深さは前記第２樹脂層の厚さに依存するので、前記第
２樹脂層の厚さを変更することで、前記凹部の深さを設
定することが可能となる。したがって、前記凹部の深さ
を高い精度で設定できる利点がある。(4) In a preferred example of the semiconductor device according to the present invention, the printed wiring board includes first and second resin layers laminated on each other, and the hole is formed in the first resin layer. The recess is formed in the second resin layer while being formed, and the surface of the first resin layer forms the bottom surface of the recess. In this case, since the depth of the concave portion depends on the thickness of the second resin layer, the depth of the concave portion can be set by changing the thickness of the second resin layer. Therefore, there is an advantage that the depth of the concave portion can be set with high accuracy.
【００３４】本発明の半導体装置の他の好ましい例で
は、前記第１および第２の樹脂層の間に第１配線層が設
けられており、その第１配線層が前記ボンディングパッ
ドを形成する。この場合、前記ボンディングパッドを前
記凹部の前記底面に容易に配置できる利点がある。In another preferred embodiment of the semiconductor device of the present invention, a first wiring layer is provided between the first and second resin layers, and the first wiring layer forms the bonding pad. In this case, there is an advantage that the bonding pad can be easily arranged on the bottom surface of the recess.
【００３５】本発明の半導体装置のさらに他の好ましい
例では、前記第１配線層と電気的に接続された第２配線
層が前記プリント配線基板の表面に設けられており、実
装用の外部接続端子として機能するはんだボールが前記
第２配線層の表面に設けられている。この場合、ＢＧＡ
型のパッケージ構造を持つ半導体装置が実現される。In still another preferred embodiment of the semiconductor device of the present invention, a second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board, and an external connection for mounting is provided. Solder balls functioning as terminals are provided on the surface of the second wiring layer. In this case, BGA
A semiconductor device having a die-type package structure is realized.
【００３６】本発明の半導体装置のさらに他の好ましい
例では、前記第１配線層と電気的に接続された第２配線
層が前記プリント配線基板の表面に設けられており、そ
の第２配線層の形成するランドが実装用の外部接続端子
として機能する。この場合、ＬＧＡ型のパッケージ構造
を持つ半導体装置が実現される。In still another preferred embodiment of the semiconductor device according to the present invention, a second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board. Function as external connection terminals for mounting. In this case, a semiconductor device having an LGA type package structure is realized.
【００３７】本発明の半導体装置のさらに他の好ましい
例では、前記電極を露出する貫通孔を有する接着部材を
介して前記半導体素子チップが前記プリント配線基板の
前記裏面に固着され、もって前記半導体素子チップが前
記プリント配線基板に固定される。この場合、前記封止
部材を前記孔部に設ける際に前記封止部材が所定の領域
外に漏れるのを防止できる利点がある。In still another preferred embodiment of the semiconductor device according to the present invention, the semiconductor element chip is fixed to the back surface of the printed wiring board via an adhesive member having a through hole exposing the electrode, and A chip is fixed to the printed wiring board. In this case, there is an advantage that the sealing member can be prevented from leaking out of a predetermined area when the sealing member is provided in the hole.
【００３８】本発明の半導体装置のさらに他の好ましい
例では、前記封止部材が液状樹脂の硬化体で形成されて
おり、前記液状樹脂が硬化時に収縮しても複数の前記ボ
ンディングワイヤのそれぞれが前記封止部材から露出し
ない深さを前記凹部が有している。この場合にも、上記
（２）で述べたと同じ効果が確実に得られる。In still another preferred embodiment of the semiconductor device according to the present invention, the sealing member is formed of a cured body of a liquid resin. The recess has a depth that is not exposed from the sealing member. Also in this case, the same effect as described in the above (2) can be surely obtained.
【００３９】本発明のさらに他の好ましい例では、モー
ルド樹脂で形成された外装体が前記プリント配線基板の
前記裏面に設けられており、前記半導体素子チップの裏
面側がその外装体で封止される。In still another preferred embodiment of the present invention, an exterior body formed of a mold resin is provided on the back surface of the printed wiring board, and the back side of the semiconductor element chip is sealed with the exterior body. .
【００４０】本発明のさらに他の好ましい例では、モー
ルド樹脂で形成された外装体が前記プリント配線基板の
前記裏面に設けられており、前記半導体素子チップの前
記裏面側がその外装体で封止されていて、しかも前記封
止部材がモールド樹脂で形成されている。この場合、前
記封止部材と前記外装体とがいずれもモールド樹脂で形
成されるので、製造コストをさらに低減できる利点があ
る。[0040] In still another preferred embodiment of the present invention, an exterior body formed of a mold resin is provided on the back surface of the printed wiring board, and the back surface side of the semiconductor element chip is sealed with the exterior body. In addition, the sealing member is formed of a mold resin. In this case, since both the sealing member and the exterior body are formed of mold resin, there is an advantage that the manufacturing cost can be further reduced.
【００４１】（５） 本発明の半導体装置の製造方法
は、表面の中央領域に配置された電極を有する半導体素
子チップを、表面から裏面に向かって貫通する孔部を有
する樹脂製のプリント配線基板に、前記電極を前記孔部
から露出させて固定する第１工程と一部分を前記孔部か
ら露出させて前記孔部の内部に配置されたボンディング
ワイヤを介して、前記電極を前記孔部の近傍に配置され
たボンディングパッドに電気的に接続する第２工程と、
前記孔部の内部に封止部材を充填する第３工程とを備え
る半導体装置の製造方法において、前記プリント配線基
板の前記表面に凹部が形成され、且つ前記孔部が前記凹
部の底面から前記プリント配線基板の前記裏面に達して
いると共に、前記ボンディングパッドが前記凹部の前記
底面に配置されており、しかも、前記ボンディングワイ
ヤの前記孔部から突出する前記部分が前記凹部の内部で
前記封止部材により覆われるように、前記封止部材が前
記凹部に延在して形成されることを特徴とする。(5) In the method of manufacturing a semiconductor device according to the present invention, a resin printed wiring board having a hole penetrating a semiconductor element chip having an electrode disposed in a central region of a front surface from a front surface to a rear surface is provided. A first step of exposing and fixing the electrode from the hole, and exposing a part of the electrode to the vicinity of the hole through a bonding wire exposed from the hole and disposed inside the hole. A second step of electrically connecting to a bonding pad disposed in
A third step of filling the inside of the hole with a sealing member, wherein a recess is formed in the surface of the printed wiring board, and the hole is printed from a bottom surface of the recess. The bonding pad is disposed on the bottom surface of the concave portion while reaching the rear surface of the wiring board, and the portion of the bonding wire projecting from the hole is formed inside the concave portion by the sealing member. The sealing member is formed so as to extend in the concave portion so as to be covered by the sealing member.
【００４２】（６） 本発明の半導体装置の製造方法で
は、本発明の半導体装置と実質的に同じの理由により、
前記ボンディングワイヤの露出を防止でき、優れた封止
効果が得られる。また、ＰＧＡ型およびＬＧＡ型のいず
れのパッケージ構造をも容易に実現可能となる。さら
に、外装体を設ける場合にパッケージ厚のバラツキを小
さくでき、しかも低コストで製造できる。(6) In the method of manufacturing a semiconductor device of the present invention, for substantially the same reason as the semiconductor device of the present invention,
Exposure of the bonding wire can be prevented, and an excellent sealing effect can be obtained. Further, it is possible to easily realize both the PGA type and LGA type package structures. Further, when the exterior body is provided, the variation in the package thickness can be reduced, and the manufacturing can be performed at low cost.
【００４３】（７） 本発明の半導体装置の製造方法の
好ましい例では、前記プリント配線基板が積層された第
１および第２の樹脂層を含んで構成されており、前記第
１樹脂層に前記孔部が形成されると共に、前記第２樹脂
層に前記凹部が形成されていて、しかも前記第１樹脂層
の表面が前記凹部の前記底面を形成している。この場
合、前記凹部の深さは前記第２樹脂層の厚さに依存する
ので、前記第２樹脂層の厚さを変更することで、前記凹
部の深さを設定することが可能となる。したがって、前
記凹部の深さを高い精度で設定できる利点がある。(7) In a preferred example of the method for manufacturing a semiconductor device according to the present invention, the printed wiring board includes first and second resin layers laminated on each other, and the first resin layer includes the first and second resin layers. A hole is formed, and the recess is formed in the second resin layer, and the surface of the first resin layer forms the bottom surface of the recess. In this case, since the depth of the concave portion depends on the thickness of the second resin layer, the depth of the concave portion can be set by changing the thickness of the second resin layer. Therefore, there is an advantage that the depth of the concave portion can be set with high accuracy.
【００４４】本発明の半導体装置の製造方法の他の好ま
しい例では、前記第１および第２の樹脂層の間に第１配
線層が設けられており、その第１配線層が前記ボンディ
ングパッドを形成する。この場合、前記ボンディングパ
ッドを前記凹部の前記底面に容易に配置できる利点があ
る。In another preferred embodiment of the method of manufacturing a semiconductor device according to the present invention, a first wiring layer is provided between the first and second resin layers, and the first wiring layer connects the bonding pad. Form. In this case, there is an advantage that the bonding pad can be easily arranged on the bottom surface of the recess.
【００４５】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記第１配線層と電気的に接続され
た第２配線層が前記プリント配線基板の表面に設けられ
ており、実装用の外部接続端子として機能する複数のは
んだボールが前記第２配線層の表面に設けられており、
その第２配線層の表面に実装用の外部接続端子として機
能するはんだボールを設ける第４工程をさらに備えてい
る。この場合、ＢＧＡ型のパッケージ構造を持つ半導体
装置が実現される。In still another preferred embodiment of the method of manufacturing a semiconductor device according to the present invention, a second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board, A plurality of solder balls functioning as external connection terminals are provided on the surface of the second wiring layer,
The method further includes a fourth step of providing a solder ball functioning as an external connection terminal for mounting on the surface of the second wiring layer. In this case, a semiconductor device having a BGA type package structure is realized.
【００４６】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記第１配線層と電気的に接続され
た第２配線層が前記プリント配線基板の表面に設けられ
ており、その第２配線層の形成するランドが実装用の外
部接続端子として機能する。この場合、ＢＧＡ型のパッ
ケージ構造を持つ半導体装置が実現される。In still another preferred example of the method of manufacturing a semiconductor device according to the present invention, a second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board. The lands formed by the two wiring layers function as external connection terminals for mounting. In this case, a semiconductor device having a BGA type package structure is realized.
【００４７】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記電極を露出する貫通孔を有する
接着部材を介して前記半導体素子チップを前記プリント
配線基板の前記裏面に固着し、もって前記半導体素子チ
ップが前記プリント配線基板に固定される。この場合、
前記封止部材を前記孔部に設ける際に前記封止部材が所
定の領域外に漏れるのを防止できる利点がある。In still another preferred embodiment of the method of manufacturing a semiconductor device according to the present invention, the semiconductor element chip is fixed to the back surface of the printed wiring board via an adhesive member having a through hole exposing the electrode. The semiconductor element chip is fixed to the printed wiring board. in this case,
When the sealing member is provided in the hole, there is an advantage that the sealing member can be prevented from leaking out of a predetermined region.
【００４８】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記封止部材が液状樹脂の硬化体で
形成されており、前記液状樹脂が硬化時に収縮しても複
数の前記ボンディングワイヤのそれぞれが前記封止部材
から露出しない深さを前記凹部が有している。この場合
にも、上記（６）で述べたと同じ効果が確実に得られ
る。In still another preferred embodiment of the method for manufacturing a semiconductor device according to the present invention, the sealing member is formed of a cured body of a liquid resin, and a plurality of the bonding wires are formed even if the liquid resin shrinks during curing. Has a depth that is not exposed from the sealing member. Also in this case, the same effect as described in the above (6) can be surely obtained.
【００４９】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記第３工程の後に行われる、モー
ルド樹脂で形成された外装体を前記プリント配線基板の
前記裏面に設ける第５工程をさらに備えており、前記半
導体素子チップの裏面側がその外装体で封止される。In still another preferred example of the method of manufacturing a semiconductor device according to the present invention, a fifth step of providing an exterior body formed of a mold resin on the back surface of the printed wiring board, which is performed after the third step, is provided. The semiconductor device chip is further provided, and the back surface side of the semiconductor element chip is sealed with the exterior body.
【００５０】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記第２工程と前記第３工程との間
に行われる、モールド樹脂で形成された外装体を前記プ
リント配線基板の前記裏面に設ける工程をさらに備えて
おり、前記半導体素子チップの裏面側がその外装体で封
止されていて、しかも前記封止部材がモールド樹脂で形
成されている。この場合、前記封止部材と前記外装体と
がいずれもモールド樹脂で形成されるので、製造コスト
をさらに低減できる利点がある。In still another preferred example of the method of manufacturing a semiconductor device according to the present invention, the package formed of a mold resin, which is performed between the second step and the third step, is provided on the printed circuit board. The method further comprises the step of providing on the back surface, wherein the back surface side of the semiconductor element chip is sealed with an outer package, and the sealing member is formed of a mold resin. In this case, since both the sealing member and the exterior body are formed of mold resin, there is an advantage that the manufacturing cost can be further reduced.
【００５１】[0051]
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面を参照しながら具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the accompanying drawings.
【００５２】（第１実施形態）図１は、ＢＧＡ型のパッ
ケージ構造を持つ本発明の第１実施形態の半導体装置を
示す。図１（ａ）は平面図であり、図１（ｂ）は図１
（ａ）のＡ−Ａ線に沿った断面図である。なお、図１
（ａ）では、当該従来の半導体装置の内部構造がより明
瞭となるように、一部分を切り欠いた状態を示してい
る。(First Embodiment) FIG. 1 shows a semiconductor device according to a first embodiment of the present invention having a BGA type package structure. FIG. 1A is a plan view, and FIG.
It is sectional drawing along the AA of (a). FIG.
FIG. 1A shows a state in which a part of the conventional semiconductor device has been cut away so that the internal structure thereof becomes clearer.
【００５３】図１の半導体装置１は、樹脂製のプリント
配線基板２０の裏面２０ｂに接着テープ４０を介して固
着された半導体素子チップ１０を有している。半導体素
子チップ１０の表面１０ａの中央領域には、複数の電極
１１が半導体素子チップ１０の長手方向に向う一直線上
に配列されている。半導体素子チップ１０は、電極１１
の形成された表面１０ａをプリント配線基板２０側に向
けた状態（いわゆる、フェースダウンの状態）で固定さ
れている。The semiconductor device 1 shown in FIG. 1 has a semiconductor element chip 10 fixed to a back surface 20b of a printed wiring board 20 made of resin via an adhesive tape 40. In the central region of the surface 10a of the semiconductor element chip 10, a plurality of electrodes 11 are arranged on a straight line extending in the longitudinal direction of the semiconductor element chip 10. The semiconductor element chip 10 includes an electrode 11
Is fixed in a state where the surface 10a on which is formed is directed to the printed wiring board 20 side (a so-called face-down state).
【００５４】接着テープ４０は、半導体素子チップ１０
の表面１０ａと同一の平面形状を有している。接着テー
プ４０には矩形の断面形状を持つ貫通孔４０ａが形成さ
れており、半導体素子チップ１０の電極１１の全てが貫
通孔４０ａから露出している。The adhesive tape 40 is used for the semiconductor element chip 10.
Has the same planar shape as the surface 10a. A through hole 40a having a rectangular cross-sectional shape is formed in the adhesive tape 40, and all the electrodes 11 of the semiconductor element chip 10 are exposed from the through hole 40a.
【００５５】プリント配線基板２０は、絶縁層として機
能する２つの樹脂層２１、２３と、接着層２２と、２つ
の配線層２５、２６と、ソルダレジスト層２４とで構成
される積層体である。The printed wiring board 20 is a laminate composed of two resin layers 21 and 23 functioning as insulating layers, an adhesive layer 22, two wiring layers 25 and 26, and a solder resist layer 24. .
【００５６】樹脂層２１には略矩形の断面形状を持つ孔
部２８が形成されており、孔部２８の一方の開口はプリ
ント配線基板２０の裏面２０ｂに形成されている。半導
体素子チップ１０の電極１１は、いずれも孔部２８から
露出している。樹脂層２１は、例えば、ガラス布にエポ
キシ樹脂を含浸させたガラスエポキシ層からなる。A hole 28 having a substantially rectangular cross section is formed in the resin layer 21, and one opening of the hole 28 is formed on the back surface 20 b of the printed wiring board 20. The electrodes 11 of the semiconductor element chip 10 are all exposed from the holes 28. The resin layer 21 is, for example, a glass epoxy layer obtained by impregnating a glass cloth with an epoxy resin.
【００５７】樹脂層２１の表面には、配線層２５が設け
られている。配線層２５は、図２に示すように、複数の
ボンディングパッド３１と複数のライン３２とを形成し
ている。ボンディングパッド３１は、孔部２８が樹脂層
２１の表面に形成する開口の近傍に配置されている。ボ
ンディングパッド３１は、対応するライン３２に電気的
に接続されている。The wiring layer 25 is provided on the surface of the resin layer 21. The wiring layer 25 forms a plurality of bonding pads 31 and a plurality of lines 32, as shown in FIG. The bonding pad 31 is disposed near an opening formed by the hole 28 on the surface of the resin layer 21. The bonding pad 31 is electrically connected to the corresponding line 32.
【００５８】樹脂層２１の上には、プリグレと呼ばれる
接着層２２が形成されている。接着層２２は、全てのボ
ンディングパッド３１を露出させながら配線層２５を覆
っている。On the resin layer 21, an adhesive layer 22 called a pregure is formed. The adhesive layer 22 covers the wiring layer 25 while exposing all the bonding pads 31.
【００５９】接着層２２の上には樹脂層２３が形成され
ており、樹脂層２３は接着層２２を介して樹脂層２１に
接着されている。樹脂層２３は、樹脂層２１と同様に、
例えば、ガラス布にエポキシ樹脂を含浸させたガラスエ
ポキシ層からなる。樹脂層２３には、樹脂層２１の表面
を底面とし、樹脂層２３の表面にストライプ状の開口を
持つ凹部２９が形成されている。孔部２８は凹部２９の
底面に他方の開口を形成している。A resin layer 23 is formed on the adhesive layer 22, and the resin layer 23 is bonded to the resin layer 21 via the adhesive layer 22. The resin layer 23 is, like the resin layer 21,
For example, it is made of a glass epoxy layer obtained by impregnating a glass cloth with an epoxy resin. In the resin layer 23, a concave portion 29 having a stripe-shaped opening is formed on the surface of the resin layer 23 with the surface of the resin layer 21 as a bottom surface. The hole 28 forms another opening in the bottom surface of the recess 29.
【００６０】樹脂層２３の表面には、配線層２６が設け
られている。配線層２６は、孔部２８を挟んでマトリッ
クス状に配置された複数のランド３５と、対応するラン
ド３５に電気的に接続された複数のライン３６とを形成
している。ライン３６は、接着層２２と樹脂層２３とを
貫通するスルーホール２７を介して、対応するライン３
２に電気的に接続されている。ランド３５は、対応する
ボンディングパッド３１に電気的に接続されている。The wiring layer 26 is provided on the surface of the resin layer 23. The wiring layer 26 forms a plurality of lands 35 arranged in a matrix with the hole 28 interposed therebetween and a plurality of lines 36 electrically connected to the corresponding lands 35. The line 36 is connected to the corresponding line 3 via a through hole 27 penetrating the adhesive layer 22 and the resin layer 23.
2 are electrically connected. The land 35 is electrically connected to the corresponding bonding pad 31.
【００６１】樹脂層２３の表面には、配線層２４を覆う
ソルダレジスト層２４が形成されている。全てのランド
３５がソルダレジスト層２４からそれぞれ露出してい
る。On the surface of the resin layer 23, a solder resist layer 24 covering the wiring layer 24 is formed. All the lands 35 are exposed from the solder resist layer 24, respectively.
【００６２】プリント配線基板２０には、樹脂層２３と
ソルダレジスト層２４とを貫通し、樹脂層２１の表面を
底面とする凹部２９が形成されている。凹部２９は、ソ
ルダレジスト層２４の表面（すなわち、プリント配線基
板２０の表面２０ａ）にストライプ状の開口を形成して
いる。孔部２８は、凹部２９の底面に他方の開口を形成
している。すなわち、孔部２８は、凹部２９の底面から
プリント配線基板２０の裏面２０ｂに達している。The printed wiring board 20 has a recess 29 penetrating through the resin layer 23 and the solder resist layer 24 and having the surface of the resin layer 21 as a bottom surface. The concave portion 29 forms a stripe-shaped opening in the surface of the solder resist layer 24 (that is, the surface 20a of the printed wiring board 20). The hole 28 forms the other opening on the bottom surface of the recess 29. That is, the hole 28 extends from the bottom surface of the concave portion 29 to the back surface 20 b of the printed wiring board 20.
【００６３】孔部２８の内部には、複数のボンディング
ワイヤ４１が配置されている。ボンディングワイヤ４１
の一端部分は対応する電極１１に電気的に接続され、ボ
ンディングワイヤ４１の他端部分は対応するボンディン
グパッド３１に電気的に接続されている。ボンディング
ワイヤ４１の一部分は、孔部２８から突出して凹部２９
の内部に収納されている。A plurality of bonding wires 41 are arranged inside the hole 28. Bonding wire 41
Is electrically connected to the corresponding electrode 11, and the other end of the bonding wire 41 is electrically connected to the corresponding bonding pad 31. A part of the bonding wire 41 projects from the hole 28 and
Is housed inside.
【００６４】孔部２８の内部は、熱硬化性液状樹脂の硬
化体からなる封止部材４３で充填されている。封止部材
４３は凹部２９に延在しており、凹部２９の内部もまた
封止部材４３で充填される。ボンディングワイヤ４１の
全体は、封止部材４３によって覆われている。The inside of the hole 28 is filled with a sealing member 43 made of a cured thermosetting liquid resin. The sealing member 43 extends into the recess 29, and the inside of the recess 29 is also filled with the sealing member 43. The entirety of the bonding wire 41 is covered with a sealing member 43.
【００６５】凹部２９の深さＨはボンディングワイヤ４
１の孔部２８から突出する部分を収納可能な値に設定さ
れ、しかも封止部材４３の材料である液状樹脂に体積収
縮が生じてもボンディングワイヤ４１が封止部材４３か
ら露出しない値に設定される。The depth H of the recess 29 is equal to the bonding wire 4.
The value is set to a value that allows the portion protruding from the first hole portion 28 to be stored, and the value is set so that the bonding wire 41 is not exposed from the sealing member 43 even if the liquid resin that is the material of the sealing member 43 contracts in volume. Is done.
【００６６】ランド３５の表面には、外部接続端子とし
て機能するはんだボール４５がそれぞれ接合されてい
る。こうして、半導体素子チップ１０の電極１１が、ボ
ンディングワイヤ４１、配線層２５および配線層２６を
介してはんだボール４５に電気的に接続される。The solder balls 45 functioning as external connection terminals are respectively joined to the surfaces of the lands 35. Thus, the electrodes 11 of the semiconductor element chip 10 are electrically connected to the solder balls 45 via the bonding wires 41, the wiring layers 25, and the wiring layers 26.
【００６７】プリント配線基板２０の裏面２０ｂには、
モールド樹脂からなる外装体４７が形成されている。半
導体素子チップ１０のプリント配線基板２０の裏面２０
ｂ側に露出する面は、いずれもこの外装体４７により覆
われている。この外装体４７は、半導体素子チップ１０
の裏面側を封止する機能を有している。On the back surface 20 b of the printed wiring board 20,
An exterior body 47 made of a mold resin is formed. Back surface 20 of printed circuit board 20 of semiconductor element chip 10
The surfaces exposed on the side b are all covered with the exterior body 47. The outer package 47 is provided with the semiconductor element chip 10.
Has the function of sealing the back side of the.
【００６８】図３は、本発明の第１実施形態の半導体装
置の変形例を示す。FIG. 3 shows a modification of the semiconductor device according to the first embodiment of the present invention.
【００６９】図３の半導体装置１Ａは、はんだボールを
有していない点において、上述した図１の半導体装置１
と異なる。それ以外の構成は図１の半導体装置１のそれ
と同じである。よって、図３において同一の構成要素に
図１と同じ符号を付して、その構成についての説明は省
略する。The semiconductor device 1A shown in FIG. 3 is different from the semiconductor device 1 shown in FIG.
And different. Other configurations are the same as those of the semiconductor device 1 of FIG. Therefore, in FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description of the configuration will be omitted.
【００７０】半導体装置１Ａは、ＬＧＡ型のパッケージ
構造を持つ。そして、配線層２６の形成する複数のラン
ド３５が実装時の外部接続端子として機能する。The semiconductor device 1A has an LGA type package structure. Then, the plurality of lands 35 formed by the wiring layer 26 function as external connection terminals during mounting.
【００７１】以上に説明したように、本発明の第１実施
形態では、プリント配線基板２０の表面２０ａに凹部２
９が形成され、孔部２８が凹部２９の底面からプリント
配線基板２０の裏面２０ｂに達するように形成される。
そして、ボンディングパッド３１は凹部２９の底面に配
置される。すなわち、ボンディングパッド３１がプリン
ト配線基板２０の表面２０ａから裏面２０ｂ側に後退し
て配置される。そして、ボンディングワイヤ４１の孔部
２８から突出する部分は凹部２９の内部に収納され、さ
らに封止部材４３が凹部２９に延在して形成される。こ
のため、ボンディングワイヤ４１の全体が確実に封止部
材４３で覆われる。したがって、ボンディングワイヤ４
１の露出を防止でき、優れた封止効果が得られる。As described above, in the first embodiment of the present invention, the concave portion 2 is formed on the surface 20a of the printed wiring board 20.
9 is formed, and the hole 28 is formed so as to reach the back surface 20 b of the printed wiring board 20 from the bottom surface of the concave portion 29.
Then, the bonding pad 31 is arranged on the bottom surface of the recess 29. In other words, the bonding pads 31 are arranged to retreat from the front surface 20a of the printed wiring board 20 to the back surface 20b. The portion of the bonding wire 41 protruding from the hole 28 is accommodated in the recess 29, and the sealing member 43 is formed to extend into the recess 29. Therefore, the entire bonding wire 41 is reliably covered with the sealing member 43. Therefore, the bonding wire 4
1 can be prevented, and an excellent sealing effect can be obtained.
【００７２】また、プリント配線基板２０の表面２０ａ
から突出させなくとも、ボンディングワイヤ４１の全体
を封止部材４１で覆うことができる。したがって、封止
部材４３がプリント配線基板２０の表面２０ａから突出
することがなくなり、図１に示すようなＰＧＡ型のパッ
ケージ構造だけでなく、図３に示すようなＬＧＡ型のパ
ッケージ構造をも容易に実現可能となる。The surface 20a of the printed wiring board 20
The entire bonding wire 41 can be covered with the sealing member 41 without projecting the bonding wire 41 from the sealing wire 41. Therefore, the sealing member 43 does not protrude from the surface 20a of the printed wiring board 20, and not only the PGA type package structure as shown in FIG. 1 but also the LGA type package structure as shown in FIG. It becomes feasible.
【００７３】さらに、外装体４７がモールド樹脂で形成
されるので、パッケージ厚のバラツキを小さくでき、し
かも低コストで製造できる。Further, since the exterior body 47 is formed of a mold resin, variations in the package thickness can be reduced, and the manufacturing can be performed at low cost.
【００７４】次に、図１の半導体装置１の製造方法につ
いて説明する。Next, a method of manufacturing the semiconductor device 1 of FIG. 1 will be described.
【００７５】図４および図５は、半導体装置１の製造方
法を示す。FIG. 4 and FIG. 5 show a method of manufacturing the semiconductor device 1.
【００７６】まず最初に、裏面２０ｂに予め接着テープ
４０が貼り付けられたプリント配線基板２０を準備す
る。ここでは、複数の半導体装置１を同時に製造（いわ
ゆる、多数個取り）するため、図６に示すようなプリン
ト配線基板２０を使用する。First, the printed wiring board 20 having the adhesive tape 40 adhered to the back surface 20b in advance is prepared. Here, a printed wiring board 20 as shown in FIG. 6 is used in order to manufacture a plurality of semiconductor devices 1 at the same time (so-called, a large number of semiconductor devices).
【００７７】図６のプリント配線基板２０には、半導体
装置１に対応する複数のパッケージ領域５１が確定され
ている。そして、全てのパッケージ領域５１において、
プリント配線基板２０に孔部２８と凹部２９とが形成さ
れている。そして、図６のプリント配線基板２０は、各
パッケージ領域５１において、図１のプリント配線基板
２０と同じ構成を持つ。したがって、ここでは説明の重
複を避けるため、図４および図５において図１のプリン
ト配線基板２０と同一または対応する構成要素に図１と
同じ符号を付して、プリント配線基板２０についての説
明を省略する。A plurality of package regions 51 corresponding to the semiconductor device 1 are defined on the printed wiring board 20 of FIG. Then, in all the package areas 51,
A hole 28 and a recess 29 are formed in the printed wiring board 20. The printed wiring board 20 of FIG. 6 has the same configuration as the printed wiring board 20 of FIG. Therefore, in order to avoid repetition of the description, in FIG. 4 and FIG. 5, the same or corresponding components as those of the printed wiring board 20 of FIG. Omitted.
【００７８】次に、図４（ａ）に示すように、それぞれ
のパッケージ領域５１において、プリント配線基板２０
の裏面２０ｂに貼り付けられた接着テープ４０の表面
に、電極１１を孔部２８から露出させながら半導体素子
チップ１０を熱圧着する。Next, as shown in FIG. 4A, in each package region 51, the printed wiring board 20
The semiconductor element chip 10 is thermocompression-bonded to the surface of the adhesive tape 40 stuck to the back surface 20b of the semiconductor chip 10 while exposing the electrodes 11 from the holes 28.
【００７９】続いて、図４（ｂ）に示すように、ボンデ
ィングワイヤ４１を孔部２８の内部に配置した後、ボン
ディングワイヤ４１の一端部分を電極１１に接合して電
気的に接続し、さらにボンディングワイヤ４１の他端部
分をボンディングパッド３１に接合して電気的に接続す
る。Subsequently, as shown in FIG. 4B, after the bonding wire 41 is disposed inside the hole 28, one end of the bonding wire 41 is joined to the electrode 11 to be electrically connected. The other end of the bonding wire 41 is joined to the bonding pad 31 for electrical connection.
【００８０】次に、ディスペンサノズルなどを用いて、
凹部２９の開口に公知の液状樹脂をその液面がプリント
配線基板２０の表面２０ａと同じ高さに達するまで滴下
する。その後、所定の温度で加熱して液状樹脂を硬化さ
せる。こうして、図４（ｃ）に示すように、孔部２８お
よび凹部２９の内部が封止部材４３で充填され、ボンデ
ィングワイヤ４１の全体が封止部材４３で覆われる。な
お、液状樹脂の硬化時に体積収縮が起こり、図４（ｃ）
に示すような封止部材４３の表面が窪んだ状態となる。
しかし、そのような体積収縮を見込んで凹部２９の深さ
を設定してあるので、ボンディングワイヤ４１が露出す
ることはない。Next, using a dispenser nozzle or the like,
A known liquid resin is dropped into the opening of the concave portion 29 until the liquid level reaches the same height as the surface 20 a of the printed wiring board 20. Thereafter, the liquid resin is cured by heating at a predetermined temperature. In this way, as shown in FIG. 4C, the inside of the hole 28 and the concave portion 29 is filled with the sealing member 43, and the entire bonding wire 41 is covered with the sealing member 43. When the liquid resin is cured, volume contraction occurs, and FIG.
The surface of the sealing member 43 as shown in FIG.
However, since the depth of the concave portion 29 is set in consideration of such volume contraction, the bonding wire 41 is not exposed.
【００８１】その後、図５（ａ）に示すように、トラン
スファモールド法を用いて、プリント配線基板２０の裏
面２０ｂにモールド樹脂からなる外装体４７を形成し、
半導体素子チップ１０のプリント配線基板２０の裏面２
０ｂ側に露出した面を外装体４７で覆う。Thereafter, as shown in FIG. 5A, an outer package 47 made of a molding resin is formed on the back surface 20b of the printed wiring board 20 by using a transfer molding method.
Back surface 2 of printed circuit board 20 of semiconductor element chip 10
The surface exposed on the 0b side is covered with the exterior body 47.
【００８２】さらに、図５（ｂ）に示すように、ソルダ
レジスト層２４から露出したランド３５にはんだボール
４５を接合する。Further, as shown in FIG. 5B, a solder ball 45 is bonded to the land 35 exposed from the solder resist layer 24.
【００８３】最後に、図５（ｃ）に示すように、パッケ
ージ領域５１の境界でプリント配線基板２０および外装
体４７を切断して、図１の半導体装置１が完成する。Finally, as shown in FIG. 5C, the printed wiring board 20 and the package 47 are cut at the boundary of the package region 51, and the semiconductor device 1 of FIG. 1 is completed.
【００８４】上記の製造方法によれば、本発明の第１実
施形態の半導体装置１が得られる。また、上記の製造方
法において、はんだボールを形成する工程を省略するこ
とにより、本発明の第１実施形態の変形例である半導体
装置１Ａが得られる。According to the above manufacturing method, the semiconductor device 1 according to the first embodiment of the present invention is obtained. Further, in the above-described manufacturing method, by omitting the step of forming solder balls, a semiconductor device 1A which is a modification of the first embodiment of the present invention can be obtained.
【００８５】（第２実施形態）図７は、ＢＧＡ型のパッ
ケージ構造を持つ本発明の第２実施形態の半導体装置を
示す。(Second Embodiment) FIG. 7 shows a semiconductor device according to a second embodiment of the present invention having a BGA type package structure.
【００８６】図７に示すように、第２実施形態の半導体
装置１Ｂは、外装体を有していない点において、上述し
た第１実施形態の半導体装置１と異なる。それ以外の構
成は第１実施形態の半導体装置１のそれと同じである。
よって、図７において同一または対応する構成要素に図
１と同じ符号を付して、同一構成の部分についての説明
は省略する。As shown in FIG. 7, the semiconductor device 1B according to the second embodiment differs from the semiconductor device 1 according to the first embodiment in that the semiconductor device 1B does not have an outer package. Other configurations are the same as those of the semiconductor device 1 of the first embodiment.
Therefore, in FIG. 7, the same or corresponding components are denoted by the same reference numerals as in FIG. 1, and the description of the same components will be omitted.
【００８７】なお、第１実施形態の場合と同様に、図７
の半導体装置１Ｂにおいて、はんだボール３５を取り除
くことで、ＬＧＡ型のパッケージ構造が実現される。As in the case of the first embodiment, FIG.
By removing the solder balls 35 in the semiconductor device 1B, an LGA type package structure is realized.
【００８８】第２実施形態の半導体装置１Ｂにおいて
も、第１実施形態と同じ作用効果が得られることは明ら
かである。さらに、第２実施形態の半導体装置１Ｂで
は、パッケージ厚の薄型化が可能となり、熱抵抗値の低
下によって放熱性も向上する。It is apparent that the same operation and effect as those of the first embodiment can be obtained also in the semiconductor device 1B of the second embodiment. Further, in the semiconductor device 1B of the second embodiment, the thickness of the package can be reduced, and the heat dissipation can be improved by lowering the thermal resistance.
【００８９】また、第２実施形態の半導体装置１Ｂは、
外装体を形成する工程が省略される点を除き、第１実施
形態の半導体装置１の製造方法とほぼ同様の製造方法で
製造される。The semiconductor device 1B of the second embodiment is
The semiconductor device 1 is manufactured by substantially the same manufacturing method as the manufacturing method of the semiconductor device 1 of the first embodiment except that the step of forming the exterior body is omitted.
【００９０】（第３実施形態）図８は、ＢＧＡ型のパッ
ケージ構造を持つ本発明の第３実施形態の半導体装置を
示す。(Third Embodiment) FIG. 8 shows a semiconductor device according to a third embodiment of the present invention having a BGA type package structure.
【００９１】図８に示すように、第３実施形態の半導体
装置１Ｃは、封止部材４３Ａがモールド樹脂で形成され
ている点において、上述した第１実施形態の半導体装置
１と異なる。それ以外の構成は第１実施形態の半導体装
置１とそれと同じである。よって、図７において同一ま
たは対応する構成要素に図１と同じ符号を付して、同一
構成の部分についての説明は省略する。As shown in FIG. 8, the semiconductor device 1C according to the third embodiment differs from the semiconductor device 1 according to the first embodiment in that the sealing member 43A is formed of a mold resin. Other configurations are the same as those of the semiconductor device 1 of the first embodiment. Therefore, in FIG. 7, the same or corresponding components are denoted by the same reference numerals as in FIG. 1, and the description of the same components will be omitted.
【００９２】第３実施形態の半導体装置１Ｃでは、封止
部材４３Ａが外装体４７と同じのモールド樹脂で形成さ
れる。このため、図８に示すように、封止部材４３Ａの
表面は平坦となる。In the semiconductor device 1C according to the third embodiment, the sealing member 43A is formed of the same molding resin as the outer casing 47. Therefore, as shown in FIG. 8, the surface of the sealing member 43A becomes flat.
【００９３】なお、第１実施形態の場合と同様に、図８
の半導体装置１Ｃにおいて、はんだボール３５を取り除
くことで、ＬＧＡ型のパッケージ構造が実現される。As in the case of the first embodiment, FIG.
By removing the solder balls 35 in the semiconductor device 1C, an LGA type package structure is realized.
【００９４】第３実施形態の半導体装置１Ｃにおいて
も、第１実施形態と同じ作用効果が得られることは明ら
かである。さらに、封止部材と外装体とがいずれもモー
ルド樹脂で形成されているので、製造コストをさらに低
減できる利点がある。It is apparent that the same operation and effect as those of the first embodiment can be obtained also in the semiconductor device 1C of the third embodiment. Furthermore, since both the sealing member and the exterior body are formed of the mold resin, there is an advantage that the manufacturing cost can be further reduced.
【００９５】次に、第３実施形態の半導体装置１Ｃの製
造方法について説明する。Next, a method of manufacturing the semiconductor device 1C according to the third embodiment will be described.
【００９６】図９は、第３実施形態の半導体装置の製造
方法を示す。この方法は、第１実施形態の半導体装置の
製造方法において、封止部材と外装体を形成する工程の
みが異なる。よって、図９において第１実施形態の方法
の場合と同じ要素には同じ符号を付すことにより、同一
の構成・処理についての説明を省略する。FIG. 9 shows a method of manufacturing the semiconductor device according to the third embodiment. This method differs from the method of manufacturing the semiconductor device of the first embodiment only in the step of forming the sealing member and the package. Therefore, in FIG. 9, the same components as those in the method of the first embodiment are denoted by the same reference numerals, and the description of the same configuration and processing will be omitted.
【００９７】まず、第１実施形態と同様にして、図４
（ｂ）に示す構成を得る。First, as in the first embodiment, FIG.
The configuration shown in FIG.
【００９８】次に、図９（ａ）に示すように、プリント
配線基板２０の表面２０ａを下側封入金型６２のクラン
プ面６２ａに当接させた状態で、下側封入金型６２上に
プリント配線基板２０を載置する。さらに、プリント配
線基板２０の裏面２０ｂを上側封入金型６１のクランプ
面６１ａに当接させた状態で、上側封入金型６１を配置
してプリント配線基板２０を固定する。続いて、上側封
止金型６１とプリント配線基板２０との間に形成された
空間に加熱・軟化された樹脂を注入した後、樹脂の注入
された状態で所定時間冷却して樹脂を硬化させる。さら
に、上側封止金型６１を取り除いた後、下側封止金型６
２からプリント配線基板２０を取り出す。こうして、半
導体素子チップ１０のプリント配線基板２０の裏面２０
ｂ側に露出した面をモールド樹脂からなる外装体４７で
覆う。Next, as shown in FIG. 9A, the surface 20a of the printed wiring board 20 is brought into contact with the clamp surface 62a of the lower enclosing die 62, and is placed on the lower enclosing die 62. The printed wiring board 20 is placed. Further, with the back surface 20b of the printed wiring board 20 being in contact with the clamp surface 61a of the upper sealing die 61, the upper sealing die 61 is arranged and the printed wiring board 20 is fixed. Subsequently, after the heated and softened resin is injected into a space formed between the upper sealing mold 61 and the printed wiring board 20, the resin is cured by cooling for a predetermined time while the resin is injected. . Further, after removing the upper sealing mold 61, the lower sealing mold 6 is removed.
The printed wiring board 20 is taken out of the device 2. Thus, the back surface 20 of the printed wiring board 20 of the semiconductor element chip 10
The surface exposed on the side b is covered with an exterior body 47 made of a mold resin.
【００９９】次に、図９（ｂ）に示すように、プリント
配線基板２０の裏面２０ｂを他の下側封止金型６４のク
ランプ面６４ａに当接させた状態で、下側封止金型６４
上にプリント配線基板２０を載置する。さらに、プリン
ト配線基板２０の表面２０ａに上側封止金型６４のクラ
ンプ面６４ａを当接させた状態で、上側封止金型６４を
配置してプリント配線基板２０を固定する。この時、プ
リント配線基板２０の凹部２９の開口が上側封止金型６
４のクランプ面６４ａで覆われた状態となる。続いて、
凹部２９の内部に加熱・軟化された樹脂を注入した後、
樹脂の注入された状態で所定時間冷却して樹脂を硬化さ
せる。さらに、上側封止金型６３を取り除いた後、下側
封止金型６４からプリント配線基板２０を取り出す。こ
うして、孔部２８および凹部２９をモールド樹脂からな
る封止部材４３Ａで充填する。Next, as shown in FIG. 9B, with the back surface 20b of the printed wiring board 20 in contact with the clamp surface 64a of the other lower sealing die 64, the lower sealing metal Type 64
The printed wiring board 20 is mounted thereon. Further, the upper sealing mold 64 is disposed and the printed wiring board 20 is fixed in a state where the clamp surface 64a of the upper sealing mold 64 is in contact with the surface 20a of the printed wiring board 20. At this time, the opening of the concave portion 29 of the printed wiring board 20 is
4 is covered with the clamp surface 64a. continue,
After injecting the heated and softened resin into the recess 29,
After the resin is injected, the resin is cooled for a predetermined time to cure the resin. Further, after removing the upper sealing mold 63, the printed wiring board 20 is taken out from the lower sealing mold 64. Thus, the hole 28 and the recess 29 are filled with the sealing member 43A made of the mold resin.
【０１００】その後、第１実施例の半導体装置の製造方
法と同様に、はんだボール３５の接合（図５（ｂ））と
プリント配線基板２０および外装体４７の切断（図５
（ｃ）を行う。こうして、図８の半導体装置１Ｃが完成
する。Thereafter, similarly to the method of manufacturing the semiconductor device of the first embodiment, the bonding of the solder balls 35 (FIG. 5B) and the cutting of the printed wiring board 20 and the package 47 (FIG. 5B).
Perform (c). Thus, the semiconductor device 1C shown in FIG. 8 is completed.
【０１０１】なお、第１実施形態の場合と同様に、上記
の製造方法において、はんだボール３５を形成する工程
を省略することにより、ＬＧＡ型のパッケージ構造が得
られる。As in the case of the first embodiment, an LGA type package structure can be obtained by omitting the step of forming the solder balls 35 in the above manufacturing method.
【０１０２】上述したように、第４実施形態の半導体装
置の製造方法では、外装体４７を形成した後で封止部材
４３Ａを形成している。これは、外装体４７と封止部材
４３Ａとをモールド樹脂で形成する場合、その順で形成
しないと次のような問題が生じるからである。As described above, in the method of manufacturing a semiconductor device according to the fourth embodiment, the sealing member 43A is formed after the outer package 47 is formed. This is because, when the exterior body 47 and the sealing member 43A are formed of a mold resin, the following problems occur unless they are formed in that order.
【０１０３】例えば、外装体４７と封止部材４３Ａを同
時に形成すると、プリント配線基板２０にたわみが発生
し、このたわみによりプリント配線基板２０を凹部２９
の周辺で確実にクランプすることができなくなる。その
結果、薄バリの発生や樹脂漏れなどの不具合が生じてし
まう。For example, when the outer package 47 and the sealing member 43A are formed simultaneously, the printed wiring board 20 is bent, and the printed wiring board 20 is bent by the bending.
Can no longer be reliably clamped around. As a result, problems such as generation of thin burrs and resin leakage occur.
【０１０４】また、封止部材４３Ａを形成した後で外装
体４７を形成すると、プリント配線基板２０を凹部２９
の周辺で確実にクランプするためには半導体素子チップ
１０の裏面をクランプする必要がある。半導体素子チッ
プ１０の裏面をクランプした場合、半導体素子チップ１
０のクラックの発生や半導体素子チップ１０の裏面への
異物の付着などの不具合が発生する。When the outer package 47 is formed after forming the sealing member 43A, the printed wiring board 20 is
It is necessary to clamp the back surface of the semiconductor element chip 10 in order to securely clamp the periphery of the semiconductor device chip 10. When the back surface of the semiconductor element chip 10 is clamped, the semiconductor element chip 1
Problems such as generation of cracks of 0 and attachment of foreign matter to the back surface of the semiconductor element chip 10 occur.
【０１０５】第４実施形態の半導体装置の製造方法で
は、これらの問題が生じることがない。In the method of manufacturing the semiconductor device according to the fourth embodiment, these problems do not occur.
【０１０６】なお、本発明の各実施形態における半導体
装置の製造方法では、複数のパッケージ領域を持つプリ
ント配線基板を用いているが、本発明はこれに限定され
るものではない。In the method of manufacturing a semiconductor device according to each embodiment of the present invention, a printed wiring board having a plurality of package areas is used, but the present invention is not limited to this.
【０１０７】[0107]
【発明の効果】以上説明した通り、本発明の半導体装置
およびその製造方法によれば、ボンディングワイヤの露
出を確実に防止して優れた封止効果が得られる。また、
ＰＧＡ型およびＬＧＡ型のいずれのパッケージ構造をも
容易に実現できる。さらに、外装体を設けた場合にパッ
ケージ厚のバラツキを小さくでき、しかも低コストで製
造できる。As described above, according to the semiconductor device and the method of manufacturing the same of the present invention, an excellent sealing effect can be obtained by reliably preventing the bonding wire from being exposed. Also,
Both the PGA type and LGA type package structures can be easily realized. Further, when the outer package is provided, the variation in the package thickness can be reduced, and the manufacturing can be performed at low cost.
【図１】本発明の第１実施形態の半導体装置を示す、一
部を切り欠いた平面図とそのＡ−Ａ線に沿った断面図で
ある。FIG. 1 is a partially cutaway plan view showing a semiconductor device according to a first embodiment of the present invention, and a cross-sectional view taken along line AA thereof.
【図２】図１の半導体装置を構成する第１配線層のパタ
ーンを示す平面図である。FIG. 2 is a plan view showing a pattern of a first wiring layer included in the semiconductor device of FIG. 1;
【図３】本発明の第１実施形態の半導体装置の変形例を
示す断面図である。FIG. 3 is a sectional view showing a modification of the semiconductor device according to the first embodiment of the present invention.
【図４】図１の半導体装置の製造方法の各工程を示す部
分断面図である。4 is a partial cross-sectional view showing each step of the method for manufacturing the semiconductor device of FIG. 1;
【図５】図１の半導体装置の製造方法の各工程を示す部
分断面図で、図３の続きである。5 is a partial cross-sectional view showing each step of the method for manufacturing the semiconductor device of FIG. 1, and is a continuation of FIG. 3;
【図６】図１の半導体装置の製造方法で使用されるプリ
ント配線基板を示す平面図である。FIG. 6 is a plan view showing a printed wiring board used in the method for manufacturing the semiconductor device of FIG. 1;
【図７】本発明の第２実施形態の半導体装置を示す断面
図である。FIG. 7 is a cross-sectional view illustrating a semiconductor device according to a second embodiment of the present invention.
【図８】本発明の第３実施形態の半導体装置を示す断面
図である。FIG. 8 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.
【図９】図８の半導体装置の製造方法の各工程を示す部
分断面図である。9 is a partial cross-sectional view showing each step of the method for manufacturing the semiconductor device of FIG.
【図１０】従来の半導体装置を示す、一部を切り欠いた
平面図とそのＢ−Ｂ線に沿った断面図である。FIG. 10 is a plan view showing a conventional semiconductor device, with a part cut away, and a cross-sectional view taken along the line BB.
【図１１】従来の半導体装置の問題点を説明するための
断面図である。FIG. 11 is a cross-sectional view for describing a problem of a conventional semiconductor device.
１０ 半導体素子チップ １０ａ 半導体素子チップの表面 １１ 半導体素子チップの電極 ２０ プリント配線基板 ２０ａ プリント配線基板の表面 ２０ｂ プリント配線基板の裏面 ２１、２３ 樹脂層 ２２ 接着層 ２４ ソルダレジスト層 ２５、２６ 配線層 ２７ スルーホール ２８ プリント配線基板の孔部 ２９ プリント配線基板の凹部 ３１ ボンディングパッド ３２、３６ ライン ３５ ランド ４０ 接着テープ ４０ａ 接着テープの貫通孔 ４１ ボンディングワイヤ ４３、４３Ａ 封止部材 ４５ はんだボール ４７ 外装体 ２０ プリント配線基板 ２０ａ プリント配線基板の表面 ２０ｂ プリント配線基板の裏面 ６１ 上側封入金型 ６１ａ 上側封入金型のクランプ面 ６２ 下側封入金型 ６２ａ 下側封入金型のクランプ面 ６３ 上側封入金型 ６３ａ 上側封入金型のクランプ面 ６４ 下側封入金型 ６４ａ 下側封入金型のクランプ面 DESCRIPTION OF SYMBOLS 10 Semiconductor element chip 10a Surface of semiconductor element chip 11 Electrode of semiconductor element chip 20 Printed wiring board 20a Surface of printed wiring board 20b Backside of printed wiring board 21, 23 Resin layer 22 Adhesive layer 24 Solder resist layer 25, 26 Wiring layer 27 Through hole 28 Hole in printed wiring board 29 Concave part in printed wiring board 31 Bonding pad 32, 36 Line 35 Land 40 Adhesive tape 40a Through hole in adhesive tape 41 Bonding wire 43, 43A Sealing member 45 Solder ball 47 Exterior 20 Print Wiring board 20a Front side of printed wiring board 20b Backside of printed wiring board 61 Upper enclosing die 61a Clamp surface of upper enclosing die 62 Lower enclosing die 62a Clamping surface of lower enclosing die 63 Upper enclosing die 63a Top Clamping surface of side molding die 64 Lower molding die 64a Clamping surface of lower molding die
Claims (18)
る半導体素子チップと、 表面から裏面に向かって貫通する孔部を有すると共に、
その孔部から前記電極を露出させて前記半導体素子チッ
プが固定された樹脂製のプリント配線基板と、 一部分を前記孔部から突出させて前記孔部の内部に配置
された、前記電極を前記孔部の近傍に配置されたボンデ
ィングパッドに電気的に接続するボンディングワイヤ
と、 前記孔部の内部に充填された封止部材とを備える半導体
装置において、 前記プリント配線基板の前記表面に凹部が形成され、且
つ前記孔部が前記凹部の底面から前記プリント配線基板
の前記裏面に達していると共に、前記ボンディングパッ
ドが前記凹部の前記底面に配置されており、 しかも、前記ボンディングワイヤの前記孔部から突出す
る前記部分が前記凹部の内部で前記封止部材により覆わ
れるように、前記封止部材が前記凹部に延在して形成さ
れることを特徴とする半導体装置。A semiconductor element chip having electrodes disposed in a central region of a front surface, a hole penetrating from a front surface to a rear surface, and
A resin-made printed wiring board on which the semiconductor element chip is fixed by exposing the electrode from the hole; and the electrode disposed inside the hole by projecting a part of the electrode from the hole. A semiconductor device comprising: a bonding wire electrically connected to a bonding pad disposed near a portion; and a sealing member filled in the hole, wherein a recess is formed on the surface of the printed wiring board. And the hole extends from the bottom surface of the recess to the back surface of the printed wiring board, and the bonding pad is disposed on the bottom surface of the recess, and furthermore, projects from the hole of the bonding wire. The sealing member is formed to extend in the concave portion so that the portion to be covered is covered by the sealing member inside the concave portion. Semiconductor device.
および第２の樹脂層を含んで構成されており、前記第１
樹脂層に前記孔部が形成されると共に、前記第２樹脂層
に前記凹部が形成されていて、しかも前記第１樹脂層の
表面が前記凹部の前記底面を形成している請求項１に記
載の半導体装置。2. A first circuit board on which the printed wiring board is laminated.
And a second resin layer.
2. The method according to claim 1, wherein the hole is formed in the resin layer, the recess is formed in the second resin layer, and the surface of the first resin layer forms the bottom surface of the recess. Semiconductor device.
配線層が設けられており、その第１配線層が前記ボンデ
ィングパッドを形成する請求項２に記載の半導体装置。A first resin layer between the first and second resin layers;
3. The semiconductor device according to claim 2, wherein a wiring layer is provided, and the first wiring layer forms the bonding pad.
２配線層が前記プリント配線基板の表面に設けられてお
り、実装用の外部接続端子として機能するはんだボール
が前記第２配線層の表面に設けられている請求項３に記
載の半導体装置。4. A second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board, and a solder ball functioning as an external connection terminal for mounting is provided on the second wiring layer. The semiconductor device according to claim 3, wherein the semiconductor device is provided on a surface of the layer.
２配線層が前記プリント配線基板の表面に設けられてお
り、その第２配線層の形成するランドが実装用の外部接
続端子として機能する請求項３に記載の半導体装置。5. A second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board, and a land formed by the second wiring layer has an external connection terminal for mounting. 4. The semiconductor device according to claim 3, which functions as:
部材を介して前記半導体素子チップが前記プリント配線
基板の前記裏面に固着され、もって前記半導体素子チッ
プが前記プリント配線基板に固定される請求項１〜５の
いずれかに記載の半導体装置。6. The semiconductor element chip is fixed to the back surface of the printed wiring board via an adhesive member having a through hole exposing the electrode, and the semiconductor element chip is fixed to the printed wiring board. Item 6. The semiconductor device according to any one of Items 1 to 5.
されており、前記液状樹脂が硬化時に収縮しても複数の
前記ボンディングワイヤのそれぞれが前記封止部材から
露出しない深さを前記凹部が有している請求項１〜６の
いずれかに記載の半導体装置。7. The sealing member is formed of a cured body of a liquid resin, and a depth at which each of the plurality of bonding wires is not exposed from the sealing member even when the liquid resin contracts during curing. The semiconductor device according to claim 1, wherein the semiconductor device has a recess.
プリント配線基板の前記裏面に設けられており、前記半
導体素子チップの裏面側がその外装体で封止される請求
項１〜７のいずれかに記載の半導体装置。8. The semiconductor device chip according to claim 1, wherein an exterior body formed of a mold resin is provided on said back surface of said printed wiring board, and a back side of said semiconductor element chip is sealed with said exterior body. 3. The semiconductor device according to claim 1.
プリント配線基板の前記裏面に設けられており、前記半
導体素子チップの前記裏面側がその外装体で封止されて
いて、しかも前記封止部材がモールド樹脂で形成されて
いる請求項１〜６のいずれかに記載の半導体装置。9. An exterior body formed of a mold resin is provided on the back surface of the printed wiring board, and the back side of the semiconductor element chip is sealed with the exterior body, and the sealing member is provided. The semiconductor device according to claim 1, wherein is formed of a mold resin.
する半導体素子チップを、表面から裏面に向かって貫通
する孔部を有する樹脂製のプリント配線基板に、前記電
極を前記孔部から露出させて固定する第１工程と一部分
を前記孔部から露出させて前記孔部の内部に配置された
ボンディングワイヤを介して、前記電極を前記孔部の近
傍に配置されたボンディングパッドに電気的に接続する
第２工程と、 前記孔部の内部に封止部材を充填する第３工程とを備え
る半導体装置の製造方法において、 前記プリント配線基板の前記表面に凹部が形成され、且
つ前記孔部が前記凹部の底面から前記プリント配線基板
の前記裏面に達していると共に、前記ボンディングパッ
ドが前記凹部の前記底面に配置されており、 しかも、前記ボンディングワイヤの前記孔部から突出す
る前記部分が前記凹部の内部で前記封止部材により覆わ
れるように、前記封止部材が前記凹部に延在して形成さ
れることを特徴とする半導体装置の製造方法。10. A semiconductor device chip having an electrode disposed in a central region of a front surface is exposed from a resin printed wiring board having a hole penetrating from a front surface to a rear surface through the hole. A first step of exposing and fixing a part of the electrode from the hole, and electrically connecting the electrode to a bonding pad arranged near the hole through a bonding wire arranged inside the hole. A method of manufacturing a semiconductor device, comprising: a second step of filling the inside of the hole with a sealing member; and a recess formed on the surface of the printed wiring board, and The bonding pad extends from the bottom surface of the recess to the back surface of the printed wiring board, and the bonding pad is disposed on the bottom surface of the recess. The method of manufacturing a semiconductor device, wherein the sealing member is formed to extend into the recess so that the portion protruding from the hole is covered by the sealing member inside the recess.
１および第２の樹脂層を含んで構成されており、前記第
１樹脂層に前記孔部が形成されると共に、前記第２樹脂
層に前記凹部が形成されていて、しかも前記第１樹脂層
の表面が前記凹部の前記底面を形成している請求項１０
に記載の半導体装置の製造方法。11. A printed wiring board comprising a first resin layer and a second resin layer laminated thereon, wherein the first resin layer has the hole and the second resin layer has a hole. 11. The concave portion is formed, and the surface of the first resin layer forms the bottom surface of the concave portion.
13. The method for manufacturing a semiconductor device according to item 5.
１配線層が設けられており、その第１配線層が前記ボン
ディングパッドを形成する請求項１１に記載の半導体装
置の製造方法。12. The method according to claim 11, wherein a first wiring layer is provided between the first and second resin layers, and the first wiring layer forms the bonding pad. .
第２配線層が前記プリント配線基板の表面に設けられて
おり、実装用の外部接続端子として機能するはんだボー
ルが前記第２配線層の表面に設けられており、その第２
配線層の表面に実装用の外部接続端子として機能する複
数のはんだボールを設ける第４工程をさらに備えている
請求項１２に記載の半導体装置の製造方法。13. A second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board, and a solder ball functioning as an external connection terminal for mounting is provided on the second wiring layer. On the surface of the layer, its second
The method of manufacturing a semiconductor device according to claim 12, further comprising a fourth step of providing a plurality of solder balls functioning as external connection terminals for mounting on the surface of the wiring layer.
第２配線層が前記プリント配線基板の表面に設けられて
おり、その第２配線層の形成するランドが実装用の外部
接続端子として機能する請求項１２に記載の半導体装置
の製造方法。14. A second wiring layer electrically connected to the first wiring layer is provided on a surface of the printed wiring board, and a land formed by the second wiring layer has an external connection terminal for mounting. The method for manufacturing a semiconductor device according to claim 12, wherein the method functions as:
着部材を介して前記半導体素子チップを前記プリント配
線基板の前記裏面に固着し、もって前記半導体素子チッ
プが前記プリント配線基板に固定される請求項１０〜１
４のいずれかに記載の半導体装置の製造方法。15. The semiconductor element chip is fixed to the back surface of the printed wiring board via an adhesive member having a through hole exposing the electrode, and the semiconductor element chip is fixed to the printed wiring board. Item 10-1
5. The method for manufacturing a semiconductor device according to any one of 4.
成されており、前記液状樹脂が硬化時に収縮しても複数
の前記ボンディングワイヤのそれぞれが前記封止部材か
ら露出しない深さを前記凹部が有している請求項１０〜
１５のいずれかに記載の半導体装置の製造方法。16. The sealing member is formed of a cured body of a liquid resin, and a depth at which each of the plurality of bonding wires is not exposed from the sealing member even when the liquid resin contracts during curing. Claim 10 which the recess has
15. The method of manufacturing a semiconductor device according to any one of the above items 15.
ド樹脂で形成された外装体を前記プリント配線基板の前
記裏面に設ける第５工程をさらに備えており、前記半導
体素子チップの裏面側がその外装体で封止される請求項
１０〜１６のいずれかに記載の半導体装置の製造方法。17. The method according to claim 17, further comprising a fifth step of providing an exterior body formed of a mold resin on the back surface of the printed wiring board, which is performed after the third step. The method for manufacturing a semiconductor device according to claim 10, wherein the semiconductor device is sealed with a body.
行われる、モールド樹脂で形成された外装体を前記プリ
ント配線基板の前記裏面に設ける第６工程をさらに備え
ており、前記半導体素子チップの裏面側がその外装体で
封止されていて、しかも前記封止部材がモールド樹脂で
形成されている請求項１０〜１５のいずれかに記載の半
導体装置の製造方法。18. The semiconductor device according to claim 18, further comprising a sixth step of providing an exterior body formed of a mold resin on the back surface of the printed wiring board, between the second step and the third step. The method of manufacturing a semiconductor device according to claim 10, wherein the back surface of the element chip is sealed with an exterior body, and the sealing member is formed of a mold resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34263699A JP2001160603A (en) | 1999-12-01 | 1999-12-01 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34263699A JP2001160603A (en) | 1999-12-01 | 1999-12-01 | Semiconductor device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160603A true JP2001160603A (en) | 2001-06-12 |
Family
ID=18355315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34263699A Pending JP2001160603A (en) | 1999-12-01 | 1999-12-01 | Semiconductor device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160603A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489137B1 (en) * | 2009-01-20 | 2010-06-23 | パナソニック株式会社 | Circuit module and electronic device |
-
1999
- 1999-12-01 JP JP34263699A patent/JP2001160603A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489137B1 (en) * | 2009-01-20 | 2010-06-23 | パナソニック株式会社 | Circuit module and electronic device |
| JP2010171082A (en) * | 2009-01-20 | 2010-08-05 | Panasonic Corp | Circuit module and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US5841192A (en) | Injection molded ball grid array casing | |
| KR100480543B1 (en) | Method for sealing semiconductor device with resin | |
| KR100272045B1 (en) | A semiconductor device and a method for manufacturing the same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| US7521290B2 (en) | Method of manufacturing circuit device | |
| KR100374241B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4614586B2 (en) | Method for manufacturing hybrid integrated circuit device | |
| KR100483642B1 (en) | Semiconductor package and manufacturing method of lead frame | |
| US20050056916A1 (en) | Circuit device and manufacturing method of circuit device | |
| US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
| JP2003017517A (en) | Hybrid integrated circuit device and its manufacturing method | |
| JPH11233684A (en) | Semiconductor device, substrate therefor, manufacture thereof and electronic device | |
| US20010045643A1 (en) | Semiconductor device keeping structural integrity under heat-generated stress | |
| KR19990068199A (en) | Package for semiconductor device having frame-shaped mold part and fabricating method thereof | |
| JP3269025B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8198141B2 (en) | Intermediate structure of semiconductor device and method of manufacturing the same | |
| US6455786B1 (en) | Wiring board and manufacturing method thereof and semiconductor device | |
| JP2001160603A (en) | Semiconductor device and its manufacturing method | |
| JP3570400B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH10154768A (en) | Semiconductor device and its manufacturing method | |
| JP2002100710A (en) | Semiconductor device and method for manufacturing the same | |
| KR100391124B1 (en) | Base of semiconductor package, semiconductor package using the same and method of manufacturing thereof |