JP2001159641A - Semiconductor process evaluating device - Google Patents

Semiconductor process evaluating device

Info

Publication number
JP2001159641A
JP2001159641A JP34341699A JP34341699A JP2001159641A JP 2001159641 A JP2001159641 A JP 2001159641A JP 34341699 A JP34341699 A JP 34341699A JP 34341699 A JP34341699 A JP 34341699A JP 2001159641 A JP2001159641 A JP 2001159641A
Authority
JP
Japan
Prior art keywords
probe needle
semiconductor process
evaluation apparatus
process evaluation
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34341699A
Other languages
Japanese (ja)
Inventor
Mineo Wajima
峰生 和島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP34341699A priority Critical patent/JP2001159641A/en
Publication of JP2001159641A publication Critical patent/JP2001159641A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor process evaluating device that can accurately evaluate a device with desired current density. SOLUTION: In the semiconductor process evaluating device for carrying out a conduction test by applying a probe needle on a wafer, a heat sink is formed in the probe needle, in partially scraped so that the tip of the probe needle can be viewed from an upper surface, is set to a radial shape, and at the same time is composed by one or a plurality of metal materials or materials with an excellent heat radiation property.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウエハにプローブ
針を当てて通電試験を行なう半導体プロセス評価装置に
関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor process evaluation apparatus for conducting a current test by applying a probe needle to a wafer.

【0002】[0002]

【従来の技術】半導体プロセス評価の一方法にプロービ
ングテストがある。これは、半導体素子を製作するプロ
セス工程の中間検査において、ウエハのまま電極パット
に針(プローブ針)を当てて通電試験を行ない、発光す
る光強度を調べてウエハの良し悪しを評価するものであ
る。プロービングテストは今日頻繁に行なわれており、
以下、半導体プロセス評価装置とはこのプロービングテ
ストを行なう装置を指すものとする。
2. Description of the Related Art A probing test is one method of evaluating semiconductor processes. This is to evaluate the quality of the wafer by inspecting the intensity of emitted light by conducting a current test by applying a needle (probe needle) to the electrode pad while the wafer is in the middle inspection of the process of manufacturing a semiconductor device. is there. Probing tests are done frequently today,
Hereinafter, a semiconductor process evaluation apparatus refers to an apparatus that performs this probing test.

【0003】図11は、従来の半導体プロセス評価装置
の説明図である。21はプローブ針である。ウエハのま
ま電極パットにプローブ針21を当てて通電試験を行な
い、電流が注入されたウエハ部分で発光する光強度を調
べるように構成されている。プローブ針21は、タング
ステンやべリリウム合金などにより成形されたものが多
く使用されている。
FIG. 11 is an explanatory view of a conventional semiconductor process evaluation apparatus. 21 is a probe needle. A current test is performed by applying a probe needle 21 to the electrode pad as it is on the wafer to check the intensity of light emitted from the wafer portion where the current is injected. As the probe needle 21, one formed of tungsten, a beryllium alloy, or the like is often used.

【0004】[0004]

【発明が解決しようとする課題】従来の半導体プロセス
評価装置には以下に説明する問題点があった。
The conventional semiconductor process evaluation apparatus has the following problems.

【0005】プロービングテストでは、電流はプローブ
針21の先端部(針先)、電極パット、ウエハの順に流
れ、電流が注入されたウエハ部分が発光する。ここで、
デバイスには数多くの種類、例えばバイポーラトランジ
スタ、パワーFET(電界効果型トランジスタ)、LE
D(発光ダイオード)、LD(レーザダイオード)など
があり、ウエハでのブロービングテストで発生する熱の
放熱状態は、デバイスの種類によって異なる。あるデバ
イスによっては、実際に素子化した時とウエハ状態とで
は大きく異なり、プロービングテスト中に温度上昇が起
こり、正確な評価ができないという問題があった。場合
によっては、プロービングテストの最中にウエハが破壊
してしまうことがあった。この場合、ウエハが破壊しな
いように注入する電流密度を下げてしまうと評価できな
い項目が増える。
In the probing test, the current flows in the order of the tip (tip) of the probe needle 21, the electrode pad, and the wafer, and the wafer portion into which the current is injected emits light. here,
There are many types of devices, such as bipolar transistors, power FETs (field effect transistors), LE
D (light emitting diode), LD (laser diode), etc., and the heat radiation state of the heat generated in the blowing test on the wafer differs depending on the type of device. Depending on a certain device, there is a problem that the temperature rises during a probing test due to a significant difference between the actual device and the wafer state, and accurate evaluation cannot be performed. In some cases, the wafer was broken during the probing test. In this case, the number of items that cannot be evaluated increases if the injected current density is lowered so that the wafer is not broken.

【0006】また、デバイスによってはプローブ針21
と電極パットとの接触抵抗による発熱も考慮しなくては
ならないものがあり、そうなるとプロービングテストが
簡単ではなく正確な評価が難しいという問題もあった。
In some devices, the probe needle 21
In some cases, heat generation due to contact resistance between the electrode and the electrode pad must be taken into consideration. In that case, there is a problem that a probing test is not easy and accurate evaluation is difficult.

【0007】従って本発明の目的は、前記した従来技術
の欠点を解消し、所望の電流密度で正確なデバイス評価
が可能な半導体プロセス評価装置を提供することにあ
る。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned disadvantages of the prior art and to provide a semiconductor process evaluation apparatus capable of performing accurate device evaluation at a desired current density.

【0008】[0008]

【課題を解決するための手段】本発明は上記の目的を実
現するため、ウエハにプローブ針を当てて通電試験を行
なう半導体プロセス評価装置において、前記プローブ針
に放熱板を形成した。そして前記放熱板は、一部が削り
取られて上面より前記プローブ針の針先が目視できるよ
うに構成した。
According to the present invention, in order to achieve the above object, a heat sink is formed on the probe needle in a semiconductor process evaluation apparatus in which a probe needle is applied to a wafer to conduct an electric current test. The radiator plate was configured so that a part thereof was scraped off so that the tip of the probe needle could be viewed from above.

【0009】また前記放熱板は、その形状が放射状であ
り、且つ1枚若しくは複数枚の金属若しくは放熱性の良
い材料によって構成した。
The radiator plate has a radial shape and is made of one or more metals or a material having good heat dissipation.

【0010】[0010]

【発明の実施の形態】発明の実施の形態を以下、図面に
基づいて詳述する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0011】図1は本発明の半導体プロセス評価装置の
第一実施例を示した断面図である。図2は図1のプロー
ブ針の正面図であり、図3は図1のプローブ針の平面図
である。1は半絶縁性GaAs基板、2はコレクタ層、
3はベース層、4はエミッタ層、5はプローブ針であ
る。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor process evaluation apparatus according to the present invention. FIG. 2 is a front view of the probe needle of FIG. 1, and FIG. 3 is a plan view of the probe needle of FIG. 1 is a semi-insulating GaAs substrate, 2 is a collector layer,
3 is a base layer, 4 is an emitter layer, and 5 is a probe needle.

【0012】プロービングテストの対象になっているデ
バイスは、ヘテロパイポーラトランジスタ(HBT)で
ある。このデバイスは、半絶縁性GaAs基板1上にn
−GaAs層(コレクタ層)2、p−GaAs層(ベー
ス層)3、n−AlGaAs層(エミッタ層)4をMB
E法で形成し、フォトリソ工程、蒸着、リフトオフプロ
セスにて電極パットを形成したものである。電極パット
の大きさは、n−AlGaAs層(エミッタ層)4では
20μm×20μm、p−GaAs層(ベース層)3で
は100μm×100μm、n−GaAs層(コレクタ
層)2では100μm×100μmである。
The device under the probing test is a hetero bipolar transistor (HBT). This device has n on a semi-insulating GaAs substrate 1.
-GaAs layer (collector layer) 2, p-GaAs layer (base layer) 3, and n-AlGaAs layer (emitter layer) 4
It is formed by an E method, and an electrode pad is formed by a photolithography process, a vapor deposition, and a lift-off process. The size of the electrode pad is 20 μm × 20 μm for the n-AlGaAs layer (emitter layer) 4, 100 μm × 100 μm for the p-GaAs layer (base layer) 3, and 100 μm × 100 μm for the n-GaAs layer (collector layer) 2. .

【0013】プローブ針5には、図2、図3に示したよ
うにプローブ針5を冷却するための放熱板が設けられて
いる。放熱板は、一部が削り取られて上面より前記プロ
ーブ針の針先が目視できるように構成されている。そし
て、放熱板はその形状が放射状であり、且つ1枚若しく
は複数枚の金属若しくは放熱性の良い材料によって構成
されている。金属は、タングステンやべリリウム合金な
どを使用した。
The probe needle 5 is provided with a heat radiating plate for cooling the probe needle 5 as shown in FIGS. The radiator plate is configured so that a part thereof is scraped off so that the tip of the probe needle can be seen from the upper surface. The heat radiating plate has a radial shape and is made of one or a plurality of metals or a material having good heat radiating properties. As the metal, tungsten or a beryllium alloy was used.

【0014】このHBTをウエハ状態のまま、従来のプ
ローブ針と図2に示すプローブ針でAuメッキのステー
ジ上で通電試験し、ガンメルプロットを測定した。図4
は、そのガンメルプロット測定図である。その結果、従
来のプローブ針では、図4に示すIc−A、Ib−Aの
ような電流―電圧特性(IV特性)を示し、図2に示す
プローブ針ではIc−B、Ib−Bのような電流―電圧
特性(IV特性)を示した。この特性値の違いを接合温
度に換算すると約100℃近くに相当することがわかっ
た。すなわち、より高電流領域まで測定可能となった。
While the HBT was in a wafer state, a current test was performed on a stage of Au plating with a conventional probe needle and the probe needle shown in FIG. 2, and a Gummel plot was measured. FIG.
Is a Gummel plot measurement diagram. As a result, the conventional probe needle shows current-voltage characteristics (IV characteristics) like Ic-A and Ib-A shown in FIG. 4, and the probe needle shown in FIG. 2 shows Ic-B and Ib-B. It exhibited excellent current-voltage characteristics (IV characteristics). It was found that when this difference in the characteristic values was converted into the bonding temperature, it was equivalent to about 100 ° C. That is, it was possible to measure up to a higher current region.

【0015】なお、本発明の半導体プロセス評価装置の
第一実施例では、プローブ針は放熱板による自然冷却で
充分であったが、別のエミッタフィンガ数を増やしたデ
バイスでは、自然冷却だけでは不十分であった。そこで
本発明のプローブ針の放熱板にガス管を導いて、空気、
窒素ガスを吹き付けることで、更に冷却効率が向上する
ことができ、更に高電流領域まで測定可能となった。
In the first embodiment of the semiconductor process evaluation apparatus of the present invention, natural cooling of the probe needle by the heat radiating plate is sufficient. However, in a device having another increased number of emitter fingers, natural cooling alone is not sufficient. Was enough. Therefore, the gas pipe is led to the heat sink of the probe needle of the present invention, and air,
By spraying nitrogen gas, the cooling efficiency could be further improved, and measurement was possible up to a higher current region.

【0016】図5は本発明の半導体プロセス評価装置の
第二実施例を示した断面図である。11は半絶縁性Ga
As基板、12はn型半導体層、13はp型半導体層、
14はプローブ針である。プローブ針の形状は本発明の
半導体プロセス評価装置の第一実施例と同じである。
FIG. 5 is a sectional view showing a second embodiment of the semiconductor process evaluation apparatus of the present invention. 11 is semi-insulating Ga
As substrate, 12 is an n-type semiconductor layer, 13 is a p-type semiconductor layer,
14 is a probe needle. The shape of the probe needle is the same as that of the first embodiment of the semiconductor process evaluation apparatus of the present invention.

【0017】プロービングテストの対象になっているデ
バイスは、プレーナ型ダイオードである。このデバイス
は、半絶縁性GaAs基板1上にn型半導体層12、p
型半導体層13をMBE法で形成し、フォトリソ工程、
蒸着、リフトオフプロセスにて電極パットを形成したも
のである。電極パットの大きさは、n型半導体層12で
は100μm×100μm、p型半導体層13では12
0μm×120μmである。本発明の半導体プロセス評
価装置の第一実施例と同様に高電流領域まで測定が可能
であった。
The device under probing test is a planar diode. This device comprises an n-type semiconductor layer 12, a p-type semiconductor layer 12 on a semi-insulating GaAs substrate 1.
Forming a semiconductor layer 13 by MBE, a photolithography process,
An electrode pad is formed by a vapor deposition and lift-off process. The size of the electrode pad is 100 μm × 100 μm for the n-type semiconductor layer 12 and 12 μm for the p-type
It is 0 μm × 120 μm. As in the first embodiment of the semiconductor process evaluation apparatus of the present invention, measurement was possible up to a high current region.

【0018】図6から図10までは、本発明の半導体プ
ロセス評価装置に係わり、プローブ針の他の第一実施例
から他の第五実施例を示した平面図である。放熱板の形
状に特徴があるが、いずれの放熱板も、一部が削り取ら
れて上面より前記プローブ針の針先が目視できるように
構成されている。そして、いずれの放熱板もその形状が
放射状であり、且つ1枚若しくは複数枚の金属若しくは
放熱性の良い材料によって構成されている。金属はタン
グステンやべリリウム合金などを使用した。
FIGS. 6 to 10 are plan views showing another first to fifth embodiments of the probe needle according to the semiconductor process evaluation apparatus of the present invention. The shape of the heat radiating plate is characteristic, and each heat radiating plate is configured so that a part thereof is cut off so that the tip of the probe needle can be visually observed from the upper surface. Each of the heat radiating plates has a radial shape, and is made of one or a plurality of metals or a material having good heat radiating properties. Metals such as tungsten and beryllium alloy were used.

【0019】それぞれ放熱板の形状が異なっていること
から放熱特性が異なっており、プロービングテストを行
なうデバイスによって使い分けることができる。いずれ
のプローブ針でもウエハの評価を所望の電流密度、或い
は高電流領域で行なうことができ、正確なデバイス評価
が可能になった。
Since the shape of the heat radiating plate is different from each other, the heat radiating characteristics are different, and the heat radiating plate can be used properly depending on the device for performing the probing test. With any of the probe needles, the wafer can be evaluated at a desired current density or a high current region, and accurate device evaluation has become possible.

【0020】[0020]

【発明の効果】本発明の半導体プロセス評価装置は、ウ
エハにプローブ針を当てて通電試験を行なう半導体プロ
セス評価装置であって、前記プローブ針に放熱板を形成
し、且つ前記放熱板は一部が削り取られて上面より前記
プローブ針の針先が目視できるように構成し、しかも前
記放熱板はその形状が放射状であり、且つ1枚若しくは
複数枚の金属若しくは放熱性の良い材料によって構成し
たので、所望の電流密度で正確なデバイス評価が可能に
なった。
The semiconductor process evaluation apparatus according to the present invention is a semiconductor process evaluation apparatus for performing an electrical test by applying a probe needle to a wafer, wherein a heat sink is formed on the probe needle, and the heat sink is partially formed. Since the tip of the probe needle is cut off so that the tip of the probe needle can be seen from the upper surface, and the shape of the heat radiating plate is radial, and one or more sheets of metal or a material having good heat radiating property are used. Thus, accurate device evaluation can be performed at a desired current density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体プロセス評価装置の第一実施例
を示した断面図である。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor process evaluation apparatus of the present invention.

【図2】図1のプローブ針の正面図である。FIG. 2 is a front view of the probe needle of FIG.

【図3】図1のプローブ針の平面図である。FIG. 3 is a plan view of the probe needle of FIG. 1;

【図4】本発明の半導体プロセス評価装置の第一実施例
に係わり、ガンメルプロット図である。
FIG. 4 is a Gummel plot diagram according to the first embodiment of the semiconductor process evaluation apparatus of the present invention.

【図5】本発明の半導体プロセス評価装置の第二実施例
を示した断面図である。
FIG. 5 is a sectional view showing a second embodiment of the semiconductor process evaluation apparatus of the present invention.

【図6】本発明の半導体プロセス評価装置に係わり、プ
ローブ針の他の第一実施例を示した平面図である。
FIG. 6 is a plan view showing another first embodiment of the probe needle according to the semiconductor process evaluation apparatus of the present invention.

【図7】本発明の半導体プロセス評価装置に係わり、プ
ローブ針の他の第二実施例を示した平面図である。
FIG. 7 is a plan view showing another second embodiment of the probe needle according to the semiconductor process evaluation apparatus of the present invention.

【図8】本発明の半導体プロセス評価装置に係わり、プ
ローブ針の他の第三実施例を示した平面図である。
FIG. 8 is a plan view showing another third embodiment of the probe needle according to the semiconductor process evaluation apparatus of the present invention.

【図9】本発明の半導体プロセス評価装置に係わり、プ
ローブ針の他の第四実施例を示した平面図である。
FIG. 9 is a plan view showing another fourth embodiment of the probe needle according to the semiconductor process evaluation apparatus of the present invention.

【図10】本発明の半導体プロセス評価装置に係わり、
プローブ針の他の第五実施例を示した平面図である。
FIG. 10 relates to a semiconductor process evaluation apparatus of the present invention;
It is a top view showing other 5th examples of a probe needle.

【図11】従来の半導体プロセス評価装置の説明図であ
る。
FIG. 11 is an explanatory diagram of a conventional semiconductor process evaluation apparatus.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 コレクタ層 3 ベース層 4 エミッタ層 5 プローブ針 11 半絶縁性GaAs基板 12 n型半導体層 13 p型半導体層 14 プローブ針 21 プローブ針 Reference Signs List 1 semi-insulating GaAs substrate 2 collector layer 3 base layer 4 emitter layer 5 probe needle 11 semi-insulating GaAs substrate 12 n-type semiconductor layer 13 p-type semiconductor layer 14 probe needle 21 probe needle

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】ウエハにプローブ針を当てて通電試験を行
なう半導体プロセス評価装置において、前記プローブ針
に放熱板を形成して成ることを特徴とする半導体プロセ
ス評価装置。
1. A semiconductor process evaluation apparatus for conducting an electric current test by applying a probe needle to a wafer, wherein a heat radiation plate is formed on the probe needle.
【請求項2】放熱板は、一部が削り取られて上面より前
記プローブ針の針先が目視できるように構成して成るこ
と特徴とする請求項1記載の半導体プロセス評価装置。
2. The semiconductor process evaluation apparatus according to claim 1, wherein the heat radiating plate is partially cut away so that the tip of the probe needle can be seen from the upper surface.
【請求項3】放熱板は、その形状が放射状であり、且つ
1枚若しくは複数枚の金属若しくは放熱性の良い材料に
よって構成して成ることを特徴とする請求項1又は2記
載の半導体プロセス評価装置。
3. The semiconductor process evaluation according to claim 1, wherein the heat radiating plate has a radial shape and is made of one or more metal or a material having good heat radiating property. apparatus.
JP34341699A 1999-12-02 1999-12-02 Semiconductor process evaluating device Pending JP2001159641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34341699A JP2001159641A (en) 1999-12-02 1999-12-02 Semiconductor process evaluating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34341699A JP2001159641A (en) 1999-12-02 1999-12-02 Semiconductor process evaluating device

Publications (1)

Publication Number Publication Date
JP2001159641A true JP2001159641A (en) 2001-06-12

Family

ID=18361355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34341699A Pending JP2001159641A (en) 1999-12-02 1999-12-02 Semiconductor process evaluating device

Country Status (1)

Country Link
JP (1) JP2001159641A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106468725A (en) * 2015-08-14 2017-03-01 致茂电子股份有限公司 Probe structure
US10545174B2 (en) 2017-09-05 2020-01-28 Natali TAN Kelvin contact finger for high current testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106468725A (en) * 2015-08-14 2017-03-01 致茂电子股份有限公司 Probe structure
US10545174B2 (en) 2017-09-05 2020-01-28 Natali TAN Kelvin contact finger for high current testing

Similar Documents

Publication Publication Date Title
Meneghini et al. A review on the physical mechanisms that limit the reliability of GaN-based LEDs
Dawson et al. CW measurement of HBT thermal resistance
Meneghini et al. Degradation mechanisms of high-power LEDs for lighting applications: An overview
JP2013140831A (en) High-frequency power amplification element, high-frequency power amplifier, and method of inspecting high-frequency power amplifier
JP2003218391A (en) Iii-nitride light emitting diode
US7413932B2 (en) Power amplifier having high heat dissipation
US6376867B1 (en) Heterojunction bipolar transistor with reduced thermal resistance
JP2001159641A (en) Semiconductor process evaluating device
WO2019163862A1 (en) Chip for evaluating board, and board evaluating device
Song et al. How can a cutting-edge gallium nitride high-electron-mobility transistor encounter catastrophic failure within the acceptable temperature range?
Górecki et al. Thermal parameters of monocrystalline GaN Schottky diodes
Adlerstein et al. Current induced degradation in GaAs HBT's
Busani et al. Dynamic thermal characterization and modeling of packaged AlGaAs/GaAs HBTs
Kone et al. Submicrometer InP/InGaAs DHBT architecture enhancements targeting reliability improvements
JP2014183136A (en) Silicon carbide chip, silicon carbide wafer, test method for silicon carbide chip, and test method for silicon carbide wafer
JPH10321685A (en) Testing method and testing equipment of semiconductor element
Catalano et al. Numerical analysis of the thermal behavior sensitivity to technology parameters and operating conditions in InGaP/GaAs HBTs
JP2012156178A (en) Insulated gate bipolar transistor inspection method and manufacturing method, and test circuit
Welser et al. Exploring physical mechanisms for sudden beta degradation in GaAs-based HBTs
Buffolo et al. Efficiency and catastrophic failure of high-power blue gan leds during extremely high temperature and current stress
Jiang Electrical and thermal characterizations of IGBT module with pressure-free large-area sintered joints
JP3072288B2 (en) Semiconductor device
JP7036198B2 (en) Manufacturing methods for semiconductor devices, semiconductor wafers and semiconductor devices
Zhao et al. A simple and reliable wafer-level electrical probing technique for III-nitride light-emitting epitaxial structures
Jin et al. Using proton irradiation to probe the origins of low-frequency noise variations in SiGe HBTs