JP2001156111A5

JP2001156111A5 -

Info

Publication number: JP2001156111A5
Application number: JP1999334705A
Authority: JP
Filing date: 1999-11-25
Publication date: 2005-11-24
Anticipated expiration: 2019-11-25

Description

【特許請求の範囲】
【請求項１】
複数のバンプ電極を有する半導体チップが複数設けられたシリコンウエハーと前記複数の半導体チップに設けられた前記複数のバンプ電極に対応する位置に電極を有する基板とを前記バンプ電極と前記電極とにより一括して機械的及び電気的に接続する工程と、
前記シリコンウエハーと前記基板とを同時に分断してチップ単位の小片とする工程とを含む半導体装置の組立方法。
【請求項２】
前記分断は切断によってなされ、前記基板は前記切断のためのアライメントマークを有する請求項１に記載の半導体装置の組立方法。 [Claims]
[Claim 1]
A silicon wafer provided with a plurality of semiconductor chips having a plurality of bump electrodes and a substrate having electrodes at positions corresponding to the plurality of bump electrodes provided on the plurality of semiconductor chips are collectively formed by the bump electrodes and the electrodes. And the process of connecting mechanically and electrically,
A method for assembling a semiconductor device, which comprises a step of simultaneously dividing the silicon wafer and the substrate into small pieces in chip units.
2.
The method for assembling a semiconductor device according to claim 1, wherein the division is performed by cutting, and the substrate has an alignment mark for cutting.

【０００７】
【発明の実施の形態】
以下に、この本発明の実施例を図に基づいて説明する。
図１（ａ）および（ｂ）に示す様にウエハー１には複数のトランジスタを設けた複数の半導体チップ２が設けられ、半導体チップ２には外部との接続を目的としたバンプ３が形成されている。本実施例では半田（Ｓｎ−Ｐｂ）バンプを用いる。 0007
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, examples of the present invention will be described with reference to the drawings.
Figure 1 (a) and (b) a plurality of semiconductor chips 2 provided with a plurality of transistors is provided in the wafer 1 as shown in, the bumps 3 for the purpose of connection to the outside is formed in the semiconductor chip 2 ing. In this embodiment, solder (Sn-Pb) bumps are used.

図１（ｃ）に示す様ににウエハー１かそれ以上の大きさの基板４上にウエハー１上の半導体チップ２、バンプ３と同様にレイアウトされた電極５が形成されている。そして基板４の電極５に印刷法やスタンピング法を用いて半田バンプ接続の為のフラックスを転写する。もちろん半導体チップ２のバンプ３ではなく、基板４の電極５側にフラックスを転写しても良い。 As shown in FIG. 1 ( c ), electrodes 5 laid out in the same manner as the semiconductor chips 2 and bumps 3 on the wafer 1 are formed on the substrate 4 having a size of the wafer 1 or larger. Then, the flux for solder bump connection is transferred to the electrode 5 of the substrate 4 by using a printing method or a stamping method. Of course, the flux may be transferred to the electrode 5 side of the substrate 4 instead of the bump 3 of the semiconductor chip 2.

図４（ｂ）に示す様にウエハー１の裏面部をローラー１０で均一に押す事により、ハーフカット部９が破壊し半導体チップ２単位でウエハー１を分離する。
図４（ｃ）に示す様に圧力によりカットした切断部が裏面にも表れておりその切断部をガイドとして、基板をダイシングできることから、基板にダイシング用のアライメントマークを設けなくても容易に切断する事ができる。 As shown in FIG. 4B, by uniformly pressing the back surface portion of the wafer 1 with the roller 10, the half-cut portion 9 is broken and the wafer 1 is separated by two semiconductor chips.
As shown in FIG. 4C, a cut portion cut by pressure also appears on the back surface, and the substrate can be diced using the cut portion as a guide. Therefore, cutting can be easily performed without providing an alignment mark for dicing on the substrate. Can be done.