JP2001148439A - Electronic circuit package - Google Patents

Electronic circuit package

Info

Publication number
JP2001148439A
JP2001148439A JP33132999A JP33132999A JP2001148439A JP 2001148439 A JP2001148439 A JP 2001148439A JP 33132999 A JP33132999 A JP 33132999A JP 33132999 A JP33132999 A JP 33132999A JP 2001148439 A JP2001148439 A JP 2001148439A
Authority
JP
Japan
Prior art keywords
header
electronic circuit
circuit package
space region
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33132999A
Other languages
Japanese (ja)
Other versions
JP3391018B2 (en
Inventor
Seiichi Ito
誠一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33132999A priority Critical patent/JP3391018B2/en
Publication of JP2001148439A publication Critical patent/JP2001148439A/en
Application granted granted Critical
Publication of JP3391018B2 publication Critical patent/JP3391018B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem such that a high-frequency circuit mounting region must be extremely limited to a region when the width of a connection terminal is subtracted while the inner space of a package for accommodating a high-frequency circuit needs to be narrow to increase a cut-off frequency. SOLUTION: A small space region for accommodating a connection terminal is provided adjacent to a space region corresponding to a high-frequency circuit in a package. Specifically, an annular plate is provided between a header and a cap, or the peripheral part of a header surface is set to a projecting shape, or a recess corresponding to the connection terminal is formed at the cap to form a space region.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子回路のパッケー
ジ、特に高周波用集積回路のパッケージの構造に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit package, and more particularly to a structure of a high frequency integrated circuit package.

【0002】[0002]

【従来の技術】従来、高周波用回路を収容する金属のパ
ッケージにおいて、その壁間の寸法をなるべく狭めて遮
断周波数を高める試みがなされている。例えば、実開平
1−060585に開示された高周波回路パッケージで
は、ねじ取り付け部を回路収容部の上面より高い位置に
配置して、ねじ間寸法を狭めることにより、その外側の
金属パッケージを縮小化している。
2. Description of the Related Art Conventionally, in a metal package for accommodating a high frequency circuit, an attempt has been made to increase the cutoff frequency by reducing the dimension between the walls as much as possible. For example, in the high-frequency circuit package disclosed in Japanese Utility Model Application Laid-Open No. 1-060585, the screw mounting portion is arranged at a position higher than the upper surface of the circuit accommodating portion, and the distance between the screws is reduced, so that the outer metal package is reduced in size. I have.

【0003】図5は従来のミリ波帯の集積回路に用いら
れるパッケージの構成例を示す平面図である。図2にお
いて、高周波回路4がヘッダー1上の搭載可能エリア8
の中央にに搭載され、その両側には接続端子5が配列し
ている。高周波回路4と接続端子5は接続ワイヤ6で接
続されている。
FIG. 5 is a plan view showing a configuration example of a package used for a conventional millimeter wave band integrated circuit. In FIG. 2, the high-frequency circuit 4 has a mountable area 8 on the header 1.
, And connection terminals 5 are arranged on both sides thereof. The high-frequency circuit 4 and the connection terminal 5 are connected by a connection wire 6.

【0004】図6(a)および図6(b)は図5中の破
線Cおよび破線D部分での断面図である。ヘッダー1の
高周波回路搭載面には高周波回路4と接続端子5を覆う
ようにキャップ3が接合されている。このキャップ3と
ヘッダー1に挟まれたパッケージ内空間7は矩形導波管
を構成し、高周波回路4の搭載可能エリア8は、この矩
形導波管の幅から接続端子の占める幅部分を差し引いた
範囲となる。
FIGS. 6A and 6B are cross-sectional views taken along broken lines C and D in FIG. A cap 3 is bonded to the high-frequency circuit mounting surface of the header 1 so as to cover the high-frequency circuit 4 and the connection terminal 5. The package space 7 sandwiched between the cap 3 and the header 1 forms a rectangular waveguide, and the mountable area 8 of the high-frequency circuit 4 is obtained by subtracting the width occupied by the connection terminals from the width of the rectangular waveguide. Range.

【0005】[0005]

【発明が解決しようとする課題】上記ミリ波帯の集積回
路に用いられるパッケージにおいて、例えばパッケージ
内の遮断周波数を30GHz以上にしようとすると、そ
のためのパッケージ内の空間7の断面は5mm×2.5
mm以下のサイズが必要とされる。一方、外部との接続
端子5は、製作上の制限から最低でも直径1mm程度の
幅は要求される。
In the package used for the above-mentioned integrated circuit in the millimeter wave band, for example, if the cut-off frequency in the package is to be 30 GHz or more, the cross section of the space 7 in the package is 5 mm × 2. 5
mm or less is required. On the other hand, the external connection terminal 5 is required to have a width of at least about 1 mm in diameter due to manufacturing restrictions.

【0006】このため従来の構造のパッケージでは、端
子幅の分だけ高周波回路の搭載可能なエリアが狭くなら
ざるをえない。さらに、帯域周波数が上昇するにつれて
遮断周波数を高くするためには、それに反比例してパッ
ケージ内の空間を更に狭くすることが要求されるが、端
子幅は上記製作上の下限がある。したがって、パッケー
ジの使用周波数帯域が上昇するにしたがって高周波回路
の搭載可能エリアが減少するという問題が生じる。
For this reason, in the package having the conventional structure, the area where the high-frequency circuit can be mounted has to be narrowed by the terminal width. Further, in order to increase the cutoff frequency as the band frequency increases, it is necessary to further reduce the space in the package in inverse proportion thereto, but the terminal width has a lower limit in the above-mentioned manufacturing. Therefore, there is a problem that the area where the high-frequency circuit can be mounted decreases as the operating frequency band of the package increases.

【0007】本発明の目的は、上記課題に鑑み、遮断周
波数を高くしても高周波回路の搭載可能エリアがそれほ
ど減少することのないパッケージを提供することにあ
る。
An object of the present invention is to provide a package in which the area where a high-frequency circuit can be mounted does not decrease so much even if the cutoff frequency is increased.

【0008】[0008]

【課題を解決するための手段】上記目的を達成する電子
回路パッケージは、ヘッダーと該ヘッダーの一方の面に
接合するキャップを備え、これらが接合されるとき該ヘ
ッダー中央部とキャップの間に電子回路に対応する第1
の空間領域が形成され、また上記ヘッダー面に配置され
る接続端子を収容し、かつヘッダー面からの高さが第1
の空間領域より低い第2の空間領域が形成される。
An electronic circuit package for achieving the above object comprises a header and a cap joined to one surface of the header, and when these are joined, an electronic circuit is provided between the center of the header and the cap. The first corresponding to the circuit
Is formed, and accommodates the connection terminal arranged on the header surface, and the height from the header surface is the first.
A second spatial region lower than the spatial region is formed.

【0009】第2の空間領域は第1の空間領域に隣接し
て配置される。また第2の空間領域は各接続端子ごとに
形成することができる。ヘッダー部とキャップは所定の
厚みの導電性部材を介して接合されることができる。こ
の導電性部材はヘッダー面上の外縁部あるいはヘッダー
面の第1及び第2の空間領域に対応する部分を除いた面
部分に配置される。また前記ヘッダー面上の接続端子の
高さは該ヘッダー面に搭載される高周波回路上の接続ワ
イヤ取り付け位置より低くすることが望ましい。
[0009] The second space region is arranged adjacent to the first space region. The second space region can be formed for each connection terminal. The header portion and the cap can be joined via a conductive member having a predetermined thickness. The conductive member is disposed on an outer edge portion on the header surface or on a surface portion of the header surface except for portions corresponding to the first and second spatial regions. It is desirable that the height of the connection terminal on the header surface is lower than the connection wire mounting position on the high-frequency circuit mounted on the header surface.

【0010】また別の例として、キャップと接合するヘ
ッダー面部分はヘッダー面中央部よりも凸状になってい
る構成が可能である。この場合、凸状部はヘッダー面上
の外縁部あるいはヘッダー面の第1及び第2の空間領域
に対応する部分を除いた面部分に形成される。
[0010] As another example, a configuration in which a header surface portion to be joined to the cap is more convex than a header surface central portion is possible. In this case, the convex portion is formed on an outer edge portion on the header surface or on a surface portion of the header surface excluding portions corresponding to the first and second spatial regions.

【0011】他の構成としては、キャップに、ヘッダー
に接合する面と、第1の空間領域に相当する凹部と、第
2の空間領域に相当する凹部を形成し、ヘッダーに接合
する面はヘッダー面上の外縁部と接合する。上記ヘッダ
ーに接合する面をヘッダー面上の第1及び第2の空間領
域に対応する面を除いた面部分と接合するように形成す
ることができる。
As another structure, a surface to be joined to the header, a concave portion corresponding to the first space region, and a concave portion corresponding to the second space region are formed in the cap, and the surface to be joined to the header is Joins the outer edge on the surface. The surface to be joined to the header may be formed to be joined to a surface portion of the header surface other than the surfaces corresponding to the first and second spatial regions.

【0012】上記構成によって、パッケージ内の矩形導
波管に相当する第1の空間領域から接続端子部を排除す
ることができるので、遮断周波数を高くしても高周波回
路の搭載可能エリアを広く取ることができる。
According to the above configuration, the connection terminal portion can be eliminated from the first space region corresponding to the rectangular waveguide in the package. Therefore, even if the cutoff frequency is increased, the area where the high frequency circuit can be mounted is widened. be able to.

【0013】[0013]

【発明の実施の形態】図1は本発明の第1の構成例を示
す。図1はキャップを除いたヘッダーの平面図である。
ここでは、金属製平板からなるヘッダーのキャップが取
り付けられる面の中央部に高周波回路搭載エリア8が設
定され、その両側にそれぞれ4個の接続端子5の端部
(ワイヤ接続部)が配置されている。高周波回路4は上
記搭載エリア8の中央部に設置され両側の接続端子5と
接続ワイヤ6で接続される。接続端子5はヘッダーの主
面にほぼ垂直に設置され、高周波回路4を設置する面か
ら他方の面へ貫通し、突出している。
FIG. 1 shows a first configuration example of the present invention. FIG. 1 is a plan view of the header without the cap.
Here, a high-frequency circuit mounting area 8 is set in the center of the surface of the header made of a metal flat plate to which the cap is attached, and the ends (wire connection portions) of four connection terminals 5 are arranged on both sides thereof. I have. The high-frequency circuit 4 is installed at the center of the mounting area 8 and is connected to connection terminals 5 on both sides by connection wires 6. The connection terminal 5 is installed substantially perpendicular to the main surface of the header, penetrates from the surface on which the high-frequency circuit 4 is installed to the other surface, and protrudes.

【0014】図1のヘッダー面上の外縁部(図1の斜線
部)には導電性のリング状板2が設置されている。図1
の例ではこの導電性リング状板2の外周形状はヘッダー
の外形と同じ矩形に設定されている。
A conductive ring-shaped plate 2 is provided on an outer edge portion (hatched portion in FIG. 1) on the header surface in FIG. FIG.
In this example, the outer peripheral shape of the conductive ring-shaped plate 2 is set to the same rectangle as the outer shape of the header.

【0015】図1の破線A、Bにおける断面図を図2
(a)、図2(b)にそれぞれ示す。
FIG. 2 is a sectional view taken along broken lines A and B in FIG.
2 (a) and FIG. 2 (b).

【0016】図2(a)において、キャップ3とヘッダ
ー1との間に形成される空間領域は、高周波回路4に対
応する第1の領域と、接続端子5の端部周辺の第2領域
に分かれている。第1の空間領域は矩形導波管に相当
し、その断面サイズは上述の通り遮断周波数を規定する
ものである。一方、図1及び図2(a)に示される構成
では、第1の空間領域に対応するヘッダー1の面上には
接続端子5は配置されていない。この構成では、キャッ
プ3とヘッダー1は導電性のリング状板2を介在させて
接合しているため、このリング状板2の厚みに相当する
第2の空間領域が形成される。接続端子5はこの第2の
空間領域に配置される。この第2の空間領域は、図1の
ように接続端子5ごとに第1の空間領域に隣接して形成
されることが望ましい。しかし、第1の空間領域の両側
にそれぞれ第2の空間領域を1つづ設け、そこに複数の
接続端子5が配置されるようにしてもよい。このように
上記構成では、ヘッダー1の面上の高周波回路搭載エリ
ア8に接続端子5を有しないので、遮断周波数を低下さ
せずに高周波回路の設置可能エリアを広くすることがで
きる。
In FIG. 2A, a space region formed between the cap 3 and the header 1 includes a first region corresponding to the high-frequency circuit 4 and a second region around the end of the connection terminal 5. I know. The first spatial region corresponds to a rectangular waveguide, and its cross-sectional size defines the cutoff frequency as described above. On the other hand, in the configuration shown in FIGS. 1 and 2A, the connection terminal 5 is not arranged on the surface of the header 1 corresponding to the first space area. In this configuration, since the cap 3 and the header 1 are joined with the conductive ring-shaped plate 2 interposed therebetween, a second space region corresponding to the thickness of the ring-shaped plate 2 is formed. The connection terminal 5 is arranged in the second space area. This second space region is desirably formed adjacent to the first space region for each connection terminal 5 as shown in FIG. However, one second space region may be provided on each side of the first space region, and a plurality of connection terminals 5 may be arranged there. As described above, in the above configuration, since the connection terminal 5 is not provided in the high-frequency circuit mounting area 8 on the surface of the header 1, the area where the high-frequency circuit can be installed can be widened without lowering the cutoff frequency.

【0017】図3は本発明の他の実施形態を示す断面図
である。ここでは上述のような導電性のリング状板2を
使用していない。ヘッダー1面上でキャップ3と接合す
る周辺の面部分(例えば図1のリング状板2に相当する
部分)が、上記第1の空間領域に対応するヘッダー1の
中央部より凸状になっている。このためヘッダー1とキ
ャップ3が接合されたとき、高周波回路搭載エリア8に
隣接して接続端子を配置できる第2の空間領域を形成す
ることができる。
FIG. 3 is a sectional view showing another embodiment of the present invention. Here, the conductive ring-shaped plate 2 as described above is not used. A peripheral surface portion (for example, a portion corresponding to the ring-shaped plate 2 in FIG. 1) on the surface of the header 1 that is joined to the cap 3 is more convex than the central portion of the header 1 corresponding to the first space region. I have. Therefore, when the header 1 and the cap 3 are joined, it is possible to form a second space area in which the connection terminal can be arranged adjacent to the high-frequency circuit mounting area 8.

【0018】図4は本発明の別の実施形態を示す断面図
である。ここでも図3と同様に導電性のリング状板2を
使用していない。ここではキャップ3が、図1、図3に
示されたような第1の空間領域を形成する凹部を備え、
更にこの凹部に隣接して上記接続端子が配置される第2
の空間領域を形成する別の凹部が形成されている。この
ため平板状のヘッダー1に接合したとき、図1、図3の
ような第1、第2の空間領域が形成される。
FIG. 4 is a sectional view showing another embodiment of the present invention. Here, as in FIG. 3, the conductive ring-shaped plate 2 is not used. Here, the cap 3 comprises a recess forming a first spatial region as shown in FIGS.
Further, a second terminal in which the connection terminal is disposed adjacent to the concave portion.
Another concave portion is formed which forms the spatial region of FIG. For this reason, when it is joined to the flat plate-shaped header 1, first and second space regions are formed as shown in FIGS.

【0019】上記構成において、ヘッダー1の面上に突
出する接続端子5の端部の高さはおよそ数百μm(例え
ば100から300μmぐらい)である。この端子5上
に約25μm径の接続ワイヤ6を接続する。上記第2の
空間領域の高さはなるべく低いほうがよいので、上記図
1の構成では、リング状板2の厚みは各種設計条件によ
って多少異なるが、数百μm以内とする。このサイズ
は、図3の場合は凸状部の高さ、図4の場合は上記第2
の空間領域に対応する凹部の深さに対応する。
In the above configuration, the height of the end of the connection terminal 5 protruding above the surface of the header 1 is about several hundred μm (for example, about 100 to 300 μm). A connection wire 6 having a diameter of about 25 μm is connected to the terminal 5. Since the height of the second space region is preferably as low as possible, in the configuration of FIG. 1, the thickness of the ring-shaped plate 2 is slightly different depending on various design conditions, but is set within several hundred μm. This size is the height of the convex portion in FIG. 3 and the second height in FIG.
Corresponds to the depth of the concave portion corresponding to the spatial region.

【0020】上記端子5のヘッダー面からの高さは、高
周波回路上のワイヤ6の接続部の高さより低くすること
が望ましい。こうするとワイヤボンダによるワイヤ形成
のとき、ワイヤ6が山形にならず、ほぼ直線状に近くす
ることができる。
It is desirable that the height of the terminal 5 from the header surface be lower than the height of the connection portion of the wire 6 on the high frequency circuit. In this case, when forming the wire by the wire bonder, the wire 6 can be made almost straight without being mountain-shaped.

【0021】遮断周波数が約30GHzの場合、一例を
示すと、ヘッダー1の平面形状が、6.0mm×18.
0mmの場合、従来の高周波回路搭載可能エリア8は
2.6mm×15.2mmである。これに対し、本発明
を適用すると、高周波回路搭載エリア8はおよそ4.0
mm×15.2mmとなる。
When the cutoff frequency is about 30 GHz, for example, the plane shape of the header 1 is 6.0 mm × 18.
In the case of 0 mm, the conventional high-frequency circuit mountable area 8 is 2.6 mm × 15.2 mm. On the other hand, when the present invention is applied, the high-frequency circuit mounting area 8 is approximately 4.0.
mm × 15.2 mm.

【0022】上述の構成を作製する場合、ヘッダー1、
リング状板2、キャップ3のそれぞれの間の接合は公知
の手段、例えばシーム溶接、レーザ溶接、はんだ付け、
導電性接着剤などが利用できる。またヘッダー1に凸状
部(つまり凹状部)を形成するのは、切削や鋳造などの
公知手段を用いることができる。またキャップ3に凹状
部を形成するのは金型によるプレス加工などの公知手段
を使用できる。
In the case of manufacturing the above structure, the header 1,
Joining between each of the ring-shaped plate 2 and the cap 3 is performed by known means, for example, seam welding, laser welding, soldering,
A conductive adhesive or the like can be used. In order to form the convex portion (that is, the concave portion) on the header 1, known means such as cutting or casting can be used. In order to form the concave portion in the cap 3, known means such as press working with a mold can be used.

【0023】接続端子5はガラス端子構造になってお
り、該端子はガラス部を介して導電性ヘッダー1から絶
縁される。
The connection terminal 5 has a glass terminal structure, and the terminal is insulated from the conductive header 1 via a glass portion.

【0024】[0024]

【発明の効果】以上のように、本発明の電子回路パッケ
ージは、該パッケージ内の高周波回路に対応する領域に
接続端子を配置せず、この領域に隣接する別の領域を形
成し、ここに接続端子を配置したので、遮断周波数を下
げることなく、高周波回路を構成する半導体や薄膜基板
等の搭載面積をより広くすることができる。
As described above, in the electronic circuit package of the present invention, the connection terminal is not arranged in the area corresponding to the high-frequency circuit in the package, but another area adjacent to this area is formed. Since the connection terminals are arranged, the mounting area of the semiconductor, the thin film substrate, and the like forming the high-frequency circuit can be increased without lowering the cutoff frequency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の構成例を示す電子回路パッケージのヘ
ッダー部の平面図。
FIG. 1 is a plan view of a header portion of an electronic circuit package showing a configuration example of the present invention.

【図2】(a)、(b)は図1の電子回路パッケージの
それぞれ異なる部分の断面図。
FIGS. 2A and 2B are cross-sectional views of different portions of the electronic circuit package of FIG. 1;

【図3】本発明の他の構成を示す断面図。FIG. 3 is a sectional view showing another configuration of the present invention.

【図4】本発明の他の構成を示す断面図。FIG. 4 is a sectional view showing another configuration of the present invention.

【図5】従来の電子回路パッケージを示す平面図。FIG. 5 is a plan view showing a conventional electronic circuit package.

【図6】(a)、(b)は図5の電子回路パッケージの
それぞれ異なる部分の断面図。
6A and 6B are cross-sectional views of different portions of the electronic circuit package of FIG.

【符号の説明】[Explanation of symbols]

1 ヘッダー 2 リング状板 3 キャップ 4 高周波回路 5 接続端子 8 高周波回路搭載可能エリア DESCRIPTION OF SYMBOLS 1 Header 2 Ring-shaped plate 3 Cap 4 High frequency circuit 5 Connection terminal 8 Area where high frequency circuit can be mounted

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 ヘッダーと該ヘッダーの一方の面に接合
するキャップを備え、これらが接合されるとき該ヘッダ
ー中央部とキャップの間に電子回路に対応する第1の空
間領域が形成される電子回路パッケージにおいて、前記
ヘッダー面に配置される接続端子を収容し、かつヘッダ
ー面からの高さが前記第1の空間領域より低い第2の空
間領域を備えることを特徴とする電子回路パッケージ。
An electronic device comprising a header and a cap joined to one surface of the header, wherein a first space region corresponding to an electronic circuit is formed between the header center portion and the cap when they are joined. An electronic circuit package, comprising: a circuit package having a second space region that accommodates connection terminals arranged on the header surface and that is lower in height from the header surface than the first space region.
【請求項2】 前記第2の空間領域は前記第1の空間領
域と隣接して配置される請求項1記載の電子回路パッケ
ージ。
2. The electronic circuit package according to claim 1, wherein the second space region is disposed adjacent to the first space region.
【請求項3】 前記第2の空間領域は各接続端子ごとに
形成される請求項1または2記載の電子回路パッケー
ジ。
3. The electronic circuit package according to claim 1, wherein the second space region is formed for each connection terminal.
【請求項4】 前記ヘッダーとキャップは所定の厚みの
導電性部材を介して接合される請求項1、2または3記
載の電子回路パッケージ。
4. The electronic circuit package according to claim 1, wherein the header and the cap are joined via a conductive member having a predetermined thickness.
【請求項5】 前記導電性部材は前記ヘッダー面上の外
縁部に配置される請求項1または2記載の電子回路パッ
ケージ。
5. The electronic circuit package according to claim 1, wherein the conductive member is disposed at an outer edge on the header surface.
【請求項6】 前記導電性部材は前記ヘッダー面の第1
及び第2の空間領域に対応する面を除いた面部分に配置
される請求項1、2または3記載の電子回路パッケー
ジ。
6. The header according to claim 1, wherein the conductive member is provided on a first surface of the header surface.
4. The electronic circuit package according to claim 1, wherein the electronic circuit package is arranged on a surface portion excluding a surface corresponding to the second spatial region.
【請求項7】 第1の空間領域は平面形状と断面が矩形
である請求項1、2または3記載の電子回路パッケー
ジ。
7. The electronic circuit package according to claim 1, wherein the first space region has a planar shape and a rectangular cross section.
【請求項8】 前記ヘッダー面上の接続端子の高さは該
ヘッダー面に搭載される電子回路上の接続ワイヤ取り付
け位置より低い請求項1記載の電子回路パッケージ。
8. The electronic circuit package according to claim 1, wherein a height of the connection terminal on the header surface is lower than a connection wire mounting position on an electronic circuit mounted on the header surface.
【請求項9】 前記キャップと接合するヘッダー面部分
はヘッダー面中央部よりも凸状になっている請求項1ま
たは2記載の電子回路パッケージ。
9. The electronic circuit package according to claim 1, wherein a header surface portion to be joined to the cap is more convex than a central portion of the header surface.
【請求項10】 前記凸状部は前記ヘッダー面の外縁部
に形成される請求項9記載の電子回路パッケージ。
10. The electronic circuit package according to claim 9, wherein the convex portion is formed at an outer edge of the header surface.
【請求項11】 前記凸状部は前記ヘッダー面の第1及
び第2の空間領域に対応する面を除いた面部分である請
求項9記載の電子回路パッケージ。
11. The electronic circuit package according to claim 9, wherein the convex portion is a surface portion excluding a surface corresponding to the first and second spatial regions of the header surface.
【請求項12】 前記キャップは前記ヘッダーに接合す
る面と、前記第1の空間領域に相当する凹部と第2の空
間領域に相当する凹部が形成されており、該ヘッダーに
接合する面は前記ヘッダー面の外縁部と接合する請求項
1または2記載の電子回路パッケージ。
12. The cap has a surface joined to the header, a concave portion corresponding to the first space region and a concave portion corresponding to the second space region, and the surface joined to the header is 3. The electronic circuit package according to claim 1, wherein the electronic circuit package is joined to an outer edge of the header surface.
【請求項13】 前記キャップは前記ヘッダーに接合す
る面と、前記第1の空間領域に相当する凹部と第2の空
間領域に相当する凹部が形成されており、該ヘッダーに
接合する面は前記ヘッダー面の第1及び第2の空間領域
に対応する面を除いた面部分と接合する請求項1、2ま
たは3記載の電子回路パッケージ。
13. The cap has a surface joined to the header, a concave portion corresponding to the first space region, and a concave portion corresponding to the second space region, wherein the surface joined to the header is The electronic circuit package according to claim 1, 2 or 3, wherein the electronic circuit package is joined to a surface portion of the header surface excluding a surface corresponding to the first and second spatial regions.
JP33132999A 1999-11-22 1999-11-22 Electronic circuit package Expired - Fee Related JP3391018B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33132999A JP3391018B2 (en) 1999-11-22 1999-11-22 Electronic circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33132999A JP3391018B2 (en) 1999-11-22 1999-11-22 Electronic circuit package

Publications (2)

Publication Number Publication Date
JP2001148439A true JP2001148439A (en) 2001-05-29
JP3391018B2 JP3391018B2 (en) 2003-03-31

Family

ID=18242475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33132999A Expired - Fee Related JP3391018B2 (en) 1999-11-22 1999-11-22 Electronic circuit package

Country Status (1)

Country Link
JP (1) JP3391018B2 (en)

Also Published As

Publication number Publication date
JP3391018B2 (en) 2003-03-31

Similar Documents

Publication Publication Date Title
US10978379B2 (en) Semiconductor device with island and associated leads
KR950012921B1 (en) Plastic mold semiconductor device
JP4623850B2 (en) High frequency semiconductor element storage package and its mounting structure
US6710431B2 (en) Semiconductor device and lead frame used therefor
JP7049500B2 (en) Substrate for mounting semiconductor devices and semiconductor devices
JPH06232287A (en) Hybrid ic
US7067743B2 (en) Transmission line and device including the same
KR100264924B1 (en) Small size semiconductor package and method for manufacturing a lead frame for use in a semiconductor package
JP2000236045A (en) High-frequency package
EP1130642A1 (en) High frequency module
JP2001148439A (en) Electronic circuit package
EP3993024A1 (en) Electronic component housing package, electronic device, and electronic module
JP3178452B2 (en) Package for semiconductor device and its mounting structure
JPH03177055A (en) Substrate for mounting semiconductor element
JP2001257415A (en) Optical semiconductor device
KR20000011229A (en) Semiconductor device
US20220028750A1 (en) Electronic component module
JP2009135269A (en) Package for optical semiconductor element and optical semiconductor device
JPH0720919Y2 (en) Package for microwave integrated circuit
US10340224B2 (en) Microwave and millimeter wave package
JPH10163376A (en) Semiconductor device for high-frequency power
JPH04243302A (en) High frequency plane circuit module
JP5847392B2 (en) module
KR20200131522A (en) Internally matched semiconductor package
JP2000058714A (en) Carrier for microwave semiconductor element and matching circuit board and microwave semiconductor device mounted thereon

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021217

LAPS Cancellation because of no payment of annual fees