JP2001144022A - Producing method for semiconductor device - Google Patents
Producing method for semiconductor deviceInfo
- Publication number
- JP2001144022A JP2001144022A JP32433199A JP32433199A JP2001144022A JP 2001144022 A JP2001144022 A JP 2001144022A JP 32433199 A JP32433199 A JP 32433199A JP 32433199 A JP32433199 A JP 32433199A JP 2001144022 A JP2001144022 A JP 2001144022A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- oxide film
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、フォトダイオード
及び回路内蔵受光素子に関し、特に短波長光を検出する
ために使われるフォトダイオードの光感度を改善するた
めの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodiode and a photodetector with a built-in circuit, and more particularly to a method for improving the light sensitivity of a photodiode used for detecting short-wavelength light.
【0002】[0002]
【従来の技術】図3は、従来の製造方法による半導体装
置を示す工程順模式的断面図である。図3(a)におい
て、N型半導体基板11上に、厚いシリコン酸化膜12
と薄いシリコン酸化膜13を形成する。その後、図3
(b)に示すように、不純物であるBもしくはBF2を
薄いシリコン膜13を通してN型半導体基板11中に拡
散してP型拡散層14を形成してpn接合型のダイオー
ドを形成する。2. Description of the Related Art FIG. 3 is a schematic sectional view showing a semiconductor device according to a conventional manufacturing method in the order of steps. In FIG. 3A, a thick silicon oxide film 12 is formed on an N-type semiconductor substrate 11.
Then, a thin silicon oxide film 13 is formed. Then, FIG.
As shown in (b), B or BF2 as an impurity is diffused into the N-type semiconductor substrate 11 through the thin silicon film 13 to form a P-type diffusion layer 14, thereby forming a pn junction type diode.
【0003】このようなフォトダイオードは、たとえば
光ピックアップの信号検出用素子として従来から用いら
れている。柴外光から赤外光までの比較的広い波長範囲
を検出する場合には、pn接合型のSiフォトダイオー
ドが使われている。pn接合型のSiフォトダイオード
は簡便で安価であり、広く用いられている。通常、pn
接合を形成するための不純物導入には、図3のようにイ
オン注入が多く使われる。[0003] Such a photodiode is conventionally used, for example, as a signal detecting element of an optical pickup. To detect a relatively wide wavelength range from outside light to infrared light, a pn junction type Si photodiode is used. A pn junction type Si photodiode is simple, inexpensive, and widely used. Usually pn
Ion implantation is often used to introduce impurities for forming a junction as shown in FIG.
【0004】[0004]
【発明が解決しようとする課題】これまでのpn接合型
のSiフォトダイオードの受光感度特性は400nm以
下の短波長側で低下しており、短波長光に適用するには
問題がある。本発明の目的は、Siフォトダイオードの
光感度を、400nm以下の短波長域においても高い光
感度を有する、短波長光に適したフォトダイオードとそ
の製造方法を提供することである。The light receiving sensitivity characteristics of the conventional pn junction type Si photodiode are reduced on the short wavelength side of 400 nm or less, and there is a problem in application to short wavelength light. An object of the present invention is to provide a photodiode suitable for short wavelength light, which has high photosensitivity even in a short wavelength region of 400 nm or less, and a method of manufacturing the same.
【0005】[0005]
【発明を解決するための手段】本発明では、単結晶シリ
コンへの不純物拡散を、多結晶シリコンと薄い酸化膜を
用いコントロールするようにした。According to the present invention, impurity diffusion into single crystal silicon is controlled by using polycrystalline silicon and a thin oxide film.
【0006】[0006]
【発明の実施の形態】以下に本発明の実施例を図面に基
づいて説明する。図面においては、簡単のため、各々の
層の厚みは誇張して示してある。図1は本発明の製造方
法による半導体装置の一実施例を示す工程順模式的断面
図である。Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the thickness of each layer is exaggerated for simplicity. FIG. 1 is a schematic cross-sectional view in the order of steps showing one embodiment of a semiconductor device according to the manufacturing method of the present invention.
【0007】図1(a)のように、シリコン半導体基板
1、例えばN型の導電型で2〜4Ω・cmの抵抗率のシ
リコン半導体基板上の一部に、Locos酸化膜と呼ば
れる厚い酸化膜2が形成されている。なお、厚い酸化膜
2は本発明においては本質的な部分ではない。無くても
かまわない。厚い酸化膜2が形成されていないシリコン
半導体基板表面領域3に、薄い酸化膜4を形成する。こ
の薄い酸化膜4の形成方法は、熱酸化であってもCVD
による酸化膜堆積でも、あるいは薬液による化学的なシ
リコン表面酸化でもかまわない。As shown in FIG. 1A, a thick oxide film called Locos oxide film is formed on a part of a silicon semiconductor substrate 1, for example, a silicon semiconductor substrate of N type conductivity having a resistivity of 2 to 4 Ω · cm. 2 are formed. The thick oxide film 2 is not an essential part in the present invention. You don't have to. A thin oxide film 4 is formed on the silicon semiconductor substrate surface region 3 where the thick oxide film 2 is not formed. This thin oxide film 4 can be formed by CVD even if it is thermally oxidized.
An oxide film may be deposited on the silicon surface, or a chemical oxidation of the silicon surface may be performed using a chemical solution.
【0008】薬液とは、たとえば熱硝酸等である。酸化
膜の膜厚は、好ましくは0.5nm〜30nmとする
が、得ようとする接合の深さ等により任意に選択でき
る。次に図1(b)に示したように、薄い酸化膜4形成
後、多結晶シリコン層5をCVD法によって堆積させ
る。多結晶シリコン層5の膜厚は5nm〜500nm
で、好ましくは5nm〜100nmである。ここで、多
結晶シリコン層の膜質によっては、短波長光が吸収され
易いことがあるので、その場合は膜厚を薄くすると改善
できる。そのときの膜厚は、5nm〜10nmである。The chemical is, for example, hot nitric acid. The thickness of the oxide film is preferably 0.5 nm to 30 nm, but can be arbitrarily selected depending on the junction depth to be obtained. Next, as shown in FIG. 1B, after forming the thin oxide film 4, a polycrystalline silicon layer 5 is deposited by a CVD method. The thickness of the polycrystalline silicon layer 5 is 5 nm to 500 nm.
And preferably 5 nm to 100 nm. Here, depending on the film quality of the polycrystalline silicon layer, short-wavelength light may be easily absorbed. In such a case, improvement can be made by reducing the film thickness. The film thickness at that time is 5 nm to 10 nm.
【0009】次に図1(c)のように、多結晶シリコン
層5に不純物導入をおこなう。例えばB(ボロン)ある
いはBF2をイオン注入する。この時、イオン注入によ
って打ち込まれた不純物が多結晶シリコン層5および、
薄いシリコン酸化膜4を突き抜けて、シリコン半導体基
板1にまで到達しないような注入エネルギーに設定して
イオン注入を行うことが重要である。また、多結晶シリ
コン層5中の不純物濃度は、1×1018atoms/c
m3〜1×1021atoms/cm3に設定しておくこと
が望ましい。また、不純物の導入は、イオン注入に限ら
ない。多結晶シリコン層堆積と同時に不純物を導入した
ドープト多結晶シリコンを用いてもよい。Next, as shown in FIG. 1C, impurities are introduced into the polycrystalline silicon layer 5. For example, B (boron) or BF2 is ion-implanted. At this time, the impurity implanted by the ion implantation contains polycrystalline silicon layer 5 and
It is important to perform ion implantation at a setting implantation energy that does not penetrate the thin silicon oxide film 4 and reach the silicon semiconductor substrate 1. The impurity concentration in the polycrystalline silicon layer 5 is 1 × 10 18 atoms / c.
It is desirable to set m 3 to 1 × 10 21 atoms / cm 3 . Further, the introduction of impurities is not limited to ion implantation. Doped polycrystalline silicon doped with impurities may be used simultaneously with the deposition of the polycrystalline silicon layer.
【0010】次に図1(d)のように、多結晶シリコン
層5のパターニングをおこない、一部の多結晶シリコン
を除去する。次に、図2(e)に示したように、パター
ニングされた多結晶シリコン6中の不純物をシリコン中
に拡散させる。B(ボロン)はその性質上、多結晶シリ
コン層からシリコン酸化膜に容易に取り込まれやすく、
薄い酸化膜であれば、酸化膜〜単結晶シリコン界面にも
容易に到達するために、このときの拡散条件は、熱拡散
炉による拡散では700℃〜900℃程度の低温で行う
のが良い。基本的にこの不純物拡散は、この程度の温度
で十分であるので、特別な拡散工程を行わず、後にデバ
イス形成(層間絶縁膜および配線等)について行われる
熱工程のみでも可能である。また、RTA装置(ランプ
アニール装置)による拡散を行ってもよい。この時の温
度は800℃〜1050℃とする。Next, as shown in FIG. 1D, the polycrystalline silicon layer 5 is patterned to remove a part of the polycrystalline silicon. Next, as shown in FIG. 2E, impurities in the patterned polycrystalline silicon 6 are diffused into the silicon. Due to its properties, B (boron) is easily taken into the silicon oxide film from the polycrystalline silicon layer,
Since a thin oxide film easily reaches the interface between the oxide film and the single crystal silicon, the diffusion condition at this time is preferably set at a low temperature of about 700 ° C. to 900 ° C. in the case of diffusion using a thermal diffusion furnace. Basically, the impurity diffusion at this temperature is sufficient, so that a special diffusion step is not performed, and only a thermal step performed later on device formation (interlayer insulating film, wiring, etc.) is possible. Further, diffusion may be performed by an RTA apparatus (lamp annealing apparatus). The temperature at this time is 800 ° C. to 1050 ° C.
【0011】結果として、浅いP型拡散層7が形成され
る。次に、図2(f)に示したように、パターニングさ
れた多結晶シリコン6をマスクとして、P型の不純物を
イオン注入によって打ち込み、深いP型拡散層8が形成
される。以上ここでは、N型基板にP型の不純物を導入
する場合を記述したが、導電型についてはP型、N型を
逆にしてもこの発明は成り立つ。ただし、P型基板にN
型の不純物を導入する際には、シリコン酸化膜の膜厚
は、0.5nm〜5nmとするべきである。また、拡散
温度は、拡散炉による熱拡散のとき800℃〜1000
℃、RTAによる拡散のときは、900℃〜1100℃
とすると良い。As a result, a shallow P-type diffusion layer 7 is formed. Next, as shown in FIG. 2F, a P-type impurity is implanted by ion implantation using the patterned polycrystalline silicon 6 as a mask to form a deep P-type diffusion layer 8. Although the case where the P-type impurity is introduced into the N-type substrate has been described above, the present invention can be realized even if the P-type and the N-type are reversed for the conductivity type. However, N
When introducing a type impurity, the thickness of the silicon oxide film should be 0.5 nm to 5 nm. The diffusion temperature is 800 ° C. to 1000 ° C. in the case of thermal diffusion using a diffusion furnace.
900 ° C to 1100 ° C for diffusion by RTA
It is good to
【0012】また、前述した多結晶シリコンは不純物拡
散の後、除去する場合もある。また、上述した“半導体
基板”は、当然のことながらN型あるいはP型のエピタ
キシャル層に置き換えることも可能である。以上のよう
な工程によって、簡便な方法で単結晶シリコン中に浅い
接合を形成でき、その結果、短波長光に対して高感度な
フォトダイオードが実現される。The above-mentioned polycrystalline silicon may be removed after the impurity diffusion. Further, the above-mentioned “semiconductor substrate” can of course be replaced with an N-type or P-type epitaxial layer. Through the steps described above, a shallow junction can be formed in single-crystal silicon by a simple method, and as a result, a photodiode with high sensitivity to short-wavelength light is realized.
【0013】[0013]
【発明の効果】この発明によれば、pn接合を有し、p
n接合により形成された空乏層内に発生した光キャリア
により光検出をおこなうフォトダイオードにおいて、単
結晶シリコンとその上に形成したシリコン酸化膜と、さ
らにその上の多結晶シリコン層によって、前記pn接合
を形成することにより、浅い接合を実現することがで
き、短波長光の検出感度を高める効果がある。According to the present invention, there is provided a pn junction,
In a photodiode in which photodetection is performed by photocarriers generated in a depletion layer formed by an n-junction, the pn junction is formed by single-crystal silicon, a silicon oxide film formed thereon, and a polycrystalline silicon layer thereon. Is formed, a shallow junction can be realized, and there is an effect of increasing the detection sensitivity of short-wavelength light.
【図1】本発明のフォトダイオードの一実施例の製造方
法を示した工程順断面図である。FIG. 1 is a cross-sectional view illustrating a method of manufacturing a photodiode according to an embodiment of the present invention in the order of steps.
【図2】本発明のフォトダイオードの一実施例の製造方
法を示した工程順断面図である。FIG. 2 is a cross-sectional view illustrating a method of manufacturing a photodiode according to an embodiment of the present invention in the order of steps.
【図3】従来のフォトダイオードの製造方法の工程を示
した工程順断面図である。FIG. 3 is a process order sectional view showing a process of a conventional photodiode manufacturing method.
1 N型基板 2 厚い酸化膜 3 薄い酸化膜領域 4 多結晶シリコン層 6 多結晶シリコン 7 浅いP型拡散層 8 深いP型拡散層 Reference Signs List 1 N-type substrate 2 Thick oxide film 3 Thin oxide film region 4 Polycrystalline silicon layer 6 Polycrystalline silicon 7 Shallow P-type diffusion layer 8 Deep P-type diffusion layer
Claims (7)
上の特定の領域に多結晶シリコン層を形成する工程と、
前記多結晶シリコン層中に不純物をドーピングして第2
導電型の多結晶シリコン層とする工程と、前記第2導電
型多結晶シリコン層中の不純物を、前記半導体基板層中
に拡散させることによって、接合を形成することを特徴
とする半導体装置の製造方法。A step of forming a polycrystalline silicon layer in a specific region on a substrate layer made of a semiconductor material of a first conductivity type;
Doping impurities into the polycrystalline silicon layer to form a second
Forming a junction by forming a conductive-type polycrystalline silicon layer and diffusing impurities in the second conductive-type polycrystalline silicon layer into the semiconductor substrate layer. Method.
方法はイオン注入であることを特徴とする請求項1記載
の半導体装置の製造方法。2. The method according to claim 1, wherein the method of introducing impurities into the polycrystalline silicon layer is ion implantation.
100nmであることを特徴とする請求項1記載の半導
体装置の製造方法。3. The polycrystalline silicon layer has a thickness of 5 nm to 3 nm.
2. The method according to claim 1, wherein the thickness is 100 nm.
2導電型の多結晶シリコン層との間に絶縁膜を形成して
おくことを特徴とする請求項1記載の半導体装置の製造
方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein an insulating film is formed between said first conductive type semiconductor substrate layer and said second conductive type polycrystalline silicon layer. Method.
2導電型の多結晶シリコン層との間の前記絶縁膜はシリ
コン酸化膜であることを特徴とする請求項4記載の半導
体装置の製造方法。5. The semiconductor device according to claim 4, wherein said insulating film between said first conductive type semiconductor substrate layer and said second conductive type polycrystalline silicon layer is a silicon oxide film. Manufacturing method.
nmであることを特徴とする請求項5記載の半導体装置
の製造方法。6. The silicon oxide film has a thickness of 0.5 nm to 30 nm.
6. The method for manufacturing a semiconductor device according to claim 5, wherein
前記第2導電型多結晶シリコン層中の不純物を、前記第
1導電型の半導体基板層中に拡散させた後、除去される
ことを特徴とする請求項1記載の半導体装置の製造方
法。7. The polycrystalline silicon layer of the second conductivity type,
2. The method of manufacturing a semiconductor device according to claim 1, wherein impurities in the second conductivity type polycrystalline silicon layer are diffused into the first conductivity type semiconductor substrate layer and then removed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32433199A JP2001144022A (en) | 1999-11-15 | 1999-11-15 | Producing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32433199A JP2001144022A (en) | 1999-11-15 | 1999-11-15 | Producing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001144022A true JP2001144022A (en) | 2001-05-25 |
Family
ID=18164602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32433199A Pending JP2001144022A (en) | 1999-11-15 | 1999-11-15 | Producing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001144022A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009131111A1 (en) * | 2008-04-25 | 2009-10-29 | 株式会社アルバック | Solar cell manufacturing method, solar cell manufacturing apparatus, and solar cell |
JP2018026536A (en) * | 2016-08-09 | 2018-02-15 | エスアイアイ・セミコンダクタ株式会社 | Method of manufacturing semiconductor device |
CN107706264A (en) * | 2016-08-09 | 2018-02-16 | 精工半导体有限公司 | The manufacture method of semiconductor device |
-
1999
- 1999-11-15 JP JP32433199A patent/JP2001144022A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009131111A1 (en) * | 2008-04-25 | 2009-10-29 | 株式会社アルバック | Solar cell manufacturing method, solar cell manufacturing apparatus, and solar cell |
JPWO2009131111A1 (en) * | 2008-04-25 | 2011-08-18 | 株式会社アルバック | SOLAR CELL MANUFACTURING METHOD, SOLAR CELL MANUFACTURING DEVICE, AND SOLAR CELL |
US8198115B2 (en) | 2008-04-25 | 2012-06-12 | Ulvac, Inc. | Solar cell, and method and apparatus for manufacturing the same |
JP2018026536A (en) * | 2016-08-09 | 2018-02-15 | エスアイアイ・セミコンダクタ株式会社 | Method of manufacturing semiconductor device |
CN107706264A (en) * | 2016-08-09 | 2018-02-16 | 精工半导体有限公司 | The manufacture method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH0287684A (en) | Integrated pin photo detector and method | |
JPH07162024A (en) | Semiconductor ultraviolet sensor | |
JPH0395942A (en) | Method of forming junction with fewdefects in semiconductor material | |
JP3975515B2 (en) | Semiconductor device having light receiving element and manufacturing method thereof | |
CN100449795C (en) | Photodiode and method of fabricating the same | |
JP3193287B2 (en) | Solar cell | |
JP2001144022A (en) | Producing method for semiconductor device | |
JP2007317975A (en) | Optical semiconductor device | |
JPH01274468A (en) | Manufacture of solid-state image sensing device | |
TWI286357B (en) | Photodetector circuits | |
JPH09148617A (en) | Optical semiconductor device | |
JPS61141176A (en) | Semiconductor photodetecting device | |
JP2940818B2 (en) | Optical semiconductor device and its manufacturing method | |
US11164987B2 (en) | Si—Ge—Si phototransistor | |
JP2620655B2 (en) | Optical semiconductor device | |
JPS6174378A (en) | Manufacture of photosensor by simultaneous formation of shallow junction and bsf under infrated rays | |
JP2657119B2 (en) | Optical semiconductor device | |
JP3407508B2 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
JPH04151874A (en) | Semiconductor device | |
JPH01205565A (en) | Optical semiconductor device and its manufacture | |
JPH11103042A (en) | Manufacturing solid state image sensing device and semiconductor substrate therefor | |
JP4582111B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH07162025A (en) | Semiconductor ultraviolet sensor | |
JP3553715B2 (en) | Optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |