JP2001125836A - Method and circuit for protecting cmos ram data in computer system with low battery power - Google Patents
Method and circuit for protecting cmos ram data in computer system with low battery powerInfo
- Publication number
- JP2001125836A JP2001125836A JP30470799A JP30470799A JP2001125836A JP 2001125836 A JP2001125836 A JP 2001125836A JP 30470799 A JP30470799 A JP 30470799A JP 30470799 A JP30470799 A JP 30470799A JP 2001125836 A JP2001125836 A JP 2001125836A
- Authority
- JP
- Japan
- Prior art keywords
- power
- unit
- computer system
- battery
- powered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の属する技術分野】本発明はコンピュータテクノ
ロジに関し、特に、ＣＭＯＳＲＡＭ（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｔｏｒ Ｒａｍｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）を駆動するために使用されるバッテリユニットが動
作レベル以下であるとき、ＩＢＭ互換機（以下「ＰＣ」
という）のようなコンピュータシステム内のＣＭＯＳＲ
ＡＭユニットに格納されているデータを保護するための
方法と回路に関する。[0001] 1. Field of the Invention [0002] The present invention relates to computer technology, and in particular, to a CMOS RAM (Complete).
nary Metal-Oxide Semiconductor
dutor Ramdom Access Memor
y) when the battery unit used to drive it is below the operating level, an IBM compatible machine (hereinafter “PC”)
CMOSR in a computer system such as
The present invention relates to a method and a circuit for protecting data stored in an AM unit.
【従来の技術】ＣＭＯＳＲＡＭは、ＣＭＯＳテクノロジ
を利用して製造された揮発性のメモリであり、消費電力
が少ないという特徴を持ち、ＰＣ内のＢＩＯＳ（Ｂａｓ
ｉｃＩｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）セット
アップデータやリアルタイムクロックのための記憶手段
として広く使われている。ＰＣ内のＣＭＯＳＲＡＭユニ
ットは一般的に１２８から２５６バイトの容量を持つ。
ＰＣ内で、ＣＭＯＳＲＡＭは一般的に、ＰＣがパワーオ
ンされるときは主電源に、ＰＣがパワーオフされるとき
はバッテリユニットによって駆動されるという方法で、
主電源とバッテリユニットのふたつの電源によって択一
的に駆動されている。バッテリユニットは一般的に再充
電できない。環境保護のため、ＵＳ規格は、ＰＣ内のＣ
ＭＯＳＲＡＭ用バッテリとしてリチウムバッテリの使用
を定めた。ＰＣがパワーオフされるとき、まだバッテリ
によって駆動されているので、ＣＭＯＳＲＡＭに格納さ
れているデータは依然として維持され得る。ＰＣがパワ
ーオンされるとき、ＣＭＯＳＲＡＭが接続される電源
は、バッテリパワーを保つために、バッテリから主電源
に代わる。図１は、ＰＣ内にあるＣＭＯＳＲＡＭユニッ
ト１００のための一般的な電源システムを示すブロック
図である。図示されるように、ＣＭＯＳＲＡＭ１００
は、第１ダイオードＤ１を経由してＰＣの主電源Ｖｃｃ
に、また第２ダイオードＤ２を経由してバッテリユニッ
トに接続されている。バッテリユニットは、一般的に、
バッテリパワーＶＢＡＴを供給する、再充電できないリ
チウムバッテリユニットであり、ＶＢＡＴはＶｃｃより
小さい。ＰＣがパワーオンされるとき、メインパワーＶ
ｃｃがＣＭＯＳＲＡＭ１００にかかる。この場合、Ｖｃ
ｃがＶＢＡＴよりも大きいので、第２ダイオードＤ２は
逆バイアスされる。そして、バッテリ電圧ＶＢＡＴは第
２ダイオードＤ２によって不使用状態になる。しかし、
ＰＣがパワーオフされるとき、第２ダイオードＤ２は順
バイアスされ、バッテリ電圧ＶＢＡＴがＣＭＯＳＲＡＭ
１００にかかる。しかし、このシステムのひとつの欠点
は、バッテリユニットが再充電できなく、したがって、
時間とともに消費されるということである。バッテリパ
ワーが動作レベル以下になれば、新しいものと交換しな
ければならない。このとき、ＣＭＯＳＲＡＭ１００に格
納されているデータは永久に失われてしまう。よって、
古いバッテリを交換するとき、毎回、ユーザはＰＣを以
前のセッティングに直さなければならない。これはユー
ザにとってとても不便であり、データを永久に失う可能
性もある。最新のＰＣでは、ＣＭＯＳＲＡＭはＢＩＯＳ
セッティングデータに加えて、オペレーションシステム
（以下「ＯＳ」という）の重要な初期設定データを格納
するためにも使われている。したがって、ＣＭＯＳＲＡ
Ｍに格納されているデータが失われると、ＰＣの働きを
もとに戻すことは非常に困難になる。2. Description of the Related Art A CMOS RAM is a volatile memory manufactured using CMOS technology, has a feature of low power consumption, and has a BIOS (Bas) in a PC.
icInput Output System) is widely used as storage means for setup data and a real-time clock. The CMOS RAM unit in the PC generally has a capacity of 128 to 256 bytes.
Within a PC, CMOS RAM is typically driven by a mains supply when the PC is powered on and by a battery unit when the PC is powered off,
It is selectively driven by two power supplies, a main power supply and a battery unit. Battery units generally cannot be recharged. To protect the environment, the US standard complies with C
The use of a lithium battery as a MOSRAM battery has been determined. When the PC is powered off, the data stored in the CMOS RAM can still be maintained because it is still powered by the battery. When the PC is powered on, the power supply to which the CMOS RAM is connected is replaced by a main power supply from a battery to maintain battery power. FIG. 1 is a block diagram showing a general power supply system for a CMOS RAM unit 100 in a PC. As shown, the CMOSRAM 100
Is the main power supply Vcc of the PC via the first diode D1.
And via a second diode D2 to the battery unit. Battery units are generally
A non-rechargeable lithium battery unit that supplies battery power VBAT, where VBAT is less than Vcc. When the PC is powered on, the main power V
cc is applied to the CMOSRAM100. In this case, Vc
Since c is greater than VBAT, the second diode D2 is reverse biased. Then, the battery voltage VBAT is brought into an unused state by the second diode D2. But,
When PC is powered off, the second diode D2 is forward biased and the battery voltage VBAT is
It costs 100. However, one disadvantage of this system is that the battery unit cannot be recharged, thus
It is consumed over time. If the battery power falls below the operating level, it must be replaced with a new one. At this time, the data stored in the CMOSRAM 100 is permanently lost. Therefore,
Each time the old battery is replaced, the user must reset the PC to the previous setting. This is very inconvenient for the user and can result in permanent loss of data. In the latest PC, CMOSRAM is BIOS
In addition to the setting data, it is also used to store important initial setting data of an operation system (hereinafter referred to as “OS”). Therefore, CMOSRA
If the data stored in M is lost, it is very difficult to restore the operation of the PC.
【発明が解決しようとする課題】本発明の目的は、シス
テムバッテリが動作レベル以下であるとき、ＣＭＯＳＲ
ＡＭデータが失われないように、低いのバッテリパワー
でコンピュータシステム内のＣＭＯＳＲＡＭデータを保
護するための方法と回路を提供することにある。本発明
の前述および他の目的に従って、コンピュータシステム
内のＣＭＯＳＲＡＭデータを保護するための方法と回路
を提供する。SUMMARY OF THE INVENTION It is an object of the present invention to provide a CMOSR when the system battery is below operating levels.
It is an object of the present invention to provide a method and circuit for protecting CMOS RAM data in a computer system with low battery power so that AM data is not lost. In accordance with the foregoing and other objects of the present invention, there is provided a method and circuit for protecting CMOS RAM data in a computer system.
【課題を解決するための手段】本発明の方法によって、
ＰＣがパワーオフされるとき、バッテリユニットのパワ
ーレベルが動作レベル以下であるか否かが検出され、動
作レベル以下であれば、ＰＣのメインパワーがターンオ
ンされ、ＣＭＯＳＲＡＭユニットに格納されているデー
タがハードディスクのようなバックアップデータストレ
ージユニットに移動され、その後、再びメインパワーが
ターンオンされる。次にＰＣがパワーオンされるとき、
バックアップデータストレージユニットに格納されてい
るデータがＣＭＯＳＲＡＭユニットに戻される。その
後、ＣＭＯＳＲＡＭユニットを新しいものと交換するこ
とをユーザに要請するメッセージがモニタスクリーンに
表示される。ＣＭＯＳＲＡＭデータを保護する本発明の
回路は、メインパワーとスタンバイパワーを発生できる
電源と、コンピュータシステムがパワーオフされるとき
はバッテリユニットに、コンピュータシステムがパワー
オンされるときは電源からのメインパワーによって駆動
されるＣＭＯＳＲＡＭユニットを備えるコンピュータシ
ステム上での使用のために設計される。本発明の回路は
バッテリパワー検出器を含む。バッテリパワー検出器
は、バッテリユニットからのバッテリパワーが動作レベ
ル以下であるか否かを検出し、動作レベル以下であれ
ば、バックアップ要請信号を生成する。さらに、本発明
の回路はメインコントロールユニットを含む。メインコ
ントロールユニットは、コンピュータシステムがパワー
オンされるときは電源からのメインパワーに、コンピュ
ータシステムがパワーオンされるときは電源からのスタ
ンバイパワーによって駆動され、バッテリパワー検出器
からのバックアップ要請信号によって作動状態におかれ
るとき、ＣＭＯＳＲＡＭに格納されているデータをハー
ドディスクのようなバックアップデータストレージユニ
ットに移動できる。そして、次にコンピュータシステム
がパワーオンされるとき、メインコントロールユニット
はバックアップデータストレージユニットからのバック
アップデータをＣＭＯＳＲＡＭユニットに戻す。このよ
うな方法で、ＣＭＯＳＲＡＭデータは低いバッテリパワ
ーでの損失から保護される。According to the method of the present invention,
When the PC is powered off, it is detected whether or not the power level of the battery unit is lower than the operation level. It is moved to a backup data storage unit such as a hard disk, and then the main power is turned on again. The next time the PC is powered on,
The data stored in the backup data storage unit is returned to the CMOS RAM unit. Thereafter, a message is displayed on the monitor screen asking the user to replace the CMOS RAM unit with a new one. The circuit of the present invention for protecting CMOS RAM data comprises a power supply capable of generating main power and standby power, a battery unit when the computer system is powered off, and a main power from the power supply when the computer system is powered on. Designed for use on a computer system with a driven CMOS RAM unit. The circuit of the present invention includes a battery power detector. The battery power detector detects whether the battery power from the battery unit is below the operation level, and generates a backup request signal if the battery power is below the operation level. Further, the circuit of the present invention includes a main control unit. The main control unit is driven by the main power from the power supply when the computer system is powered on, by the standby power from the power supply when the computer system is powered on, and activated by the backup request signal from the battery power detector. When in the state, data stored in the CMOS RAM can be moved to a backup data storage unit such as a hard disk. Then, the next time the computer system is powered on, the main control unit returns the backup data from the backup data storage unit to the CMOS RAM unit. In this way, CMOS RAM data is protected from loss at low battery power.
【発明の実施の形態】以前のＰＣやワークステーション
では、機械的なオンオフスイッチが、コンピュータ回路
への電気的なパワーの供給を制御するためのパワースイ
ッチとして用いられている。パワースイッチがユーザに
よってターンオンされるとき、電気的なパワーがコンピ
ュータ回路に供給され、ターンオフされるとき、電気的
なパワーが切断される。従来のコンピュータ回路は、一
般的に５Ｖまたは１２Ｖで駆動される。機械的なパワー
スイッチは、手動の手段によってのみオンオフされ得
る。アメリカ合衆国、カリフォルニア州、サンタクレア
のインテル社は、ＡＴＸというコンピュータマザーボー
ドのための新しいアーキテクチャを導入している。その
中で、ＰＣのための主電源は、手動の手段の代わりにソ
フトウェア手段によって制御され得る。この制御用ソフ
トウェアは、ＰＣがより多様な方法で主電源のオンオフ
を制御できるようにする。ＡＴＸ２．０１の仕様に従っ
て、０．７Ａの低い出力電流をもつ５Ｖのスタンバイパ
ワー（以下、「ＳＢＰ」という。）が提供される。ＰＣ
がパワーオフされるとき、スタンバイパワーは、ユーザ
が不在のときに幾つかの処理を実行するため、あらかじ
め設置され得るＰＣ内の基本電力管理回路を駆動するこ
とができる。たとえば、ＰＣは、自動的に電話料金が下
がる夜中にファックスメッセージを送信したり、ユーザ
が近くにいない休日にダイヤルインメッセージを受信す
るために設置され得る。ＡＴＸアーキテクチャを基礎と
するコンピュータマザーボードは、スタンバイパワーを
利用でき、ＰＣがパワーオフされるとき、必要最小限の
ハードウェアを動作状態に保持する。本発明はこの特徴
を利用し、ＣＭＯＳＲＡＭのためのバッテリが動作レベ
ル以下であるとき、ＣＭＯＳＲＡＭデータを保護する機
能を実行する。図２は、ＣＭＯＳＲＡＭデータを保護す
る本発明の回路を示すブロック図である。図示されるよ
うに、ＣＭＯＳＲＡＭデータを保護する本発明の回路
は、ＣＭＯＳＲＡＭユニット２００に格納されるデータ
を保護するために使用される。ＣＭＯＳＲＡＭデータを
保護する本発明の回路は、参照番号２５０で示される破
線部分のように、チップセット内のＣＭＯＳＲＡＭユニ
ット２００と統合され得る。さらに、チップセット２５
０は、バッテリパワー検出器２１０およびメインコント
ロールユニット２２０を含む。チップセット２５０は、
メインパワーＭＰとスタンバイパワーＳＢＰを発生でき
るタイプの電源２４０と接続され、ソフトウェアによっ
てオンオフ制御され得る。電源２４０は、ＰＣがパワー
オンされるときはメインパワーＭＰを出力し、ＰＣがパ
ワーオフされるときはスタンバイパワーＳＢＰを出力す
る。さらに、チップセット２５０は、第１ダイオードＤ
１経由で電源２４０によって生成されるメインパワーＭ
Ｐと、第２ダイオードＤ２経由でバッテリパワーＶＢＡ
Ｔを提供するバッテリユニットと接続される。ＣＭＯＳ
ＲＡＭユニット２００は、ＰＣのＢＩＯＳデータやＯＳ
データを格納するために使用される。ＣＭＯＳＲＡＭユ
ニット２００は、ＰＣがパワーオンされるときはメイン
パワーＭＰを受け、ＰＣがパワーオフされるときは、図
１に示す方法で、バッテリパワーＶＢＡＴを受ける。Ｐ
Ｃがパワーオフされるとき、スタンバイパワーＳＢＰが
バッテリパワー検出器２１０にかかり、それによって、
バッテリパワー検出器２１０は、バッテリパワーＶＢＡ
Ｔが定格の動作レベルより低いか否かを検出する。定格
の動作レベルより低ければ、バッテリパワー検出器２１
０は、メインコントロールユニット２２０にバックアッ
プ要請信号を出力する。メインコントロールユニット２
２０は、ＰＣがパワーオンされるときはメインパワーＭ
Ｐに、ＰＣがパワーオフされるときはスタンバイパワー
ＳＢＰによって駆動される。さらに、メインコントロー
ルユニット２２０は、ＰＣのパワーオン、オフにかかわ
らず、常に使用状態にある。バッテリパワーＶＢＡＴが
動作レベル以下であることを示すバッテリパワー検出器
２１０からのバックアップ要請信号に応じて、メインコ
ントロールユニット２２０は、電源２４０にパワーオン
信号を発生し、電源２４０にメインパワーＭＰの出力を
命令する。そして、ＰＣがパワーオンされる。ＰＣがパ
ワーオンされるとき、メインコントロールユニット２２
０は、ＣＭＯＳＲＡＭユニット２２０に格納されている
すべてのデータをバックアップデータストレージユニッ
ト２３０に移動する。バックアップデータストレージユ
ニット２３０は、ハードディスクのような、永久にデー
タを維持できるものであるべきである。データ転送が完
了した後、メインコントロールユニット２２０はスタン
バイパワーＳＢＰを出力するように電源２４０を切り換
え、ＰＣがパワーオフされる。その後、次にＰＣがパワ
ーオンされるとき、メインコントロールユニット２２０
は迅速に動作し、ＰＣがブートする前に、バックアップ
データストレージユニット２３０に格納されているデー
タをＣＭＯＳＲＡＭユニット２００に移動する。その
後、ＰＣはバッテリを交換することをユーザに要請する
メッセージをモニタスクリーンに表示する。したがっ
て、本発明のコンピュータマザーボードシステムは、低
いバッテリパワーでＣＭＯＳＲＡＭに格納されているデ
ータのバックアップをとることによって、ＣＭＯＳＲＡ
Ｍデータを保護でき、その後、次にＰＣがパワーオンさ
れるとき、バックアップデータをＣＭＯＳＲＡＭに戻す
ことができる。これによって、バッテリパワーが動作レ
ベル以下であるとき、ＣＭＯＳＲＡＭデータが失われる
ことを防ぐことができる。バッテリパワー検出器２１０
は、さらにＣＭＯＳＲＡＭバッテリの使用期限を検出す
る機能と共に提供され得る。使用期限を超えた場合もま
た、バッテリパワー検出器２１０は、メインコントロー
ルユニットにバックアップ要請信号を出力し、ＣＭＯＳ
ＲＡＭユニット２００に格納されているデータのバック
アップ処理を実行させる。以上は、本発明のハードウェ
アによるインプリメンテーションである。さらに、本発
明はソフトウェア処理によって実現され得る。図３のフ
ローチャートに、低いバッテリパワーでＣＭＯＳＲＡＭ
データを保護するための本発明の方法を含む処理ステッ
プを示す。図３に示されるように、初めのステップ３０
０では、ＰＣはパワーオフされる。パワーオフ状態で、
ステップ３１０に進み、そこでＰＣはＣＭＯＳＲＡＭバ
ッテリパワーが動作レベル以下であるか否かを検出す
る。低いバッテリレベルであれば、ステップ３２０に進
む。ステップ３２０では、ＰＣはメインパワーをターン
オンする。そして、ステップ３３０に進む。ステップ３
３０では、ＣＭＯＳＲＡＭに格納されているデータが、
ハードディスクのような、永久にデータを維持できるバ
ックアップ記憶デバイスに移動される。そして、ステッ
プ３４０に進む。ステップ３４０では、ＰＣはメインパ
ワーをターンオフする。そして、ステップ３５０に進
む。ステップ３５０は、次にユーザによってＰＣがパワ
ーオンされたときに実行され、バックアップデータスト
レージユニットに格納されているデータがＣＭＯＳＲＡ
Ｍに戻される。そして、バッテリを交換することをユー
ザに要請するメッセージがモニタスクリーンに表示され
る。本発明を好適な実施の形態を用いて説明したが、本
発明の範囲は上記の実施の形態に記載した範囲に限定さ
れない。むしろ、多様な変形例や類似の回路を保護する
ことを包有する。したがって、特許請求の範囲には、そ
うしたすべての変形や類似の回路が含まれるよう最も広
く解釈されるべきである。DESCRIPTION OF THE PREFERRED EMBODIMENTS In earlier PCs and workstations, a mechanical on / off switch was used as a power switch to control the supply of electrical power to a computer circuit. When the power switch is turned on by the user, electrical power is supplied to the computer circuit, and when turned off, the electrical power is turned off. Conventional computer circuits are typically driven at 5V or 12V. Mechanical power switches can only be turned on and off by manual means. Intel Corporation of Santa Clare, California, USA has introduced a new architecture for computer motherboards called ATX. Among them, the main power supply for the PC can be controlled by software means instead of manual means. The control software allows the PC to control the turning on and off of the main power supply in more various ways. According to the specification of ATX2.01, 5V standby power (hereinafter referred to as “SBP”) having a low output current of 0.7 A is provided. PC
When is powered off, standby power can drive a basic power management circuit in the PC that can be pre-installed to perform some processing when the user is away. For example, a PC may be set up to send fax messages during the night when telephone charges automatically drop or to receive dial-in messages on holidays when the user is not nearby. Computer motherboards based on the ATX architecture can take advantage of standby power and keep the minimum required hardware running when the PC is powered off. The present invention takes advantage of this feature to perform the function of protecting CMOS RAM data when the battery for CMOS RAM is below operating levels. FIG. 2 is a block diagram showing a circuit of the present invention for protecting CMOS RAM data. As shown, the circuit of the present invention for protecting CMOS RAM data is used to protect data stored in CMOS RAM unit 200. The circuit of the present invention for protecting CMOS RAM data can be integrated with the CMOS RAM unit 200 in the chipset, as indicated by the dashed line at 250. Furthermore, chip set 25
0 includes the battery power detector 210 and the main control unit 220. The chip set 250
It is connected to a power supply 240 capable of generating a main power MP and a standby power SBP, and can be turned on / off by software. Power supply 240 outputs main power MP when the PC is powered on, and outputs standby power SBP when the PC is powered off. Further, the chipset 250 includes a first diode D
1 the main power M generated by the power supply 240
P and the battery power VBA via the second diode D2
It is connected to a battery unit that provides T. CMOS
The RAM unit 200 stores the BIOS data and OS of the PC.
Used to store data. CMOSRAM unit 200 receives main power MP when the PC is powered on, and receives battery power VBAT in the method shown in FIG. 1 when the PC is powered off. P
When C is powered off, standby power SBP is applied to battery power detector 210, thereby:
The battery power detector 210 has a battery power VBA
It detects whether T is lower than the rated operation level. If it is lower than the rated operating level, the battery power detector 21
0 outputs a backup request signal to the main control unit 220. Main control unit 2
20 is the main power M when the PC is powered on.
The P is driven by the standby power SBP when the PC is powered off. Further, the main control unit 220 is always in use regardless of whether the PC is powered on or off. In response to a backup request signal from battery power detector 210 indicating that battery power VBAT is below the operation level, main control unit 220 generates a power-on signal to power supply 240 and outputs power of main power MP to power supply 240. Command. Then, the PC is powered on. When the PC is powered on, the main control unit 22
0 moves all data stored in the CMOS RAM unit 220 to the backup data storage unit 230. The backup data storage unit 230 should be capable of permanently storing data, such as a hard disk. After the data transfer is completed, the main control unit 220 switches the power supply 240 to output the standby power SBP, and the PC is powered off. Then, the next time the PC is powered on, the main control unit 220
Operates quickly and moves the data stored in the backup data storage unit 230 to the CMOS RAM unit 200 before the PC boots. Thereafter, the PC displays a message on the monitor screen requesting the user to replace the battery. Accordingly, the computer motherboard system of the present invention provides a CMOS RA by backing up data stored in CMOS RAM with low battery power.
M data can be protected, and then the backup data can be returned to CMOS RAM the next time the PC is powered on. This can prevent CMOSRAM data from being lost when the battery power is below the operating level. Battery power detector 210
Can also be provided with a function to detect the expiration date of the CMOSRAM battery. If the expiration date is exceeded, the battery power detector 210 outputs a backup request signal to the main control unit,
The backup processing of the data stored in the RAM unit 200 is executed. The above is the hardware implementation of the present invention. Further, the present invention can be realized by software processing. The flowchart of FIG.
Fig. 2 shows the processing steps including the method of the present invention for protecting data. As shown in FIG.
At 0, the PC is powered off. In the power off state,
Proceeding to step 310, the PC detects whether the CMOS RAM battery power is below the operating level. If the battery level is low, go to step 320. In step 320, the PC turns on main power. Then, the process proceeds to step 330. Step 3
At 30, the data stored in the CMOS RAM is
Moved to a backup storage device, such as a hard disk, that can keep the data permanently. Then, the process proceeds to step 340. In step 340, the PC turns off main power. Then, the process proceeds to step 350. Step 350 is executed the next time the PC is powered on by the user, and the data stored in the backup data storage unit is
It is returned to M. Then, a message requesting the user to replace the battery is displayed on the monitor screen. Although the present invention has been described using the preferred embodiments, the scope of the present invention is not limited to the scope described in the above embodiments. Rather, it involves protecting various modifications and similar circuits. Therefore, the claims should be interpreted broadly to include all such variations and similar circuits.
【図１】ＣＭＯＳＲＡＭ用の一般的な電源システムを示
すブロック図である。FIG. 1 is a block diagram showing a general power supply system for a CMOS RAM.
【図２】ＣＭＯＳＲＡＭデータを保護する本発明の回路
のブロック図である。FIG. 2 is a block diagram of a circuit of the present invention for protecting CMOS RAM data.
【図３】低いバッテリパワーでＣＭＯＳＲＡＭデータを
保護するための本発明の方法を含む処理ステップを示す
フローチャートである。FIG. 3 is a flowchart showing processing steps including a method of the present invention for protecting CMOS RAM data with low battery power.
Claims (3)
が動作レベル以下であるときＣＭＯＳＲＡＭデータを保
護するために、バッテリユニットによって駆動されるＣ
ＭＯＳＲＡＭユニットを備えるコンピュータシステム上
で使用する方法であって、 （１）パワーオフ状態において、バッテリユニットのパ
ワーレベルが動作レベル以下であるか否かを検出し、動
作レベル以下であれば、 （１−１）コンピュータシステムのメインパワーをター
ンオンし、 （１−２）ＣＭＯＳＲＡＭユニットに格納されているデ
ータをバックアップデータストレージユニットに移動
し、 （１−３）コンピュータシステムのメインパワーをター
ンオフする、サブステップを実行し、 （２）次回コンピュータシステムがパワーオンされると
き、バックアップデータストレージユニットに格納され
ているデータをＣＭＯＳＲＡＭユニットに戻し、 （３）バッテリユニットを新しいものに交換することを
ユーザに要請するメッセージを表示する、ステップを含
む方法。1. A battery driven by a battery unit to protect CMOS RAM data when battery power from the battery unit is below an operating level.
A method for use on a computer system having a MOSRAM unit, comprising: (1) detecting whether or not a power level of a battery unit is lower than an operation level in a power-off state; (1) turning on the main power of the computer system; (1-2) moving the data stored in the CMOS RAM unit to the backup data storage unit; and (1-3) turning off the main power of the computer system. (2) The next time the computer system is powered on, return the data stored in the backup data storage unit to the CMOS RAM unit, and (3) ask the user to replace the battery unit with a new one. message The method comprising displaying, a step.
ベル以下であるとき、ＣＭＯＳＲＡＭユニットに格納さ
れているデータを保護するために、メインパワーとスタ
ンバイパワーを発生し得る電源と、コンピュータシステ
ムがパワーオフされるときはバッテリユニットによっ
て、コンピュータシステムがパワーオンされるときは電
源からのメインパワーによって駆動されるＣＭＯＳＲＡ
Ｍユニットを備えるコンピュータシステム上で使用する
ＣＭＯＳＲＡＭデータを保護する回路であって、 バックアップデータストレージユニットと、 コンピュータシステムがパワーオフされるとき、電源か
らのスタンバイパワーによって駆動され、バッテリユニ
ットからのバッテリパワーが動作レベル以下であるか否
かを検出し、動作レベル以下であればバックアップ要請
信号を生成するバッテリパワー検出器と、 コンピュータシステムがパワーオンされるときは電源か
らのメインパワーによって、コンピュータシステムがパ
ワーオフされるときは電源からのスタンバイパワーによ
って駆動され、バッテリパワー検出器からのバックアッ
プ要請信号によって作動状態におかれるとき、ＣＭＯＳ
ＲＡＭユニットに格納されているデータをバックアップ
データストレージユニットに移動し、次回コンピュータ
システムがパワーオンされるとき、バックアップデータ
をバックアップデータストレージユニットからＣＭＯＳ
ＲＡＭユニットに戻すメインコントロールユニットと、
を含む回路。2. A power supply capable of generating main power and standby power and a computer system powered off to protect data stored in the CMOS RAM unit when the power from the battery unit is below the operating level. CMOSRA driven by the battery unit when the computer system is powered on and by the main power from the power supply when the computer system is powered on
A circuit for protecting CMOS RAM data for use on a computer system having an M unit, comprising: a backup data storage unit; and a battery power unit driven by standby power from a power source when the computer system is powered off. The battery power detector detects whether or not the computer system is below the operation level, and generates a backup request signal if the computer system is below the operation level. When the power is turned off, it is driven by standby power from a power supply.
The data stored in the RAM unit is moved to the backup data storage unit, and the next time the computer system is powered on, the backup data is transferred from the backup data storage unit to the CMOS data storage unit.
A main control unit that returns to the RAM unit,
Circuit including.
イッチをオンオフされる電源を含む請求項２に記載の回
路。3. The circuit of claim 2 including a power supply that is automatically switched on and off by software means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30470799A JP2001125836A (en) | 1999-10-26 | 1999-10-26 | Method and circuit for protecting cmos ram data in computer system with low battery power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30470799A JP2001125836A (en) | 1999-10-26 | 1999-10-26 | Method and circuit for protecting cmos ram data in computer system with low battery power |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001125836A true JP2001125836A (en) | 2001-05-11 |
Family
ID=17936254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30470799A Pending JP2001125836A (en) | 1999-10-26 | 1999-10-26 | Method and circuit for protecting cmos ram data in computer system with low battery power |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001125836A (en) |
-
1999
- 1999-10-26 JP JP30470799A patent/JP2001125836A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243831B1 (en) | Computer system with power loss protection mechanism | |
| EP2188693B1 (en) | Apparatus and method for reducing power consumption in system on chip | |
| US5708820A (en) | Network hibernation system for suspending and resuming operation of computer system operable in network environment in event of power failure or period of inactivity | |
| US7131011B2 (en) | System and method for preserving state data of a personal computer in a standby state in the event of an AC power failure | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| US20040039960A1 (en) | Method and apparatus for automatic hibernation after a power failure | |
| JPH1097353A (en) | Computer system and resume processing method applied to the same system | |
| US5978924A (en) | Computer system with an advanced power saving function and an operating method therefor | |
| US20050055591A1 (en) | Computer system and a control method thereof | |
| JPH11288334A (en) | Method and device for power down for computer system | |
| US20150134990A1 (en) | Information processing apparatus, information processing method, and program | |
| US6408397B1 (en) | Using RTC wake-up to enable recovery from power failures | |
| TWI326955B (en) | Operational state preservation in the absence of ac power | |
| US5617532A (en) | Information processing apparatus and data back-up/restore system for the information processing apparatus | |
| US20020103984A1 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
| JP2002258988A (en) | Uninterruptible power system | |
| CN111406254A (en) | Configurable data refresh from volatile memory to non-volatile memory | |
| US6266786B1 (en) | Method and circuit for safeguarding CMOS RAM data in a computer system at low battery power | |
| CN112130921A (en) | Method for rapidly recovering working state and electronic device | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| JPH10240391A (en) | Portable document display/processor and power management control method to be applied to the same | |
| JP2001125836A (en) | Method and circuit for protecting cmos ram data in computer system with low battery power | |
| JPH07129286A (en) | Backup method for computer system at time of power source disconnection | |
| JPH06230845A (en) | Resuming system | |
| JP4503003B2 (en) | Power supply backup system and electronic device having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |