JP2001118982A - Method of manufacturing semiconductor device and semiconductor integrated device - Google Patents

Method of manufacturing semiconductor device and semiconductor integrated device

Info

Publication number
JP2001118982A
JP2001118982A JP29646799A JP29646799A JP2001118982A JP 2001118982 A JP2001118982 A JP 2001118982A JP 29646799 A JP29646799 A JP 29646799A JP 29646799 A JP29646799 A JP 29646799A JP 2001118982 A JP2001118982 A JP 2001118982A
Authority
JP
Japan
Prior art keywords
semiconductor
support substrate
semiconductor device
manufacturing
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29646799A
Other languages
Japanese (ja)
Other versions
JP4321926B2 (en
Inventor
Kishio Yokouchi
貴志男 横内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29646799A priority Critical patent/JP4321926B2/en
Publication of JP2001118982A publication Critical patent/JP2001118982A/en
Application granted granted Critical
Publication of JP4321926B2 publication Critical patent/JP4321926B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1017Shape being a sphere

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device and a semiconductor integrated device, which realizes short distance connection and high density mounting. SOLUTION: A columnar support substrate 12 having a curve face and semiconductor chips 14 which are bonded along the curve face of the support substrate 12 and in which plural electrodes 18b to 18g are formed on a surface are formed are installed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及び半
導体集積装置の製造方法に係り、特に短距離接続や高密
度実装を実現しうる半導体装置及び半導体集積装置の製
造方法に関する。
The present invention relates to a semiconductor device and a method of manufacturing a semiconductor integrated device, and more particularly to a semiconductor device and a method of manufacturing a semiconductor integrated device capable of realizing short-distance connection and high-density mounting.

【0002】[0002]

【従来の技術】近時では、集積回路装置の動作速度の高
速化が進められており、これに伴って、半導体装置同士
の配線長を短くすることが求められている。
2. Description of the Related Art Recently, the operating speed of integrated circuit devices has been increased, and accordingly, it has been required to reduce the wiring length between semiconductor devices.

【0003】例えば、数GHzの周波数の信号を用いる
場合には、配線長を数mm以下にすることが求められ
る。
For example, when a signal having a frequency of several GHz is used, it is required to reduce the wiring length to several mm or less.

【0004】一方、動作速度の高速化とともに、メモリ
等を高密度に実装する技術も進歩してきている。
On the other hand, with the increase in operating speed, the technology for mounting memories and the like at high density has also advanced.

【0005】例えば、近時では、数個のメモリパッケー
ジを搭載したメモリカードを、マザーボードに垂直に立
てるように実装する技術が提案されている。また、メモ
リパッケージを水平に複数個重ねて搭載することによ
り、実装密度を向上する技術も提案されている。
For example, recently, there has been proposed a technique of mounting a memory card on which several memory packages are mounted so as to stand upright on a motherboard. In addition, a technique has been proposed in which a plurality of memory packages are horizontally stacked and mounted to improve the mounting density.

【0006】また、半導体チップを対向させてフリップ
チップ接合することにより、実装密度を向上する技術も
提案されている。
[0006] Further, there has been proposed a technique for improving the mounting density by flip-chip bonding semiconductor chips facing each other.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
ような実装技術では、メモリカード等の半導体装置同士
を接続する配線を更に短くすることは困難であり、更な
る動作速度の高速化を実現する上で阻害要因となってい
た。また、上記のような実装技術では、更なる実装密度
の向上は困難であった。
However, with the above-described mounting technology, it is difficult to further shorten the wiring for connecting semiconductor devices such as a memory card, and a further increase in operating speed is realized. The above was an obstacle. Further, with the above mounting technology, it is difficult to further increase the mounting density.

【0008】また、上記フリップチップ接合による実装
密度の向上は、2個の半導体チップを重ね合わせるのが
限界であり、3個以上の半導体チップを重ねて実装する
ことはできなかった。
In addition, the improvement in mounting density by the above-mentioned flip chip bonding is limited to stacking two semiconductor chips, and three or more semiconductor chips cannot be stacked and mounted.

【0009】本発明の目的は、更なる短距離接続と高密
度実装を実現しうる半導体装置及び半導体集積装置の製
造方法を提供することにある。
An object of the present invention is to provide a semiconductor device and a method of manufacturing a semiconductor integrated device which can realize further short-range connection and high-density mounting.

【0010】[0010]

【課題を解決するための手段】上記目的は、湾曲面を有
する柱状の支持基板と、前記支持基板の前記湾曲面に沿
って接着され、表面に複数の電極が形成された半導体チ
ップとを有することを特徴とする半導体装置により達成
される。これにより、半導体装置相互を極めて短距離で
接続することができ、また、実装密度を向上することが
できる。
An object of the present invention is to provide a column-shaped support substrate having a curved surface, and a semiconductor chip bonded along the curved surface of the support substrate and having a plurality of electrodes formed on the surface. This is achieved by a semiconductor device characterized by the above-mentioned features. As a result, the semiconductor devices can be connected to each other over a very short distance, and the mounting density can be improved.

【0011】また、上記の半導体装置において、前記支
持基板には、前記支持基板の延在方向に沿った孔が形成
されていることが望ましい。
In the above-described semiconductor device, it is preferable that a hole is formed in the support substrate along a direction in which the support substrate extends.

【0012】また、上記目的は、湾曲面を有する柱状の
支持基板と、前記支持基板の前記湾曲面に沿って接着さ
れ、表面に複数の電極が形成された半導体チップとを有
する半導体装置を複数実装する半導体集積装置の製造方
法であって、前記複数の電極が相互に対向するように複
数の前記半導体装置を配置し、前記半導体装置を相互に
電気的に接続することを特徴とする半導体集積装置の製
造方法により達成される。これにより、半導体装置相互
を極めて短距離で接続することができ、また、実装密度
を向上することができる。
The above object is also achieved by providing a plurality of semiconductor devices each having a columnar support substrate having a curved surface, and a semiconductor chip having a plurality of electrodes formed on the surface thereof, the semiconductor chip being bonded along the curved surface of the support substrate. A method of manufacturing a semiconductor integrated device to be mounted, comprising: arranging a plurality of semiconductor devices such that the plurality of electrodes face each other, and electrically connecting the semiconductor devices to each other. This is achieved by a method of manufacturing a device. As a result, the semiconductor devices can be connected to each other over a very short distance, and the mounting density can be improved.

【0013】また、上記の半導体集積装置の製造方法に
おいて、前記支持基板の延在方向が互いに平行になるよ
うに前記半導体装置を実装することが望ましい。
In the above-described method for manufacturing a semiconductor integrated device, it is preferable that the semiconductor device is mounted such that the extending directions of the support substrates are parallel to each other.

【0014】また、上記の半導体集積装置の製造方法に
おいて、前記支持基板の延在方向が互いに交差するよう
に前記半導体装置を実装することが望ましい。
In the above-described method for manufacturing a semiconductor integrated device, it is preferable that the semiconductor device is mounted such that the extending directions of the support substrates intersect each other.

【0015】[0015]

【発明の実施の形態】本発明の一実施形態による半導体
装置及び半導体集積装置の製造方法を図1乃至図3を用
いて説明する。図1は、本実施形態による半導体装置を
示す概念図である。図2は、本実施形態による半導体装
置の製造方法を示す工程図である。図3は、本実施形態
による半導体集積装置の製造方法を示す斜視図である。 (半導体装置)まず、本実施形態による半導体装置を図
1を用いて説明する。図1(a)は、本実施形態の半導
体装置に用いる半導体チップを示す平面図であり、図1
(b)は、本実施形態による半導体装置を示す斜視図で
ある。なお、説明を簡略化するため、電極上に形成され
た半田バンプは省略されている。また、図1(b)で
は、電極18h、18iが省略されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device and a semiconductor integrated device according to one embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a conceptual diagram illustrating the semiconductor device according to the present embodiment. FIG. 2 is a process diagram illustrating the method for manufacturing the semiconductor device according to the present embodiment. FIG. 3 is a perspective view illustrating the method for manufacturing the semiconductor integrated device according to the present embodiment. (Semiconductor Device) First, the semiconductor device according to the present embodiment will be explained with reference to FIG. FIG. 1A is a plan view showing a semiconductor chip used in the semiconductor device of the present embodiment.
FIG. 2B is a perspective view of the semiconductor device according to the present embodiment. Note that, for simplification of the description, the solder bumps formed on the electrodes are omitted. In FIG. 1B, the electrodes 18h and 18i are omitted.

【0016】図1(b)に示すように、本実施形態によ
る半導体装置10は、円筒形に形成された支持基板12
の側面に、半導体チップ14を巻き付けることにより構
成されている。
As shown in FIG. 1B, the semiconductor device 10 according to the present embodiment has a cylindrical supporting substrate 12.
Is wound around the semiconductor chip 14.

【0017】図1(a)は、支持基板12に巻き付ける
前の半導体チップ14を示す平面図である。半導体チッ
プ14には、図示しない論理回路やメモリ等が形成され
ている。
FIG. 1A is a plan view showing the semiconductor chip 14 before it is wound around the support substrate 12. A logic circuit, a memory, and the like (not shown) are formed on the semiconductor chip 14.

【0018】半導体チップ14の基板としては、厚さ5
0〜100μm程度の薄いシリコン基板16が用いられ
ている。このような薄いシリコン基板16を用いた半導
体チップ14は容易に曲げることが可能なため、論理回
路やメモリ等に破損を生じることなく支持基板12の側
面に巻き付けることができる。なお、シリコン基板16
の厚さは、50〜100μmに限定されるものではな
く、更に薄くてもよいし、更に厚くてもよい。但し、半
導体チップ14を支持基板12に巻き付けた際に論理回
路やメモリ等に破損が生じることがないように、シリコ
ン基板16の厚さは適宜設定することが必要である。
The substrate of the semiconductor chip 14 has a thickness of 5
A thin silicon substrate 16 having a thickness of about 0 to 100 μm is used. Since the semiconductor chip 14 using such a thin silicon substrate 16 can be easily bent, it can be wound around the side surface of the support substrate 12 without causing damage to a logic circuit, a memory, or the like. The silicon substrate 16
Is not limited to 50 to 100 μm, and may be thinner or thicker. However, it is necessary to appropriately set the thickness of the silicon substrate 16 so that the logic circuit and the memory are not damaged when the semiconductor chip 14 is wound around the support substrate 12.

【0019】図1(a)に示すように、シリコン基板1
6上には、紙面上下方向に電極18a〜18gが7列に
亘って形成されている。電極18a〜18gの列の間隔
は、互いに等しく設定されている。
As shown in FIG. 1A, a silicon substrate 1
On 6, electrodes 18 a to 18 g are formed in seven rows in the vertical direction on the paper surface. The intervals between the rows of the electrodes 18a to 18g are set to be equal to each other.

【0020】7列に形成された電極18a〜18gのう
ち、紙面左側の列の電極18gは、シリコン基板16の
表面側から裏面側に貫通するように形成された貫通電極
である。電極18gが貫通電極になっているので、半導
体チップ14を支持基板12に巻き付けると、貫通電極
18gの裏面側が電極18aに接続される。このため、
貫通電極18gの近傍の論理回路等と電極18a近傍の
論理回路等とを極めて短い距離で接続することができ
る。
Of the electrodes 18a to 18g formed in seven columns, the electrode 18g in the left column in the drawing is a penetrating electrode formed to penetrate from the front side to the rear side of the silicon substrate 16. Since the electrode 18g is a through electrode, when the semiconductor chip 14 is wound around the support substrate 12, the back side of the through electrode 18g is connected to the electrode 18a. For this reason,
A logic circuit or the like near the through electrode 18g and a logic circuit or the like near the electrode 18a can be connected with an extremely short distance.

【0021】また、シリコン基板16上には、紙面上側
に電極18hが1列形成されており、紙面下側に電極1
8iが1列形成されている。これらの電極18h、18
iは、半導体装置10を例えば回路基板上に実装した場
合等に、半導体装置10と回路基板とを電気的に接続す
るために用いられる。
On the silicon substrate 16, a row of electrodes 18h is formed on the upper side of the paper, and the electrodes 18h are formed on the lower side of the paper.
8i are formed in one row. These electrodes 18h, 18
i is used to electrically connect the semiconductor device 10 to the circuit board, for example, when the semiconductor device 10 is mounted on a circuit board.

【0022】支持基板12の形状は、上述したように、
円筒形になっている。円筒形の支持基板は、円柱状の支
持基板に比べて表面積が大きいため、単なる円柱状の支
持基板を用いた場合に比べて空冷効果が大きい。また、
円筒状の支持基板12は、孔20に冷媒を通すことも可
能なので、半導体チップ14をより効果的に冷却するこ
とも可能となる。
The shape of the support substrate 12 is as described above.
It is cylindrical. Since a cylindrical support substrate has a larger surface area than a columnar support substrate, the air cooling effect is greater than when a simple columnar support substrate is used. Also,
Since the cylindrical support substrate 12 can also allow a coolant to pass through the holes 20, the semiconductor chip 14 can be cooled more effectively.

【0023】こうして、支持基板12の延在方向に沿っ
て6列に電極18b乃至18gが形成された半導体装置
10が構成されている。
Thus, the semiconductor device 10 in which the electrodes 18b to 18g are formed in six rows along the extending direction of the support substrate 12 is configured.

【0024】このような本実施形態による半導体装置
は、支持基板の側面に半導体チップが巻き付けられてい
るため、側面に形成された電極を介して、他の半導体装
置の電極と直接接続することができる。従って、本実施
形態によれば、極めて短い距離で半導体装置の電極同士
を電気的に接続することができる。
In the semiconductor device according to the present embodiment, since the semiconductor chip is wound around the side surface of the support substrate, it can be directly connected to the electrode of another semiconductor device via the electrode formed on the side surface. it can. Therefore, according to the present embodiment, the electrodes of the semiconductor device can be electrically connected to each other over a very short distance.

【0025】しかも、本実施形態によれば、支持基板が
円筒状に形成されているので、鋭角に折り曲げることな
く、半導体チップを支持基板の側面に巻き付けることが
できる。従って、本実施形態によれば、半導体チップ内
に形成された論理回路等に破損が生じるのを防止するこ
とができる。
In addition, according to the present embodiment, since the support substrate is formed in a cylindrical shape, the semiconductor chip can be wound around the side surface of the support substrate without being bent at an acute angle. Therefore, according to the present embodiment, it is possible to prevent the logic circuit and the like formed in the semiconductor chip from being damaged.

【0026】また、本実施形態によれば、円筒形の支持
基板が用いられているので、支持基板の表面積を大きく
することができ、容易に空冷することができる。また、
円筒形の支持基板の孔に冷媒を通すことも可能なため、
孔に冷媒を通せば、空冷の場合よりも更に効果的に半導
体装置を冷却することが可能となる。 (半導体装置の製造方法)次に、本実施形態による半導
体装置の製造方法を図2を用いて説明する。
Further, according to the present embodiment, since the cylindrical support substrate is used, the surface area of the support substrate can be increased and the air can be easily cooled. Also,
Because it is possible to pass the coolant through the holes of the cylindrical support substrate,
By passing a coolant through the holes, the semiconductor device can be cooled more effectively than in the case of air cooling. (The Method for Fabricating the Semiconductor Device) Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIG.

【0027】まず、シリコンウェハ22に、論理回路、
メモリ、電極18a〜18i等を形成し、これにより複
数の半導体チップ14を形成する(図2(a)参照)。
図2(b)は、シリコンウェハ22に形成された半導体
チップ14を拡大して示した平面図である。なお、貫通
電極18gは、シリコン基板16をエッチングすること
により、シリコン基板16の表面側から裏面側に貫通す
る孔を形成し、更に孔近傍に導電膜等を成膜することに
より形成することができる。
First, a logic circuit,
A memory, electrodes 18a to 18i, and the like are formed, thereby forming a plurality of semiconductor chips 14 (see FIG. 2A).
FIG. 2B is an enlarged plan view showing the semiconductor chip 14 formed on the silicon wafer 22. The through electrode 18g can be formed by etching the silicon substrate 16 to form a hole penetrating from the front surface side to the rear surface side of the silicon substrate 16, and further forming a conductive film or the like near the hole. it can.

【0028】また、本実施形態では、半導体チップ14
を支持基板12の側面に巻き付けるため、半導体チップ
14が一定程度曲げられる。従って、半導体チップ14
が曲げられた際のトランジスタ等の特性変化を考慮し
て、論理回路等を形成することが望ましい。
In this embodiment, the semiconductor chip 14
Is wound around the side surface of the support substrate 12, the semiconductor chip 14 is bent to a certain extent. Therefore, the semiconductor chip 14
It is desirable to form a logic circuit or the like in consideration of a change in characteristics of a transistor or the like when the semiconductor device is bent.

【0029】次に、シリコンウェハ22に形成された各
半導体チップ14の電極18a〜18i上に、半田バン
プ(図示せず)を形成する。半田バンプは、半導体装置
を回路基板上などに実装した際に、互いに隣接する電極
同士が接続し得るよう、適切な大きさに形成することが
望ましい。
Next, solder bumps (not shown) are formed on the electrodes 18a to 18i of each semiconductor chip 14 formed on the silicon wafer 22. The solder bumps are desirably formed in an appropriate size so that adjacent electrodes can be connected when the semiconductor device is mounted on a circuit board or the like.

【0030】次に、シリコンウェハ22の裏面側を研磨
し、これによりシリコンウェハ22の厚さを50〜10
0μm程度にする。シリコンウェハ22の裏面側を研磨
する際には、平面精度に優れた板状治具(図示せず)を
用いてシリコンウェハ22の表面を固定することが望ま
しい。板状治具の材料としては、シリコンウェハ22の
表面から除去可能な樹脂等を用いることができる。
Next, the back side of the silicon wafer 22 is polished, so that the thickness of the silicon wafer 22 is reduced to 50 to 10 mm.
Make it about 0 μm. When polishing the back surface side of the silicon wafer 22, it is desirable to fix the surface of the silicon wafer 22 using a plate-shaped jig (not shown) having excellent planar accuracy. As a material of the plate-shaped jig, a resin or the like that can be removed from the surface of the silicon wafer 22 can be used.

【0031】次に、シリコンウェハ22をカットし、こ
れにより複数の半導体チップ14を得る。
Next, the silicon wafer 22 is cut, whereby a plurality of semiconductor chips 14 are obtained.

【0032】次に、円筒状の支持基板12を用意する。
支持基板12の材料としては、半導体チップ14の基板
材料と熱膨張率がほぼ等しい材料を用いることが望まし
い。温度変化によって半導体チップ14にストレスが加
わるのを緩和するためである。半導体チップ14の基板
材料としてシリコンが用いられている場合には、シリコ
ンと熱膨張率がほぼ等しい材料を用いることが望まし
い。本実施形態では半導体チップ14の基板材料として
シリコンが用いられているため、例えば、タングステ
ン、モリブデン、セラミック、窒化アルミニウム、低熱
膨張ガラス、又は低熱膨張樹脂等を支持基板12の材料
として用いることができる。
Next, a cylindrical support substrate 12 is prepared.
As the material of the support substrate 12, it is desirable to use a material having a thermal expansion coefficient substantially equal to that of the substrate material of the semiconductor chip 14. This is to reduce the stress applied to the semiconductor chip 14 due to the temperature change. When silicon is used as the substrate material of the semiconductor chip 14, it is desirable to use a material having a thermal expansion coefficient substantially equal to that of silicon. In the present embodiment, since silicon is used as the substrate material of the semiconductor chip 14, for example, tungsten, molybdenum, ceramic, aluminum nitride, low thermal expansion glass, or low thermal expansion resin can be used as the material of the support substrate 12. .

【0033】次に、メッキ法により、支持基板12の側
面に、Ni−Au膜(図示せず)を形成する。次に、N
i−Au膜上に、Au/Siより成るダイボンディング
材の箔(図示せず)を付着する。
Next, a Ni—Au film (not shown) is formed on the side surface of the support substrate 12 by plating. Next, N
A die bonding material foil (not shown) made of Au / Si is attached on the i-Au film.

【0034】次に、ダイボンディング材が付着された支
持基板12の側面に、半導体チップ14を密着させ、加
熱処理を行う。これにより、半導体チップ14が支持基
板12の側面に接着される(図2(c)参照)。
Next, the semiconductor chip 14 is brought into close contact with the side surface of the support substrate 12 to which the die bonding material is attached, and heat treatment is performed. Thus, the semiconductor chip 14 is bonded to the side surface of the support substrate 12 (see FIG. 2C).

【0035】こうして、本実施形態による半導体装置が
製造される。 (半導体集積装置の製造方法)次に、本実施形態による
半導体集積装置の製造方法を図3を用いて説明する。
Thus, the semiconductor device according to the present embodiment is manufactured. (The Method for Fabricating the Semiconductor Integrated Device) Next, the method for fabricating the semiconductor integrated device according to the present embodiment will be explained with reference to FIG.

【0036】図3に示すように、回路基板24上には、
上述した半導体装置10が垂直に複数実装されている。
半導体装置10の側面には6列の電極18b〜18gが
形成されており(図1(c)参照)、しかもこれらの列
の間隔は等間隔である。従って、電極18b〜18gの
列は、半導体装置10の上面側から見ると、円筒の中心
軸を中心としてそれぞれ60°の角度をなしている。
As shown in FIG. 3, on the circuit board 24,
A plurality of the above-described semiconductor devices 10 are vertically mounted.
Six rows of electrodes 18b to 18g are formed on the side surface of the semiconductor device 10 (see FIG. 1C), and the intervals between these rows are equal. Accordingly, the rows of the electrodes 18b to 18g form an angle of 60 ° about the center axis of the cylinder when viewed from the upper surface side of the semiconductor device 10.

【0037】従って、1つの半導体装置10に対して、
その周りに6つの半導体装置10を設けるように実装す
れば、隣接する半導体装置10同士を電極18b〜18
gを介して極めて短い距離で接続することができる。
Therefore, for one semiconductor device 10,
If the semiconductor devices 10 are mounted so that six semiconductor devices 10 are provided therearound, the adjacent semiconductor devices 10 are connected to each other by the electrodes 18 b to 18 b.
The connection can be made very short via g.

【0038】図3は、1つの半導体装置10の周りに6
つの半導体装置10が設けられている場合を示している
が、更にその周りに半導体装置10を多数実装すれば、
全体としてハニカム状に半導体装置10を実装すること
ができる。
FIG.
Although the case where one semiconductor device 10 is provided is shown, if a large number of semiconductor devices 10 are further mounted therearound,
The semiconductor device 10 can be mounted in a honeycomb shape as a whole.

【0039】また、例えば、論理回路が設けられた1つ
の半導体装置10の周囲に、メモリ等が設けられた半導
体装置10を6つ実装するようにしてもよい。このよう
に実装すれば、極めて高機能な半導体集積装置を実現す
ることができる。
Further, for example, six semiconductor devices 10 provided with a memory or the like may be mounted around one semiconductor device 10 provided with a logic circuit. With such mounting, an extremely sophisticated semiconductor integrated device can be realized.

【0040】このように、本実施形態によれば、半導体
装置の電極同士を極めて短い距離で接続することがで
き、実装密度を極めて高くすることができる。
As described above, according to the present embodiment, the electrodes of the semiconductor device can be connected to each other at an extremely short distance, and the mounting density can be extremely increased.

【0041】しかも、半導体装置に円筒状の支持基板が
用いられているので、支持基板の表面積を大きくするこ
とができ、これにより効果的に空冷することができる。
更に、円筒の内側に冷媒を流すようにすれば、更なる冷
却効果を得ることもできる。 (半導体装置の変形例(その1))次に、本実施形態に
よる半導体装置の変形例(その1)を図4を用いて説明
する。図4(a)は本変形例で用いられる半導体チップ
の平面図であり、図4(b)は本変形例による半導体装
置の斜視図である。
In addition, since the cylindrical support substrate is used in the semiconductor device, the surface area of the support substrate can be increased, and the air can be effectively cooled.
Furthermore, if a refrigerant is allowed to flow inside the cylinder, a further cooling effect can be obtained. (Modification (Part 1) of Semiconductor Device) Next, a modification (Part 1) of the semiconductor device according to the present embodiment will be explained with reference to FIG. FIG. 4A is a plan view of a semiconductor chip used in this modification, and FIG. 4B is a perspective view of a semiconductor device according to this modification.

【0042】本変形例で用いられる半導体チップ14a
は、貫通電極18gが形成されていない点で、図1
(a)に示す半導体チップ14と異なっている。即ち、
本変形例では、シリコン基板14上に6列に亘って電極
18a〜18fが形成された半導体チップ14aが用い
られている。
Semiconductor chip 14a used in this modification
FIG. 1 shows that the through electrode 18g is not formed.
This is different from the semiconductor chip 14 shown in FIG. That is,
In the present modification, a semiconductor chip 14a in which electrodes 18a to 18f are formed in six rows on a silicon substrate 14 is used.

【0043】このような半導体チップ14aを用いて半
導体装置10aを構成した場合には、電極18a側の論
理回路等と電極18f側の論理回路等とを短距離で接続
することは困難となるが、隣接した半導体装置と電極を
介して短距離で接続することができる点等については、
図1(b)に示す半導体装置と同様である。 (半導体装置の変形例(その2))次に、本実施形態に
よる半導体装置の変形例(その2)を図5を用いて説明
する。図5は、本変形例による半導体装置を示す概念図
である。
When the semiconductor device 10a is configured using such a semiconductor chip 14a, it is difficult to connect the logic circuit and the like on the electrode 18a side to the logic circuit and the like on the electrode 18f in a short distance. About the point that it can be connected to an adjacent semiconductor device via an electrode in a short distance, etc.
This is the same as the semiconductor device shown in FIG. (Modification (Part 2) of Semiconductor Device) Next, a modification (Part 2) of the semiconductor device according to the present embodiment will be explained with reference to FIG. FIG. 5 is a conceptual diagram showing a semiconductor device according to the present modification.

【0044】本変形例による半導体装置10bは、図5
に示すような形状の支持基板12aを用いられている点
が図4(b)に示す半導体装置10aと異なっている。
即ち、本実施形態で用いられている支持基板12aは、
紙面左側が円筒状になっており、紙面右側の外形が角柱
状になっている。
The semiconductor device 10b according to this modification is similar to that of FIG.
4B is different from the semiconductor device 10a shown in FIG. 4B in that a support substrate 12a having the shape shown in FIG.
That is, the support substrate 12a used in the present embodiment is:
The left side of the paper has a cylindrical shape, and the outer shape of the right side of the paper has a prismatic shape.

【0045】半導体チップ14が極めて小さい場合に
は、円筒形の支持基板12に半導体チップ14を巻き付
けることが困難であるため、本変形例のように一部の面
のみが湾曲している下地基板12aの湾曲面に、半導体
チップ14を接着すればよい。 (半導体集積装置の製造方法の変形例(その1))次
に、本実施形態による半導体集積装置の製造方法の変形
例(その1)を図6を用いて説明する。図6は、本変形
例による半導体集積装置の製造方法を示す概念図であ
る。なお、図6は、回路基板に水平な方向から半導体装
置を見たものである。
When the semiconductor chip 14 is extremely small, it is difficult to wind the semiconductor chip 14 around the cylindrical support substrate 12. The semiconductor chip 14 may be bonded to the curved surface 12a. (Modification (1) of Method of Manufacturing Semiconductor Integrated Device) Next, a modification (1) of the method of manufacturing the semiconductor integrated device according to the present embodiment will be explained with reference to FIG. FIG. 6 is a conceptual diagram showing a method for manufacturing a semiconductor integrated device according to the present modification. FIG. 6 shows the semiconductor device viewed from a direction horizontal to the circuit board.

【0046】本変形例による半導体集積装置の製造方法
は、半導体装置を回路基板に水平に複数実装したことに
主な特徴がある。
The main feature of the method of manufacturing a semiconductor integrated device according to this modification is that a plurality of semiconductor devices are horizontally mounted on a circuit board.

【0047】即ち、図6に示すように、本変形例による
半導体集積装置の製造方法では、回路基板24aの上面
側と下面側とに水平に半導体装置10が複数実装されて
いる。
That is, as shown in FIG. 6, in the method of manufacturing a semiconductor integrated device according to the present modification, a plurality of semiconductor devices 10 are mounted horizontally on the upper surface and the lower surface of the circuit board 24a.

【0048】このように、回路基板に水平に半導体装置
を実装した場合であっても、電極を介して半導体装置同
士を極めて短い距離で接続することができ、半導体装置
10の実装密度を向上することができる。 (半導体集積装置の製造方法の変形例(その2))次
に、本実施形態による半導体集積装置の製造方法の変形
例(その2)を図7を用いて説明する。図7は、本変形
例による半導体集積装置の製造方法を示す概念図であ
る。なお、図7は、回路基板に垂直な方向から半導体集
積装置を見たものである。
As described above, even when the semiconductor device is mounted horizontally on the circuit board, the semiconductor devices can be connected to each other at an extremely short distance via the electrode, and the mounting density of the semiconductor device 10 is improved. be able to. (Modification (2) of Method of Manufacturing Semiconductor Integrated Device) Next, a modification (2) of the method of manufacturing the semiconductor integrated device according to the present embodiment will be explained with reference to FIG. FIG. 7 is a conceptual diagram showing a method for manufacturing a semiconductor integrated device according to the present modification. FIG. 7 shows the semiconductor integrated device viewed from a direction perpendicular to the circuit board.

【0049】本変形例による半導体集積装置の製造方法
は、径の異なる半導体装置を複数実装していることに主
な特徴がある。
The main feature of the method of manufacturing a semiconductor integrated device according to this modification is that a plurality of semiconductor devices having different diameters are mounted.

【0050】即ち、図7に示すように、本実施形態によ
る半導体集積装置の製造方法では、径の小さい支持基板
12bを用いた半導体装置10cの周りに、径の大きい
支持基板12cを用いた半導体装置10dが4つ実装さ
れている。
That is, as shown in FIG. 7, in the method of manufacturing the semiconductor integrated device according to the present embodiment, the semiconductor device using the large-diameter support substrate 12c is surrounded by the semiconductor device 10c using the small-diameter support substrate 12b. Four devices 10d are mounted.

【0051】このように径の異なる半導体装置を用いて
実装した場合であっても、電極を介して半導体装置同士
を極めて短距離で接続することができ、また、半導体装
置の実装密度を向上することができる。 (半導体集積装置の製造方法の変形例(その3))次
に、本実施形態による半導体集積装置の製造方法の変形
例(その3)を図8を用いて説明する。図8は、本変形
例による半導体集積装置の製造方法を示す概念図であ
る。なお、図8は、回路基板に垂直な方向から半導体装
置を見たものである。
Even when the semiconductor devices having different diameters are mounted as described above, the semiconductor devices can be connected to each other at an extremely short distance via the electrodes, and the mounting density of the semiconductor devices can be improved. be able to. (Modification (3) of Method of Manufacturing Semiconductor Integrated Device) Next, a modification (3) of the method of manufacturing the semiconductor integrated device according to the present embodiment will be explained with reference to FIG. FIG. 8 is a conceptual diagram showing a method for manufacturing a semiconductor integrated device according to the present modification. FIG. 8 shows the semiconductor device viewed from a direction perpendicular to the circuit board.

【0052】本実施形態による半導体集積装置の製造方
法は、半導体装置が互いに交差するように実装されてい
ることに主な特徴がある。
The main feature of the method for fabricating the semiconductor integrated device according to the present embodiment is that the semiconductor devices are mounted so as to cross each other.

【0053】即ち、図8に示すように、本実施形態によ
る半導体集積装置の製造方法では、2つの半導体装置1
0eを回路基板に対して平行に実装し、更にこれらの半
導体装置10eに交差するように、2つの半導体装置1
0eを実装している。半導体装置10eが互いに交差し
ているため、半導体装置10eの周囲に熱がこもるのを
防止することができる。
That is, as shown in FIG. 8, in the method for fabricating the semiconductor integrated device according to the present embodiment, two semiconductor devices 1
0e is mounted in parallel with the circuit board, and the two semiconductor devices 1
0e is implemented. Since the semiconductor devices 10e cross each other, it is possible to prevent heat from being trapped around the semiconductor device 10e.

【0054】また、更に、半導体装置10eを積み重ね
れば、更に集積度を高くすることも可能である。
Further, if the semiconductor devices 10e are stacked, the degree of integration can be further increased.

【0055】このように、半導体装置を交差するように
実装した場合であっても、電極を介して半導体装置同士
を極めて短距離で接続することができ、また、半導体装
置の実装密度を向上することができる。また、交差する
ように半導体装置を実装するので、半導体装置の周囲に
熱がこもるのを防止することができる。
As described above, even when the semiconductor devices are mounted so as to cross each other, the semiconductor devices can be connected to each other at an extremely short distance via the electrodes, and the mounting density of the semiconductor devices can be improved. be able to. Further, since the semiconductor devices are mounted so as to cross each other, it is possible to prevent heat from being trapped around the semiconductor device.

【0056】[変形実施形態]本発明は上記実施形態に
限らず種々の変形が可能である。
[Modified Embodiment] The present invention is not limited to the above-described embodiment, and various modifications are possible.

【0057】例えば、上記実施形態では、1つの支持基
板につき1つの半導体チップを接着したが、1つの支持
基板に複数の半導体チップを接着してもよい。例えば、
1つの支持基板に4つの半導体チップを接着してもよ
い。その際、同じ大きさの半導体チップではなく、互い
に大きさの異なる半導体チップを用いてもよい。
For example, in the above embodiment, one semiconductor chip is bonded to one support substrate, but a plurality of semiconductor chips may be bonded to one support substrate. For example,
Four semiconductor chips may be bonded to one support substrate. In this case, semiconductor chips having different sizes may be used instead of semiconductor chips having the same size.

【0058】また、上記実施形態では、円筒形等の支持
基板を用いたが、支持基板は円筒形等に限定されるもの
ではない。例えば、楕円状になっている支持基板等、様
々な形状の支持基板を用いることができる。また、半導
体チップの基板の厚さが厚い場合には、半導体チップに
加わるストレスを緩和すべく、できるだけ緩やかな曲面
を有するシリコン基板の側面に、半導体チップを接着す
ることが望ましい。
In the above embodiment, the support substrate having a cylindrical shape is used, but the support substrate is not limited to the cylindrical shape. For example, support substrates of various shapes such as an elliptical support substrate can be used. When the thickness of the substrate of the semiconductor chip is large, it is desirable to bond the semiconductor chip to the side surface of the silicon substrate having a curved surface as gentle as possible in order to reduce the stress applied to the semiconductor chip.

【0059】また、上記実施形態では、円筒状の支持基
板を用いたが、支持基板に孔が形成されていなくてもよ
く、例えば円柱状の支持基板を用いてもよい。
In the above embodiment, the cylindrical support substrate is used. However, the support substrate does not have to be formed with holes. For example, a columnar support substrate may be used.

【0060】また、上記実施形態では、カットする前の
シリコンウェハの段階で、シリコンウェハの裏側を研磨
することにより薄くしたが、半導体チップにカットした
後に、半導体チップの裏側を研磨して半導体チップを薄
くしてもよい。
In the above embodiment, the back side of the silicon wafer is thinned by polishing the back side of the silicon wafer at the stage of the silicon wafer before cutting. May be thinned.

【0061】また、上記実施形態では、湾曲面を有する
支持基板を用いたが、湾曲面を有しない支持基板を用い
てもよい。例えば、多角柱の側面のそれぞれに半導体チ
ップを接着してもよい。
In the above embodiment, a support substrate having a curved surface is used, but a support substrate having no curved surface may be used. For example, a semiconductor chip may be bonded to each of the side surfaces of the polygonal prism.

【0062】[0062]

【発明の効果】以上の通り、本発明によれば、半導体装
置の支持基板の側面に半導体チップが巻き付けられてい
るため、側面に形成された電極を介して、他の半導体装
置の電極と直接接続することができる。従って、本実施
形態によれば、極めて短い距離で半導体装置の電極同士
を電気的に接続することができる。
As described above, according to the present invention, since the semiconductor chip is wound around the side surface of the support substrate of the semiconductor device, the semiconductor chip is directly connected to the electrode of another semiconductor device via the electrode formed on the side surface. Can be connected. Therefore, according to the present embodiment, the electrodes of the semiconductor device can be electrically connected to each other over a very short distance.

【0063】しかも、本発明によれば、支持基板が円筒
状に形成されているので、鋭角に折り曲げることなく、
半導体チップを支持基板の側面に巻き付けることができ
る。従って、本発明によれば、半導体チップ内に形成さ
れた論理回路等に破損が生じるのを防止することができ
る。
Moreover, according to the present invention, since the supporting substrate is formed in a cylindrical shape, the supporting substrate is not bent at an acute angle.
The semiconductor chip can be wound around the side surface of the support substrate. Therefore, according to the present invention, it is possible to prevent a logic circuit or the like formed in a semiconductor chip from being damaged.

【0064】また、本発明によれば、円筒形の支持基板
が用いられているので、支持基板の表面積を大きくする
ことができ、容易に空冷することができる。また、円筒
形の支持基板の孔に冷媒を通すことも可能なため、孔に
冷媒を通せば、空冷の場合よりも更に効果的に半導体装
置を冷却することが可能となる。
Further, according to the present invention, since the cylindrical support substrate is used, the surface area of the support substrate can be increased, and the air can be easily cooled. In addition, since it is possible to pass the coolant through the holes of the cylindrical support substrate, it is possible to cool the semiconductor device more effectively by passing the coolant through the holes than in the case of air cooling.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態による半導体装置を示す概
念図である。
FIG. 1 is a conceptual diagram illustrating a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施形態による半導体装置の製造方
法を示す工程図である。
FIG. 2 is a process diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】本発明の一実施形態による半導体集積装置の製
造方法を示す斜視図である。
FIG. 3 is a perspective view illustrating a method for manufacturing a semiconductor integrated device according to an embodiment of the present invention.

【図4】本発明の一実施形態による半導体装置の変形例
(その1)を示す概念図である。
FIG. 4 is a conceptual diagram showing a modification (No. 1) of the semiconductor device according to one embodiment of the present invention;

【図5】本発明の一実施形態による半導体装置の変形例
(その2)を示す概念図である。
FIG. 5 is a conceptual diagram showing a modification (No. 2) of the semiconductor device according to one embodiment of the present invention;

【図6】本発明の一実施形態による半導体集積装置の製
造方法の変形例(その1)を示す概念図である。
FIG. 6 is a conceptual diagram showing a modification (part 1) of the method for manufacturing a semiconductor integrated device according to one embodiment of the present invention;

【図7】本発明の一実施形態による半導体集積装置の製
造方法の変形例(その2)を示す概念図である。
FIG. 7 is a conceptual diagram showing a modification (part 2) of the method for manufacturing a semiconductor integrated device according to one embodiment of the present invention;

【図8】本発明の一実施形態による半導体集積装置の製
造方法の変形例(その3)を示す概念図である。
FIG. 8 is a conceptual diagram showing a modified example (part 3) of the method for manufacturing a semiconductor integrated device according to one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

10…半導体装置 10a…半導体装置 10b…半導体装置 10c…半導体装置 10d…半導体装置 10e…半導体装置 12…支持基板 12a…支持基板 12b…支持基板 12c…支持基板 14…半導体チップ 14a…半導体チップ 16…シリコン基板 18a〜18h…電極 20…孔 22…シリコンウェハ 24…回路基板 24a…回路基板 DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 10a ... Semiconductor device 10b ... Semiconductor device 10c ... Semiconductor device 10d ... Semiconductor device 10e ... Semiconductor device 12 ... Support substrate 12a ... Support substrate 12b ... Support substrate 12c ... Support substrate 14 ... Semiconductor chip 14a ... Semiconductor chip 16 ... Silicon substrate 18a to 18h Electrode 20 Hole 22 Silicon wafer 24 Circuit board 24a Circuit board

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 湾曲面を有する柱状の支持基板と、 前記支持基板の前記湾曲面に沿って接着され、表面に複
数の電極が形成された半導体チップとを有することを特
徴とする半導体装置。
1. A semiconductor device, comprising: a column-shaped support substrate having a curved surface; and a semiconductor chip adhered along the curved surface of the support substrate and having a plurality of electrodes formed on a surface thereof.
【請求項2】 請求項1記載の半導体装置において、 前記支持基板には、前記支持基板の延在方向に沿った孔
が形成されていることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein a hole is formed in the support substrate along a direction in which the support substrate extends.
【請求項3】 湾曲面を有する柱状の支持基板と、前記
支持基板の前記湾曲面に沿って接着され、表面に複数の
電極が形成された半導体チップとを有する半導体装置を
複数実装する半導体集積装置の製造方法であって、 前記複数の電極が相互に対向するように複数の前記半導
体装置を配置し、前記半導体装置を相互に電気的に接続
することを特徴とする半導体集積装置の製造方法。
3. A semiconductor integrated circuit for mounting a plurality of semiconductor devices each having a columnar support substrate having a curved surface and a semiconductor chip adhered along the curved surface of the support substrate and having a plurality of electrodes formed on a surface thereof. A method of manufacturing a semiconductor integrated device, comprising: arranging a plurality of semiconductor devices so that the plurality of electrodes face each other; and electrically connecting the semiconductor devices to each other. .
【請求項4】 請求項3記載の半導体集積装置の製造方
法において、 前記支持基板の延在方向が互いに平行になるように前記
半導体装置を実装することを特徴とする半導体集積装置
の製造方法。
4. The method for manufacturing a semiconductor integrated device according to claim 3, wherein the semiconductor devices are mounted such that the supporting substrates extend in parallel to each other.
【請求項5】 請求項3記載の半導体集積装置の製造方
法において、 前記支持基板の延在方向が互いに交差するように前記半
導体装置を実装することを特徴とする半導体集積装置の
製造方法。
5. The method for manufacturing a semiconductor integrated device according to claim 3, wherein said semiconductor device is mounted such that extending directions of said support substrates cross each other.
JP29646799A 1999-10-19 1999-10-19 Semiconductor device, semiconductor integrated device and manufacturing method thereof Expired - Fee Related JP4321926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29646799A JP4321926B2 (en) 1999-10-19 1999-10-19 Semiconductor device, semiconductor integrated device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29646799A JP4321926B2 (en) 1999-10-19 1999-10-19 Semiconductor device, semiconductor integrated device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001118982A true JP2001118982A (en) 2001-04-27
JP4321926B2 JP4321926B2 (en) 2009-08-26

Family

ID=17833940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29646799A Expired - Fee Related JP4321926B2 (en) 1999-10-19 1999-10-19 Semiconductor device, semiconductor integrated device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4321926B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015758A1 (en) * 2002-08-09 2004-02-19 Fujitsu Limited Semiconductor device and method for manufacturing the same
JP2007266563A (en) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc Folded chip planar stack package
WO2015094259A1 (en) 2013-12-19 2015-06-25 Intel Corporation Flexibly-wrapped integrated circuit die
WO2019043355A1 (en) * 2017-08-30 2019-03-07 Pragmatic Printing Ltd. Methods and apparatus for manufacturing a plurality of electronic circuits

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015758A1 (en) * 2002-08-09 2004-02-19 Fujitsu Limited Semiconductor device and method for manufacturing the same
US7138723B2 (en) 2002-08-09 2006-11-21 Fujitsu Limited Deformable semiconductor device
CN100401486C (en) * 2002-08-09 2008-07-09 富士通株式会社 Semiconductor device and manufacturing method thereof
JP2007266563A (en) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc Folded chip planar stack package
EP3084824A1 (en) * 2013-12-19 2016-10-26 Intel Corporation Flexibly-wrapped integrated circuit die
CN106030781A (en) * 2013-12-19 2016-10-12 英特尔公司 Flexibly-wrapped integrated circuit die
WO2015094259A1 (en) 2013-12-19 2015-06-25 Intel Corporation Flexibly-wrapped integrated circuit die
JP2016537814A (en) * 2013-12-19 2016-12-01 インテル・コーポレーション Integrated circuit die device, integrated circuit die device encased with flexibility, and method of mounting an integrated circuit die encased with flexibility on a substrate
US20170084578A1 (en) * 2013-12-19 2017-03-23 Intel Corporation Flexibly-wrapped integrated circuit die
EP3084824A4 (en) * 2013-12-19 2017-08-16 Intel Corporation Flexibly-wrapped integrated circuit die
KR101833155B1 (en) * 2013-12-19 2018-02-27 인텔 코포레이션 Flexibly-wrapped integrated circuit die
WO2019043355A1 (en) * 2017-08-30 2019-03-07 Pragmatic Printing Ltd. Methods and apparatus for manufacturing a plurality of electronic circuits
US11406023B2 (en) 2017-08-30 2022-08-02 Pragmatic Printing Ltd. Methods for manufacturing a plurality of electronic circuits

Also Published As

Publication number Publication date
JP4321926B2 (en) 2009-08-26

Similar Documents

Publication Publication Date Title
US8012808B2 (en) Integrated micro-channels for 3D through silicon architectures
US5481133A (en) Three-dimensional multichip package
US7535109B2 (en) Die assembly having electrical interconnect
TWI548061B (en) Semiconductor memory device
US9437579B2 (en) Multiple die face-down stacking for two or more die
KR102019551B1 (en) Semiconductor device including die bond pads at a die edge
US8050050B2 (en) Wiring board, semiconductor device, and method of manufacturing the same
US9105610B2 (en) Methods and arrangements relating to semiconductor packages including multi-memory dies
US10325881B2 (en) Vertical semiconductor device having a stacked die block
JP4093018B2 (en) Semiconductor device and manufacturing method thereof
JP2002305282A (en) Semiconductor element and structure for connecting the same, and semiconductor device with stacked semiconductor elements
JP4321926B2 (en) Semiconductor device, semiconductor integrated device and manufacturing method thereof
US6486540B2 (en) Three-dimensional semiconductor device and method of manufacturing the same
JPH01235264A (en) Semiconductor integrated circuit device
US20210358886A1 (en) Semiconductor device including vertical bond pads
JPS63271944A (en) Semiconductor device
JPH06150031A (en) Cpu module
JP2001332685A (en) Method for manufacturing semiconductor device
CN104681510A (en) Bridge structure for embedding semiconductor bare chips
JP2682200B2 (en) Semiconductor device
JPS62202532A (en) Semiconductor device
CN116387275A (en) Hybrid junction stacked memory with TSV as chiplet for package
JPH06125037A (en) Semiconductor device
JPH08236690A (en) Three-dimensional mounting module and manufacture thereof
JP4597182B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140612

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees