JP2001117654A - Reference voltage generating circuit - Google Patents

Reference voltage generating circuit

Info

Publication number
JP2001117654A
JP2001117654A JP29968799A JP29968799A JP2001117654A JP 2001117654 A JP2001117654 A JP 2001117654A JP 29968799 A JP29968799 A JP 29968799A JP 29968799 A JP29968799 A JP 29968799A JP 2001117654 A JP2001117654 A JP 2001117654A
Authority
JP
Japan
Prior art keywords
transistor
circuit
drain
collector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29968799A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kitajima
寛之 北島
Narihiro Kubo
成博 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP29968799A priority Critical patent/JP2001117654A/en
Publication of JP2001117654A publication Critical patent/JP2001117654A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain stable reference voltage with respect to the fluctuation of operating temperature and circuit power supply voltage. SOLUTION: A leakage current removing circuit 21 is arranged, so that the leakage currents of a transistor Q3 and a transistor Q5 can be prevented from being included in currents so as to be supplied to the serially connected circuit of a resistance R2 and a diode Q6 in a band gap circuit 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路(以
下IC)に用いられる基準電圧発生回路に関し、特にリ
ーク電流に原因する出力電圧の変動を少なくした基準電
圧発生回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generation circuit used for a semiconductor integrated circuit (hereinafter, referred to as an IC), and more particularly to a reference voltage generation circuit in which a fluctuation in an output voltage caused by a leakage current is reduced.

【0002】[0002]

【従来の技術】近年ICにおいては低消費電力化が求め
られ、それに用いる基準電圧発生回路も小電流で動作す
るものが求められる。そのような従来例を図面を参照し
て説明する。図3はその回路図である。この基準電圧発
生回路は回路電源Vccの電圧変動や動作温度の変動に
対して安定化された電圧Vbを出力するバンドギャップ
回路1とその電圧が入力され、出力端子Outと接地ラ
インとの間に設けた分割抵抗R3、R4により定まる帰
還比率で負帰還がなされて所定の増幅率で増幅された出
力電圧を得るアンプ2とでなる。
2. Description of the Related Art In recent years, low power consumption has been demanded for ICs, and a reference voltage generating circuit used for the IC has also been required to operate with a small current. Such a conventional example will be described with reference to the drawings. FIG. 3 is a circuit diagram thereof. This reference voltage generation circuit receives a bandgap circuit 1 that outputs a voltage Vb stabilized with respect to a voltage fluctuation of a circuit power supply Vcc and a fluctuation in an operating temperature, and the voltage is input to the bandgap circuit 1 between an output terminal Out and a ground line. Negative feedback is performed at a feedback ratio determined by the provided dividing resistors R3 and R4, and the amplifier 2 obtains an output voltage amplified at a predetermined amplification factor.

【0003】3は回路電源Vccが投入された際にスム
ースにバンドギャップ回路1の動作が立ち上がるように
する起動回路である。起動回路3はソースが回路電源V
ccに接続され、ドレインがバンドギャップ回路1の所
定の点(後述する)に接続され、ゲートが抵抗R10と
コンデンサCとの並列接続回路を介して接地ラインに接
続されたPチャンネルMOS形トランジスタQ10と、
そのコンデンサCに回路電源Vccから所定の電流を供
給する定電流源4とでなる。この起動回路3は回路電源
Vccが投入された直後においてはトランジスタQ10
のゲートの電圧は接地ラインの電圧であるからソースの
電圧(回路電源Vccの電圧)に比較して充分低い。従
ってトランジスタQ10はONしていてバンドギャップ
回路1の所定の点に回路電源Vccを接続している。そ
の後、定電流源4によりコンデンサCへの充電が進むと
電圧は次第に上昇し、回路電源Vccの電圧に近づくと
トランジスタQ10はOFFして、以後バンドギャップ
回路1の動作には関係なくなる。
[0003] Reference numeral 3 denotes a start-up circuit for making the operation of the bandgap circuit 1 start up smoothly when the circuit power supply Vcc is turned on. The starting circuit 3 has a circuit power source V
cc, a drain is connected to a predetermined point (described later) of the bandgap circuit 1, and a gate is connected to a ground line via a parallel connection circuit of a resistor R10 and a capacitor C. When,
The constant current source 4 supplies a predetermined current from the circuit power supply Vcc to the capacitor C. Immediately after the circuit power supply Vcc is turned on, the starter circuit 3 activates the transistor Q10
Since the gate voltage is the voltage of the ground line, it is sufficiently lower than the source voltage (voltage of the circuit power supply Vcc). Therefore, the transistor Q10 is ON and connects the circuit power supply Vcc to a predetermined point of the bandgap circuit 1. Thereafter, when the charging of the capacitor C by the constant current source 4 progresses, the voltage gradually increases, and when approaching the voltage of the circuit power supply Vcc, the transistor Q10 is turned off, and becomes irrelevant to the operation of the bandgap circuit 1 thereafter.

【0004】次にバンドギャップ回路1について説明す
る。このバンドギャップ回路1はPチャンネルMOS型
の各トランジスタQ1、Q2、Q5と、NチャンネルM
OS型の各トランジスタQ3、Q4と抵抗R1とで構成
される定電流回路部分と、その出力電流が与えられ、抵
抗R2とPN接合で成るダイオードQ6との直列接続回
路でなる負荷部分とでなる。トランジスタQ1、Q2の
ゲートは互いに接続されると共に、それぞれのソースは
回路電源Vccに接続されている。そして、トランジス
タQ1のドレインはそのゲートに接続されている。即
ち、トランジスタQ1、Q2はトランジスタQ1を入力
側として第1のミラー回路を構成している。そして、ト
ランジスタQ3はそのドレインがトランジスタQ1のド
レインに接続され、ソースが抵抗R1を介して接地ライ
ンに接続されている。そして、トランジスタQ4はその
ドレインがトランジスタQ2のドレインに接続され、ソ
ースが接地ラインに接続され、ゲートがドレインに接続
されると共に、トランジスタQ3のゲートに接続されて
いる。そして、起動回路3のトランジスタQ10のドレ
インがトランジスタQ4のドレインに接続されている。
Next, the band gap circuit 1 will be described. The band gap circuit 1 includes P-channel MOS type transistors Q1, Q2, Q5 and an N-channel M
A constant current circuit portion composed of each of the OS type transistors Q3 and Q4 and the resistor R1, and a load portion formed by a series connection circuit of a resistor R2 and a diode Q6 formed of a PN junction to which the output current is given. . The gates of the transistors Q1 and Q2 are connected to each other, and the respective sources are connected to the circuit power supply Vcc. The drain of the transistor Q1 is connected to its gate. That is, the transistors Q1 and Q2 constitute a first mirror circuit with the transistor Q1 as an input side. The drain of the transistor Q3 is connected to the drain of the transistor Q1, and the source is connected to the ground line via the resistor R1. The transistor Q4 has a drain connected to the drain of the transistor Q2, a source connected to the ground line, a gate connected to the drain, and a gate connected to the transistor Q3. Then, the drain of the transistor Q10 of the starting circuit 3 is connected to the drain of the transistor Q4.

【0005】以上説明した部分において、回路電源Vc
cが投入されると、トランジスタQ10がON状態であ
るから、トランジスタQ3及びQ4のゲートの電圧は高
くそれらは電流が流れることが可能な状態となる。そこ
で、トランジスタQ1→トランジスタQ3→抵抗R1に
電流が流れる。そうするとトランジスタQ1にミラー接
続されたトランジスタQ2も同じゲート電圧が印加され
ているが、ドレインの電圧がまだ高いので電流はほとん
ど流れず、トランジスタQ4に流れる電流は当初におい
てはほとんどトランジスタQ10から供給される。コン
デンサCが充電されてトランジスタQ10のゲート電圧
が上昇してきて供給する電流が減ると、トランジスタQ
2を流れる電流が増加し、トランジスタQ10がOFF
状態になるとトランジスタQ4を流れる電流はすべてト
ランジスタQ2を流れて来た電流となり、各電流パスを
流れる電流は所定の電流値でバランスがとれ、安定状態
となる。ここで、安定期におけるトランジスタQ1を流
れる電流(トランジスタQ3を流れる電流)Iは抵抗R
1で決定されるが、トランジスタQ3が非飽和動作とな
るような小さい電流値に設定する。
In the part described above, the circuit power supply Vc
When c is turned on, since the transistor Q10 is in the ON state, the gate voltages of the transistors Q3 and Q4 are high, and they are in a state where current can flow. Then, a current flows from the transistor Q1 to the transistor Q3 to the resistor R1. Then, although the same gate voltage is applied to the transistor Q2 mirror-connected to the transistor Q1, almost no current flows because the voltage of the drain is still high, and almost all the current flowing to the transistor Q4 is initially supplied from the transistor Q10. . When the capacitor C is charged and the gate voltage of the transistor Q10 rises and the supplied current decreases, the transistor Q10
The current flowing through 2 increases, and transistor Q10 is turned off
In this state, all the current flowing through the transistor Q4 becomes the current flowing through the transistor Q2, and the current flowing through each current path is balanced at a predetermined current value, and becomes a stable state. Here, the current I flowing through the transistor Q1 (current flowing through the transistor Q3) in the stable period is the resistance R
1, but is set to a small current value such that the transistor Q3 performs an unsaturated operation.

【0006】上記のような回路では詳細な説明は省くが
回路電源Vccの電圧を変化させても電流Iはほとんど
変化しない定電流回路となっている。そして、電流Iは
動作温度の変化に対しては正の温度係数を持っている。
The circuit described above is a constant current circuit in which the current I hardly changes even if the voltage of the circuit power supply Vcc is changed, although detailed description is omitted. The current I has a positive temperature coefficient with respect to a change in the operating temperature.

【0007】そこで、図3のようにトランジスタQ1と
第2のミラー回路を構成するトランジスタQ5のドレイ
ンと接地ライン間に抵抗R2とダイオードQ6の直列接
続でなる負荷を接続すれば、ミラー比(この場合は1/
1)に応じた電流が流れて、トランジスタQ5のドレイ
ンをバンドギャップ回路1の出力端子として電圧Vbが
出力される。即ち、Vb=I・R2+Vf……(1)で
ある。(但し、Vfはダイオードの電圧降下分であ
る。)よって、Δ(Vb)/ΔT=R2・ΔI/ΔT+
I・Δ(R2)/ΔT+Δ(Vf)/ΔT……(2)こ
こでTは動作温度である。ところで、Δ(Vf)/ΔT
はよく知られているように負の値であり、かなり広いT
の範囲で一定値として扱える。R2・ΔI/ΔTは上述
のように正であり、I・Δ(R2)/ΔTは両者に比較
して無視できるとすれば、R2を選ぶことにより、Δ
(Vb)/ΔT=R2・ΔI/ΔT+Δ(Vf)/ΔT
=0とすることが出来る。このようにR2を選ぶので、
それによりバンドギャップ回路1の出力電圧Vbは決ま
ってしまう。望みの電圧を得るためにはアンプ2を必要
とするものである。そして、アンプ2の出力端子をこの
基準電圧発生回路の出力端子Outとして回路電源Vc
cの電圧や動作温度の変動に対して安定な電圧を発生さ
せるものである。
Therefore, as shown in FIG. 3, if a load composed of a series connection of a resistor R2 and a diode Q6 is connected between the transistor Q1 and the drain of the transistor Q5 constituting the second mirror circuit and the ground line, the mirror ratio (this 1 /
The current according to 1) flows, and the voltage Vb is output using the drain of the transistor Q5 as the output terminal of the bandgap circuit 1. That is, Vb = IR2 + Vf (1). (However, Vf is the voltage drop of the diode.) Therefore, Δ (Vb) / ΔT = R2 · ΔI / ΔT +
I · Δ (R2) / ΔT + Δ (Vf) / ΔT (2) where T is the operating temperature. By the way, Δ (Vf) / ΔT
Is a negative value, as is well known, and a rather wide T
Can be treated as a constant value in the range. Assuming that R2.ΔI / ΔT is positive as described above, and I.Δ (R2) / ΔT is negligible compared to both, by selecting R2, Δ2
(Vb) / ΔT = R2 · ΔI / ΔT + Δ (Vf) / ΔT
= 0. Since we choose R2 like this,
As a result, the output voltage Vb of the band gap circuit 1 is determined. In order to obtain a desired voltage, the amplifier 2 is required. The output terminal of the amplifier 2 is used as the output terminal Out of the reference voltage generation circuit, and the circuit power supply Vc
This is to generate a stable voltage with respect to the fluctuation of the voltage c and the operating temperature.

【0008】[0008]

【発明が解決しようとする課題】ところが、ICとして
実際に構成された上記の回路では、トランジスタQ3に
はそのゲートの電圧で制御されてドレインからソースに
流れている本来電流に加えてドレインから接地ラインに
抜けるリーク電流I1が存在する。即ち、トランジスタ
Q1の電流Iは本来流れるべき電流よりI1だけ大きい
ものとなっている。さらに、トランジスタQ5では、そ
のゲート電圧により制御されて流れる電流Iに加えてソ
ースからドレインに抜けるリーク電流I2が存在する。
このリーク電流I2も抵抗R2とダイオードQ6に流れ
るので、抵抗R2とダイオードQ6に流れる電流は本来
の電流にI1+I2を加えたものとなっている。これら
のリーク電流I1やI2が小さくて本来電流に対して無
視できるような場合は良いが本来の電流を小さく設定す
ると無視できなくなる。これらリーク電流は動作温度に
正の関係で依存すると共にその部分に印加される電圧が
増加すれば大きくなる。従って基準電圧発生回路の出力
が動作温度や回路電源電圧の変化により変動する誤差を
含むこととなる。そこで、この発明はこのようなリーク
電流の影響を排除して安定化した基準電圧発生回路を提
供する。
However, in the above-mentioned circuit actually configured as an IC, the transistor Q3 is controlled by the voltage of its gate, and in addition to the original current flowing from the drain to the source, and from the drain to the ground. There is a leak current I1 flowing through the line. That is, the current I of the transistor Q1 is larger than the current that should flow by I1. Further, in the transistor Q5, there is a leak current I2 flowing from the source to the drain in addition to the current I controlled by the gate voltage.
Since the leak current I2 also flows through the resistor R2 and the diode Q6, the current flowing through the resistor R2 and the diode Q6 is obtained by adding I1 + I2 to the original current. It is good if the leakage currents I1 and I2 are small and can be ignored with respect to the original current. However, if the original current is set small, it cannot be ignored. These leak currents depend on the operating temperature in a positive relationship, and increase as the voltage applied to that portion increases. Therefore, the output of the reference voltage generation circuit includes an error that fluctuates due to a change in the operating temperature or the circuit power supply voltage. Therefore, the present invention provides a stabilized reference voltage generating circuit which eliminates the influence of such a leakage current.

【0009】[0009]

【課題を解決するための手段】上記の課題を解決するた
めに、この発明は一導電型でなり、回路電源の一端にソ
ース(エミッタ)が接続され、ゲート(ベース)がドレ
イン(コレクタ)に接続された、第1及び第2のミラー
回路に共通の入力側トランジスタと、第1のミラー回路
の出力側トランジスタと、前記第1及び第2のミラー回
路に共通の入力側トランジスタのドレイン(コレクタ)
にドレイン(コレクタ)が接続され、ソース(エミッ
タ)が第1の抵抗を介して回路電源の他端に接続され
た、他導電型でなるトランジスタと、前記第1のミラー
回路の出力側トランジスタのドレイン(コレクタ)にド
レイン(コレクタ)が接続され、ソース(エミッタ)が
回路電源の他端に接続され、ゲート(ベース)がドレイ
ン(コレクタ)に接続されると共に前記定電流用トラン
ジスタのゲート(ベース)に接続された、他導電型でな
る負荷用トランジスタと、第2のミラー回路の出力側ト
ランジスタと、前記第2のミラー回路の出力側トランジ
スタのドレイン(コレクタ)と回路電源の他端との間に
接続されたダイオードと第2の抵抗との直列接続回路と
を具備する基準電圧発生回路において、前記第2のミラ
ー回路の出力側トランジスタと設計を同じくして、ソー
ス(エミッタ)が回路電源の一端側に接続すると共にゲ
ート(ベース)がソース(エミッタ)に接続された、リ
ーク電流モニタ用トランジスタと、前記定電流用トラン
ジスタと設計を同じくして、ソース(エミッタ)が回路
電源の他端側に接続され、ドレイン(コレクタ)が前記
リーク電流モニタ用トランジスタのドレイン(コレク
タ)に接続され、ゲート(ベース)がドレイン(コレク
タ)に接続された、第3のミラー回路の入力側トランジ
スタと、前記定電流用トランジスタと設計を同じくし
て、ドレインが前記ダイオードと第2の抵抗との直列接
続回路へ注入する電流を分流除去する位置に接続された
第3のミラー回路の出力側トランジスタとを具備するこ
とを特徴とする基準電圧発生回路を提供する。上記の回
路構成によれば、ゲート(ベース)をソース(エミッ
タ)に接続してOFF状態にあるリーク電流モニタ用ト
ランジスタには、第2のミラー回路の出力側トランジス
タに生じるリーク電流に近いリーク電流が発生し、その
電流は第3のミラー回路の出力側トランジスタに写され
る。さらに、第3のミラー回路の出力側トランジスタに
は定電流用トランジスタのドレイン(コレクタ)から回
路電源の他端側に抜けるリーク電流に近いリーク電流が
発生し、結局、第3のミラー回路の出力側トランジスタ
は両リーク電流を合わせた電流を第2のミラー回路の出
力側トランジスタが供給しようとする電流から減じてダ
イオードと第2の抵抗との直列接続回路へ注入させる。
In order to solve the above-mentioned problems, the present invention is of one conductivity type, in which a source (emitter) is connected to one end of a circuit power supply and a gate (base) is connected to a drain (collector). The connected input side transistor common to the first and second mirror circuits, the output side transistor of the first mirror circuit, and the drain (collector) of the input side transistor common to the first and second mirror circuits. )
A drain (collector) is connected to the other end of the circuit power supply via a first resistor, and a transistor of another conductivity type; and an output transistor of the first mirror circuit. The drain (collector) is connected to the drain (collector), the source (emitter) is connected to the other end of the circuit power supply, the gate (base) is connected to the drain (collector), and the gate (base) of the constant current transistor is connected. ), A load transistor of another conductivity type, an output transistor of the second mirror circuit, a drain (collector) of the output transistor of the second mirror circuit, and the other end of the circuit power supply. In a reference voltage generating circuit comprising a series connection circuit of a diode and a second resistor connected therebetween, an output side transformer of the second mirror circuit is provided. The leakage current monitoring transistor, in which the source (emitter) is connected to one end of the circuit power supply and the gate (base) is connected to the source (emitter), and the constant current transistor, are designed in the same manner as the transistor. Similarly, the source (emitter) is connected to the other end of the circuit power supply, the drain (collector) is connected to the drain (collector) of the leak current monitoring transistor, and the gate (base) is connected to the drain (collector). A position where the drain is shunted to remove the current injected into the series connection circuit of the diode and the second resistor, having the same design as the input-side transistor of the third mirror circuit and the constant current transistor, which are connected. And an output transistor of a third mirror circuit connected to the reference voltage generating circuit. According to the above circuit configuration, the leakage current monitoring transistor in the OFF state in which the gate (base) is connected to the source (emitter) has a leakage current close to the leakage current generated in the output side transistor of the second mirror circuit. Occurs, and the current is transferred to the output transistor of the third mirror circuit. Furthermore, a leak current close to the leak current flowing from the drain (collector) of the constant current transistor to the other end of the circuit power supply is generated in the output side transistor of the third mirror circuit, and eventually the output of the third mirror circuit is output. The side transistor subtracts the current obtained by adding both the leak currents from the current to be supplied by the output side transistor of the second mirror circuit and injects the current into the series connection circuit of the diode and the second resistor.

【0010】[0010]

【発明の実施の形態】この発明の一実施例を図面を参照
して説明する。図1はその回路図である。IC構成され
たこの基準電圧発生回路は、図3に示す従来回路に比較
してバンドギャップ回路20が異なる。さらに、細かく
言えば、図3におけるバンドギャップ回路1にリーク電
流除去回路21を付加したものである。
An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram thereof. This reference voltage generating circuit configured as an IC differs from the conventional circuit shown in FIG. 3 in the bandgap circuit 20. More specifically, a leakage current removing circuit 21 is added to the bandgap circuit 1 in FIG.

【0011】アンプ2と起動回路3部分は図3に示すも
のと同じなので同じ符号を付して説明を略す。
The parts of the amplifier 2 and the starting circuit 3 are the same as those shown in FIG.

【0012】次にバンドギャップ回路20については図
3と同じ部分も再度説明する。このバンドギャップ回路
20では、PチャンネルMOS型のトランジスタQ1、
Q2のゲートは互いに接続されると共に、それぞれのソ
ースは正の電圧が与えられる回路電源Vcc(回路電源
の一端)に接続されている。そして、トランジスタQ1
のドレインはそのゲートに接続されている。即ち、トラ
ンジスタQ1、Q2はトランジスタQ1を入力側として
第1のミラー回路11を構成している。
Next, with respect to the bandgap circuit 20, the same parts as in FIG. 3 will be described again. In this band gap circuit 20, a P-channel MOS transistor Q1,
The gates of Q2 are connected to each other, and their sources are connected to a circuit power supply Vcc (one end of the circuit power supply) to which a positive voltage is applied. And the transistor Q1
Is connected to its gate. That is, the transistors Q1 and Q2 configure the first mirror circuit 11 with the transistor Q1 as an input side.

【0013】NチャンネルMOS型のトランジスタQ3
はそのドレインがトランジスタQ1のドレインに接続さ
れ、ソースが抵抗R1を介して接地ライン(回路電源の
他端)に接続されている定電流用トランジスタである。
そして、NチャンネルMOS型のトランジスタQ4はそ
のドレインがトランジスタQ2のドレインに接続され、
ソースは接地ラインに接続され、ゲートはドレインに接
続されると共に、トランジスタQ3のゲートに接続され
ていて、トランジスタQ2の負荷用トランジスタとなっ
ている。そして、起動回路3のトランジスタQ10のド
レインはトランジスタQ4のドレインに接続されてい
る。
N-channel MOS transistor Q3
Is a constant current transistor whose drain is connected to the drain of the transistor Q1 and whose source is connected to the ground line (the other end of the circuit power supply) via the resistor R1.
The drain of the N-channel MOS transistor Q4 is connected to the drain of the transistor Q2,
The source is connected to the ground line, the gate is connected to the drain, and the transistor Q3 is connected to the gate to serve as a load transistor for the transistor Q2. Then, the drain of the transistor Q10 of the starting circuit 3 is connected to the drain of the transistor Q4.

【0014】そして、トランジスタQ1と第2のミラー
回路12を構成するPチャンネルMOS型トランジスタ
Q5が出力側トランジスタとして、トランジスタQ1と
設計をおなじくして設けられ、そのドレインと接地ライ
ン間に抵抗R2とダイオードQ6との直列接続でなる負
荷が接続されている。
A transistor Q1 and a P-channel MOS transistor Q5 forming the second mirror circuit 12 are provided as output transistors in the same design as the transistor Q1, and a resistor R2 is provided between the drain and the ground line. A load connected in series with the diode Q6 is connected.

【0015】以上説明した部分は、図3に示す従来回路
と同じであり、動作も大体において、同様である。即
ち、トランジスタQ1を流れる電流Iを決定する抵抗R
1は、トランジスタQ3が非飽和動作となるような小さ
い電流値になるように設定する点、そして、トランジス
タQ3にはそのゲートの電圧で制御されてドレインから
ソースに流れて、抵抗R1を通過する本来電流に加えて
ドレインから接地ラインに抜けるリーク電流I1が存在
する点、トランジスタQ5では、そのゲート電圧により
制御されて流れる電流Iに加えてソースからドレインに
抜けるリーク電流I2が存在する点、抵抗R1と抵抗R
2との関係がバンドギャップ回路20の出力電圧Vbの
温度係数を無くすように選ばれる点については図3に示
す従来回路と同様である。しかしながら、このバンドギ
ャップ回路20は、トランジスタQ5が供給する電流か
らこれらのリーク電流I1,I2分を抵抗R2とダイオ
ードQ6の直列接続回路に流さないように引抜くリーク
電流除去回路21を備える点が異なる。
The parts described above are the same as those of the conventional circuit shown in FIG. 3, and the operation is substantially the same. That is, the resistor R that determines the current I flowing through the transistor Q1
1 is that the transistor Q3 is set so as to have a small current value such that the transistor Q3 becomes non-saturated. The transistor Q3 flows from the drain to the source under the control of the gate voltage, and passes through the resistor R1. In the transistor Q5, there is a leak current I2 flowing from the source to the drain in addition to the current I controlled by the gate voltage, in addition to the fact that there is a leak current I1 flowing from the drain to the ground line in addition to the current. R1 and resistance R
2 is similar to the conventional circuit shown in FIG. 3 in that the relationship with 2 is selected so as to eliminate the temperature coefficient of the output voltage Vb of the bandgap circuit 20. However, the bandgap circuit 20 is provided with a leak current removing circuit 21 that extracts the leak currents I1 and I2 from the current supplied by the transistor Q5 so as not to flow to the series connection circuit of the resistor R2 and the diode Q6. different.

【0016】リーク電流除去回路21は、リーク電流モ
ニタ用トランジスタQ21と第3のミラー回路23を構
成する入力側トランジスタQ22と出力側トランジスタ
Q23とで構成されている。トランジスタQ21はトラ
ンジスタQ5と設計を同じとし、ソースが回路電源Vc
cに接続され、ゲートはソースに接続されて常時OFF
状態とされている。トランジスタQ22はトランジスタ
Q3と同じ設計とされ、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続され、ドレインはトランジ
スタQ21のドレインに接続されている。トランジスタ
Q23はトランジスタQ3と同じ設計とされ、ソースが
接地ラインに接続され、ゲートがQ22のゲートに接続
され、ドレインはトランジスタQ5のドレインに接続さ
れている。
The leakage current elimination circuit 21 is composed of a leakage current monitoring transistor Q21, an input transistor Q22 and an output transistor Q23 constituting a third mirror circuit 23. The transistor Q21 has the same design as the transistor Q5, and the source is the circuit power supply Vc.
connected to the gate, the gate is connected to the source and always off
It is in a state. Transistor Q22 has the same design as transistor Q3, with the source connected to the ground line, the gate connected to the drain, and the drain connected to the drain of transistor Q21. Transistor Q23 has the same design as transistor Q3, with the source connected to the ground line, the gate connected to the gate of Q22, and the drain connected to the drain of transistor Q5.

【0017】リーク電流モニタ用トランジスタQ21は
OFFしているので、リーク電流のみが流れる。その電
流の大きさはトランジスタQ5におけるソースからドレ
インに抜けるリーク電流I2に近似する。そして、その
電流はトランジスタQ23にゲートにより制御された電
流として鏡写される。そして、トランジスタQ23には
トランジスタQ3のドレインから接地ラインに抜けるリ
ーク電流I1に近似するリーク電流がドレインから接地
ラインに抜けて生じている。従って、このリーク電流除
去回路21は、トランジスタQ5のドレインからリーク
電流I1とリーク電流I2とを合わせた電流に近似する
電流を引抜くことになる。
Since the leak current monitoring transistor Q21 is OFF, only the leak current flows. The magnitude of the current is close to the leak current I2 flowing from the source to the drain of the transistor Q5. The current is mirrored on the transistor Q23 as the current controlled by the gate. In the transistor Q23, a leak current similar to the leak current I1 flowing from the drain of the transistor Q3 to the ground line is generated from the drain to the ground line. Therefore, the leak current removing circuit 21 extracts a current approximating the combined current of the leak current I1 and the leak current I2 from the drain of the transistor Q5.

【0018】以上のように構成したこの実施例の基準電
圧発生回路によれば、抵抗R2とダイオードQ6との直
列接続回路に供給する電流をトランジスタQ3やトラン
ジスタQ5に生ずるリーク電流分を除いたものとしたの
で、バンドギャップ回路20の出力電圧Vbが回路電源
Vccの電圧変動や、動作温度の変動に対してより安定
し、結果それをアンプ2で増幅して作るこの基準電圧発
生回路の出力電圧も安定なものとなる。
According to the reference voltage generating circuit of this embodiment configured as described above, the current supplied to the series connection circuit of the resistor R2 and the diode Q6 is obtained by removing the leak current generated in the transistors Q3 and Q5. Therefore, the output voltage Vb of the bandgap circuit 20 becomes more stable with respect to the voltage fluctuation of the circuit power supply Vcc and the fluctuation of the operating temperature. Is also stable.

【0019】図2はこの発明の他の実施例を示す回路図
である。この図においては、起動回路とアンプについて
は図示を略して、バンドギャップ回路30のみ示してい
る。この回路では図1に示す第1の実施例における各ト
ランジスタQ1,Q2,Q3,Q4,Q5,Q21,Q
22,Q23をそれぞれ2個のトランジスタを直列接続
して構成したものである。このようにすることにより、
回路電源Vccの変動に対するバンドギャップ回路の出
力電圧Vbの変動をより小さくすることができる。尚、
この回路では、リーク電流相当分の電流を引抜く点をト
ランジスタQ5bのドレインからとしないで、トランジ
スタQ5aのドレインからとしているが、効果はどちら
からでも大差は無い。
FIG. 2 is a circuit diagram showing another embodiment of the present invention. In this figure, the starting circuit and the amplifier are not shown, and only the bandgap circuit 30 is shown. In this circuit, each of the transistors Q1, Q2, Q3, Q4, Q5, Q21, Q in the first embodiment shown in FIG.
22 and Q23 are each configured by connecting two transistors in series. By doing this,
Variations in the output voltage Vb of the bandgap circuit with respect to variations in the circuit power supply Vcc can be further reduced. still,
In this circuit, the point at which the current corresponding to the leak current is extracted is not from the drain of the transistor Q5b but from the drain of the transistor Q5a, but the effect is not so different from either.

【0020】上記第1、第2の実施例では回路電源を正
の電圧とし、正の基準電圧を得るものとし、各トランジ
スタはMOS型を用いているが、ソースをエミッタに、
ドレインをコレクタに、ゲートをベースに、Pチャンネ
ルMOS型をPNP型に、NチャンネルMOS型をNP
N型に読み替えれば、バイポーラトランジスタを用いる
ものでも同様に実施出来る。
In the first and second embodiments, the circuit power supply is set to a positive voltage and a positive reference voltage is obtained. Each transistor uses a MOS type.
P-channel MOS type to PNP type, N-channel MOS type to NP with drain as collector and gate as base
If it is read as an N-type, the same can be applied to a device using a bipolar transistor.

【0021】さらに、回路電源Vccを負の電圧が与え
られるものとし、各トランジスタの導電型を逆(この場
合ダイオードQ6の向きも逆)にすれば、バンドギャッ
プ回路は負に安定化された出力電圧Vbを出力し、安定
な基準電圧を得ることが出来る。そして、用いるトラン
ジスタが、MOS型でも、バイポーラ型でも同様に実施
できる。
Furthermore, if a negative voltage is applied to the circuit power supply Vcc and the conductivity type of each transistor is reversed (in this case, the direction of the diode Q6 is also reversed), the bandgap circuit outputs a negatively stabilized output. By outputting the voltage Vb, a stable reference voltage can be obtained. Further, the present invention can be similarly carried out whether the transistor used is a MOS type or a bipolar type.

【0022】[0022]

【発明の効果】以上の説明のようにこの発明の基準電圧
発生回路によれば、その中に含むバンドギャップ回路の
出力電圧を作る電流の中に制御されていないリーク電流
が混じるのを少なくするので、より安定な基準電圧をう
ることができる。
As described above, according to the reference voltage generating circuit of the present invention, it is possible to reduce the uncontrolled leakage current from being mixed with the current for generating the output voltage of the bandgap circuit included therein. Therefore, a more stable reference voltage can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例の基準電圧発生回路の回
路図。
FIG. 1 is a circuit diagram of a reference voltage generation circuit according to an embodiment of the present invention.

【図2】 この発明の他の実施例におけるバンドギャッ
プ回路部分の回路図
FIG. 2 is a circuit diagram of a band gap circuit according to another embodiment of the present invention.

【図3】 従来の基準電圧発生回路の回路図。FIG. 3 is a circuit diagram of a conventional reference voltage generation circuit.

【符号の説明】[Explanation of symbols]

11 第1のミラー回路 12 第2のミラー回路 23 第3のミラー回路 Q1,Q1a,Q1b PチャンネルMOS型トランジ
スタ(第1及び第2のミラー回路に共通の入力側トラン
ジスタ) Q2,Q2a,Q2b PチャンネルMOS型トランジ
スタ(第1のミラー回路の出力側トランジスタ) Q3,Q3a,Q3b NチャンネルMOS型トランジ
スタ(定電流用トランジスタ) Q4,Q4a,Q4b NチャンネルMOS型トランジ
スタ(負荷用トランジスタ) Q5,Q5a,Q5b PチャンネルMOS型トランジ
スタ(第2のミラー回路の出力側トランジスタ) Q6 ダイオード Q21,Q21a,Q21b PチャンネルMOS型ト
ランジスタ(リーク電流モニタ用トランジスタ) Q22,Q22a,Q22b NチャンネルMOS型ト
ランジスタ(第3のミラー回路の入力側トランジスタ) Q23,Q23a,Q23b NチャンネルMOS型ト
ランジスタ(第3のミラー回路の出力側トランジスタ) R1 第1の抵抗 R2 第2の抵抗 Vcc 回路電源
11 First mirror circuit 12 Second mirror circuit 23 Third mirror circuit Q1, Q1a, Q1b P-channel MOS transistor (input side transistor common to first and second mirror circuits) Q2, Q2a, Q2b P Channel MOS transistor (output side transistor of first mirror circuit) Q3, Q3a, Q3b N-channel MOS transistor (constant current transistor) Q4, Q4a, Q4b N-channel MOS transistor (load transistor) Q5, Q5a, Q5b P-channel MOS transistor (output side transistor of second mirror circuit) Q6 Diode Q21, Q21a, Q21b P-channel MOS transistor (leakage current monitoring transistor) Q22, Q22a, Q22b N-channel MOS type Transistors (input transistors of the third mirror circuit) Q23, Q23a, Q23b N-channel MOS transistor (output-side transistor of the third mirror circuit) R1 first resistor R2 second resistor Vcc circuit power supply

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】一導電型でなり、回路電源の一端にソース
が接続され、ゲートがドレインに接続された、第1及び
第2のミラー回路に共通の入力側トランジスタと、 前記第1のミラー回路の出力側トランジスタと、 前記第1及び第2のミラー回路に共通の入力側トランジ
スタのドレインにドレインが接続され、ソースが第1の
抵抗を介して回路電源の他端に接続された、他導電型で
なる、定電流用トランジスタと、 前記第1のミラー回路の出力側トランジスタのドレイン
にドレインが接続され、ソースが回路電源の他端に接続
され、ゲートがドレインに接続されると共に前記定電流
用トランジスタのゲートに接続された、他導電型でな
る、負荷用トランジスタと、 前記第2のミラー回路の出力側トランジスタと、 前記第2のミラー回路の出力側トランジスタのドレイン
と回路電源の他端との間に接続されたダイオードと第2
の抵抗との直列接続回路とを具備する基準電圧発生回路
において、 前記第2のミラー回路の出力側トランジスタと設計を同
じくして、ソースが回路電源の一端側に接続されると共
にゲートがソースに接続された、リーク電流モニタ用ト
ランジスタと、 前記定電流用トランジスタと設計を同じくして、ソース
が回路電源の他端側に接続され、ドレインが前記リーク
電流モニタ用トランジスタのドレインに接続され、ゲー
トがドレインに接続された、第3のミラー回路の入力側
トランジスタと、 前記定電流用トランジスタと設計を同じくして、ドレイ
ンが前記ダイオードと第2の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続した、第3のミラ
ー回路の出力側トランジスタとを具備することを特徴と
する基準電圧発生回路。
An input transistor of one conductivity type, having a source connected to one end of a circuit power supply and a gate connected to a drain, common to the first and second mirror circuits, and the first mirror. An output transistor of the circuit, a drain connected to a drain of an input transistor common to the first and second mirror circuits, and a source connected to the other end of the circuit power supply via a first resistor. A constant-current transistor having a conductivity type; a drain connected to the drain of the output-side transistor of the first mirror circuit; a source connected to the other end of the circuit power supply; a gate connected to the drain; A load transistor of another conductivity type, connected to the gate of the current transistor, an output transistor of the second mirror circuit, and an output of the second mirror circuit. It is connected between the other end of the drain side transistor and a circuit power diode and a second
A reference voltage generating circuit having a series connection circuit with a resistor, wherein the source is connected to one end of the circuit power supply and the gate is connected to the source, similarly to the design of the output transistor of the second mirror circuit. Connected, the leak current monitoring transistor, the same design as the constant current transistor, the source is connected to the other end of the circuit power supply, the drain is connected to the drain of the leak current monitoring transistor, the gate Is connected to the drain, and has the same design as the input side transistor of the third mirror circuit and the constant current transistor, and shunts the current that the drain injects into the series connection circuit of the diode and the second resistor. A reference voltage generation circuit, comprising: a third mirror circuit output-side transistor connected to a position to be removed.
【請求項2】Pチャンネル型でなり、正電圧の回路電源
にソースが接続され、ゲートがドレインに接続された、
第1及び第2のミラー回路に共通の入力側トランジスタ
と、 前記第1のミラー回路の出力側トランジスタと、 前記第1及び第2のミラー回路に共通の入力側トランジ
スタのドレインにドレインが接続され、ソースが第1の
抵抗を介して接地ラインに接続され、Nチャンネル型で
なる、定電流用トランジスタと、 前記第1のミラー回路の出力側トランジスタのドレイン
にドレインが接続され、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続されると共に前記定電流用
トランジスタのゲートに接続された、Nチャンネル型で
なる、負荷用トランジスタと、 第2のミラー回路の出力側トランジスタと、 前記第2のミラー回路の出力側トランジスタのドレイン
と接地ラインとの間に接続されたダイオードと第2の抵
抗との直列接続回路とを具備する基準電圧発生回路にお
いて、 前記第2のミラー回路の出力側トランジスタと設計を同
じくして、ソースが回路電源に接続されると共にゲート
がソースに接続された、リーク電流モニタ用トランジス
タと、 前記定電流用トランジスタと設計を同じくして、ソース
が接地ラインに接続され、ドレインが前記リーク電流モ
ニタ用トランジスタのドレインに接続され、ゲートがド
レインに接続された、第3のミラー回路の入力側トラン
ジスタと、 前記定電流用トランジスタと設計を同じくして、ドレイ
ンが前記ダイオードと第2の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された、第3のミ
ラー回路の出力側トランジスタとを具備することを特徴
とする基準電圧発生回路。
2. A P-channel type having a source connected to a positive voltage circuit power supply and a gate connected to a drain,
A drain connected to an input-side transistor common to the first and second mirror circuits, an output-side transistor of the first mirror circuit, and a drain of an input-side transistor common to the first and second mirror circuits; A source is connected to a ground line via a first resistor, and an N-channel type constant current transistor; a drain is connected to a drain of an output transistor of the first mirror circuit; and a source is a ground line. An N-channel load transistor, having a gate connected to the drain and a gate connected to the constant current transistor; an output transistor of the second mirror circuit; A series connection circuit of a diode and a second resistor connected between the drain of the output transistor of the mirror circuit and the ground line A reference voltage generation circuit comprising: a leakage current monitoring transistor having a source connected to the circuit power supply and a gate connected to the source, having the same design as the output-side transistor of the second mirror circuit; An input side of a third mirror circuit, having a source connected to a ground line, a drain connected to the drain of the leak current monitoring transistor, and a gate connected to the drain, having the same design as the constant current transistor. A third mirror circuit having the same design as the transistor and the constant current transistor, having a drain connected to a position for shunting and removing a current injected into the series connection circuit of the diode and the second resistor; A reference voltage generation circuit comprising: a side transistor.
【請求項3】Nチャンネル型でなり、負電圧の回路電源
にソースが接続され、ゲートがドレインに接続された、
第1及び第2のミラー回路に共通の入力側トランジスタ
と、第1のミラー回路の出力側トランジスタと、 前記第1及び第2のミラー回路に共通の入力側トランジ
スタのドレインにドレインが接続され、ソースが第1の
抵抗を介して接地ラインに接続され、Pチャンネル型で
なる、定電流用トランジスタと、 前記第1のミラー回路の出力側トランジスタのドレイン
にドレインが接続され、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続されると共に前記定電流用
トランジスタのゲートに接続され、Pチャンネル型でな
る負荷用トランジスタと、 第2のミラー回路の出力側トランジスタと、 前記第2のミラー回路の出力側トランジスタのドレイン
と接地ラインとの間に接続されたダイオードと第2の抵
抗との直列接続回路とを具備した負の基準電圧発生回路
において、 前記第2のミラー回路の出力側トランジスタと設計を同
じくして、ソースが回路電源に接続されると共にゲート
がソースに接続された、リーク電流モニタ用トランジス
タと、 前記定電流用トランジスタと設計を同じくして、ソース
が接地ラインに接続され、ドレインが前記リーク電流モ
ニタ用トランジスタのドレインに接続され、ゲートがド
レインに接続された、第3のミラー回路の入力側トラン
ジスタと前記定電流用トランジスタと設計を同じくし
て、ドレインが前記ダイオードと第2の抵抗との直列接
続回路へ注入する電流を分流除去する位置に接続した、
第3のミラー回路の出力側トランジスタとを具備するこ
とを特徴とする基準電圧発生回路。
3. An N-channel type having a source connected to a negative voltage circuit power supply and a gate connected to a drain,
A drain connected to an input-side transistor common to the first and second mirror circuits, an output-side transistor of the first mirror circuit, and a drain of an input-side transistor common to the first and second mirror circuits; A source connected to the ground line via the first resistor, a P-channel type constant current transistor; a drain connected to the drain of the output transistor of the first mirror circuit; and a source connected to the ground line. Connected, a gate connected to the drain, and connected to the gate of the constant current transistor, a P-channel type load transistor; an output transistor of a second mirror circuit; A series connection circuit of a diode and a second resistor connected between the drain of the output transistor and the ground line; In the negative reference voltage generating circuit, a leakage current monitoring transistor having a source connected to the circuit power supply and a gate connected to the source, having the same design as the output-side transistor of the second mirror circuit, An input side of a third mirror circuit, having a source connected to a ground line, a drain connected to the drain of the leak current monitoring transistor, and a gate connected to the drain, having the same design as the constant current transistor. In the same design as the transistor and the constant current transistor, the drain was connected to a position for shunting and removing the current injected into the series connection circuit of the diode and the second resistor.
A reference voltage generating circuit, comprising: a third mirror circuit output transistor.
【請求項4】前記第2のミラー回路の出力側トランジス
タのドレインが動作温度に対して安定化された電圧を出
力するように前記第1及び第2の抵抗の関係を選んでい
る請求項1、2又は3に記載の基準電圧発生回路。
4. The relationship between the first and second resistors is selected such that a drain of an output transistor of the second mirror circuit outputs a voltage stabilized with respect to an operating temperature. 4. The reference voltage generating circuit according to 2 or 3.
【請求項5】一導電型でなり、回路電源の一端にエミッ
タが接続され、ベースがコレクタに接続された、第1及
び第2のミラー回路に共通の入力側トランジスタと、第
1のミラー回路の出力側トランジスタと、 前記第1及び第2のミラー回路に共通の入力側トランジ
スタのコレクタにコレクタが接続され、エミッタが第1
の抵抗を介して回路電源の他端に接続された、他導電型
でなる、定電流用トランジスタと、 前記第1のミラー回路の出力側トランジスタのコレクタ
にコレクタが接続され、エミッタが回路電源の他端に接
続され、ベースがコレクタに接続されると共に前記定電
流用トランジスタのベースに接続された、他導電型でな
る、負荷用トランジスタと、 第2のミラー回路の出力側トランジスタと、 前記第2のミラー回路の出力側トランジスタのコレクタ
と回路電源の他端との間に接続されたダイオードと第2
の抵抗との直列接続回路とを具備する基準電圧発生回路
において、 前記第2のミラー回路の出力側トランジスタと設計を同
じくして、エミッタが回路電源の一端側に接続されると
共にベースがエミタに接続された、リーク電流モニタ用
トランジスタと、 前記定電流用トランジスタと設計を同じくして、エミッ
タが回路電源の他端側に接続され、コレクタが前記リー
ク電流モニタ用トランジスタのコレクタに接続され、ベ
ースがコレクタに接続された、第3のミラー回路の入力
側トランジスタと、 前記定電流用トランジスタと設計を同じくして、コレク
タが前記ダイオードと第2の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された、第3のミ
ラー回路の出力側トランジスタとを具備することを特徴
とする基準電圧発生回路。
5. An input transistor common to the first and second mirror circuits, which is of one conductivity type, has an emitter connected to one end of the circuit power supply, and has a base connected to the collector, and a first mirror circuit. And a collector connected to a collector of an input transistor common to the first and second mirror circuits, and an emitter connected to the first transistor.
A constant current transistor of the other conductivity type, connected to the other end of the circuit power supply through the resistor of the first mirror circuit, a collector connected to the collector of the output side transistor of the first mirror circuit, and an emitter connected to the circuit power supply A load transistor connected to the other end, having a base connected to the collector and connected to the base of the transistor for constant current, of another conductivity type; an output transistor of the second mirror circuit; And a second diode connected between the collector of the output transistor of the second mirror circuit and the other end of the circuit power supply.
A reference voltage generating circuit having a series connection circuit with a resistor of the second type, wherein the emitter is connected to one end of the circuit power supply and the base is connected to the emitter in the same design as the output transistor of the second mirror circuit. Connected, the leak current monitoring transistor, the same design as the constant current transistor, the emitter is connected to the other end of the circuit power supply, the collector is connected to the collector of the leak current monitoring transistor, the base Is connected to the collector, and has the same design as the input-side transistor of the third mirror circuit and the transistor for constant current, and shunts the current that the collector injects into the series connection circuit of the diode and the second resistor. An output transistor of a third mirror circuit connected to a position to be removed. .
【請求項6】PNP型でなり、正電圧の回路電源にエミ
ッタが接続され、ベースがコレクタに接続された、第1
及び第2のミラー回路に共通の入力側トランジスタと、 前記第1のミラー回路の出力側トランジスタと、 前記第1及び第2のミラー回路に共通の入力側トランジ
スタのコレクタにコレクタが接続され、エミッタが第1
の抵抗を介して接地ラインに接続された、NPN型でな
る、定電流用トランジスタと、 前記第1のミラー回路の出力側トランジスタのコレクタ
にコレクタが接続され、エミッタが接地ラインに接続さ
れ、ベースがコレクタに接続されると共に前記定電流用
トランジスタのベースに接続された、NPN型でなる負
荷用トランジスタと、 第2のミラー回路の出力側トランジスタと、 前記第2のミラー回路の出力側トランジスタのコレクタ
と接地ラインとの間に接続されたダイオードと第2の抵
抗との直列接続回路とを具備する基準電圧発生回路にお
いて、 前記第2のミラー回路の出力側トランジスタと設計を同
じくして、エミッタが回路電源に接続されると共にベー
スがエミッタに接続された、リーク電流モニタ用トラン
ジスタと、 前記定電流用トランジスタと設計を同じくして、エミッ
タが接地ラインに接続され、コレクタが前記リーク電流
モニタ用トランジスタのコレクタに接続され、ベースが
コレクタに接続された、第3のミラー回路の入力側トラ
ンジスタと、 前記定電流用トランジスタと設計を同じくして、コレク
タが前記ダイオードと第2の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された第3のミラ
ー回路の出力側トランジスタとを具備することを特徴と
する基準電圧発生回路。
6. A first PNP-type power supply, wherein an emitter is connected to a positive voltage circuit power supply, and a base is connected to a collector.
An input-side transistor common to the second mirror circuit; an output-side transistor of the first mirror circuit; a collector connected to a collector of the input-side transistor common to the first and second mirror circuits; Is the first
An NPN-type constant current transistor connected to the ground line through the resistor of the first mirror circuit, a collector connected to the collector of the output side transistor of the first mirror circuit, an emitter connected to the ground line, and a base Is connected to the collector and is connected to the base of the constant current transistor, the load transistor being of NPN type, the output transistor of the second mirror circuit, and the output transistor of the second mirror circuit. A reference voltage generating circuit comprising a series connection circuit of a diode and a second resistor connected between a collector and a ground line, the output voltage of the second mirror circuit being the same as that of the output transistor, A transistor connected to a circuit power supply and a base connected to the emitter, a leakage current monitoring transistor; An input-side transistor of a third mirror circuit, the emitter being connected to the ground line, the collector being connected to the collector of the transistor for monitoring leakage current, and the base being connected to the collector, in the same design as the In the same manner as the constant current transistor, the output side transistor of the third mirror circuit connected at a position where the collector shunts and removes the current injected into the series connection circuit of the diode and the second resistor. A reference voltage generation circuit, comprising:
【請求項7】NPN型でなり、負電圧の回路電源にエミ
ッタが接続され、ベースがコレクタに接続された、第1
及び第2のミラー回路に共通の入力側トランジスタと、 第1のミラー回路の出力側トランジスタと、 前記第1及び第2のミラー回路に共通の入力側トランジ
スタのコレクタにコレクタが接続され、エミッタが第1
の抵抗を介して接地ラインに接続された、PNP型でな
る、定電流用トランジスタと、 前記第1のミラー回路の出力側トランジスタのコレクタ
にコレクタが接続され、エミッタが接地ラインに接続さ
れ、ベースがコレクタに接続されると共に前記定電流用
トランジスタのベースに接続され、PNP型でなる負荷
用トランジスタと、 第2のミラー回路の出力側トランジスタと、 前記第2のミラー回路の出力側トランジスタのコレクタ
と接地ラインとの間に接続されたダイオードと第2の抵
抗との直列接続回路とを具備した負の基準電圧発生回路
において、 前記第2のミラー回路の出力側トランジスタと設計を同
じくして、エミッタが回路電源に接続されると共にベー
スがエミッタに接続されたリーク電流モニタ用トランジ
スタと、 前記定電流用トランジスタと設計を同じくして、エミッ
タが接地ラインに接続され、コレクタが前記リーク電流
モニタ用トランジスタのコレクタに接続され、ベースを
コレクタに接続した、第3のミラー回路の入力側トラン
ジスタと 前記定電流用トランジスタと設計を同じくして、コレク
タが前記ダイオードと第2の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された第3のミラ
ー回路の出力側トランジスタとを具備することを特徴と
する基準電圧発生回路。
7. A first NPN-type power supply, wherein an emitter is connected to a negative voltage circuit power supply, and a base is connected to a collector.
And an input transistor common to the second mirror circuit; an output transistor of the first mirror circuit; a collector connected to a collector of the input transistor common to the first and second mirror circuits; First
A constant current transistor of a PNP type connected to a ground line via a resistor of the first type, a collector connected to a collector of an output side transistor of the first mirror circuit, an emitter connected to the ground line, and a base Is connected to the collector and is connected to the base of the constant current transistor, and is a PNP-type load transistor; an output transistor of the second mirror circuit; and a collector of the output transistor of the second mirror circuit. A negative reference voltage generation circuit comprising a series connection circuit of a diode and a second resistor connected between the diode and a ground line, the same design as the output side transistor of the second mirror circuit, A leakage current monitoring transistor having an emitter connected to a circuit power supply and a base connected to the emitter; In the same manner as the first transistor, the emitter is connected to the ground line, the collector is connected to the collector of the leak current monitoring transistor, and the base is connected to the collector. The output transistor of the third mirror circuit is connected to a position where the collector is shunted to the current injected into the series connection circuit of the diode and the second resistor, and has the same design as the current transistor. A reference voltage generation circuit, characterized in that:
【請求項8】前記第2のミラー回路の出力側トランジス
タのドレインが動作温度と回路電源の電圧とに対して安
定化された電圧を出力するように前記第1及び第2の抵
抗の関係を選んでいる請求項5,6又は7に記載の基準
電圧発生回路。
8. The relationship between the first and second resistors so that the drain of the output transistor of the second mirror circuit outputs a voltage stabilized with respect to the operating temperature and the voltage of the circuit power supply. 8. The reference voltage generating circuit according to claim 5, 6 or 7, which is selected.
【請求項9】前記各トランジスタの一部若しくは全部に
ついて、複数のトランジスタを直列に接続したものとし
ていることを特徴とする請求項1、2、3、4、5、
6、7又は8に記載の基準電圧発生回路。
9. A method according to claim 1, wherein a plurality of transistors are connected in series for a part or all of said transistors.
9. The reference voltage generation circuit according to 6, 7, or 8.
JP29968799A 1999-10-21 1999-10-21 Reference voltage generating circuit Withdrawn JP2001117654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29968799A JP2001117654A (en) 1999-10-21 1999-10-21 Reference voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29968799A JP2001117654A (en) 1999-10-21 1999-10-21 Reference voltage generating circuit

Publications (1)

Publication Number Publication Date
JP2001117654A true JP2001117654A (en) 2001-04-27

Family

ID=17875759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29968799A Withdrawn JP2001117654A (en) 1999-10-21 1999-10-21 Reference voltage generating circuit

Country Status (1)

Country Link
JP (1) JP2001117654A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831505B2 (en) 2002-06-07 2004-12-14 Nec Corporation Reference voltage circuit
JP2009053971A (en) * 2007-08-28 2009-03-12 Nec Electronics Corp Reference voltage generation circuit and timer circuit
JP2011205104A (en) * 2002-10-21 2011-10-13 Panasonic Corp Semiconductor integrated circuit device
CN103092239A (en) * 2011-10-31 2013-05-08 精工电子有限公司 Constant current circuit and reference voltage circuit
JP2015118529A (en) * 2013-12-18 2015-06-25 セイコーインスツル株式会社 Voltage regulator
CN105404351A (en) * 2015-12-14 2016-03-16 上海华虹宏力半导体制造有限公司 Current bias circuit
CN105867500A (en) * 2016-04-27 2016-08-17 上海华虹宏力半导体制造有限公司 Bandgap reference source circuit
JP2019186943A (en) * 2018-04-16 2019-10-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Low quiescent current power on reset circuit
JP7103742B1 (en) * 2021-09-22 2022-07-20 ウィンボンド エレクトロニクス コーポレーション Voltage generation circuit

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831505B2 (en) 2002-06-07 2004-12-14 Nec Corporation Reference voltage circuit
JP2011205104A (en) * 2002-10-21 2011-10-13 Panasonic Corp Semiconductor integrated circuit device
JP2009053971A (en) * 2007-08-28 2009-03-12 Nec Electronics Corp Reference voltage generation circuit and timer circuit
CN103092239A (en) * 2011-10-31 2013-05-08 精工电子有限公司 Constant current circuit and reference voltage circuit
JP2013097551A (en) * 2011-10-31 2013-05-20 Seiko Instruments Inc Constant current circuit and reference voltage circuit
JP2015118529A (en) * 2013-12-18 2015-06-25 セイコーインスツル株式会社 Voltage regulator
CN105404351A (en) * 2015-12-14 2016-03-16 上海华虹宏力半导体制造有限公司 Current bias circuit
CN105867500A (en) * 2016-04-27 2016-08-17 上海华虹宏力半导体制造有限公司 Bandgap reference source circuit
JP2019186943A (en) * 2018-04-16 2019-10-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Low quiescent current power on reset circuit
CN110391805A (en) * 2018-04-16 2019-10-29 亚德诺半导体无限责任公司 Low quiescent current power on reset circuit
CN110391805B (en) * 2018-04-16 2023-08-25 亚德诺半导体国际无限责任公司 Low Quiescent Current Power on Reset Circuit
JP7103742B1 (en) * 2021-09-22 2022-07-20 ウィンボンド エレクトロニクス コーポレーション Voltage generation circuit
TWI792988B (en) * 2021-09-22 2023-02-11 華邦電子股份有限公司 Voltage generating circuit and semiconductor device

Similar Documents

Publication Publication Date Title
US8704588B2 (en) Circuit for generating a reference voltage
US7259543B2 (en) Sub-1V bandgap reference circuit
US7755344B2 (en) Ultra low-voltage sub-bandgap voltage reference generator
US6384586B1 (en) Regulated low-voltage generation circuit
CN100476682C (en) Ultra-low voltage reference source
US4906863A (en) Wide range power supply BiCMOS band-gap reference voltage circuit
KR20100077272A (en) Reference voltage generation circuit
US8269548B2 (en) Zero-temperature-coefficient voltage or current generator
KR20100077271A (en) Reference voltage generation circuit
JP3287001B2 (en) Constant voltage generator
KR20040111176A (en) Constant voltage generation and electronic equipment using the same
CN110989760B (en) Detection circuit based on band-gap reference voltage and band-gap reference voltage circuit
JP2001117654A (en) Reference voltage generating circuit
US6392470B1 (en) Bandgap reference voltage startup circuit
JP3556482B2 (en) Constant voltage generator
JP2003263232A (en) Band gap reference circuit
US5789906A (en) Reference voltage generating circuit and method
KR19990007418A (en) Constant current circuit
US20120153997A1 (en) Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage
JP4676177B2 (en) Band gap type reference voltage generator
JPH05204480A (en) Constant voltage circuit
JP2709033B2 (en) Constant voltage generator
US11762410B2 (en) Voltage reference with temperature-selective second-order temperature compensation
JPH08293784A (en) Emitter coupled logical output circuit
KR100399962B1 (en) Cerrent source circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070725