JP2001109394A - Display device integrated with image recognition device - Google Patents

Display device integrated with image recognition device

Info

Publication number
JP2001109394A
JP2001109394A JP2000216561A JP2000216561A JP2001109394A JP 2001109394 A JP2001109394 A JP 2001109394A JP 2000216561 A JP2000216561 A JP 2000216561A JP 2000216561 A JP2000216561 A JP 2000216561A JP 2001109394 A JP2001109394 A JP 2001109394A
Authority
JP
Japan
Prior art keywords
film
pixel
display device
sensor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000216561A
Other languages
Japanese (ja)
Other versions
JP4651785B2 (en
JP2001109394A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000216561A priority Critical patent/JP4651785B2/en
Publication of JP2001109394A publication Critical patent/JP2001109394A/en
Publication of JP2001109394A5 publication Critical patent/JP2001109394A5/ja
Application granted granted Critical
Publication of JP4651785B2 publication Critical patent/JP4651785B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an intelligent new display device integrated with an image recognition device having a pixel matrix, image sensor and peripheral circuit to drive those, that is, having both of an image recognizing function and a display function. SOLUTION: The display device has a plurality of pixels having active elements and arranged in a matrix, an active matrix substrate used as the electrode of the pixels, and a plurality of sensors disposed in a matrix on the active matrix substrate. The sensor has a photoelectron conversion element, and when an external image is to be read, the light passing through a light- transmitting material is used to read the information.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】TECHNICAL FIELD OF THE INVENTION

【0002】本発明は、画像認識機能と、画像の表示機
能とを併せ持つ装置に関する。特に、マトリクス状に配
置された複数の薄膜トランジスタ(TFT)によって構
成されるアクティブマトリクス型の表示機能装置を有す
る装置に関する。
[0002] The present invention relates to an apparatus having both an image recognition function and an image display function. In particular, the present invention relates to a device having an active matrix display function device including a plurality of thin film transistors (TFTs) arranged in a matrix.

【0003】[0003]

【従来の技術】近年、パソコン等の情報機器が広く普及
し、様々な情報を電子情報としてパソコンなどに読み込
みたいという要求が高くなっている。そのため、紙など
に印刷されたものを読み取るための手段として、スキャ
ナが注目されている。しかしながら、このスキャナは、
周辺機器として独立しており、操作が難しこと、置き場
所に困るなどの問題点があった。
2. Description of the Related Art In recent years, information devices such as personal computers have become widespread, and demands for reading various information as electronic information into personal computers and the like have increased. For this reason, scanners have attracted attention as means for reading what is printed on paper or the like. However, this scanner
It is independent as a peripheral device, and there are problems such as difficulty in operation and difficulty in location.

【0004】そのような状況において、カラースキャナ
とタッチ式パネルを一体化した液晶パネルが実用化され
ている。簡単にその構成を説明する。まず、液晶パネル
があり、その上に、ラインセンサを用いたカラースキャ
ナが配置されている。スキャナを使用するときは、画面
の上に原稿を置き、ラインセンサをスキャンさせて読み
取らせている。このために大きな面積と容積を必要とし
ていた。
In such a situation, a liquid crystal panel in which a color scanner and a touch panel are integrated has been put to practical use. The configuration will be briefly described. First, there is a liquid crystal panel, on which a color scanner using a line sensor is arranged. When using a scanner, an original is placed on the screen, and the line sensor is scanned and read. This required a large area and volume.

【0005】また最近、ポリシリコンTFTと呼ばれる
多結晶シリコンを用いたTFT技術が鋭意研究されてい
る。その成果として、ポリシリコンTFTによって、シ
フトレジスタ回路等を有する駆動回路を作製することが
可能になり、画素部と、画素部を駆動する周辺駆動回路
とを同一基板上に集積したアクティブマトリクス型の液
晶パネルが実用化に至っている。そのため、液晶パネル
が小型化、軽量化され、パーソナルコンピュータ、ビデ
オカメラやデジタルカメラ等の各種情報機器、携帯機器
の表示部に用いられている。加えて、有機ELなど自己
発光型の表示デバイスも開発が進んでいる。
Recently, a TFT technique using polycrystalline silicon called a polysilicon TFT has been intensively studied. As a result, a driving circuit having a shift register circuit and the like can be manufactured using a polysilicon TFT, and an active matrix type in which a pixel portion and a peripheral driving circuit for driving the pixel portion are integrated on the same substrate. Liquid crystal panels have come to practical use. For this reason, liquid crystal panels have been reduced in size and weight, and used for various information devices such as personal computers, video cameras and digital cameras, and display units of portable devices. In addition, self-luminous display devices such as organic EL are also being developed.

【0006】[0006]

【発明が解決しようとする課題】最近では、ノート型パ
ソコンよりも携帯性に優れ、安価なポケットサイズの小
型携帯用情報処理端末装置(モバイルコンピュータ)が
人気を博しており、その表示部にはアクティブマトリク
ス型液晶パネルが主として用いられている。このような
情報処理端末装置は表示部からタッチペン方式でデータ
を入力可能となっているが、紙面上の文字・図画情報
や、映像情報を入力するには、前述の様にスキャナーや
デジタルカメラ等の画像を読み込むための周辺機器と接
続することが必要である。そのため、情報処理端末装置
の携帯性が損なわれている。また、使用者に周辺機器を
購入するための経済的な負担をかけている。
Recently, a small portable information processing terminal device (mobile computer), which is more portable and cheaper than a notebook personal computer, and is inexpensive, has become popular. For example, an active matrix type liquid crystal panel is mainly used. Such an information processing terminal device is capable of inputting data by a touch pen method from a display unit. However, in order to input character / drawing information or video information on paper, a scanner or a digital camera as described above is used. It is necessary to connect to a peripheral device for reading the image. Therefore, the portability of the information processing terminal device has been impaired. In addition, it imposes an economic burden on the user to purchase peripheral equipment.

【0007】また、アクティブマトリクス型液晶表示装
置は、TV会議システム、TV電話、インターネット用
端末等の表示部にも用いられている。これらシステムや
端末では、対話者や使用者の映像を撮影するカメラ(C
CDカメラ)を備えているが、表示部と読み取り部(セ
ンサ部)は個別に製造され、モジュール化されているた
め、製造コストが高いものとなっていた。
[0007] The active matrix type liquid crystal display device is also used for a display unit of a TV conference system, a TV phone, an Internet terminal, and the like. In these systems and terminals, cameras (C
Although the display unit and the reading unit (sensor unit) are separately manufactured and modularized, the manufacturing cost is high.

【0008】加えて、携帯情報端末装置は携帯性が一番
の特徴である。そのため、できるだけその容積を少なく
することが望まれている。この容積を少なくするため
に、部品の小型化など様々な改良が加えられているが、
電源となる電池部分は実際にその装置を使用する時間の
長さを犠牲にできないという制限から小型化しにくいの
が現状となっている。そのため、電池の改良だけでな
く、端末装置自身の電力消費を抑えることで、電池部品
の容積を小さくし、一定の使用時間を確保することが望
まれていた。この電力消費の大部分が液晶表示装置で必
要とされる光源のためであることが指摘されている。
[0008] In addition, portability is the main feature of the portable information terminal device. Therefore, it is desired to reduce the volume as much as possible. In order to reduce this volume, various improvements such as downsizing of parts have been added,
At present, it is difficult to reduce the size of the battery portion serving as a power supply because of the limitation that the length of time for actually using the device cannot be sacrificed. Therefore, it has been desired not only to improve the battery, but also to suppress the power consumption of the terminal device itself, thereby reducing the volume of the battery component and securing a certain use time. It has been pointed out that most of this power consumption is due to the light sources required in liquid crystal displays.

【0009】そこで本発明の目的は、上述の問題を鑑み
てなされたものであり、画素マトリクス、イメージセン
サ、およびそれらを駆動するための周辺回路を有する、
すなわち、画像認識機能と表示機能とを兼ね備え、イン
テリジェント化された新規な画像認識装置一体型表示装
置を提供することにある。
An object of the present invention has been made in view of the above-mentioned problems, and has an object including a pixel matrix, an image sensor, and a peripheral circuit for driving them.
That is, an object of the present invention is to provide a new intelligent image recognition device integrated display device having both an image recognition function and a display function.

【0010】更に本発明の目的は、イメージセンサの構
造・製造プロセスを、アクティブ素子の構造・製造プロ
セスと整合性を持たせることにより、インテリジェント
化された新規な半導体装置を安価に作製することにあ
る。
It is a further object of the present invention to manufacture a new intelligent semiconductor device at low cost by making the structure and manufacturing process of an image sensor compatible with the structure and manufacturing process of an active element. is there.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、画像を表示するための表示用画素マトリ
クス部の半導体装置および周辺駆動回路半導体装置と、
画像情報を取り込む為のセンサー部とを同一パネル内に
設ける構成とした。この場合、センサ部は表示用のアク
ティブ素子が設けられた基板上に設けることで、様々な
効果を有することになる。一方、表示パネルを構成する
対向基板側に設けることでも、達成できる。
In order to solve the above-mentioned problems, the present invention provides a semiconductor device and a peripheral drive circuit semiconductor device for a display pixel matrix portion for displaying an image,
A sensor unit for capturing image information is provided in the same panel. In this case, the sensor section has various effects by being provided on a substrate provided with active elements for display. On the other hand, it can also be achieved by providing it on the counter substrate side that constitutes the display panel.

【0012】また、画像表示のための表示用装置は画面
の最小単位である画素において、光を反射するための電
極部と透過するための電極部の両方を有する構成とし
た。本発明の構成は、以下に記す通りである。
A display device for displaying an image has a structure in which a pixel which is a minimum unit of a screen has both an electrode portion for reflecting light and an electrode portion for transmitting light. The configuration of the present invention is as described below.

【0013】本発明のある実施形態によると、アクティ
ブ素子を有しマトリクス状に配置された複数の画素部
と、前記画素部の電極として反射性材料と透光性材料と
を使用したアクティブマトリクス基板と、前記アクティ
ブマトリクス基板上にマトリクス状に配置された複数の
センサ部と、を有する表示装置であって、前記センサ部
は、光電変換素子を有しており、外部の画像を読み取る
際には、前記透光性材料を通過した光を利用して情報を
読みとる構成とすることで、上記目的が達成される。
加えてこのときのアクティブ素子はTOP(トップ)ゲ
ート型のTFTあるいはボトムゲート型のTFTで構成
とすることで、おのおのその実施形態に応じて上記目的
が達成される。
According to one embodiment of the present invention, an active matrix substrate having a plurality of pixel portions having active elements and arranged in a matrix, and using a reflective material and a translucent material as electrodes of the pixel portions And a plurality of sensor units arranged in a matrix on the active matrix substrate, wherein the sensor unit has a photoelectric conversion element, and when reading an external image, The above object is achieved by adopting a configuration in which information is read out using light transmitted through the translucent material.
In addition, by forming the active element at this time by a TOP (top) gate type TFT or a bottom gate type TFT, the above object is achieved according to each embodiment.

【0014】また、ある実施形態によると、アクティブ
素子を有しマトリクス状に配置された複数の画素部と、
前記画素部の電極として反射性材料と透光性材料とを使
用したアクティブマトリクス基板と、表示パネルを構成
する対向基板上にマトリクス状に配置された複数のセン
サ部と、を有する表示装置であって、前記センサ部は、
光電変換素子を有しており、外部の画像を読み取る際に
は、前記透光性材料を通過した光を利用して情報を読み
とる構成とすることで、上記目的が達成される。加え
て、上記構成において対向基板上にはカラーフィルター
が設けられている構成とすることで、上記目的が達成さ
れる。
According to one embodiment, a plurality of pixel portions having active elements and arranged in a matrix are provided;
A display device, comprising: an active matrix substrate using a reflective material and a translucent material as electrodes of the pixel portion; and a plurality of sensor portions arranged in a matrix on a counter substrate forming a display panel. And the sensor unit comprises:
The above object is achieved by including a photoelectric conversion element and reading information using light transmitted through the translucent material when reading an external image. In addition, the above object is achieved by providing a structure in which a color filter is provided over the counter substrate in the above structure.

【0015】また、ある実施形態によると、アクティブ
素子を有しマトリクス状に配置された複数の画素部と、
前記画素部の電極として反射性材料と透光性材料とを使
用したアクティブマトリクス基板と、前記アクティブマ
トリクス基板上にマトリクス状に配置された複数のセン
サ部と、を有する表示装置であって、前記センサ部は、
光電変換素子を有しており、前記光電変換素子の少なく
とも一部は前記アクティブ素子と重畳するように延長さ
れている構成とすることで、上記目的が達成される。
According to one embodiment, a plurality of pixel portions having active elements and arranged in a matrix are provided.
An active matrix substrate using a reflective material and a translucent material as electrodes of the pixel portion, and a plurality of sensor portions arranged in a matrix on the active matrix substrate, a display device, The sensor part is
The above object is achieved by including a photoelectric conversion element, wherein at least a part of the photoelectric conversion element is extended so as to overlap with the active element.

【0016】また、ある実施形態によると、アクティブ
素子を有しマトリクス状に配置された複数の画素部を有
するアクティブマトリクス基板と、前記アクティブマト
リクス基板上にマトリクス状に配置された複数のセンサ
部と、を有する表示装置であって、前記画素に設けられ
た画素容量部はセンサ部に設けられた画像認識用の容量
部を兼用することで、上記目的が達成される。さらにま
たこの様な構成に対し画素部の電極として反射性材料と
透光性材料とを使用することで、上記目的が達成され
る。さらにまた、画素部の電極として反射性材料と透光
性材料とを使用し、これら材料はセンサー部に設けられ
た画像認識用の容量部を構成する電極の少なくとも一部
を兼ねた構成とすることで、上記目的が達成される。
According to one embodiment, an active matrix substrate having active elements and a plurality of pixel portions arranged in a matrix, and a plurality of sensor portions arranged in a matrix on the active matrix substrate are provided. The above object is attained by the pixel device provided in the pixel also serving as a capacitor for image recognition provided in the sensor unit. Furthermore, by using a reflective material and a translucent material as electrodes of the pixel portion in such a configuration, the above object is achieved. Further, a reflective material and a translucent material are used as electrodes of the pixel portion, and these materials also serve as at least a part of an electrode constituting a capacitance portion for image recognition provided in the sensor portion. Thereby, the above object is achieved.

【0017】以下に本発明の装置の代表的な実施形態を
図面等を参照しながら示す。なお、本発明の画像認識装
置一体型表示装置は、以下に示す実施形態に限定される
わけではない。
A typical embodiment of the apparatus of the present invention will be described below with reference to the drawings and the like. Note that the image recognition device-integrated display device of the present invention is not limited to the embodiments described below.

【0018】図1を参照する。図1には、本発明の画像
認識装置一体型表示装置に適用しうる回路構成の一例を
示している。説明の便宜上、図1においては、2×2
(縦×横)画素の半導体装置の回路構成が示されている
が、実際は多くの画素が実際の基板上に形成されてい
る。例えば、VGA規格の表示装置の場合その画素数は
640×480であり、SVGA規格のそれは800×
600となる。周辺駆動回路は、簡単にブロックで示し
た。
Referring to FIG. FIG. 1 shows an example of a circuit configuration that can be applied to an image recognition device-integrated display device of the present invention. For convenience of explanation, in FIG.
Although the circuit configuration of a semiconductor device having (vertical × horizontal) pixels is shown, many pixels are actually formed on an actual substrate. For example, in the case of a display device of the VGA standard, the number of pixels is 640 × 480, and that of the SVGA standard is 800 ×
600. Peripheral drive circuits are simply represented by blocks.

【0019】101は画素TFT、102は液晶、10
3は補助容量、104はセンサTFT、105はフォト
ダイオードPD、106は補助容量、107は信号増幅
用TFT、108はリセットTFT、109および11
0はアナログスイッチである。また、120はバイアス
TFT、121は転送TFT、122はサンプルホール
ド容量、123は放電TFT、124は最終バッファ用
増幅TFT、125は最終バッファ用バイアスTFTで
ある。これら101〜108によって構成される回路を
マトリクス回路と呼ぶことにする。
Reference numeral 101 denotes a pixel TFT; 102, a liquid crystal;
3 is an auxiliary capacitor, 104 is a sensor TFT, 105 is a photodiode PD, 106 is an auxiliary capacitor, 107 is a signal amplification TFT, 108 is a reset TFT, 109 and 11
0 is an analog switch. Reference numeral 120 denotes a bias TFT, 121 denotes a transfer TFT, 122 denotes a sample and hold capacitor, 123 denotes a discharge TFT, 124 denotes a final buffer amplification TFT, and 125 denotes a final buffer bias TFT. The circuit constituted by these 101 to 108 is called a matrix circuit.

【0020】また、101および103を画素部A、1
04、105、106、107および108をセンサ部
Bとする。111はセンサ出力信号線であり、112は
画像入力信号線である。113および114は固定電位
線である。また、115は画素ソース信号線側駆動回
路、116は画素ゲイト信号線側駆動回路、117はセ
ンサ水平駆動回路、118はセンサ垂直駆動回路であ
る。
Further, 101 and 103 are pixel units A, 1
04, 105, 106, 107 and 108 are referred to as a sensor section B. 111 is a sensor output signal line, and 112 is an image input signal line. 113 and 114 are fixed potential lines. Reference numeral 115 denotes a pixel source signal line side driving circuit, 116 denotes a pixel gate signal line side driving circuit, 117 denotes a sensor horizontal driving circuit, and 118 denotes a sensor vertical driving circuit.

【0021】本発明の画像認識装置一体型表示装置は、
画像を表示する場合には、画像入力信号線から入力され
る画像信号(階調電圧)を、画素ソース信号線側駆動回
路115および画素ゲイト信号線側駆動回路116によ
って画素TFTに供給し、画素TFTに接続された画素
電極と対向電極とに挟まれた液晶を駆動し、画像を表示
することができる。図1においては、画素ソース信号線
側駆動回路115および画素ゲイト信号線側駆動回路1
16は、アナログ画像信号を扱うアナログ駆動回路が示
されているが、これに限定されるわけではない。つま
り、デジタル映像信号を取り扱うD/A変換回路を搭載
したデジタル駆動回路を用いても良い。
The display device integrated with the image recognition device of the present invention is
When displaying an image, an image signal (gradation voltage) input from an image input signal line is supplied to a pixel TFT by a pixel source signal line side driving circuit 115 and a pixel gate signal line side driving circuit 116, The liquid crystal sandwiched between the pixel electrode connected to the TFT and the counter electrode can be driven to display an image. In FIG. 1, the pixel source signal line side driving circuit 115 and the pixel gate signal line side driving circuit 1
Reference numeral 16 denotes an analog drive circuit that handles analog image signals, but is not limited to this. That is, a digital drive circuit equipped with a D / A conversion circuit that handles digital video signals may be used.

【0022】また、本発明の画像認識装置一体型表示装
置は、入射する外部の画像情報(光信号)を光電変換素
子であるフォトダイオードPD105で読み取り、電気
信号に変換し、センサ水平駆動回路117およびセンサ
垂直駆動回路118によって映像が取り込まれる。この
映像信号は、センサ出力信号線111より他の周辺回路
(メモリ、CPUなど)に取り込まれる。
Further, in the display device integrated with the image recognition device of the present invention, the incident external image information (optical signal) is read by the photodiode PD105, which is a photoelectric conversion element, and is converted into an electric signal. An image is captured by the sensor vertical drive circuit 118. This video signal is taken into another peripheral circuit (memory, CPU, etc.) from the sensor output signal line 111.

【0023】図2および図3には、本発明の画像認識装
置一体型表示装置を構成部品に分解した様子を示してい
る。図2および図3においては、各構成部品間の間隔
は、説明の便宜上、大きく示されている。また、図2お
よび図3においては、本発明の半導体装置をTN(ツイ
ストネマチック)モードのノーマリホワイト(電圧が印
加されていない時、白表示)として用いている。また、
STNモード、ECBモード、FLCやAFLC液晶ま
たはいわゆるV字液晶を利用した複屈折モード等他のモ
ードの液晶表示方法を用いることもできる。また、ノー
マリブラック(電圧が印加されていない時、黒表示)で
用いるようにしても良い。
FIGS. 2 and 3 show the state in which the display device integrated with the image recognition device of the present invention is disassembled into constituent parts. In FIGS. 2 and 3, the intervals between the components are shown large for convenience of explanation. 2 and 3, the semiconductor device of the present invention is used as TN (twisted nematic) mode normally white (white display when no voltage is applied). Also,
A liquid crystal display method of another mode such as an STN mode, an ECB mode, an FLC or AFLC liquid crystal, or a birefringent mode using a so-called V-shaped liquid crystal can also be used. Further, it may be used in normally black (black display when no voltage is applied).

【0024】図2を参照する。図2には、本発明の半導
体装置を画像表示モードで用いた場合の様子が示されて
いる。201はアクティブマトリクス基板であり、図1
で説明したマトリクス回路201−1、画素ソース信号
線側駆動回路201−2、画素ゲート信号線側駆動回路
201−3、センサ水平駆動回路201−4、センサ垂
直駆動回路201−5、および他の周辺回路201−6
を有している。なお、アクティブマトリクス基板の上面
には、配向膜などが形成されているが、ここでは図示し
ない。
Referring to FIG. FIG. 2 shows a case where the semiconductor device of the present invention is used in an image display mode. Reference numeral 201 denotes an active matrix substrate.
, A pixel source signal line side driving circuit 201-2, a pixel gate signal line side driving circuit 201-3, a sensor horizontal driving circuit 201-4, a sensor vertical driving circuit 201-5, and the like. Peripheral circuit 201-6
have. Note that an alignment film and the like are formed on the upper surface of the active matrix substrate, but are not shown here.

【0025】概略図のため実際に指示できないのが、2
02で示唆される領域には液晶材料が存在している。2
03は対向基板であり、透明電極および配向膜(共に図
示せず)を有している。204および205は偏光板で
あり、お互いクロスニコルとなるように配置されてい
る。206はバックライトである。また、207は使用
者(の目)を模式的に示したものであり、使用者が本発
明の半導体装置を上部から観察している様子を示したも
のである。なお、偏光板に傷やほこりが付くのを防ぐた
めに、上側偏光板207の上部には、ガラス基板やプラ
スチック基板などが設けられる(図示せず)。
The fact that it is not possible to actually indicate due to the schematic diagram is 2
A liquid crystal material exists in the region indicated by 02. 2
Numeral 03 denotes a counter substrate having a transparent electrode and an alignment film (both not shown). Reference numerals 204 and 205 denote polarizing plates, which are arranged so as to cross each other. 206 is a backlight. Reference numeral 207 schematically shows a user (eye), and shows a state where the user is observing the semiconductor device of the present invention from above. Note that a glass substrate, a plastic substrate, or the like is provided above the upper polarizing plate 207 in order to prevent the polarizing plate from being scratched or dusted (not shown).

【0026】このアクティブマトリクス基板201には
表示用の画素電極が設けられている。この画素の部分を
図4に示す。通常この画素電極は透光性のITOなどが
使用されるが、本発明においては透光性の材料とアルミ
などの反射性の材料とを用いて、画素の中で部分的に光
を通す部分と光を反射する部分とを設けてある。
The active matrix substrate 201 is provided with a pixel electrode for display. FIG. 4 shows this pixel portion. Normally, the pixel electrode is made of a light-transmitting ITO or the like, but in the present invention, a light-transmitting material and a reflective material such as aluminum are used to partially pass light through the pixel. And a part for reflecting light.

【0027】この光を通す部分の画素内でのレイアウト
は任意に決めることができるが、本発明の画像認識装置
一体型表示装置の必要とする特性にあわせてその位置、
面積割合などを変更できる。一例として示した図4は2
×2画素の例である。図4では表示用の反射電極302
とそれを挟むように表示用の透過電極305とセンサー
用の窓303を配置している。このような配置によりセ
ンサー用の光透過窓303は反射電極302と画素を取
り囲むように形成されたBM304で囲まれるので、画
像読み取り時にはセンサーへの光が他の領域から回り込
むことがないので、情報の読み取りの誤りを少なくでき
る。
The layout of the light-transmitting portion in the pixel can be arbitrarily determined, but the position and position of the portion can be determined in accordance with the characteristics required of the image recognition device-integrated display device of the present invention.
The area ratio can be changed. FIG. 4 shown as an example is shown in FIG.
It is an example of × 2 pixels. In FIG. 4, the reflective electrode 302 for display is used.
A transmission electrode 305 for display and a window 303 for sensor are arranged so as to sandwich it. With such an arrangement, the light transmitting window 303 for the sensor is surrounded by the reflective electrode 302 and the BM 304 formed so as to surround the pixel, so that light to the sensor does not sneak from another area when reading an image. Reading errors can be reduced.

【0028】本発明の半導体装置が画像表示モードで用
いられている場合、供給される映像信号(内蔵のメモリ
などに記憶されている信号でもよいし、外部から供給さ
れる信号でもよい)に基づいて画素TFTに階調電圧を
供給し、液晶202を駆動する。なお、カラーフィルタ
を用いてカラー表示を行うこともできる。加えて、バッ
クライト206を点灯せずに表示させた場合、反射電極
302による反射型表示パネルとして使用でき、消費電
力を減らすことができる。また、使用する状況が暗く反
射型モードでは十分に見えないときには、バックライト
を点灯し透過用電極305で表示を行うことができ、必
要に応じてパネルの消費電力を調整することができる。
When the semiconductor device of the present invention is used in the image display mode, it is based on a supplied video signal (a signal stored in a built-in memory or the like or a signal supplied from the outside). A gradation voltage is supplied to the pixel TFT to drive the liquid crystal 202. Note that color display can be performed using a color filter. In addition, when display is performed without turning on the backlight 206, the backlight 206 can be used as a reflective display panel using the reflective electrode 302, and power consumption can be reduced. In addition, when the display is not sufficiently visible in the reflection mode when the use condition is dark, the backlight can be turned on and display can be performed by the transmission electrode 305, and the power consumption of the panel can be adjusted as necessary.

【0029】次に、図3を参照する。図3には、本発明
の画像認識装置一体型表示装置を画像読み取りモードで
用いた場合の様子が示されている。本発明装置を構成す
る構成部品については、図2の説明を参照されたい。な
お、301は画像読み取り対象物であり、例えば名刺や
写真のようなものである。また、図3においては、画像
読み取り対象物301は偏光板(あるいは図示されてい
ないがガラス基板やプラスチック基板)と間隔をおいて
示されているが、密着させるように配置するのが好まし
い。
Next, reference is made to FIG. FIG. 3 shows a case where the image recognition device-integrated display device of the present invention is used in the image reading mode. Refer to the description of FIG. 2 for the components constituting the device of the present invention. Reference numeral 301 denotes an image reading object, such as a business card or a photograph. Further, in FIG. 3, the image reading object 301 is shown at an interval from a polarizing plate (or a glass substrate or a plastic substrate (not shown)), but it is preferable that the image reading object 301 is arranged so as to be in close contact with the polarizing plate.

【0030】本発明の画像認識装置一体型表示装置が画
像読み取りモードで用いられている場合、画素TFTに
は電圧は印加されず、全ての画素による表示が白表示と
なるようにする。こうすることによって、画像読み取り
対象物301の表面にバックライト206の光を表示用
の透過電極305を通して照射する。画像読み取り対象
物(原稿)301の表面に照射された光は、画像読み取
り対象物301の表面で反射する。
When the image recognition device-integrated display device of the present invention is used in the image reading mode, no voltage is applied to the pixel TFT, and the display by all the pixels is set to white display. Thus, the surface of the image reading target 301 is irradiated with the light of the backlight 206 through the transmission electrode 305 for display. Light applied to the surface of the image reading target (document) 301 is reflected on the surface of the image reading target 301.

【0031】この時、この反射光は、画像読み取り対象
物301の画像情報を有している。この反射光が、ガラ
ス基板(図示せず)、偏光板、対向基板、液晶を通過
し、画素部分のセンサー透過窓303を通し、ちょうど
その窓に位置あわせされているアクティブマトリクス基
板のアクティブマトリクス回路のセンサ部Bにあるフォ
トダイオードPDによって検知され、電気信号に変換さ
れる。
At this time, the reflected light has image information of the object 301 to be read. The reflected light passes through a glass substrate (not shown), a polarizing plate, a counter substrate, and liquid crystal, passes through a sensor transmission window 303 in a pixel portion, and is aligned with the active matrix circuit of the active matrix substrate. Is detected by the photodiode PD in the sensor section B, and is converted into an electric signal.

【0032】電気信号に変換された画像情報は、前述の
ようにセンサ出力信号線から取り出され、メモリ(同一
基板上に形成されていても良いし、外部に配置されてい
ても良い)に記憶される。このようにして、画像読み取
り対象物301の画像が取り込まれる。
The image information converted into the electric signal is taken out from the sensor output signal line as described above and stored in a memory (which may be formed on the same substrate or may be arranged outside). Is done. Thus, the image of the image reading object 301 is captured.

【0033】また、名刺や写真を本発明の画像認識装置
一体型表示装置に密着させた場合について説明したが、
景色や人物像などをデジタルカメラ感覚で撮像し、その
画像を取り込むこともできる。この場合にはバックライ
ト206を点灯することなく画像を認識することにな
る。
Also, the case where a business card or a photograph is brought into close contact with the image recognition device-integrated display device of the present invention has been described.
It is also possible to capture a scenery, a person image, or the like in the sense of a digital camera and capture the image. In this case, the image is recognized without turning on the backlight 206.

【0034】なお、センサ部Bによって電気信号に変換
された画像を、画素部Aによって表示することによっ
て、ほぼリアルタイムで表示することもできる。また、
画素部Aにおいては、画像認識装置一体型表示装置の外
部からのデータを表示することが可能な構成としてもよ
い。
The image converted into an electric signal by the sensor unit B can be displayed almost in real time by being displayed by the pixel unit A. Also,
The pixel portion A may be configured to be capable of displaying data from outside the image recognition device-integrated display device.

【0035】次に、本発明の画像認識装置一体型表示装
置を構成するアクティブマトリクス基板の断面構造につ
いて説明する。図5を参照する。この画像認識装置一体
型表示装置のアクティブマトリクス基板は、図2に示す
ように、1画素内に画素部Aとセンサ部Bとを有してい
る。
Next, the cross-sectional structure of the active matrix substrate constituting the image recognition device integrated display device of the present invention will be described. Please refer to FIG. The active matrix substrate of the image recognition device-integrated display device has a pixel portion A and a sensor portion B in one pixel as shown in FIG.

【0036】図5においては、画素TFTとセンサTF
Tとが示されている。基板400上には、画素TFTの
遮光膜404が設けられており、裏面から入射する光か
ら画素TFTを保護する構造としている。また、図のよ
うに、センサ部B側のセンサTFTに遮光膜405を設
ける構成としてもよい。また、センサ部BのリセットT
FTあるいは信号増幅用TFT(共に図示せず)にも遮
光膜(図示せず)を設ける構成にしてもよい。また、こ
れらの遮光膜は、基板400の裏面側に直接設ける構成
としてもよい。
In FIG. 5, the pixel TFT and the sensor TF
T is shown. A light-shielding film 404 of the pixel TFT is provided on the substrate 400, and has a structure for protecting the pixel TFT from light incident from the back surface. Further, as shown in the figure, a configuration may be adopted in which a light shielding film 405 is provided on the sensor TFT on the sensor section B side. Further, the reset T of the sensor unit B is performed.
The FT or the TFT for signal amplification (both not shown) may be provided with a light shielding film (not shown). Further, these light-shielding films may be provided directly on the rear surface side of the substrate 400.

【0037】この遮光膜404、405上に下地膜40
1を形成した後、表示部Aの画素TFT、センサ部Bの
センサTFT、信号増幅用TFTならびにリセットTF
T、および駆動回路や周辺回路を構成するTFTを同時
に作製する。なお、ここでは、基板400の裏面とは、
TFTが形成されていない基板面のことを指している。
また、これらTFTの構成は、トップゲート型TFTで
あってもボトムゲート型TFTであっても構わない。図
5においては、トップゲート型TFTの場合を例にとっ
て示している。
On the light shielding films 404 and 405, the base film 40 is formed.
1 is formed, the pixel TFT of the display section A, the sensor TFT of the sensor section B, the signal amplification TFT, and the reset TF
T and TFTs constituting a driving circuit and a peripheral circuit are simultaneously manufactured. Note that here, the back surface of the substrate 400
It refers to the substrate surface on which the TFT is not formed.
The configuration of these TFTs may be a top gate type TFT or a bottom gate type TFT. FIG. 5 shows a case of a top gate type TFT as an example.

【0038】そして、センサTFTの電極419と接続
する下部電極420を設ける。この下部電極420は、
フォトダイオード(光電変換素子)の下部電極をなし、
画素TFTの上部以外の画素領域に形成する。この下部
電極420に光電変換層421を設け、さらにその上に
上部電極422を設けることで、フォトダイオードを完
成させる。なお、上部電極422には、透光性電極を用
いる。
Then, a lower electrode 420 connected to the electrode 419 of the sensor TFT is provided. This lower electrode 420
Forming the lower electrode of the photodiode (photoelectric conversion element),
It is formed in a pixel area other than the upper part of the pixel TFT. The photoelectric conversion layer 421 is provided on the lower electrode 420, and the upper electrode 422 is further provided thereon, whereby a photodiode is completed. Note that a light-transmitting electrode is used for the upper electrode 422.

【0039】一方、画素部の画素TFTは、電極416
と接続する画素透光性電極424を設ける。またこの電
極に接して反射電極425を形成する。図5では反射電
極は透光性電極424の上に積層して設けたが、透光性
電極424をパターニングして、一部で反射電極425
と接し、反射電極だけの部分と透光性電極だけの部分を
有する構造とすることでも、本発明の範囲を超えるもの
ではない。
On the other hand, the pixel TFT in the pixel portion is
A pixel light-transmitting electrode 424 connected to the pixel. Further, a reflective electrode 425 is formed in contact with this electrode. In FIG. 5, the reflective electrode is laminated on the light-transmitting electrode 424. However, the light-transmitting electrode 424 is patterned and a part of the reflective electrode 425 is formed.
And a structure having only a reflective electrode and a translucent electrode does not exceed the scope of the present invention.

【0040】この画素透光性電極424はセンサ部Bお
よび配線を覆う構成としてもよく、前述のように任意に
反射電極と透光性電極の位置を配置することができる。
図5では説明のために画素部Aとセンサ部Bとの大きさ
が実際とは異なる。この大きさは前述のように画像認識
装置一体型表示装置の仕様に応じて変更される設計事項
である。また、配線を覆う構成とした場合には、配線と
画素電極との間に存在する絶縁膜を誘電体として、表示
画素容量が形成される。
The pixel translucent electrode 424 may be configured to cover the sensor section B and the wiring, and the positions of the reflective electrode and the translucent electrode can be arbitrarily arranged as described above.
In FIG. 5, the size of the pixel portion A and the size of the sensor portion B are different from the actual size for the sake of explanation. This size is a design matter that is changed according to the specifications of the image recognition device integrated display device as described above. When the wiring is covered, the display pixel capacitance is formed by using the insulating film between the wiring and the pixel electrode as a dielectric.

【0041】本発明の装置に適用可能なアクティブ素子
の製造プロセスは、光電変換素子であるフォトセンサの
作製工程が追加されたこと以外、従来の表示に装置の作
製工程と概略同じである。このフォトセンサの構成とし
てはPIN、PI、NI等の異なる導電型を積層あるい
は接触させることで構成したものや、ショットキ−また
はヘテロ接合など異なる材料を積層あるいは接触させる
ことで構成したものあるいは半導体材料自身の光敏感性
などを利用することができる。
The manufacturing process of the active element applicable to the device of the present invention is substantially the same as that of the conventional display except that a manufacturing process of a photosensor as a photoelectric conversion element is added. The configuration of this photosensor is formed by laminating or contacting different conductive types such as PIN, PI, and NI, or by laminating or contacting different materials such as Schottky or heterojunction, or a semiconductor material. You can use your own light sensitivity.

【0042】よって、従来の製造プロセスを用いること
ができるので、容易に、且つ、安価に作製することがで
きる。また、本発明により作製した装置は、センサ機能
を搭載しても、従来のパネルと形状及び大きさは変化し
ない。そのため、小型化、軽量化することができる。
Thus, since a conventional manufacturing process can be used, it can be manufactured easily and at low cost. In addition, the device manufactured according to the present invention does not change in shape and size from a conventional panel even if it has a sensor function. Therefore, size and weight can be reduced.

【0043】[0043]

【実施例】以下に、本発明の半導体装置のある実施形態
を説明するが、本発明が以下の実施例に限定されるわけ
ではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the semiconductor device of the present invention will be described below, but the present invention is not limited to the following embodiment.

【0044】(実施例1)本実施例においては、本発明
一実施形態について、図6および図7を用いて断面形状
から製造工程を説明する。なお、以下の説明では、画素
TFTとセンサTFTとを代表的に取り挙げるが、リセ
ットTFT、信号増幅用TFT、アナログスイッチ、駆
動回路、および周辺回路を構成するPチャネル型TFT
およびNチャネル型TFTも同時に作製され得る。ま
た、画素透光性電極と画素反射電極とセンサ窓との配置
関係は図4の様な平面配置関係となるように実施した。
Example 1 In this example, a manufacturing process of one embodiment of the present invention will be described with reference to FIGS. In the following description, a pixel TFT and a sensor TFT are representatively described, but a reset TFT, a signal amplification TFT, an analog switch, a driving circuit, and a P-channel TFT forming a peripheral circuit.
And an N-channel type TFT can be simultaneously manufactured. Further, the arrangement of the pixel translucent electrode, the pixel reflection electrode, and the sensor window was performed such that the arrangement was planar as shown in FIG.

【0045】図6を参照する。まず、透明基板400全
面に下地膜401を形成する。透明基板400として
は、透明性を有するガラス基板や石英基板を用いること
ができる。下地膜401として、プラズマCVD法によ
って、酸化珪素膜を150nmの厚さに形成した。本実
施例では、この下地膜形成工程前に、画素TFTを裏面
からの光から保護するための遮光膜404、センサTF
Tを裏面からの光から保護するための遮光膜405を設
けた。この遮光膜はTa、W、Crなどの金属材料ある
いはその化合物やSi、シリサイドあるいはそれらと金
属の積層物でも構わない。
Referring to FIG. First, a base film 401 is formed on the entire surface of the transparent substrate 400. As the transparent substrate 400, a glass substrate or a quartz substrate having transparency can be used. As the base film 401, a silicon oxide film was formed to a thickness of 150 nm by a plasma CVD method. In the present embodiment, before this base film forming step, a light-shielding film 404 for protecting the pixel TFT from light from the back surface and a sensor TF
A light-shielding film 405 for protecting T from light from the back surface was provided. This light-shielding film may be made of a metal material such as Ta, W, Cr or the like, a compound thereof, Si, silicide, or a laminate of these and a metal.

【0046】次に、プラズマCVD法によって非晶質珪
素膜を30〜100nm好ましくは30nmの厚さに成
膜し、その後エキシマレーザ光を照射して、多結晶珪素
膜を形成した。なお、非晶質珪素膜の結晶化方法とし
て、SPCと呼ばれる熱結晶化法、赤外線を照射するR
TA法、熱結晶化とレーザアニールとの用いる方法等を
用いてさらにこれらを組み合わせてもよい。
Next, an amorphous silicon film was formed to a thickness of 30 to 100 nm, preferably 30 nm by a plasma CVD method, and then irradiated with excimer laser light to form a polycrystalline silicon film. As a method for crystallizing the amorphous silicon film, a thermal crystallization method called SPC, R
These may be further combined using a TA method, a method using thermal crystallization and laser annealing, or the like.

【0047】次に、多結晶珪素膜をパターニングして、
画素TFTのソース領域、ドレイン領域、チャネル形成
領域を構成する島状の半導体層402、およびセンサT
FTのソース領域、ドレイン領域、チャネル形成領域を
構成する島状の半導体層403を形成する。そして、こ
れら半導体層を覆うゲート絶縁膜406を形成する。ゲ
ート絶縁膜406はシラン(SiH)とNOを原料
ガスに用いて、プラズマCVD法で100nmの厚さに
形成する(図6(A))。
Next, the polycrystalline silicon film is patterned
An island-shaped semiconductor layer 402 constituting a source region, a drain region, a channel formation region of a pixel TFT, and a sensor T
An island-shaped semiconductor layer 403 which forms a source region, a drain region, and a channel formation region of the FT is formed. Then, a gate insulating film 406 which covers these semiconductor layers is formed. The gate insulating film 406 is formed to have a thickness of 100 nm by a plasma CVD method using silane (SiH 2 ) and N 2 O as a source gas (FIG. 6A).

【0048】次に、導電膜を形成する。ここでは、導電
膜材料として、アルミニウムを用いたが、Ta、W、T
aN、WN、チタン、または、シリコンを主成分とする
膜、もしくは、それらの積層膜であってもよい。本実施
例では、スパッタ法でアルミニウム膜を200〜500
nmの厚さ、代表的には300nmに形成する。ヒロッ
クやウィスカーの発生を抑制するために、アルミニウム
膜にはスカンジウム(Sc)やチタン(Ti)やイット
リウム(Y)を0.04〜1.0重量%含有させる。
Next, a conductive film is formed. Here, aluminum was used as the conductive film material, but Ta, W, T
It may be a film containing aN, WN, titanium, or silicon as a main component, or a stacked film thereof. In this embodiment, the aluminum film is formed in a thickness of 200 to 500 by sputtering.
It is formed to a thickness of nm, typically 300 nm. In order to suppress generation of hillocks and whiskers, scandium (Sc), titanium (Ti), and yttrium (Y) are contained in the aluminum film in an amount of 0.04 to 1.0% by weight.

【0049】次に、レジストマスクを形成し、前記アル
ミニウム膜をパターニングして、電極パターンを形成
し、画素TFTゲート電極407、センサTFTゲート
電極408を形成する。
Next, a resist mask is formed, the aluminum film is patterned to form an electrode pattern, and a pixel TFT gate electrode 407 and a sensor TFT gate electrode 408 are formed.

【0050】次に、公知の方法手段によりオフセット構
造を形成する。又は公知の方法手段により、LDD構造
を形成してもよい。このようにして不純物領域(ソース
・ドレイン領域)409、410、412、413、お
よびチャネル領域411、414が形成される(図6
(B))。なお、図6においては、説明の便宜上、Nチ
ャネル型TFTであるセンサTFTと画素TFTとだけ
が示されているが、Pチャネル型TFTも作製される。
不純物元素としてはNチャネル型ならばP(リン)また
はAs(砒素)、P型ならばB(ボロン)またはGa
(ガリウム)を用いれば良い。
Next, an offset structure is formed by a known method. Alternatively, the LDD structure may be formed by a known method. Thus, impurity regions (source / drain regions) 409, 410, 412, 413 and channel regions 411, 414 are formed (FIG. 6).
(B)). In FIG. 6, only the sensor TFT and the pixel TFT which are N-channel TFTs are shown for convenience of description, but a P-channel TFT is also manufactured.
As an impurity element, P (phosphorus) or As (arsenic) is used for an N channel type, and B (boron) or Ga is used for a P type.
(Gallium) may be used.

【0051】そして、第1の層間絶縁膜415を形成
し、不純物領域409、410、412、413に達す
るコンタクトホールを形成する。しかる後、金属膜を形
成し、パターニングして、電極416〜419を形成す
る。このとき、複数のTFTを接続する配線が同時に形
成される。
Then, a first interlayer insulating film 415 is formed, and contact holes reaching the impurity regions 409, 410, 412, 413 are formed. Thereafter, a metal film is formed and patterned to form electrodes 416 to 419. At this time, wiring for connecting a plurality of TFTs is formed simultaneously.

【0052】本実施例では、第1の層間絶縁膜415を
厚さ500nmの窒化珪素膜で形成する。第1の層間絶
縁膜として、窒化珪素膜の他に、酸化珪素膜、窒化珪素
膜を用いることができる。また、これらの絶縁膜の多層
膜としても良い。
In this embodiment, the first interlayer insulating film 415 is formed of a 500 nm thick silicon nitride film. As the first interlayer insulating film, a silicon oxide film or a silicon nitride film can be used in addition to the silicon nitride film. Further, a multilayer film of these insulating films may be used.

【0053】また、電極および配線の出発膜となる金属
膜として、本実施例では、スパッタ法で、チタン膜、ア
ルミニウム膜、チタン膜でなる積層膜を形成する。これ
らの膜厚はそれぞれ100nm、300nm、100n
mとする。以上のプロセスを経て、画素TFTとセンサ
TFTが同時に完成する(図6(C))。
In this embodiment, a laminated film composed of a titanium film, an aluminum film, and a titanium film is formed by a sputtering method as a metal film serving as a starting film for electrodes and wirings. These film thicknesses are 100 nm, 300 nm, and 100 n, respectively.
m. Through the above process, the pixel TFT and the sensor TFT are completed at the same time (FIG. 6C).

【0054】次に、第1の層間絶縁膜415とセンサT
FTのドレイン電極419に接して金属膜を形成する。
金属膜を成膜し、パターニングして、光電変換素子の下
部電極420を形成する。本実施例では、この金属膜に
スパッタ法によるアルミニウムを用いたが、その他の金
属を用いることができる。例えば、チタン膜、アルミニ
ウム膜、チタン膜でなる積層膜を用いてもよい。本実施
例ではTFT用の配線419とセンサ用の電極420と
を別の工程で作製したが、同一工程で形成することでも
構わない。
Next, the first interlayer insulating film 415 and the sensor T
A metal film is formed in contact with the drain electrode 419 of the FT.
A metal film is formed and patterned to form a lower electrode 420 of the photoelectric conversion element. In this embodiment, aluminum is used for this metal film by sputtering, but other metals can be used. For example, a stacked film including a titanium film, an aluminum film, and a titanium film may be used. In this embodiment, the wiring 419 for the TFT and the electrode 420 for the sensor are manufactured in different steps, but they may be formed in the same step.

【0055】この場合419を形成するマスクパターン
を変更する事で容易にセンサ電極420も形成すること
ができる。むしろ、同時に作成した方が、工程数削減に
よるコスト低減、歩留まり向上が図られ都合がよい。加
えて、液晶表示の場合アクティブマトリクス基板の凹凸
が激しいと液晶配向乱れなどを引き起こす原因となるの
で、419と420は同時に形成されるほうがより好ま
しい。
In this case, the sensor electrode 420 can be easily formed by changing the mask pattern for forming 419. Rather, it is more convenient to create them at the same time because the cost can be reduced by reducing the number of processes and the yield can be improved. In addition, in the case of a liquid crystal display, if the active matrix substrate has severe irregularities, it may cause disturbance of liquid crystal alignment and the like. Therefore, it is more preferable to form 419 and 420 at the same time.

【0056】図7を参照する。次に、光電変換層として
機能する、水素を含有する非晶質珪素膜(以下、a−S
i:H膜と表記する)を基板全面に成膜し、パターニン
グをし、光電変換層421を作製する(図7(A))。
Referring to FIG. Next, an amorphous silicon film containing hydrogen (hereinafter, a-S
i: H film) is formed over the entire surface of the substrate and patterned to form a photoelectric conversion layer 421 (FIG. 7A).

【0057】次に、基板全面に透明導電膜を形成する。
本実施例では透明導電膜として厚さ200nmのITO
をスパッタ法で成膜する。透明導電膜をパターニング
し、上部電極422を形成する(図7(A))。
Next, a transparent conductive film is formed on the entire surface of the substrate.
In this embodiment, a 200 nm thick ITO is used as the transparent conductive film.
Is formed by a sputtering method. The transparent conductive film is patterned to form an upper electrode 422 (FIG. 7A).

【0058】そして、第2の層間絶縁膜423を形成す
る。第2の層間絶縁膜を構成する絶縁被膜として、ポリ
イミド、ポリアミド、ポリイミドアミド、アクリル等の
樹脂膜を形成すると平坦な表面を得ることができるた
め、好ましい。あるいは積層構造とし、第2の層間絶縁
膜の上層は上記の樹脂膜、下層は酸化珪素、窒化珪素、
酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜し
てもよい。本実施例では、絶縁被膜として厚さ0.7μ
mのポリイミド膜を基板全面に形成した(図7
(B))。
Then, a second interlayer insulating film 423 is formed. It is preferable to form a resin film of polyimide, polyamide, polyimide amide, acrylic, or the like as an insulating film forming the second interlayer insulating film because a flat surface can be obtained. Alternatively, the second interlayer insulating film has an upper layer formed of the above resin film, a lower layer formed of silicon oxide, silicon nitride,
A single layer or a multilayer film of an inorganic insulating material such as silicon oxynitride may be formed. In this embodiment, the thickness of the insulating film is 0.7 μm.
m was formed on the entire surface of the substrate (FIG. 7).
(B)).

【0059】更に、第2の層間絶縁膜423にドレイン
電極416に達するコンタクトホールを形成する。再
度、基板全面に酸化亜鉛を主成分とした透光性膜を成膜
し、パターニングして、画素TFTに接続された画素透
光性電極424を形成する。次にこの上面に反射電極材
料としてアルミニウムを全面に厚さ200nm形成、所定
のマスクパターンによりエッチングして画素反射電極4
30を形成する。この透光性電極と反射電極とは接触す
ることや酸溶液によるエッチング時に反応することがあ
る。これらを防ぐために、電極材料の組み合わせは注意
が必要である。本実施例ではZnO−Alとしたが、I
TO−Ti、ITOと亜鉛の混合物とAl、Ti、Cr
またはこれらの混合物あるいは積層体との組み合わせな
どが考えられる。
Further, a contact hole reaching the drain electrode 416 is formed in the second interlayer insulating film 423. Again, a light-transmitting film containing zinc oxide as a main component is formed over the entire surface of the substrate, and is patterned to form a pixel light-transmitting electrode 424 connected to the pixel TFT. Next, aluminum is formed on the entire surface as a reflective electrode material to a thickness of 200 nm over the entire surface, and is etched by a predetermined mask pattern to form a pixel reflective electrode
Form 30. The translucent electrode and the reflective electrode may come into contact with each other or react during etching with an acid solution. In order to prevent these, attention must be paid to the combination of electrode materials. In this embodiment, ZnO—Al is used.
TO-Ti, a mixture of ITO and zinc and Al, Ti, Cr
Or, a mixture with these mixtures or a laminate is conceivable.

【0060】以上の工程を経て、図7(C)、アクティ
ブマトリクス基板が完成する。
Through the above steps, the active matrix substrate shown in FIG. 7C is completed.

【0061】そして、このアクティブマトリクス基板
と、対向基板とをシール材とで貼り合わせ、液晶を封入
して画像認識装置一体型表示装置が完成する。この対向
基板は、透過性基板上に透明導電膜、配向膜を形成して
構成される。これ以外にも必要に応じてブラックマスク
やカラーフィルタを設けることができる。
Then, the active matrix substrate and the opposing substrate are bonded together with a sealant, and liquid crystal is sealed to complete a display device integrated with an image recognition device. This counter substrate is formed by forming a transparent conductive film and an alignment film on a transparent substrate. In addition, a black mask and a color filter can be provided as needed.

【0062】このようにして作製した、センサ部と画素
部とが同一基板上に形成されたアクティブマトリクス基
板400と液晶パネルを組むためカラーフィルター50
2付きの対向基板500を張り合わせ、液晶パネルを形
成する。この概略図を図11(A)に示す。このような
構成とすることで、かさばらず、携帯性に優れた画像認
識装置一体型表示装置を実現できる。画像の表示並びに
画像の認識の方法は前述の通りである。
The color filter 50 for assembling the liquid crystal panel with the active matrix substrate 400 having the sensor unit and the pixel unit formed on the same substrate, thus manufactured.
The opposing substrate 500 with 2 is attached to form a liquid crystal panel. This schematic is shown in FIG. With such a configuration, it is possible to realize an image recognition device-integrated display device that is not bulky and has excellent portability. The method for displaying the image and recognizing the image is as described above.

【0063】特に使用する場所に応じて、表示装置を反
射型モードと透過型モードで使い分けることができ、消
費電力を抑えかつ、画像の認識の際には画素電極の透光
性電極を通過したバックライト501からの光により原
稿を読みとることができるという特徴を持つ。これによ
り画像認識装置一体型表示装置を組み込んだPDA(携
帯用個人端末)を非常に小さな容積に抑えることがで
き、かつ名刺、写真あるいはデジカメのような情報の読
み取り機能を実現することができた。
In particular, the display device can be selectively used in the reflection mode and the transmission mode depending on the place where it is to be used, so that the power consumption can be suppressed, and at the time of image recognition, the display device has passed through the translucent electrode of the pixel electrode. An original can be read by light from the backlight 501. As a result, a PDA (portable personal terminal) incorporating an image recognition device-integrated display device can be suppressed to a very small volume, and a function of reading information such as a business card, a photograph or a digital camera can be realized. .

【0064】また、偏光板511と対向基板との間に光
学的効果を付加するシート512を設けることができ、
このシートとして光ファイバープレートを設けた場合よ
り多くの光を利用でき、レンズアレイシートを設けた場
合、センサ上で原稿からの光を結像出来読み取り誤差を
さらに少なくすることができる。
A sheet 512 for providing an optical effect can be provided between the polarizing plate 511 and the opposing substrate.
More light can be used than when an optical fiber plate is provided as this sheet, and when a lens array sheet is provided, light from a document can be imaged on a sensor to further reduce reading errors.

【0065】本発明の実施の形態について、以下に示す
実施例により詳細な説明を行う。 (実施例2)本発明の画像認識装置一体型表示装置に適
用できるTFT素子の作成例として図8〜図10を用い
て説明する。ここでは、画素部の画素TFTおよび保持
容量と、表示領域の周辺に設けられる駆動回路のTFT
を同時に作製する方法について工程に従って詳細に説明
する。
The embodiments of the present invention will be described in detail with reference to the following examples. (Embodiment 2) An example of forming a TFT element applicable to an image recognition device-integrated display device of the present invention will be described with reference to FIGS. Here, the pixel TFT and the storage capacitor of the pixel portion and the TFT of the driving circuit provided around the display area are used.
Will be described in detail according to the steps.

【0066】図8(A)において、基板601にはコー
ニング社の#7059ガラスや#1737ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート(PET)、ポリエチレンナフタレート(P
EN)、ポリエーテルサルフォン(PES)など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
10〜20℃程度低い温度であらかじめ熱処理しておい
ても良い。
Referring to FIG. 8A, a substrate 601 is made of a glass substrate such as barium borosilicate glass or alumino borosilicate glass typified by Corning # 7059 glass or # 1737 glass, and polyethylene terephthalate (PET). ), Polyethylene naphthalate (P
EN), a plastic substrate having no optical anisotropy such as polyethersulfone (PES) can be used. When a glass substrate is used, heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point.

【0067】そして、基板601のTFTを形成する表
面に、基板601からの不純物拡散を防ぐために、酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの下地膜602を形成する。例えば、プラズマCV
D法でSiH4、NH3、N2Oから作製される酸化窒化
シリコン膜602aを10〜200nm(好ましくは50
〜100nm)、同様にSiH4、N2Oから作製される酸
化窒化水素化シリコン膜602bを50〜200nm
(好ましくは100〜150nm)の厚さに積層形成す
る。
Then, a base film 602 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 601 where a TFT is to be formed, in order to prevent impurity diffusion from the substrate 601. For example, plasma CV
SiH 4 in Method D, NH 3, silicon oxynitride is formed from N 2 O film 602a of 10 to 200 nm (preferably 50
To 100 nm), and a silicon oxynitride hydride film 602 b similarly made of SiH 4 and N 2 O is formed to a thickness of 50 to 200 nm.
(Preferably 100 to 150 nm).

【0068】酸化窒化シリコン膜は従来の平行平板型の
プラズマCVD法を用いて形成する。酸化窒化シリコン
膜602aは、SiH4を10SCCM、NH3を100SCC
M、N 2Oを20SCCMとして反応室に導入し、基板温度3
25℃、反応圧力40Pa、放電電力密度0.41W/cm
2、放電周波数60MHzとした。一方、酸化窒化水素化シ
リコン膜602bは、SiH4を5SCCM、N2Oを120
SCCM、H2を125SCCMとして反応室に導入し、基板温
度400℃、反応圧力20Pa、放電電力密度0.41W/
cm2、放電周波数60MHzとした。これらの膜は、基板温
度を変化させ、反応ガスの切り替えのみで連続して形成
することもできる。
The silicon oxynitride film is a conventional parallel plate type
It is formed by a plasma CVD method. Silicon oxynitride
The film 602a is made of SiHFourTo 10 SCCM, NHThreeTo 100 SCC
M, N TwoO was introduced into the reaction chamber at 20 SCCM, and the substrate temperature was 3
25 ° C, reaction pressure 40Pa, discharge power density 0.41W / cm
2. The discharge frequency was set to 60 MHz. On the other hand, hydrogen oxynitride
The recon film 602b is made of SiHFourTo 5 SCCM, NTwoO to 120
SCCM, HTwoInto the reaction chamber as 125 SCCM,
400 ° C, reaction pressure 20Pa, discharge power density 0.41W /
cmTwoAnd the discharge frequency was 60 MHz. These films are heated at the substrate temperature.
Continuous formation by changing the reaction gas only by switching the reaction gas
You can also.

【0069】このようにして作製した酸化窒化シリコン
膜602aは、密度が9.28×1022/cm3であり、フ
ッ化水素アンモニウム(NH4HF2)を7.13%とフ
ッ化アンモニウム(NH4F)を15.4%含む混合溶
液(ステラケミファ社製、商品名LAL500)の20
℃におけるエッチング速度が約63nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
The silicon oxynitride film 602a thus manufactured has a density of 9.28 × 10 22 / cm 3 , 7.13% of ammonium hydrogen fluoride (NH 4 HF 2 ) and ammonium fluoride (NH 4 HF 2 ). 20% of a mixed solution containing 15.4% of NH 4 F) (trade name: LAL500, manufactured by Stella Chemifa).
The etching rate at a temperature of ° C. is as low as about 63 nm / min, and the film is dense and hard. Use of such a film as a base film is effective in preventing an alkali metal element from a glass substrate from diffusing into a semiconductor layer formed thereover.

【0070】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質構造を有する半導体層603
aを、プラズマCVD法やスパッタ法などの公知の方法
で形成する。例えば、プラズマCVD法で非晶質シリコ
ン膜を55nmの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体膜や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。
Next, 25 to 80 nm (preferably 30 to 80 nm)
Semiconductor layer 603 having a thickness of 60 nm and having an amorphous structure.
a is formed by a known method such as a plasma CVD method or a sputtering method. For example, an amorphous silicon film is formed to a thickness of 55 nm by a plasma CVD method. The semiconductor film having an amorphous structure includes an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.

【0071】また、下地膜602と非晶質半導体層60
3aとは両者を連続形成することも可能である。例え
ば、前述のように酸化窒化シリコン膜602aと酸化窒
化水素化シリコン膜602bをプラズマCVD法で連続
して成膜後、反応ガスをSiH 4、N2O、H2からSi
4とH2或いはSiH4のみに切り替えれば、一旦大気
雰囲気に晒すことなく連続形成できる。その結果、酸化
窒化水素化シリコン膜602bの表面の汚染を防ぐこと
が可能となり、作製するTFTの特性バラツキやしきい
値電圧の変動を低減させることができる。
The base film 602 and the amorphous semiconductor layer 60
With 3a, both can be formed continuously. example
For example, as described above, the silicon oxynitride film
Continuous silicon hydride film 602b by plasma CVD
After the film formation, the reaction gas is SiH Four, NTwoO, HTwoFrom Si
HFourAnd HTwoOr SiHFourOnce you switch to only the atmosphere
It can be formed continuously without exposure to the atmosphere. As a result, oxidation
Preventing contamination of the surface of the hydrogenated silicon nitride film 602b
Is possible, and characteristic variations and threshold
Variations in the value voltage can be reduced.

【0072】そして、結晶化の工程を行い非晶質半導体
層603aから結晶質半導体層603bを作製する。そ
の方法としてレーザーアニール法や熱アニール法(固相
成長法)、またはラピットサーマルアニール法(RTA
法)を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。RT
A法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。
Then, a crystallization step is performed to form a crystalline semiconductor layer 603b from the amorphous semiconductor layer 603a. Laser annealing, thermal annealing (solid phase growth), or rapid thermal annealing (RTA)
Law) can be applied. When a glass substrate or a plastic substrate having low heat resistance as described above is used, it is particularly preferable to apply a laser annealing method. RT
In the method A, an infrared lamp, a halogen lamp, a metal halide lamp, a xenon lamp, or the like is used as a light source.

【0073】或いは特開平7−130652号公報で開
示された技術に従って、触媒元素を用いる結晶化法で結
晶質半導体層603bを形成することもできる。結晶化
の工程ではまず、非晶質半導体層が含有する水素を放出
させておくことが好ましく、400〜500℃で1時間
程度の熱処理を行い含有する水素量を5atom%以下にし
てから結晶化させると膜表面の荒れを防ぐことができる
ので良い。
Alternatively, the crystalline semiconductor layer 603b can be formed by a crystallization method using a catalytic element according to the technique disclosed in Japanese Patent Application Laid-Open No. Hei 7-130652. In the crystallization step, first, it is preferable to release hydrogen contained in the amorphous semiconductor layer, and heat treatment is performed at 400 to 500 ° C. for about 1 hour to reduce the amount of hydrogen contained to 5 atom% or less. This makes it possible to prevent roughening of the film surface, which is good.

【0074】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数30Hzとし、レーザーエネ
ルギー密度を100〜500mJ/cm2(代表的には300
〜400mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
(オーバーラップ率)を80〜98%として行う。この
ようにして図8(B)に示すように結晶質半導体層60
3bを得ることができる。
When crystallization is performed by laser annealing, a pulse oscillation type or continuous emission type excimer laser or argon laser is used as the light source. When a pulse oscillation type excimer laser is used, laser annealing is performed by processing the laser beam into a linear shape. Laser annealing conditions are appropriately selected by the practitioner, for example,
The laser pulse oscillation frequency is 30 Hz, and the laser energy density is 100 to 500 mJ / cm 2 (typically 300
400400 mJ / cm 2 ). Then, a linear beam is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear beam at this time is set to 80 to 98%. In this manner, as shown in FIG.
3b can be obtained.

【0075】そして、結晶質半導体層603b上にフォ
トマスク1(PM1)を用い、フォトリソグラフィーの
技術を用いてレジストパターンを形成し、ドライエッチ
ングによって結晶質半導体層を島状に分割し、島状半導
体層604〜608を形成しする。ドライエッチングに
はCF4とO2の混合ガスを用いる。
Then, a resist pattern is formed on the crystalline semiconductor layer 603b using the photomask 1 (PM1) by using a photolithography technique, and the crystalline semiconductor layer is divided into islands by dry etching. The semiconductor layers 604 to 608 are formed. For dry etching, a mixed gas of CF 4 and O 2 is used.

【0076】このような島状半導体層に対し、TFTの
しきい値電圧(Vth)を制御する目的でp型を付与する
不純物元素を1×1016〜5×1017atoms/cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してp型を付与する不純物元素には、ホウ素(B)、
アルミニウム(Al)、ガリウム(Ga)など周期律表
第13族の元素が知られている。
In order to control the threshold voltage (Vth) of the TFT, an impurity element imparting a p-type is added to such an island-like semiconductor layer in an amount of about 1 × 10 16 to 5 × 10 17 atoms / cm 3 . The concentration may be added to the entire surface of the island-shaped semiconductor layer. The impurity element imparting p-type to the semiconductor includes boron (B),
Elements of Group 13 of the periodic table, such as aluminum (Al) and gallium (Ga), are known.

【0077】その方法として、イオン注入法やイオンド
ープ法を用いることができるが、大面積基板を処理する
にはイオンドープ法が適している。イオンドープ法では
ジボラン(B26)をソースガスとして用いホウ素
(B)を添加する。このような不純物元素の注入は必ず
しも必要でなく省略しても差し支えないが、特にnチャ
ネル型TFTのしきい値電圧を所定の範囲内に収めるた
めに好適に用いる手法である。
As the method, an ion implantation method or an ion doping method can be used, but the ion doping method is suitable for treating a large area substrate. In the ion doping method, diborane (B 2 H 6 ) is used as a source gas and boron (B) is added. The implantation of such an impurity element is not always necessary and may be omitted. However, it is a method preferably used for keeping the threshold voltage of the n-channel TFT within a predetermined range.

【0078】ゲート絶縁膜609はプラズマCVD法ま
たはスパッタ法を用い、膜厚を40〜150nmとして
シリコンを含む絶縁膜で形成する。例えば、120nm
の厚さで酸化窒化シリコン膜から形成すると良い。ま
た、SiH4とN2OにO2を添加させて作製された酸化
窒化シリコン膜は、膜中の固定電荷密度が低減されてい
るのでこの用途に対して好ましい材料となる。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または
積層構造として用いても良い(図8(C))。
The gate insulating film 609 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. For example, 120 nm
Of a silicon oxynitride film. A silicon oxynitride film formed by adding O 2 to SiH 4 and N 2 O is a preferable material for this application because the fixed charge density in the film is reduced. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure (FIG. 8C).

【0079】図8(D)に示すように、ゲート絶縁膜6
09上にゲート電極を形成するための耐熱性導電層を形
成する。耐熱性導電層は単層で形成しても良いが、必要
に応じて二層あるいは三層といった複数の層から成る積
層構造としても良い。このような耐熱性導電性材料を用
い、例えば、導電性の窒化物金属膜から成る導電層
(A)610と金属膜から成る導電層(B)611とを
積層した構造とすると良い。導電層(B)611はタン
タル(Ta)、チタン(Ti)、モリブデン(Mo)、
タングステン(W)から選ばれた元素、または前記元素
を主成分とする合金か、前記元素を組み合わせた合金膜
(代表的にはMo−W合金膜、Mo−Ta合金膜)で形
成すれば良く、導電層(A)610は窒化タンタル(T
aN)、窒化タングステン(WN)、窒化チタン(Ti
N)膜、窒化モリブデン(MoN)などで形成する。
As shown in FIG. 8D, the gate insulating film 6
09, a heat-resistant conductive layer for forming a gate electrode is formed. The heat-resistant conductive layer may be formed as a single layer, or may be formed as a multilayer structure including a plurality of layers such as two layers or three layers as necessary. For example, a structure in which a conductive layer (A) 610 made of a conductive nitride metal film and a conductive layer (B) 611 made of a metal film are stacked using such a heat-resistant conductive material is preferable. The conductive layer (B) 611 includes tantalum (Ta), titanium (Ti), molybdenum (Mo),
An element selected from tungsten (W), an alloy containing the above element as a main component, or an alloy film combining the above elements (typically, a Mo—W alloy film or a Mo—Ta alloy film) may be used. The conductive layer (A) 610 is made of tantalum nitride (T
aN), tungsten nitride (WN), titanium nitride (Ti
N) film, molybdenum nitride (MoN) or the like.

【0080】また、導電層(A)610はタングステン
シリサイド、チタンシリサイド、モリブデンシリサイド
を適用しても良い。導電層(B)611は低抵抗化を図
るために含有する不純物濃度を低減させることが好まし
く、特に酸素濃度に関しては30ppm以下とすると良
かった。例えば、タングステン(W)は酸素濃度を30
ppm以下とすることで20μΩcm以下の比抵抗値を
実現することができた。
As the conductive layer (A) 610, tungsten silicide, titanium silicide, or molybdenum silicide may be used. It is preferable to reduce the impurity concentration of the conductive layer (B) 611 in order to reduce the resistance. In particular, the oxygen concentration is preferably 30 ppm or less. For example, tungsten (W) has an oxygen concentration of 30.
A specific resistance of 20 μΩcm or less could be realized by setting the content to ppm or less.

【0081】導電層(A)610は10〜50nm(好
ましくは20〜30nm)とし、導電層(B)611は
200〜400nm(好ましくは250〜350nm)
とすれば良い。Wをゲート電極とする場合には、Wをタ
ーゲットとしたスパッタ法で、アルゴン(Ar)ガスと
窒素(N2)ガスを導入して導電層(A)611を窒化
タングステン(WN)で50nmの厚さに形成し、導電層
(B)610をWで250nmの厚さに形成する。
The conductive layer (A) 610 has a thickness of 10 to 50 nm (preferably 20 to 30 nm), and the conductive layer (B) 611 has a thickness of 200 to 400 nm (preferably 250 to 350 nm).
It is good. In the case where W is used as a gate electrode, an argon (Ar) gas and a nitrogen (N 2 ) gas are introduced by sputtering using W as a target, and the conductive layer (A) 611 is made of tungsten nitride (WN) of 50 nm. The conductive layer (B) 610 is formed with W to a thickness of 250 nm.

【0082】その他の方法として、W膜は6フッ化タン
グステン(WF6)を用いて熱CVD法で形成すること
もできる。いずれにしてもゲート電極として使用するた
めには低抵抗化を図る必要があり、W膜の抵抗率は20
μΩcm以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることができるが、W中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度99.9999%のWターゲットを用い、さら
に成膜時に気相中からの不純物の混入がないように十分
配慮してW膜を形成することにより、抵抗率9〜20μ
Ωcmを実現することができる。
As another method, the W film can be formed by thermal CVD using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode.
It is desirable to set the value to μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is inhibited and the resistance is increased. Thus, in the case of using the sputtering method, a W target having a purity of 99.9999% is used, and further, the W film is formed with sufficient care so as not to mix impurities from the gas phase during film formation. 9-20μ
Ωcm can be realized.

【0083】一方、導電層(A)610にTaN膜を、
導電層(B)611にTa膜を用いる場合には、同様に
スパッタ法で形成することが可能である。TaN膜はT
aをターゲットとしてスパッタガスにArと窒素との混
合ガスを用いて形成し、Ta膜はスパッタガスにArを
用いる。また、これらのスパッタガス中に適量のXeや
Krを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。
On the other hand, a TaN film is formed on the conductive layer (A) 610.
When a Ta film is used for the conductive layer (B) 611, the conductive layer (B) 611 can be similarly formed by a sputtering method. TaN film is T
The target film a is formed using a mixed gas of Ar and nitrogen as a sputtering gas, and the Ta film uses Ar as a sputtering gas. When an appropriate amount of Xe or Kr is added to these sputter gases, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling.

【0084】α相のTa膜の抵抗率は20μΩcm程度で
ありゲート電極に使用することができるが、β相のTa
膜の抵抗率は180μΩcm程度でありゲート電極とする
には不向きであった。TaN膜はα相に近い結晶構造を
持つので、この上にTa膜を形成すればα相のTa膜が
容易に得られた。尚、図示しないが、導電層(A)61
0の下に2〜20nm程度の厚さでリン(P)をドープ
したシリコン膜を形成しておくことは有効である。これ
により、その上に形成される導電膜の密着性向上と酸化
防止を図ると同時に、導電層(A)610または導電層
(B)611が微量に含有するアルカリ金属元素がゲー
ト絶縁膜609に拡散するのを防ぐことができる。いず
れにしても、導電層(B)611は抵抗率を10〜50
μΩcmの範囲ですることが好ましい。
The resistivity of the α-phase Ta film is about 20 μΩcm and can be used for the gate electrode.
The resistivity of the film was about 180 μΩcm, and was not suitable for use as a gate electrode. Since the TaN film has a crystal structure close to the α-phase, an α-phase Ta film was easily obtained by forming a Ta film thereon. Although not shown, the conductive layer (A) 61
It is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm below 0. Accordingly, the adhesion of the conductive film formed thereover is improved and oxidation is prevented, and at the same time, a small amount of an alkali metal element contained in the conductive layer (A) 610 or the conductive layer (B) 611 is added to the gate insulating film 609. Spreading can be prevented. In any case, the conductive layer (B) 611 has a resistivity of 10 to 50.
It is preferable to set it in the range of μΩcm.

【0085】次に、フォトマスク2(PM2)を用い、
フォトリソグラフィーの技術を使用してレジストマスク
612〜617を形成し、導電層(A)610と導電層
(B)611とを一括でエッチングしてゲート電極61
8〜622と容量配線623を形成する。ゲート電極6
18〜622と容量配線623は、導電層(A)から成
る618a〜622aと、導電層(B)から成る618
b〜622bとが一体として形成されている(図9
(A))。
Next, using the photomask 2 (PM2),
The resist masks 612 to 617 are formed by using the photolithography technique, and the conductive layer (A) 610 and the conductive layer (B) 611 are collectively etched to form the gate electrode 61.
8 to 622 and a capacitor wiring 623 are formed. Gate electrode 6
18 to 622 and the capacitor wiring 623 are formed of a conductive layer (A) 618a to 622a and a conductive layer (B) 618a.
b to 622b are integrally formed (FIG. 9).
(A)).

【0086】導電層(A)および導電層(B)をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにWを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。
The method of etching the conductive layer (A) and the conductive layer (B) may be appropriately selected by a practitioner. However, when the conductive layer (A) and the conductive layer (B) are formed of a material containing W as a main component as described above, It is desirable to apply a dry etching method using high-density plasma in order to perform etching at high speed and with high accuracy.

【0087】高密度プラズマを得る手法の一つとして、
誘導結合プラズマ(Inductively Coupled Plasma:IC
P)エッチング装置を用いると良い。ICPエッチング
装置を用いたWのエッチング法は、エッチングガスにC
4とCl2の2種のガスを反応室に導入し、圧力0.5
〜1.5Pa(好ましくは1Pa)とし、誘導結合部に
200〜1000Wの高周波(13.56MHz)電力
を印加する。この時、基板が置かれたステージには20
Wの高周波電力が印加され、自己バイアスで負電位に帯
電することにより、正イオンが加速されて異方性のエッ
チングを行うことができる。ICPエッチング装置を使
用することにより、Wなどの硬い金属膜も2〜5nm/秒
のエッチング速度を得ることができる。
As one of the techniques for obtaining high-density plasma,
Inductively Coupled Plasma (IC)
P) An etching apparatus is preferably used. The etching method of W using an ICP etching apparatus is as follows.
Two gases, F 4 and Cl 2 , were introduced into the reaction chamber and the pressure was 0.5
To 1.5 Pa (preferably 1 Pa), and a high frequency (13.56 MHz) power of 200 to 1000 W is applied to the inductive coupling portion. At this time, the stage on which the substrate is placed is 20
By applying a high frequency power of W and charging to a negative potential by a self-bias, positive ions are accelerated and anisotropic etching can be performed. By using an ICP etching apparatus, even a hard metal film such as W can obtain an etching rate of 2 to 5 nm / sec.

【0088】また、残渣を残すことなくエッチングする
ためには、10〜20%程度の割合でエッチング時間を
増しオーバーエッチングをすると良い。しかし、この時
に下地とのエッチングの選択比に注意する必要がある。
例えば、W膜に対する酸化窒化シリコン膜(ゲート絶縁
膜609)の選択比は2.5〜3であるので、このよう
なオーバーエッチング処理により、酸化窒化シリコン膜
が露出した面は20〜50nm程度エッチングされて実質
的に薄くなった。
In order to perform etching without leaving any residue, it is preferable to increase the etching time by about 10 to 20% and perform over-etching. At this time, however, it is necessary to pay attention to the etching selectivity with the base.
For example, since the selectivity of the silicon oxynitride film (gate insulating film 609) to the W film is 2.5 to 3, the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm by such an over-etching process. Has been substantially thinner.

【0089】そして、nチャネル型TFTにLDD領域
を形成するために、n型を付与する不純物元素添加の工
程(n-ドープ工程)を行った。ここではゲート電極6
18〜622をマスクとして自己整合的にn型を付与す
る不純物元素をイオンドープ法で添加した。n型を付与
する不純物元素として添加するリン(P)の濃度は1×
1016〜5×1019atoms/cm3の濃度範囲で添加する。
このようにして、図9(B)に示すように島状半導体層
に低濃度n型不純物領域624〜629を形成する。
Then, in order to form an LDD region in the n-channel TFT, a step of adding an impurity element imparting n-type (n - doping step) was performed. Here, the gate electrode 6
Using 18 to 622 as a mask, an impurity element imparting n-type in a self-aligned manner was added by an ion doping method. The concentration of phosphorus (P) added as an impurity element imparting n-type is 1 ×
It is added in a concentration range of 10 16 to 5 × 10 19 atoms / cm 3 .
Thus, low-concentration n-type impurity regions 624 to 629 are formed in the island-shaped semiconductor layer as shown in FIG.

【0090】次に、nチャネル型TFTにおいて、ソー
ス領域またはドレイン領域として機能する高濃度n型不
純物領域の形成を行った(n+ドープ工程)。まず、フ
ォトマスク3(PM3)を用い、レジストのマスク63
0〜634を形成し、n型を付与する不純物元素を添加
して高濃度n型不純物領域635〜640を形成した。
n型を付与する不純物元素にはリン(P)を用い、その
濃度が1×1020〜1×1021atoms/cm3の濃度範囲と
なるようにフォスフィン(PH3)を用いたイオンドー
プ法で行った(図9(C))。
Next, in the n-channel TFT, a high-concentration n-type impurity region functioning as a source region or a drain region was formed (n + doping step). First, using a photomask 3 (PM3), a resist mask 63 is used.
Nos. 0 to 634 were formed, and an n-type impurity element was added to form high-concentration n-type impurity regions 635 to 640.
Ion doping method using phosphine (PH 3 ) such that phosphorus (P) is used as an impurity element imparting n-type and its concentration is in a concentration range of 1 × 10 20 to 1 × 10 21 atoms / cm 3. (FIG. 9 (C)).

【0091】そして、pチャネル型TFTを形成する島
状半導体層604、606にソース領域およびドレイン
領域とする高濃度p型不純物領域644、645を形成
する。ここでは、ゲート電極618、620をマスクと
してp型を付与する不純物元素を添加し、自己整合的に
高濃度p型不純物領域を形成する。このとき、nチャネ
ル型TFTを形成する島状半導体膜605、607、6
08は、フォトマスク4(PM4)を用いてレジストマ
スク641〜643を形成し全面を被覆しておく。
Then, high-concentration p-type impurity regions 644 and 645 serving as a source region and a drain region are formed in the island-like semiconductor layers 604 and 606 forming the p-channel TFT. Here, an impurity element imparting p-type is added using the gate electrodes 618 and 620 as a mask, and a high-concentration p-type impurity region is formed in a self-aligned manner. At this time, the island-shaped semiconductor films 605, 607, and 6 forming the n-channel TFT are formed.
08, resist masks 641 to 643 are formed using photomask 4 (PM4), and the entire surface is covered.

【0092】高濃度p型不純物領域644、645はジ
ボラン(B26)を用いたイオンドープ法で形成する。
この領域のボロン(B)濃度は3×1020〜3×1021
atoms/cm3となるようにする(図9(D))。この高濃
度p型不純物領域644、645には、前工程において
リン(P)が添加されていて、高濃度p型不純物領域6
44a、645aには1×1020〜1×1021atoms/c
m3の濃度で、高濃度p型不純物領域644b、645b
には1×1016〜5×1019atoms/cm3の濃度で含有し
ているが、この工程で添加するボロン(B)の濃度を
1.5から3倍となるようにすることにより、pチャネ
ル型TFTのソース領域およびドレイン領域として機能
する上で何ら問題はなかった。
The high-concentration p-type impurity regions 644 and 645 are formed by an ion doping method using diborane (B 2 H 6 ).
The boron (B) concentration in this region is 3 × 10 20 to 3 × 10 21.
atoms / cm 3 (FIG. 9D). Phosphorus (P) is added to the high concentration p-type impurity regions 644 and 645 in the previous step, and the high concentration p-type impurity
44a and 645a are 1 × 10 20 to 1 × 10 21 atoms / c
At the concentration of m 3 , the high concentration p-type impurity regions
Contains 1 × 10 16 to 5 × 10 19 atoms / cm 3 , but by increasing the concentration of boron (B) added in this step from 1.5 to 3 times, There was no problem in functioning as the source and drain regions of the p-channel TFT.

【0093】その後、図10(A)に示すように、ゲー
ト電極およびゲート絶縁膜上から保護絶縁膜646を形
成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても保護絶縁膜64
6は無機絶縁物材料から形成する。保護絶縁膜646の
膜厚は100〜200nmとする。
After that, as shown in FIG. 10A, a protective insulating film 646 is formed over the gate electrode and the gate insulating film. The protective insulating film may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film including a combination thereof. In any case, the protective insulating film 64
6 is formed from an inorganic insulating material. The thickness of the protective insulating film 646 is 100 to 200 nm.

【0094】ここで、酸化シリコン膜を用いる場合に
は、プラズマCVD法で、オルトケイ酸テトラエチル
(Tetraethyl Orthosilicate:TEOS)とO2とを混
合し、反応圧力40Pa、基板温度300〜400℃と
し、高周波(13.56MHz)電力密度0.5〜0.8W
/cm2で放電させて形成することができる。酸化窒化シリ
コン膜を用いる場合には、プラズマCVD法でSi
4、N2O、NH3から作製される酸化窒化シリコン
膜、またはSiH4、N2Oから作製される酸化窒化シリ
コン膜で形成すれば良い。
Here, when a silicon oxide film is used, tetraethyl orthosilicate (TEOS) and O 2 are mixed by plasma CVD, the reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56MHz) Power density 0.5 ~ 0.8W
/ cm 2 and can be formed by discharging. In the case of using a silicon oxynitride film, Si
A silicon oxynitride film formed from H 4 , N 2 O, and NH 3 , or a silicon oxynitride film formed from SiH 4 , N 2 O may be used.

【0095】この場合の作製条件は反応圧力20〜20
0Pa、基板温度300〜400℃とし、高周波(60MH
z)電力密度0.1〜1.0W/cm2で形成することができ
る。また、SiH4、N2O、H2から作製される酸化窒
化水素化シリコン膜を適用しても良い。窒化シリコン膜
も同様にプラズマCVD法でSiH4、NH3から作製す
ることが可能である。
In this case, the manufacturing conditions are as follows:
0 Pa, substrate temperature 300-400 ° C., high frequency (60 MHz
z) It can be formed at a power density of 0.1 to 1.0 W / cm 2 . Alternatively, a hydrogenated silicon oxynitride film formed from SiH 4 , N 2 O, and H 2 may be used. Similarly, a silicon nitride film can be formed from SiH 4 and NH 3 by a plasma CVD method.

【0096】その後、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法(RTA法)を適用すること
ができる。熱アニール法では酸素濃度が1ppm以下、
好ましくは0.1ppm以下の窒素雰囲気中で400〜
700℃、代表的には500〜600℃で行うものであ
り、本実施例では550℃で4時間の熱処理を行った。
また、基板601に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい(図10(B))。
Thereafter, a step of activating the impurity elements imparting n-type or p-type added at the respective concentrations is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less,
Preferably in a nitrogen atmosphere of 0.1 ppm or less 400 ~
The heat treatment is performed at 700 ° C., typically 500 to 600 ° C. In this embodiment, the heat treatment is performed at 550 ° C. for 4 hours.
In the case where a plastic substrate having a low heat-resistant temperature is used as the substrate 601, a laser annealing method is preferably applied (FIG. 10B).

【0097】活性化の工程の後、さらに、3〜100%
の水素を含む雰囲気中で、300〜450℃で1〜12
時間の熱処理を行い、島状半導体膜を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体膜にある1016〜1018/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)
を行っても良い。
After the activation step, an additional 3 to 100%
1 to 12 at 300 to 450 ° C. in an atmosphere containing hydrogen
Heat treatment was performed for a long time to perform a step of hydrogenating the island-shaped semiconductor film. In this step, dangling bonds of 10 16 to 10 18 / cm 3 in the island-like semiconductor film are terminated by thermally excited hydrogen. Plasma hydrogenation (using hydrogen excited by plasma) as another means of hydrogenation
May be performed.

【0098】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる層間絶縁膜147を1.0〜
2.0μmの平均厚を有して形成する。有機樹脂材料と
しては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、BCB(ベンゾシクロブテン)等を使用する
ことができる。例えば、基板に塗布後、熱重合するタイ
プのポリイミドを用いる場合には、クリーンオーブンで
300℃で焼成して形成する。また、アクリルを用いる
場合には、2液性のものを用い、主材と硬化剤を混合し
た後、スピナーを用いて基板全面に塗布した後、ホット
プレートで80℃で60秒の予備加熱を行い、さらにク
リーンオーブンで250℃で60分焼成して形成するこ
とができる。
When the activation and hydrogenation steps are completed,
The interlayer insulating film 147 made of an organic insulating material is
It is formed with an average thickness of 2.0 μm. As the organic resin material, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. For example, in the case of using a polyimide of a type that is thermally polymerized after being applied to a substrate, it is formed by firing at 300 ° C. in a clean oven. In the case of using acrylic, after using a two-pack type, mixing the main material and the curing agent, applying the entire surface of the substrate using a spinner, and preheating at 80 ° C. for 60 seconds on a hot plate. Then, it can be formed by firing in a clean oven at 250 ° C. for 60 minutes.

【0099】このように、層間絶縁膜を有機絶縁物材料
で形成することにより、表面を良好に平坦化させること
ができる。また、有機樹脂材料は一般に誘電率が低いの
で、寄生容量を低減するできる。しかし、吸湿性があり
保護膜としては適さないので、本実施例のように、保護
絶縁膜646として形成した酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜などと組み合わせて用いる
必要がある。
As described above, the surface can be satisfactorily flattened by forming the interlayer insulating film with the organic insulating material. In addition, since organic resin materials generally have a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and is not suitable as a protective film, it must be used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the protective insulating film 646 as in this embodiment.

【0100】その後、フォトマスク5(PM5)を用
い、所定のパターンのレジストマスクを形成し、それぞ
れの島状半導体膜に形成されたソース領域またはドレイ
ン領域に達するコンタクトホールを形成する。コンタク
トホールの形成はドライエッチング法により行う。この
場合、エッチングガスにCF4、O2、Heの混合ガスを
用い有機樹脂材料から成る層間絶縁膜をまずエッチング
し、その後、続いてエッチングガスをCF4、O2として
保護絶縁膜646をエッチングする。さらに、島状半導
体層との選択比を高めるために、エッチングガスをCH
3に切り替えてゲート絶縁膜をエッチングすることに
より、良好にコンタクトホールを形成することができ
る。
Thereafter, a resist mask having a predetermined pattern is formed using the photomask 5 (PM5), and a contact hole reaching the source region or the drain region formed in each of the island-shaped semiconductor films is formed. The formation of the contact hole is performed by a dry etching method. In this case, an interlayer insulating film made of an organic resin material is first etched by using a mixed gas of CF 4 , O 2 , and He as an etching gas, and then the protective insulating film 646 is etched by using the etching gas as CF 4 and O 2. I do. Further, in order to increase the selectivity with the island-shaped semiconductor layer, the etching gas is CH
By etching the gate insulating film is switched to F 3, can satisfactorily form a contact hole.

【0101】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスク6(PM6)によりレ
ジストマスクパターンを形成し、エッチングによってソ
ース配線648〜652とドレイン配線653〜658
を形成する。ここで、ドレイン配線657は画素電極と
して機能するものである。図示していないが、本実施例
ではこの電極を、Ti膜を50〜150nmの厚さで形成
し、島状半導体層のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのTi膜上に重ね
てアルミニウム(Al)を300〜400nmの厚さで形
成して配線とした。
Then, a conductive metal film is formed by a sputtering method or a vacuum evaporation method, a resist mask pattern is formed by a photomask 6 (PM6), and the source wirings 648 to 652 and the drain wirings 653 to 658 are etched.
To form Here, the drain wiring 657 functions as a pixel electrode. Although not shown, in this embodiment, this electrode is formed by forming a Ti film with a thickness of 50 to 150 nm, forming a contact with the semiconductor film forming the source or drain region of the island-shaped semiconductor layer, and forming the Ti film. Aluminum (Al) was formed in a thickness of 300 to 400 nm on the upper surface to form a wiring.

【0102】この状態で水素化処理を行うとTFTの特
性向上に対して好ましい結果が得られた。例えば、3〜
100%の水素を含む雰囲気中で、300〜450℃で
1〜12時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜646や、下地膜602
にに存在する水素を島状半導体膜604〜608に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体膜604〜608中の欠陥密度を1016/cm3以下
とすることが望ましく、そのために水素を0.01〜
0.1atomic%程度付与すれば良かった(図10
(C))。
When hydrogenation was performed in this state, favorable results were obtained for improving the characteristics of the TFT. For example, 3 ~
The heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 100% hydrogen, or the same effect is obtained by using a plasma hydrogenation method. In addition, such a heat treatment allows the protective insulating film 646 and the base film 602 to be formed.
Can be diffused into the island-shaped semiconductor films 604 to 608 for hydrogenation. In any case, the defect density in the island-shaped semiconductor films 604 to 608 is desirably 10 16 / cm 3 or less.
It was sufficient to give about 0.1 atomic% (Fig. 10
(C)).

【0103】こうして6枚のフォトマスクにより、同一
の基板上に、駆動回路のTFTと画素部の画素TFTと
を有した基板を完成させることができる。駆動回路には
第1のpチャネル型TFT700、第1のnチャネル型
TFT701、第2のpチャネル型TFT702、第2
のnチャネル型TFT703、画素部には画素TFT7
04、保持容量705が形成されている。本明細書では
便宜上このような基板をアクティブマトリクス基板と呼
ぶ。
In this way, a substrate having a TFT of a driving circuit and a pixel TFT of a pixel portion can be completed on the same substrate by using six photomasks. The driving circuit includes a first p-channel TFT 700, a first n-channel TFT 701, a second p-channel TFT 702, and a second p-channel TFT 702.
N-channel type TFT 703 and the pixel portion has a pixel TFT 7
04, a storage capacitor 705 is formed. In this specification, such a substrate is referred to as an active matrix substrate for convenience.

【0104】駆動回路の第1のpチャネル型TFT70
0には、島状半導体膜604にチャネル形成領域70
6、高濃度p型不純物領域から成るソース領域707
a、707b、ドレイン領域708a,708bを有し
たシングルドレインの構造を有している。第1のnチャ
ネル型TFT701には、島状半導体膜605にチャネ
ル形成領域709、ゲート電極619と重ならないLD
D領域710、ソース領域712、ドレイン領域711
を有している。このLDD領域のチャネル長方向の長さ
は1.0〜4.0μm、好ましくは2.0〜3.0μm
とした。nチャネル型TFTにおけるLDD領域の長さ
をこのようにすることにより、ドレイン領域近傍に発生
する高電界を緩和して、ホットキャリアの発生を防ぎ、
TFTの劣化を防止することができる。
First p-channel TFT 70 of drive circuit
0, the channel-forming region 70 is formed in the island-shaped semiconductor film 604.
6. Source region 707 including high-concentration p-type impurity region
a, 707b and a single drain structure having drain regions 708a, 708b. In the first n-channel TFT 701, an LD which does not overlap the channel formation region 709 and the gate electrode 619 in the island-shaped semiconductor film 605 is provided.
D region 710, source region 712, drain region 711
have. The length of this LDD region in the channel length direction is 1.0 to 4.0 μm, preferably 2.0 to 3.0 μm.
And By setting the length of the LDD region in the n-channel TFT in this way, a high electric field generated near the drain region is reduced, and the generation of hot carriers is prevented.
Deterioration of the TFT can be prevented.

【0105】駆動回路の第2のpチャネル型TFT70
2は同様に、島状半導体膜606にチャネル形成領域7
13、高濃度p型不純物領域から成るソース領域714
a、714b、ドレイン領域715a,715bを有し
たシングルドレインの構造を有している。第2のnチャ
ネル型TFT703には、島状半導体膜607にチャネ
ル形成領域716、LDD領域717、718、ソース
領域720、ドレイン領域719が形成されている。こ
のTFTのLDDの長さも1.0〜4.0μmとして形
成した。画素TFT704には、島状半導体膜608に
チャネル形成領域721、722、LDD領域723〜
725、ソースまたはドレイン領域726〜728を有
している。LDD領域のチャネル長方向の長さは0.5
〜4.0μm、好ましくは1.5〜2.5μmである。
Second p-channel TFT 70 of drive circuit
Similarly, the channel-forming region 7 is formed in the island-shaped semiconductor film 606.
13. Source region 714 made of high-concentration p-type impurity region
a, 714b and a single drain structure having drain regions 715a, 715b. In the second n-channel TFT 703, a channel formation region 716, LDD regions 717 and 718, a source region 720, and a drain region 719 are formed in the island-shaped semiconductor film 607. The LDD length of this TFT was also formed to be 1.0 to 4.0 μm. In the pixel TFT 704, the channel forming regions 721 and 722, the LDD regions 723 to
725, and source or drain regions 726 to 728. The length of the LDD region in the channel length direction is 0.5
44.0 μm, preferably 1.5 to 2.5 μm.

【0106】さらに、容量配線623と、ゲート絶縁膜
と同じ材料から成る絶縁膜と、画素TFT704のドレ
イン領域728に接続する半導体層729とから保持容
量705が形成されている。図10(C)では画素TF
T704をダブルゲート構造としたが、シングルゲート
構造でも良いし、複数のゲート電極を設けたマルチゲー
ト構造としても差し支えない。
Further, a storage capacitor 705 is formed from the capacitor wiring 623, an insulating film made of the same material as the gate insulating film, and a semiconductor layer 729 connected to the drain region 728 of the pixel TFT 704. In FIG. 10C, the pixel TF
Although T704 has a double gate structure, it may have a single gate structure or a multi-gate structure provided with a plurality of gate electrodes.

【0107】次に画素透光性電極670としてZnOを
スパッタ法により厚さ100nmに形成しエッチング加工
して所定の電極とする。本実施例ではアクティブマトリ
クス基板上にはセンサを設けないので、センサ用の窓を
設けることはなく、画素電極を反射電極と透光性電極と
で構成する。後で対向基板と張り合わせ、表示パネルと
した際に平面的な配置として、各画素に対応してセンサ
を配置できるように画素電極パターンを設計した。
Next, ZnO is formed to a thickness of 100 nm by a sputtering method as the pixel translucent electrode 670, and is etched to form a predetermined electrode. In this embodiment, since no sensor is provided on the active matrix substrate, there is no need to provide a sensor window, and the pixel electrode is constituted by a reflective electrode and a translucent electrode. A pixel electrode pattern was designed so that a sensor could be arranged corresponding to each pixel as a two-dimensional arrangement when the display panel was laminated with a counter substrate later.

【0108】対向側の基板として、アクティブマトリク
ス側基板と同じ材料のガラスを使用する。この基板上に
実施例1と同様の製造方法にてセンサ部をあらかじめ設
計された配置で形成する。このセンサを駆動する回路に
関しては前述の多結晶シリコンTFTの製造工程を適用
し、センサと同一基板に形成してもよい、また、マトリ
クス配線とセンサ素子のみ形成し、駆動回路は外付けの
ICで行うことも可能であるが、本発明の目的の一つで
ある携帯性という点だけで考えると、駆動回路も基板上
に作り込んだ方が、より小さな容積を実現しやすくな
る。本実施例では同一基板上に駆動回路とセンサとを設
けた。(図11(B)503)
As the substrate on the opposite side, glass of the same material as the substrate on the active matrix side is used. A sensor unit is formed on this substrate by a manufacturing method similar to that of the first embodiment in a previously designed arrangement. The circuit for driving this sensor may be formed on the same substrate as the sensor by applying the above-described manufacturing process of the polycrystalline silicon TFT. Alternatively, only the matrix wiring and the sensor element are formed, and the driving circuit is an external IC. However, considering only the portability, which is one of the objects of the present invention, it is easier to realize a smaller volume when the drive circuit is also formed on the substrate. In this embodiment, the drive circuit and the sensor are provided on the same substrate. (FIG. 11B 503)

【0109】この基板のもう一方の面に公知の技術を用
い、あらかじめ設計された場所にアクリル系樹脂で構成
されたカラーフィルター502をRGBで形成する。こ
のカラーフィルターはセンサ部503の上に設けること
も可能である。
On the other surface of the substrate, a color filter 502 made of an acrylic resin is formed in RGB at a previously designed place using a known technique. This color filter can be provided on the sensor unit 503.

【0110】このようにして形成された、対向基板50
0とアクティブマトリクス基板601とを重ね合わせ、
図11(B)のような画像認識装置一体型表示装置を実
現した。実施例1と比較して、本実施例2では原稿とセ
ンサ部との距離が短いために情報の読み取り誤差(いわ
ゆるぼけ)が少ないという点で有利である。また、偏光
板511と対向基板との間に光学的効果を付加するシー
ト512を設けることができ、このシートとして光ファ
イバープレートを設けた場合より多くの光を利用でき、
レンズアレイシートを設けた場合、センサ上で原稿から
の光を結像出来読み取り誤差をさらに少なくすることが
できる。
The counter substrate 50 thus formed is
0 and the active matrix substrate 601,
An image recognition device-integrated display device as shown in FIG. Compared to the first embodiment, the second embodiment is advantageous in that an error in reading information (so-called blur) is small because the distance between the document and the sensor unit is short. Further, a sheet 512 for adding an optical effect can be provided between the polarizing plate 511 and the counter substrate, and more light can be used than when an optical fiber plate is provided as this sheet.
When a lens array sheet is provided, light from a document can be imaged on the sensor, and reading errors can be further reduced.

【0111】本実施例では対向基板にカラーフィルター
とセンサ部とを設けたが、いわゆるモノクロ表示の場合
カラーフィルターは不要となるが、原稿とより近い位置
にセンサを設けることについては本実施例と同様の効果
を持つ。
In this embodiment, the color filter and the sensor section are provided on the opposite substrate. However, in the case of a so-called monochrome display, the color filter is not required. However, the provision of the sensor at a position closer to the document is the same as in this embodiment. Has a similar effect.

【0112】特に使用する場所に応じて、表示装置を反
射型モードと透過型モードで使い分けることができ、消
費電力を抑えかつ、画像の認識の際には画素電極の透光
性電極を通過したバックライト501からの光により原
稿を読みとることができるという特徴を持つ。これによ
り画像認識装置一体型表示装置を組み込んだPDA(携
帯用個人端末)を非常に小さな容積に抑えることがで
き、かつ名刺、写真あるいはデジカメのような情報の読
み取り機能を実現することができた。
In particular, the display device can be selectively used in the reflection mode and the transmission mode depending on the place where it is to be used, so that the power consumption is suppressed and the image passing through the translucent electrode of the pixel electrode at the time of image recognition. An original can be read by light from the backlight 501. As a result, a PDA (portable personal terminal) incorporating an image recognition device-integrated display device can be suppressed to a very small volume, and a function of reading information such as a business card, a photograph or a digital camera can be realized. .

【0113】(実施例3)本実施例は図12に記載され
ているアクティブマトリクス基板を図11(A)に記載
の本発明装置の基板として使用することで実現される。
実施例1とはセンサ素子とスイッチング用のアクティブ
素子との基板に対する位置関係が反転している。このT
FT素子はTOPゲート構造を採用している。
Embodiment 3 This embodiment is realized by using the active matrix substrate shown in FIG. 12 as the substrate of the device of the present invention shown in FIG. 11A.
The positional relationship between the sensor element and the active element for switching with respect to the substrate is reversed from that of the first embodiment. This T
The FT element employs a TOP gate structure.

【0114】実施例1においては必要に応じてTFT素
子の下側に遮光層405,406を形成していたが、本
実施例においてはセンサ素子自身がこの遮光層を兼ねる
構成としている。これにより、工程の短縮化が図られ、
透過モードでの表示の際に必要なバックライト光による
TFT素子の誤動作(クロストーク)を防止することが
できた。
In the first embodiment, the light shielding layers 405 and 406 are formed below the TFT element as necessary. In the present embodiment, the sensor element itself also serves as the light shielding layer. As a result, the process can be shortened,
It was possible to prevent a malfunction (crosstalk) of the TFT element due to a backlight necessary for display in the transmission mode.

【0115】本実施例においては、センサ素子の全部が
TFT素子の遮光層となるように延長されていたが、少
なくとも一部が延長され、TFT素子のクロストークを
抑える機能を有していれば、同様の効果を得ることがで
きる。
In this embodiment, the entire sensor element is extended so as to be a light-shielding layer of the TFT element. However, at least a part of the sensor element is extended so long as it has a function of suppressing crosstalk of the TFT element. The same effect can be obtained.

【0116】本実施例に適用可能な半導体装置の作成は
実施例1あるいは実施例2に記載の工程に従って作製す
ることができる。
A semiconductor device applicable to this embodiment can be manufactured according to the steps described in the first or second embodiment.

【0117】(実施例4)(Example 4)

【0118】本実施例は図13に記載されているアクテ
ィブマトリクス基板を図11(A)に記載の本発明の画
像認識装置一体型表示装置の基板として使用することで
実現される。実施例1とはセンサ素子とスイッチング用
のアクティブ素子構造が異なりボトムゲート型のTFT
を使用している。
This embodiment is realized by using the active matrix substrate shown in FIG. 13 as a substrate of the image recognition device-integrated display device of the present invention shown in FIG. 11A. Bottom-gate type TFT having a sensor element and a switching active element structure different from the first embodiment.
You are using

【0119】実施例1においては必要に応じてTFT素
子の下側に遮光層405,406を形成していたが、本
実施例においてはTFT素子のゲート電極808自身が
この遮光層を兼ねる構成としている。これにより、特別
に遮光層を設ける工程の短縮化が図られ、透過モードで
の表示の際に必要なバックライト光によるTFT素子の
誤動作(クロストーク)を防止することができた。
In the first embodiment, the light-shielding layers 405 and 406 are formed below the TFT element as necessary. In the present embodiment, the gate electrode 808 of the TFT element itself has the structure also serving as the light-shielding layer. I have. As a result, the step of providing a special light-shielding layer can be shortened, and a malfunction (crosstalk) of the TFT element caused by backlight required for display in the transmission mode can be prevented.

【0120】(実施例5)(Example 5)

【0121】本実施例では図14を参照し説明する。図
14には、本発明の画像認識装置一体型表示装置に適用
しうる回路構成の一例を示している。説明の便宜上、図
14においては、2×2(縦×横)画素の半導体装置の
回路構成が示されているが、実際は多くの画素が実際の
基板上に形成されている。例えば、VGA規格の表示装
置の場合その画素数は640×480であり、SVGA
規格のそれは800×600となる。周辺駆動回路は、
簡単にブロックで示した。
This embodiment will be described with reference to FIG. FIG. 14 shows an example of a circuit configuration that can be applied to the image recognition device-integrated display device of the present invention. For convenience of explanation, FIG. 14 shows a circuit configuration of a semiconductor device having 2 × 2 (vertical × horizontal) pixels, but many pixels are actually formed on an actual substrate. For example, in the case of a display device of the VGA standard, the number of pixels is 640 × 480, and the SVGA
That of the standard is 800 × 600. The peripheral drive circuit is
Briefly shown in blocks.

【0122】101は画素TFT、102は液晶、10
3は補助容量、104はセンサTFT、105はフォト
ダイオードPD、106は補助容量、107は信号増幅
用TFT、108はリセットTFT、109および11
0はアナログスイッチである。また、120はバイアス
TFT、121は転送TFT、122はサンプルホール
ド容量、123は放電TFT、124は最終バッファ用
増幅TFT、125は最終バッファ用バイアスTFTで
ある。これら101〜108によって構成される回路を
マトリクス回路と呼ぶことにする。また、101および
103を画素部A、104、105、106、107お
よび108をセンサ部Bとする。111はセンサ出力信
号線であり、112は画像入力信号線である。114は
固定電位線である。また、115は画素ソース信号線側
駆動回路、116は画素ゲート信号線側駆動回路、11
7はセンサ水平駆動回路、118はセンサ垂直駆動回路
である。
101 is a pixel TFT, 102 is a liquid crystal, 10
3 is an auxiliary capacitor, 104 is a sensor TFT, 105 is a photodiode PD, 106 is an auxiliary capacitor, 107 is a signal amplification TFT, 108 is a reset TFT, 109 and 11
0 is an analog switch. Reference numeral 120 denotes a bias TFT, 121 denotes a transfer TFT, 122 denotes a sample and hold capacitor, 123 denotes a discharge TFT, 124 denotes a final buffer amplification TFT, and 125 denotes a final buffer bias TFT. The circuit constituted by these 101 to 108 is called a matrix circuit. Also, 101 and 103 are pixel units A, and 104, 105, 106, 107 and 108 are sensor units B. 111 is a sensor output signal line, and 112 is an image input signal line. 114 is a fixed potential line. 115 is a pixel source signal line side driving circuit, 116 is a pixel gate signal line side driving circuit, 11
7, a sensor horizontal drive circuit; and 118, a sensor vertical drive circuit.

【0123】本発明の画像認識装置一体型表示装置は、
画像を表示する場合には、画像入力信号線から入力され
る画像信号(階調電圧)を、画素ソース信号線側駆動回
路115および画素ゲート信号線側駆動回路116によ
って画素TFTに供給し、画素TFTに接続された画素
電極と対向電極とに挟まれた液晶を駆動し、画像を表示
することができる。
The image recognition device-integrated display device of the present invention
When displaying an image, an image signal (gradation voltage) input from an image input signal line is supplied to a pixel TFT by a pixel source signal line side driving circuit 115 and a pixel gate signal line side driving circuit 116, The liquid crystal sandwiched between the pixel electrode connected to the TFT and the counter electrode can be driven to display an image.

【0124】この図14は図1と比較して、各画素に設
けられている補助容量103とセンサに設けられている
補助容量106とが同じ固定電位線114に接続されて
いることが特徴である。すなわち図5に記載された断面
図においてセンサの上部透明電極422と画素の反射電
極425あるいは画素透光性電極424とが重なり合っ
ている構成とすることと、この間に設けられている層間
絶縁膜423が誘電体であることにより、この部分で積
極的にコンデンサーを実現できる。これが、図14で示
すところの補助容量103並びに106とすることがで
きる。
FIG. 14 is different from FIG. 1 in that the storage capacitor 103 provided in each pixel and the storage capacitor 106 provided in the sensor are connected to the same fixed potential line 114. is there. That is, in the cross-sectional view shown in FIG. 5, the upper transparent electrode 422 of the sensor overlaps the reflective electrode 425 or the pixel translucent electrode 424 of the pixel, and the interlayer insulating film 423 provided therebetween. Since is a dielectric, a capacitor can be positively realized in this portion. This can be the auxiliary capacitors 103 and 106 shown in FIG.

【0125】この構成とすることにより、基板内で容量
の面積を半分にすることができる。すなわち、表示の際
に必要な補助容量103と画像読み取りの際に必要な補
助容量106とは結局の所同時に使用されることがない
ため、本実施例のように兼用する事ができる。これによ
り、基板の有効利用や製造工程の短縮を実現できる。
With this configuration, the area of the capacitor in the substrate can be reduced to half. That is, the auxiliary capacitance 103 required for display and the auxiliary capacitance 106 required for image reading are not used at the same time after all, so they can be shared as in this embodiment. Thereby, effective use of the substrate and shortening of the manufacturing process can be realized.

【0126】図14においては、画素ソース信号線側駆
動回路115および画素ゲート信号線側駆動回路116
は、アナログ画像信号を扱うアナログ駆動回路が示され
ているが、これに限定されるわけではない。つまり、デ
ジタル映像信号を取り扱うD/A変換回路を搭載したデ
ジタル駆動回路を用いても良い。
In FIG. 14, pixel source signal line side drive circuit 115 and pixel gate signal line side drive circuit 116
Shows an analog drive circuit that handles analog image signals, but is not limited to this. That is, a digital drive circuit equipped with a D / A conversion circuit that handles digital video signals may be used.

【0127】また、本発明の画像認識装置一体型表示装
置は、入射する外部の画像情報(光信号)を光電変換素
子であるフォトダイオードPD105で読み取り、電気
信号に変換し、センサ水平駆動回路117およびセンサ
垂直駆動回路118によって映像が取り込まれる。この
映像信号は、センサ出力信号線111より他の周辺回路
(メモリ、CPUなど)に取り込まれる。また、補助容
量だけでなく、表示用の駆動回路と画像認識用の駆動回
路とを兼用することも可能となる。
Further, in the display device integrated with an image recognition device of the present invention, the incident external image information (optical signal) is read by the photodiode PD105, which is a photoelectric conversion element, and is converted into an electric signal. An image is captured by the sensor vertical drive circuit 118. This video signal is taken into another peripheral circuit (memory, CPU, etc.) from the sensor output signal line 111. Further, not only the auxiliary capacitance but also a display driving circuit and an image recognition driving circuit can be shared.

【0128】本実施例の半導体装置の製造方法について
は、実施例1を参照して容易に実現することができる。
The method of manufacturing the semiconductor device according to the present embodiment can be easily realized with reference to the first embodiment.

【0129】[0129]

【発明の効果】【The invention's effect】

【0130】本発明の半導体装置の製造プロセスは、光
電変換素子の作製工程の追加以外、従来の表示装置と同
じである。よって、従来の製造プロセスを用いることが
できるので、容易に、且つ、安価に作製することができ
る。また、本発明により作製した半導体装置は、センサ
機能を搭載しても、従来のパネルと基板形状及び大きさ
は変化しない。そのため、小型化、軽量化することがで
きる。
The manufacturing process of the semiconductor device of the present invention is the same as that of the conventional display device, except for the addition of a photoelectric conversion element manufacturing step. Therefore, since a conventional manufacturing process can be used, it can be manufactured easily and at low cost. In addition, the semiconductor device manufactured according to the present invention does not change the shape and size of the substrate from the conventional panel even when the semiconductor device is provided with the sensor function. Therefore, size and weight can be reduced.

【0131】また、センサセルの受光面積は、表示セル
の画素面積の概略同程度であり、単結晶CCDと比較し
て大きいため、本発明のセンサは高感度とすることがで
きる。さらに、本発明の半導体装置のイメージセンサで
消費される電力もCCD構造に比較すれば小さいものと
することができる。
The light receiving area of the sensor cell is substantially the same as the pixel area of the display cell, and is larger than that of the single crystal CCD. Therefore, the sensor of the present invention can have high sensitivity. Furthermore, the power consumed by the image sensor of the semiconductor device of the present invention can be reduced as compared with the CCD structure.

【0132】表示装置の構成を反射モードと透過モード
を実現できるようにしているために、装置全体の消費電
力を抑えることができ、特に携帯端末においては容積の
減少を容易に実現できる上で大きな特徴となる。
Since the configuration of the display device can realize the reflection mode and the transmission mode, the power consumption of the entire device can be suppressed. Particularly, in the case of a portable terminal, the volume can be easily reduced. Features.

【0133】特に使用する場所に応じて、表示装置を反
射型モードと透過型モードで使い分けることができ、消
費電力を抑えかつ、画像の認識の際には画素電極の透光
性電極を通過したバックライト501からの光により原
稿を読みとることができるという特徴を持つ。これによ
り画像認識装置一体型表示装置を組み込んだPDA(携
帯用個人端末)を非常に小さな容積に抑えることがで
き、かつ名刺、写真あるいはデジカメのような情報の読
み取り機能を実現することができた
In particular, the display device can be selectively used in the reflection mode and the transmission mode depending on the place where it is to be used, so that the power consumption is suppressed and the image passing through the translucent electrode of the pixel electrode at the time of image recognition. An original can be read by light from the backlight 501. As a result, a PDA (portable personal terminal) incorporating an image recognition device-integrated display device can be suppressed to a very small volume, and a function of reading information such as a business card, a photograph or a digital camera can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の画像認識装置一体型表示装置のある
実施形態の回路図である。
FIG. 1 is a circuit diagram of an embodiment of an image recognition device-integrated display device of the present invention.

【図2】 本発明の画像認識装置一体型表示装置の分解
図である。
FIG. 2 is an exploded view of the image recognition device-integrated display device of the present invention.

【図3】 本発明の画像認識装置一体型表示装置の分解
図である。
FIG. 3 is an exploded view of the image recognition device-integrated display device of the present invention.

【図4】 本発明の画像認識装置一体型表示装置の画素
付近の概略配置図である。
FIG. 4 is a schematic layout diagram in the vicinity of a pixel of the image recognition device-integrated display device of the present invention.

【図5】 本発明の画像認識装置一体型表示装置のある
実施形態のアクティブマトリクス基板の断面図である。
FIG. 5 is a cross-sectional view of an active matrix substrate of an embodiment of the image recognition device-integrated display device of the present invention.

【図6】 本発明の画像認識装置一体型表示装置の一作
製方法を示す図である。
FIG. 6 is a diagram showing a method for manufacturing an image recognition device-integrated display device of the present invention.

【図7】 本発明の画像認識装置一体型表示装置の一作
製方法を示す図である。
FIG. 7 is a view illustrating a method for manufacturing an image recognition device-integrated display device of the present invention.

【図8】 本発明の画像認識装置一体型表示装置の一作
製方法を示す図である。
FIG. 8 is a diagram showing a method for manufacturing an image recognition device-integrated display device of the present invention.

【図9】 本発明の画像認識装置一体型表示装置の一作
製方法を示す図である。
FIG. 9 is a diagram illustrating a method for manufacturing an image recognition device-integrated display device of the present invention.

【図10】 本発明の画像認識装置一体型表示装置の一
作製方法を示す図である。
FIG. 10 is a diagram showing a method for manufacturing an image recognition device-integrated display device of the present invention.

【図11】 本発明の画像認識装置一体型表示装置の概
略の構成を示す断面図である。
FIG. 11 is a cross-sectional view illustrating a schematic configuration of an image recognition device-integrated display device of the present invention.

【図12】 本発明の画像認識装置一体型表示装置のあ
る実施形態のアクティブマトリクス基板の断面図であ
る。
FIG. 12 is a cross-sectional view of an active matrix substrate according to an embodiment of the image recognition device-integrated display device of the present invention.

【図13】 本発明の画像認識装置一体型表示装置のあ
る実施形態のアクティブマトリクス基板の断面図であ
る。
FIG. 13 is a cross-sectional view of an active matrix substrate according to an embodiment of the image recognition device-integrated display device of the present invention.

【図14】 本発明の画像認識装置一体型表示装置のあ
る実施形態の回路図である。
FIG. 14 is a circuit diagram of an embodiment of an image recognition device-integrated display device of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/146 G02F 1/136 500 29/786 H01L 27/14 C 21/336 29/78 612Z H04N 5/335 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/146 G02F 1/136 500 29/786 H01L 27/14 C 21/336 29/78 612Z H04N 5 / 335

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】アクティブ素子を有しマトリクス状に配置
された複数の画素部と、前記画素部の電極として反射性
材料と透光性材料とを使用したアクティブマトリクス基
板と、前記アクティブマトリクス基板上にマトリクス状
に配置された複数のセンサ部と、を有する表示装置であ
って、前記センサ部は、光電変換素子を有しており、外
部の画像を読み取る際には、前記透光性材料を通過した
光を利用して情報を読みとることが可能な画像認識装置
一体型表示装置。
A plurality of pixel portions having active elements and arranged in a matrix; an active matrix substrate using a reflective material and a translucent material as electrodes of the pixel portions; A plurality of sensor units arranged in a matrix, the sensor unit has a photoelectric conversion element, when reading an external image, the translucent material An image-recognition-device-integrated display device that can read information using light that has passed through.
【請求項2】請求項1記載のアクティブ素子はボトムゲ
ート型のTFTで構成されている画像認識装置一体型表
示装置。
2. The display device integrated with an image recognition device according to claim 1, wherein the active element is constituted by a bottom gate type TFT.
【請求項3】アクティブ素子を有しマトリクス状に配置
された複数の画素部と、前記画素部の電極として反射性
材料と透光性材料とを使用したアクティブマトリクス基
板と、表示パネルを構成する対向基板上にマトリクス状
に配置された複数のセンサ部と、を有する表示装置であ
って、前記センサ部は、光電変換素子を有しており、外
部の画像を読み取る際には、前記透光性材料を通過した
光を利用して情報を読みとることが可能な画像認識装置
一体型表示装置。
3. A display panel comprising a plurality of pixel portions having active elements and arranged in a matrix, an active matrix substrate using a reflective material and a translucent material as electrodes of the pixel portions, and a display panel. A plurality of sensor units arranged in a matrix on a counter substrate, wherein the sensor unit has a photoelectric conversion element, and when reading an external image, An image-recognition-device-integrated display device capable of reading information using light passing through a conductive material.
【請求項4】請求項3記載の対向基板上にはカラーフィ
ルターが設けられている画像認識装置一体型表示装置。
4. A display device integrated with an image recognition device according to claim 3, wherein a color filter is provided on the counter substrate.
【請求項5】アクティブ素子を有しマトリクス状に配置
された複数の画素部と、前記画素部の電極として反射性
材料と透光性材料とを使用したアクティブマトリクス基
板と、前記アクティブマトリクス基板上にマトリクス状
に配置された複数のセンサ部と、を有する表示装置であ
って、前記センサ部は、光電変換素子を有しており、前
記光電変換素子の少なくとも一部は前記アクティブ素子
と重畳するように延長されている画像認識装置一体型表
示装置。
5. An active matrix substrate having a plurality of pixel portions having active elements and arranged in a matrix, an active matrix substrate using a reflective material and a translucent material as electrodes of the pixel portion, and A plurality of sensor units arranged in a matrix, wherein the sensor unit has a photoelectric conversion element, and at least a part of the photoelectric conversion element overlaps with the active element. The image recognition device integrated display device is extended as follows.
【請求項6】請求項5記載のアクティブ素子はトップゲ
ート型のTFTで構成されている画像認識装置一体型表
示装置。
6. A display device integrated with an image recognition device, wherein the active element according to claim 5 comprises a top gate type TFT.
【請求項7】アクティブ素子を有しマトリクス状に配置
された複数の画素部を有するアクティブマトリクス基板
と、前記アクティブマトリクス基板上にマトリクス状に
配置された複数のセンサ部と、を有する表示装置であっ
て、前記画素に設けられた画素容量部はセンサ部に設け
られた画像認識用の容量部を兼用している画像認識装置
一体型表示装置。
7. A display device comprising: an active matrix substrate having active elements and having a plurality of pixel units arranged in a matrix; and a plurality of sensor units arranged in a matrix on the active matrix substrate. The image recognition device-integrated display device, wherein a pixel capacitance portion provided in the pixel also serves as an image recognition capacitance portion provided in the sensor portion.
【請求項8】請求項7記載の画素部の電極として反射性
材料と透光性材料とを使用した画像認識装置一体型表示
装置。
8. A display device integrated with an image recognition device, wherein a reflective material and a translucent material are used as the electrodes of the pixel portion according to claim 7.
JP2000216561A 1999-07-23 2000-07-17 Display device Expired - Fee Related JP4651785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000216561A JP4651785B2 (en) 1999-07-23 2000-07-17 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-210004 1999-07-23
JP21000499 1999-07-23
JP2000216561A JP4651785B2 (en) 1999-07-23 2000-07-17 Display device

Publications (3)

Publication Number Publication Date
JP2001109394A true JP2001109394A (en) 2001-04-20
JP2001109394A5 JP2001109394A5 (en) 2009-01-08
JP4651785B2 JP4651785B2 (en) 2011-03-16

Family

ID=26517805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000216561A Expired - Fee Related JP4651785B2 (en) 1999-07-23 2000-07-17 Display device

Country Status (1)

Country Link
JP (1) JP4651785B2 (en)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329575A (en) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd Light emitting device
JP2004318127A (en) * 2003-03-31 2004-11-11 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005077913A (en) * 2003-09-02 2005-03-24 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005122187A (en) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd Electronic display device having optical sensor
JP2005129948A (en) * 2003-10-23 2005-05-19 Samsung Electronics Co Ltd Optical sensing element, and array substrate and liquid crystal display having same
US6928136B2 (en) 2001-05-29 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US6958750B2 (en) 2001-07-16 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6975142B2 (en) 2001-04-27 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005353943A (en) * 2004-06-14 2005-12-22 Sony Corp Image pickup element and camera
JP2006091708A (en) * 2004-09-27 2006-04-06 Sony Corp Active matrix liquid crystal display device
US7057598B2 (en) 2001-05-11 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
JP2006163401A (en) * 2004-12-03 2006-06-22 Samsung Electronics Co Ltd Display device with built-in optical sensor
US7068076B2 (en) 2001-08-03 2006-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US7084668B2 (en) 2001-11-30 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7202863B2 (en) 2002-12-25 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US7218349B2 (en) 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007156469A (en) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd Display device and method for testing the same
JP2007248956A (en) * 2006-03-17 2007-09-27 Epson Imaging Devices Corp Electro-optical device and electronic equipment
US7362139B2 (en) 2001-07-30 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008181109A (en) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd Liquid crystal display device and electronic equipment using the same
US7418117B2 (en) 2002-03-12 2008-08-26 Boe-Hydis Technology Co., Ltd. Liquid crystal display device performing both image display mode and fingerprint recognition mode
JP2008227451A (en) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd Image sensor and its manufacturing method
JP2008262204A (en) * 2008-04-11 2008-10-30 Sony Corp Image display device
JP2008287260A (en) * 2008-05-19 2008-11-27 Toshiba Matsushita Display Technology Co Ltd Display device
WO2009139204A1 (en) * 2008-05-12 2009-11-19 シャープ株式会社 Thin film transistor, optical sensor circuit provided with thin film transistor, and display device
JP2009540628A (en) * 2006-06-12 2009-11-19 シャープ株式会社 Image sensors and displays
US7737962B2 (en) 2002-07-12 2010-06-15 Toshiba Matsushita Display Technology Co., Ltd. Display device
JP2010134454A (en) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd Image input-output device
JP2010153884A (en) * 2010-02-01 2010-07-08 Fujitsu Semiconductor Ltd Method of manufacturing cmos image sensor, and cmos image sensor
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2011237827A (en) * 2005-12-14 2011-11-24 Lg Display Co Ltd Manufacturing method of liquid crystal display
JP2012503211A (en) * 2008-09-16 2012-02-02 アルカテル−ルーセント ユーエスエー インコーポレーテッド Monitor with built-in camera and method for operating the same
US8139055B2 (en) 2006-06-12 2012-03-20 Sharp Kabushiki Kaisha Combined image sensor and display device
KR20130128327A (en) * 2012-05-16 2013-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and touch panel
JP2014003307A (en) * 2003-01-08 2014-01-09 Semiconductor Energy Lab Co Ltd Display device
US8907928B2 (en) 2005-04-19 2014-12-09 Japan Display West Inc. Image display unit and method of detecting object
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP2015181172A (en) * 2010-02-19 2015-10-15 株式会社半導体エネルギー研究所 semiconductor device
KR20150142816A (en) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 Organic light emitting diode display device including sensors
JP6154976B1 (en) * 2017-03-10 2017-06-28 株式会社半導体エネルギー研究所 Semiconductor device
US9997543B2 (en) 2001-04-27 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2021144235A (en) * 2014-10-28 2021-09-24 株式会社半導体エネルギー研究所 Light-emitting device
WO2021249178A1 (en) * 2020-06-09 2021-12-16 京东方科技集团股份有限公司 Display panel and display apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622250A (en) * 1992-06-30 1994-01-28 Casio Comput Co Ltd Liquid crystal display device and equipment using the same
JPH06186585A (en) * 1992-12-21 1994-07-08 Sharp Corp Liquid crystal pannel and information input device with the same
JPH10333605A (en) * 1997-05-30 1998-12-18 Casio Comput Co Ltd Display device
JPH11125841A (en) * 1997-10-20 1999-05-11 Semiconductor Energy Lab Co Ltd Integrated type liquid crystal display panel having image sensor function and its manufacture
JPH11160729A (en) * 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd Liquid crystal display element with image reading function and image reading method
JPH11183892A (en) * 1997-12-22 1999-07-09 Casio Comput Co Ltd Liquid crystal display element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622250A (en) * 1992-06-30 1994-01-28 Casio Comput Co Ltd Liquid crystal display device and equipment using the same
JPH06186585A (en) * 1992-12-21 1994-07-08 Sharp Corp Liquid crystal pannel and information input device with the same
JPH10333605A (en) * 1997-05-30 1998-12-18 Casio Comput Co Ltd Display device
JPH11125841A (en) * 1997-10-20 1999-05-11 Semiconductor Energy Lab Co Ltd Integrated type liquid crystal display panel having image sensor function and its manufacture
JPH11160729A (en) * 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd Liquid crystal display element with image reading function and image reading method
JPH11183892A (en) * 1997-12-22 1999-07-09 Casio Comput Co Ltd Liquid crystal display element

Cited By (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136385B2 (en) 2001-04-27 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7903079B2 (en) 2001-04-27 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8659532B2 (en) 2001-04-27 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4703887B2 (en) * 2001-04-27 2011-06-15 株式会社半導体エネルギー研究所 Image display device
US7586478B2 (en) 2001-04-27 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9997543B2 (en) 2001-04-27 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002329575A (en) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd Light emitting device
US6975142B2 (en) 2001-04-27 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8284151B2 (en) 2001-04-27 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10424390B2 (en) 2001-05-11 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US9812218B2 (en) 2001-05-11 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US20130057161A1 (en) 2001-05-11 2013-03-07 Semiconductor Energy Laboratory Co., Ltd. Pulse Output Circuit, Shift Register and Display Device
US8786533B2 (en) 2001-05-11 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US9105520B2 (en) 2001-05-11 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US10109368B2 (en) 2001-05-11 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US8264445B2 (en) 2001-05-11 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US7057598B2 (en) 2001-05-11 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US9496291B2 (en) 2001-05-11 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US10916319B2 (en) 2001-05-11 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US7710384B2 (en) 2001-05-11 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register and display device
US7151278B2 (en) 2001-05-29 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US9590632B2 (en) 2001-05-29 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US6928136B2 (en) 2001-05-29 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US7394102B2 (en) 2001-05-29 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US10304399B2 (en) 2001-05-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US9024930B2 (en) 2001-05-29 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US7649516B2 (en) 2001-07-16 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6958750B2 (en) 2001-07-16 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
USRE43401E1 (en) 2001-07-30 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
USRE44657E1 (en) 2001-07-30 2013-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
USRE41215E1 (en) 2001-07-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7362139B2 (en) 2001-07-30 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7403038B2 (en) 2001-08-03 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US7068076B2 (en) 2001-08-03 2006-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US7218349B2 (en) 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7084668B2 (en) 2001-11-30 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7418117B2 (en) 2002-03-12 2008-08-26 Boe-Hydis Technology Co., Ltd. Liquid crystal display device performing both image display mode and fingerprint recognition mode
US7737962B2 (en) 2002-07-12 2010-06-15 Toshiba Matsushita Display Technology Co., Ltd. Display device
US8823620B2 (en) 2002-12-25 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US7202863B2 (en) 2002-12-25 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US8456402B2 (en) 2002-12-25 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US10121448B2 (en) 2002-12-25 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US10373581B2 (en) 2002-12-25 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US7786985B2 (en) 2002-12-25 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US8044906B2 (en) 2002-12-25 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US8059078B2 (en) 2002-12-25 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US9640135B2 (en) 2002-12-25 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US10867576B2 (en) 2002-12-25 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US11217200B2 (en) 2002-12-25 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US9881582B2 (en) 2002-12-25 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
US9190425B2 (en) 2002-12-25 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device utilizing the same
JP2014003307A (en) * 2003-01-08 2014-01-09 Semiconductor Energy Lab Co Ltd Display device
JP4634732B2 (en) * 2003-03-31 2011-02-16 東芝モバイルディスプレイ株式会社 Display device
JP2004318127A (en) * 2003-03-31 2004-11-11 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005077913A (en) * 2003-09-02 2005-03-24 Toshiba Matsushita Display Technology Co Ltd Display device
JP4632742B2 (en) * 2003-10-15 2011-02-16 三星電子株式会社 Electronic display device having light sensing unit
JP2005122187A (en) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd Electronic display device having optical sensor
JP2005129948A (en) * 2003-10-23 2005-05-19 Samsung Electronics Co Ltd Optical sensing element, and array substrate and liquid crystal display having same
JP2005353943A (en) * 2004-06-14 2005-12-22 Sony Corp Image pickup element and camera
JP4613562B2 (en) * 2004-09-27 2011-01-19 ソニー株式会社 Active matrix liquid crystal display device
JP2006091708A (en) * 2004-09-27 2006-04-06 Sony Corp Active matrix liquid crystal display device
JP2006163401A (en) * 2004-12-03 2006-06-22 Samsung Electronics Co Ltd Display device with built-in optical sensor
US8907928B2 (en) 2005-04-19 2014-12-09 Japan Display West Inc. Image display unit and method of detecting object
US9646714B2 (en) 2005-10-18 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US11699497B2 (en) 2005-10-18 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US11011244B2 (en) 2005-10-18 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US10311960B2 (en) 2005-10-18 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US8212752B2 (en) 2005-11-30 2012-07-03 Samsung Electronics Co., Ltd. Display device and a method for testing the same
JP2007156469A (en) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd Display device and method for testing the same
JP2011237827A (en) * 2005-12-14 2011-11-24 Lg Display Co Ltd Manufacturing method of liquid crystal display
JP2007248956A (en) * 2006-03-17 2007-09-27 Epson Imaging Devices Corp Electro-optical device and electronic equipment
US8139055B2 (en) 2006-06-12 2012-03-20 Sharp Kabushiki Kaisha Combined image sensor and display device
US9123613B2 (en) 2006-06-12 2015-09-01 Sharp Kabushiki Kaisha Image sensor and display
JP2009540628A (en) * 2006-06-12 2009-11-19 シャープ株式会社 Image sensors and displays
JP2008181109A (en) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd Liquid crystal display device and electronic equipment using the same
JP2008227451A (en) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd Image sensor and its manufacturing method
JP2008262204A (en) * 2008-04-11 2008-10-30 Sony Corp Image display device
CN101946328B (en) * 2008-05-12 2012-10-10 夏普株式会社 Photodetector circuit including thin-film transistor and display device
WO2009139204A1 (en) * 2008-05-12 2009-11-19 シャープ株式会社 Thin film transistor, optical sensor circuit provided with thin film transistor, and display device
JP2008287260A (en) * 2008-05-19 2008-11-27 Toshiba Matsushita Display Technology Co Ltd Display device
JP2012503211A (en) * 2008-09-16 2012-02-02 アルカテル−ルーセント ユーエスエー インコーポレーテッド Monitor with built-in camera and method for operating the same
JP2010134454A (en) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd Image input-output device
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP2010153884A (en) * 2010-02-01 2010-07-08 Fujitsu Semiconductor Ltd Method of manufacturing cmos image sensor, and cmos image sensor
US9524993B2 (en) 2010-02-12 2016-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a transistor with an oxide semiconductor layer between a first gate electrode and a second gate electrode
KR101830196B1 (en) * 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and driving method thereof
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8581170B2 (en) 2010-02-12 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a photodiode electrically connected to a back gate of a transistor and driving method thereof
JP2011211171A (en) * 2010-02-12 2011-10-20 Semiconductor Energy Lab Co Ltd Semiconductor device and method of driving the same
JP2016001743A (en) * 2010-02-12 2016-01-07 株式会社半導体エネルギー研究所 Semiconductor device
JP2015181172A (en) * 2010-02-19 2015-10-15 株式会社半導体エネルギー研究所 semiconductor device
US9564534B2 (en) 2010-02-19 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
US9608006B2 (en) 2012-05-16 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
KR102148793B1 (en) 2012-05-16 2020-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and touch panel
JP2013257863A (en) * 2012-05-16 2013-12-26 Semiconductor Energy Lab Co Ltd Semiconductor device and touch panel
KR20130128327A (en) * 2012-05-16 2013-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and touch panel
KR102205856B1 (en) 2014-06-11 2021-01-21 삼성디스플레이 주식회사 Organic light emitting diode display device including sensors
KR20150142816A (en) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 Organic light emitting diode display device including sensors
JP2021144233A (en) * 2014-10-28 2021-09-24 株式会社半導体エネルギー研究所 Light-emitting device
JP2021144235A (en) * 2014-10-28 2021-09-24 株式会社半導体エネルギー研究所 Light-emitting device
US11322700B2 (en) 2014-10-28 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having light blocking layer overlapping non-light emitting region
US11380860B2 (en) 2014-10-28 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Foldable light-emitting device having trapezoid spacer
US11393995B2 (en) 2014-10-28 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having light blocking overlapping connection portion or spacer
US11476431B2 (en) 2014-10-28 2022-10-18 Semiconductor Energy Laboratory Co., Ltd. Foldable electronic device having an elastic body in openings of the spacers
US11785835B2 (en) 2014-10-28 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Touch panel having a photoelectric conversion element between the first and second flexible substrates
JP2017130679A (en) * 2017-03-10 2017-07-27 株式会社半導体エネルギー研究所 Semiconductor device
JP6154976B1 (en) * 2017-03-10 2017-06-28 株式会社半導体エネルギー研究所 Semiconductor device
WO2021249178A1 (en) * 2020-06-09 2021-12-16 京东方科技集团股份有限公司 Display panel and display apparatus

Also Published As

Publication number Publication date
JP4651785B2 (en) 2011-03-16

Similar Documents

Publication Publication Date Title
JP4651785B2 (en) Display device
US7242449B1 (en) Semiconductor device and integral image recognition/display apparatus
JP4044187B2 (en) Active matrix display device and manufacturing method thereof
US7180092B2 (en) Semiconductor device
JP4294622B2 (en) Method for manufacturing semiconductor device
US6274861B1 (en) Active matrix display device having a common substrate and method of manufacturing the same
TW478014B (en) Semiconductor device and method of manufacturing thereof
US7158098B2 (en) Portable information processing system
KR100553112B1 (en) Reflective liquid crystal display panels and devices using them
JP2001077373A (en) Semiconductor device and manufacturing method thereof
JP2003255332A (en) Liquid crystal display
JPH11112002A (en) Semiconductor device and manufacture therefor
JP4700659B2 (en) Liquid crystal display
JP3983460B2 (en) Method for manufacturing semiconductor device
JP2002082630A (en) Electro-optic device
JP5604579B2 (en) Display device
JP4550096B2 (en) Semiconductor device
JP4999979B2 (en) Image sensor and electronic device
JP5100799B2 (en) Liquid crystal display
JP2001166381A (en) Projection type display device
JP2013008991A (en) Image sensor and electronic appliance
JP2002016116A (en) Manufacturing method of impurity addiding device and semiconductor device
JP2003163223A (en) Semiconductor device, electro-optic device, electronic apparatus, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070716

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees