JP2001103762A - Power factor improving circuit - Google Patents

Power factor improving circuit

Info

Publication number
JP2001103762A
JP2001103762A JP28101899A JP28101899A JP2001103762A JP 2001103762 A JP2001103762 A JP 2001103762A JP 28101899 A JP28101899 A JP 28101899A JP 28101899 A JP28101899 A JP 28101899A JP 2001103762 A JP2001103762 A JP 2001103762A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output voltage
error amplifier
power factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28101899A
Other languages
Japanese (ja)
Other versions
JP3613323B2 (en
Inventor
Shigeji Yamashita
茂治 山下
Sukeyoshi Chiba
祐喜 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP28101899A priority Critical patent/JP3613323B2/en
Publication of JP2001103762A publication Critical patent/JP2001103762A/en
Application granted granted Critical
Publication of JP3613323B2 publication Critical patent/JP3613323B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/10Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Abstract

PROBLEM TO BE SOLVED: To provide a power factor improving circuit for a switching power supply unit capable of increasing the response speed of an error amplifier, and improving the power factor thereof. SOLUTION: This power factor improving circuit for switching power supply unit including a rectifying circuit REC for rectifying AC voltage, a switching transistor Q1, a filtering output capacitor C3 for applying rectified and filtered voltage to a load RL, an error amplifier including an operational amplifier OA1, and a control circuit such as a pulse width control circuit PWM for controlling the ON period of the switching transistor Q1, is provided with a resistor R0 for detecting current running through the filtering output capacitor C3 and the load RL, and a current feedback circuit FBK for feeding back the AC component of the detected value by the resistor R0, that is, a signal for compensating the low level of ripple voltage to the error amplifier.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電圧を整流回
路により整流してスイッチングし、このスイッチングの
オン期間を制御して、負荷に印加する直流出力電圧を安
定化するスイッチング電源装置に於ける力率改善回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply for stabilizing a DC output voltage applied to a load by rectifying and switching an AC voltage by a rectifier circuit and controlling an ON period of the switching. The present invention relates to a power factor correction circuit.

【0002】[0002]

【従来の技術】図10は従来例の説明図であり、バック
コンバータに適用した従来例の力率改善回路を示し、L
1,L2はチョークコイル、C1〜C3,Cはコンデン
サ、Ra〜Rdは抵抗、D1はダイオード、RECは整
流回路、Q1はスイッチング・トランジスタ、OA1は
演算増幅器、STGは鋸歯状波発生器、PWMはパルス
幅制御回路、RLは負荷を示す。又Iacは交流電源か
らの交流電流、Idはパルス状の直流電流、Vinは整
流出力電圧、Vdは負荷RLに印加する直流出力電圧、
Vrは基準電圧を示す。
2. Description of the Related Art FIG. 10 is an explanatory view of a conventional example, showing a power factor improving circuit of a conventional example applied to a buck converter.
1, L2 is a choke coil, C1 to C3, C are capacitors, Ra to Rd are resistors, D1 is a diode, REC is a rectifier circuit, Q1 is a switching transistor, OA1 is an operational amplifier, STG is a sawtooth wave generator, PWM. Indicates a pulse width control circuit, and RL indicates a load. Iac is an AC current from an AC power supply, Id is a pulsed DC current, Vin is a rectified output voltage, Vd is a DC output voltage applied to the load RL,
Vr indicates a reference voltage.

【0003】交流電源は、例えば、100V或いは20
0Vの50Hz或いは60Hzの商用電源とする場合が
一般的であり、チョークコイルL1とコンデンサC1と
による入力フィルタを介して整流回路RECに交流電圧
を印加し、この整流回路RECにより全波整流し、スイ
ッチング・トランジスタQ1によりオン,オフして、チ
ョークコイルL2とコンデンサC2,C3とダイオード
D1とを含む平滑回路に入力する。コンデンサC2は、
スイッチングによる高調波に対して特性を良くしたコン
デンサであり、又コンデンサC3は容量を大きくして直
流出力電圧Vdの安定化を図る整流出力用コンデンサで
ある。
[0003] The AC power supply is, for example, 100V or 20V.
In general, a 50 V or 60 Hz commercial power supply of 0 V is applied. An AC voltage is applied to a rectifier circuit REC through an input filter including a choke coil L1 and a capacitor C1, and full-wave rectification is performed by the rectifier circuit REC. The signal is turned on and off by the switching transistor Q1, and is input to a smoothing circuit including the choke coil L2, the capacitors C2 and C3, and the diode D1. The capacitor C2 is
The capacitor C3 is a capacitor having improved characteristics with respect to harmonics caused by switching, and the capacitor C3 is a rectifying output capacitor for increasing the capacitance to stabilize the DC output voltage Vd.

【0004】この整流出力用コンデンサC3の端子電圧
の直流出力電圧Vdを負荷RLに印加し、且つ抵抗R
a,Rbにより分圧して直流出力電圧Vdを検出し、演
算増幅器OA1により基準電圧Vrと比較する。この演
算増幅器OA1は、抵抗Rc,RdとコンデンサCとの
帰還回路により誤差増幅器を構成しており、直流出力電
圧Vdと、基準電圧Vrに対応する設定値との誤差分を
パルス幅制御回路PWMに入力する。
A dc output voltage Vd of the terminal voltage of the rectified output capacitor C3 is applied to a load RL, and a resistor R
The DC output voltage Vd is detected by dividing the voltage by a and Rb, and compared with the reference voltage Vr by the operational amplifier OA1. This operational amplifier OA1 forms an error amplifier by a feedback circuit of resistors Rc and Rd and a capacitor C. The operational amplifier OA1 converts an error between the DC output voltage Vd and a set value corresponding to the reference voltage Vr into a pulse width control circuit PWM. To enter.

【0005】このパルス幅制御回路PWMは、誤差増幅
器の出力信号と、鋸歯状波発生器STGからの数10k
Hz〜数100kHzの周波数の鋸歯状波信号とを比較
し、負荷RLに印加するコンデンサC3の端子電圧、即
ち、直流出力電圧Vdが上昇すると、鋸歯状波信号の周
波数に従ったパルス信号のパルス幅を狭くし、反対に、
直流出力電圧Vdが低下すると、パルス幅を広くして、
このパルス幅に従ってスイッチング・トランジスタQ1
のオン期間を制御し、負荷RLに印加する直流出力電圧
Vdを設定値となるように制御するものである。
[0005] The pulse width control circuit PWM is configured to output the output signal of the error amplifier and the signal of several tens of kilograms from the sawtooth wave generator STG.
When the terminal voltage of the capacitor C3 applied to the load RL, that is, the DC output voltage Vd increases, the pulse of the pulse signal according to the frequency of the saw-tooth wave signal is compared with the saw-tooth wave signal having a frequency of several Hz to several hundred kHz. Make it narrower, and conversely,
When the DC output voltage Vd decreases, the pulse width is increased,
According to this pulse width, the switching transistor Q1
Is controlled so that the DC output voltage Vd applied to the load RL becomes a set value.

【0006】この場合の誤差増幅器の応答速度は、抵抗
RdとコンデンサCとの値に対応することになり、通常
は応答速度を遅くして、僅かな出力電圧(負荷RLに印
加する電圧)の変動によってもパルス幅制御回路PWM
からのパルス幅を一定とする場合が一般的である。
In this case, the response speed of the error amplifier corresponds to the value of the resistor Rd and the value of the capacitor C. Normally, the response speed is reduced to reduce the slight output voltage (voltage applied to the load RL). Pulse width control circuit PWM due to fluctuation
In general, the pulse width from the pulse is constant.

【0007】図11は従来例の動作説明図であり、
(A)は整流出力電圧Vinと直流出力電圧Vdとリッ
プル電圧Vrpとの波形の概要を示し、又(B)は理想
状態のスイッチング・トランジスタQ1を介して流れる
電流Idと、交流電源から流入する交流電流Iacとの
概要を示す。
FIG. 11 is a diagram for explaining the operation of the conventional example.
(A) shows the outline of the waveform of the rectified output voltage Vin, the DC output voltage Vd, and the ripple voltage Vrp, and (B) shows the current Id flowing through the switching transistor Q1 in an ideal state and the current flowing from the AC power supply. An outline of the AC current Iac is shown.

【0008】通常は、リップル電圧Vrpに応答しない
ように、誤差増幅器の応答速度を遅くするものである。
従って、直流出力電圧Vdが一定の場合、パルス幅制御
回路PWMは、一定のパルス幅のオン信号をスイッチン
グ・トランジスタQ1に加えることになり、電流Id
は、整流出力電圧Vinに対応したレベルで、それぞれ
同一のパルス幅となる。即ち、t1=t2となる。従っ
て、交流電源からの交流電流Iacは、点線で示すよう
に、電流Idの平均値に相当し、整流出力電圧Vinの
位相にほぼ一致し、且つ正弦波に近い波形となる。即
ち、力率を改善することができる。
Usually, the response speed of the error amplifier is reduced so as not to respond to the ripple voltage Vrp.
Therefore, when the DC output voltage Vd is constant, the pulse width control circuit PWM applies an ON signal having a constant pulse width to the switching transistor Q1, and the current Id
Are the levels corresponding to the rectified output voltage Vin and have the same pulse width. That is, t1 = t2. Therefore, the AC current Iac from the AC power supply corresponds to the average value of the current Id, almost coincides with the phase of the rectified output voltage Vin, and has a waveform close to a sine wave, as shown by the dotted line. That is, the power factor can be improved.

【0009】又図11の(C)は、負荷RLの急変に対
しても直流出力電圧Vdを安定化するには、誤差増幅器
の応答速度を速くすることになり、その場合の電流Id
と交流電流Iacとの概要を示す。即ち、(A)に示す
リップル電圧Vrpに応答することになり、このリップ
ル電圧Vrpが直流出力電圧Vdの設定値以下のレベル
となると、誤差増幅器の出力信号に対応してパルス幅制
御回路PWMからスイッチング・トランジスタQ1のオ
ン期間をパルス幅t1のように広くし、反対に、リップ
ル電圧Vrpが設定値以上のレベルとなると、誤差増幅
器の出力信号に対応してパルス幅制御回路PWMからス
イッチング・トランジスタQ1のオン期間をパルス幅t
2のように狭くすることになる。それにより、リップル
電圧Vrpのレベルが低く、且つ整流出力電圧Vinの
レベルが高い時に、パルス幅が広くなって大きな電流I
dが流れるから、交流電流Iacはピーク波形を示すこ
ととなり、正弦波形とは異なる波形となる。
FIG. 11C shows that the response speed of the error amplifier is increased in order to stabilize the DC output voltage Vd even when the load RL changes suddenly.
And an AC current Iac. That is, it responds to the ripple voltage Vrp shown in (A). When the ripple voltage Vrp becomes a level equal to or lower than the set value of the DC output voltage Vd, the pulse width control circuit PWM responds to the output signal of the error amplifier. On the other hand, when the on-period of the switching transistor Q1 is widened like the pulse width t1, when the ripple voltage Vrp exceeds the set value, the pulse width control circuit PWM switches the switching transistor in response to the output signal of the error amplifier. The ON period of Q1 has a pulse width t
It will be as narrow as 2. Thereby, when the level of the ripple voltage Vrp is low and the level of the rectified output voltage Vin is high, the pulse width becomes wide and the large current I
Since d flows, the AC current Iac shows a peak waveform, which is different from a sine waveform.

【0010】[0010]

【発明が解決しようとする課題】前述のように、負荷R
Lの急激な変動に対しても、直流出力電圧Vdを一定化
して、負荷RLの安定動作を行わせる場合、コンデンサ
C2,C3の容量を大きくして変動分を吸収するか、又
は誤差増幅器の応答速度を速くして変動分に追従させる
ことが必要となる。コンデンサの容量を大きくすること
は、コスト的にも又スペース的にも問題がある。又誤差
増幅器の応答速度を速くすると、リップル電圧Vrpに
応答して、パルス幅制御回路PWMを制御することにな
る。このリップル電圧Vrpは、コンデンサに流れる電
流よりπ/2遅れることにより、力率を悪化させる。
As described above, the load R
In order to stabilize the load RL by stabilizing the DC output voltage Vd even with a rapid change in L, the capacitance of the capacitors C2 and C3 may be increased to absorb the change, or the error amplifier may be used. It is necessary to increase the response speed to follow the fluctuation. Increasing the capacity of the capacitor has problems in cost and space. When the response speed of the error amplifier is increased, the pulse width control circuit PWM is controlled in response to the ripple voltage Vrp. This ripple voltage Vrp deteriorates the power factor by being delayed by π / 2 from the current flowing through the capacitor.

【0011】即ち、図11の(C)に概要を示すよう
に、整流出力電圧Vinとリップル電圧Vrpとの位相
が異なるものであり、整流出力電圧Vinが高い時に、
リップル電圧Vrpが低いレベルとなると、高速応答の
誤差増幅器は、直流出力電圧Vinの低下と同様な誤差
出力信号をパルス幅制御回路PWMに加えるから、スイ
ッチング・トランジスタQ1のオン期間が長くなり、大
きな電流Idが流れる。それにより、交流電源からの交
流電流Iacは、正弦波と大きく異なるピークを有する
波形となり、力率が悪化する問題がある。本発明は、負
荷の変動に高速に応答して出力電圧を安定化すると共
に、力率を改善することを目的とする。
That is, as shown in FIG. 11C, when the rectified output voltage Vin and the ripple voltage Vrp have different phases and the rectified output voltage Vin is high,
When the ripple voltage Vrp becomes a low level, the high-speed response error amplifier applies an error output signal similar to the decrease in the DC output voltage Vin to the pulse width control circuit PWM. The current Id flows. As a result, the AC current Iac from the AC power supply has a waveform having a peak significantly different from a sine wave, and there is a problem that the power factor deteriorates. SUMMARY OF THE INVENTION It is an object of the present invention to stabilize an output voltage in response to a change in load at a high speed and to improve a power factor.

【0012】[0012]

【課題を解決するための手段】本発明の力率改善回路
は、(1)交流電圧を整流する整流回路RECの整流出
力電圧をオン,オフするスイッチング・トランジスタQ
1と、このスイッチング・トランジスタQ1のオン期間
が長い程上昇する直流出力電圧Vdを負荷RLに印加す
る為の平滑出力用コンデンサC3と、直流出力電圧と設
定値との誤差分を検出する誤差増幅器と、この誤差増幅
器からの誤差分に対応してスイッチング・トランジスタ
Q1のオン期間を制御する制御回路とを含むスイッチン
グ電源装置の力率改善回路であって、平滑出力用コンデ
ンサC3に流れる電流を検出して、直流出力電圧Vdに
含まれるリップル電圧の低レベルを補償するように、誤
差増幅器に帰還する電流帰還回路FBKを設けたもので
ある。
The power factor improving circuit according to the present invention comprises: (1) a switching transistor Q for turning on and off a rectified output voltage of a rectifying circuit REC for rectifying an AC voltage.
1, a smoothing output capacitor C3 for applying to the load RL a DC output voltage Vd that increases as the ON period of the switching transistor Q1 increases, and an error amplifier for detecting an error between the DC output voltage and a set value. And a control circuit for controlling the ON period of the switching transistor Q1 in accordance with the error from the error amplifier, and detects a current flowing through the smoothing output capacitor C3. Then, a current feedback circuit FBK for feeding back to the error amplifier is provided so as to compensate for the low level of the ripple voltage included in the DC output voltage Vd.

【0013】又(2)電流帰還回路FEKは、平滑出力
用コンデンサC3と負荷RLとに流れる電流を検出する
抵抗R0の両端の電圧を入力する演算増幅器OA2と、
この演算増幅器OA2の出力信号をコンデンサC5を介
して、誤差増幅器に入力する直流出力電圧の一部に重畳
する構成を備えている。
(2) The current feedback circuit FEK comprises an operational amplifier OA2 for inputting a voltage across a resistor R0 for detecting a current flowing through a smoothing output capacitor C3 and a load RL;
The output signal of the operational amplifier OA2 is superimposed on a part of the DC output voltage input to the error amplifier via the capacitor C5.

【0014】[0014]

【発明の実施の形態】図1は本発明の実施の形態の説明
図であり、L1,L2はチョークコイル、C1〜C5は
コンデンサ、R0〜R9は抵抗、D1はダイオード、Q
1はスイッチング・トランジスタ、OA1,OA2は演
算増幅器、RECは整流回路、RLは負荷、PWMはパ
ルス幅制御回路、STGは鋸歯状波発生器、FBKは電
流帰還回路を示す。又Iacは交流電源からの交流電
流、Idはパルス状の直流電流、Vinは整流出力電
圧、Vdは負荷RLに印加する直流出力電圧、Vrは基
準電圧を示す。
FIG. 1 is an explanatory view of an embodiment of the present invention. L1 and L2 are choke coils, C1 to C5 are capacitors, R0 to R9 are resistors, D1 is a diode, Q
1 is a switching transistor, OA1 and OA2 are operational amplifiers, REC is a rectifier circuit, RL is a load, PWM is a pulse width control circuit, STG is a sawtooth wave generator, and FBK is a current feedback circuit. Iac is an AC current from an AC power supply, Id is a pulsed DC current, Vin is a rectified output voltage, Vd is a DC output voltage applied to the load RL, and Vr is a reference voltage.

【0015】この実施の形態は、バックコンバータに適
用した場合を示し、負荷の変動に高速に応答して出力電
圧を安定化できるように、演算増幅器OA1と抵抗R
4,R5とコンデンサC4とによる誤差増幅器の応答速
度を速くし、且つ平滑出力用のコンデンサC3と負荷R
Lとに流れる電流を抵抗R0により検出して、誤差増幅
器に帰還する電流帰還回路FBKを設けて、力率を改善
するものである。
This embodiment shows a case in which the present invention is applied to a buck converter, and an operational amplifier OA1 and a resistor R are provided so that the output voltage can be stabilized in response to a change in load at a high speed.
4, R5 and the capacitor C4 to increase the response speed of the error amplifier, and provide a smoothing output capacitor C3 and a load R
A current feedback circuit FBK for detecting a current flowing through L and a resistor R0 and feeding back to the error amplifier is provided to improve the power factor.

【0016】この電流帰還回路FBKは、抵抗R6〜R
9とコンデンサC5と演算増幅器OA2とからなる場合
を示し、抵抗R0の両端の電圧を抵抗R6,R7を介し
て演算増幅器OA2の−端子と+端子にそれぞれ入力
し、抵抗R0の両端の電圧に対応した演算増幅器OA2
の出力信号を抵抗R9とコンデンサC5とを介して、抵
抗R2,R3の接続点に加える。
This current feedback circuit FBK includes resistors R6 to R6.
9, a capacitor C5 and an operational amplifier OA2. The voltage across the resistor R0 is input to the negative terminal and the positive terminal of the operational amplifier OA2 via the resistors R6 and R7, respectively. Compatible operational amplifier OA2
Is applied to the connection point between the resistors R2 and R3 via the resistor R9 and the capacitor C5.

【0017】抵抗R0に流れる電流は、負荷RLに流れ
る電流と整流出力用のコンデンサC3に流れる電流とを
含み、負荷RLに流れる電流は通常は一定であるが、整
流平滑用のコンデンサC3に流れる電流は変化する。従
って、演算増幅器OA2の出力信号は、負荷RLに流れ
る電流と平滑出力用のコンデンサC3に流れる電流との
和を示すものとなるが、コンデンサC5により直流成分
がカットされるから、結局は、平滑出力用のコンデンサ
C3に流れる電流を検出して、抵抗R2,R3の接続点
に帰還していることになる。
The current flowing through the resistor R0 includes the current flowing through the load RL and the current flowing through the rectifying output capacitor C3. The current flowing through the load RL is normally constant, but flows through the rectifying and smoothing capacitor C3. The current changes. Accordingly, the output signal of the operational amplifier OA2 indicates the sum of the current flowing through the load RL and the current flowing through the smoothing output capacitor C3. However, since the DC component is cut by the capacitor C5, the smoothing is eventually performed. This means that the current flowing through the output capacitor C3 is detected and is fed back to the connection point between the resistors R2 and R3.

【0018】又抵抗R2,R3は、抵抗R1と共に直流
出力電圧Vdを検出する為のものであり、抵抗R1,R
2の接続点を直流出力電圧Vdの検出点として演算増幅
器OA1の−端子に入力し、+端子に基準電圧Vrを入
力して、基準電圧Vrに対する差分の信号をパルス幅制
御回路PWMに入力する。このパルス幅制御回路PWM
は、スイッチング・トランジスタQ1のオン期間を制御
する制御回路であり、従来例と同様に、鋸歯状波発生器
STGからの鋸歯状波信号と、誤差増幅器の出力信号と
を比較して、スイッチング・トランジスタQ1のオン期
間を制御するパルス幅の信号を出力する。
The resistors R2 and R3 are for detecting the DC output voltage Vd together with the resistor R1.
2 is input as a detection point of the DC output voltage Vd to the-terminal of the operational amplifier OA1, the reference voltage Vr is input to the + terminal, and a difference signal with respect to the reference voltage Vr is input to the pulse width control circuit PWM. . This pulse width control circuit PWM
Is a control circuit for controlling the on-period of the switching transistor Q1. As in the conventional example, the control circuit compares the sawtooth signal from the sawtooth generator STG with the output signal of the error amplifier. A signal having a pulse width for controlling the ON period of the transistor Q1 is output.

【0019】誤差増幅器に入力される直流出力電圧Vd
の検出値に、電流帰還回路FBKからの平滑出力用コン
デンサC3に流れる電流の検出値が重畳されるもので、
この電流検出値は、リップル電圧Vrpの低レベルの状
態を補償するように電圧検出値に重畳される。従って、
リップル電圧Vrpが低レベルで、恰も直流出力電圧V
dが低下して、それに追従するように、スイッチング・
トランジスタQ1のオン期間を長くしようとした場合
に、リップル電圧Vrpが低レベルでないように電流検
出値により補償するから、リップル電圧Vrpに影響さ
れないで、スイッチング・トランジスタQ1のオン,オ
フ制御を可能とすることができる。それによって、交流
電流Iacがピーク状となることを回避して、力率を改
善することができる。この場合、抵抗R2,R3の選定
により、平滑出力用のコンデンサC3に流れる電流の検
出値の帰還量を設定することができる。
DC output voltage Vd input to the error amplifier
The detection value of the current flowing through the smoothing output capacitor C3 from the current feedback circuit FBK is superimposed on the detection value of
This detected current value is superimposed on the detected voltage value so as to compensate for the low level state of the ripple voltage Vrp. Therefore,
When the ripple voltage Vrp is at a low level and the DC output voltage V
As the d decreases and follows it, the switching
When trying to lengthen the on-period of the transistor Q1, compensation is made by the current detection value so that the ripple voltage Vrp is not low, so that the on / off control of the switching transistor Q1 can be controlled without being affected by the ripple voltage Vrp. can do. Thereby, it is possible to avoid the peak of the AC current Iac and improve the power factor. In this case, by selecting the resistors R2 and R3, it is possible to set the amount of feedback of the detected value of the current flowing through the smoothing output capacitor C3.

【0020】図2は本発明の実施の形態の動作説明図で
あり、(A)は図11の(A)と同様な整流出力電圧V
inと、直流出力電圧Vdと、リップル電圧Vrpとの
概要の波形を示し、更に、電流帰還回路FBKによる帰
還電圧Vfdを点線で示す。即ち、抵抗R1〜R3によ
り検出したリップル電圧Vrpに、電流帰還回路FBK
からの平滑出力用コンデンサC3に流れる電流に対応し
た帰還電圧Vfdを重畳するものである。又(B)は図
11の(B)とほぼ同様な電流Idと交流電流Iacと
の概要の波形を示す。
FIG. 2 is a diagram for explaining the operation of the embodiment of the present invention. FIG. 2A shows a rectified output voltage V similar to FIG.
In, DC output voltage Vd, and ripple voltage Vrp are shown as outline waveforms, and further, feedback voltage Vfd by current feedback circuit FBK is shown by a dotted line. That is, the current feedback circuit FBK is added to the ripple voltage Vrp detected by the resistors R1 to R3.
And a feedback voltage Vfd corresponding to a current flowing through the capacitor C3 for smoothing output from the inverter. 11B shows the outline of the current Id and the alternating current Iac substantially similar to those shown in FIG. 11B.

【0021】図2の(A)に示すように、リップル電圧
Vrpが低レベルとなった時に、電流帰還回路FBKの
帰還電圧Vfdがリップル電圧Vrpに重畳された状態
となるから、誤差増幅器は、リップル電圧Vrpが低レ
ベルではないと判定した信号をパルス幅制御回路PWM
に入力することになる。それによって、直流出力電圧V
dが一定の場合のリップル電圧Vrpに対して、スイッ
チング・トランジスタQ1のオン期間を広くすることな
く、パルス幅をほぼ一定として制御するから、図2の
(B)に示すような電流Idが流れ、それによって、交
流電源からの交流電流Iacは、点線で示すように、ほ
ぼ正弦波状の波形となる。
As shown in FIG. 2A, when the ripple voltage Vrp goes low, the feedback voltage Vfd of the current feedback circuit FBK is superimposed on the ripple voltage Vrp. A signal that determines that the ripple voltage Vrp is not at a low level is supplied to a pulse width control circuit PWM.
Will be entered. Thereby, the DC output voltage V
Since the pulse width is controlled to be substantially constant without increasing the on-period of the switching transistor Q1 with respect to the ripple voltage Vrp when d is constant, a current Id as shown in FIG. 2B flows. Thereby, the AC current Iac from the AC power supply has a substantially sinusoidal waveform as shown by the dotted line.

【0022】又負荷RLの急変による直流出力電圧Vd
の変動については、応答速度の速い誤差増幅器が検出
し、それに対応した誤差分によりパルス幅制御回路PW
Mはスイッチング・トランジスタQ1のオン期間を制御
するから、直流出力電圧Vdの安定化を図ることができ
る。即ち、誤差増幅器の応答速度を速くして、負荷RL
の変動に伴う直流出力電圧Vdの変動を抑圧して安定化
を図ると共に、力率を改善することができる。
The DC output voltage Vd due to a sudden change in the load RL
Is detected by an error amplifier having a fast response speed, and the pulse width control circuit PW
Since M controls the ON period of the switching transistor Q1, the DC output voltage Vd can be stabilized. That is, the response speed of the error amplifier is increased, and the load RL is increased.
Of the DC output voltage Vd caused by the fluctuation of the power supply voltage, and stabilization can be achieved, and the power factor can be improved.

【0023】図3はブーストコンバータに適用した力率
改善回路の説明図であり、図1と接続構成は異なるが、
同一符号は同一部分を示す。このブーストコンバータ
は、スイッチング・トランジスタQ1をオンとすること
により、チョークコイルL2に電流を流してエネルギー
を蓄積し、スイッチング・トランジスタQ1をオフとし
た時に、チョークコイルL2に蓄積されたエネルギーに
より、ダイオードD1を介してコンデンサC2,C3に
充電電流を流し、平滑出力用のコンデンサC3の端子電
圧を直流出力電圧Vdとして負荷RLに印加する。
FIG. 3 is an explanatory diagram of a power factor improvement circuit applied to the boost converter. The connection configuration is different from that of FIG.
The same reference numerals indicate the same parts. In this boost converter, the switching transistor Q1 is turned on, a current flows through the choke coil L2, and energy is stored. When the switching transistor Q1 is turned off, the diode stores the energy by the energy stored in the choke coil L2. A charging current flows through the capacitors C2 and C3 via D1, and the terminal voltage of the smoothing output capacitor C3 is applied to the load RL as the DC output voltage Vd.

【0024】又この直流出力電圧Vdと設定値との差分
を演算増幅器OA1を含む誤差増幅器により求めてパル
ス幅制御回路PWMを制御し、このパルス幅制御回路P
WMによりスイッチング・トランジスタQ1のオン期間
を制御し、直流出力電圧Vdの安定化を図るものであ
り、更に、誤差増幅器の応答速度を速くしたことにより
リップル電圧にも応答することになるが、電流帰還回路
FBKを設けて、平滑出力用コンデンサC3に流れる電
流成分を基にした帰還電圧を誤差増幅器に帰還すること
により、リップル電圧が低レベルの時のパルス幅の拡大
を回避する。それによって、交流電源からの交流電流の
波形をほぼ正弦波形として、力率を改善するものであ
る。
The difference between the DC output voltage Vd and the set value is obtained by an error amplifier including an operational amplifier OA1 to control a pulse width control circuit PWM.
The on-period of the switching transistor Q1 is controlled by the WM to stabilize the DC output voltage Vd. Further, the response speed of the error amplifier is increased to respond to the ripple voltage. The feedback circuit FBK is provided to feed back a feedback voltage based on a current component flowing through the smoothing output capacitor C3 to the error amplifier, thereby avoiding an increase in pulse width when the ripple voltage is at a low level. Thereby, the power factor is improved by making the waveform of the AC current from the AC power supply a substantially sinusoidal waveform.

【0025】図4はバックブーストコンバータに適用し
た力率改善回路の説明図であり、図1と接続構成は異な
るが、同一符号は同一部分を示す。このバックブースト
コンバータは、スイッチング・トランジスタQ1をオン
とすることにより、チョークコイルL2に電流を流して
エネルギーを蓄積し、スイッチング・トランジスタQ1
をオフとすることにより、チョークコイルL2に蓄積さ
れたエネルギーにより、ダイオードD1を介してコンデ
ンサC,C3に充電電流を流し、平滑出力用のコンデン
サC3の端子電圧を直流出力電圧Vdとして負荷RLに
印加する。
FIG. 4 is an explanatory diagram of a power factor improving circuit applied to a buck-boost converter. The connection structure is different from that of FIG. 1, but the same reference numerals denote the same parts. In this buck-boost converter, turning on the switching transistor Q1 causes a current to flow through the choke coil L2 to accumulate energy, and the switching transistor Q1 is turned on.
Is turned off, the charging current flows to the capacitors C and C3 via the diode D1 by the energy accumulated in the choke coil L2, and the terminal voltage of the smoothing output capacitor C3 is applied to the load RL as the DC output voltage Vd. Apply.

【0026】又バックブーストコンバータは、図3のブ
ーストコンバータに比較して、直流出力電圧Vdの極性
が反転している点が異なり、この直流出力電圧Vdと設
定値との差分を演算増幅器OA1を含む誤差増幅器によ
り求めてパルス幅制御回路PWMを制御し、このパルス
幅制御回路PWMによりスイッチング・トランジスタQ
1のオン期間を制御し、直流出力電圧Vdの安定化を図
り、又誤差増幅器の応答速度を速くしたことによりリッ
プル電圧にも応答することになるが、抵抗R0により検
出した電流検出信号を入力する電流帰還回路FBKを設
けて、平滑出力用コンデンサC3に流れる電流成分を基
にした帰還電圧を誤差増幅器に帰還し、リップル電圧が
低レベルの時のパルス幅の拡大を回避する。それによ
り、交流電源からの交流電流の波形をほぼ正弦波形とし
て、力率を改善するものである。
The buck-boost converter differs from the boost converter of FIG. 3 in that the polarity of the DC output voltage Vd is inverted, and the difference between the DC output voltage Vd and the set value is determined by the operational amplifier OA1. The pulse width control circuit PWM is controlled by an error amplifier including the switching transistor Q.
1 controls the ON period, stabilizes the DC output voltage Vd, and responds to the ripple voltage by increasing the response speed of the error amplifier. However, the current detection signal detected by the resistor R0 is input. A current feedback circuit FBK is provided to feed back a feedback voltage based on a current component flowing through the smoothing output capacitor C3 to the error amplifier, thereby avoiding an increase in pulse width when the ripple voltage is at a low level. Thereby, the power factor is improved by making the waveform of the AC current from the AC power supply a substantially sinusoidal waveform.

【0027】又前述の図1,図3,図4に示す構成は、
交流電源に直接的に整流回路RECを接続して全波整流
する場合を示すが、交流電源との間にトランスを設け、
所望の電圧として整流回路RECにより整流する構成と
することも可能である。
The configuration shown in FIGS. 1, 3 and 4 is as follows.
A case is shown in which a rectifier circuit REC is directly connected to an AC power supply to perform full-wave rectification.
It is also possible to adopt a configuration in which a desired voltage is rectified by the rectifier circuit REC.

【0028】図5はフォワードコンバータに適用した力
率改善回路の説明図であり、図1の各部と機能が同一の
部分に同一の符号を付与して示し、T1はトランス、D
1,D2はダイオードを示す。交流電圧を整流回路RE
Cにより整流した整流出力電圧をスイッチング・トラン
ジスタQ1によりオン,オフしてトランスT1の一次巻
線に印加し、この一次巻線に流れる電流に対応した二次
巻線の誘起電圧を、ダイオードD1,D2とチョークコ
イルL2とコンデンサC2,C3とからなる整流平滑回
路により、整流平滑化して直流出力電圧とし、負荷RL
に印加する。
FIG. 5 is an explanatory diagram of a power factor improving circuit applied to the forward converter. The same reference numerals are given to portions having the same functions as those of FIG.
1, D2 indicates a diode. AC voltage rectifier circuit RE
The rectified output voltage rectified by C is turned on and off by the switching transistor Q1 and applied to the primary winding of the transformer T1, and the induced voltage of the secondary winding corresponding to the current flowing through this primary winding is expressed by a diode D1, A rectifying and smoothing circuit composed of D2, a choke coil L2 and capacitors C2 and C3 performs rectification and smoothing to obtain a DC output voltage, and a load RL
Is applied.

【0029】又この直流出力電圧と設定値との差分を演
算増幅器OA1を含む誤差増幅器により求めてパルス幅
制御回路PWMを制御し、このパルス幅制御回路PWM
によりスイッチング・トランジスタQ1のオン期間を制
御し、直流出力電圧の安定化を図るものであり、更に、
前述の場合と同様に、誤差増幅器の応答速度を速くした
ことによりリップル電圧にも応答することになるが、電
流帰還回路FBKを設けて、平滑出力用コンデンサC3
に流れる電流成分を基にした帰還電圧を誤差増幅器に帰
還することにより、リップル電圧が低レベルの時のパル
ス幅の拡大を回避する。それによって、交流電源からの
交流電流の波形をほぼ正弦波形として、力率を改善する
ものである。
The difference between the DC output voltage and the set value is obtained by an error amplifier including an operational amplifier OA1 to control the pulse width control circuit PWM.
Controls the ON period of the switching transistor Q1 to stabilize the DC output voltage.
As in the case described above, the response speed of the error amplifier is increased to respond to the ripple voltage. However, a current feedback circuit FBK is provided, and the smoothing output capacitor C3 is provided.
By feeding back a feedback voltage based on the current component flowing to the error amplifier to the error amplifier, it is possible to avoid an increase in pulse width when the ripple voltage is at a low level. Thereby, the power factor is improved by making the waveform of the AC current from the AC power supply a substantially sinusoidal waveform.

【0030】図6はフライバックコンバータに適用した
力率改善回路の説明図であり、図5と同一機能部分に同
一の符号を付与して示すもので、交流電圧を整流回路R
ECにより整流した整流出力電圧をスイッチング・トラ
ンジスタQ1によりオン,オフしてトランスT1の一次
巻線に印加し、スイッチング・トランジスタQ1のオフ
時に二次巻線に誘起する電圧をダイオードD1により整
流して、コンデンサC2,C3に加え、その端子電圧を
直流出力電圧として負荷RLに印加する。
FIG. 6 is an explanatory diagram of a power factor improving circuit applied to a flyback converter. In FIG. 6, the same functional portions as those in FIG.
The rectified output voltage rectified by the EC is turned on and off by the switching transistor Q1 and applied to the primary winding of the transformer T1, and the voltage induced in the secondary winding when the switching transistor Q1 is off is rectified by the diode D1. , And the terminal voltage thereof is applied to the load RL as a DC output voltage.

【0031】又この直流出力電圧と設定値との差分を演
算増幅器OA1を含む誤差増幅器により求めてパルス幅
制御回路PWMを制御し、このパルス幅制御回路PWM
によりスイッチング・トランジスタQ1のオン期間を制
御し、負荷RLに印加する直流出力電圧の安定化を図る
ものであり、更に、前述の場合と同様に、誤差増幅器の
応答速度を速くしたことによりリップル電圧にも応答す
ることになるが、電流帰還回路FBKを設けて、平滑出
力用コンデンサC3に流れる電流成分を基にした帰還電
圧を誤差増幅器に帰還することにより、リップル電圧が
低レベルの時のパルス幅の拡大を回避する。それによっ
て、交流電源からの交流電流の波形をほぼ正弦波形とし
て、力率を改善するものである。
The difference between the DC output voltage and the set value is obtained by an error amplifier including an operational amplifier OA1 to control a pulse width control circuit PWM.
Controls the on-period of the switching transistor Q1 to stabilize the DC output voltage applied to the load RL. Further, as in the above-described case, the response speed of the error amplifier is increased to reduce the ripple voltage. A current feedback circuit FBK is provided, and a feedback voltage based on a current component flowing through the smoothing output capacitor C3 is fed back to the error amplifier, so that the pulse when the ripple voltage is at a low level is provided. Avoid widening. Thereby, the power factor is improved by making the waveform of the AC current from the AC power supply a substantially sinusoidal waveform.

【0032】図7はブリッジコンバータに適用した力率
改善回路の説明図であり、図5及び図6と同一機能部分
に同一の符号を付与して示し、T2はトランス、Q1〜
Q4はスイッチング・トランジスタ、C6はコンデン
サ、D3,D4はダイオード、DVは分周回路である。
FIG. 7 is an explanatory diagram of a power factor correction circuit applied to a bridge converter. The same functional portions as in FIGS. 5 and 6 are denoted by the same reference numerals, and T2 denotes a transformer, Q1 to Q1.
Q4 is a switching transistor, C6 is a capacitor, D3 and D4 are diodes, and DV is a frequency divider.

【0033】整流回路RECの整流出力電圧を、スイッ
チング・トランジスタQ1,Q4をオンとして、トラン
スT2の一次巻線にコンデンサC6を介して印加し、次
にスイッチング・トランジスタQ2,Q3をオンとし
て、トランスT2の一次巻線に逆方向の整流出力電圧を
コンデンサC6を介して印加し、中点タップを有する二
次巻線の誘起電圧をダイオードD3,D4により整流
し、チョークコイルL2とコンデンサC2,C3とによ
り平滑化して直流出力電圧とし、この直流出力電圧を負
荷RLに印加する。
The rectified output voltage of the rectifier circuit REC is applied to the primary winding of the transformer T2 via the capacitor C6 with the switching transistors Q1 and Q4 turned on, and then the switching transistors Q2 and Q3 are turned on and turned on. A reverse rectified output voltage is applied to the primary winding of T2 via a capacitor C6, and the induced voltage of the secondary winding having a center tap is rectified by diodes D3 and D4, and the choke coil L2 and capacitors C2 and C3 are rectified. To make a DC output voltage, and this DC output voltage is applied to the load RL.

【0034】又この直流出力電圧と設定値との差分を演
算増幅器OA1を含む誤差増幅器により求めてパルス幅
制御回路PWMを制御し、このパルス幅制御回路PWM
によりスイッチング・トランジスタQ1〜Q4のオン期
間を制御するものであるが、分周回路DVにより分周
し、スイッチング・トランジスタQ1,Q4のゲートに
加える信号と、スイッチング・トランジスタQ2,Q3
のゲートに加える信号との位相差をπとするものであ
り、それによって、スイッチング・トランジスタQ1,
Q4とスイッチング・トランジスタQ2,Q3とは、鋸
歯状波の周期に従って交互にパルス幅制御に従ってオン
となる。
The difference between the DC output voltage and the set value is obtained by an error amplifier including an operational amplifier OA1 to control the pulse width control circuit PWM.
Controls the on-period of the switching transistors Q1 to Q4 by a signal divided by a frequency dividing circuit DV and applied to the gates of the switching transistors Q1 and Q4, and the switching transistors Q2 and Q3.
And the phase difference between the signal applied to the gate of the switching transistor Q1 and the switching transistor Q1,
Q4 and the switching transistors Q2 and Q3 are turned on alternately according to the pulse width control according to the period of the sawtooth wave.

【0035】又平滑出力用のコンデンサC3の端子電圧
を直流出力電圧として負荷RLに印加し、且つ抵抗R
1,R2,R3によって直流出力電圧を検出し、基準電
圧Vrと演算増幅器OA1により比較して誤差分をパル
ス幅制御回路PWMに入力し、誤差分が零となるよう
に、スイッチング・トランジスタQ1〜Q4のオン期間
を決めるパルス幅制御を行う。更に、前述の場合と同様
に、誤差増幅器の応答速度を速くしたことによりリップ
ル電圧にも応答することになるが、電流帰還回路FBK
を設けて、平滑出力用コンデンサC3に流れる電流成分
を基にした帰還電圧を誤差増幅器に帰還することによ
り、リップル電圧が低レベルの時のパルス幅の拡大を回
避する。それによって、交流電源からの交流電流の波形
をほぼ正弦波形として、力率を改善するものである。
The terminal voltage of the smoothing output capacitor C3 is applied to the load RL as a DC output voltage, and the resistance R
1, R2, and R3, the DC output voltage is detected, and the reference voltage Vr is compared with the operational amplifier OA1 to input an error to the pulse width control circuit PWM. Pulse width control for determining the ON period of Q4 is performed. Further, as in the case described above, the response speed of the error amplifier is increased to respond to the ripple voltage.
Is provided to feed back a feedback voltage based on a current component flowing through the smoothing output capacitor C3 to the error amplifier, thereby avoiding an increase in pulse width when the ripple voltage is at a low level. Thereby, the power factor is improved by making the waveform of the AC current from the AC power supply a substantially sinusoidal waveform.

【0036】図8はハーフブリッジコンバータに適用し
た力率改善回路の説明図であり、図7と同一機能部分に
同一符号を付与して示し、C7,C8はコンデンサであ
る。スイッチング・トランジスタQ1をオンとすると、
トランスT2の一次巻線に、整流回路RECの整流出力
電圧がコンデンサC8を介して印加され、コンデンサC
7の充電電荷が一次巻線を介して放電する。次の周期に
スイッチング・トランジスタQ2をオンとすると、トラ
ンスT2の一次巻線に、整流回路RECの整流出力電圧
がコンデンサC7を介して印加され、且つコンデンサC
8の充電電荷が一次巻線を介して放電する。従って、ト
ランスT2の一次巻線に交互に反対方向の電流が流れ
る。このハーフブリッジコンバータは、図7のブリッジ
コンバータに比較して、例えば、スイッチング・トラン
ジスタの個数を1/2とすることができる。
FIG. 8 is an explanatory diagram of a power factor improving circuit applied to a half-bridge converter. The same functional portions as in FIG. 7 are denoted by the same reference numerals, and C7 and C8 are capacitors. When the switching transistor Q1 is turned on,
The rectified output voltage of the rectifier circuit REC is applied to the primary winding of the transformer T2 via the capacitor C8.
7 discharges through the primary winding. When the switching transistor Q2 is turned on in the next cycle, the rectified output voltage of the rectifier circuit REC is applied to the primary winding of the transformer T2 via the capacitor C7.
8 discharges through the primary winding. Therefore, a current in the opposite direction alternately flows through the primary winding of the transformer T2. In this half-bridge converter, for example, the number of switching transistors can be halved compared to the bridge converter of FIG.

【0037】そして、トランスT2の中点タップを有す
る二次巻線の誘起電圧をダイオードD3,D4により整
流し、チョークコイルL2とコンデンサC2,C3とに
より平滑化して直流出力電圧とし、この直流出力電圧を
負荷RLに印加する。又誤差増幅器により直流出力電圧
と設定値との誤差分を求めてパルス幅制御回路PWMに
入力し、分周回路DVにより2分周して、スイッチング
・トランジスタQ1,Q2を交互に制御し、更に、誤差
増幅器の応答速度を速くしたことによるリップル電圧に
対する応答によって、リップル電圧が低レベルの時のパ
ルス幅の拡大を回避する為の電流帰還回路FBKを設け
ており、この電流帰還回路FBKは、平滑出力用コンデ
ンサC3に流れる電流成分を基にした帰還電圧を誤差増
幅器に帰還することにより、リップル電圧が低レベルの
期間の補償を行うものである。
Then, the induced voltage of the secondary winding having the center tap of the transformer T2 is rectified by the diodes D3 and D4 and smoothed by the choke coil L2 and the capacitors C2 and C3 to obtain a DC output voltage. A voltage is applied to the load RL. Further, the error between the DC output voltage and the set value is obtained by the error amplifier and input to the pulse width control circuit PWM. The frequency is divided by 2 by the frequency dividing circuit DV to alternately control the switching transistors Q1 and Q2. A current feedback circuit FBK is provided to avoid an increase in pulse width when the ripple voltage is at a low level due to a response to a ripple voltage caused by increasing a response speed of the error amplifier. The feedback voltage based on the current component flowing through the smoothing output capacitor C3 is fed back to the error amplifier, thereby compensating for a period in which the ripple voltage is at a low level.

【0038】図9はリンギングコンバータに適用した力
率改善回路の説明図であり、図5と同一機能部分に同一
符号を付与して示し、T3はトランス、R11〜R15
は抵抗、PCはホトカプラ、C11,C12はコンデン
サ、Q5はトランジスタ、D5はダイオードを示す。
FIG. 9 is an explanatory diagram of a power factor improving circuit applied to a ringing converter. The same functional portions as in FIG. 5 are denoted by the same reference numerals, and T3 denotes a transformer, R11 to R15.
Is a resistor, PC is a photocoupler, C11 and C12 are capacitors, Q5 is a transistor, and D5 is a diode.

【0039】トランジスタQ5がオフの時に、スイッチ
ング・トランジスタQ1のゲートに抵抗R11を介して
電圧が印加されてオンとなり、整流回路RECの整流出
力電圧がトランスT3の一次巻線に印加され、その一次
巻線に流れる電流によって、三次巻線に電圧が誘起し、
ホトカプラPCのホトトランジスタがオフであると、抵
抗R13,R14とコンデンサC12との回路を介して
トランジスタQ5のベースに誘起電圧が印加され、ベー
ス電圧はCR時定数に従って上昇し、閾値以上に上昇す
ると、トランジスタQ5はオンとなり、それによりスイ
ッチング・トランジスタQ1のゲート電圧を低下するか
ら、スイッチング・トランジスタQ1はオフとなる。
When the transistor Q5 is off, a voltage is applied to the gate of the switching transistor Q1 via the resistor R11 to turn on, and the rectified output voltage of the rectifier circuit REC is applied to the primary winding of the transformer T3. The current flowing in the winding induces a voltage in the tertiary winding,
When the phototransistor of the photocoupler PC is off, an induced voltage is applied to the base of the transistor Q5 via the circuit of the resistors R13 and R14 and the capacitor C12, and the base voltage rises according to the CR time constant and rises above the threshold. The transistor Q5 is turned on, thereby decreasing the gate voltage of the switching transistor Q1, so that the switching transistor Q1 is turned off.

【0040】このスイッチング・トランジスタQ1のオ
フによるトランスT3の二次巻線の誘起電圧をダイオー
ドD1により整流し、コンデンサC2,C3を充電し、
その端子電圧を直流出力電圧として負荷RLに印加す
る。又この直流出力電圧を抵抗R1,R2,R3によっ
て検出し、基準電圧Vrと演算増幅器OA1により比較
し、例えば、直流出力電圧が高い場合には、ホトカプラ
PCのホトダイオードに抵抗R15を介して流す電流を
増加し、このホトダイオードと光学的に結合したホトト
ランジスタに流れる電流を多くし、それにより、トラン
ジスタQ5のベースに接続したCR時定数回路の時定数
を等価的に小さくして、トランジスタQ5のベース電圧
の上昇を速くし、このトランジスタQ5がオンするとに
より、スイッチング・トランジスタQ1のゲート電圧を
低下させて、スイッチング・トランジスタQ1をオフと
する。即ち、スイッチング・トランジスタQ1のオン期
間を短くして、前述のパルス幅制御回路PWMによるパ
ルス幅制御の場合と同様に、直流出力電圧を設定値とな
るように制御することができる。
The induced voltage of the secondary winding of the transformer T3 due to the turning off of the switching transistor Q1 is rectified by the diode D1, and the capacitors C2 and C3 are charged.
The terminal voltage is applied to the load RL as a DC output voltage. The DC output voltage is detected by the resistors R1, R2, and R3 and compared with the reference voltage Vr by the operational amplifier OA1. For example, when the DC output voltage is high, the current flowing through the photodiode of the photocoupler PC via the resistor R15. And the current flowing through the phototransistor optically coupled to the photodiode is increased, whereby the time constant of the CR time constant circuit connected to the base of the transistor Q5 is equivalently reduced, and the base of the transistor Q5 is reduced. By increasing the voltage quickly and turning on the transistor Q5, the gate voltage of the switching transistor Q1 is reduced, and the switching transistor Q1 is turned off. That is, by shortening the on-period of the switching transistor Q1, it is possible to control the DC output voltage to a set value, as in the case of the pulse width control by the pulse width control circuit PWM.

【0041】更に、前述の場合と同様に、誤差増幅器の
応答速度を速くしたことにより、リップル電圧にも応答
することになるが、抵抗R0により電流を検出して電流
帰還回路FBKに入力し、平滑出力用のコンデンサC3
に流れる電流成分を基にした帰還電圧を、演算増幅器O
A1を含む誤差増幅器に帰還し、パルス幅制御回路PW
Mに対応するトランジスタQ5を含む制御回路によりス
イッチング・トランジスタQ1を制御し、リップル電圧
が低レベルの時のスイッチング・トランジスタQ1のオ
ン期間が広くならないように制御し、交流電源からの交
流電流の波形をほぼ正弦波形として、力率を改善するも
のである。
Further, as in the case described above, the response speed of the error amplifier is increased to respond to the ripple voltage. However, the current is detected by the resistor R0 and input to the current feedback circuit FBK. Capacitor C3 for smooth output
The feedback voltage based on the current component flowing through the
A1 and the pulse width control circuit PW
A switching circuit Q1 is controlled by a control circuit including a transistor Q5 corresponding to M, so that the ON period of the switching transistor Q1 when the ripple voltage is at a low level is not widened, and a waveform of an AC current from the AC power supply. Is a substantially sinusoidal waveform to improve the power factor.

【0042】本発明は、前述の各実施の形態にのみ限定
されるものではなく、各種の形式のスイッチング電源装
置に対しても適用可能である。又スイッチング・トラン
ジスタQ1は電界効果トランジスタ(FET)の表示で
示しているが、他の形式のスイッチング素子を用いるこ
とも可能である。又誤差増幅器や電流帰還回路FBK
は、演算増幅器OA1,OA2の特性等に対応して、他
の回路形式を適用することも可能である。又コンデンサ
C2,C3を分離して示しているが、共通の1個のコン
デンサとすることも勿論可能である。
The present invention is not limited to the above embodiments, but is applicable to various types of switching power supply devices. Although the switching transistor Q1 is shown as a field effect transistor (FET), other types of switching elements can be used. Error amplifier and current feedback circuit FBK
It is also possible to apply another circuit type according to the characteristics of the operational amplifiers OA1 and OA2. Although the capacitors C2 and C3 are shown separately, it is of course possible to use one common capacitor.

【0043】[0043]

【発明の効果】以上説明したように、本発明は、整流回
路RECの整流出力電圧Vinをスイッチング・トラン
ジスタQ1によりオン,オフし、平滑出力用コンデンサ
C3の端子電圧の直流出力電圧Vdが設定値となるよう
に安定化するスイッチング電源装置の力率改善回路であ
り、平滑出力用コンデンサに流れる電流を検出して誤差
増幅器に帰還する電流帰還回路FBKを設けたことによ
り、誤差増幅器の応答速度を速くして、直流出力電圧V
dの安定化を図ると共に、リップル電圧の低レベルを補
償して、リップル電圧Vrpによりスイッチング・トラ
ンジスタQ1のオン,オフの期間が影響されないように
し、交流電源からの交流電流Iacの波形をほぼ正弦波
状として力率を改善することができる利点がある。
As described above, according to the present invention, the rectified output voltage Vin of the rectifier circuit REC is turned on and off by the switching transistor Q1, and the DC output voltage Vd of the terminal voltage of the smoothing output capacitor C3 is set to the set value. A power factor improving circuit of a switching power supply device that stabilizes the power supply so as to obtain a current feedback circuit FBK that detects a current flowing through a smoothing output capacitor and feeds back the current to an error amplifier. Speed up the DC output voltage V
In addition to stabilizing d, the low level of the ripple voltage is compensated so that the on / off period of the switching transistor Q1 is not affected by the ripple voltage Vrp, and the waveform of the AC current Iac from the AC power supply is substantially sinusoidal. There is an advantage that the power factor can be improved as a wavy shape.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の説明図である。FIG. 1 is an explanatory diagram of an embodiment of the present invention.

【図2】本発明の実施の形態の動作説明図である。FIG. 2 is an operation explanatory diagram of the embodiment of the present invention.

【図3】ブーストコンバータに適用した力率改善回路の
説明図である。
FIG. 3 is an explanatory diagram of a power factor improvement circuit applied to a boost converter.

【図4】バックブーストコンバータに適用した力率改善
回路の説明図である。
FIG. 4 is an explanatory diagram of a power factor improvement circuit applied to a buck-boost converter.

【図5】フォワードコンバータに適用した力率改善回路
の説明図である。
FIG. 5 is an explanatory diagram of a power factor improvement circuit applied to a forward converter.

【図6】フライバックコンバータに適用した力率改善回
路の説明図である。
FIG. 6 is an explanatory diagram of a power factor improvement circuit applied to a flyback converter.

【図7】ブリッジコンバータに適用した力率改善回路の
説明図である。
FIG. 7 is an explanatory diagram of a power factor improvement circuit applied to a bridge converter.

【図8】ハーフブリッジコンバータに適用した力率改善
回路の説明図である。
FIG. 8 is an explanatory diagram of a power factor improvement circuit applied to a half-bridge converter.

【図9】リンギングコンバータに適用した力率改善回路
の説明図である。
FIG. 9 is an explanatory diagram of a power factor improvement circuit applied to a ringing converter.

【図10】従来例の説明図である。FIG. 10 is an explanatory diagram of a conventional example.

【図11】従来例の動作説明図である。FIG. 11 is an operation explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

Q1 スイッチング・トランジスタ REC 整流回路 C1,C2,C3,C5 コンデンサ C3 平滑出力用コンデンサ RL 負荷 L1,L2 チョークコイル D1 ダイオード R0〜R9 抵抗 OA1,OA2 演算増幅器 PWM パルス幅制御回路 STG 鋸歯状波発生器 FBK 電流帰還回路 Q1 Switching transistor REC Rectifier circuit C1, C2, C3, C5 Capacitor C3 Smoothing output capacitor RL Load L1, L2 Choke coil D1 Diode R0 to R9 Resistance OA1, OA2 Operational amplifier PWM Pulse width control circuit STG Sawtooth wave generator FBK Current feedback circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 交流電圧を整流する整流回路の整流出力
電圧をオン,オフするスイッチング・トランジスタと、
該スイッチング・トランジスタのオン期間が長い程上昇
する直流出力電圧を負荷に印加する為の平滑出力用コン
デンサと、前記直流出力電圧と設定値との誤差分を検出
する誤差増幅器と、該誤差増幅器からの誤差分に対応し
て前記スイッチング・トランジスタのオン期間を制御す
る制御回路とを含むスイッチング電源装置の力率改善回
路に於いて、 前記平滑出力用コンデンサに流れる電流を検出して、前
記直流出力電圧に含まれるリップル電圧の低レベルを補
償するように前記誤差増幅器に帰還する電流帰還回路を
設けたことを特徴とする力率改善回路。
A switching transistor for turning on and off a rectified output voltage of a rectifier circuit for rectifying an AC voltage;
A smoothing output capacitor for applying a DC output voltage that increases as the ON period of the switching transistor increases to a load, an error amplifier for detecting an error between the DC output voltage and a set value, and an error amplifier. And a control circuit for controlling the on-period of the switching transistor in accordance with the error of the switching power supply. A power factor improving circuit, comprising: a current feedback circuit that feeds back to the error amplifier so as to compensate for a low level of a ripple voltage included in a voltage.
【請求項2】 前記電流帰還回路は、前記平滑出力用コ
ンデンサと前記負荷とに流れる電流を検出する抵抗の両
端の電圧を入力する演算増幅器と、該演算増幅器の出力
信号をコンデンサを介して、前記誤差増幅器に入力する
前記直流出力電圧の一部に重畳する構成を備えたことを
特徴とする請求項1記載の力率改善回路。
2. An operational amplifier for inputting a voltage between both ends of a resistor for detecting a current flowing through the smoothed output capacitor and the load, and an output signal of the operational amplifier via a capacitor, 2. The power factor correction circuit according to claim 1, further comprising a configuration for superimposing a part of the DC output voltage input to the error amplifier.
JP28101899A 1999-10-01 1999-10-01 Power factor correction circuit Expired - Fee Related JP3613323B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28101899A JP3613323B2 (en) 1999-10-01 1999-10-01 Power factor correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28101899A JP3613323B2 (en) 1999-10-01 1999-10-01 Power factor correction circuit

Publications (2)

Publication Number Publication Date
JP2001103762A true JP2001103762A (en) 2001-04-13
JP3613323B2 JP3613323B2 (en) 2005-01-26

Family

ID=17633150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28101899A Expired - Fee Related JP3613323B2 (en) 1999-10-01 1999-10-01 Power factor correction circuit

Country Status (1)

Country Link
JP (1) JP3613323B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066838A (en) * 2013-02-05 2013-04-24 深圳市华星光电技术有限公司 Power system and control method thereof
CN103647518A (en) * 2013-12-01 2014-03-19 西安电子科技大学 Adjustable input error amplifier for single-stage power factor correction controller
CN104882104A (en) * 2015-05-11 2015-09-02 深圳市华星光电技术有限公司 Liquid crystal display panel and liquid crystal display device
US10067365B2 (en) 2015-05-11 2018-09-04 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display panel and liquid crystal display apparatus
CN111896907A (en) * 2020-08-06 2020-11-06 云南电网有限责任公司电力科学研究院 Current rapid amplification system and method based on power amplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066838A (en) * 2013-02-05 2013-04-24 深圳市华星光电技术有限公司 Power system and control method thereof
CN103647518A (en) * 2013-12-01 2014-03-19 西安电子科技大学 Adjustable input error amplifier for single-stage power factor correction controller
CN104882104A (en) * 2015-05-11 2015-09-02 深圳市华星光电技术有限公司 Liquid crystal display panel and liquid crystal display device
US10067365B2 (en) 2015-05-11 2018-09-04 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display panel and liquid crystal display apparatus
CN111896907A (en) * 2020-08-06 2020-11-06 云南电网有限责任公司电力科学研究院 Current rapid amplification system and method based on power amplifier

Also Published As

Publication number Publication date
JP3613323B2 (en) 2005-01-26

Similar Documents

Publication Publication Date Title
JPH09121539A (en) Switching mode power supply with power factor correction
US6711034B2 (en) DC-DC converter and a regulation method for this DC-DC converter
US20020181252A1 (en) Switching power source device
US7113411B2 (en) Switching power supply
JP6778267B2 (en) Switching power supply and semiconductor device
JPH07177745A (en) Switching regulator
JP2015192535A (en) Switching power unit
JPH06209574A (en) Power supply circuit
JP3568870B2 (en) converter
JP2004536546A (en) Oscillator circuit, converter having such oscillator circuit, and preconditioning device having such converter
JP3613323B2 (en) Power factor correction circuit
JP3196554B2 (en) Current mode switching stabilized power supply
EP0665632B1 (en) Switching power source apparatus
JP2000308345A (en) Ac input power unit
JP2012175809A (en) Switching power supply unit
JP2653712B2 (en) Switching regulator
JP2551190B2 (en) Switching power supply circuit
JP7126625B2 (en) Converter for driving load, LED driver and LED lighting device
JP2677738B2 (en) Switching regulator
US11909309B2 (en) Stable switching for a power factor correction boost converter using an input voltage and an output voltage
JP2726355B2 (en) Switching regulator
JP2012039792A (en) Converter
JPH0698542A (en) Power-factor improvement circuit
JP2017169297A (en) Power supply
JPH0923646A (en) Switching regulator

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees