JP2001102882A - High frequency amplifier - Google Patents
High frequency amplifierInfo
- Publication number
- JP2001102882A JP2001102882A JP27656999A JP27656999A JP2001102882A JP 2001102882 A JP2001102882 A JP 2001102882A JP 27656999 A JP27656999 A JP 27656999A JP 27656999 A JP27656999 A JP 27656999A JP 2001102882 A JP2001102882 A JP 2001102882A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- attenuator
- bypass
- stage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高い線形性を維持
しつつ、制御信号により利得を連続的に変え得る高周波
増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency amplifier capable of continuously changing a gain by a control signal while maintaining high linearity.
【0002】[0002]
【従来の技術】移動体通信分野においては、TDMA
(Time Division Multiple A
ccess)やCDMA(Code Division
Multiple Access)などのデジタル通
信方式が主流となっている。これらのデジタル方式で
は、基地局と移動体通信端末との距離が変化すると、基
地局での入力変動に伴う隣接チャネル漏洩電力の増大に
より符号誤り率が劣化するという、いわゆる遠近問題が
課題となる。この遠近問題を回避するには移動体通信端
末の送信出力の調整が必要であり、利得の連続可変機能
を有した高周波増幅器が必要となる。2. Description of the Related Art In the field of mobile communications, TDMA
(Time Division Multiple A
access) and CDMA (Code Division)
Digital communication systems such as Multiple Access have become mainstream. In these digital systems, when the distance between the base station and the mobile communication terminal changes, a so-called near-far problem that the code error rate deteriorates due to an increase in adjacent channel leakage power due to input fluctuations at the base station poses a problem. . To avoid this perspective problem, it is necessary to adjust the transmission output of the mobile communication terminal, and a high-frequency amplifier having a continuously variable gain function is required.
【0003】利得制御方式の1つの方式として、バイパ
ス型アッテネータがある。これはドレインがRF信号線
に接続され、ソースが高周波的に接地され、ゲートが高
抵抗を介して制御端子に接続されたトランスファゲート
FETによって構成されたアッテネータであり、その制
御電位を制御することにより利得の制御を行うものであ
る。One type of gain control method is a bypass type attenuator. This is an attenuator composed of a transfer gate FET in which the drain is connected to the RF signal line, the source is grounded at a high frequency, and the gate is connected to the control terminal through a high resistance, and the control potential is controlled. Is used to control the gain.
【0004】このバイパス型アッテネータを有する従来
の利得連続可変機能付き高周波増幅器の構成を図6に示
す。この高周波増幅器60は、ソースが接地されたFE
Tからなるソース接地回路 Q1 ,Q2 ,Q3 を備えて
おり、これらのソース接地回路Q1 ,Q2 ,Q3 の各々
により増幅部が形成される。そして各段のソース接地回
路Qi(i=1,…3)のゲート端子と接地電源GND
の間に安定化抵抗Rst i が設けられている。FIG. 6 shows the configuration of a conventional high-frequency amplifier having a continuously variable gain function having this bypass attenuator. This high-frequency amplifier 60 has an FE whose source is grounded.
A common source circuit Q 1 , Q 2 , Q 3 made of T is provided, and each of these common source circuits Q 1 , Q 2 , Q 3 forms an amplifier. The gate terminal of the source grounding circuit Qi (i = 1,... 3) of each stage and the ground power supply GND
Is provided with a stabilizing resistor R st i .
【0005】また、この高周波増幅器60の入力端子I
Nと、ソース接地回路Q1 のゲート端子との間にキャパ
シタC1 が設けられているとともに、バイパス型アッテ
ネータATTNが設けられている。このバイパス型アッ
テネータATTNは縦続接続された複数のトランスファ
ゲートFETからなっており、一端が上記入力端子IN
に接続されるとともに、他端に一定の直流電圧Vddが印
加される。そしてアッテネータATTNを構成する上記
FETの各々のゲートには高抵抗を介して制御電圧Vc
が印加される。The input terminal I of the high-frequency amplifier 60
And N, together with the capacitor C 1 is provided between the gate terminal of the source ground circuit Q 1, the bypass type attenuator ATTN is provided. The bypass type attenuator ATTN is composed of a plurality of transfer gate FETs connected in cascade, and one end is provided at the input terminal IN.
And a constant DC voltage Vdd is applied to the other end. The control voltage Vc is applied to the gate of each of the FETs constituting the attenuator ATTN via a high resistance.
Is applied.
【0006】また、ソース接地回路Qi(i=1,2)
のドレイン端子はインダクタLi を介して一定の直流電
圧が印加される。そしてソース接地回路Qi(i=1,
2)のドレイン端子と後段のソース接地回路Qi+1 のゲ
ート端子との間にはキャパシタCi+1 が設けられてい
る。インダクタL1 とキャパシタC2 により上記増幅器
60の1段目と2段目間の整合回路を構成し、インダク
タL2 とキャパシタC3により上記増幅器60の2段目
と3段目間の整合回路を構成している。Further, a source grounded circuit Q i (i = 1, 2)
The drain terminal constant DC voltage through the inductor L i is applied. Then, the common source circuit Q i (i = 1,
The capacitor C i + 1 is provided between the drain terminal of 2) and the gate terminal of the subsequent source ground circuit Q i + 1 . The inductor L 1 and capacitor C 2 constitute a matching circuit between the first and second stages of the amplifier 60, the matching circuit between the second and third stages of the amplifier 60 by the inductor L 2 and capacitor C 3 Is composed.
【0007】なお、キャパシタC1 は、アッテネータA
TTNの制御端子以外の2つの端子の直流電位をVddに
設定するために、ソース接地回路Q1 のゲート端子と増
幅器60の入力端子INをDC的に分離する目的で設け
たものである。また、このキャパシタC1 は入力端子I
Nの前段に設けられるべき入力整合回路の一部としても
機能する。The capacitor C 1 is connected to the attenuator A
The DC potential of the two terminals other than the control terminal of TTN to set to Vdd, in which an input terminal IN of the gate terminal and the amplifier 60 of the source circuit Q 1 provided for the purpose of DC isolated. The capacitor C 1 is connected to the input terminal I
It also functions as a part of an input matching circuit to be provided in a stage preceding N.
【0008】なお、上記増幅器60の出力はソース接地
回路Q3 のドレイン端子OUTから出力される。[0008] The output of the amplifier 60 is output from the drain terminal OUT of the source circuit Q 3.
【0009】[0009]
【発明が解決しようとする課題】バイパス型アッテネー
タには以下に述べるような2つの問題点がある。The bypass type attenuator has the following two problems.
【0010】第1の問題点は、トランスファゲートFE
Tがオフ状態からオン状態に遷移するバイアス電位の領
域において、線形性が劣化することである。これについ
て図7を用いて説明する。図7はバイパス型アッテネー
タが入力段に設けられたソース接地回路の電力利得と3
次混変調歪率IM3の制御電圧依存性を示したものであ
る。制御電圧Vc が低い時はバイパス型アッテネータは
オフ状態にあり、ソース接地回路自体の利得が得られて
いる。制御電圧Vc を上げて行くと、バイパス型アッテ
ネータを構成するトランスファゲートFETがオフ状態
からオン状態に遷移し利得の減衰を始る。しかしこの遷
移領域でIM3の劣化が生じる。これは、トランスファ
ゲートFETのバイアス電位Vgs−Vthがゼロとなる近
傍でトランスファゲートFETが非線型動作となるため
である。更にVc を上げていくと、トランスファゲート
FETは線形動作し、IM3は低下する。The first problem is that the transfer gate FE
Linearity is degraded in a bias potential region where T transitions from an off state to an on state. This will be described with reference to FIG. FIG. 7 shows the power gain of the common source circuit in which the bypass
It shows the control voltage dependency of the next-order intermodulation distortion factor IM3. When the control voltage Vc is low, the bypass attenuator is off, and the gain of the common source circuit itself is obtained. As the control voltage Vc is increased, the transfer gate FET constituting the bypass type attenuator transitions from the off state to the on state, and starts attenuating the gain. However, IM3 degradation occurs in this transition region. This is because the transfer gate FET operates non-linearly in the vicinity where the bias potential Vgs-Vth of the transfer gate FET becomes zero. When Vc is further increased, the transfer gate FET operates linearly and IM3 decreases.
【0011】この問題点を克服するには、トランスファ
ゲートFETを多段接続する、あるいはバイパス型アッ
テネータを図6に示すように増幅器の入力段に設ける等
により、トランスファゲートFETのドレイン・ソース
間に印加される電圧振幅を小さくするのが有効である。To overcome this problem, the transfer gate FET is connected in multiple stages, or a bypass type attenuator is provided at the input stage of the amplifier as shown in FIG. 6 to apply a voltage between the drain and source of the transfer gate FET. It is effective to reduce the applied voltage amplitude.
【0012】バイパス型アッテネータの第2の問題点
は、プラスチックパッケージ等による実装を想定する
と、実際上利得可変幅をあまり大きくできないというこ
とである。A second problem of the bypass type attenuator is that, when mounting in a plastic package or the like is assumed, the gain variable width cannot actually be made very large.
【0013】今、簡単のためソース接地回路の入力イン
ピーダンスが純抵抗Rinであると仮定する。ソース接地
回路は通常、ゲート・ソース間に安定化のための抵抗R
stが付加されており、RstはFETのゲート・ソース間
インピーダンスよりも小さいことが多いので、この仮定
は近似として妥当である。Now, for simplicity, it is assumed that the input impedance of the common source circuit is a pure resistance Rin. The common source circuit usually has a resistor R for stabilization between the gate and the source.
Since st is added, and Rst is often smaller than the gate-source impedance of the FET, this assumption is valid as an approximation.
【0014】ここで、バイパス型アッテネータの前段に
入力整合回路が設けられているものとし、バイパスFE
Tのソース・ドレイン間抵抗Rc が無限大の時に整合が
とられているものと想定すると、電圧減衰比Kは次式で
与えられる。Here, it is assumed that an input matching circuit is provided before the bypass type attenuator, and the bypass FE
Assuming that matching is achieved when the source-drain resistance Rc of T is infinite, the voltage attenuation ratio K is given by the following equation.
【0015】K=(2Rc )/(2Rc +Rin) 上式から、Rc →0ならばK→0となり、バイパスFE
Tのオン抵抗を0に近づければ、理想的には減衰率(1
/K)は無限大となる。しかし、それはバイパスFET
のソースが高周波的に完全に接地されている場合であっ
て、実際は、ワイヤーやパッケージのリードのインダク
タンスが存在するので実現可能な減衰量には上限が生じ
てしまう。K = (2Rc) / (2Rc + Rin) From the above equation, if Rc → 0, then K → 0 and the bypass FE
If the on-resistance of T approaches 0, ideally the decay rate (1
/ K) is infinite. But it is a bypass FET
Is completely grounded at a high frequency, and in practice, there is an upper limit to the achievable attenuation due to the presence of the inductance of the wires and the leads of the package.
【0016】利得可変幅として例えば35dB程度が必
要であるが、通常のプラスチックパッケージ実装を想定
すると、従来のバイパス型アッテネータでは高々20d
B程度の減衰器しか出来ないものとなる。For example, a gain variable width of about 35 dB is required. However, assuming that a normal plastic package is used, a conventional bypass attenuator has a maximum of 20 dB.
Only a B-level attenuator can be formed.
【0017】以上述べたように、従来のバイパス型アッ
テネータを用いた利得可変高周波増幅器では、携帯端末
の送信出力調整に必要な利得可変幅を実現できないとい
う問題点があった。As described above, the conventional variable gain high-frequency amplifier using the bypass attenuator has a problem that the variable gain required for adjusting the transmission output of the portable terminal cannot be realized.
【0018】本発明は上記事情を考慮してなされたもの
であって、所望の線形性を維持しつつ、可及的に大きな
利得可変幅を有する高周波増幅器を提供することを目的
とする。The present invention has been made in view of the above circumstances, and has as its object to provide a high-frequency amplifier having a gain variable width as large as possible while maintaining desired linearity.
【0019】[0019]
【課題を解決するための手段】本発明による高周波増幅
器は、各段がソース接地回路からなる複数段の増幅部
と、トランスファーゲートFETからなり、ドレイン端
子が前記増幅部の入力端子と初段のソース接地回路の入
力端子との接続ノードに接続され、ソース端子が高周波
的に接地されるとともに所定の直流電圧が印加され、ゲ
ートが、制御電圧が印加される制御端子に接続された第
1のバイパス型アッテネータと、トランスファゲートF
ETからなり、ドレイン端子が初段のソース接地回路の
出力端子と第2段のソース接地回路の入力端子との接続
ノードに接続され、ソース端子が高周波的に接地される
とともに前記所定の直流電圧が印加され、ゲートが前記
制御端子に接続された第2のバイパス型アッテネータ
と、を備え、前記第1のバイパス型アッテネータを構成
するトランスファゲートFETのしきい値電圧は前記第
2のバイパス型アッテネータを構成するトランスファゲ
ートFETのしきい値電圧よりも負側に設定されたこと
を特徴とする。SUMMARY OF THE INVENTION A high frequency amplifier according to the present invention comprises a plurality of stages of amplifying sections each having a grounded source circuit, a transfer gate FET, and a drain terminal connected to an input terminal of the amplifying section and a first stage source. A first bypass connected to a connection node with an input terminal of the grounding circuit, a source terminal grounded at a high frequency, a predetermined DC voltage applied, and a gate connected to a control terminal to which a control voltage is applied Type attenuator and transfer gate F
ET, a drain terminal is connected to a connection node between an output terminal of the first-stage grounded source circuit and an input terminal of the second-stage grounded source circuit, and the source terminal is grounded at a high frequency and the predetermined DC voltage is A second bypass-type attenuator having a gate connected to the control terminal, wherein a threshold voltage of a transfer gate FET constituting the first bypass-type attenuator is equal to that of the second bypass-type attenuator. It is characterized in that it is set to a negative side with respect to the threshold voltage of the transfer gate FET to be constituted.
【0020】このように第1のバイパス型アッテネータ
を構成するトランスファゲートFETのしきい値電圧V
th1 が第2のバイパス型アッテネータを構成するトラン
スファゲートFETのしきい値電圧Vth2 よりも負側に
設定されている。このため、制御電圧を上げて行くと、
ある電位(V1 )でまず第1のアッテネータによる減衰
が始まり、更に制御電圧がV1 +(Vth2 −Vth1 )に
なったときに第2のアッテネータによる減衰が始まる。
ここでVth2 −Vth1 を十分大きい値に設定することに
より、第2のアッテネータの減衰が始まる時点では第1
のアッテネータの利得減衰が大きいものとなると同時に
歪率も最大歪率に比べ小さいものとなる。As described above, the threshold voltage V of the transfer gate FET constituting the first bypass type attenuator is
th1 is set to be more negative than the threshold voltage Vth2 of the transfer gate FET constituting the second bypass type attenuator. Therefore, when the control voltage is increased,
At a certain potential (V 1 ), attenuation by the first attenuator starts first, and when the control voltage becomes V 1 + (Vth2−Vth1), attenuation by the second attenuator starts.
Here, by setting Vth2−Vth1 to a sufficiently large value, the first attenuator starts decreasing at the time when the attenuation of the second attenuator starts.
The attenuation of the attenuator becomes larger, and the distortion factor becomes smaller than the maximum distortion factor.
【0021】なお、前記第2のバイパス型アッテネータ
を構成するトランスファゲートFETがオフ状態からオ
ン状態に切り替わる制御電圧における、前記第1のバイ
パス型アッテネータによる利得減衰量が前記初段のソー
ス接地回路の利得よりも大きくなるように設定すること
が好ましい。Note that the gain attenuation of the first bypass type attenuator at the control voltage at which the transfer gate FET constituting the second bypass type attenuator switches from the off state to the on state is equal to the gain of the first stage grounded source circuit. It is preferable that the setting is made larger than the above.
【0022】また、このように構成したことにより、第
2のアッテネータが減衰を開始する時点での第2のアッ
テネータに印加される電圧振幅は第1のアッテネータが
減衰を開始する時点での第1のアッテネータに印加され
る電圧振幅よりも小さく、第2のアッテネータによる線
形性の劣化は問題とならない。Further, with this configuration, the voltage amplitude applied to the second attenuator at the time when the second attenuator starts to attenuate becomes the first voltage at the time when the first attenuator starts to attenuate. Is smaller than the voltage amplitude applied to the second attenuator, and the deterioration of the linearity due to the second attenuator does not matter.
【0023】[0023]
【発明の実施の態様】本発明による高周波増幅器の実施
の形態を以下、図面を参照して説明する。Embodiments of the high-frequency amplifier according to the present invention will be described below with reference to the drawings.
【0024】本発明による高周波増幅器は第1の実施の
形態の構成を図1に示す。この実施の形態の高周波増幅
器10は、ソースが接地されたFETからなるソース接
地回路Q1 ,Q2 ,Q3 と、バイパス型アッテネータA
TT1、ATT2とを備えており、これらのソース接地
回路Q1 ,Q2 ,Q3 によって増幅部が形成される。な
お、これらのソース接地回路Q1 ,Q2 ,Q3 を構成す
るFETは本実施の形態においては、GaAsFETで
あるが、SiMOSFET等の他のFETであっても良
い。FIG. 1 shows the configuration of the high-frequency amplifier according to the first embodiment of the present invention. The high-frequency amplifier 10 of this embodiment includes a common-source circuit Q 1 , Q 2 , Q 3 composed of a grounded source FET, a bypass-type attenuator A
TT1 and ATT2 are provided, and these source ground circuits Q 1 , Q 2 and Q 3 form an amplification unit. The FETs forming these common source circuits Q 1 , Q 2 , Q 3 are GaAs FETs in the present embodiment, but may be other FETs such as SiMOSFETs.
【0025】各段のソース接地回路Qi (i=1,2,
3)のゲート端子と接地電源GNDとの間に安定化抵抗
Rsti が設けられている。A common source circuit Qi (i = 1, 2, 2, 3) at each stage
A stabilizing resistor Rsti is provided between the gate terminal of 3) and the ground power supply GND.
【0026】また、この高周波増幅器10の入力端子I
Nと、初段のソース接地回路Q1 のゲート端子との間に
はキャパシタC1 が設けられているとともに、バイパス
型アッテネータATT1が設けられている。このバイパ
ス型アッテネータATT1は縦続接続された複数(図面
上で4個)のトランスファゲートFETからなってお
り、一端が上記入力端子INに接続されるとともに、他
端が高周波的に接地、すなわちキャパシタC4 を介して
接地される。また、この他端には一定の直流電圧Vddが
印加される。そしてアッテネータATT1を構成する上
記FETの各々には高抵抗を介して制御端子に共通に接
続される。The input terminal I of the high-frequency amplifier 10
And N, together with the capacitor C 1 is provided between the first-stage gate terminal of the source circuit Q 1 is provided, the bypass-type attenuator ATT1 is provided. The bypass type attenuator ATT1 is composed of a plurality of (four in the drawing) transfer gate FETs connected in cascade, one end of which is connected to the input terminal IN, and the other end of which is grounded in high frequency, that is, the capacitor C Grounded via 4 . A constant DC voltage Vdd is applied to the other end. Each of the FETs constituting the attenuator ATT1 is commonly connected to a control terminal via a high resistance.
【0027】またソース接地回路Qi(i=1,2)の
ドレイン端子はインダクタLi を介して一定の直流電圧
が印加される。そしてソース接地回路Qi(i=1,
2)のドレイン端子と後段のソース接地回路Qi+1 のゲ
ート端子との間にはキャパシタCi+1 が設けられてい
る。なお、インダクタL1 とキャパシタC2 により増幅
器10の1段目と2段目間の整合回路を構成し、インダ
クタL2 とキャパシタC3により2段目と3段目間の整
合回路を構成している。Moreover the constant DC voltage drain terminal via an inductor L i of the source grounded circuit Q i (i = 1,2) is applied. Then, the common source circuit Q i (i = 1,
The capacitor C i + 1 is provided between the drain terminal of 2) and the gate terminal of the subsequent source ground circuit Q i + 1 . Incidentally, the inductor L 1 and capacitor C 2 constitute a matching circuit between the first and second stages of the amplifier 10, the inductor L 2 and capacitor C 3 constitute a matching circuit between the second and third stages ing.
【0028】また、ソース接地回路Q1 のドレイン端子
にはバイパス型アッテネータATT2の一端が接続され
ている。このアッテネータATT2の他端は高周波的に
接地、すなわちキャパシタC5 を介して接地されるとと
もに一定の直流電圧が印加される。そしてアッテネータ
ATT2を構成するトランスファゲートFETのゲート
端子は抵抗を介して、アッテネータATT1の制御端子
に共通に接続される。この制御端子には制御電圧Vc が
印加される。[0028] One end of a bypass-type attenuator ATT2 is connected to the drain terminal of the source circuit Q 1. The other end of the attenuator ATT2 is grounded at high frequencies, that is, a constant DC voltage is grounded via the capacitor C 5 is applied. The gate terminal of the transfer gate FET constituting the attenuator ATT2 is commonly connected to the control terminal of the attenuator ATT1 via a resistor. A control voltage Vc is applied to this control terminal.
【0029】なお、キャパシタC1 は、アッテネータA
TT1の制御端子以外の2つの端子の直流電位をVddに
設定するために、ソース接地回路Q1 のゲート端子と増
幅器10の入力端子INをDC的に分離する目的で設け
たものである。The capacitor C 1 is connected to the attenuator A
The DC potential of the two terminals other than the control terminal TT1 to set to Vdd, those provided for the purpose of separating the input terminal IN of the gate terminal and the amplifier 10 of the common source circuit Q 1 in a DC manner.
【0030】また、このキャパシタC1 は入力端子IN
の前段に設けられるべき入力整合回路の一部としても機
能する。The capacitor C 1 is connected to the input terminal IN
Also functions as a part of an input matching circuit that should be provided in the preceding stage.
【0031】なお、上記増幅器10の出力はソース接地
回路Q3 のドレイン端子OUTから出力される。[0031] The output of the amplifier 10 is output from the drain terminal OUT of the source circuit Q 3.
【0032】この実施の形態において、アッテネータA
TT1、ATT2を各々、トランスファゲートFETの
多段接続としたのは、アッテネータによる線形性の劣化
を抑えるためである。またアッテネータATT1を構成
するトランスファゲートFETのしきい値電圧Vth1 は
−1.9V、アッテネータATT2を構成するトランス
ファゲートFETのしきい値電圧Vth2 は−1.5Vに
設定されている。すなわち、Vth1 <Vth2 となるよう
に設定されている。In this embodiment, the attenuator A
TT1 and ATT2 are each connected in multiple stages of transfer gate FETs in order to suppress the deterioration of linearity due to the attenuator. The threshold voltage Vth1 of the transfer gate FET forming the attenuator ATT1 is set to -1.9V, and the threshold voltage Vth2 of the transfer gate FET forming the attenuator ATT2 is set to -1.5V. That is, it is set so that Vth1 <Vth2.
【0033】また、本実施の形態においては、アッテネ
ータATT2がオン状態に遷移する制御電圧における編
めATT1の利得減衰量が初段のソース接地回路Q1 の
利得より大きくなるように構成されている。Further, in the present embodiment is configured such that the gain attenuation amount of ATT1 rain in the control voltage attenuator ATT2 transitions to the ON state is larger than the gain of the common source circuit to Q 1 stage.
【0034】この実施の形態の高周波特性を図2を参照
して説明する。The high-frequency characteristics of this embodiment will be described with reference to FIG.
【0035】図2は横軸にバイパス型アッテネータの制
御電圧Vc 、縦軸に電力利得および3次混変調歪率IM
3をプロットした特性グラフである。制御電圧Vc が
1.1Vを越えると、アッテネータATT1がオン状態
になり、利得の減衰が始まる。また、アッテネータAT
T1の遷移領域に当たる制御電圧Vc が1.1〜1.3
Vで3次混変調歪率IM3の劣化が生じるが、本実施の
形態において設定した線形性の基準IM3<−40dB
cは満たしている。アッテネータATT1を初段ソース
接地回路Q1 の前段に設けたことと4段の直列接続した
ことで、各トランスファゲートFETのドレイン・ソー
ス間電圧振幅は小さく、アッテネータATT1によるI
M3の像かは6dB程度に抑えられている。FIG. 2 shows the control voltage Vc of the bypass attenuator on the horizontal axis, the power gain and the third-order intermodulation distortion IM on the vertical axis.
3 is a characteristic graph in which No. 3 is plotted. When the control voltage Vc exceeds 1.1 V, the attenuator ATT1 is turned on, and the attenuation of the gain starts. Also, attenuator AT
The control voltage Vc corresponding to the transition region of T1 is 1.1 to 1.3.
Although the third-order intermodulation distortion IM3 deteriorates at V, the linearity reference IM3 <−40 dB set in the present embodiment.
c is satisfied. Attenuator ATT1 By a series-connected things and four stages provided in front of the first-stage source circuit Q 1, the voltage amplitude between the drain and source of each transfer gate FET is small, I by attenuator ATT1
The image of M3 is suppressed to about 6 dB.
【0036】Vc が更に大きくなり1.5V程度になる
と、電力利得のカーブにキンクが生じるが、これは、ア
ッテネータATT1に加え、アッテネータATT2によ
る減衰が始まるためである。また、この時、再度IM3
の劣化が生じるがIM3の最悪値(−40dBc)に比
べ十分小さく全く問題とはならない。When Vc further increases and becomes about 1.5 V, a kink occurs in the curve of the power gain because the attenuation by the attenuator ATT2 in addition to the attenuator ATT1 starts. At this time, IM3 again
However, this is sufficiently smaller than the worst value of IM3 (−40 dBc) and poses no problem.
【0037】その理由を以下に述べる。Vc =1.5V
の点での利得減衰量は約10dBであり、これはアッテ
ネータATT1のみでもたらされたものである。本実施
の形態では初段ソース接地回路Q1 の電力利得は約6d
Bに設定されているので、2段目のソース接地回路Q2
に供給される電力が利得最大時(Vc =0.5V)の時
よりも約4dB小さいものとなる。そのためアッテネー
タATT2で生じる歪は小さく問題とはならないのであ
る。The reason will be described below. Vc = 1.5V
Is about 10 dB, which is provided only by the attenuator ATT1. In this embodiment, the power gain of the first- stage source grounded circuit Q1 is about 6d.
B, the second-stage source grounding circuit Q 2
Is about 4 dB smaller than at the maximum gain (Vc = 0.5 V). Therefore, the distortion generated in the attenuator ATT2 is small and does not cause any problem.
【0038】上述のことより制御電圧Vc の制御領域を
0.5Vから2.5Vと設定すると、この領域内での利
得可変幅は36dBとなる。以上のように、本実施の形
態により、線形性を維持しつつ大きい利得可変幅を実現
できる。As described above, when the control region of the control voltage Vc is set from 0.5 V to 2.5 V, the gain variable width in this region is 36 dB. As described above, according to the present embodiment, a large gain variable width can be realized while maintaining linearity.
【0039】これに対して、図6に示す従来の高周波増
幅器60に、本実施の形態のように、アッテネータAT
T2を設けたとしても、アッテネータATT1とアッテ
ネータATT2のしきい値電圧が本実施の形態のように
設定されていないとともにアッテネータATT1とアッ
テネータAAT2の利得減衰特性、および初段ソース接
地回路の利得に対して本実施の形態のように設定されて
いないために、アッテネータATT2による線形性の劣
化が増幅器全体の歪率に大きく影響をもたらし、線形性
の基準値を満たすことができない。よって、線形性の基
準を満たすためにはアッテネータATT1のみによる利
得可変機能しか付加できず、15dB程度の利得可変幅
しか実現できないことになる。On the other hand, the conventional high-frequency amplifier 60 shown in FIG.
Even if T2 is provided, the threshold voltages of the attenuators ATT1 and ATT2 are not set as in this embodiment, and the gain attenuation characteristics of the attenuators ATT1 and AAT2 and the gain of the first-stage source ground circuit are not set. Since the setting is not made as in the present embodiment, the deterioration of the linearity due to the attenuator ATT2 greatly affects the distortion factor of the entire amplifier, and the linearity reference value cannot be satisfied. Therefore, in order to satisfy the linearity criterion, only a gain variable function using only the attenuator ATT1 can be added, and only a gain variable width of about 15 dB can be realized.
【0040】次に本発明により高周波増幅器の第2の実
施の形態の構成を図3に示す。この実施の形態の高周波
増幅器20は図1に示す第1の実施の形態において、ア
ッテネータATT1、ATT2の制御端子以外の2つの
端子のうちの一方に、直流電位Vddとは異なる直流電位
Vatt を付加した構成となっている。そしてソース接地
回路Q1 ,Q2 のドレイン端子は、各々インダクタ
L1 ,L2 を介して直流電圧Vddが与えられるので、ア
ッテネータATT2の他方の端子と初段のソース接地回
路Q1 のドレイン端子との間にキャパシタC21が設けら
れている。FIG. 3 shows the configuration of a second embodiment of the high-frequency amplifier according to the present invention. The high-frequency amplifier 20 of this embodiment differs from the first embodiment shown in FIG. 1 in that a DC potential Vatt different from the DC potential Vdd is added to one of two terminals other than the control terminals of the attenuators ATT1 and ATT2. The configuration is as follows. Since the DC voltage Vdd is applied to the drain terminals of the common source circuits Q 1 and Q 2 via the inductors L 1 and L 2 , respectively, the other terminal of the attenuator ATT2 and the drain terminal of the first-stage common source circuit Q 1 capacitor C 21 is provided between the.
【0041】この第2の実施の形態の高周波増幅器も第
1の実施の形態と同様の効果を奏する。The high-frequency amplifier according to the second embodiment has the same effect as the first embodiment.
【0042】次に本発明による高周波増幅器の第3の実
施の形態の構成を図4に示す。この第3の実施の形態の
高周波増幅器30は図1に示す第1の実施の形態の高周
波増幅器において、アッテネータATT1、ATT2の
制御端子以外の2つの端子のうちの一方の端子に付加す
る直流電位を、ソース接地回路Q1 ,Q2 ,Q3 のゲー
ト電位Vggと同じ値に設定している。これにより、アッ
テネータATT1の他方の端子とソース接地回路Q1 の
ゲート端子間のキャパシタC1 が不要となる。また、ソ
ース接地回路Q1 のドレイン端子とアッテネータATT
2の他方の端子との間は直流分離する必要が生じるので
キャパシタC31が設けられた構成となっている。なお、
直流電位Vggが0Vあるいは負の電位が与えられる場合
には、制御電位Vc は負の領域に設定されるべきであ
る。FIG. 4 shows the configuration of a third embodiment of the high-frequency amplifier according to the present invention. The high-frequency amplifier 30 according to the third embodiment differs from the high-frequency amplifier according to the first embodiment shown in FIG. 1 in that a DC potential added to one of the two terminals other than the control terminals of the attenuators ATT1 and ATT2. Is set to the same value as the gate potential Vgg of the common source circuits Q 1 , Q 2 and Q 3 . Thus, the capacitor C 1 between the gate terminal of the other terminal of the attenuator ATT1 and source circuit Q 1 is not required. In addition, the source ground circuit Q 1 drain terminal and the attenuator ATT
Since between the two other terminal must be DC isolated occurring and has a configuration in which the capacitor C 31 is provided. In addition,
When the DC potential Vgg is 0 V or a negative potential is applied, the control potential Vc should be set in a negative region.
【0043】この第3の実施の形態も第1の実施の形態
1と同様の効果を奏する。The third embodiment has the same effect as the first embodiment.
【0044】次に本発明による高周波増幅器を無線装
置、例えば移動体通信端末に用いた場合を図5を参照し
て説明する。この移動体通信端末100の概観を図5
(a)に示し、その構成を図5(b)に示す。Next, a case where the high-frequency amplifier according to the present invention is used in a radio apparatus, for example, a mobile communication terminal will be described with reference to FIG. An overview of the mobile communication terminal 100 is shown in FIG.
FIG. 5A shows the configuration, and FIG.
【0045】この移動体通信端末100は図5(b)に
示すようにアンテナ101と、高周波スイッチ装置10
2と、低ノイズ増幅器103と、利得可変機能付き高周
波増幅器104,107と、受信回路105と、送信回
路106と、パワー増幅器108とを備えている。高周
波増幅器104,107に上述の第1乃至第3の実施の
形態の高周波増幅器を用いている。The mobile communication terminal 100 includes an antenna 101 and a high-frequency switch device 10 as shown in FIG.
2, a low-noise amplifier 103, high-frequency amplifiers 104 and 107 with a variable gain function, a receiving circuit 105, a transmitting circuit 106, and a power amplifier 108. The high-frequency amplifiers of the above-described first to third embodiments are used for the high-frequency amplifiers 104 and 107.
【0046】この移動体通信端末100において、アン
テナ101を介して受信した受信信号は高周波スイッチ
装置102によって抵抗ノイズ増幅器103に送られた
後、高周波増幅器104を介して受信回路105に送ら
れる。また、送信回路106から出力された送信信号は
高周波増幅器107を介してパワー増幅器108に送ら
れて増幅された後、高周波スイッチ装置102に送ら
れ、その後アンテナ101を介して発信される。なお、
受信側の高周波増幅器104を省いても良い。In the mobile communication terminal 100, the received signal received via the antenna 101 is sent to the resistance noise amplifier 103 by the high frequency switch device 102, and then sent to the receiving circuit 105 via the high frequency amplifier 104. The transmission signal output from the transmission circuit 106 is transmitted to the power amplifier 108 via the high-frequency amplifier 107 and amplified, and then transmitted to the high-frequency switch device 102, and thereafter transmitted via the antenna 101. In addition,
The high-frequency amplifier 104 on the receiving side may be omitted.
【0047】[0047]
【発明の効果】以上述べたように、本発明によれば、所
望の線形性を維持しつつ可及的に大きな利得可変幅を得
ることができる。As described above, according to the present invention, it is possible to obtain a gain variable width as large as possible while maintaining desired linearity.
【図1】本発明による高周波増幅器の第1の実施の形態
の構成を示す回路図。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a high-frequency amplifier according to the present invention.
【図2】第1の実施の形態の制御電圧に対する電力利得
およびIM3の特性を示すグラフ。FIG. 2 is a graph showing characteristics of a power gain and IM3 with respect to a control voltage according to the first embodiment.
【図3】第2の実施の形態の構成を示す回路図。FIG. 3 is a circuit diagram showing a configuration of a second embodiment.
【図4】第3の実施の形態の構成を示す回路図。FIG. 4 is a circuit diagram showing a configuration of a third embodiment.
【図5】本発明の高周波増幅器を用いた移動体通信端末
の構成を示す図。FIG. 5 is a diagram showing a configuration of a mobile communication terminal using the high-frequency amplifier of the present invention.
【図6】従来の高周波増幅器の構成を示す回路図。FIG. 6 is a circuit diagram showing a configuration of a conventional high-frequency amplifier.
【図7】従来の高周波増幅器の制御電圧に対する電力利
得およびIM3の特性を示すグラフ。FIG. 7 is a graph showing characteristics of a power gain and IM3 with respect to a control voltage of a conventional high-frequency amplifier.
Qi (i=1,2,3) ソース接地回路 Ci (i=1,…5) キャパシタ Rsti (i=1,2,3) 安定化抵抗 Li (i=1,2) インダクタ ATT1 アッテネータ ATT2 アッテネータ Vc 制御電圧 Vdd 直流電位Q i (i = 1,2,3) Common source circuit C i (i = 1,... 5) Capacitor Rsti (i = 1,2,3) Stabilizing resistor L i (i = 1,2) Inductor ATT1 Attenuator ATT2 Attenuator Vc Control voltage Vdd DC potential
Claims (3)
幅部と、 トランスファーゲートFETからなり、ドレイン端子が
前記増幅部の入力端子と初段のソース接地回路の入力端
子との接続ノードに接続され、ソース端子が高周波的に
接地されるとともに所定の直流電圧が印加され、ゲート
が、制御電圧が印加される制御端子に接続された第1の
バイパス型アッテネータと、 トランスファゲートFETからなり、ドレイン端子が初
段のソース接地回路の出力端子と第2段のソース接地回
路の入力端子との接続ノードに接続され、ソース端子が
高周波的に接地されるとともに前記所定の直流電圧が印
加され、ゲートが前記制御端子に接続された第2のバイ
パス型アッテネータと、 を備え、 前記第1のバイパス型アッテネータを構成するトランス
ファゲートFETのしきい値電圧は前記第2のバイパス
型アッテネータを構成するトランスファゲートFETの
しきい値電圧よりも負側に設定されたことを特徴とする
高周波増幅器。1. A multi-stage amplifying section in which each stage comprises a common source circuit, and a transfer gate FET, and a drain terminal is connected to a connection node between an input terminal of the amplifying section and an input terminal of a first-stage common source circuit. A source terminal is grounded in a high-frequency manner, a predetermined DC voltage is applied, and a gate comprises a first bypass-type attenuator connected to a control terminal to which a control voltage is applied; a transfer gate FET; A terminal is connected to a connection node between an output terminal of the first-stage source grounded circuit and an input terminal of the second-stage source grounded circuit, the source terminal is grounded at a high frequency, the predetermined DC voltage is applied, and the gate is A second bypass-type attenuator connected to the control terminal; and a transformer constituting the first bypass-type attenuator. A high-frequency amplifier, wherein the threshold voltage of the transfer gate FET is set to be more negative than the threshold voltage of the transfer gate FET constituting the second bypass attenuator.
するトランスファゲートFETがオフ状態からオン状態
に切り替わる制御電圧における、前記第1のバイパス型
アッテネータによる利得減衰量が前記初段のソース接地
回路の利得よりも大きくなるように設定されたことを特
徴とする請求項1記載の高周波増幅器。2. A control voltage at which a transfer gate FET constituting the second bypass attenuator switches from an off state to an on state, wherein the gain attenuation of the first bypass attenuator is equal to the gain of the first stage grounded source circuit. 2. The high-frequency amplifier according to claim 1, wherein the high-frequency amplifier is set to be larger than the high-frequency amplifier.
信側の増幅器として用いたことを特徴とする移動体通信
端末。3. A mobile communication terminal using the high-frequency amplifier according to claim 1 as an amplifier on a transmission side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27656999A JP2001102882A (en) | 1999-09-29 | 1999-09-29 | High frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27656999A JP2001102882A (en) | 1999-09-29 | 1999-09-29 | High frequency amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001102882A true JP2001102882A (en) | 2001-04-13 |
Family
ID=17571316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27656999A Pending JP2001102882A (en) | 1999-09-29 | 1999-09-29 | High frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001102882A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6922115B2 (en) | 2002-12-19 | 2005-07-26 | Mitsubishi Denki Kabushiki Kaisha | Attenuator with switchable transistors for controlling attenuation |
WO2017136506A1 (en) * | 2016-02-03 | 2017-08-10 | Qualcomm Incorporated | Compact bypass and decoupling structure for millimeter-wave circuits |
-
1999
- 1999-09-29 JP JP27656999A patent/JP2001102882A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6922115B2 (en) | 2002-12-19 | 2005-07-26 | Mitsubishi Denki Kabushiki Kaisha | Attenuator with switchable transistors for controlling attenuation |
WO2017136506A1 (en) * | 2016-02-03 | 2017-08-10 | Qualcomm Incorporated | Compact bypass and decoupling structure for millimeter-wave circuits |
US10063211B2 (en) | 2016-02-03 | 2018-08-28 | Qualcomm Incorporated | Compact bypass and decoupling structure for millimeter-wave circuits |
CN108701674A (en) * | 2016-02-03 | 2018-10-23 | 高通股份有限公司 | Compact bypass for millimetre-wave circuit and decoupling-structure |
US10340871B2 (en) | 2016-02-03 | 2019-07-02 | Qualcomm Incorporated | Compact bypass and decoupling structure for millimeter-wave circuits |
CN108701674B (en) * | 2016-02-03 | 2022-03-08 | 高通股份有限公司 | Compact bypass and decoupling structure for millimeter wave circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7649418B2 (en) | Variable-gain amplifier | |
US7403071B2 (en) | High linearity and low noise amplifier with continuously variable gain control | |
JP4354465B2 (en) | Variable gain amplifier and communication apparatus including the variable gain amplifier | |
US8044716B1 (en) | Adjustable segmented power amplifier | |
US6967528B2 (en) | Variable gain amplifier | |
US8279008B2 (en) | CMOS millimeter-wave variable-gain low-noise amplifier | |
US6603351B2 (en) | Power amplifier with gain change compensation | |
EP0818879B1 (en) | Amplifier circuit and multistage amplifier circuit | |
US20050118971A1 (en) | High frequency amplifier circuit permitting variable gain control | |
JPH10261925A (en) | High frequency amplifier | |
US6351188B1 (en) | Variable gain amplifier circuit and gain control method | |
CN112994629B (en) | Bias circuit, device and equipment of power amplifier | |
US11342891B2 (en) | Amplifier circuit | |
CN108736850B (en) | Low-noise distributed amplifier | |
JP2002261554A (en) | Semiconductor integrated circuit and radio communication device using the same | |
JP2001102882A (en) | High frequency amplifier | |
JPWO2006095416A1 (en) | High frequency amplifier with attenuator | |
JP2001102877A (en) | Amplifier circuit and radio equipment using the same | |
CN117439549B (en) | Gain-adjustable linear low noise amplifier | |
JP2001111369A (en) | Gain control amplifier circuit and mixer circuit, and receiver and transmitter using these circuits | |
JP3464950B2 (en) | Low distortion and low noise AGC driver amplifier | |
JP3330429B2 (en) | Semiconductor integrated circuit | |
JP2002064387A (en) | High frequency amplifier circuit | |
JP2002151983A (en) | Variable gain amplifier | |
JP2001267852A (en) | Predistortion circuit |