JP2001100851A - Surge clamp circuit for power source circuit - Google Patents

Surge clamp circuit for power source circuit

Info

Publication number
JP2001100851A
JP2001100851A JP28014399A JP28014399A JP2001100851A JP 2001100851 A JP2001100851 A JP 2001100851A JP 28014399 A JP28014399 A JP 28014399A JP 28014399 A JP28014399 A JP 28014399A JP 2001100851 A JP2001100851 A JP 2001100851A
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
surge
clamp circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28014399A
Other languages
Japanese (ja)
Inventor
Yasuhiro Ono
康博 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP28014399A priority Critical patent/JP2001100851A/en
Publication of JP2001100851A publication Critical patent/JP2001100851A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a surge clamp circuit for power source circuit, with which dark currents are reduced as much as possible. SOLUTION: Concerning this circuit, a power source circuit 2 is composed of a serially connected surge clamp circuit 26 and a conventional CMOS-type constant voltage power source circuit 28, which reduces dark current to an extremely low level, and the dark current is reduced to an extremely low level by modifying the configuration of the surge clamp circuit 26 and the dark current is reduced to an extremely low level also as a power source circuit of a microcomputer 3 being a load. Namely, this surge clamp circuit 26 is composed of a drive transistor 20, a first Zener diode 21, a second Zener diode 22, a first resistor 23, a second resistor 24 and a third resistor 25, and further an NPN type control transistor 27 is used.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電源回路のサージ
クランプ回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge clamp circuit for a power supply circuit.

【0002】[0002]

【従来の技術】この種のものとして、例えば図2に示す
ようなものがあり、この回路1はサージクランプ回路と
しての機能と定電圧回路としての機能とを兼ね備えたも
ので、直流電源2から逆流防止用ダイオード11を介し
て供給された12Vの直流出力を、5Vに安定化してマ
イクロコンピュータ(負荷回路)3に供給するものであ
る。この回路1は、第1トランジスタ4、第2トランジ
スタ5、ツエナダイオード6、ダイオード7、第1抵抗
8、第2抵抗9及び第3抵抗10からなり、通常時には
第1抵抗8とツエナダイオード6との接続点Aに前記ツ
エナーダイオード6によって5Vに規制される電圧が発
生し、この電圧によって第2トランジスタ5がオンし、
第2トランジシスタ5のエミッタ端子と第3抵抗10と
の接続点Bが4.5Vに維持される。その結果、第1ト
ランジスタ4のコレクタ端子にはB点の電圧にダイオー
ド7の順方向降下電圧0.5Vが加算された5Vの安定
化された電圧が負荷となるマイクロコンピュータ3に供
給される。
2. Description of the Related Art As this kind, for example, there is a circuit as shown in FIG. 2. A circuit 1 has a function as a surge clamp circuit and a function as a constant voltage circuit. The 12 V DC output supplied via the backflow prevention diode 11 is stabilized at 5 V and supplied to the microcomputer (load circuit) 3. The circuit 1 includes a first transistor 4, a second transistor 5, a Zener diode 6, a diode 7, a first resistor 8, a second resistor 9, and a third resistor 10, and usually includes the first resistor 8, the Zener diode 6, A voltage regulated to 5 V by the Zener diode 6 is generated at the connection point A of the second transistor A, and the second transistor 5 is turned on by this voltage,
The connection point B between the emitter terminal of the second transistor 5 and the third resistor 10 is maintained at 4.5V. As a result, a stabilized voltage of 5 V obtained by adding the forward voltage drop of the diode 7 to the voltage at the point B to the collector terminal of the first transistor 4 is supplied to the microcomputer 3 serving as a load.

【0003】一方、この回路1の入力端子にサージ電流
が流れ込み、第1トランジスタ4のエミッタ端子に、例
えば30Vの電圧が印加されても、第2トランジスタ5
のバイアス電圧は変化しないために第1トランジスタ4
のコレクタ端子は上記の如く5Vに保持される。すなわ
ち、第1トランジスタ4がサージ電圧をエミッタ端子か
らコレクタ端子に伝達しない。
On the other hand, even if a surge current flows into the input terminal of the circuit 1 and a voltage of, for example, 30 V is applied to the emitter terminal of the first transistor 4, the second transistor 5
Since the bias voltage of the first transistor 4
Is maintained at 5 V as described above. That is, the first transistor 4 does not transmit the surge voltage from the emitter terminal to the collector terminal.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
たような構成のものにあっては、直流電源2が接続され
ている間は、常に回路1の全体が作動をしているので、
矢印I1,I2で示されるような暗電流が常時流れるの
で、無駄に直流電源の電力が消費されると言う課題があ
った。
However, in the configuration described above, the entire circuit 1 always operates while the DC power supply 2 is connected.
Since a dark current always flows as indicated by arrows I1 and I2, there is a problem that the power of the DC power supply is wasted.

【0005】そこで、本発明は、このようなことを鑑み
てなされたもので、暗電流を極力少なくした電源回路の
サージクランプ回路を提供することを目的とする。
The present invention has been made in view of such circumstances, and has as its object to provide a surge clamp circuit for a power supply circuit in which dark current is reduced as much as possible.

【0006】[0006]

【課題を解決するための手段】第1の発明は、直流電源
からの出力を制御トランジスタを介して入力し、電圧を
安定化して出力する電源回路を備え、前記制御トランジ
スタが前記直流電源側からサージ電流の供給を受けたと
き、前記制御トランジスタをオフする電源回路のサージ
クランプ回路において、前記制御トランジスタはNPN
型トランジスタで、かつ前記電源回路はCMOS型であ
り、更に前記サージクランプ回路は、前記電源回路の入
力制限電圧の上限を越えたときオン状態となり、該入力
制限電圧以下の電圧が供給される通常時にはオフ状態を
維持することを特徴とする電源回路のサージクランプ回
路である。
According to a first aspect of the present invention, there is provided a power supply circuit for inputting an output from a DC power supply via a control transistor and stabilizing and outputting a voltage, wherein the control transistor is provided from the DC power supply side. In a surge clamp circuit of a power supply circuit that turns off the control transistor when a surge current is supplied, the control transistor is an NPN
And the power supply circuit is a CMOS type, and the surge clamp circuit is turned on when an input limit voltage of the power supply circuit exceeds an upper limit, and a voltage lower than the input limit voltage is supplied. A surge clamp circuit of a power supply circuit which is sometimes maintained in an off state.

【0007】第2の発明は、第1の発明における制御ト
ランジスタは、端子が前記電源回路の入力端子に、端子
が前記直流電源の出力側に、ベース端子が前記サージク
ランプ回路の出力端子にそれぞれ接続されてなることを
特徴とする電源回路のサージクランプ回路である。
According to a second aspect of the present invention, in the control transistor according to the first aspect, a terminal is connected to an input terminal of the power supply circuit, a terminal is connected to an output side of the DC power supply, and a base terminal is connected to an output terminal of the surge clamp circuit. It is a surge clamp circuit of a power supply circuit characterized by being connected.

【0008】第3の発明は、第1の発明におけるサージ
クランプ回路は、前記制御トランジスタの入力に印加さ
れるサージ電流を検出する第1ツエナダイオードと、該
第1ツエナダイオードがサージ電流を検出したときに前
記制御トランジスタの出力電圧を制御して前記電源回路
の入力適正電圧に制限する第2ツエナダイオードを作動
させる駆動トランジスタとを含むことを特徴とする電源
回路のサージクランプ回路である。
According to a third aspect, in the surge clamp circuit according to the first aspect, a first Zener diode for detecting a surge current applied to an input of the control transistor, and the first Zener diode detects a surge current. And a drive transistor that activates a second Zener diode that controls the output voltage of the control transistor to limit the output voltage to an appropriate input voltage of the power supply circuit.

【0009】[0009]

【発明の実施の形態】次に実施の形態を以下に説明す
る。 実施の形態1.図1において、既に図2において説明し
た従来の構成のものと同一構成のもの、または均等なも
のには同一符号を付してその詳細説明は省略し、異なる
部分についてのみ以下に説明するが、この回路は、電源
回路を、直列接続されたサージクランプ回路26と、暗
電流が極めて少ない市販されているCMOS型定電圧電
源回路28とから構成され、サージクランプ回路26の
構成に工夫して暗電流を極めて少なくし、負荷となるマ
イクロコンピュータ3の電源回路としても暗電流を極め
て少なくできるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments will be described below. Embodiment 1 FIG. In FIG. 1, the same components as those of the conventional configuration already described in FIG. 2 or equivalent components are denoted by the same reference numerals, detailed description thereof will be omitted, and only different portions will be described below. This circuit comprises a power supply circuit comprising a surge clamp circuit 26 connected in series and a commercially available CMOS constant voltage power supply circuit 28 having a very low dark current. The current is extremely reduced, and the dark current can be extremely reduced also as a power supply circuit of the microcomputer 3 serving as a load.

【0010】すなわち、このサージクランプ回路26
は、駆動トランジスタ20、第1ツエナダイオード2
1、第2ツエナダイオード22、第1抵抗23、第2抵
抗24及び第3抵抗25から構成され、さらに制御トラ
ンジスタ27をNPN型のものを使用している。
That is, the surge clamp circuit 26
Is the drive transistor 20, the first Zener diode 2
1, a second Zener diode 22, a first resistor 23, a second resistor 24, and a third resistor 25, and an NPN-type control transistor 27 is used.

【0011】前記駆動トランジスタ20はエミッタ端子
が接地され、コレクタ端子が第2ツエナダイオード22
及び第3抵抗25を直列に介して制御トランジスタ27
のベース端子に接続され、制御トランジスタ27を制御
する。また、駆動トランジスタ20のベース端子は第1
ツエナダイオード21と第2抵抗24との接続点Aに接
続されている。また第1ツエナダイオード21のツエナ
電圧は直流電源2の出力電圧、例えば12Vよりも高い
22V、換言すれば、CMOS型定電圧電源回路28の
入力制限電圧の最大電圧に一致するように選択されてい
る。
The driving transistor 20 has an emitter terminal grounded and a collector terminal connected to the second Zener diode 22.
And a control transistor 27 via a third resistor 25 in series.
, And controls the control transistor 27. The base terminal of the driving transistor 20 is the first terminal.
It is connected to a connection point A between the Zener diode 21 and the second resistor 24. The Zener voltage of the first Zener diode 21 is selected so as to match the output voltage of the DC power supply 2, for example, 22V higher than 12V, in other words, the maximum voltage of the input limiting voltage of the CMOS type constant voltage power supply circuit 28. I have.

【0012】また第2ツエナダイオード22のツエナ電
圧は直流電源2の出力電圧よりも高いが、第1ツエナダ
イオード21のツエナ電圧よりも低い15V、換言すれ
ば、CMOS型定電圧電源回路28の入力制限電圧の最
小電圧に一致するように選択されている。
The Zener voltage of the second Zener diode 22 is higher than the output voltage of the DC power supply 2 but lower than the Zener voltage of the first Zener diode 21 by 15 V, in other words, the input of the CMOS constant voltage power supply circuit 28. It is selected to match the minimum voltage of the limiting voltage.

【0013】次に、上記構成の作動説明を行う。通常時
は、直流電源2の出力電圧が第1ツエナダイオード21
のツエナ電圧を越えないので、駆動トランジスタ20は
オフされたままであるので、サージクランプ回路26は
作動しない。そのために、制御トランジスタ27は、単
なるダイオード機能としての働きしか有せず、直流電源
2の出力電圧が直接CMOS型レギュレータ28に供給
され、暗電流が流れない。
Next, the operation of the above configuration will be described. Normally, the output voltage of the DC power supply 2 is
, The drive transistor 20 remains off, and the surge clamp circuit 26 does not operate. Therefore, the control transistor 27 has only a function as a mere diode function, and the output voltage of the DC power supply 2 is directly supplied to the CMOS regulator 28 so that no dark current flows.

【0014】次に、直流電源2の出力と制御トランジス
タ27との間の信号ラインにサージが発生して、それに
よる電圧が第1ツエナダイオード21のツエナ電圧より
大きい場合には第2抵抗24に電流が流れ、A点に駆動
トランジスタ20のバイアス電圧が発生し、駆動トラン
ジスタ20をオンする。その結果、サージ電流は、抵抗
9,25及び第2ツエナダイオード22を直列に介して
流れ、制御トランジスタ27のベース端子の電圧が第2
ツエナダイオード22のツエナ電圧にほぼ一致し、制御
トランジスタ27のエミッタ端子(出力端子)に一定電
圧に維持される。
Next, when a surge occurs in the signal line between the output of the DC power supply 2 and the control transistor 27 and the voltage caused by the surge is larger than the Zener voltage of the first Zener diode 21, the second resistor 24 A current flows, a bias voltage of the drive transistor 20 is generated at the point A, and the drive transistor 20 is turned on. As a result, the surge current flows through the resistors 9 and 25 and the second Zener diode 22 in series, and the voltage of the base terminal of the control transistor 27 becomes the second current.
The voltage almost coincides with the Zener voltage of the Zener diode 22, and is maintained at a constant voltage at the emitter terminal (output terminal) of the control transistor 27.

【0015】[0015]

【発明の効果】この発明によれば、暗電流を極めて少な
くできるという効果が発揮される。
According to the present invention, the effect that the dark current can be extremely reduced is exhibited.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による実施の形態1を示す回路ブロック
説明図である。
FIG. 1 is a circuit block diagram showing a first embodiment according to the present invention.

【図2】従来の回路ブロックの説明図である。FIG. 2 is an explanatory diagram of a conventional circuit block.

【符号の説明】[Explanation of symbols]

2 直流電源 3 マイクロコンピュータ(負荷回路) 4,5,20,27 トランジスタ 6,21,22 ツエナダイオード 7 ダイオード 8,9,10,23,24,25 抵抗 11 逆流防止用ダイオード 2 DC power supply 3 Microcomputer (load circuit) 4,5,20,27 Transistor 6,21,22 Zener diode 7 Diode 8,9,10,23,24,25 Resistance 11 Backflow prevention diode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 直流電源からの出力を制御トランジスタ
を介して入力し、電圧を安定化して出力する電源回路を
備え、前記制御トランジスタが前記直流電源側からサー
ジ電流の供給を受けたとき、前記制御トランジスタをオ
フする電源回路のサージクランプ回路において、 前記制御トランジスタはNPN型トランジスタで、かつ
前記電源回路はCMOS型であり、更に前記サージクラ
ンプ回路は、前記電源回路の入力制限電圧の上限を越え
たときオン状態となり、該入力制限電圧以下の電圧が供
給される通常時にはオフ状態を維持することを特徴とす
る電源回路のサージクランプ回路。
1. A power supply circuit which receives an output from a DC power supply via a control transistor, stabilizes and outputs a voltage, and wherein the control transistor receives a surge current from the DC power supply side. In a surge clamp circuit of a power supply circuit for turning off a control transistor, the control transistor is an NPN transistor and the power supply circuit is a CMOS type, and the surge clamp circuit exceeds an upper limit of an input limit voltage of the power supply circuit. A surge clamp circuit for a power supply circuit, wherein the surge clamp circuit is turned on when the voltage is lower than the input limit voltage and is normally kept off.
【請求項2】 前記制御トランジスタは、端子が前記電
源回路の入力端子に、端子が前記直流電源の出力側に、
ベース端子が前記サージクランプ回路の出力端子にそれ
ぞれ接続されてなることを特徴とする請求項1記載の電
源回路のサージクランプ回路。
2. The control transistor has a terminal connected to an input terminal of the power supply circuit, a terminal connected to an output side of the DC power supply,
2. The surge clamp circuit for a power supply circuit according to claim 1, wherein a base terminal is connected to each of output terminals of said surge clamp circuit.
【請求項3】 前記サージクランプ回路は、前記制御ト
ランジスタの入力に印加されるサージ電流を検出する第
1ツエナダイオードと、該第1ツエナダイオードがサー
ジ電流を検出したときに前記制御トランジスタの出力電
圧を制御して前記電源回路の入力適正電圧に制限する第
2ツエナダイオードを作動させる駆動トランジスタとを
含むことを特徴とする請求項1記載の電源回路のサージ
クランプ回路。
3. The surge clamp circuit includes a first Zener diode for detecting a surge current applied to an input of the control transistor, and an output voltage of the control transistor when the first Zener diode detects a surge current. 2. A surge clamp circuit for a power supply circuit according to claim 1, further comprising: a driving transistor for controlling a second Zener diode for controlling the input voltage of said power supply circuit so as to limit the input voltage.
JP28014399A 1999-09-30 1999-09-30 Surge clamp circuit for power source circuit Withdrawn JP2001100851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28014399A JP2001100851A (en) 1999-09-30 1999-09-30 Surge clamp circuit for power source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28014399A JP2001100851A (en) 1999-09-30 1999-09-30 Surge clamp circuit for power source circuit

Publications (1)

Publication Number Publication Date
JP2001100851A true JP2001100851A (en) 2001-04-13

Family

ID=17620937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28014399A Withdrawn JP2001100851A (en) 1999-09-30 1999-09-30 Surge clamp circuit for power source circuit

Country Status (1)

Country Link
JP (1) JP2001100851A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10948935B2 (en) 2019-04-26 2021-03-16 Rohm Co., Ltd. Linear regulator and semiconductor integrated circuit
CN113544621A (en) * 2021-06-07 2021-10-22 长江存储科技有限责任公司 Power leakage blocking in low dropout regulators

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10948935B2 (en) 2019-04-26 2021-03-16 Rohm Co., Ltd. Linear regulator and semiconductor integrated circuit
CN113544621A (en) * 2021-06-07 2021-10-22 长江存储科技有限责任公司 Power leakage blocking in low dropout regulators
CN113544621B (en) * 2021-06-07 2024-04-12 长江存储科技有限责任公司 Power leakage blocking in low drop-out regulators

Similar Documents

Publication Publication Date Title
US7675725B2 (en) Constant voltage output circuit
JPH0546571B2 (en)
JP3342367B2 (en) Overcurrent protection circuit
JP2001100851A (en) Surge clamp circuit for power source circuit
JP3829765B2 (en) Power circuit
JPS6325710A (en) Transistor circuit
US4572927A (en) Current limiter for telephone office signalling
JPH01220915A (en) Output short-circuit protection circuit for transistor
JP3467333B2 (en) Startup circuit
JPH0749541Y2 (en) Transistor switch circuit
JP2001296930A (en) Power supply apparatus
JP3860020B2 (en) DC stabilized power supply circuit
JP2591805Y2 (en) Power supply voltage monitoring circuit
JP2555789Y2 (en) Constant voltage power supply circuit
JP3003455B2 (en) Overheat detection circuit
JP2604403Y2 (en) Current limiting transistor circuit
JPH0467724A (en) Power supply interrupter
JPH0542482Y2 (en)
JP2935386B2 (en) Cordless telephone circuit
JPH08106331A (en) Power source controller
JP3365865B2 (en) Constant voltage power supply circuit
JP2548022Y2 (en) Stabilized power supply circuit
JPH04223508A (en) Constant voltage circuit
JP2605803Y2 (en) Overload detection circuit
JP2001037209A (en) Power source unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070322