JP2001086047A - Space diversity in-phase synthesizing board - Google Patents

Space diversity in-phase synthesizing board

Info

Publication number
JP2001086047A
JP2001086047A JP25563399A JP25563399A JP2001086047A JP 2001086047 A JP2001086047 A JP 2001086047A JP 25563399 A JP25563399 A JP 25563399A JP 25563399 A JP25563399 A JP 25563399A JP 2001086047 A JP2001086047 A JP 2001086047A
Authority
JP
Japan
Prior art keywords
signal
phase
detection
main
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25563399A
Other languages
Japanese (ja)
Inventor
Shizuhito Nakamura
静人 中村
Shingo Sakamoto
真吾 坂本
Koichi Hayasaka
巧一 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25563399A priority Critical patent/JP2001086047A/en
Publication of JP2001086047A publication Critical patent/JP2001086047A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Radio Transmission System (AREA)

Abstract

PROBLEM TO BE SOLVED: To notify the abnormality of a circuit or a device by detecting the abnormality according to a phase result comparison signal that is obtained by multiplying the output signal of a 1st AGC amplifier by the output signal of a 2nd AGC amplifier, a detection signal that shows the presence or absence of a main signal and a detection signal that shows the presence or absence of a sub-signal. SOLUTION: A 1st signal distributor 24#0 of a space diversity in-phase synthesizing board 1 branches an inputted 1st signal into the 2nd and 3rd signals, and a phase shifter 26 controls an inputted 4th signal and outputs a 5th signal. The 1st and 2nd detection circuits 36#0 and 36#1 detect the presence or absence of the 1st and 4th signals and output the 1st and 2nd detection signals. A phase comparison mixer 30 multiplies an outputted 8th signal of a 1st AGC amplifier 28#0 by an outputted 9th signal of a 2nd AGC amplifier 28#1 and outputs a phase comparison result signal that shows the phase difference of both signals. A 3rd detection circuit 38 detects the abnormality of a device or an input signal according to the phase comparison result signal and the 1st and 2nd detection signals and displays the abnormality via an alarm means 40.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多重無線装置に使
用されるスペースダイバシティ同相合成盤(以下、SD
COMB盤)に関し、特に、機器異常及び回線異常の
判定に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a space diversity in-phase synthesizer (hereinafter referred to as SD) used for a multiplex radio apparatus.
COMB board), and particularly to determination of equipment abnormality and line abnormality.

【0002】[0002]

【従来の技術】海を隔てた陸地間で通信を行う場合に、
海底ケーブルを敷設して有線によって通信を行うよりも
無線により通信を行う方がインフラストラクチャのコス
トが安いこと等の観点より多重無線装置が用いられてい
る。しかしながら、多重無線装置では、海面上等での反
射波によるマルチパスフェージングや降雨等の気象の影
響などによりフェージングが発生し易いという欠点があ
る。
2. Description of the Related Art When communicating between land and land across the sea,
A multiplex wireless device is used from the viewpoint that the cost of infrastructure is lower when performing wireless communication than when performing communication by wire by laying a submarine cable. However, the multiplex radio apparatus has a drawback that fading is likely to occur due to multipath fading due to reflected waves on the sea surface or the like and influence of weather such as rainfall.

【0003】そこで、多重無線装置では、フェージング
による影響を回避して信頼性を向上させるべく、一定以
上離間した一方をメイン、他方をサブとする2本のアン
テナで相手多重無線装置により送信された信号を受信し
ている。受信盤は、メイン主信号及びサブ主信号の波形
整形、IF帯域への周波数変換及びAGC制御を行って
メイン主信号及びサブ主信号をSD COMB盤に出力
している。
Therefore, in a multiplex radio apparatus, in order to avoid the influence of fading and improve reliability, the signal is transmitted by a counterpart multiplex radio apparatus using two antennas, one of which is separated by a certain distance or more, and the other is a sub. Signal is being received. The receiving board performs waveform shaping of the main main signal and the sub main signal, frequency conversion to the IF band, and AGC control, and outputs the main main signal and the sub main signal to the SD COMB board.

【0004】SD COMB盤は、受信盤から入力され
たメイン主信号の位相に合致するようにサブ主信号の位
相を回転して、これらの主信号を同相合成して、復調盤
に出力している。これは、同レベルの入力があった場
合、これを同相で信号合成すれば、片入力時と比較し
て、+6dB、SD COMB盤の出力電力をアップさ
せることができること、2つのアンテナ入力の内、回線
の状態により、片方の受信レベルが著しく落ちても、も
う片方のアンテナの入力受信が期待できるため、回線断
の確率を減らすことができることからである。
[0004] The SD COMB board rotates the phase of the sub main signal so as to match the phase of the main main signal input from the receiving board, synthesizes these main signals in phase, and outputs the synthesized signals to the demodulation board. I have. This is because, if there is an input of the same level, if the signal is synthesized in the same phase, the output power of the +6 dB SD COMB board can be increased as compared with the case of the single input. This is because even if the reception level of one of the antennas drops significantly depending on the state of the line, the input reception of the other antenna can be expected, so that the probability of line disconnection can be reduced.

【0005】図8は、従来のSD COMB盤の構成図
である。信号分配器(HYB)4#0は、メイン入力主
信号を2つに分配する。メイン側位相検出用AGCアン
プ8#0は、振幅一定となる様に、メイン主信号の自動
利得制御を行って、位相比較用ミキサ10に出力する。
一方、EPS(Endless Phase Shifter)2は、SIN端
子及びCOS端子に入力される−6V〜6Vの範囲のE
PS制御信号に従って、それぞれミキサにより位相補正
をしてから信号合成をして、信号分配器(HYB)4#
1に出力する。信号分配器4#1は、位相回転されたサ
ブ主信号を2つに分配する。
FIG. 8 is a configuration diagram of a conventional SD COMB board. The signal distributor (HYB) 4 # 0 distributes the main input main signal into two. The main-side phase detection AGC amplifier 8 # 0 performs automatic gain control of the main main signal so that the amplitude becomes constant, and outputs the signal to the phase comparison mixer 10.
On the other hand, the EPS (Endless Phase Shifter) 2 is an E-range of -6V to 6V input to the SIN terminal and the COS terminal.
In accordance with the PS control signal, the signals are phase-corrected by the respective mixers, and then the signals are combined to form a signal distributor (HYB) 4 #
Output to 1. The signal distributor 4 # 1 distributes the phase-rotated sub main signal into two.

【0006】サブ側位相検出用AGCアンプ8#1は、
振幅一定となる様に、サブ主信号の自動利得制御を行っ
て、位相比較用ミキサ10に出力する。位相比較用ミキ
サ10は、メイン側位相検出用AGCアンプ8#0及び
サブ側位相検出用AGCアンプ8#1の出力信号を乗算
して、位相差を示す0〜+5Vの位相比較電圧を出力す
る。位相比較用ミキサ10に入力されるメイン、サブの
主信号がAGCアンプ4#0,4#1を通っているの
は、正しい位相比較結果を得るためにミキサ10の入力
レベルをメイン、サブで同じレベルにする必要があるか
らである。
AGC amplifier 8 # 1 for phase detection on the sub side
Automatic gain control of the sub main signal is performed so that the amplitude becomes constant, and the signal is output to the phase comparison mixer 10. The phase comparison mixer 10 multiplies the output signals of the main-side phase detection AGC amplifier 8 # 0 and the sub-side phase detection AGC amplifier 8 # 1 to output a phase comparison voltage of 0 to + 5V indicating a phase difference. . The main and sub main signals input to the phase comparison mixer 10 are passed through the AGC amplifiers 4 # 0 and 4 # 1 because the input level of the mixer 10 is changed between the main and sub signals in order to obtain a correct phase comparison result. This is because they need to be at the same level.

【0007】図9は、位相比較結果電圧とEPSの位相
制御の関係を示す図である。図9中横軸は、メイン側に
対するサブ側の位相差(度)、縦軸は、位相比較結果電
圧(V)である。図9に示すように、位相比較結果電圧
は、サブ側の位相を遅らせる第1帯域、サブ側の位相を
進ませる第2帯域及びサブ側の位相を変化させない第3
帯域(不感帯)のいずれかに属する。
FIG. 9 is a diagram showing the relationship between the phase comparison result voltage and the phase control of the EPS. In FIG. 9, the horizontal axis represents the phase difference (degree) on the sub side with respect to the main side, and the vertical axis represents the phase comparison result voltage (V). As shown in FIG. 9, the phase comparison result voltage includes a first band that delays the phase on the sub side, a second band that advances the phase on the sub side, and a third band that does not change the phase on the sub side.
It belongs to one of the bands (dead zone).

【0008】例えば、第1帯域は、+2.7V〜+5.
0V、第2帯域は、0V〜+2.3V、不感帯は、+
2.3V〜+2.7Vである。ここで、不感帯を持たせ
ているのは、EPS2がきちんと同相合成しようとして
細かな動きをするのを防止するためである。EPS2に
より細かく位相が動かされると、SD COMB盤の後
につながる復調盤の方で、データ再生に誤りを生じ易く
なるためである。不感帯の幅は、SD COMB盤はメ
イン・サブが同レベルの時、片入力と比較して、両方入
力時のメイン・サブの合成信号のレベルが5.5dBア
ップする規格があるため、それを満足するように決めら
れる。尚、位相比較用ミキサ10では、AGCアンプ8
#0,8#1の出力を乗算しているので、位相比較結果
電圧が不感帯域に位置する場合は、同相合成であるか、
片方入力無し又は両方入力無しである。
For example, the first band is from +2.7 V to +5.
0 V, the second band is 0 V to +2.3 V, and the dead band is +
2.3V to + 2.7V. Here, the reason why the dead zone is provided is to prevent the EPS 2 from finely moving in order to properly perform the in-phase synthesis. This is because if the phase is finely moved by the EPS2, an error is likely to occur in data reproduction in the demodulation board connected after the SD COMM board. The width of the dead zone is defined by the standard that the level of the combined signal of the main and sub at the time of both inputs is increased by 5.5 dB compared to the single input when the main and sub are at the same level. Determined to be satisfied. Note that the AGC amplifier 8
Since the outputs of # 0 and 8 # 1 are multiplied, if the phase comparison result voltage is located in the dead band, the in-phase synthesis is performed.
There is no one input or both inputs.

【0009】仮にサブ側が+150゜、メイン側に対し
て位相が進んでいて+4.0VのポイントAだとする
と、EPS2は位相が遅れる方向に回転する。そして、
位相比較結果電圧が+2.3V〜+2.7Vの不感帯に
届いたところで、EPS2の位相回転が止まる。また、
サブ側が−50゜、メイン側に対して位相が遅れていて
+0.5VのポイントBであったとすると、EPS2は
位相が進む方向に回転する。そして、位相比較結果電圧
が+2.3V〜+2.7Vの不感帯に届いたところで、
EPS2の位相回転が止まる。
Assuming that the sub-side is + 150 ° and the phase is ahead of the main side and is at point A of +4.0 V, the EPS 2 rotates in a direction in which the phase is delayed. And
When the phase comparison result voltage reaches a dead zone of +2.3 V to +2.7 V, the phase rotation of the EPS 2 stops. Also,
Assuming that the sub side is −50 ° and the phase is behind the main side and the point B is +0.5 V, the EPS 2 rotates in the direction in which the phase advances. Then, when the phase comparison result voltage reaches a dead zone of +2.3 V to +2.7 V,
The phase rotation of the EPS2 stops.

【0010】ウィンドコンパレータ12は、位相比較結
果電圧が第1帯域、第2帯域及び不感帯のいずれに位置
するかを判断して、位相を遅れ方向に回転させる、位相
を進め方向に回転させる又は位相回転停止のいずれであ
るかを示す2ビットの信号を出力する。カウンタ14
は、ウィンドコンバレータ12の2ビットの出力信号に
従って、クロックに同期して、ダウンカウント、アップ
カウント及びカウントせずのいずれかの動作をして、8
ビットの信号を出力する。
The window comparator 12 determines whether the phase comparison result voltage is located in the first band, the second band, or the dead band, and rotates the phase in the delay direction, rotates the phase in the advance direction, or A 2-bit signal indicating which one of the rotation stops is output. Counter 14
Performs one of the operations of down-counting, up-counting and non-counting in synchronization with the clock in accordance with the 2-bit output signal of the window converter 12, and
Outputs a bit signal.

【0011】ROM16には、8ビットカウンタ14の
出力をアドレスとして、EPS2に位相回転を指示する
ためにSIN端子、COS端子に出力する回転量がEP
S2の特性に応じて予め記憶されている。ROM16
は、カウンタ14の8ビット出力をアドレス信号とし
て、各8ビットの回転量を出力する。
The rotation amount output to the SIN terminal and the COS terminal for instructing the EPS 2 to perform phase rotation is stored in the ROM 16 using the output of the 8-bit counter 14 as an address.
It is stored in advance according to the characteristics of S2. ROM16
Outputs an 8-bit rotation amount using the 8-bit output of the counter 14 as an address signal.

【0012】D/A変換部18は、各8ビットの回転量
をディジタル/アナログ変換をして、−6V〜6VのE
PS制御信号として、SIN端子及びCOS端子に出力
する。EPS2は、SIN端子及びCOS端子にそれぞ
れ入力される位相回転量に従ってミキサによりサブ入力
主信号の位相補正をしてから、2つを合成して、HYB
4#1に出力する。これにより、位相比較結果電圧が不
感帯に位置する方向にサブ主信号の位相回転が行われ
る。一方、D/A変換部20は、カウンタ14の8ビッ
ト出力を0〜5Vに変換する。
The D / A conversion section 18 performs digital / analog conversion of the rotation amount of each 8 bits, and outputs a -6V to 6V E
The signal is output to the SIN terminal and the COS terminal as a PS control signal. The EPS2 corrects the phase of the sub-input main signal by the mixer according to the phase rotation amounts input to the SIN terminal and the COS terminal, and then combines the two to form the HYB
4 Output to # 1. As a result, the phase of the sub main signal is rotated in a direction in which the phase comparison result voltage is located in the dead zone. On the other hand, the D / A converter 20 converts the 8-bit output of the counter 14 to 0 to 5V.

【0013】図10は、図8中のEPS位相モニタの斜
視図である。図10に示すように、EPS位相モニタ2
2は、8ビットカウンタ値’00’(0V)を0゜、’
FF’(5V)を360゜として、該当する角度を針に
より指示する。ここで、EPS位相モニタ22の針が動
いているときは、EPS2の位相が回転していること、
針が停止しているときは、位相差結果電圧が不感帯に入
っていてEPS2の位相が回転していないことを示すに
過ぎない。
FIG. 10 is a perspective view of the EPS phase monitor shown in FIG. As shown in FIG.
2 sets the 8-bit counter value '00' (0V) to 0 ゜, '
FF '(5V) is set to 360 °, and the corresponding angle is indicated by a needle. Here, when the hand of the EPS phase monitor 22 is moving, the phase of the EPS 2 is rotating,
When the needle is stopped, it merely indicates that the phase difference result voltage is in the dead zone and the phase of EPS2 is not rotating.

【0014】EPS2の位相が360゜以上同一方向に
回転する時は、カウンタ14が’FF’から’00’に
なってからインクリメト(又は’00’から’FF’に
なってからデクリメント)されるので、メータの針は、
一旦、0゜(又は360゜)まで戻ってから、再び、移
相方向に動く。即ち、指針が往復する。
When the phase of the EPS2 rotates in the same direction by 360 ° or more, the counter 14 is incremented from "FF" to "00" (or decremented from "00" to "FF"). So the meter needle
Once it returns to 0 ° (or 360 °), it moves again in the phase shift direction. That is, the pointer reciprocates.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、従来の
SD COMB盤では以下の問題点がある。
However, the conventional SD COMB panel has the following problems.

【0016】(1) 現在のSD COMB盤では、運
用中に機器が故障しても外部に知らせることはできな
い。
(1) In the current SD COMB panel, even if a device fails during operation, it cannot be notified to the outside.

【0017】(2) 海上伝播等常に状態が変化する区
間においては、常に回線状態が変化する。このようなフ
ェージング等によって回線が不安定な状況の場合、位相
が急激に変化するために、EPS位相モニタ22のメー
タがバタバタと短時間に往復してしまい、暴走したかの
ように見えてしまう場合がある。SD COMB盤で
は、回線状態の急激な変化に追従し且つ復調盤でエラー
を起こさないために、動作中を4000゜/secの速
度で動いている。
(2) In a section where the state always changes, such as propagation over the sea, the line state always changes. In the case where the line is unstable due to such fading or the like, since the phase changes rapidly, the meter of the EPS phase monitor 22 fluctuates back and forth in a short period of time, and it appears as if a runaway has occurred. There are cases. The SD COMB board operates at a speed of 4000 ° / sec during operation in order to follow a sudden change in the line state and to prevent an error from occurring in the demodulation board.

【0018】1秒間動き続けば、EPS位相モニタ22
の針メータは11回/sec往復することになり、更に
長時間動き続けたならば、第三者には、これが、機器の
異常と写るかもしれない。そのとき、SD COMB盤
自体は、同相合成しようとしてフルに動いているのであ
る。このような場合に、第三者は、機器が正常であるに
もかかわらずユニット交換する。又は第三者よりクレー
ムがきた場合、正常に動いているにも関わらず保守担当
者、技術者が現地に赴かなくてはならなくなる。
If the movement continues for one second, the EPS phase monitor 22
The needle meter reciprocates 11 times / sec, and if it continues to move for a long time, this may appear to a third party as a malfunction of the device. At that time, the SD COMB board itself is fully moving to in-phase synthesis. In such a case, the third party replaces the unit even though the device is normal. Or, when a complaint comes from a third party, the maintenance staff and technician have to go to the site even though they are operating normally.

【0019】(3) 回線異常でメイン主信号又はサブ
主信号の入力信号が無い場合でも、従来のSD COM
B盤は、それを通知することができなかった。
(3) Even if there is no input signal of the main main signal or the sub main signal due to a line abnormality, the conventional SD COM
Board B could not inform it.

【0020】(4) メイン主信号又はサブ主信号があ
るにもかかわらず、SD COMB盤が故障し逆位相で
信号合成した場合は、SD COMB盤の合成出力信号
は打ち消されてしまって、合成後のAGCで出力低下ア
ラームが出力されることになる。しかし、メイン主信
号、サブ主信号が有るか否かについて従来のSD CO
MB盤では判別することができないために、メイン主信
号及びサブ主信号が無くてアラームがでているか、メイ
ン主信号及びサブ主信号が有るにもかかわらず、SD
COMB盤の故障のためにアラームがでているか判別す
ることができない。
(4) If the SD COMB board fails and signals are combined in opposite phases despite the presence of the main main signal or the sub main signal, the combined output signal of the SD COMB board is canceled out and combined. An output decrease alarm will be output in the later AGC. However, whether or not there is a main main signal and a sub main signal is determined by the conventional SD CO.
Since it is not possible to discriminate on the MB board, there is no main main signal and sub main signal and an alarm is issued.
It is not possible to determine whether an alarm has been issued due to a failure of the COMB panel.

【0021】本発明は以上の点を鑑みてなされたもので
あり、回線異常及び機器異常であるかを検出して、通知
することのできるSD COMB盤を提供することを目
的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide an SD COMB panel capable of detecting whether a line abnormality or a device abnormality has occurred and notifying the user of the abnormality.

【0022】[0022]

【課題を解決するための手段】図1は、本発明の原理図
である。図1によれば、SD COMB盤は、入力され
る第1信号を第2及び第3信号に分岐する第1信号分配
器24#0と、制御信号に基いて入力される第4信号の
位相を調整して第5信号を出力する移相器26と、第5
信号を第6及び第7信号に分岐する第2信号分配器24
#1と、振幅一定となるよう利得制御して、第8信号を
出力する第1AGCアンプ28#0と、振幅一定となる
よう利得制御して、第9信号を出力する第2AGCアン
プ28#1と、第8及び第9信号を乗算して、第8信号
と第9信号の位相差を示す位相比較結果信号を出力する
位相比較用ミキサ30とを具備する。
FIG. 1 is a diagram illustrating the principle of the present invention. According to FIG. 1, the SD COMB board includes a first signal distributor 24 # 0 that branches an input first signal into second and third signals, and a phase of a fourth signal input based on a control signal. And a phase shifter 26 that outputs a fifth signal by adjusting
Second signal distributor 24 for splitting the signal into sixth and seventh signals
# 1, the first AGC amplifier 28 # 0 that controls the gain so that the amplitude is constant and outputs the eighth signal, and the second AGC amplifier 28 # 1 that controls the gain so that the amplitude is constant and outputs the ninth signal And a phase comparison mixer 30 that multiplies the eighth and ninth signals to output a phase comparison result signal indicating a phase difference between the eighth signal and the ninth signal.

【0023】更に、SD COMB盤は、位相比較結果
信号に従って、第4信号の位相を進ませる、第4信号の
位相を遅らせる及び第4信号の位相を回転させないのい
ずれであるかを判別して、制御信号を出力する制御回路
32と、第3信号と第7信号を合成して合成信号を出力
する信号合成器34と、第1信号の有無を示す第1検出
信号を出力する第1検出回路36#0と、第4信号の有
無を示す第2検出信号を出力する第2検出回路36#1
と、位相比較結果信号、第1検出信号及び第2検出信号
に基いて、機器異常及び入力信号異常を検出する第3検
出回路38と、第3検出回路38の検出結果に基いて、
機器異常又は入力信号異常を表示する警報手段40とを
具備する。
Further, the SD COMB board determines whether the phase of the fourth signal is advanced, the phase of the fourth signal is delayed, or the phase of the fourth signal is not rotated according to the phase comparison result signal. A control circuit 32 that outputs a control signal, a signal synthesizer 34 that synthesizes the third signal and the seventh signal to output a synthesized signal, and a first detection that outputs a first detection signal indicating the presence or absence of the first signal. A circuit 36 # 0 and a second detection circuit 36 # 1 that outputs a second detection signal indicating the presence or absence of a fourth signal
And a third detection circuit 38 for detecting a device abnormality and an input signal abnormality based on the phase comparison result signal, the first detection signal, and the second detection signal, and based on a detection result of the third detection circuit 38,
Alarm means 40 for displaying a device abnormality or an input signal abnormality.

【0024】以上のような構成によれば、位相比較用ミ
キサ30は、第1AGCアンプ28#0の出力信号であ
る第8信号と第2AGCアンプ28#1の出力信号であ
る第9信号を乗算して、第8信号と第9信号の位相差を
示す位相比較結果信号を出力する。ここで、第1信号又
は第4信号のうち少なくとも一方の信号が無しの場合
は、第8信号又は第9信号のうち少なくとも一方の信号
の振幅が0となること、位相比較用ミキサ30は、第8
信号と第9信号を乗算していることから、位相比較結果
信号は、他方の信号の有無に関わらず一定の信号レベル
となる。
According to the above configuration, the phase comparison mixer 30 multiplies the eighth signal as the output signal of the first AGC amplifier 28 # 0 by the ninth signal as the output signal of the second AGC amplifier 28 # 1. Then, a phase comparison result signal indicating the phase difference between the eighth signal and the ninth signal is output. Here, when at least one of the first signal and the fourth signal is absent, the amplitude of at least one of the eighth signal and the ninth signal becomes zero, and the phase comparison mixer 30 8th
Since the signal and the ninth signal are multiplied, the phase comparison result signal has a constant signal level regardless of the presence or absence of the other signal.

【0025】第1検出回路36#0及び第2検出回路3
6#1は、第1信号及び第4信号の信号の有無を検出し
て、第1及び第2検出信号を出力する。第3検出回路3
8は、位相比較結果信号、第1検出信号及び第2検出信
号に従って、機器異常又は入力信号異常を検出する。警
報手段40は、機器異常又は入力信号異常を表示する。
First detection circuit 36 # 0 and second detection circuit 3
6 # 1 detects the presence or absence of the first signal and the fourth signal, and outputs the first and second detection signals. Third detection circuit 3
8 detects a device abnormality or an input signal abnormality according to the phase comparison result signal, the first detection signal, and the second detection signal. The alarm means 40 displays a device abnormality or an input signal abnormality.

【0026】[0026]

【発明の実施の形態】第1実施形態 図2は、本発明の多重無線装置の実施形態構成図であ
る。図2に示すように、多重無線装置は、アンテナ50
#0,50#1、受信盤51、SD COMB盤54及
び復調盤56を具備する。アンテナ50#0は、メイン
主信号を受信するメインアンテナであり、アンテナ50
#1は、サブ主信号を受信するためのサブアンテナであ
る。アンテナ50#0,50#1は、マルチパスフェー
ジング等によるレベル劣化等を回避するべく一定の距離
以上離間して配置される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 2 is a block diagram showing an embodiment of a multiplex radio apparatus according to the present invention. As shown in FIG.
# 0, 50 # 1, a receiving board 51, an SD COMB board 54 and a demodulating board 56 are provided. The antenna 50 # 0 is a main antenna for receiving a main main signal,
# 1 is a sub-antenna for receiving a sub-main signal. The antennas 50 # 0 and 50 # 1 are spaced apart from each other by a certain distance or more in order to avoid level degradation due to multipath fading or the like.

【0027】受信盤51は、メイン側受信回路52#0
及びサブ側受信回路52#1を有する。メイン側受信回
路52#0は、メインアンテナ50#0の受信信号から
無線帯域(例えば、C帯:4〜8GHz)の高周波信号
を受信して、波形整形、中間周波数(例えば、140M
Hz)への周波数変換及びAGC制御(例えば、−10
〜−40dBm)を行って、メイン主信号をSD CO
MB盤54に出力する。サブ側受信回路52#1は、サ
ブアンテナ50#1の受信信号に対して、メイン側受信
回路52#0と同様の処理をして、サブ主信号をSD
COMB盤54に出力する。
The receiving board 51 includes a main-side receiving circuit 52 # 0
And a sub-side receiving circuit 52 # 1. The main-side receiving circuit 52 # 0 receives a high-frequency signal in a wireless band (for example, C band: 4 to 8 GHz) from a received signal of the main antenna 50 # 0, performs waveform shaping, and performs intermediate frequency (for example, 140M).
Hz) and AGC control (for example, -10
To −40 dBm) to change the main main signal to SD CO
Output to the MB board 54. The sub-side receiving circuit 52 # 1 performs the same process as that of the main-side receiving circuit 52 # 0 on the received signal of the sub-antenna 50 # 1, and
Output to the COMB board 54.

【0028】図3は、本発明の第1実施形態によるSD
COMB盤の構成図であり、図8中の構成要素と実質
的に同一の構成要素には同一の符号を付している。図3
のSD COMB盤54が図8のSD COMB盤と異
なる点は、回線・機器異常を検出して、通知する手段を
設けたことである。
FIG. 3 is a diagram showing an SD according to the first embodiment of the present invention.
FIG. 9 is a configuration diagram of a COMB board, wherein substantially the same components as those in FIG. 8 are denoted by the same reference numerals. FIG.
8 differs from the SD COMB board of FIG. 8 in that a means for detecting and reporting a line / device abnormality is provided.

【0029】メイン側アンプ70#0は、メイン入力主
信号を固定ゲインで増幅して、メイン主信号の有無を判
定するための固定アンプである。サブ側アンプ70#1
は、サブ入力主信号を固定ゲインで増幅して、サブ主信
号の有無を判定するための固定アンプである。増幅する
のは、入力主信号が−10〜−40dBmと微小信号で
あるからである。
The main-side amplifier 70 # 0 is a fixed amplifier for amplifying the main input main signal with a fixed gain and determining the presence or absence of the main main signal. Sub side amplifier 70 # 1
Is a fixed amplifier for amplifying the sub input main signal with a fixed gain and determining the presence or absence of the sub main signal. The amplification is performed because the input main signal is a very small signal of -10 to -40 dBm.

【0030】ゲイン固定としたのは、原理的には、メイ
ン側位相検出用AGCアンプ8#0及びサブ側位相検出
用AGCアンプ8#1の出力信号の有無により、メイン
主信号及びサブ主信号の入力の有無を判断することも可
能であるが、メイン主信号及びサブ主信号が無い場合、
AGCアンプ8#0,8#1の機器異常により、異常発
振する恐れがあるからである。AGCアンプ8#0,8
#1の異常発振の原因としては、グラウンドの弱い部分
や不要波の飛び込み等をきっかけに発振しやすくなるこ
とが考えられる。
The reason why the gain is fixed is that, in principle, the main main signal and the sub main signal are determined by the presence or absence of the output signals of the main-side phase detection AGC amplifier 8 # 0 and the sub-side phase detection AGC amplifier 8 # 1. It is also possible to determine the presence or absence of the input, but if there is no main main signal and sub main signal,
This is because abnormal oscillation may occur due to a device abnormality of the AGC amplifiers 8 # 0 and 8 # 1. AGC amplifier 8 # 0,8
It is considered that the cause of the abnormal oscillation of # 1 is that the oscillation becomes easy due to the weak ground portion or the jump of the unnecessary wave.

【0031】メイン側検波器72#0は、メイン側アン
プ70#0の出力信号を検波して、メイン主信号の振幅
を求める。サブ側検波器72#1は、サブ側アンプ70
#1の出力信号を検波して、サブ主信号の振幅を求め
る。メイン側比較器74#0は、メイン主信号の有無を
判定するための閾値となる基準電圧とメイン側検波器7
2#0の出力電圧を比較して、メイン主信号の有無を示
す信号、例えば、基準電圧>メイン側検波器72#0の
出力電圧ならば、’1’を出力し、基準電圧≦メイン側
検波器72#0の出力電圧ならば、’0’を出力する。
サブ側比較器74#1も同様に基準電圧とサブ側検波器
72#1の出力電圧を比較して、基準電圧>サブ側検波
器72#1の出力電圧ならば、’1’を出力し、基準電
圧≦サブ側検波器72#1の出力電圧ならば、’0’を
出力する。
The main detector 72 # 0 detects the output signal of the main amplifier 70 # 0 and obtains the amplitude of the main main signal. The sub-side detector 72 # 1 is connected to the sub-side amplifier 70
The output signal of # 1 is detected to determine the amplitude of the sub main signal. The main-side comparator 74 # 0 includes a reference voltage serving as a threshold for determining the presence or absence of a main main signal and the main-side detector 7
By comparing the output voltage of 2 # 0, a signal indicating the presence / absence of the main main signal, for example, if the reference voltage> the output voltage of the main-side detector 72 # 0, output '1' and reference voltage ≦ main-side If it is the output voltage of the detector 72 # 0, it outputs '0'.
Similarly, the sub-side comparator 74 # 1 compares the reference voltage with the output voltage of the sub-side detector 72 # 1, and outputs "1" if the reference voltage> the output voltage of the sub-side detector 72 # 1. If the reference voltage ≦ the output voltage of the sub-side detector 72 # 1, '0' is output.

【0032】回線・機器異常検出回路76は、メイン側
比較器74#0の出力信号、サブ側比較器74#1の出
力信号及びウィンドコンパレータ12の2ビット出力信
号から回線・機器異常を判定して、回線・機器異常の有
無を示す回線異常検出ビット(回線異常ならば、’
1’、回線正常ならば、’0’)及び機器異常検出ビッ
ト(機器異常ならば、’1’、機器正常ならば、’
0’)を出力する組み合わせ回路である。
The line / equipment abnormality detection circuit 76 determines line / equipment abnormality from the output signal of the main-side comparator 74 # 0, the output signal of the sub-side comparator 74 # 1, and the 2-bit output signal of the window comparator 12. And a line error detection bit that indicates the presence or absence of a line / device error.
1 ', if the line is normal,' 0 ') and a device abnormality detection bit (' 1 'if the device is abnormal,' if the device is normal)
0 ').

【0033】図4は、図3中の回線・機器異常検出回路
76の真理値を示す図である。図4は、メイン側比較器
74#0から出力されるメイン主信号の有無を示す信
号、サブ側比較器74#1から出力されるサブ主信号の
有無を示す信号、ウィンドコンパレータ12から出力さ
れる2ビット出力、SD COMB盤54の状態、機器
アラームの有無及び回線アラームの有無からなってい
る。
FIG. 4 is a diagram showing the truth values of the line / device abnormality detection circuit 76 in FIG. FIG. 4 shows a signal indicating the presence or absence of a main main signal output from the main comparator 74 # 0, a signal indicating the presence or absence of a sub main signal output from the sub comparator 74 # 1, and output from the window comparator 12. 2 bits output, the state of the SD COMB panel 54, the presence / absence of a device alarm, and the presence / absence of a line alarm.

【0034】(1) メイン主信号有り、サブ主信号有
り、ウィンドコンパレータ出力(0,0)の場合は、同
相合成状態であって、機器及び回線が正常状態である。
(1) When the main main signal is present, the sub main signal is present, and the window comparator output (0, 0) is in the in-phase combining state, the equipment and the line are in a normal state.

【0035】(2) メイン主信号有り、サブ主信号有
り、ウィンドコンパレータ出力(0,1)の場合は、E
PS2が進み方向へ回転中であって、機器及び回線が正
常状態である。
(2) In the case of a main main signal, a sub main signal, and a window comparator output (0, 1), E
PS2 is rotating in the advancing direction, and the equipment and line are in a normal state.

【0036】(3) メイン主信号有り、サブ主信号有
り、ウィンドコンパレータ出力(1,0)の場合は、E
PS2が遅れ方向に回転中であって、機器及び回線が正
常状態である。
(3) When there is a main main signal, a sub main signal, and a window comparator output (1, 0),
PS2 is rotating in the delay direction, and the device and line are in a normal state.

【0037】(4) メイン主信号有り、サブ主信号無
し、ウィンドコンパレータ出力(0,0)の場合は、E
PS停止態であり、機器が正常であるが、回線異常(サ
ブ側信号無し)である。
(4) If there is a main main signal, no sub main signal, and the window comparator output (0, 0), E
The PS is stopped, the device is normal, but the line is abnormal (no sub-side signal).

【0038】(5) メイン主信号無し、サブ主信号有
り、ウィンドコンパレータ出力(0,0)の場合は、E
PS2停止状態であり、機器が正常であるが、回線異常
(メイン側信号無し)である。
(5) When there is no main main signal, there is a sub main signal, and when the window comparator output is (0, 0), E
PS2 is stopped and the device is normal, but the line is abnormal (no signal on the main side).

【0039】(6) メイン主信号有り、サブ主信号無
し、ウィンドコンパレータ出力(1,0)又は(0,
1)の場合は、EPS回転中であり、機器異常(片入力
無しでEPS2が回転している)、回線異常(サブ側信
号無し)である。機器異常としているのは、位相比較用
ミキサ10は、AGCアンプ8#0,8#1の出力信号
を乗算するので、片方又は両方が信号無しの場合は、位
相比較結果電圧が不感帯に位置し、ウィンドコンパレー
タ12の出力が(0,0)でなくてはならないからであ
る。機器異常の原因の1つとしては、位相検出用AGC
アンプ8#0,8#1の異常発振が考えられる。
(6) With main main signal, without sub main signal, window comparator output (1, 0) or (0,
In the case of 1), the EPS is rotating, the equipment is abnormal (the EPS 2 is rotating without one input), and the line is abnormal (the sub-side signal is absent). The device abnormality is caused by the fact that the phase comparison mixer 10 multiplies the output signals of the AGC amplifiers 8 # 0 and 8 # 1, and if one or both of the signals have no signal, the phase comparison result voltage is located in the dead zone. This is because the output of the window comparator 12 must be (0, 0). One of the causes of device abnormality is AGC for phase detection.
Abnormal oscillation of the amplifiers 8 # 0 and 8 # 1 is considered.

【0040】(7) メイン主信号無し、サブ主信号有
り、ウィンドコンパレータ出力(1,0)又は(0,
1)の場合は、EPS回転中であり、機器異常(片入力
無しでEPS2が回転している)、回線異常(メイン側
信号無し)である。機器異常とするのは、(6)の場合
と同じである。
(7) No main main signal, sub main signal present, window comparator output (1, 0) or (0,
In the case of 1), the EPS is rotating, the equipment is abnormal (the EPS 2 is rotating without one input), and the line is abnormal (the main-side signal is absent). The device abnormality is the same as in the case (6).

【0041】(8) メイン主信号無し、サブ主信号無
し、ウィンドコンパレータ出力(0,0)の場合は、E
PS2停止状態であり、機器正常、回線異常(メイン、
サブ側信号無し)である。
(8) In the case of no main main signal, no sub main signal, and window comparator output (0, 0),
PS2 stopped, equipment normal, line abnormal (main,
No sub-side signal).

【0042】(9) メイン主信号無し、サブ主信号無
し、ウィンドコンパレータ出力(1,0)又は(0,
1)の場合は、EPS回転中であり、機器異常(両入力
無しでEPS2が回転している)、回線異常(メイン、
サブ側信号無し)である。機器異常とするのは、(6)
の場合と同じである。
(9) No main main signal, no sub main signal, window comparator output (1, 0) or (0,
In the case of 1), the EPS is rotating, the equipment is abnormal (the EPS 2 is rotating without both inputs), and the line is abnormal (main,
No sub-side signal). (6)
Is the same as

【0043】図5は、図3のSD COMB盤54の斜
視図である。図5に示すように、回線異常出力用LED
78及び機器異常出力用LED80は、第三者に回線異
常・機器異常を通知することができる様に、SD CO
MB盤54の外側表面に取り付けられている。回線異常
出力用LED78は、回線異常の有無を示すためのLE
D(例えば、赤色LED)であり、回線異常検出ビット
が’1’のときに、点灯し、回線異常検出ビットが’
0’のときに、消灯する。機器異常出力用LED80
は、機器異常の有無を示すためのLED(例えば、赤色
LED)であり、機器異常検出ビットが’1’のとき
に、点灯し、機器異常検出ビットが’0’のときに、消
灯する。
FIG. 5 is a perspective view of the SD COMB board 54 of FIG. As shown in FIG. 5, a line abnormality output LED
78 and the device abnormality output LED 80 are provided by SD CO so that a third party can be notified of the line abnormality / device abnormality.
It is attached to the outer surface of the MB board 54. The line abnormality output LED 78 is an LE for indicating the presence or absence of a line abnormality.
D (for example, a red LED), lights up when the line abnormality detection bit is “1”, and sets the line abnormality detection bit to “1”.
Turns off when 0 '. LED 80 for device error output
Is an LED (for example, a red LED) for indicating the presence or absence of a device abnormality. The LED is turned on when the device abnormality detection bit is “1”, and is turned off when the device abnormality detection bit is “0”.

【0044】以下、図2の多重無線装置の動作説明をす
る。
The operation of the multiplex radio apparatus shown in FIG. 2 will be described below.

【0045】メイン側アンテナ50#0及びサブ側アン
テナ50#1は、送信側の多重無線装置より送信された
電波を受信して、受信信号を受信盤51中のメイン側受
信回路52#0及びサブ側受信回路52#1にそれぞれ
出力する。メイン側受信回路52#0及びサブ側受信回
路52#1は、受信信号から多重無線装置の無線帯域
(4〜8GHz帯域の8C帯域)の信号を受信して、波
形整形、中間周波数への周波数変換及びAGC制御を行
って、例えば、中間周波数140MHz、電力−10〜
−40dBmの範囲のメイン主信号及びサブ主信号をS
D COMB盤54に出力する。
The main-side antenna 50 # 0 and the sub-side antenna 50 # 1 receive radio waves transmitted from the multiplex radio apparatus on the transmission side, and receive signals are received by the main-side reception circuits 52 # 0 and 52 # 0 in the reception board 51. Output to the sub-side receiving circuit 52 # 1. The main-side receiving circuit 52 # 0 and the sub-side receiving circuit 52 # 1 receive a signal in the radio band (8C band of the 4 to 8 GHz band) of the multiplex radio apparatus from the received signal, shape the waveform, and adjust the frequency to the intermediate frequency. By performing conversion and AGC control, for example, an intermediate frequency of 140 MHz, power of -10
The main main signal and the sub main signal in the range of −40 dBm are represented by S
It outputs to the D COMB board 54.

【0046】メイン主信号は、図3中のHYB4#0及
びメイン側アンプ70#0に入力される。サブ主信号
は、図3中のEPS2及びサブ側アンプ70#1に入力
される。HYB4#0は、メイン主信号を2分岐して、
メイン側位相検出用AGCアンプ8#0及びHYB6に
出力する。メイン側位相検出用アンプ8#0は、振幅一
定(例えば、−4dBm)になるようメイン主信号を制
御する。EPS2は、SIN端子及びCOS端子に入力
される−6V〜6VのEPS制御信号に従って、サブ入
力主信号の位相回転をする。
The main main signal is input to HYB4 # 0 and main-side amplifier 70 # 0 in FIG. The sub main signal is input to EPS2 and sub amplifier 70 # 1 in FIG. HYB4 # 0 branches the main main signal into two,
Output to the main-side phase detection AGC amplifier 8 # 0 and HYB6. The main-side phase detection amplifier 8 # 0 controls the main main signal so that the amplitude becomes constant (for example, -4 dBm). The EPS 2 rotates the phase of the sub-input main signal according to the -6V to 6V EPS control signal input to the SIN terminal and the COS terminal.

【0047】HYB4#1は、サブ主信号を2分岐し
て、サブ側位相検出用AGCアンプ8#10及びHYB
6に出力する。サブ側位相検出用アンプ8#1は、振幅
一定(例えば、−4dBm)になるようサブ主信号を制
御する。位相比較用ミキサ10は、AGCアンプ8#
0,8#1の出力信号を乗算して、0〜5Vの範囲内で
位相差を示す位相比較結果電圧を出力する。ウィンドウ
コンパレータ12は、図9に示したように、位相比較結
果電圧が0〜2.3Vの場合、(0,1)、位相比較結
果電圧が2.3〜2.7Vの場合は、(0,0)、位相
比較結果電圧が2.7V〜5Vの場合は、(1,0)を
出力する。
The HYB 4 # 1 splits the sub main signal into two and outputs the sub side phase detection AGC amplifier 8 # 10 and the HYB
6 is output. The sub-side phase detection amplifier 8 # 1 controls the sub main signal so that the amplitude is constant (for example, -4 dBm). The phase comparison mixer 10 includes an AGC amplifier 8 #
The output signals of 0, 8 # 1 are multiplied to output a phase comparison result voltage indicating a phase difference within a range of 0 to 5V. As shown in FIG. 9, the window comparator 12 is (0, 1) when the phase comparison result voltage is 0 to 2.3 V, and (0, 1) when the phase comparison result voltage is 2.3 to 2.7 V. , 0), when the phase comparison result voltage is 2.7 V to 5 V, (1, 0) is output.

【0048】カウンタ14は、ウィンドコンパレータ1
2の出力ビットに従って、ダウンカウント、アップカウ
ント又はカウントせずのいずれかを行う。D/A変換部
20は、カウンタ14の出力を0〜5Vの範囲の電圧に
変換する。EPS位相モニタ22は、0゜〜360゜の
範囲内で入力電圧に該当する角度に針メータを位置させ
る。
The counter 14 is provided in the window comparator 1
According to the two output bits, one of down-counting, up-counting, and no counting is performed. The D / A converter 20 converts the output of the counter 14 into a voltage in a range of 0 to 5V. The EPS phase monitor 22 positions the needle meter at an angle corresponding to the input voltage within the range of 0 ° to 360 °.

【0049】ROM16は、カウンタ14の出力信号を
アドレスとして、2×8ビットの位相回転量を出力す
る。D/A変換部18は、2×8ビットの信号から−6
V〜+6Vの範囲内の2本のEPS制御信号をEPS2
のSIN端子及びCOS端子に出力する。EPS2は、
EPS制御信号に従って、サブ主信号の位相回転をし
て、HYB4#1を通して、HYB6に出力する。
The ROM 16 outputs a 2 × 8-bit phase rotation amount using the output signal of the counter 14 as an address. The D / A converter 18 converts the signal of 2 × 8 bits into −6
Two EPS control signals within a range of V to +6 V
Output to the SIN terminal and COS terminal. EPS2 is
In accordance with the EPS control signal, the sub main signal is rotated in phase and output to HYB6 through HYB4 # 1.

【0050】HYB6は、メイン主信号と位相回転され
たサブ主信号とを合成する。合成された主信号は、図示
しないAGCアンプによりAGC制御されてから、図2
中の復調盤56に出力する。このとき、図示しないAG
Cアンプは、合成主信号の振幅が閾値以下のとき、アラ
ームを出力する。
The HYB 6 synthesizes the main main signal and the sub-main signal whose phase has been rotated. The combined main signal is subjected to AGC control by an AGC amplifier (not shown),
Output to the middle demodulation board 56. At this time, AG (not shown)
The C amplifier outputs an alarm when the amplitude of the combined main signal is equal to or smaller than the threshold.

【0051】一方、メイン側アンプ70#0及びサブ側
アンプ70#1は、ゲイン固定でメイン主信号及びサブ
主信号を増幅する。メイン側検波器72#0及びサブ側
検波器72#1は、メイン側アンプ70#0及びサブ側
アンプ70#1より増幅されたメイン主信号及びサブ主
信号の包絡検波をして、振幅を出力する。メイン側比較
器74#0及びサブ側比較器74#1は、メイン主信号
及びサブ主信号の振幅と基準電圧を比較して、振幅≧基
準電圧ならば、’0’を出力し、振幅<基準電圧なら
ば、’1’を出力する。
On the other hand, the main amplifier 70 # 0 and the sub amplifier 70 # 1 amplify the main main signal and the sub main signal with a fixed gain. The main-side detector 72 # 0 and the sub-side detector 72 # 1 perform envelope detection of the main main signal and the sub-main signal amplified by the main-side amplifier 70 # 0 and the sub-side amplifier 70 # 1, and adjust the amplitude. Output. The main-side comparator 74 # 0 and the sub-side comparator 74 # 1 compare the amplitude of the main main signal and the sub-main signal with the reference voltage, and output “0” if amplitude ≧ reference voltage, and output amplitude < If it is a reference voltage, '1' is output.

【0052】回線・機器異常検出回路76は、メイン側
比較器74#0、サブ側比較器74#1及びウィンドウ
コンパレータ12の出力ビットの論理レベルより、図4
に示した真理値に従って、回線異常であれば、回線異常
検出ビット=’1’、回線正常であれば、回線異常検出
ビット=’0’、機器異常であれば、機器異常検出ビッ
ト=’1’、機器異常検出ビット=’0’を出力する。
The line / equipment abnormality detection circuit 76 detects the logical level of the output bit of the main comparator 74 # 0, the sub comparator 74 # 1, and the window comparator 12 as shown in FIG.
According to the truth values shown in (1), if the line is abnormal, the line abnormality detection bit = '1', if the line is normal, the line abnormality detection bit = '0', and if the device is abnormal, the device abnormality detection bit = '1'', The device abnormality detection bit =' 0 'is output.

【0053】回線異常出力用LED78は、回線異常検
出ビット=’1’ならば、点灯し、回線異常検出ビット
=’0’ならば、消灯する。機器異常出力用LED80
は、機器異常検出ビット=’1’ならば、点灯し、機器
異常検出ビット=’0’ならば、消灯する。保守者等
は、回線異常出力用LED78が点灯していれば、受信
盤51等の回線系の点検を行って、ユニットの交換など
をする。また、機器異常出力用LED80が点灯してい
れば、SD COMB盤54のユニット交換等をする。
The line abnormality output LED 78 is turned on when the line abnormality detection bit is "1", and is turned off when the line abnormality detection bit is "0". LED for device error output 80
Turns on when the device abnormality detection bit = '1', and turns off when the device abnormality detection bit = '0'. If the line abnormality output LED 78 is lit, the maintenance person or the like checks the line system such as the receiver 51 and replaces the unit. If the device abnormality output LED 80 is lit, the unit of the SD COMB panel 54 is replaced.

【0054】これにより、保守者等に対して、機器異常
や回線異常を通知することができる。また、EPS2の
針メータがバタバタ動いていても、機器異常を示さない
ので、第三者が機器異常であるとの誤解を防止すること
ができる。更に、メイン及びサブ側の回線が正常にもか
かかわらず、SD COMB盤54が故障して逆位相で
信号合成して合成信号の無しのアラームが出力された場
合は、機器異常であることが分かる。尚、合成信号の有
無を示す信号も回線・機器異常検出回路76に入力し
て、メイン及びサブ主信号が共に信号有り且つ合成信号
が信号無しの場合は、機器異常検出ビットを’1’にし
ても良い。
As a result, a maintenance person or the like can be notified of a device abnormality or a line abnormality. Further, even if the needle meter of the EPS 2 flaps, it does not indicate a device abnormality, so that it is possible to prevent a third party from misunderstanding that the device is abnormal. Further, if the SD COMB board 54 fails and the signal is synthesized in the opposite phase and an alarm indicating that there is no synthesized signal is output even though the main and sub-side circuits are normal, the device may be abnormal. I understand. A signal indicating the presence / absence of a combined signal is also input to the line / device abnormality detection circuit 76. If both the main and sub main signals have a signal and the combined signal has no signal, the device abnormality detection bit is set to “1”. May be.

【0055】第2実施形態 図6は、本発明の第2実施形態によるSD COMB盤
の構成図であり、図3中の構成要素と実質的に同一の構
成には同一の符号を付している。図6のSDCOMB盤
81が図3のSD COMB盤54と異なる点は、メイ
ン主信号断出力用LED82#0及びサブ主信号断出力
用LED82#0を設けて、メイン主信号断及びサブ主
信号断を通知するようにしたことである。
Second Embodiment FIG. 6 is a block diagram of an SD COMB board according to a second embodiment of the present invention. Components that are substantially the same as the components in FIG. I have. 6 is different from the SD COMB panel 54 of FIG. 3 in that a main main signal disconnection output LED 82 # 0 and a sub main signal disconnection output LED 82 # 0 are provided so that the main main signal disconnection and the sub main signal This is to notify the disconnection.

【0056】図7は、図6のSD COMB盤81の斜
視図である。メイン主信号断出力用LED82#0及び
サブ主信号断出力用LED82#1は、回線異常出力用
LED78及び機器異常出力用LED80と共にSD
COMB盤81の外側表面に取り付けられている。
FIG. 7 is a perspective view of the SD COMB board 81 of FIG. The main main signal disconnection output LED 82 # 0 and the sub main signal disconnection output LED 82 # 1 are connected to the line abnormality output LED 78 and the device abnormality output LED 80 along with the SD.
It is attached to the outer surface of the COMB board 81.

【0057】メイン主信号断出力用LED74#0及び
サブ主信号断出力用LED74#1は、メイン側比較器
74#0及びサブ側比較器74#1の出力信号であるメ
イン主信号断ビット及びサブ主信号断ビットがそれぞ
れ’1’のとき、点灯し、メイン主信号断ビット及びサ
ブ主信号断ビットがそれぞれ’0’のとき、消灯する。
これにより、回線異常のとき、メイン主信号断、サブ主
信号断のいずれであるか判明するので、より迅速に対処
することができる。
The main main signal disconnection output LED 74 # 0 and the sub main signal disconnection output LED 74 # 1 include a main main signal disconnection bit which is an output signal of the main side comparator 74 # 0 and the sub side comparator 74 # 1. Lights when the sub main signal disconnection bit is “1”, and turns off when the main main signal disconnection bit and the sub main signal disconnection bit are “0”.
This makes it possible to determine whether the main main signal has been lost or the sub main signal has been lost in the case of a line abnormality, so that it is possible to deal with the problem more quickly.

【0058】[0058]

【発明の効果】以上説明したように、本発明によれば、
回線異常又は機器異常を通知することができるので、よ
り正確に対処することができる。
As described above, according to the present invention,
Since a line abnormality or a device abnormality can be notified, it is possible to deal with the problem more accurately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図2】本発明の多重無線装置の実施形態図である。FIG. 2 is an embodiment diagram of a multiplex radio apparatus of the present invention.

【図3】本発明の第1実施形態によるSD COMB盤
の構成図である。
FIG. 3 is a configuration diagram of an SD COMB board according to the first embodiment of the present invention.

【図4】図3中の回線・機器異常検出回路の真理値を示
す図である。
FIG. 4 is a diagram showing truth values of the line / device abnormality detection circuit in FIG. 3;

【図5】図3のSD COMB盤の斜視図である。FIG. 5 is a perspective view of the SD COMB board of FIG. 3;

【図6】本発明の第2実施形態によるSD COMB盤
の構成図である。
FIG. 6 is a configuration diagram of an SD COMB board according to a second embodiment of the present invention.

【図7】図6のSD COMB盤の斜視図である。FIG. 7 is a perspective view of the SD COMB board of FIG. 6;

【図8】従来のSD COMB盤の構成図である。FIG. 8 is a configuration diagram of a conventional SD COMB board.

【図9】位相比較結果電圧とEPSの位相制御の関係を
示す図である。
FIG. 9 is a diagram illustrating a relationship between a phase comparison result voltage and EPS phase control.

【図10】図8中のEPS位相モニタの斜視図である。FIG. 10 is a perspective view of the EPS phase monitor in FIG. 8;

【符号の説明】[Explanation of symbols]

24#0 第1信号分配器 24#1 第2信号分配器 26 移相器 28#0 第1AGCアンプ 28#1 第2AGCアンプ 30 位相比較用ミキサ 32 制御回路 34 信号合成器 36#0 第1検出回路 36#1 第2検出回路 38 第3検出回路 40 警報手段 24 # 0 first signal distributor 24 # 1 second signal distributor 26 phase shifter 28 # 0 first AGC amplifier 28 # 1 second AGC amplifier 30 phase comparison mixer 32 control circuit 34 signal synthesizer 36 # 0 first detection Circuit 36 # 1 Second detection circuit 38 Third detection circuit 40 Alarm means

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 真吾 宮城県仙台市青葉区一番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 早坂 巧一 宮城県仙台市青葉区一番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式 会社内 Fターム(参考) 5K059 CC03 DD35 DD41 EE02 5K061 AA10 CC02 CC05 CC25 CC45 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shingo Sakamoto 1-2-2, Ichibancho, Aoba-ku, Sendai, Miyagi Prefecture Inside Fujitsu Tohoku Digital Technology Co., Ltd. (72) Inventor Koichi Hayasaka Aoba, Sendai, Miyagi 1-25-2, Ichibancho, Ward Fujitsu Tohoku Digital Technology Co., Ltd. F-term (reference) 5K059 CC03 DD35 DD41 EE02 5K061 AA10 CC02 CC05 CC25 CC45

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力される第1信号を第2及び第3信号
に分岐する第1信号分配器と、 制御信号に基いて入力される第4信号の位相を調整して
第5信号を出力する移相器と、 前記第5信号を第6及び第7信号に分岐する第2信号分
配器と、 前記第2信号を入力して、振幅一定となるよう利得制御
して第8信号を出力する第1AGCアンプと、 前記第6信号を入力して、振幅一定となるよう利得制御
して第9信号を出力する第2AGCアンプと、 前記第8及び第9信号を乗算して、前記第8信号と前記
第9信号の位相差を示す位相比較結果信号を出力する位
相比較用ミキサと、 前記位相比較結果信号に従って、前記第4信号の位相を
進ませる、前記第4信号の位相を遅らせる及び前記第4
信号の位相を回転させないのいずれであるかを判別し
て、前記制御信号を出力する制御回路と、 前記第3信号と前記第7信号を合成して合成信号を出力
する信号合成器と、 前記第1信号の有無を示す第1検出信号を出力する第1
検出回路と、 前記第4信号の有無を示す第2検出信号を出力する第2
検出回路と、 前記位相比較結果信号、前記第1検出信号及び前記第2
検出信号に基いて、機器異常及び入力信号異常を検出す
る第3検出回路と、 前記第3検出回路の検出結果に基いて、前記機器異常又
は前記入力信号異常を表示する警報手段と、 を具備したことを特徴とするスペースダイバシティ同相
合成盤。
A first signal distributor for dividing an input first signal into a second signal and a third signal; adjusting a phase of an input fourth signal based on a control signal to output a fifth signal; A second signal splitter that splits the fifth signal into sixth and seventh signals, and outputs the eighth signal by inputting the second signal and controlling the gain so that the amplitude becomes constant. A second AGC amplifier that inputs the sixth signal, controls the gain so that the amplitude becomes constant, and outputs a ninth signal, and multiplies the eighth and ninth signals to generate the eighth signal. A phase comparison mixer that outputs a phase comparison result signal indicating a phase difference between the signal and the ninth signal; a phase advancer for the fourth signal according to the phase comparison result signal; a delay for the phase of the fourth signal; The fourth
A control circuit that outputs the control signal by determining whether to rotate the phase of the signal or not, a signal combiner that combines the third signal and the seventh signal and outputs a combined signal, A first signal for outputting a first detection signal indicating the presence or absence of the first signal;
A detection circuit, and a second output circuit that outputs a second detection signal indicating the presence or absence of the fourth signal.
A detection circuit, the phase comparison result signal, the first detection signal, and the second
A third detection circuit that detects a device abnormality and an input signal abnormality based on a detection signal; and an alarm unit that displays the device abnormality or the input signal abnormality based on a detection result of the third detection circuit. Space Diversity In-Phase Synthesis Board
【請求項2】 前記第3検出回路は、前記第1検出信号
及び前記第2検出信号の少なくともいずれか一方が信号
無しを示し且つ前記位相比較結果信号が前記第8及び第
9信号の少なくとも一方の信号が無しのときに出力され
る信号レベルでなければ、前記機器異常であると判定す
ることを特徴とする請求項1記載のスペースダイバシテ
ィ同相合成盤。
2. The third detection circuit, wherein at least one of the first detection signal and the second detection signal indicates that there is no signal, and the phase comparison result signal is at least one of the eighth and ninth signals. 2. The space diversity in-phase composite board according to claim 1, wherein the apparatus is determined to be abnormal if the signal level is not a signal output when no signal is present.
【請求項3】 前記第3検出回路は、前記第1検出信号
及び前記第2検出信号の少なくともいずれか一方が信号
無しを示すとき、前記入力信号異常であると判定するこ
とを特徴とする請求項1記載のスペースダイバシティ同
相合成盤。
3. The third detection circuit determines that the input signal is abnormal when at least one of the first detection signal and the second detection signal indicates no signal. Item 3. A space diversity in-phase composite board according to item 1.
【請求項4】 前記第1検出信号及び前記第2検出信号
が信号有りを示し且つ前記合成信号が信号無しのとき、
機器異常であると判定する第4検出回路を更に具備した
ことを特徴とする請求項1記載のスペースダイバシティ
同相合成盤。
4. When the first detection signal and the second detection signal indicate that a signal is present and the composite signal is absent,
The space diversity in-phase composite board according to claim 1, further comprising a fourth detection circuit that determines that the apparatus is abnormal.
JP25563399A 1999-09-09 1999-09-09 Space diversity in-phase synthesizing board Withdrawn JP2001086047A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25563399A JP2001086047A (en) 1999-09-09 1999-09-09 Space diversity in-phase synthesizing board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25563399A JP2001086047A (en) 1999-09-09 1999-09-09 Space diversity in-phase synthesizing board

Publications (1)

Publication Number Publication Date
JP2001086047A true JP2001086047A (en) 2001-03-30

Family

ID=17281470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25563399A Withdrawn JP2001086047A (en) 1999-09-09 1999-09-09 Space diversity in-phase synthesizing board

Country Status (1)

Country Link
JP (1) JP2001086047A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118800A1 (en) * 2014-02-05 2015-08-13 日本電気株式会社 Monitoring device, radio communication system, failure prediction method and non-temporary computer-readable medium in which a program is stored
US9967764B2 (en) 2014-02-05 2018-05-08 Nec Corporation Monitoring apparatus, wireless communication system, failure-cause distinguishing method, and non-transitory computer readable medium storing program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118800A1 (en) * 2014-02-05 2015-08-13 日本電気株式会社 Monitoring device, radio communication system, failure prediction method and non-temporary computer-readable medium in which a program is stored
US9900791B2 (en) 2014-02-05 2018-02-20 Nec Corporation Monitoring device, radio communication system, failure prediction method and non-temporary computer-readable medium in which a program is stored
US9967764B2 (en) 2014-02-05 2018-05-08 Nec Corporation Monitoring apparatus, wireless communication system, failure-cause distinguishing method, and non-transitory computer readable medium storing program

Similar Documents

Publication Publication Date Title
JP2001267988A (en) Antenna diversity device having phase control sum of antenna signal
JP2006254112A (en) Radio communications system, transmitting device, receiving device, and radio communication method
JPH10135865A (en) Communication equipment
US4593413A (en) Space-diversity receiving system
JP2001086047A (en) Space diversity in-phase synthesizing board
US8655261B2 (en) RF redirection module and system incorporating the RF redirection module
WO1995012927A1 (en) A method for transmitting radio signals, and a tdma transceiver
JP2919461B1 (en) Communication device
JP3396350B2 (en) Diversity device for FM multiplex broadcasting receiver
JP3043655B2 (en) Diversity method
JPS61101134A (en) Diversity reception method
JP3254606B2 (en) Intermediate frequency synthesis type space diversity reception system
JPH09307491A (en) Diversity receiving circuit
JP2879859B2 (en) Multiplexed wireless device using hot standby communication method
JP2843033B2 (en) Digital communication system
JPH10107658A (en) Squelch system of common mode synthetic space diversity
JP3422113B2 (en) Tracking receiver
JP3002138U (en) Multi-path countermeasure radio equipment
JP3231819B2 (en) Antenna switching method
JPS6387834A (en) Synchronizing holding device for receiver for spread spectrum communication
JPH04357721A (en) Space diversity in-phase synthesizing system
JP2001144675A (en) Radio receiver
JP2787905B2 (en) Transmission power control method
JPH10303793A (en) Diversity receiver
JPH07162332A (en) Hot stand-by transmitter-receiver

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205