JP2001078182A - Image transmitter and image transmission method - Google Patents
Image transmitter and image transmission methodInfo
- Publication number
- JP2001078182A JP2001078182A JP24840199A JP24840199A JP2001078182A JP 2001078182 A JP2001078182 A JP 2001078182A JP 24840199 A JP24840199 A JP 24840199A JP 24840199 A JP24840199 A JP 24840199A JP 2001078182 A JP2001078182 A JP 2001078182A
- Authority
- JP
- Japan
- Prior art keywords
- data
- picture
- moving image
- ethernet
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、動画像などの連続
するストリームデータを、イーサネットやFast Etherne
tなどのネットワークを介してリアルタイム伝送を行う
画像伝送装置及び画像伝送方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for converting continuous stream data such as moving images into Ethernet or Fast Ethernet.
TECHNICAL FIELD The present invention relates to an image transmission device and an image transmission method for performing real-time transmission via a network such as a network device.
【0002】[0002]
【従来の技術】カメラで撮影した動画像などの連続する
ストリームデータを、イーサネットやFast Ethernetな
どのLANを使用してリアルタイムに伝送を行う従来の画
像伝送装置について以下に説明する。従来の画像伝送装
置1は、例えば図5に示すように、入力ビデオ信号をMP
EG1規格で圧縮するMPEG圧縮回路5と、このMPEG圧縮回
路5から圧縮データ(エレメンタリーストリーム)がデ
ータバス6を介して入力され、イーサネット(ネットワ
ーク)2に送出するためのイーサネット回路7とからな
る。このMPEG圧縮回路5は、主として、アナログ入力ビ
デオ信号をデジタル信号に変換するA/D変換器11、こ
のA/D変換器11から出力されるデジタルビデオ信号をM
PEG1規格で圧縮するMPEG1エンコーダLSI12と、このMP
EG1エンコーダLSI12で圧縮された動画像データを一時
蓄積するFIFOメモリ13と、MPEG圧縮回路5全体を制御
するCPU14と、CPU14を動作させるために使用するメ
モリであるDRAM15とで構成されている。また、イーサ
ネット2に送出された圧縮動画像データは、画像受信装
置3で受信され、MPEG1伸張されて表示モニタ4に出力
され、動画像が表示される。2. Description of the Related Art A conventional image transmission apparatus for transmitting continuous stream data such as moving images captured by a camera in real time using a LAN such as Ethernet or Fast Ethernet will be described below. A conventional image transmission apparatus 1 converts an input video signal into an MP as shown in FIG.
An MPEG compression circuit 5 for compressing data according to the EG1 standard, and an Ethernet circuit 7 for receiving compressed data (elementary stream) from the MPEG compression circuit 5 via a data bus 6 and transmitting the data to an Ethernet (network) 2. . The MPEG compression circuit 5 mainly includes an A / D converter 11 for converting an analog input video signal into a digital signal, and a digital video signal output from the A / D converter 11
An MPEG1 encoder LSI 12 that compresses according to the PEG1 standard,
It comprises a FIFO memory 13 for temporarily storing moving image data compressed by the EG1 encoder LSI 12, a CPU 14 for controlling the entire MPEG compression circuit 5, and a DRAM 15 which is a memory used for operating the CPU 14. The compressed moving image data transmitted to the Ethernet 2 is received by the image receiving device 3, decompressed by MPEG1, and output to the display monitor 4 to display the moving image.
【0003】このような構成の画像伝送装置1におい
て、入力されたビデオ信号は、A/D変換器11によるA/
D変換後、MPEG1エンコーダLSI12にて圧縮されてエレ
メンタリーストリームの形で出力される。これを一旦FI
FOメモリ13で保持し、CPU14の要求にしたがって順
次先入れ先出し方式で読み出していく。FIFOメモリ13
から読み出されたデータは、データバス6を介してイー
サネット回路7に送出され、ここで、イーサネット・IP
・TCPなどのヘッダ情報が付加された後、イーサネット
2上に送出される。In the image transmission apparatus 1 having such a configuration, an input video signal is converted into an A / D signal by an A / D converter 11.
After the D conversion, the data is compressed by the MPEG1 encoder LSI 12 and output in the form of an elementary stream. Once this is FI
The data is held in the FO memory 13 and read out sequentially in a first-in first-out manner in accordance with a request from the CPU 14. FIFO memory 13
Is sent to the Ethernet circuit 7 via the data bus 6, where the Ethernet / IP
After being added with header information such as TCP, the packet is transmitted over the Ethernet 2.
【0004】この画像伝送装置1から出力される動画像
データを、LANなどの複数のPCが接続されているネット
ワーク2を介して画像受信装置3に送信する場合、ネッ
トワーク2が混雑してトラフィックが多くなると、パケ
ットの衝突が発生してデータが失われることがある。こ
のため、画像受信装置3で受信したデータをデコードし
ても表示モニタ4で表示する画像が乱れてしまうという
問題点があった。When moving image data output from the image transmission apparatus 1 is transmitted to the image reception apparatus 3 via a network 2 to which a plurality of PCs such as a LAN are connected, the network 2 is congested and traffic is If the number of packets increases, data collision may occur and data may be lost. Therefore, there is a problem that the image displayed on the display monitor 4 is disturbed even when the data received by the image receiving device 3 is decoded.
【0005】そして、このような現象を軽減させるため
に、送信するデータ量を減らすことでパケットの衝突を
回避する方法が考えられている。一般的にデータ量を減
らすには、MPEG1の圧縮レートを下げたり、フレームを
間引いたりする方法がある。フレームを間引く方法の例
として、BピクチャやPピクチャを捨ててIピクチャのみ
を送信する方法が考えられるが、これを実現するために
は、画像伝送装置1において、MPEG1エンコーダLSI12
から出力されるエレメンタリーストリームのヘッダから
ピクチャ情報を検索し、ピクチャーコーディングタイプ
を判別する機能が必要となる。[0005] In order to reduce such a phenomenon, a method of avoiding packet collision by reducing the amount of data to be transmitted has been considered. Generally, to reduce the data amount, there are methods such as lowering the compression rate of MPEG1 or thinning out frames. As an example of a method of thinning out a frame, a method of discarding a B picture or a P picture and transmitting only an I picture can be considered. In order to realize this, in the image transmission apparatus 1, the MPEG1 encoder LSI 12
It is necessary to have a function of retrieving picture information from the header of the elementary stream output from the PC and determining the picture coding type.
【0006】このようなピクチャーコーディングタイプ
の判別(ヘッダ検索によるIBPピクチャの判別)をソフ
トウェアで処理する場合の画像伝送装置1の動作につい
て、図6に示すフローチャートと共に説明する。[0006] The operation of the image transmission apparatus 1 when such a picture coding type determination (determination of an IBP picture by header search) is processed by software will be described with reference to a flowchart shown in FIG.
【0007】図6(A)に示すMAINルーチンでは、まずM
PEG1エンコーダLSIの初期化を行い(ステップ21)、
次にFrame ISRからコールされたかをチェックし(ステ
ップ22)、コールがなければ(ステップ22→N)、
コールがあるまでループして待機する。ここで、Frame
ISRは、ハードウェア割り込みによりコールされるDRAM
15に記憶されているプログラムである。Frame ISRに
よってコールされると(ステップ22→Y)、Iピクチャ
のデータが保存されているIピクチャバッファからデー
タを読み出して、イーサネット、IP、TCPなどのヘッダ
を付加し(ステップ23)、パケットごとにイーサネッ
ト2に送出する(ステップ24)。以降、送出するデー
タが無くなるまで、ステップ22に戻り、ステップ22
〜24の処理を繰り返す。In the MAIN routine shown in FIG.
Initialize the PEG1 encoder LSI (step 21),
Next, it is checked whether it was called from the Frame ISR (step 22). If there is no call (step 22 → N),
Loop and wait until there is a call. Where Frame
ISR is DRAM called by hardware interrupt
15 is a program stored in the program. When called by the Frame ISR (step 22 → Y), the data is read from the I picture buffer in which the data of the I picture is stored, and a header such as Ethernet, IP, or TCP is added (step 23), and each packet is To the Ethernet 2 (step 24). Thereafter, the flow returns to step 22 until there is no more data to be transmitted,
To 24 are repeated.
【0008】ここで、ステップ22におけるハードウェ
ア割り込みの発生タイミングについて、図5及び図7を
参照しながら説明する。図7(A)に示すフレームパル
スは、MPEG1エンコーダLSI12で生成され、MPEG1エン
コーダLSI12から出力される圧縮データのフレーム期
間で、ハイとローが切り替わる信号である。そして、こ
のフレームパルスのエッジで、CPU14のハードウェア
割り込みを発生させ、CPU14上で動作するFrame ISRを
実行させる。Here, the timing of occurrence of a hardware interrupt in step 22 will be described with reference to FIGS. The frame pulse shown in FIG. 7A is a signal generated by the MPEG1 encoder LSI 12 and switched between high and low in the frame period of the compressed data output from the MPEG1 encoder LSI 12. Then, at the edge of the frame pulse, a hardware interrupt of the CPU 14 is generated, and the Frame ISR operating on the CPU 14 is executed.
【0009】また、Frame ISRの動作について、図6
(B)に示すフローチャートを参照しながら説明する。FIG. 6 shows the operation of the Frame ISR.
This will be described with reference to the flowchart shown in FIG.
【0010】まず、Frame ISRでは、はじめにFIFOメモ
リ13に保持されたエレメンタリーストリームを読み出
して、DRAM15上に位置するデータバッファAに書き込
む(ステップ31)。次に、データバッファAからデー
タを32ビット分読み出して(ステップ32)、この3
2ビットデータが100hex(ピクチャースタートコード:
Picture start code)であるかどうかを調べる(ステッ
プ33)。ここで、32ビットデータが100hexと一致し
ない場合には(ステップ33→N)、ステップ32に戻
り、データバッファAの次のアドレスに保持されている
32ビットデータを読み出す(ステップ32)。このよ
うにピクチャースタートコードが見つかるまで、ステッ
プ32,33の処理を繰り返すことになる。First, in the Frame ISR, the elementary stream held in the FIFO memory 13 is read out and written into the data buffer A located on the DRAM 15 (step 31). Next, 32 bits of data are read from the data buffer A (step 32).
2-bit data is 100 hex (picture start code:
Picture start code) is checked (step 33). If the 32-bit data does not match 100 hex (step 33 → N), the process returns to step 32 and reads the 32-bit data held at the next address of the data buffer A (step 32). The processes of steps 32 and 33 are repeated until a picture start code is found.
【0011】32ビットデータが100hexと一致した場合
には(ステップ33→Y)、これ以降のデータがピクチ
ャ領域であることを示すので、次の32ビットデータを
読み出して(ステップ34)、この32ビットデータの
中に含まれるI、B、Pピクチャの判別に用いる3ビット
のピクチャーコーディングタイプ(Picture coding typ
e)を抜き出す(ステップ35)。そして、ピクチャー
コーディングタイプが001bならば(ステップ36→
Y)、次に続くデータがIピクチャであることを示すの
で、この場合、データバッファAに保存したデータをIピ
クチャのみを保存する専用バッファ( Iピクチャバッフ
ァ:DRAM15上に位置する)に書き込む(ステップ3
7)。If the 32-bit data matches 100 hex (step 33 → Y), it indicates that the data thereafter is a picture area, so the next 32-bit data is read out (step 34) and 3 bit Picture coding type (Picture coding typ) used for discrimination of I, B and P pictures contained in the bit data
e) is extracted (step 35). If the picture coding type is 001b (step 36 →
Y), indicating that the next data is an I picture, in this case, the data stored in the data buffer A is written to a dedicated buffer (I picture buffer: located on the DRAM 15) for storing only the I picture ( Step 3
7).
【0012】ここで、ピクチャーコーディングタイプが
010bの場合は(ステップ36→N→ステップ38→Y)、
次に続くデータがPピクチャとなるので、データバッフ
ァAの内容をIピクチャバッファにコピーしない。同様
に、ピクチャーコーディングタイプが011bの場合は(ス
テップ36→N→ステップ38→N→ステップ39→
Y)、次に続くデータがBピクチャとなるので、Iピクチ
ャバッファにコピーしない。このようにして、Iピクチ
ャのみをIピクチャバッファに保存する。その後、MAIN
ルーチンをコールして(ステップ40)、割り込み処理
を終了する。Here, the picture coding type is
In the case of 010b (step 36 → N → step 38 → Y),
Since the next data is a P picture, the contents of the data buffer A are not copied to the I picture buffer. Similarly, when the picture coding type is 011b (step 36 → N → step 38 → N → step 39 →
Y), since the next data becomes a B picture, it is not copied to the I picture buffer. In this way, only the I picture is stored in the I picture buffer. Then, MAIN
The routine is called (step 40), and the interrupt processing ends.
【0013】従来では、このような処理を行うことによ
り、Iピクチャのみで構成するデータを送信することが
できた。しかしながら、エレメンタリーストリームに含
まれるヘッダを検索してピクチャの判別を行う場合は、
ピクチャーコーディングタイプが見つかるまでデータの
読み出しを行う必要があり、最悪の場合、次のハードウ
ェア割り込みの発生までに現在のFrame ISRの処理が終
了しないことが発生して、FIFOメモリ13に保持されて
いるデータが上書きされて読み出すべきデータが無くな
ってしまう恐れがあった。この場合には、Iピクチャで
あっても送信されないデータが出てくるので、画像受信
装置3の表示モニタ4で表示する画像が乱れたり、途切
れたりする現象が生じていた。Conventionally, by performing such processing, data composed of only I pictures could be transmitted. However, when determining the picture by searching the header included in the elementary stream,
It is necessary to read data until a picture coding type is found. In the worst case, the processing of the current Frame ISR does not end until the next hardware interrupt occurs, and the data is stored in the FIFO memory 13. There is a risk that the data to be read will be overwritten and the data to be read will be lost. In this case, since data that is not transmitted even if it is an I-picture appears, the image displayed on the display monitor 4 of the image receiving device 3 is disturbed or interrupted.
【0014】[0014]
【発明が解決しようとする課題】上記従来例で説明した
画像伝送装置では、CPU14において、複数のアプリケ
ーション(MPEGエンコーダLSIからMPEGデータを取り出
すアプリケーション、イーサネットおよびTCP/IPヘッダ
を付加するアプリケーション、受信装置からコントロー
ルコマンドを受け取るアプリケーションなど)を並列に
実行する必要があり、CPU14にかかる負担は大きいも
のとなる。さらに、上記したようなヘッダ検索に時間を
要すると、CPU14の負担はますます大きくなり、高画
質を得るためにビットレートを上げると、処理が間に合
わなくなるという問題点も発生する。In the image transmission apparatus described in the above conventional example, a plurality of applications (an application for extracting MPEG data from an MPEG encoder LSI, an application for adding an Ethernet and TCP / IP header, a receiving apparatus) Applications that receive control commands from the CPU 14) must be executed in parallel, and the load on the CPU 14 becomes large. Further, if it takes time to search the header as described above, the load on the CPU 14 is further increased, and if the bit rate is increased to obtain high image quality, there is a problem that the processing cannot be performed in time.
【0015】また、ヘッダ検索には、データをある程度
バッファリングすることが必要となるため、入力データ
(撮影した動画像)に対する送信データの遅れがその分
だけ大きくなり、リアルタイム性が損なわれる要因とな
る。In addition, since the header search requires buffering of the data to some extent, the delay of the transmission data with respect to the input data (captured moving image) increases by that much, which causes the real-time property to be impaired. Become.
【0016】そこで本発明は、MPEG1で圧縮した画像デ
ータをイーサネットなどのネットワークを介して伝送す
る画像伝送装置において、ネットワークパケットの衝突
で起こる受信画像の乱れを抑えるために、特定種類のピ
クチャのみを送信する手段を有し、この手段に用いるIB
Pピクチャの判別(フレームの種類の判別)を、ストリ
ームのヘッダを検索せずに初期設定情報による簡便な判
別方法で実現することにより、CPUの負荷を軽減させ、
高ビットレートにも対応させることを目的とする。Accordingly, the present invention provides an image transmission apparatus for transmitting image data compressed by MPEG1 via a network such as Ethernet in order to suppress a disturbance of a received image caused by a collision of network packets, in order to suppress only a specific type of picture. IB with means for transmitting, used for this means
P-picture discrimination (frame type discrimination) is realized by a simple discrimination method based on the initial setting information without searching the stream header, thereby reducing the load on the CPU.
The purpose is to support high bit rates.
【0017】[0017]
【課題を解決するための手段】上記目的を達成するため
の手段として、画像受信装置で動画像の再生を行うため
に、動画像データを含む情報データをネットワークを介
して送信する画像伝送装置であって、前記動画像データ
を圧縮符号化する符号化手段と、この圧縮された動画像
データを前記ネットワークに送出する送出手段とを有
し、前記符号化手段が複数種類のフレームをあらかじめ
決められた順番で出力すると共に、前記符号化手段より
出力される前記動画像データのフレーム数をカウントす
ることにより、前記符号化手段より出力される前記動画
像データのフレームの種類を判別して、前記ネットワー
クが混雑している場合に、前記圧縮された動画像データ
の特定種類のフレームを間引いて送出するようにしたこ
とを特徴とする画像伝送装置を提供しようとするもので
ある。As a means for achieving the above object, there is provided an image transmitting apparatus for transmitting information data including moving image data via a network in order to reproduce a moving image in the image receiving apparatus. And encoding means for compressing and encoding the moving image data, and transmitting means for transmitting the compressed moving image data to the network, wherein the encoding means determines a plurality of types of frames in advance. Output in the same order, and counting the number of frames of the moving image data output from the encoding means, to determine the type of frame of the moving image data output from the encoding means, An image characterized in that when a network is congested, frames of a specific type of the compressed moving image data are thinned out and transmitted. It is intended to provide a feeding apparatus.
【0018】また、画像受信装置で動画像の再生を行う
ために、動画像データを含む情報データをネットワーク
を介して送信する画像伝送方法であって、前記動画像デ
ータを圧縮符号化し、この圧縮された動画像データを前
記ネットワークに送出する際に、複数種類のフレームを
あらかじめ決められた順番で符号化して出力すると共
に、符号化出力される前記動画像データのフレーム数を
カウントすることにより、符号化出力される前記動画像
データのフレームの種類を判別して、前記ネットワーク
が混雑している場合に、前記圧縮された動画像データの
特定種類のフレームを間引いて送出するようにしたこと
を特徴とする画像伝送方法を提供しようとするものであ
る。An image transmission method for transmitting information data including moving image data via a network in order to reproduce the moving image in the image receiving apparatus, the method comprising compression encoding the moving image data, When transmitting the moving image data to the network, while encoding and outputting a plurality of types of frames in a predetermined order and counting the number of frames of the moving image data to be encoded and output, The frame type of the moving image data to be encoded and output is determined, and when the network is congested, frames of a specific type of the compressed moving image data are thinned out and transmitted. It is an object of the present invention to provide a characteristic image transmission method.
【0019】[0019]
【発明の実施の形態】まず、本発明の画像伝送装置の一
実施の形態の概略構成について、図1に示すネットワー
ク画像伝送システム例を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a schematic configuration of an embodiment of an image transmission apparatus according to the present invention will be described with reference to an example of a network image transmission system shown in FIG.
【0020】図1において、画像伝送装置1は、入力ビ
デオ信号をMPEG1規格で圧縮するMPEG圧縮回路(符号化
手段)5と、このMPEG圧縮回路5から圧縮データ(エレ
メンタリーストリーム)がデータバス6を介して入力さ
れ、イーサネット(ネットワーク)2に送出するための
イーサネット回路(送出手段)7とからなる。このMPEG
圧縮回路5は、主として、アナログ入力ビデオ信号をデ
ジタル信号に変換するA/D変換器11、このA/D変換器1
1から出力されるデジタルビデオ信号をMPEG1規格で圧
縮するMPEG1エンコーダLSI12と、このMPEG1エンコー
ダLSI12で圧縮された動画像データを一時蓄積するFIF
Oメモリ13と、MPEG圧縮回路5全体を制御するCPU14
と、CPU14を動作させるために使用するメモリであるD
RAM15とで構成され、さらに、ソフトウエア的にフレ
ームパルスをカウントするフレームカウンタ16がDRAM
15内に確保されている。また、イーサネット2に送出
された圧縮動画像データは、画像受信装置3で受信さ
れ、MPEG1伸張されて表示モニタ4に出力され、動画像
が表示される。In FIG. 1, an image transmission apparatus 1 includes an MPEG compression circuit (encoding means) 5 for compressing an input video signal according to the MPEG1 standard, and a compressed data (elementary stream) transmitted from the MPEG compression circuit 5 to a data bus 6. And an Ethernet circuit (transmission means) 7 for transmission to the Ethernet (network) 2. This MPEG
The compression circuit 5 mainly includes an A / D converter 11 for converting an analog input video signal into a digital signal, and the A / D converter 1
An MPEG1 encoder LSI 12 for compressing the digital video signal output from the MPEG1 encoder according to the MPEG1 standard, and an FIF for temporarily storing moving image data compressed by the MPEG1 encoder LSI12
O memory 13 and CPU 14 for controlling the entire MPEG compression circuit 5
And D which is a memory used to operate the CPU 14
And a frame counter 16 for counting frame pulses by software.
15. The compressed moving image data transmitted to the Ethernet 2 is received by the image receiving device 3, decompressed by MPEG1, and output to the display monitor 4 to display the moving image.
【0021】このような構成の画像伝送装置1におい
て、入力されたビデオ信号は、A/D変換器11によるA/
D変換後、MPEG1エンコーダLSI12にて圧縮されてエレ
メンタリーストリームの形で出力される。このとき、FI
FOメモリ13に書き込むデータのバイト数をMPEG1エン
コーダLSI12の内部レジスタ(FIFO Dataレジスタ)1
2aに書き込んでいる。これを一旦FIFOメモリ13で保
持し、CPU14の要求にしたがって順次先入れ先出し方
式で読み出していく。なお、MPEG1エンコーダLSI12で
は、エレメンタリーストリームの出力と同時にFIFOメモ
リ13に書き込むデータのバイト数をMPEG1エンコーダL
SI12の内部レジスタ(FIFO Dataレジスタ)12aに書
き込んでいる。FIFOメモリ13から読み出されたデータ
は、データバス6を介してイーサネット回路7に送出さ
れ、ここで、イーサネット・IP・TCPなどのヘッダ情報
が付加された後、イーサネット2上に送出される。In the image transmission apparatus 1 having such a configuration, an input video signal is converted into an A / D signal by the A / D converter 11.
After the D conversion, the data is compressed by the MPEG1 encoder LSI 12 and output in the form of an elementary stream. At this time, FI
The number of bytes of data to be written to the FO memory 13 is stored in the internal register (FIFO Data register) 1 of the MPEG1 encoder LSI 12.
Writing in 2a. This is temporarily stored in the FIFO memory 13 and is sequentially read out on a first-in first-out basis in accordance with a request from the CPU 14. Note that the MPEG1 encoder LSI 12 determines the number of bytes of data to be written to the FIFO memory 13 simultaneously with the output of the elementary stream.
The data is written in the internal register (FIFO Data register) 12a of the SI 12. The data read from the FIFO memory 13 is sent to the Ethernet circuit 7 via the data bus 6, where the header information such as Ethernet / IP / TCP is added, and then sent to the Ethernet 2.
【0022】ここで、第1の実施の形態として、Iピクチ
ャのみを伝送する場合について、図面と共に説明する。
この場合のソフトウェアの構成は、図2のフローチャー
トに示すようにMPEG1エンコーダLSIの初期化やイーサネ
ットにデータを送出するためのMAINルーチン(同図
(A))と、ハードウェア割り込みルーチン(Frame IS
R)(同図(B))とからなる。以下、これらのプログラ
ムの動作を図2のフローチャートにしたがって説明す
る。Here, as a first embodiment, a case where only an I picture is transmitted will be described with reference to the drawings.
In this case, the software configuration includes a MAIN routine for initializing the MPEG1 encoder LSI and sending data to the Ethernet (FIG. 2A) and a hardware interrupt routine (Frame IS) as shown in the flowchart of FIG.
R) ((B) in the figure). Hereinafter, the operation of these programs will be described with reference to the flowchart of FIG.
【0023】図2(A)に示すMainルーチンにおいて、
はじめにMPEG1エンコーダLSI12の初期化を行う。ここ
ではMPEG1エンコーダLSI12に対して、マイクロコード
をロードし、必要なパラメータの設定を行うことにな
る。パラメータには、ビットレートや画面サイズ、Iピ
クチャの間隔(I-picture distance)、Bピクチャ挿入
数(B-picture number)などが含まれる。ここでは、I
ピクチャ間隔を9、Bピクチャ挿入数を2に設定するも
のとして話を進める(ステップ51)。次に、後述する
フレームカウンタ16を0にする(ステップ52)。In the Main routine shown in FIG.
First, the MPEG1 encoder LSI 12 is initialized. Here, microcode is loaded into the MPEG1 encoder LSI 12, and necessary parameters are set. The parameters include bit rate, screen size, I-picture distance (I-picture distance), B-picture insertion number (B-picture number), and the like. Where I
The discussion proceeds assuming that the picture interval is set to 9 and the number of inserted B pictures is set to 2 (step 51). Next, a frame counter 16 described later is set to 0 (step 52).
【0024】さらに、MPEG1エンコーダLSI12に対して
エンコード開始の命令を出す(ステップ53)。MPEG1
エンコーダLSI12におけるエンコード(符号化)がス
タートするとMPEG1エンコーダLSI12から圧縮されたデ
ータ(エレメンタリーストリーム)が出力され、FIFOメ
モリ13に一旦保持される。エレメンタリーストリーム
のピクチャ構成は、ステップ51で行ったパラメータ設
定通りであり、この場合には例えば、I,B,B,P,B,B,P,B,
B,I B,B,P,B,B,P,B,B,I…というように、Iピクチャの間
隔が9フレーム、Bピクチャ数が2フレームで出力され
る。そして、FrameISRからコールされたかをチェックし
(ステップ54)、コールがなければ(ステップ54→
N)、コールがあるまでループして待機する。ここで、F
rame ISRは、ハードウェア割り込みによりコールされる
DRAM15に記憶されているプログラムである。Frame IS
Rによってコールされると(ステップ54→Y)、Iピク
チャのデータが保存されているIピクチャバッファから
データを読み出して、イーサネット、IP、TCPなどのヘ
ッダを付加し(ステップ55)、パケットごとにイーサ
ネット2に送出する(ステップ56)。以降、送出する
データが無くなるまで、ステップ54に戻り、ステップ
54〜56の処理を繰り返す。Further, a command to start encoding is issued to the MPEG1 encoder LSI 12 (step 53). MPEG1
When encoding (encoding) in the encoder LSI 12 starts, compressed data (elementary stream) is output from the MPEG1 encoder LSI 12 and temporarily stored in the FIFO memory 13. The picture configuration of the elementary stream is as set in the parameters set in step 51. In this case, for example, I, B, B, P, B, B, P, B,
As shown in B, IB, B, P, B, B, P, B, B, I..., The interval between I pictures is 9 frames, and the number of B pictures is 2 frames. Then, it is checked whether the call was made from FrameISR (step 54), and if there was no call (step 54 →
N), loop and wait until there is a call. Where F
rame ISR is called by hardware interrupt
This is a program stored in the DRAM 15. Frame IS
When called by R (step 54 → Y), the data is read from the I picture buffer in which the data of the I picture is stored, and a header such as Ethernet, IP, or TCP is added (step 55). The data is transmitted to the Ethernet 2 (step 56). Thereafter, the flow returns to step 54 and the processing of steps 54 to 56 is repeated until there is no more data to be sent.
【0025】次にFrame ISRについて説明する。Frame I
SRは、ハードウェア割り込みによりコールされるプログ
ラムであるので、図3に示すハードウェア割り込み発生
のタイミングにしたがってコールされる。図3におい
て、同図(A)に示すフレームパルスは、MPEG1エンコー
ダLSI12で生成され、MPEG1エンコーダLSI12から出
力される圧縮データのフレーム期間で、ハイとローが切
り替わる信号である。そして、このフレームパルスのエ
ッジで、CPU14のハードウェア割り込みを発生させ、C
PU14上で動作するFrame ISRが実行させる(同図
(C))。Next, the Frame ISR will be described. Frame I
Since SR is a program called by a hardware interrupt, it is called according to the timing of occurrence of a hardware interrupt shown in FIG. 3, the frame pulse shown in FIG. 3A is a signal generated by the MPEG1 encoder LSI 12 and switched between high and low in the frame period of the compressed data output from the MPEG1 encoder LSI 12. Then, at the edge of this frame pulse, a hardware interrupt of the CPU 14 is generated, and C
The frame ISR operating on the PU 14 is executed ((C) in the figure).
【0026】本実施例のFrame ISRでは、フレームパル
スのエッジつまりハードウェア割り込み発生時に、フレ
ーム数をカウントしてフレームカウンタ16の値をイン
クリメントしている。そして、図3(D)に示すよう
に、FIFOメモリ13から読み出されるデータのピクチャ
ーコーディングタイプ(フレームの種類)は、初期設定
のパラメータによりあらかじめ分かっているため、同図
(E)に示すフレームカウンタ16の値から送出するIピ
クチャのデータを容易に判断することができる(同図
(F))。In the frame ISR of this embodiment, the number of frames is counted and the value of the frame counter 16 is incremented at the edge of a frame pulse, that is, when a hardware interrupt occurs. Then, as shown in FIG. 3D, the picture coding type (frame type) of the data read from the FIFO memory 13 is known in advance by the parameters of the initial setting, so that the frame counter shown in FIG. It is possible to easily determine the data of the I picture to be transmitted from the value of 16 (FIG. 11F).
【0027】このFrame ISRの動作についてざらに図4
(B)に示すフローチャートを参照しながら説明する。The operation of the Frame ISR is roughly shown in FIG.
This will be described with reference to the flowchart shown in FIG.
【0028】まず、フレームカウンタ16の最大値(Co
unt max.)として、ステップ51で設定したIピクチャ
の間隔の値(=9)をセットする。これにより、フレー
ムカウンタ51は1から9までカウントアップ動作を行
い、次は1に戻るというループ形式のカウントアップ動
作を行う。実際のカウント動作は、図3のタイミングチ
ャートで説明したように、ハードウェア割り込みが発生
するごとにフレームカウンタ51のカウント値を更新す
ることになる。また、Iピクチャ がFIFOメモリ13から
読み出されるタイミングは、このカウント値が1の場合
であるので、I-picture positionとして、1をセットす
る(ステップ61)。First, the maximum value of the frame counter 16 (Co
unt max.), the value (= 9) of the interval between I pictures set in step 51 is set. As a result, the frame counter 51 performs a count-up operation from 1 to 9, and then returns to 1 to perform a loop-type count-up operation. As described in the timing chart of FIG. 3, the actual count operation updates the count value of the frame counter 51 every time a hardware interrupt occurs. Since the timing at which the I picture is read from the FIFO memory 13 is when the count value is 1, 1 is set as the I-picture position (step 61).
【0029】そして、ハードウェア割り込みが発生する
ごとに、フレームカウンタ16の値が最大値(=9)で
あるか否かを判断し(ステップ62)、最大値(=9)
である場合は(ステップ62→Y)、フレームカウンタ
16を1にセットし(ステップ63)、最大値(=9)
以外の場合は(ステップ62→N)、フレームカウンタ
16を1つだけカウントアップする(ステップ64)。
このとき、フレームカウンタ16の値がI-picture posi
tion(=1)と一致した場合には(ステップ65→
Y)、IピクチャがFIFOメモリ13に保持されているの
で、MPEG1エンコーダLSI12内にあるFIFO DATAレジス
タを読み出し、そのバイト数だけFIFOメモリ13からデ
ータを読み出して、DRAM15上にあるIピクチャバッフ
ァ(図示せず)に書き込む(ステップ66)。また、フ
レームカウンタ16の値がI-picture position(=1)
でない場合は(ステップ65→N)、FIFOメモリ13にB
もしくはPピクチャが保持されていることになるので、F
IFOメモリ13のリードアドレスを更新させるために読
み出し動作は行うが、DRAM15上にあるIピクチャバッ
ファには保存しない。そして、最後にMAINルーチンをコ
ールして、割り込み処理を終了する(ステップ67)。Then, every time a hardware interrupt occurs, it is determined whether or not the value of the frame counter 16 is the maximum value (= 9) (step 62), and the maximum value (= 9).
(Step 62 → Y), the frame counter 16 is set to 1 (step 63), and the maximum value (= 9)
Otherwise (step 62 → N), the frame counter 16 is incremented by one (step 64).
At this time, the value of the frame counter 16 is I-picture posi
If the value matches the option (= 1) (step 65 →
Y) Since the I picture is held in the FIFO memory 13, the FIFO data register in the MPEG1 encoder LSI 12 is read, the data is read from the FIFO memory 13 by the number of bytes, and the I picture buffer (FIG. (Not shown) (step 66). When the value of the frame counter 16 is I-picture position (= 1)
If not (step 65 → N), B is stored in the FIFO memory 13.
Or because a P picture is held,
A read operation is performed to update the read address of the IFO memory 13, but is not stored in an I picture buffer on the DRAM 15. Finally, the MAIN routine is called to terminate the interrupt processing (step 67).
【0030】なお、MPEG1エンコーダLSI12では、CPU
14の要求に応じてデータを取り出せるように、エンコ
ードしたデータを一旦FIFOメモリ13に保存するが、こ
の際、FIFOメモリ13に書き込むデータのバイト数をMP
EG1エンコーダLSI12の内部レジスタ(FIFO Dataレジ
スタ)12aに書き込んでいる。そして、CPU14は、こ
のFIFO Dataレジスタ12aの値を読み出すことで、FIFO
メモリ13に保持されているデータ量を知ることがで
き、このバイト数だけデータを読み出すことができる。The MPEG1 encoder LSI 12 has a CPU
The encoded data is temporarily stored in the FIFO memory 13 so that the data can be taken out in response to the request in step 14.
The data is written in the internal register (FIFO Data register) 12a of the EG1 encoder LSI 12. Then, the CPU 14 reads the value of the FIFO data register 12a, thereby
The amount of data held in the memory 13 can be known, and data can be read by this number of bytes.
【0031】以上説明したように、この第1の実施の形
態は、従来のようにストリームのヘッダ検索を行うこと
なく、MPEG1エンコーダLSI12の初期設定を基にしたフ
レームカウント機能を用いてピクチャを判別しているた
め、CPU14にかかる負荷を大幅に軽減させることがで
きる。As described above, in the first embodiment, the picture is determined by using the frame count function based on the initial setting of the MPEG1 encoder LSI 12 without performing the header search of the stream unlike the related art. Therefore, the load on the CPU 14 can be greatly reduced.
【0032】そして、この第1の実施の形態ではこの方
法を利用して、Iピクチャのみを送信することにより、
データ量の削減を行っている。なお、上記例ではIピク
チャ間隔(I-picture distance)を9に設定したが、こ
れを12、15、18…と増やしていけば、時間当たり
のIピクチャ数を減らせるため、一枚当たりの画質を落
とさずに、さらにデータ量を減らすことができる。この
結果、動画再生時にコマ送り状態は目立つが、ネットワ
ーク上で起こるデータ衝突が改善されるため、画像受信
装置3における表示画像の乱れや再生画像の途切れを防
ぐことが可能となる。In the first embodiment, only I pictures are transmitted by using this method.
We are reducing the amount of data. In the above example, the I-picture distance (I-picture distance) is set to 9, but if it is increased to 12, 15, 18,..., The number of I-pictures per time can be reduced. The data amount can be further reduced without lowering the image quality. As a result, although the frame-feeding state is conspicuous at the time of reproducing the moving image, the data collision occurring on the network is improved.
【0033】次に、本発明の第2の実施の形態として、
IピクチャとPピクチャを送信する場合 について、図4
に示すフローチャートを参照しながら説明する。なお、
本実施の形態において、図4(A)に示すMainルーチン
での動作は、図2(A)を用いて説明した第1の実施の
形態と同様の動作であるため、図2(A)と同じ動作を
行う部分に同じステップ番号を付すことにより、その説
明を省略する。Next, as a second embodiment of the present invention,
FIG. 4 shows a case where an I picture and a P picture are transmitted.
This will be described with reference to the flowchart shown in FIG. In addition,
In the present embodiment, the operation in the Main routine shown in FIG. 4A is the same as the operation in the first embodiment described with reference to FIG. The same step numbers are assigned to parts performing the same operation, and the description thereof will be omitted.
【0034】以下、図4(B)に示すFrame ISRについて
説明する。なお、図2(B)で説明したのと同じ動作を
する部分は、図2(B)と同じステップ番号を付してい
る。まず、フレームカウンタ16の最大値(Count ma
x.)として、ステップ51で設定したIピクチャの間隔
の値(=9)をセットする。これにより、フレームカウ
ンタ51は1から9までカウントアップ動作を行い、次
は1に戻るというループ形式のカウントアップ動作を行
う。実際のカウント動作は、図3のタイミングチャート
で説明したように、ハードウェア割り込みが発生するご
とにフレームカウンタ51のカウント値を更新すること
になる。また、Iピクチャ がFIFOメモリ13から読み出
されるタイミングは、このカウント値が1の場合であ
り、また、PピクチャがFIFOメモリ13から読み出され
るタイミングは、カウント値が4もしくは7の場合であ
るので、IP-picture positionとして、1、4、7をセ
ットする(ステップ61b)。Hereinafter, the Frame ISR shown in FIG. 4B will be described. Note that parts performing the same operations as those described in FIG. 2B are given the same step numbers as in FIG. 2B. First, the maximum value of the frame counter 16 (Count ma
x.), the value (= 9) of the I-picture interval set in step 51 is set. As a result, the frame counter 51 performs a count-up operation from 1 to 9, and then returns to 1 to perform a loop-type count-up operation. As described in the timing chart of FIG. 3, the actual count operation updates the count value of the frame counter 51 every time a hardware interrupt occurs. The timing at which the I picture is read from the FIFO memory 13 is when the count value is 1, and the timing at which the P picture is read from the FIFO memory 13 is when the count value is 4 or 7. 1, 4, and 7 are set as IP-picture positions (step 61b).
【0035】そして、ハードウェア割り込みが発生する
ごとに、フレームカウンタ16の値が最大値(=9)で
あるか否かを判断し(ステップ62)、最大値(=9)
である場合は(ステップ62→Y)、フレームカウンタ
16を1にセットし(ステップ63)、最大値(=9)
以外の場合は(ステップ62→N)、フレームカウンタ
16を1つだけカウントアップする(ステップ64)。
このとき、フレームカウンタ16の値がIP-picture pos
ition(=1or4or7)と一致した場合には(ステップ
65→Y)、IピクチャもしくはPピクチャがFIFOメモリ
13に保持されているので、MPEG1エンコーダLSI12内
にあるFIFO DATAレジスタを読み出し、そのバイト数だ
けFIFOメモリ13からデータを読み出して、DRAM15上
にあるIPピクチャバッファ(第1の実施の形態のIピク
チャバッファに相当:図示せず)に書き込む(ステップ
66)。また、フレームカウンタ16の値がIP-picture
position(=1or4or7)でない場合は(ステップ6
5→N)、FIFOメモリ13にBピクチャが保持されている
ことになるので、FIFOメモリ13のリードアドレスを更
新させるために読み出し動作は行うが、DRAM15上にあ
るIPピクチャバッファには保存しない。そして、最後に
MAINルーチンをコールして、割り込み処理を終了する
(ステップ67)。Each time a hardware interrupt occurs, it is determined whether the value of the frame counter 16 is the maximum value (= 9) (step 62), and the maximum value (= 9).
(Step 62 → Y), the frame counter 16 is set to 1 (step 63), and the maximum value (= 9)
Otherwise (step 62 → N), the frame counter 16 is incremented by one (step 64).
At this time, the value of the frame counter 16 is set to IP-picture pos
In the case of a match (= 1 to 4 or 7) (step 65 → Y), since the I picture or the P picture is held in the FIFO memory 13, the FIFO data register in the MPEG1 encoder LSI 12 is read, and only the number of bytes is read. Data is read from the FIFO memory 13 and written to an IP picture buffer (corresponding to the I picture buffer of the first embodiment: not shown) on the DRAM 15 (step 66). When the value of the frame counter 16 is IP-picture
If it is not position (= 1 or 4 or 7) (step 6
(5 → N) Since the B picture is held in the FIFO memory 13, a read operation is performed to update the read address of the FIFO memory 13, but the B picture is not stored in the IP picture buffer on the DRAM 15. And finally
The MAIN routine is called to end the interrupt processing (step 67).
【0036】なお、MPEG1エンコーダLSI12では、CPU
14の要求に応じてデータを取り出せるように、エンコ
ードしたデータを一旦FIFOメモリ13に保存するが、こ
の際、FIFOメモリ13に書き込むデータのバイト数をMP
EG1エンコーダLSI12の内部レジスタ(FIFO Dataレジ
スタ)12aに書き込んでいる。そして、CPU14は、こ
のFIFO Dataレジスタ12aの値を読み出すことで、FIFO
メモリ13に保持されているデータ量を知ることがで
き、このバイト数だけデータを読み出すことができる。The MPEG1 encoder LSI 12 has a CPU
The encoded data is temporarily stored in the FIFO memory 13 so that the data can be taken out in response to the request in step 14.
The data is written in the internal register (FIFO Data register) 12a of the EG1 encoder LSI 12. Then, the CPU 14 reads the value of the FIFO data register 12a, thereby
The amount of data held in the memory 13 can be known, and data can be read by this number of bytes.
【0037】以上説明した通り、IおよびPピクチャを送
信する場合も、ストリームのヘッダを検索する必要がな
いので、CPU14の負荷を大幅に軽減でき、容易にネッ
トワークに送出するデータ量を削減することができる。
また、ソフトウェアのサブルーチンを変更するだけでI
のみの送信とIとPの送信を切替えることができるので、
両方可能な画像伝送装置も簡単に可能となる。As described above, even when transmitting I and P pictures, it is not necessary to search the header of the stream, so that the load on the CPU 14 can be greatly reduced, and the amount of data transmitted to the network can be easily reduced. Can be.
Also, just changing the software subroutine
You can switch between sending only and sending I and P,
An image transmission device that can perform both can be easily realized.
【0038】[0038]
【発明の効果】本発明の画像伝送装置及び画像伝送方法
は、ピクチャーコーディングタイプ(フレームの種類)
をエレメンタリーストリームのヘッダ検索をせずに、簡
単に判別することができるので、CPUにかかる負荷を大
幅に軽減しながら、ネットワーク上を流れるパケットの
衝突・消失によって発生する受信装置における画像の乱
れを緩和することができるという効果がある。According to the image transmission apparatus and the image transmission method of the present invention, a picture coding type (frame type) is used.
Can be easily determined without searching the header of the elementary stream, so that the load on the CPU is greatly reduced, and the image distortion at the receiving device caused by collision or loss of packets flowing on the network This has the effect of being able to mitigate.
【図1】本発明の画像伝送装置及び画像伝送方法が使用
されるネットワーク画像伝送システムの例を示す構成図
である。FIG. 1 is a configuration diagram showing an example of a network image transmission system in which an image transmission device and an image transmission method of the present invention are used.
【図2】本発明の画像伝送装置及び画像伝送方法の第1
の実施の形態を説明するためのフローチャート図であ
る。FIG. 2 is a first diagram illustrating an image transmission apparatus and an image transmission method according to the present invention.
It is a flowchart figure for demonstrating embodiment.
【図3】本発明の画像伝送装置及び画像伝送方法の第1
の実施の形態の動作を説明するためのタイミングチャー
ト図である。FIG. 3 is a first image transmission apparatus and an image transmission method according to the present invention;
FIG. 5 is a timing chart for explaining the operation of the embodiment.
【図4】本発明の画像伝送装置及び画像伝送方法の第2
の実施の形態を説明するためのフローチャート図であ
る。FIG. 4 is a second view of the image transmission apparatus and the image transmission method of the present invention.
It is a flowchart figure for demonstrating embodiment.
【図5】従来のネットワーク画像伝送システムの例を示
す構成図である。FIG. 5 is a configuration diagram illustrating an example of a conventional network image transmission system.
【図6】従来の画像伝送装置及び画像伝送方法を説明す
るためのフローチャート図である。FIG. 6 is a flowchart for explaining a conventional image transmission device and image transmission method.
【図7】従来の画像伝送装置の動作を説明するためのタ
イミングチャート図である。FIG. 7 is a timing chart for explaining the operation of a conventional image transmission device.
1 画像伝送装置 2 イーサネット(ネットワーク) 3 画像受信装置 4 表示モニタ 5 MPEG圧縮回路(符号化手段) 6 データバス 7 イーサネット回路(送出手段) 11 A/D変換器 12 MPEG1エンコーダLSI 12a 内部レジスタ(FIFO Dataレジスタ) 13 FIFOメモリ 14 CPU 15 DRAM 16 フレームカウンタ Reference Signs List 1 image transmission device 2 Ethernet (network) 3 image reception device 4 display monitor 5 MPEG compression circuit (encoding means) 6 data bus 7 Ethernet circuit (transmission means) 11 A / D converter 12 MPEG1 encoder LSI 12a internal register (FIFO) Data register) 13 FIFO memory 14 CPU 15 DRAM 16 Frame counter
Claims (2)
に、動画像データを含む情報データをネットワークを介
して送信する画像伝送装置であって、 前記動画像データを圧縮符号化する符号化手段と、この
圧縮された動画像データを前記ネットワークに送出する
送出手段とを有し、 前記符号化手段が複数種類のフレームをあらかじめ決め
られた順番で出力すると共に、前記符号化手段より出力
される前記動画像データのフレーム数をカウントするこ
とにより、前記符号化手段より出力される前記動画像デ
ータのフレームの種類を判別して、 前記ネットワークが混雑している場合に、前記圧縮され
た動画像データの特定種類のフレームを間引いて送出す
るようにしたことを特徴とする画像伝送装置。1. An image transmission apparatus for transmitting information data including moving image data via a network in order to reproduce a moving image in an image receiving apparatus, wherein the encoding apparatus compresses and codes the moving image data. Means for transmitting the compressed moving image data to the network, the encoding means outputting a plurality of types of frames in a predetermined order, and output from the encoding means. Counting the number of frames of the moving image data to determine the type of frame of the moving image data output from the encoding means, and when the network is congested, the compressed moving image An image transmission apparatus characterized in that a specific type of frame of image data is thinned out and transmitted.
に、動画像データを含む情報データをネットワークを介
して送信する画像伝送方法であって、 前記動画像データを圧縮符号化し、この圧縮された動画
像データを前記ネットワークに送出する際に、 複数種類のフレームをあらかじめ決められた順番で符号
化して出力すると共に、符号化出力される前記動画像デ
ータのフレーム数をカウントすることにより、符号化出
力される前記動画像データのフレームの種類を判別し
て、 前記ネットワークが混雑している場合に、前記圧縮され
た動画像データの特定種類のフレームを間引いて送出す
るようにしたことを特徴とする画像伝送方法。2. An image transmission method for transmitting information data including moving image data via a network in order to reproduce a moving image in an image receiving apparatus, wherein the moving image data is compressed and encoded. When transmitting the obtained moving image data to the network, by encoding and outputting a plurality of types of frames in a predetermined order and counting the number of frames of the moving image data to be encoded and output, The type of the frame of the moving image data to be encoded and output is determined, and when the network is congested, frames of a specific type of the compressed moving image data are thinned out and transmitted. Characteristic image transmission method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24840199A JP2001078182A (en) | 1999-09-02 | 1999-09-02 | Image transmitter and image transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24840199A JP2001078182A (en) | 1999-09-02 | 1999-09-02 | Image transmitter and image transmission method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001078182A true JP2001078182A (en) | 2001-03-23 |
Family
ID=17177570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24840199A Pending JP2001078182A (en) | 1999-09-02 | 1999-09-02 | Image transmitter and image transmission method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001078182A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9066972B2 (en) | 2006-09-29 | 2015-06-30 | Genzyme Corporation | Amide dendrimer compositions |
CN116456093A (en) * | 2023-03-31 | 2023-07-18 | 之江实验室 | Zynq-based image frame rate controllable simulator and method |
-
1999
- 1999-09-02 JP JP24840199A patent/JP2001078182A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9066972B2 (en) | 2006-09-29 | 2015-06-30 | Genzyme Corporation | Amide dendrimer compositions |
CN116456093A (en) * | 2023-03-31 | 2023-07-18 | 之江实验室 | Zynq-based image frame rate controllable simulator and method |
CN116456093B (en) * | 2023-03-31 | 2024-02-09 | 之江实验室 | Zynq-based image frame rate controllable simulator and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5903261A (en) | Computer based video system | |
CN1162007C (en) | Programmable filter for removing filling bits from MPEG-2 bit stream | |
CA2446513C (en) | Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal | |
JP2950376B2 (en) | Picture decoding synchronization circuit and method | |
JPH11261958A (en) | Video editing device and video editing method | |
US8018931B2 (en) | Communication apparatus and integrated circuit for communication | |
KR20000028928A (en) | Programmable filter for removing selected user data from an MPEG-2 bit-stream | |
EP1599043A1 (en) | Code conversion method and device thereof | |
FI107497B (en) | Procedure for transferring video image | |
JP4712195B2 (en) | Method and apparatus for down conversion of video data | |
TWI628958B (en) | Full-frame buffer to improve video performance in low-latency video communication systems | |
US8014452B2 (en) | Format conversion circuit | |
US5986714A (en) | Method, apparatus and computer program product for selectively reducing bandwidth of real-time video data | |
US6275535B1 (en) | Method and device for decoding an image compressed in particular according to the MPEG standards, especially a bidirectional image | |
JP3639580B2 (en) | Cascade output of encoder system with multiple encoders | |
EP1278378A1 (en) | Recording apparatus, special playback system, medium and information object | |
JP2001078182A (en) | Image transmitter and image transmission method | |
US6950443B1 (en) | Encoding apparatus, encoding method, and recording medium storing encoding processing program | |
US6947447B1 (en) | Image communication apparatus, image communication method and recording medium which stores the sound and image | |
JP3637835B2 (en) | Network transmission equipment | |
USRE41179E1 (en) | Device for extracting parameters for decoding a video data flow coded according to an MPEG standard | |
JP4357594B2 (en) | Pack data processor in transport data packet assembly system | |
JP2000115249A (en) | Data communication terminal and data communication method | |
KR100991122B1 (en) | Method and device for transferring data packets | |
JP2000341252A (en) | Data communication system, data transmitter, data receiver and data communication equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |