JP2001077644A - Amplification factor controller - Google Patents

Amplification factor controller

Info

Publication number
JP2001077644A
JP2001077644A JP24719599A JP24719599A JP2001077644A JP 2001077644 A JP2001077644 A JP 2001077644A JP 24719599 A JP24719599 A JP 24719599A JP 24719599 A JP24719599 A JP 24719599A JP 2001077644 A JP2001077644 A JP 2001077644A
Authority
JP
Japan
Prior art keywords
increase
decrease
value
amplification factor
attenuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24719599A
Other languages
Japanese (ja)
Inventor
Nobuyuki Yasuda
安田  信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24719599A priority Critical patent/JP2001077644A/en
Publication of JP2001077644A publication Critical patent/JP2001077644A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To accurately the change characteristic of amplification factor at high flexibility, without increasing the load on a processor and memory capacity. SOLUTION: An amplification factor coefficient value 4 for multiplying an input signal 1 in a signal amplification attenuator 3 is generated in an adder- substracter 15. The amplification factor coefficient value 4, outputted from the adder-subtracter 15, is processed base on the conditions of an increase- decrease a setting value Gs, the maximum/minimum values GMAX and GMIN within a logarithmic change range, an initial value G0 of a gain and a target value GT with the loop of a selector 5, a DFF(D-type flip-flop circuit) 17, a maximum/minimum value limiter 18 and a shift arithmetic unit 19, and an increase/decreases value B is controlled for each arithmetic cycle in the adder- subtracter 15, then the amplification factor based on the logarithm change characteristic is controlled variably. The range of the logarithm change of the amplification factor coefficient value 4, based on the increase/decrease value B of the shift computing element 19, is limited between the maximum value and the minimum value with the setting/inputting of the logarithm change range.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種信号処理機
器、信号伝送機器、信号記録再生機器等において増幅率
の制御を行うための増幅率制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplification control device for controlling an amplification factor in various kinds of signal processing equipment, signal transmission equipment, signal recording / reproduction equipment and the like.

【0002】[0002]

【従来の技術】従来より、上述のような各種機器におい
ては、ボリュームやロータリエンコーダ等の各種方法に
よって入力信号等の増幅率を設定することができる。こ
の場合、聴覚的に好ましいフェード変化特性(例えば対
数変化)で増幅率を増減するために、予めプログラムR
OM等に収納した希望の増幅率値をマイクロプロセッサ
等から逐次送信して、折れ線的あるいは階段状の変化特
性を生成することにより、近似的に対数変化特性等を実
現していた。
2. Description of the Related Art Conventionally, in the above-described various devices, an amplification factor of an input signal or the like can be set by various methods such as a volume and a rotary encoder. In this case, in order to increase or decrease the amplification factor with an acoustically preferable fade change characteristic (for example, logarithmic change), the program R is set in advance.
A desired gain value stored in an OM or the like is sequentially transmitted from a microprocessor or the like to generate a polygonal or stair-like change characteristic, so that a logarithmic change characteristic or the like is approximately realized.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述の
ように聴覚的に、より好ましい変化特性を実現するため
には、より詳細な折れ線近似等が必要となり、それに伴
う増幅率値パターン数の増加等により、設定するマイク
ロプロセッサ等への要求を増大させ、プログラムROM
の容量増加やその他の処理動作を阻害するものとなって
いた。このように、より高速な処理を行う場合、従来の
ソフトウエアで実行しようとすると、実行のためのリソ
ースが増大し、より大きな容量規模のコントローラを必
要とするという問題が生じる。
However, in order to realize the more preferable change characteristics acoustically as described above, more detailed broken line approximation or the like is necessary, and the number of amplification factor value patterns is increased accordingly. Increases the demands on the microprocessor and the like to be set,
This increases the capacity of the system and hinders other processing operations. As described above, in the case where higher-speed processing is performed, if execution is performed using conventional software, there is a problem that resources for execution increase and a controller having a larger capacity is required.

【0004】そこで本発明の目的は、プロセッサの負担
増加やメモリ容量を増大することなく、高い自由度で増
幅率の変化特性を設定でき、かつ、精細な変化特性を得
ることができる増幅率制御装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an amplification factor control which can set a variation characteristic of an amplification factor with a high degree of freedom and obtain a fine variation characteristic without increasing a load on a processor or an increase in memory capacity. It is to provide a device.

【0005】[0005]

【課題を解決するための手段】本発明は前記目的を達成
するため、入力信号を入力し、その増幅信号または減衰
信号を出力する信号増幅減衰器を有する増幅率制御装置
において、前記信号増幅減衰器に対する増幅率の増減制
御の開始を指示する開始指示手段と、前記信号増幅減衰
器に対する増幅率の増減制御の終了を指示する終了指示
手段と、前記信号増幅減衰器の増幅率を所定の単位時間
毎に増減する増減手段と、前記増減手段による単位時間
毎の増減量を、予め設定された増減率係数に基づいて制
御する増減量制御手段とを有し、前記増減量制御手段
は、前記増減手段によって増減される信号増幅減衰器の
増幅率を検出し、この検出結果と前記増減率係数とを用
いて前記増減手段に対する増減量を算出し、前記増減手
段は、前記増減量制御手段によって算出された増減量を
信号増幅減衰器の増幅率に対して加算または減算するこ
とにより、前記信号増幅減衰器の増幅率を増減するよう
にしたことを特徴とする。
According to the present invention, there is provided an amplification factor control apparatus having a signal amplification attenuator for inputting an input signal and outputting an amplified signal or an attenuated signal. Start instructing means for instructing the start of increase / decrease control of the amplification factor for the amplifier, end instructing means for instructing the end of gain / loss control of the signal amplification / attenuator, and an amplification factor of the signal amplification / attenuator in a predetermined unit Increasing / decreasing means for increasing / decreasing every time, and increasing / decreasing amount controlling means for controlling an increasing / decreasing amount per unit time by the increasing / decreasing means based on a preset increasing / decreasing rate coefficient, wherein the increasing / decreasing amount controlling means is The gain of the signal amplification / attenuator which is increased or decreased by the increasing / decreasing means is detected, and the increase / decrease amount for the increasing / decreasing means is calculated using the detection result and the increase / decrease rate coefficient. By adding or subtracting relative amplification factor of the signal amplifier attenuator decrease amount calculated by the means, characterized in that so as to increase or decrease the amplification factor of the signal amplifier attenuator.

【0006】本発明の増幅率制御装置において、増減量
制御手段では、増減手段によって増減される信号増幅減
衰器の増幅率を検出し、この検出結果と増減率係数とを
用いて増減手段に対する増減量を算出する。また、増減
手段は、増減量制御手段によって算出された増減量を信
号増幅減衰器の増幅率に対して加算または減算すること
により、信号増幅減衰器の増幅率を増減する。したがっ
て、本発明によれば、従来のROM等に収納した折れ線
や階段状の変化特性から近似的に対数変化特性を実現す
る方法に比較して、少ないメモリ資源で、マイクロプロ
セッサ等の負担をかけることなく、自由度の高い精細な
変化特性を有する増幅率制御を行うことが可能となる。
In the gain control apparatus of the present invention, the increase / decrease control means detects the gain of the signal amplification / attenuator which is increased / decreased by the increase / decrease means, and uses this detection result and the increase / decrease rate coefficient to increase / decrease the increase / decrease means. Calculate the amount. The increase / decrease means increases or decreases the gain of the signal amplification / attenuator by adding or subtracting the increase / decrease amount calculated by the increase / decrease amount control means to / from the amplification factor of the signal amplification / attenuator. Therefore, according to the present invention, a load on a microprocessor or the like is reduced with less memory resources as compared with a method of approximately realizing a logarithmic change characteristic from a polygonal line or a stepwise change characteristic stored in a conventional ROM or the like. Without this, it is possible to perform amplification factor control having a high degree of freedom and a fine change characteristic.

【0007】[0007]

【発明の実施の形態】以下、本発明による増幅率制御装
置の実施の形態について説明する。図1は、本実施の形
態による増幅率制御装置の第1の構成例を示すブロック
図であり、図2及び図3は、図1に示す増幅率制御装置
の動作例を示すフローチャートである。また、図4は、
本実施の形態による増幅率制御装置の第2の構成例を示
すブロック図であり、図5は、図4に示す増幅率制御装
置の動作例を示すフローチャートである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an amplification factor control device according to the present invention will be described below. FIG. 1 is a block diagram showing a first configuration example of the gain control device according to the present embodiment. FIGS. 2 and 3 are flowcharts showing an operation example of the gain control device shown in FIG. Also, FIG.
FIG. 5 is a block diagram illustrating a second configuration example of the amplification factor control device according to the present embodiment, and FIG. 5 is a flowchart illustrating an operation example of the amplification factor control device illustrated in FIG.

【0008】本実施の形態による増幅率制御装置は、信
号レベルが最適になるように増幅率を制御する機能を有
する各種信号処理機器、信号伝送機器、信号記録再生機
器等において、動作単位時間毎の増幅率変化量がその時
の増幅率に比例する、いわゆるフェード(対数変化)型
アッテネータとして構成されたものである。そして、本
実施の形態による増幅率制御装置は、図1に示す基本構
成により、「目標ゲイン係数値入力モード」において動
作するものであるが、さらに図4に示す拡張した構成に
より、「ゲイン係数値増減命令入力モード」を追加機能
として動作することが可能なものである。
The gain control device according to the present embodiment is used in various signal processing devices, signal transmission devices, signal recording / reproducing devices, and the like having a function of controlling the gain so that the signal level is optimized. Is a so-called fade (logarithmic change) type attenuator in which the amount of change in the amplification factor is proportional to the amplification factor at that time. The amplification factor control device according to the present embodiment operates in the “target gain coefficient value input mode” according to the basic configuration shown in FIG. 1. The numerical value increase / decrease command input mode "can be operated as an additional function.

【0009】以下、本発明の第1の構成例として、図1
〜図3に基づいて、本実施の形態による増幅率制御装置
の基本構成と「目標ゲイン係数値入力モード」の動作に
ついて説明する。まず、図1に示す構成は、入力信号1
を入力して出力信号2を生成する信号増幅減衰器(AT
T)3を有するシステムにおいて、入力信号1の乗算処
理を施すための増幅率係数値4を生成するものであり、
この増幅率係数値4を生成するための制御入力ポートと
して、目標ゲイン係数値入力ポート6、ゲイン係数設定
命令入力ポート7、増減率設定入力ポート8、対数変化
範囲設定入力ポート9を備えている。
FIG. 1 shows a first configuration example of the present invention.
The basic configuration of the amplification factor control device according to the present embodiment and the operation in the “target gain coefficient value input mode” will be described with reference to FIGS. First, the configuration shown in FIG.
Signal attenuator (AT
T) generating an amplification factor value of 4 for performing multiplication processing of the input signal 1 in the system having 3);
As control input ports for generating the amplification factor value 4, a target gain factor value input port 6, a gain factor setting command input port 7, an increase / decrease rate setting input port 8, and a logarithmic change range setting input port 9 are provided. .

【0010】目標ゲイン係数値入力ポート6から入力さ
れる目標ゲイン係数値GTは、目標ゲイン係数値設定レ
ジスタ(目標値設定手段)10に保持される。そして、
この目標ゲイン係数値設定レジスタ10に設定された目
標ゲイン係数値Xは、比較器14の一方の入力端子とセ
レクタ5の一方の入力端子に入力される。また、比較器
14の他方の入力端子とセレクタ5の他方の入力端子に
は、加減算器15からの出力値Yが入力される。また、
比較器14からの比較結果Zは、加減算器15の切替入
力端子とゲイン係数出力設定制御レジスタ16のリセッ
ト入力端子に入力される。なお、この第1の構成例にお
いては、比較器14からゲイン係数出力設定制御レジス
タ16のリセット入力端子に入力される信号が、ゲイン
係数出力設定制御の終了を指示する終了指示手段を構成
している。
[0010] target gain coefficient value target gain factor values G T input from the input port 6 is held target gain coefficient value setting register (target value setting means) 10. And
The target gain coefficient value X set in the target gain coefficient value setting register 10 is input to one input terminal of the comparator 14 and one input terminal of the selector 5. The output value Y from the adder / subtractor 15 is input to the other input terminal of the comparator 14 and the other input terminal of the selector 5. Also,
The comparison result Z from the comparator 14 is input to the switching input terminal of the adder / subtractor 15 and the reset input terminal of the gain coefficient output setting control register 16. In the first configuration example, a signal input from the comparator 14 to the reset input terminal of the gain coefficient output setting control register 16 constitutes end instruction means for instructing the end of the gain coefficient output setting control. I have.

【0011】また、ゲイン係数設定命令入力ポート(開
始指示手段)7からのゲイン係数設定命令は、ゲイン係
数出力設定制御レジスタ16のセット入力端子に入力さ
れる。ゲイン係数出力設定制御レジスタ16からの設定
制御信号S/Rは、セレクタ5のセット/リセット制御
入力端子に入力される。セレクタ5では、設定制御信号
S/Rに基づいて、リセット時には一方の入力Xを選択
し、セット時には他方の入力Yを選択し、出力Pとして
出力する。セレクタ5の出力Pは、蓄積用のDFF(D
型フリップフロップ回路)17に保持され、このDFF
17の出力A(ATT係数値4=GO)は、加減算器1
5の一方の入力端子と最大最小値制限器18に入力され
る。
The gain coefficient setting command from the gain coefficient setting command input port (start instruction means) 7 is input to the set input terminal of the gain coefficient output setting control register 16. The setting control signal S / R from the gain coefficient output setting control register 16 is input to the set / reset control input terminal of the selector 5. The selector 5 selects one input X at the time of reset, selects the other input Y at the time of setting, and outputs it as an output P based on the setting control signal S / R. The output P of the selector 5 is a DFF (D
Type flip-flop circuit) 17 and this DFF
17 Output A of (ATT coefficient value 4 = G O), the subtracter 1
5 is input to one input terminal and the maximum / minimum value limiter 18.

【0012】また、増減率設定入力ポート8からの増減
率設定値GSは、増減率設定レジスタ12に保持され、
この増減率設定値GSは、シフト演算器(加算、乗算
等)19に入力され、このシフト演算器19の演算出力
Bは、加減算器15の他方の入力端子に入力される。ま
た、対数変化範囲設定入力ポート9から入力される対数
変化範囲の最大値G MAXと最小値GMINは、対数変化範囲
最大最小値設定レジスタ13に保持され、この最大値G
MAXと最小値GMINに基づく値Max、Minが最大最小
値制限器18に入力される。なお、本例において、増減
率設定値GSと対数変化範囲の最大最小値GMAX、GMIN
は、後述のような増幅率の対数変化を制御するために、
例えばユーザによって任意に設定されるものである。
Further, the change from the change rate setting input port 8
Rate setting value GSIs held in the increase / decrease rate setting register 12,
This change rate setting value GSIs a shift operator (addition, multiplication
, Etc.) and the operation output of the shift operation unit 19
B is input to the other input terminal of the adder / subtractor 15. Ma
The logarithm input from the logarithmic change range setting input port 9
Maximum value G of change range MAXAnd the minimum value GMINIs the logarithmic range
The maximum value G is held in the maximum / minimum value setting register 13 and
MAXAnd the minimum value GMINMax and Min based on
It is input to the value limiter 18. In this example,
Rate setting value GSAnd the maximum and minimum value G of the logarithmic change rangeMAX, GMIN
Is to control the logarithmic change of the amplification factor as described below,
For example, it is set arbitrarily by the user.

【0013】最大最小値制限器18では、DFF17か
らの出力Aと、レジスタ13からのMax、Minに基
づいて対数変化範囲判定信号Cをシフト演算器19に出
力する。シフト演算器19では、増減率設定値GSと対
数変化範囲判定信号Cに基づいて、加減算器15の1演
算サイクルの演算ステップ量を決定し、これを演算出力
Bとして加減算器15の他方の入力端子に入力する。加
減算器15では、比較器14からの比較結果Zに基づい
て、A+BまたはA−Bの演算を行い、出力値Yとして
出力する。
The maximum / minimum value limiter 18 outputs a logarithmic change range determination signal C to the shift calculator 19 based on the output A from the DFF 17 and the Max and Min from the register 13. The shift calculator 19 determines the calculation step amount of one calculation cycle of the adder / subtractor 15 based on the increase / decrease rate set value G S and the logarithmic change range determination signal C. Input to the input terminal. The adder / subtractor 15 performs an operation of A + B or AB based on the comparison result Z from the comparator 14 and outputs the result as an output value Y.

【0014】図6は、本形態による対数変化アッテネー
タにおけるゲインの変化特性を示す説明図であり、縦軸
はゲイン(ATT係数値)、横軸は時間を示している。
図示のように、この対数変化アッテネータでは、上述し
た対数変化範囲の最大最小値GMAX、GMIN(縦軸上のM
ax、Min)に基づく対数変化範囲においては、時間
に対してゲインを対数変化させるものである。つまり、
この対数変化領域では、加減算器15によって加減算さ
れる単位時間当りの値BはATT係数値Aに依存して、
シフト演算器19の演算によって制御される変動値とな
っている。また、この対数変化範囲の外側は、対数変化
範囲の最大値GMAXから所定の最大ゲイン(本例では+
12dB)まで、ならびに対数変化範囲の最小値GMIN
から所定の最小ゲイン(本例では0dB)までの間を直
線で結ぶ直線変化領域となっている。つまり、この直線
変化領域では、加減算器15によって加減算される単位
時間当りの値Bは最大最小GMAX、GMINの値によりシフ
ト演算器19の演算によって制御される固定値となって
いる。また、この場合の固定値には、対数変化範囲の最
大最小値GMAX、GMINにおける変化率を固定的に用いて
いる。また、上述した増減率設定値GSは、このような
ゲイン対時間の変化特性における全体の傾き、つまり総
合的なゲインを設定する入力であり、この値に応じて対
数変化範囲における変化特性線の曲率が変化する。
FIG. 6 is an explanatory diagram showing a change characteristic of a gain in the logarithmic change attenuator according to the present embodiment, in which the vertical axis indicates gain (ATT coefficient value) and the horizontal axis indicates time.
As shown, in this logarithmic change attenuator, the maximum and minimum values G MAX , G MIN (M on the vertical axis)
ax, Min), the gain is changed logarithmically with respect to time. That is,
In this logarithmic change region, the value B per unit time added / subtracted by the adder / subtractor 15 depends on the ATT coefficient value A,
It is a fluctuation value controlled by the operation of the shift operation unit 19. Also, outside of the log change range, a predetermined maximum gain from the maximum value G MAX of the logarithmic change range (in this example +
Up to 12 dB) and the minimum value G MIN of the logarithmic change range
To a predetermined minimum gain (0 dB in this example). That is, in this linear change region, the value B per unit time added or subtracted by the adder / subtractor 15 is a fixed value controlled by the operation of the shift calculator 19 based on the values of the maximum and minimum G MAX and G MIN . As the fixed value in this case, the rate of change in the maximum and minimum values G MAX and G MIN of the logarithmic change range is fixedly used. The above-described change rate setting value G S is an input for setting the overall slope in such a change characteristic of gain versus time, that is, an overall gain, and a change characteristic line in a logarithmic change range according to this value. Changes.

【0015】そして、本例の対数変化アッテネータで
は、上述した加減算器15、セレクタ5、DFF17、
最大最小値制限器18、シフト演算器19のループによ
り、増減率設定値GS、対数変化範囲の最大最小値
MAX、GMIN、ゲインの初期値GOと目標値GT等の各条
件に基づいて、加減算器15における演算サイクル毎の
加減算値Bをシフト演算器19によって制御し、図6に
示すような変化特性に基づく増幅率の可変制御を実現す
るものである。なお、本形態において、加減算器15は
増減手段を構成しており、シフト演算器19は、増減量
制御手段を構成している。そして、シフト演算器19
は、加減算器15に対する最終的な加減算値Bを出力し
て、図6に示す変化特性を得るものであるが、このシフ
ト演算器19と最大最小制限器18の組合せにおける演
算は、ゲインの初期値GOと目標値GTが上述した特性変
化におけるどの位置に存在するかを結果的に場合分けし
て算出するものである。
In the logarithmic change attenuator of this embodiment, the adder / subtracter 15, the selector 5, the DFF 17,
By the loop of the maximum / minimum value limiter 18 and the shift operation unit 19, each condition such as the increase / decrease rate setting value G S , the maximum / minimum value G MAX , G MIN of the logarithmic change range, the initial value G O of the gain, and the target value G T. , The adder / subtracter B for each operation cycle in the adder / subtractor 15 is controlled by the shift calculator 19, thereby realizing variable control of the amplification factor based on the change characteristic as shown in FIG. In the present embodiment, the adder / subtractor 15 constitutes an increasing / decreasing means, and the shift calculator 19 constitutes an increasing / decreasing amount controlling means. And the shift calculator 19
Outputs the final addition / subtraction value B to the addition / subtraction unit 15 and obtains the change characteristic shown in FIG. 6, but the operation of the combination of the shift operation unit 19 and the maximum / minimum limiter 18 is based on the initial gain. in which the value G O and the target value G T is calculated by dividing the case whether present in any position resulting in the characteristic change described above.

【0016】図7〜図10は、このような本例の対数変
化アッテネータにおけるゲインの変化特性に対する初期
値GOと目標値GTの位置関係とゲイン対時間の関係式を
示す説明図である。これらの図中、GOはゲインの初期
値、GSは増減率設定値である。また、GTUは上側の目
標値、GLUは対数変化範囲の最大値である。また、GLL
は対数変化範囲の最小値であり、GTLは下側の目標値で
ある。また、時間要素として、TSUUはGLUからGTU
での直線変化領域のゲイン上昇時間、TSUはGOからG
LUまでの対数変化領域のゲイン上昇時間である。また、
SLはGOからGLLまでの対数変化領域のゲイン下降時
間、TSLLはGLLからGTLまでの直線変化領域のゲイン
下降時間である。
[0016] Figures 7-10 are explanatory views showing the positional relationship between the gain versus time relationship of the initial value G O and the target value G T with respect to the change characteristic of the gain in the log change attenuator to the present embodiment . In these figures, G O is an initial gain value, and G S is an increase / decrease rate set value. G TU is the upper target value, and G LU is the maximum value of the logarithmic change range. G LL
Is the minimum value of the logarithmic change range, and GTL is the lower target value. Further, as a time element, T SUU is a gain rise time in a linear change region from G LU to G TU , and T SU is a gain rise time from G O to G T
This is the gain rise time of the logarithmic change region up to the LU . Also,
T SL is the gain fall time in the logarithmic change region from G O to G LL , and T SLL is the gain fall time in the linear change region from G LL to G TL .

【0017】そして、図7は、GTU>GLU>GO>GLL
>GTLのケースを示しており、図8は、GTU>GO>G
LU>GLL>GTLのケースを示している。また、図9は、
TU>GLU>GLL>GO>GTLのケースを示しており、
図10は、GLU>GTU>GO>GTL>GLLのケースを示
している。そして、これらのケースにおいて、ゲインと
時間は図示のような関係式で表される。シフト演算器1
9では、設定されたゲインの目標値GT、ゲインの初期
値GO、対数変化領域の最大最小値GMAX、GMIN等を判
定し、加減算器15における出力Yが上述した各関係式
に沿って変化するように、時間経過に沿って出力値Bを
演算し、加減算器15に出力する。
FIG. 7 shows that G TU > G LU > G O > G LL
> G TL , and FIG. 8 shows G TU > G O > G
The case of LU > G LL > G TL is shown. Also, FIG.
It shows the case of G TU > G LU > G LL > G O > G TL ,
FIG. 10 shows the case of G LU > G TU > G O > G TL > G LL . Then, in these cases, the gain and the time are represented by a relational expression as shown. Shift calculator 1
In step 9, the set gain target value G T , gain initial value G O , maximum / minimum value G MAX , G MIN of the logarithmic change region, and the like are determined. The output value B is calculated over time so that the output value B changes along the way, and is output to the adder / subtractor 15.

【0018】具体的には、前の演算サイクルによって得
られたゲイン値A(GO)が、対数変化領域に含まれる
場合には、そのゲイン値Aに増減率設定値GSを乗じた
ものを出力値Bとして加減算器15に出力する。また、
ゲイン値A(GO)が対数変化領域の最大値GMAXより大
きい場合には、この最大値GMAXにおける変化率Lに増
減率設定値GSを乗じたものを出力値Bとして加減算器
15に出力する。また、ゲイン値A(GO)が対数変化
領域の最小値GMINより小さい場合には、この最小値G
MINにおける変化率Mに増減率設定値GSを乗じたものを
出力値Bとして加減算器15に出力する。
[0018] What Specifically, previous gain value A obtained by calculation cycle (G O), if included in the log change region, multiplied by the change rate set value G S to the gain value A As an output value B to the adder / subtractor 15. Also,
When the gain value A (G O ) is larger than the maximum value G MAX of the logarithmic change region, the output value B is obtained by multiplying the change rate L at the maximum value G MAX by the increase / decrease rate set value G S as the output value B. Output to Further, when the gain value A (G O) is the minimum value G MIN is smaller than the log change area, this minimum value G
And outputs to subtracter 15 are multiplied by change rate set value G S on the change rate M at MIN as an output value B.

【0019】本形態による対数変化アッテネータでは、
上述のように対数変化範囲を自由に設定することを可能
とし、それ以外の範囲を対数変化範囲との接点の変化率
とすることができるため、ゲインが小さい値の範囲にお
いて変化率が増大し過ぎて収束時間が増大する不都合
や、ゲインが大きい値の範囲において変化率が増大し過
ぎて変化ステップが粗くなり過ぎる不都合を防止してア
ナログフェーダのようなAカーブ近似特性を実現するこ
とが可能となる。
In the logarithmic change attenuator according to this embodiment,
As described above, the logarithmic change range can be freely set, and the other range can be set as the change rate of the contact point with the logarithmic change range. Therefore, the change rate increases in the range of the small gain value. It is possible to realize the A-curve approximation characteristic like an analog fader by preventing the inconvenience that the convergence time increases and the change rate becomes too coarse in the range of the value where the gain is large. Becomes

【0020】以上のような制御処理により、加減算器1
5の出力は、その演算サイクル毎に漸近的に目標ゲイン
係数値に近づき、通過する。そして、この通過によって
比較器14からの出力の極性は、それまでと反転する。
そこで、この比較器14による極性反転により、ゲイン
係数出力設定制御レジスタ16をリセットすると、セレ
クタ5は、目標ゲイン係数値設定レジスタ10に設定さ
れた目標ゲイン係数値Xを出力し、DFF17に反映さ
せて、一連のフェード型動作を完了する。
With the above control processing, the adder / subtractor 1
The output of No. 5 asymptotically approaches and passes the target gain coefficient value in each operation cycle. Then, by this passage, the polarity of the output from the comparator 14 is inverted from that before.
Then, when the gain coefficient output setting control register 16 is reset due to the polarity inversion by the comparator 14, the selector 5 outputs the target gain coefficient value X set in the target gain coefficient value setting register 10 and reflects it on the DFF 17. Thus, a series of fade-type operations are completed.

【0021】次に、以上のような構成による本例の対数
変化アッテネータの具体的な制御動作について、図2、
図3のフローチャートに基づき説明する。まず、図2に
おいて、システムの初期安定状態では、ゲイン係数出力
設定制御レジスタ16の出力S/Rはリセットモードと
なっており、目標ゲイン係数値設定レジスタ10の値
は、セレクタ5を通じて増幅率係数値4として使用され
ている。ここで最終的に信号増幅減衰器3に与えたい増
幅率係数値(目標ゲイン係数値GT)を目標ゲイン係数
値入力ポート6から入力し、目標ゲイン係数値設定レジ
スタ10に設定する(S1)。次に、最新の増幅率係数
値である加減算器15の出力Yと目標ゲイン係数値設定
レジスタ10の値Xを比較器14により判定し(S
2)、X≦Y(Y−X=Z<0)の場合には(S3)、
加減算器15に減算を設定し(S4)、そうでない場合
には、加減算器15に加算を設定する(S5)。
Next, a specific control operation of the logarithmic change attenuator according to the present embodiment having the above configuration will be described with reference to FIGS.
This will be described with reference to the flowchart of FIG. First, in FIG. 2, in the initial stable state of the system, the output S / R of the gain coefficient output setting control register 16 is in the reset mode, and the value of the target gain coefficient value setting register 10 Used as numerical value 4. Here, the gain coefficient value (target gain coefficient value G T ) to be finally given to the signal amplification / attenuator 3 is input from the target gain coefficient value input port 6 and set in the target gain coefficient value setting register 10 (S1). . Next, the comparator 14 determines the output Y of the adder / subtractor 15 and the value X of the target gain coefficient value setting register 10 which are the latest amplification factor coefficient values (S
2), if X ≦ Y (Y−X = Z <0) (S3),
Subtraction is set in the adder / subtractor 15 (S4), and if not, addition is set in the adder / subtractor 15 (S5).

【0022】上述のように加減算器15の一方の入力端
子(A)には、現在の増幅率系数値4が与えられ、他方
の入力端子(B)には、後述する増幅率系数値4を加工
処理した値が与えられる。そこで、この両入力値を減算
または加算し、その演算結果であるYを得る(S6)。
なお、本システムでは、本発明に係る信号処理を誤動作
ループ無しに安定して機能させるため、いくつかの補助
処理を設けているが、S7〜S12の処理はその1つで
ある。すなわち、加減算器15の演算で、オーバーフロ
ー、アンダーフローが発生すると、ゲイン係数値の極性
反転を起して誤動作となるため、加減算器15の演算出
力Yが最大値=FFFFと最小値=0000を超えない
ようにするリミッタ(フローしたら最大値=FFFFま
たは最小値=0000を代入する)ようにしている。こ
のようにして、加減算器15の演算出力Yの値を決定
し、セレクタ5に供給する。
As described above, one input terminal (A) of the adder / subtractor 15 is provided with the current amplification factor value 4 and the other input terminal (B) is provided with an amplification factor value 4 described later. The processed value is given. Therefore, the two input values are subtracted or added to obtain Y as the operation result (S6).
In this system, some auxiliary processing is provided in order to allow the signal processing according to the present invention to function stably without a malfunction loop, but the processing in S7 to S12 is one of them. That is, if an overflow or an underflow occurs in the operation of the adder / subtracter 15, the polarity of the gain coefficient value is inverted and a malfunction occurs, so that the operation output Y of the adder / subtracter 15 is such that the maximum value = FFFF and the minimum value = 0000. The limiter is set so as not to exceed (when the flow is performed, the maximum value = FFFF or the minimum value = 0000 is substituted). In this way, the value of the operation output Y of the adder / subtracter 15 is determined and supplied to the selector 5.

【0023】ゲイン係数出力設定制御レジスタ16で
は、比較器14からの出力Zの極性反転(S13〜S1
5)と本システムの動作を開始するゲイン係数設定命令
11の入力(S16)を監視しており、出力Zの極性反
転とゲイン係数設定命令11の入力がない場合には、セ
レクタ5の選択信号をS/R=1とし、セレクタ5の選
択を設定レジスタ10の出力X(=GT)とし、これを
増幅率係数値4としてDFF17を通して増幅減衰器3
に供給する(S17〜S22)。
The gain coefficient output setting control register 16 inverts the polarity of the output Z from the comparator 14 (S13 to S1).
5) and the input (S16) of the gain coefficient setting instruction 11 for starting the operation of the present system is monitored. If there is no input of the polarity inversion of the output Z and the input of the gain coefficient setting instruction 11, the selection signal of the selector 5 is received. Is set to S / R = 1, the selection of the selector 5 is set to the output X (= G T ) of the setting register 10, and this is set as an amplification factor coefficient value 4 through the DFF 17.
(S17 to S22).

【0024】また、本システムの動作を開始するゲイン
係数設定命令11をポート7から入力すると、ゲイン係
数出力設定制御レジスタ16の選択信号S/Rはセット
モード(S/R=1)となり(S16)、セレクタ5の
選択を加減算器15の演算出力Yとし、これを増幅率係
数値4としてDFF17を通して増幅減衰器3に供給す
る(S17〜S22)。なお、本例の対数変化アッテネ
ータにおいて、上述した「目標ゲイン係数値入力モー
ド」の動作では、通常は連続操作によって目標ゲイン係
数値を入力して設定命令を入力するものであり、以上の
S1〜S12の動作と、S13〜S22の動作とは、同
時並行動作として実行されるものである。
When the gain coefficient setting command 11 for starting the operation of the present system is input from the port 7, the selection signal S / R of the gain coefficient output setting control register 16 becomes the set mode (S / R = 1) (S16). ), The selection of the selector 5 is set as the operation output Y of the adder / subtractor 15, and this is supplied to the amplification attenuator 3 through the DFF 17 as the amplification factor value 4 (S17 to S22). In the logarithmic change attenuator of the present example, in the operation of the above-described “target gain coefficient value input mode”, the target gain coefficient value is normally input by a continuous operation and a setting command is input. The operation of S12 and the operations of S13 to S22 are executed as a concurrent operation.

【0025】次に、図3において、対数変化範囲設定入
力ポート9から入力された対数変化範囲の最大最小値G
MAX(=M)、GMIN(=L)は、対数変化範囲最大最小
値設定レジスタ13に設定されている(S31)。そし
て、これらの値は、最大最小制限器18において、DF
F17に設定されたゲイン係数値A(GO)と比較され
(S32、S33)、その結果に対応する判定信号Cが
得られる(S34〜S37)。すなわち、判定信号Cに
は、1サイクル前のゲイン係数値A(GO)に応じて、
このゲイン係数値A、または対数変化領域の最大値G
MAXにおける変化率L、または対数変化領域の最小値G
MINにおける変化率Mが代入されている。一方、増減率
設定入力ポート8から入力された増減率設定値GSは、
増減率設定定ジスタ12に設定されている(S38)。
そこでシフト演算器19では、判定信号Cと増減率設定
値GSとの乗算を行い、その演算結果Bを出力する(S
39)。
Next, in FIG. 3, the maximum / minimum value G of the logarithmic change range input from the logarithmic change range setting input port 9 is shown.
MAX (= M) and G MIN (= L) are set in the logarithmic change range maximum / minimum value setting register 13 (S31). Then, these values are converted by the maximum / minimum limiter 18 into DF
It is compared with the gain coefficient value A (G O ) set in F17 (S32, S33), and a determination signal C corresponding to the result is obtained (S34 to S37). In other words, the decision signal C, and according to one cycle before the gain factor value A (G O),
This gain coefficient value A or the maximum value G of the logarithmic change area
Change rate L at MAX or minimum value G of logarithmic change area
The change rate M in MIN is substituted. On the other hand, the change rate setting value G S input from the change rate setting input port 8 is
It is set in the change rate setting constant register 12 (S38).
Therefore, in the shift computing unit 19 performs multiplication of the decision signal C and change rate set value G S, and outputs the operation result B (S
39).

【0026】なお、本システムでは、本発明に係る信号
処理を誤動作ループ無しに安定して機能させるため、い
くつかの補助処理を設けているが、S40〜S43の処
理はその1つである。すなわち、加減算器15の演算
で、最小演算単位(LSB)以下の入力は演算されない
ため、シフト演算器19の出力Bが最小演算単位(LS
B)以下であると、フェード動作が停滞してしまう。そ
こで、シフト演算器19の出力Bが最小演算単位(LS
B)以下になった場合には(S40)、出力Bに最小演
算単位(LSB)を代入し(S41)、そうでなけれ
ば、そのまま出力Bを選択して(S42)、これを加減
算器15に出力する(S43)ようなリミッタ機能を設
けたものである。
In this system, some auxiliary processing is provided in order to make the signal processing according to the present invention function stably without a malfunction loop, but the processing in S40 to S43 is one of them. That is, in the operation of the adder / subtractor 15, an input smaller than the minimum operation unit (LSB) is not operated, so that the output B of the shift operation unit 19 is set to
B) If it is less than the above, the fade operation will stagnate. Therefore, the output B of the shift operation unit 19 is the minimum operation unit (LS
B) If it becomes less than or equal to (S40), the minimum operation unit (LSB) is substituted for the output B (S41), otherwise, the output B is selected as it is (S42), and this is added to the adder / subtracter 15 (S43).

【0027】次に、本発明の第2の構成例として、図
4、図5に基づいて、本実施の形態による増幅率制御装
置の追加構成と「ゲイン係数値増減命令入力モード」の
動作について説明する。この「ゲイン係数値増減命令入
力モード」は、上述のような目標ゲイン係数値を定め
ず、ゲイン係数値増減命令を直接入力し、ユーザが実動
作をモニタしながら、ゲイン係数値の増減が不要になっ
た時点で命令を解除することにより、所望のゲインを得
るようにした機能である。図4に示す追加構成は、この
ような「ゲイン係数値増減命令入力モード」と上述した
「目標ゲイン係数値入力モード」とを選択的に実行する
ための構成を追加したものであり、図1に示す構成に加
えて、設定モード切替え入力ポート20と、増減命令入
力ポート21と、セレクタ23、24、25とを有す
る。
Next, as a second configuration example of the present invention, an additional configuration of the amplification factor control device according to the present embodiment and the operation of the “gain coefficient value increase / decrease command input mode” will be described with reference to FIGS. explain. In the "gain coefficient value increase / decrease command input mode", the target gain coefficient value is not determined as described above, and the gain coefficient value increase / decrease command is directly input, and the user does not need to increase / decrease the gain coefficient value while monitoring the actual operation. This is a function for releasing a command at the point in time to obtain a desired gain. The additional configuration shown in FIG. 4 adds a configuration for selectively executing the “gain coefficient value increase / decrease command input mode” and the “target gain coefficient value input mode” described above. In addition to the configuration shown in FIG. 7, a setting mode switching input port 20, an increase / decrease instruction input port 21, and selectors 23, 24, and 25 are provided.

【0028】設定モード切替え入力ポート20は、上述
した「目標ゲイン係数値入力モード」を選択するか、
「ゲイン係数値増減命令入力モード」を選択するかを示
す選択信号T/Sを入力するものである。また、各セレ
クタ23、24、25において、入力Tは、選択信号T
/Sにより「目標ゲイン係数値入力モード」が指示され
た場合に選択する入力パスであり、入力Sは、選択信号
T/Sにより「ゲイン係数値増減命令入力モード」が指
示された場合に選択する入力パスである。
The setting mode switching input port 20 selects the above-mentioned “target gain coefficient value input mode” or
A selection signal T / S indicating whether to select the “gain coefficient value increase / decrease command input mode” is input. In each of the selectors 23, 24, and 25, the input T is the selection signal T.
/ S is an input path selected when “target gain coefficient value input mode” is instructed by / S, and input S is selected when “gain coefficient value increase / decrease command input mode” is instructed by selection signal T / S. Is the input path to be performed.

【0029】そして、選択信号T/Sにより「目標ゲイ
ン係数値入力モード」が指示された場合には、上述した
第1の構成例と同様の動作となるが、選択信号T/Sに
より「ゲイン係数値増減命令入力モード」が指示された
場合には、増減命令入力ポート21から入力されるゲイ
ン係数値増減命令22によってゲイン係数値の増減動作
を実行することになる。すなわち、本例においては、増
減命令入力ポート21からのゲイン係数値増減命令22
が増減制御の開始指示手段と終了指示手段とを構成する
ものである。
When the "target gain coefficient value input mode" is instructed by the selection signal T / S, the operation is the same as that of the first configuration example, but the "gain" is selected by the selection signal T / S. When the "coefficient value increase / decrease command input mode" is instructed, the gain coefficient value increase / decrease instruction 22 input from the increase / decrease instruction input port 21 executes the gain coefficient value increase / decrease operation. That is, in this example, the gain coefficient value increase / decrease instruction 22
Constitute the start instruction means and the end instruction means of the increase / decrease control.

【0030】そして、この「ゲイン係数値増減命令入力
モード」が指示された場合、セレクタ23のS入力パス
により、目標ゲイン係数値設定レジスタ10にはDFF
17に設定された値Aが入力される。また、セレクタ2
4のS入力パスにより、加減算器15の切替入力端子に
ゲイン係数値増減命令22による増減設定が入力され、
同様にセレクタ25のS入力パスにより、セレクタ5の
セット/リセット制御入力端子にゲイン係数値増減命令
22による増減命令が入力される。したがって、加減算
器15では、ゲイン係数値増減命令22による増減設定
に応じて加算と減算とが切り替わる。また、セレクタ5
では、ゲイン係数値増減命令22による増減命令に応じ
てセット/リセットが切り替わる。
When this “gain coefficient value increase / decrease command input mode” is instructed, the target gain coefficient value setting register 10 has a DFF through the S input path of the selector 23.
The value A set to 17 is input. Selector 2
4, the increase / decrease setting by the gain coefficient increase / decrease command 22 is input to the switching input terminal of the adder / subtractor 15,
Similarly, an increase / decrease command by the gain coefficient value increase / decrease command 22 is input to the set / reset control input terminal of the selector 5 through the S input path of the selector 25. Therefore, the addition / subtraction unit 15 switches between addition and subtraction according to the increase / decrease setting by the gain coefficient value increase / decrease instruction 22. In addition, selector 5
In, the set / reset is switched according to the increase / decrease command by the gain coefficient value increase / decrease command 22.

【0031】このような構成において、ゲイン係数値増
減命令入力モードが選択されると、ゲイン係数値増減命
令22による増減設定、増減命令により、直接加減算器
15の加減モードを制御し、また、同時にセレクタ5を
セットモードにして、フェード型アッテネータの動作を
開始実行する。この時、セレクタ23によって目標ゲイ
ン係数値設定レジスタ10には現在の増幅係数値4(D
FF17の設定値A)が常に入力され、反映されてい
る。次に、増減命令が解除されると、セレクタ5をリセ
ットモードにし、目標ゲイン係数値設定レジスタ10の
値がDFF17に入力される。以上のデータパスループ
により、現在の増幅率係数値4を固定する。なお、目標
ゲイン係数値入力モードが選択された場合の動作は、上
述した第1の例と同様であるので説明は省略する。
In such a configuration, when the gain coefficient value increase / decrease instruction input mode is selected, the addition / subtraction mode of the adder / subtractor 15 is controlled directly by the increase / decrease setting / increase / decrease instruction by the gain coefficient value increase / decrease instruction 22, and at the same time, The selector 5 is set to the set mode, and the operation of the fade type attenuator is started and executed. At this time, the current amplification coefficient value 4 (D
The setting value A) of the FF 17 is always input and reflected. Next, when the increase / decrease instruction is released, the selector 5 is set to the reset mode, and the value of the target gain coefficient value setting register 10 is input to the DFF 17. The current amplification factor value 4 is fixed by the above data path loop. The operation when the target gain coefficient value input mode is selected is the same as that in the above-described first example, and thus the description is omitted.

【0032】次に、図5のフローチャートに沿って説明
すると、まず、目標ゲイン係数値設定レジスタ10には
現在の増幅係数値4が入力され、その出力Xに反映され
ている(S51)。また、ゲイン係数値増減命令22に
よる増減設定は、上述した比較器14による比較結果Z
の代わりに加減算器15に入力され(S52)、上述し
たS3の判断により、加減モードが判定され、それ以降
は、上述したS4〜S12と同様の処理に移行する。ま
た、ゲイン係数値増減命令22による増減命令は、上述
したゲイン係数出力設定制御レジスタ16による選択信
号S/Rの代わりにセレクタ5に入力され(S53)、
上述したS18の判断により、セット/リセットモード
が判定され、それ以降は、上述したS19〜S22と同
様の処理に移行する。また、図3に示すS31〜S43
の処理は、本例でも同様であるので説明は省略する。
Next, a description will be given with reference to the flowchart of FIG. 5. First, the current amplification coefficient value 4 is input to the target gain coefficient value setting register 10 and is reflected on the output X (S51). The increase / decrease setting by the gain coefficient value increase / decrease command 22 is based on the comparison result Z by the comparator 14 described above.
Is input to the adder / subtracter 15 (S52), and the addition / subtraction mode is determined based on the determination in S3 described above. Thereafter, the process proceeds to the same processing as in S4 to S12 described above. Further, the increase / decrease command by the gain coefficient value increase / decrease command 22 is input to the selector 5 instead of the selection signal S / R by the gain coefficient output setting control register 16 (S53),
The set / reset mode is determined by the above-described determination in S18, and thereafter, the process proceeds to the same processing as in S19 to S22 described above. Also, S31 to S43 shown in FIG.
Is the same in the present example, and a description thereof will be omitted.

【0033】なお、以上のような実施の形態による対数
変化アッテネータにおいては、増減率設定値GSを入力
設定するための増減率設定入力ポート8及び増減率設定
レジスタ12を有するとともに、対数変化範囲を入力設
定するための対数変化範囲設定入力ポート9及び対数変
化範囲最大最小値設定レジスタ13とを有しているが、
これらの値を予め固定してメモリ等に設定しておくこと
により、各ポート8、9やレジスタ12、13を省略し
た構成とすることも可能である。また、本形態の対数変
化アッテネータにおいて、フェード動作しない即時的な
ゲイン係数値の設定を行いたい場合には、設定命令11
の発行を止めるか、あるいはゲイン係数値出力設定レジ
スタ16をリセット状態にしておくことにより実現可能
である。
[0033] In the log change attenuator according to the embodiment as described above, and having a change rate setting input ports 8 and change rate setting register 12 for inputting setting the change rate setting value G S, log change range Has a logarithmic change range setting input port 9 for input setting and a logarithmic change range maximum / minimum value setting register 13,
By fixing these values in advance and setting them in a memory or the like, a configuration in which the ports 8 and 9 and the registers 12 and 13 are omitted can be adopted. Further, in the logarithmic change attenuator of the present embodiment, when it is desired to immediately set a gain coefficient value without performing a fade operation, the setting instruction 11
Is stopped, or the gain coefficient value output setting register 16 is set to a reset state.

【0034】また、上述した対数変化アッテネータの構
成において、DFF17等で使用している信号処理サイ
クルクロックは通常信号のワードクロックであり、この
ためアッテネータの動作はワードクロック時間単位でゲ
イン係数値はステップ変化する。しかし、その他のクロ
ックを用いることも可能である。また、本形態で使用す
る演算器等は、並列演算型でも、直列演算型でも差し支
えなく、特に直列演算型の信号処理回路を使用すること
によって回路規模の大幅な削減が可能であり、小規模の
ハードウエアによって実現できる効果がある。また、上
述の例では、ハードウエアによる構成例を示したが、本
発明のアルゴリズムを高速のマイクロプロセッサ等を用
いたソフトウエアで実現することも可能である。この場
合、上述した従来例のROMデータ参照による方法に比
べて、メモリ資源を大幅に削減することができると同時
に、精細な変化特性のアッテネータを実現できるもので
ある。
In the above-described configuration of the logarithmic change attenuator, the signal processing cycle clock used in the DFF 17 and the like is a word clock of a normal signal. Change. However, other clocks can be used. The arithmetic unit and the like used in the present embodiment may be of a parallel operation type or a serial operation type. Particularly, by using a serial operation type signal processing circuit, the circuit scale can be significantly reduced. There is an effect that can be realized by the hardware described above. Further, in the above-described example, a configuration example using hardware has been described. However, the algorithm of the present invention can be implemented by software using a high-speed microprocessor or the like. In this case, as compared with the above-described conventional method using ROM data reference, memory resources can be significantly reduced, and an attenuator with fine change characteristics can be realized.

【0035】また、上述した第2の構成例による「ゲイ
ン係数値増減命令入力モード」と同様の機能は、図1に
示す第1の基本構成例において、上述した目標ゲイン係
数値に特定の数値を代入して、ゲイン係数値の増加(上
昇)動作や減少(下降)動作を得るようにしても実現可
能である。例えば具体例として、ゲイン係数値増加命令
では、最大ゲイン係数値(上述の例では12dB)を目
標ゲイン係数値として入力し、反対にゲイン係数値減少
命令では、最小ゲイン係数値(上述の例では0dB)を
目標ゲイン係数値として入力するようにすれば、全ての
ゲインに対して増減命令を実行することが可能となる。
また、この場合、増減制御の実行中に、この動作をスイ
ッチ操作等によって強制停止する終了指示手段を設ける
ことにより、所望の増幅率をモニタによって得るように
することができる。
The function similar to the "gain coefficient value increasing / decreasing command input mode" according to the second configuration example is the same as that of the first basic configuration example shown in FIG. Can be realized by substituting the values to obtain an increase (increase) operation or a decrease (decrease) operation of the gain coefficient value. For example, as a specific example, in the gain coefficient value increase command, the maximum gain coefficient value (12 dB in the above example) is input as the target gain coefficient value, and conversely, in the gain coefficient value decrease command, the minimum gain coefficient value (in the above example, By inputting 0 dB) as the target gain coefficient value, it is possible to execute the increase / decrease command for all the gains.
In this case, a desired amplification factor can be obtained by the monitor by providing an end instruction means for forcibly stopping the operation by a switch operation or the like during the increase / decrease control.

【0036】また、上述した例では、増幅率が目標値に
達した場合には、設定命令のリセットをかけて、目標ゲ
イン係数値設定レジスタ10の値をDFF17から信号
増幅減衰器3に送るようにしたが、ゲイン係数値の増減
制御終了後に信号増幅減衰器3のゲインを一定に保持す
る方法としては、加減算器15における増減動作を停止
して出力Yを固定したり、あるいはシフト演算器19の
出力Bをゼロ値に固定して加減算器15の増減動作によ
る出力Yの変動をなくす等の方法を採用することも可能
である。また、上述した例では、シフト演算器19にお
いてC×GSの演算を行うことにより、加減算器15の
増減量Bを得るようにしたが、このような演算方法とし
ては、他の方法を採用することができ、必要な対数変化
に応じて適宜変形が可能である。
In the above-described example, when the amplification factor reaches the target value, the setting command is reset, and the value of the target gain coefficient value setting register 10 is sent from the DFF 17 to the signal amplification / attenuator 3. However, as a method for keeping the gain of the signal amplification / attenuator 3 constant after the end of the gain coefficient value increase / decrease control, the increase / decrease operation in the adder / subtractor 15 is stopped to fix the output Y, or the shift calculator 19 It is also possible to employ a method of fixing the output B of the adder to zero and eliminating the fluctuation of the output Y due to the increase / decrease operation of the adder / subtractor 15. Further, in the above example, by the shift calculator 19 performs calculation of C × G S, was to obtain a decrease amount B of the adder-subtracter 15, as such a calculation method may employ other methods It can be appropriately modified according to the required logarithmic change.

【0037】さらに本発明の応用として、上述した対数
変化アッテネータを2チャネルステレオ装置に用いる場
合に、デフォルト設定では左右の各チャネルに同一の目
標増幅率値GTを設定し、その後のオプションによる設
定で、左か右の一方のチャネルのみに、新たな目標増幅
率値GTLまたはGTRを設定することにより、設定の効率
化を達成できるような構成とすることも可能である。た
だし、ほとんどの設定は左右同一で用いられることが予
想されるため、特殊なケースでの使用に効果的な機能と
なる。また、上述した対数変化範囲を規定する最大最小
値GMAX、GMINや、増幅率値GTの増幅特性を規定する
係数GSを、指数項と仮数項によって構成することによ
り、広範囲の設定値の効率的なデータ表現が可能とな
る。
[0037] As a further application of the present invention, in the case of using a log change attenuator described above in two-channel stereo system, set the same target gain value G T in each channel of the left and right by default, set by subsequent optional in only one of the channels of the left or right by setting a new target gain value G TL or G TR, it is also possible to adopt a configuration such as to achieve more efficient settings. However, since most of the settings are expected to be used for the left and right sides, this function is effective for use in special cases. The maximum minimum value G MAX defining a log change the above-mentioned range, G MIN and the coefficient G S defining the amplification characteristic of the amplification factor value G T, by configuring the exponential term and a temporary number term, setting a wide range of An efficient data representation of the value becomes possible.

【0038】[0038]

【発明の効果】以上説明したように本発明の増幅率制御
装置では、増減手段によって増減される信号増幅減衰器
の増幅率を検出し、この検出結果と増減率係数とを用い
て増減手段に対する増減量を算出する増減量制御手段
と、この増減量制御手段によって算出された増減量を信
号増幅減衰器の増幅率に対して加算または減算すること
により、信号増幅減衰器の増幅率を増減する増減手段と
によって、信号増幅減衰器における増幅率を所望の変化
特性によって制御できるようにした。このため、本発明
によれば、プロセッサの負担増加やメモリ容量を増大す
ることなく、高い自由度で増幅率の変化特性を設定で
き、かつ、精細な変化特性を得ることができる増幅率制
御装置を提供できる効果がある。
As described above, in the gain control apparatus of the present invention, the gain of the signal amplification / attenuator which is increased or decreased by the increasing / decreasing means is detected, and the detection result and the increasing / decreasing rate coefficient are used for the increasing / decreasing means. An increase / decrease amount control means for calculating an increase / decrease amount, and an increase / decrease amount calculated by the increase / decrease amount control means is added to or subtracted from the amplification rate of the signal amplification / attenuator, thereby increasing / decreasing the amplification rate of the signal amplification / attenuator. With the increasing / decreasing means, the amplification factor in the signal amplification / attenuator can be controlled by a desired change characteristic. Therefore, according to the present invention, an amplification factor control device capable of setting a variation characteristic of an amplification factor with a high degree of freedom and obtaining a fine variation characteristic without increasing a load on a processor or increasing a memory capacity. There is an effect that can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態による増幅率制御装置の第
1の構成例を示すブロック図である。
FIG. 1 is a block diagram illustrating a first configuration example of an amplification factor control device according to an embodiment of the present invention.

【図2】図1に示す増幅率制御装置の動作例を示すフロ
ーチャートである。
FIG. 2 is a flowchart showing an operation example of the amplification factor control device shown in FIG.

【図3】図1に示す増幅率制御装置の動作例を示すフロ
ーチャートである。
FIG. 3 is a flowchart illustrating an operation example of the amplification factor control device illustrated in FIG. 1;

【図4】本発明の実施の形態による増幅率制御装置の第
2の構成例を示すブロック図である。
FIG. 4 is a block diagram illustrating a second configuration example of the amplification factor control device according to the embodiment of the present invention;

【図5】図4に示す増幅率制御装置の動作例を示すフロ
ーチャートである。
FIG. 5 is a flowchart showing an operation example of the amplification factor control device shown in FIG. 4;

【図6】図1に示す増幅率制御装置のゲインの変化特性
を示す説明図である。
FIG. 6 is an explanatory diagram showing a change characteristic of a gain of the amplification factor control device shown in FIG. 1;

【図7】図1に示す増幅率制御装置のゲイン変化特性の
具体例とゲイン対時間の関係式を示す説明図である。
7 is an explanatory diagram showing a specific example of a gain change characteristic of the gain control device shown in FIG. 1 and a relational expression of gain versus time.

【図8】図1に示す増幅率制御装置のゲイン変化特性の
具体例とゲイン対時間の関係式を示す説明図である。
8 is an explanatory diagram showing a specific example of a gain change characteristic of the gain control device shown in FIG. 1 and a relational expression of gain versus time.

【図9】図1に示す増幅率制御装置のゲイン変化特性の
具体例とゲイン対時間の関係式を示す説明図である。
9 is an explanatory diagram showing a specific example of a gain change characteristic of the gain control device shown in FIG. 1 and a relational expression of gain versus time.

【図10】図1に示す増幅率制御装置のゲイン変化特性
の具体例とゲイン対時間の関係式を示す説明図である。
10 is an explanatory diagram showing a specific example of a gain change characteristic of the gain control device shown in FIG. 1 and a relational expression of gain versus time.

【符号の説明】[Explanation of symbols]

3……信号増幅減衰器、5……セレクタ、6……目標ゲ
イン係数値入力ポート、7……ゲイン係数設定命令入力
ポート、8……増減率設定入力ポート、9……対数変化
範囲設定入力ポート、10……目標ゲイン係数値設定レ
ジスタ、12……増減率設定レジスタ、13……対数変
化範囲最大最小値設定レジスタ、14……比較器、15
……加減算器、16……ゲイン係数出力設定制御レジス
タ、17……DFF、18……最大最小制限器、19…
…シフト演算器。
3 ... Signal attenuator, 5 ... Selector, 6 ... Target gain coefficient value input port, 7 ... Gain coefficient setting command input port, 8 ... Change rate setting input port, 9 ... Logarithmic change range setting input Port 10, target gain coefficient value setting register 12, 12 increase / decrease rate setting register 13, 13 logarithmic change range maximum / minimum value setting register 14, comparator 15
...... Addition / subtraction unit, 16 ... Gain coefficient output setting control register, 17 ... DFF, 18 ... Maximum / minimum limiter, 19 ...
... Shift computing unit.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を入力し、その増幅信号または
減衰信号を出力する信号増幅減衰器を有する増幅率制御
装置において、 前記信号増幅減衰器に対する増幅率の増減制御の開始を
指示する開始指示手段と、 前記信号増幅減衰器に対する増幅率の増減制御の終了を
指示する終了指示手段と、 前記信号増幅減衰器の増幅率を所定の単位時間毎に増減
する増減手段と、 前記増減手段による単位時間毎の増減量を、予め設定さ
れた増減率係数に基づいて制御する増減量制御手段とを
有し、 前記増減量制御手段は、前記増減手段によって増減され
る信号増幅減衰器の増幅率を検出し、この検出結果と前
記増減率係数とを用いて前記増減手段に対する増減量を
算出し、 前記増減手段は、前記増減量制御手段によって算出され
た増減量を信号増幅減衰器の増幅率に対して加算または
減算することにより、前記信号増幅減衰器の増幅率を増
減するようにした、 ことを特徴とする増幅率制御装置。
An amplification control device having a signal amplification attenuator for inputting an input signal and outputting an amplification signal or an attenuation signal thereof, wherein a start instruction for instructing a start of an increase / decrease control of an amplification factor for the signal amplification attenuator. Means, end instruction means for instructing the end of increase / decrease control of the amplification factor for the signal amplification / attenuator, increase / decrease means for increasing / decreasing the amplification factor of the signal amplification / attenuator every predetermined unit time, and a unit by the increase / decrease means An increasing / decreasing amount control means for controlling an increasing / decreasing amount for each time based on a preset increasing / decreasing rate coefficient, wherein the increasing / decreasing amount control means adjusts an amplification factor of a signal amplification / attenuator which is increased / decreased by the increasing / decreasing means. Detecting and calculating an increase / decrease amount for the increase / decrease means using the detection result and the increase / decrease rate coefficient, wherein the increase / decrease means calculates the increase / decrease amount calculated by the increase / decrease amount control means as a signal amplification attenuation. An amplification factor of the signal amplification attenuator is increased or decreased by adding or subtracting to or from the amplification factor of the amplifier.
【請求項2】 前記開始指示手段は、前記信号増幅減衰
器に対する増幅率の目標値を設定する目標値設定手段を
有し、 前記終了指示手段は、前記目標値設定手段によって設定
された目標値と前記信号増幅減衰器の増幅率の値とを比
較し、両者が一致した場合に、前記信号増幅減衰器に対
する増幅率の増減制御を終了するように指示する手段で
あることを特徴とする請求項1記載の増幅率制御装置。
2. The method according to claim 1, wherein the start instruction unit includes a target value setting unit that sets a target value of an amplification factor for the signal amplification attenuator, and the end instruction unit includes a target value set by the target value setting unit. And comparing the gain of the signal amplification attenuator with the value of the amplification factor, and when the values match, instructing to end the increase / decrease control of the amplification factor for the signal amplification attenuator. Item 2. An amplification factor control device according to Item 1.
【請求項3】 前記増減手段は、前記目標値設定手段に
よって設定された目標値と前記信号増幅減衰器の増幅率
の値とを比較し、目標値が小さい場合には、前記信号増
幅減衰器の増幅率を下降させ、目標値が大きい場合に
は、前記信号増幅減衰器の増幅率を上昇させることを特
徴とする請求項2記載の増幅率制御装置。
3. The signal amplification / attenuator according to claim 1, wherein the increase / decrease means compares a target value set by the target value setting means with a value of an amplification factor of the signal amplification / attenuator. 3. The gain control device according to claim 2, wherein the gain of the signal amplification attenuator is increased when the target value is large.
【請求項4】 前記終了指示手段によって信号増幅減衰
器に対する増幅率の増減制御の終了が指示された場合
に、前記目標値設定手段によって設定された目標値を前
記信号増幅減衰器の増幅率として入力する入力切替手段
を有することを特徴とする請求項2記載の増幅率制御装
置。
4. A target value set by said target value setting means as an amplification factor of said signal amplification attenuator when said end instruction means instructs the end of increase / decrease control of an amplification factor for a signal amplification / attenuator. 3. The amplification factor control device according to claim 2, further comprising input switching means for inputting.
【請求項5】 前記終了指示手段は、前記信号増幅減衰
器の増幅率の上昇または下降の強制停止を指示する手段
を有し、 前記増減手段が前記目標値設定手段によって設定された
目標値と前記信号増幅減衰器の増幅率の値とを比較して
増幅率の増減制御を実行している途中に前記終了指示手
段によって強制停止が指示された場合に、その時点の増
幅率を前記信号増幅減衰器の増幅率として固定すること
を特徴とする請求項3記載の増幅率制御装置。
5. The end instructing means includes means for instructing a forced stop of an increase or a decrease in an amplification factor of the signal amplification attenuator, and wherein the increase / decrease means includes a target value set by the target value setting means. When a forced stop is instructed by the end instruction means during the execution of the increase / decrease control of the gain by comparing the gain with the value of the gain of the signal attenuator, the gain at that time is increased by the signal amplification. 4. The gain control device according to claim 3, wherein the gain of the attenuator is fixed.
【請求項6】 前記開始指示手段は、前記信号増幅減衰
器の増幅率の上昇または下降を指示する手段であり、前
記終了指示手段は、前記信号増幅減衰器の増幅率の上昇
または下降の指示を解除する手段であることを特徴とす
る請求項1記載の増幅率制御装置。
6. The start instructing means is means for instructing an increase or decrease in the amplification factor of the signal amplification / attenuator, and the end instruction means is an instruction for increasing or decreasing the amplification factor in the signal amplification / attenuator. 2. The amplification factor control device according to claim 1, wherein the amplification factor control device is means for canceling.
【請求項7】 前記終了指示手段によって信号増幅減衰
器に対する増幅率の増減制御の終了が指示された場合
に、前記増減手段における増減動作を停止することによ
り、その時点の増幅率を前記信号増幅減衰器の増幅率と
して固定することを特徴とする請求項1記載の増幅率制
御装置。
7. When the end instructing means instructs the end of the increase / decrease control of the amplification factor for the signal amplification / attenuator, the increase / decrease operation in the increase / decrease means is stopped, so that the amplification factor at that time is increased by the signal amplification. 2. The gain control device according to claim 1, wherein the gain of the attenuator is fixed.
【請求項8】 前記終了指示手段によって信号増幅減衰
器に対する増幅率の増減制御の終了が指示された場合
に、前記増減量制御手段から増減手段に送る増減量をゼ
ロ値とすることにより、その時点の増幅率を前記信号増
幅減衰器の増幅率として固定することを特徴とする請求
項1記載の増幅率制御装置。
8. When the end instructing means instructs the end of the gain increase / decrease control for the signal amplification / attenuator, the increase / decrease amount sent from the increase / decrease amount control means to the increase / decrease means is set to zero value. 2. The gain control device according to claim 1, wherein the gain at the time is fixed as the gain of the signal attenuator.
【請求項9】 前記増減量制御手段によって増減手段の
増減量を制御するための増減率係数を任意に設定する増
減率係数設定手段を有することを特徴とする請求項1記
載の増幅率制御装置。
9. An amplification rate control device according to claim 1, further comprising an increase / decrease rate coefficient setting means for arbitrarily setting an increase / decrease rate coefficient for controlling an increase / decrease amount of said increase / decrease means by said increase / decrease amount control means. .
【請求項10】 前記増減手段による単位時間毎の増減
量を変動値によって制御する領域を設定する対数変化範
囲設定手段を有することを特徴とする請求項1記載の増
幅率制御装置。
10. The amplification factor control device according to claim 1, further comprising a logarithmic change range setting unit that sets an area in which the amount of increase / decrease per unit time by the increase / decrease unit is controlled by a variation value.
【請求項11】 前記対数変化範囲設定手段によって設
定された領域以外の領域は、前記増減手段による単位時
間毎の増減量を固定値によって制御する直線変化領域と
したことを特徴とする請求項10記載の増幅率制御装
置。
11. The area other than the area set by the logarithmic change range setting means is a linear change area in which the amount of increase / decrease per unit time by the increase / decrease means is controlled by a fixed value. An amplification factor control device as described in the above.
【請求項12】 前記対数変化範囲設定手段は、対数変
化領域の最大値と最小値との入力によって前記対数変化
領域の範囲を設定するものであり、前記直線変化領域で
用いる増減量を固定値には、前記対数変化範囲設定手段
によって設定された対数変化領域の最大値または最小値
の増減量を固定的に用いることを特徴とする請求項11
記載の増幅率制御装置。
12. The logarithmic change range setting means sets a range of the logarithmic change region by inputting a maximum value and a minimum value of the logarithmic change region, and sets a fixed amount of increase / decrease used in the linear change region. 12. The method according to claim 11, wherein a change in the maximum value or the minimum value of the logarithmic change area set by the logarithmic change range setting means is fixedly used.
An amplification factor control device as described in the above.
【請求項13】 前記増減率係数は指数項と仮数項によ
って構成されていることを特徴とする請求項1記載の増
幅率制御装置。
13. The amplification rate control device according to claim 1, wherein said increase / decrease rate coefficient is composed of an exponent term and a mantissa term.
【請求項14】 前記対数変化範囲設定手段によって設
定される対数変化領域の最大値または最小値は指数項と
仮数項によって構成されていることを特徴とする請求項
12記載の増幅率制御装置。
14. The amplification factor control device according to claim 12, wherein a maximum value or a minimum value of the logarithmic change area set by said logarithmic change range setting means is constituted by an exponent term and a mantissa term.
JP24719599A 1999-09-01 1999-09-01 Amplification factor controller Pending JP2001077644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24719599A JP2001077644A (en) 1999-09-01 1999-09-01 Amplification factor controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24719599A JP2001077644A (en) 1999-09-01 1999-09-01 Amplification factor controller

Publications (1)

Publication Number Publication Date
JP2001077644A true JP2001077644A (en) 2001-03-23

Family

ID=17159871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24719599A Pending JP2001077644A (en) 1999-09-01 1999-09-01 Amplification factor controller

Country Status (1)

Country Link
JP (1) JP2001077644A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507309A (en) * 2006-10-20 2010-03-04 カルレック オーディオ リミテッド Digital signal processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507309A (en) * 2006-10-20 2010-03-04 カルレック オーディオ リミテッド Digital signal processing

Similar Documents

Publication Publication Date Title
US20140218222A1 (en) Automatic gain control system for an analog to digital converter
JPH04316205A (en) High frequency power amplifier
EP1928211A2 (en) Signal processing apparatus, signal processing method, and recording medium having program recorded thereon
US11888450B2 (en) Power limiter configuration for audio signals
US8583717B2 (en) Signal processing circuit
CA2006288C (en) Gain controller
JP2009194815A (en) Volume control apparatus, and volume control program
US5465205A (en) Automatic gain control apparatus
JP2001077644A (en) Amplification factor controller
WO2020133829A1 (en) Sound volume adjustment method, sound volume adjustment device, terminal, and medium
JP3772835B2 (en) Electronic volume control method and electronic volume control device
JPH09153748A (en) Sound volume varying device
JPS6382010A (en) Automatic gain controller
JP3986390B2 (en) AGC device
CN113922329B (en) Power supply circuit adjusting method and device and power supply system
JP2001290504A (en) Controller
JP3505722B2 (en) Signal level control device
JP3541263B2 (en) Gain setting method
JPH0217730A (en) Digital agc circuit
JPH05127701A (en) Controller
CN115045769A (en) Engine load control system, method, electronic terminal and storage medium
JP2000261263A (en) Sound volume regulator
JPH10240304A (en) Controller
JPH05198092A (en) Level control circuit
CN114760563A (en) Audio signal processing method and device, chip, audio system and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Effective date: 20040604

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110618

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110618

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120618

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9