JP2001069099A - Control data communication system - Google Patents

Control data communication system

Info

Publication number
JP2001069099A
JP2001069099A JP23850499A JP23850499A JP2001069099A JP 2001069099 A JP2001069099 A JP 2001069099A JP 23850499 A JP23850499 A JP 23850499A JP 23850499 A JP23850499 A JP 23850499A JP 2001069099 A JP2001069099 A JP 2001069099A
Authority
JP
Japan
Prior art keywords
data
control data
shaping
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23850499A
Other languages
Japanese (ja)
Inventor
Ryoji Uno
亮二 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aiphone Co Ltd
Original Assignee
Aiphone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiphone Co Ltd filed Critical Aiphone Co Ltd
Priority to JP23850499A priority Critical patent/JP2001069099A/en
Publication of JP2001069099A publication Critical patent/JP2001069099A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)
  • Telephonic Communication Services (AREA)

Abstract

PROBLEM TO BE SOLVED: To treat control data as fixed length data and also to fetch voice data into a voice frame by transmitting control data by multi-frame and inserting 'zero' at every two bits or fur bits. SOLUTION: An eight-bit control flag which indicates the head of the fame is added to control data s101 of a data shaping circuit 102, data are divided into clocks at every four bit, 'zero' is inserted to prevent '1' from becoming continuous for five bits between the blocks and primary shaping data is obtained. Primary shaping data is divided into cells by four bit unit and inserted to the one frame of voice data outputted from a voice codec circuit 104 to obtain secondary shaping data S102. Secondary shaping data S102a passing through the data shaping circuit 102 is guided respective terminals 12a-12n with a transceiver circuit 103. The data shaping circuit 106 extracts, assembles and operates control data concerning data passing through the transceiver circuit 107.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は制御データ通信方式
に係わり、特に音声・制御データ通信を行なう幹線の制
御データ通信方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control data communication system, and more particularly to a main line control data communication system for performing voice / control data communication.

【0002】[0002]

【従来の技術】従来から、この種の制御データ通信方式
として図3に示す方式が提案されている。
2. Description of the Related Art Conventionally, a system shown in FIG. 3 has been proposed as this type of control data communication system.

【0003】図3は、従来の制御データ通信方式を用い
た通信装置の全体を示すブロック図である。
FIG. 3 is a block diagram showing an entire communication device using a conventional control data communication system.

【0004】図3において、幹線の制御データ通信方式
を用いた制御データ通信装置は、制御機31と、制御機
31に幹線L301、L302で接続される端末32
a、・・・、32i、・・・32nとで構成されてい
る。
In FIG. 3, a control data communication device using a trunk control data communication system includes a controller 31 and terminals 32 connected to the controller 31 via trunk lines L301 and L302.
, 32i,... 32n.

【0005】制御機31は、中央処理装置(以下、CP
Uという)301、データ整形回路302、308、ト
ランシーバ回路303、309及び音声コーデック回路
307とで構成されている。各端末32a、・・・、3
2i、・・・32nは、CPU306、データ整形回路
305、311、トランシーバ304、310及び音声
コーデック回路312とでそれぞれ構成されている。
The controller 31 has a central processing unit (hereinafter referred to as a CP).
U) 301, data shaping circuits 302 and 308, transceiver circuits 303 and 309, and a voice codec circuit 307. Each terminal 32a,..., 3
32n are composed of a CPU 306, data shaping circuits 305 and 311, transceivers 304 and 310, and an audio codec circuit 312, respectively.

【0006】図4は、従来方式の制御データのタイミン
グチャートを示す図である。
FIG. 4 is a diagram showing a timing chart of control data of the conventional system.

【0007】図4において、制御データS301及び復
元された制御データS303は、それぞれ、8ビットの
廊下灯アドレス、ベット番号、チャンネル指定、コマン
ド、コマンドオペランド及び16ビットのCRC(サイ
クリック・リダンダンシ・チェック)から成るフレーム
で構成されている。データ整形回路302の整形データ
S302は、フラグシーケンス及び送信データとで構成
されている。
In FIG. 4, control data S301 and restored control data S303 are an 8-bit corridor light address, a bet number, a channel designation, a command, a command operand, and a 16-bit CRC (cyclic redundancy check), respectively. ). The shaping data S302 of the data shaping circuit 302 includes a flag sequence and transmission data.

【0008】次に、制御機31から各端末32a、・・
・、32i、・・・32nに制御データを送信する場合
の動作について説明する。
Next, each terminal 32a,.
, 32i,... 32n will be described.

【0009】先ず、CPU301から出力された制御デ
ータS301は、データ整形回路302に入力される。
データ整形回路302は、フラグシーケンス“0111
1110”の付加とフラグシーケンスとの誤認を防ぐゼ
ロインサートの処理を行なう。すなわち、データ整形回
路302により、制御データS301に、制御データS
301のフレームの先頭を示すフラグシーケンス“01
111110”を付加すると共に、制御データS301
中に“1”が5ビット連続しているデータが存在する場
合に、この制御データS301と前記フラグシーケンス
と区別するため、当該5ビットの後にゼロ“0”を挿入
する。データ整形回路302を通過した整形データS3
02は、トランシーバ回路303を介し、幹線L301
を伝わって各端末32a、・・・、32i、・・・32
nに導かれる。
First, the control data S301 output from the CPU 301 is input to the data shaping circuit 302.
The data shaping circuit 302 outputs the flag sequence “0111”
A process of zero insertion for preventing the addition of 1110 "and the misidentification of the flag sequence is performed. That is, the data shaping circuit 302 adds the control data S301
The flag sequence “01” indicating the head of the frame 301
111110 "and control data S301
When there is data in which five consecutive "1" bits are present, zero "0" is inserted after the five bits in order to distinguish this control data S301 from the flag sequence. Shaped data S3 that has passed through the data shaping circuit 302
02 is connected to the trunk line L301 via the transceiver circuit 303.
, 32i,... 32
n.

【0010】しかして、かかるデータがトランシーバ回
路304を介して、データ整形回路305に入力され、
このデータ整形回路305により、フラグシーケンスか
ら先頭フレームの位置を検出すると共に、ゼロ“0”を
挿入したビットの削除を行なう。データ整形回路305
を通過させることによって復元された制御データS30
3は、すなわち、先頭フレームの位置検出及びゼロリム
ーブ操作が行われた復元された制御データS303は、
先頭フレームの明確なデータとして、CPU306に入
力される。
The data is input to the data shaping circuit 305 via the transceiver circuit 304.
The data shaping circuit 305 detects the position of the first frame from the flag sequence and deletes the bit into which zero “0” has been inserted. Data shaping circuit 305
Control data S30 restored by passing
3, that is, the restored control data S303 in which the position detection of the first frame and the zero-removal operation have been performed are:
The data is input to the CPU 306 as clear data of the first frame.

【0011】音声データも、制御データと同様の動作に
より、音声コーデック回路312に送られる。すなわ
ち、音声コーデック回路307の送信データを、データ
整形回路308に入力させることにより、フラグシーケ
ンスを付加すると共に、ゼロインサート処理を行い、デ
ータ整形回路308を通過させることによって復元され
た音声データをトランシーバ回路309で幹線L302
に流し、これをトランシーバ回路310で受け、データ
整形回路311で先頭フレームの検出を行なうと共に、
ゼロリムーブ処理を行い、データ整形回路311の出力
データを音声コーデック回路312に送る。
The voice data is sent to the voice codec circuit 312 by the same operation as the control data. That is, the transmission data of the voice codec circuit 307 is input to the data shaping circuit 308 to add a flag sequence, perform a zero insert process, and pass the voice data restored by passing the data shaping circuit 308 to the transceiver. In circuit 309, main line L302
This is received by the transceiver circuit 310, and the data shaping circuit 311 detects the leading frame.
A zero remove process is performed, and output data of the data shaping circuit 311 is sent to the audio codec circuit 312.

【0012】[0012]

【発明が解決しようとする課題】かかる構成の制御デー
タ通信方式においては、送信データ列に“1”が6ビッ
ト連続しているデータが存在する場合、このデータとフ
ラグシーケンス“01111110”とを区別しなけれ
ばならず、また、データ整形回路により、ゼロインサー
ト処理及びゼロリムーブ処理を行なわなければならず、
このためフレームが可変長となり、一定間隔でサンプリ
ングした音声信号を送受信するようなデータと同一フレ
ームに収めることが困難であるなどの難点があった。
In the control data communication system having such a configuration, when there is data in which six bits of "1" are continuous in the transmission data string, this data is distinguished from the flag sequence "01111110". And the data shaping circuit must perform zero insert processing and zero remove processing,
For this reason, the frame has a variable length, and there is a problem that it is difficult to fit the same frame as the data for transmitting and receiving the audio signal sampled at fixed intervals.

【0013】本発明は上述の難点を解消するためになさ
れたもので、制御データを4ビット毎に区分けし、区分
けされた制御データ間にゼロ“0”を入れて、このデー
タとフラグシーケンス“01111110”とを区別し
うるようにすることにより、固定長のデータとして扱う
と共に、また、音声データの音声フレームに制御データ
を取り込むことができる幹線の制御データ通信方式を提
供することを目的とする。
The present invention has been made in order to solve the above-mentioned difficulties. The control data is divided into four bits, and zeros are inserted between the divided control data. It is an object of the present invention to provide a main line control data communication system capable of handling data as fixed-length data and enabling control data to be fetched into a voice frame of voice data by making it possible to distinguish between the data and the data. .

【0014】[0014]

【課題を解決するための手段】このような目的を達成す
るため、本発明による制御データ通信方式は、制御デー
タと音声データを伝送するにあたり、制御データをマル
チフレームで伝送し、且つ2ビットまたは4ビットおき
にゼロ“0”をインサートすることにより、固定長のデ
ータとして扱うと共に、前記音声データの音声フレーム
に取り込み可能としたものである。
In order to achieve the above object, the control data communication system according to the present invention transmits control data and voice data by transmitting the control data in a multi-frame and using two bits or two bits. By inserting a zero “0” every four bits, the data is handled as fixed-length data and can be captured in the audio frame of the audio data.

【0015】このような制御データ通信方式によれば、
制御データを2ビットまたは4ビット毎に区分けし、区
分けされた制御データ間にゼロ“0”を入れて、このデ
ータとフラグシーケンス“01111110”とを区別
できるように構成したので、フレームを固定長にするこ
とができ、またマルチフレームで送信することにより、
音声データのフレームに制御データを挿入できる。
According to such a control data communication system,
The control data is divided into 2 bits or 4 bits, and zeros “0” are inserted between the divided control data so that the data can be distinguished from the flag sequence “01111110”. And by transmitting in multiple frames,
Control data can be inserted into the audio data frame.

【0016】[0016]

【発明の実施の形態】以下、本発明の制御データ通信方
式における好ましい実施の形態例について図面にしたが
って説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the control data communication system of the present invention will be described below with reference to the drawings.

【0017】図1は、本発明の一実施例を示す制御デー
タ通信方式を用いた通信装置の全体のブロック図であ
る。
FIG. 1 is an overall block diagram of a communication apparatus using a control data communication system according to an embodiment of the present invention.

【0018】図1において、本発明の幹線の制御データ
通信装置は、制御機11と、制御機11に幹線L101
で接続される複数個の端末12a、・・・、12i、・
・・、12nとで構成されている。制御機11は、CP
U101、データ整形回路102、トランシーバ回路1
03及び音声コーデック回路104とで構成されてい
る。各端末12a、・・・、12i、、・・・12n
は、CPU105、データ整形回路106、トランシー
バ回路107及び音声コーデック回路108とで構成さ
れている。
In FIG. 1, a trunk control data communication apparatus according to the present invention includes a controller 11 and a trunk L101 connected to the controller 11.
.., 12i,.
.., 12n. The controller 11 has a CP
U101, data shaping circuit 102, transceiver circuit 1
03 and an audio codec circuit 104. Each terminal 12a,..., 12i,.
Comprises a CPU 105, a data shaping circuit 106, a transceiver circuit 107, and a voice codec circuit 108.

【0019】図2は、本発明の制御データのタイミング
チャートを示す図である。
FIG. 2 is a diagram showing a timing chart of control data of the present invention.

【0020】図2において、制御データS101及び復
元された制御データS103は、それぞれ、8ビットの
廊下灯アドレス、ベット番号、チャンネル指定、コマン
ド、コマンドオペランド及び16ビットのCRCから成
るフレームとで構成されている。送信側の一次整形デー
タS111は、“01111110”の8ビットの制御
フラグと4ビット毎にブロック分けされ、ブロック間に
ゼロ“0”を加えた送信データのブロックから成ってい
る。データ整形回路102を通過した二次整形データS
102は、“01111110”の8ビットの音声・制
御フラグと、セル間にゼロ“0”を加えた4ビットの制
御データセルSL1、SL2、SL3、SL4と、セル
間にゼロ“0”を加えた一次整形データS111の制御
フラグから順次取り出した4ビットの制御データセルS
L1、SL2、SL3、SL4とから成っている。受信
側の復元された一次整形データS113は、“0111
1110”の8ビットの制御フラグと4ビット毎にブロ
ック分けされ、ブロック間にゼロ“0”を加えた受信デ
ータのブロックから成っている。
In FIG. 2, the control data S101 and the restored control data S103 are each composed of an 8-bit corridor light address, a bet number, a channel designation, a command, a command operand, and a frame composed of a 16-bit CRC. ing. The primary shaping data S111 on the transmitting side is divided into 8-bit control flags of “01111110” and blocks of 4 bits, and includes transmission data blocks in which zero “0” is added between blocks. Secondary shaped data S passed through data shaping circuit 102
Reference numeral 102 denotes an 8-bit voice / control flag of "01111110", 4-bit control data cells SL1, SL2, SL3, and SL4 obtained by adding zero "0" between cells, and zero "0" added between cells. 4-bit control data cell S sequentially extracted from the control flag of the primary shaping data S111
L1, SL2, SL3 and SL4. The restored primary shaped data S113 on the receiving side is “0111
The block is divided into 8-bit control flags of 1110 "and blocks of 4 bits, and is composed of blocks of received data with zero" 0 "added between the blocks.

【0021】次に、制御機11から各端末12a、・・
・、12i、・・・12nに制御データを送信する場合
の動作について説明する。
Next, each terminal 12a,.
, 12i,..., 12n will be described.

【0022】制御機11から端末12a、・・・、12
i、・・・12nに制御データを送信する場合、先ず、
CPU101から出力される制御データS101は、デ
ータ整形回路102に入力される。しかして、図2に示
すように、データ整形回路102により、制御データの
分解・挿入操作が行なわれる。すなわち、制御データS
101に、フレームの先頭を示す“01111110”
の8ビットの制御フラグが付加されると共に、送信デー
タが4ビット毎にブロック分けされ、ブロック間には、
制御データS101に制御フラグと同一のデータ列のパ
ターンがあった場合でも、“1”が5ビット以上連続し
ないように、ゼロ“0”が挿入される。以上の制御デー
タの分解操作により、一次整形データS111が得られ
る。
.., 12 from the controller 11.
When transmitting control data to i,... 12n, first,
The control data S101 output from the CPU 101 is input to the data shaping circuit 102. Thus, as shown in FIG. 2, the data shaping circuit 102 performs a control data decomposition / insertion operation. That is, the control data S
101, “01111110” indicating the beginning of the frame
And a transmission data is divided into blocks every 4 bits, and between the blocks,
Even when the control data S101 has the same data string pattern as the control flag, zero “0” is inserted so that “1” does not continue 5 bits or more. The primary shaping data S111 is obtained by the above-described control data decomposition operation.

【0023】次に、一次整形データS111を、制御フ
ラグから4ビットを単位としたセルに分割し、これを音
声コーディク回路104から出力される音声データの1
フレームに挿入してマルチフレームで伝送する。以上の
制御データの挿入操作により、二次整形データS102
が得られる。なお、セル間には、制御フラグと誤認しな
いようにゼロ“0”が挿入される。また、セルはフレー
ム間を跨いでもよい。
Next, the primary shaping data S111 is divided into cells in units of 4 bits from the control flag, and this is divided into one cell of the audio data output from the audio codec circuit 104.
It is inserted in a frame and transmitted in a multi-frame. By the above control data insertion operation, the secondary shaping data S102
Is obtained. Note that zero “0” is inserted between cells so as not to be mistaken as a control flag. Also, the cells may straddle between frames.

【0024】データ整形回路102を通過した二次整形
データS102は、マルチフレームとしてトランシーバ
回路103を介し、幹線L101を伝わって各端末12
a、・・・、12i、・・・12nに導かれる。
The secondary shaping data S102 that has passed through the data shaping circuit 102 is transmitted as a multi-frame via the transceiver circuit 103 via the trunk line L101 to each terminal 12
, 12i,... 12n.

【0025】データ整形回路102を通過した二次整形
データS102は、トランシーバ回路103を介して、
幹線L101を伝って端末12iに導かれる。しかし
て、トランシーバ回路107通過したデータは、データ
整形回路106により制御データの抽出・組立操作が行
なわれる。すなわち、データ整形回路106により、音
声・制御フラグ“01111110”を検出し、そこか
ら制御データセルSL1、SL2、SL3、SL4を抽
出し、セルを並べる操作をする。そして、セルを抽出操
作することによって復元された一次整形データS113
の制御フラグから先頭ビットを検出し、これを復元され
た制御データS103としCPU106に入力する。ま
た、音声データについては、音声データセルSL1、S
L2、SL3、SL4を抽出し、音声コーデック回路1
08に入力する。ここで、データ列“・・・01111
110・・・”については、データ列がブロックあるい
はセルの4ビットづつに区分けされるため、フラグとの
混同、フレーム長の可変は起こらない。
The secondary shaping data S 102 that has passed through the data shaping circuit 102 is transmitted via the transceiver circuit 103
It is guided to the terminal 12i along the trunk line L101. The data that has passed through the transceiver circuit 107 is subjected to control data extraction / assembly operations by the data shaping circuit 106. That is, the data shaping circuit 106 detects the voice / control flag "01111110", extracts control data cells SL1, SL2, SL3, and SL4 therefrom and performs an operation of arranging the cells. Then, the primary shaping data S113 restored by performing the cell extraction operation
Is detected from the control flag, and this is input to the CPU 106 as restored control data S103. As for audio data, audio data cells SL1, S1
L2, SL3 and SL4 are extracted and the audio codec circuit 1
08. Here, the data string “...
110... ", The data string is divided into four bits of blocks or cells, so that confusion with a flag and a change in frame length do not occur.

【0026】なお、前述の実施例においては、制御デー
タを4ビット毎にブロック分けし、ブロック間にゼロ
“0”をインサートした場合について述べているが、本
発明は、これに限定されず、例えば、制御データを2ビ
ット毎にブロック分けし、ブロック間にゼロ“0”をイ
ンサートしてもよい。
In the above-described embodiment, a case is described in which control data is divided into blocks of 4 bits and zeros "0" are inserted between blocks. However, the present invention is not limited to this. For example, the control data may be divided into blocks every two bits, and zero “0” may be inserted between the blocks.

【0027】[0027]

【発明の効果】以上の説明から明らかなように、本発明
の制御データ通信方式によれば、制御データを2ビット
または4ビット毎に区分けし、その間にゼロ“0”を入
れ、フラグシーケンス“01111110”と区別でき
るように構成したので、フレームを固定長にすることが
でき、またマルチフレームで送信することにより、音声
データのフレームに制御データを挿入できる。
As is apparent from the above description, according to the control data communication system of the present invention, control data is divided into 2 bits or 4 bits, zeros "0" are inserted between them, and the flag sequence " Since it is configured to be distinguishable from “01111110”, the frame can be of a fixed length, and control data can be inserted into a frame of audio data by transmitting in a multi-frame.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す制御データの通信方式
を用いた通信装置の全体のブロック図。
FIG. 1 is an overall block diagram of a communication device using a control data communication method according to an embodiment of the present invention.

【図2】本発明の制御データのタイミングチャートを示
す図。
FIG. 2 is a diagram showing a timing chart of control data of the present invention.

【図3】従来の制御データの通信方式を用いた通信装置
の全体のブロック図。
FIG. 3 is an overall block diagram of a communication device using a conventional control data communication method.

【図4】従来方式の制御データのタイミングチャートを
示す図。
FIG. 4 is a diagram showing a timing chart of control data of a conventional method.

【符号の説明】[Explanation of symbols]

11・・・制御機 12a〜12n・・・端末 101、105・・・CPU 102、106・・・データ整形回路 103、107・・・トランシーバ回路 104、108・・・音声コーデック回路 S101・・・制御データ S111・・・一次整形データ S102・・・二次整形データ S113・・・復元された一次整形データ S103・・・復元された制御データ L101・・・幹線 11 ... Controllers 12a to 12n ... Terminals 101 and 105 ... CPUs 102 and 106 ... Data shaping circuits 103 and 107 ... Transceiver circuits 104 and 108 ... Sound codec circuits S101 ... Control data S111: primary shaping data S102: secondary shaping data S113: restored primary shaping data S103: restored control data L101: trunk line

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】制御データと音声データを伝送するにあた
り、前記制御データをマルチフレームで伝送し、かつ2
ビットまたは4ビットおきにゼロ“0”をインサートす
ることにより固定長のデータとして扱うとともに、前記
音声データの音声フレームに取り込み可能としたことを
特徴とする制御データ通信方式。
When transmitting control data and voice data, the control data is transmitted in multiple frames, and
A control data communication system characterized in that data is treated as fixed-length data by inserting zeros "0" at every bit or every four bits, and can be taken into an audio frame of the audio data.
JP23850499A 1999-08-25 1999-08-25 Control data communication system Pending JP2001069099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23850499A JP2001069099A (en) 1999-08-25 1999-08-25 Control data communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23850499A JP2001069099A (en) 1999-08-25 1999-08-25 Control data communication system

Publications (1)

Publication Number Publication Date
JP2001069099A true JP2001069099A (en) 2001-03-16

Family

ID=17031243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23850499A Pending JP2001069099A (en) 1999-08-25 1999-08-25 Control data communication system

Country Status (1)

Country Link
JP (1) JP2001069099A (en)

Similar Documents

Publication Publication Date Title
JPH0691538B2 (en) Packet end signal generator
JP2001069099A (en) Control data communication system
US5623496A (en) Apparatus and a method for setting station-identifying information in a station of a communication system
CN112437061B (en) Out-of-band communication method, system, storage medium and device based on DMX512 protocol
JPH06181463A (en) Digital communication equipment
JP2957354B2 (en) Signal transfer method
CN112752199B (en) Sound card left and right sound channel independent control device and method based on ALSA framework
JP2581238Y2 (en) Data transmission equipment
CN114911736A (en) Master-slave machine system
NO965051L (en) Procedure for serial data transfer for recognition of a fixed pattern
JPH03112240A (en) Line fault detecting method
KR19990002843A (en) How to separate call control module by function
CN116436765A (en) Secure platform data synchronization method, device and medium based on two-by-two access
CN117762704A (en) Device and method for detecting abnormality of serial port signal
JPH04170536A (en) Data link terminating method
JPH0317261B2 (en)
JPS61172462A (en) Optical relay transmission system
JP2000106566A (en) Communication controller
JPS63246946A (en) Fault detection system for communication equipment in loop structure network
JP2002009800A (en) Broadcast method for ring type network system and its node device
JPS63272239A (en) Data link control circuit
JP2003250012A (en) Communication control system
US20050243821A1 (en) Communication system and communication method
JPS63107332A (en) Multiplex transmission equipment
JPH0496496A (en) Control data transmission system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310