JP2001067379A

JP2001067379A - 論理等価検証方法

Info

Publication number: JP2001067379A
Application number: JP23784999A
Authority: JP
Inventors: Tomoko Ishida; 智子石田; Miyako Tandai; 三弥子旦代; Nobuyuki Hayashi; 信幸林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-08-25
Filing date: 1999-08-25
Publication date: 2001-03-16

Abstract

(57)【要約】【課題】一方にのみ追加論理がある場合でも、二つの論
理間の論理等価検証を正しく行う論理等価検証方法を提
供する。【解決手段】追加論理を含む論理回路Ａと追加論理を含
まない論理回路Ｂを、論理等価検証対象の論理として論
理回路ファイル１０４、１０５から入力する。次に、論
理回路Ａの追加論理情報を用いて、この二つの論理回路
に対し、追加論理を考慮した論理比較を行い、その比較
結果を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の論理等
価検証方法に係り、特に、論理等価検証の対象となる二
つの論理のうちの一方に他方に無い追加論理が存在する
場合の論理回路の論理等価検証方法に関する。

【０００２】

【従来の技術】近年、機能論理から論理回路を自動生成
する論理生成技術の実用化が進展している。これに伴
い、その関連技術として、二つの論理が一致しているか
否かを判定する論理等価検証の技術が必要となってい
る。二つの論理回路間の論理等価検証は一般に論理回路
をフリップフロップ（以下、FFという）と組合せ回路と
に分けて行われている。

【０００３】ＦＦの論理等価検証に関する従来技術とし
て、例えば特願平６−０６７８４０号に記載されている
技術がある。この技術はＦＦの論理等価検証方法の一つ
であるゲートマトリックス法に関するものである。ま
た、組合せ回路の論理等価検証方法に関する従来技術と
して、例えばS.Minato et.al.,"Shared Binary Deci
sion Diagram with Attributed Edges for Effic
ient Boolean Function Manipulation",Proc.of 27
th DAC, pp.52-57,1990.に記載された技術がある。こ
の従来技術は、組合せ回路の論理等価検証方法の一つで
あるＢＤＤ（Binary Decision Diagram）法に関する
ものである。

【０００４】一般に、論理生成後の論理には、診断容易
化論理などの論理が追加されることが多い。従来技術で
診断容易化論理追加前後の論理の等価検証を行うと、追
加後の論理には、追加前の論理にないエッジやフリップ
フロップが存在するために「論理不一致」と判定してし
まったり、診断の制御論理を含んだ組合せ論理と含まな
い組合せ論理の機能をそのまま比較するため、「論理不
一致」と判定してしまったりして、正しい結果を得るこ
とができない。

【０００５】

【発明が解決しようとする課題】従来技術の論理等価検
証は、追加論理も論理等価検証対象とみなしているため
に、前述のように誤った判定をしてしまうという問題を
有している。

【０００６】本発明の目的は、論理等価検証の対象論理
の一方に追加論理が存在する場合でも、論理等価検証を
正しく行うことのできる論理等価検証方法を提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明によれば前記目的
は、二つの論理回路の論理が一致しているか否かを判定
する論理等価検証方法において、追加論理の情報をもと
に追加論理を削除してから論理等価検証を行うことによ
り達成される。

【０００８】また、二つの論理回路の論理が一致してい
るか否かを判定する論理等価検証方法において、追加論
理のエッジ・FFをエッジ・FFの対応付けの対象外とし、
追加論理の組合せ論理を組合せ論理の機能比較の対象外
とし、元論理の組合せ論理に対しては、追加論理の入力
を無視したセルの機能を記述したセルライブラリを用い
て、追加論理の影響を無視した組合せ論理の機能を抽出
することにより達成される。

【０００９】

【発明の実施の形態】本発明を実施する計算機システム
の構成を図１３に示す。処理装置１３００には本発明の
処理プログラムである論理一致保証プログラム１３０５
が格納されており、外部記憶装置に本発明の論理一致保
証の対象となる論理回路データ１３０１、１３０２、論
理回路データ１３０１、１３０２の論理を記述するセル
の機能を定義したセルライブラリ１３０３、及び追加論
理情報データ１３０４が格納されている。ここで、論理
回路データ１３０１は追加論理を含み、論理回路データ
１３０２は追加論理を含まないものとする。また、１３
０６は論理一致保証の処理結果の出力を表わす。図１３
に示した論理回路データ１３０１、１３０２の構成をそ
れぞれ図１４、図１５に、セルライブラリ１３０３の構
成を図１６に、追加論理情報データ１３０４の構成を図
１７に示す。

【００１０】図１４に示した論理回路データ１３０１
は、論理一致保証の対象となる追加論理を含む論理回路
の構成をエッジ情報、セル情報（セルピンの情報を含
む）を並べたデータであり、各エッジ、セルピンに繋が
る信号名により、セルやエッジの間の接続関係を表わし
ている。このデータはレコード形式で格納されており、
以下に述べるようなフィールドから構成されている。レ
コード情報（ＫＩＮＤ）１４０１は、レコード情報の種
類（エッジ（ＥＤＧＥ）、セル（ＣＥＬＬ）、セルピン
（ＣＥＬＬ＿ＰＩＮ）など）を示す。セル名称（ＣＥＬ
Ｌ＿ＮＡＭＥ）１４０２は、レコード情報（ＫＩＮＤ）
がセル（ＣＥＬＬ）の場合のセル名を示す。セルタイプ
（ＣＥＬＬ＿ＴＹＰＥ）１４０３は、レコード情報（Ｋ
ＩＮＤ）がセル（ＣＥＬＬ）の場合のセルタイプ名を示
す。ピン名（ＰＩＮ＿ＮＡＭＥ）１４０４は、レコード
情報（ＫＩＮＤ）がエッジ（ＥＤＧＥ）やセルピン（Ｃ
ＥＬＬ＿ＰＩＮ）などの場合のピン名を示す。信号名
（ＳＩＧＮＡＬ＿ＮＡＭＥ）１４０５は、レコード情報
（ＫＩＮＤ）がエッジ（ＥＤＧＥ）やセルピン（ＣＥＬ
Ｌ＿ＰＩＮ）などの場合に、当該ピンにつながる信号名
を示す。追加論理フラグ（ＡＤＤ＿ＦＬＧ）１４０６に
は、当該レコードが追加論理のレコードの場合には１
が、それ以外の場合には０が格納されている。

【００１１】図１５に示した論理回路データ１３０２
は、論理一致保証の対象となる追加論理を含まない論理
回路の構成をエッジ情報、セル情報（セルピンの情報を
含む）を並べたデータであり、データ構造は図１４と同
じである。フィールド１５０１、１５０２、１５０３、
１５０４、１５０５、１５０６は、それぞれ図１４のフ
ィールド１４０１、１４０２、１４０３、１４０４、１
４０５、１４０６と同じである。但し、論理回路データ
１３０２は追加論理を含まないため、追加論理フラグ
（ＡＤＤ＿ＦＬＧ）１５０６には、全て０が格納されて
いる。

【００１２】図１６に示したセルライブラリ１３０３
は、論理一致保証の対象となる論理回路を記述する各セ
ルタイプの機能を定義したデータである。１６０１は、
セルタイプ名を示す。１６０２は、セルのピン名を示
す。１６０３は、セルピンのピン属性（入力ピンか出力
ピンかの情報）を示す。１６０４は、セルピンが出力ピ
ンの場合のセルの機能を示す。

【００１３】図１７（ａ）、（ｂ）に示した追加論理情
報データ１３０４は、それぞれ論理回路データ１３０１
に含まれる追加論理の情報のうち、追加論理挿入に伴う
セル置換情報と信号分割情報をテーブル形式で格納した
ものであり、以下に述べるようなフィールドから構成さ
れている。セル置換前情報（ＢＥＦＯＲＥ＿ＲＥＰＬＡ
ＣＥ）１７０１は、セル置換前のセル名、ピン名の情報
を格納するＮＡＭＥ１７０３とそのピンの当該セルにお
ける機能を格納するＦＵＮＣＴＩＯＮ１７０４から構成
されている。セル置換後情報（ＡＦＴＥＲ＿ＲＥＰＬＡ
ＣＥ）１７０２は、セル置換後のセル名、ピン名の情報
を格納するＮＡＭＥ１７０５とそのピンの当該セルにお
ける機能を格納するＦＵＮＣＴＩＯＮ１７０６から構成
されている。図１７（ａ）に格納されているデータから
追加論理挿入に伴い、セルＵ２がＰ１、Ｐ２を入力と
し、Ｐ３を出力とする２入力ＡＮＤセルからＰ１、Ｐ
２、Ｐ３を入力とし、Ｐ４を出力とする３入力ＡＮＤセ
ルに置換されたことがわかる。また、分割信号対（ＤＩ
ＶＩＤＥ＿ＳＩＧＮＡＬ）１７０７には、追加論理挿入
に伴う信号分割によって分割された信号名が対となって
格納されている。図１７（ｂ）に格納されているデータ
から、信号Ｎ１と信号Ｔ１が追加論理挿入前には一つの
信号であったことがわかる。

【００１４】以下、本発明による論理等価検証処理の実
施例を図面により詳細に説明する。図１は本発明に基づ
く論理等価検証処理の第１の実施例の概要を表わすフロ
ーチャートである。ステップ１０１では、論理等価検証
を行う二つの論理回路Ａ、Ｂを論理回路ファイル１０
４、１０５から、論理回路ファイルで使用しているセル
の機能をセルライブラリファイル１０６から入力する。
ここで、論理回路Ａには追加論理が含まれており、論理
回路Ｂには追加論理が含まれていないものとする。ステ
ップ１０２では、追加論理を考慮した論理比較を行い、
ステップ１０３で、比較結果を出力し、処理を終了す
る。

【００１５】図２は図１のステップ１０２に示した追加
論理を考慮した論理比較の詳細なフローチャートであ
る。ステップ２０１では、追加論理情報ファイル２０３
の内容と論理回路データ内の追加論理の認識情報をもと
に、論理回路Ａから追加論理を削除して、論理回路Ａ’
を得る。追加論理情報ファイルには、追加論理挿入に伴
い置換されたセルのセル置換情報と、分割された信号の
信号分割情報が記述されている。ステップ２０２では、
ステップ２０１で得られた論理回路Ａ’と論理回路Ｂの
論理比較を行う。

【００１６】図３は図２のステップ２０１に示した追加
論理削除の詳細なフローチャートである。ステップ３０
１では、論理回路データ内に記述されている追加論理の
認識情報を用いて、追加されたセルとエッジを削除し、
ステップ３０２では、追加論理挿入に伴い置換されたセ
ルのセル置換情報を用いて、置換されたセルの逆置換を
行う。ステップ３０３では、追加論理挿入に伴い分割さ
れた信号の信号分割情報を用いて、分割された信号を接
続する。ステップ３０４では、論理回路データ内に記述
されている追加論理の認識情報を用いて、追加された信
号の削除を行う。

【００１７】以下、図４に示した論理回路と図５に示し
た追加論理情報を用いて、図２のステップ２０１につい
て、具体的に説明する。図４において、４０１、４０２
はそれぞれ論理回路Ａ、論理回路Ｂを表わす。また、１
ａ、２ａ、３ａ、２０ａ、２１ａはセルを、４ａ、５ａ、
６ａ、７ａ、８ａ、９ａ、１０ａ、１１ａ、１２ａ、２２ａ、２
３ａ、２４ａ、２５ａ、２６ａは信号を、１３ａ、１４ａ、
１５ａ、１６ａ、１７ａ、18a、１９ａ、２７ａ、２８ａ、２９
ａ、３０ａはエッジを示す。ここで、論理回路Ａは論理
回路Ｂにセル２ａと信号５ａ、６ａ、８ａ、１０ａとエッ
ジ１４ａ、１７ａ、１９ａを追加し、セル２０ａをセル１
ａに置換して得られた論理である。図５（ａ）はセル置
換情報を、図５（ｂ）は信号分割情報を示す。５０１は
追加論理挿入に伴うセル置換前の状態を示し、５０２は
セル置換後の状態を示す。５０３、５０５はそれぞれ置
換前後のセル及びセルピンの名称を、５０４、５０６は
それぞれセル置換前後の当該セルピンの当該セルにおけ
る機能を表わす。また、５０７は追加論理挿入に伴い分
割された信号対を表わす。図５（ａ）の情報は、セル１
ａが追加論理挿入に伴い、入力ピンがＰ１、Ｐ２で出力
ピンがＰ３の２入力ＡＮＤセルから、入力ピンがＰ１、
Ｐ２、Ｐ３で出力ピンがＰ４の３入力ＡＮＤセルに置換
されたことを示す。また、図５（ｂ）の情報は、信号９
ａと信号６ａが追加論理挿入前は一つの信号であったこ
とを示す。

【００１８】図４の論理回路Ａに対して、ステップ３０
１の追加論理のセル、エッジの削除を行った結果を図６
に示す。追加論理のセルは２ａ、エッジは１４ａ、１７
ａ、１９ａなので、図６ではそれらのセル、エッジが削
除されている。次に図６の論理回路に対して、ステップ
３０２のセルの逆置換を行った結果を図７に示す。図５
（ａ）示したセル置換情報を用いて、図７では追加論理
挿入に伴い置換されたセル１ａが逆置換され、２入力Ａ
ＮＤになっている。次に図７の論理回路に対して、ステ
ップ３０３の分割信号の接続を行った結果を図８に示
す。図５（ｂ）に示した信号分割情報を用いて、図８で
は図７の信号９ａと信号６ａが接続され、一つの信号９
ａとなっている。最後に図８にステップ３０４の追加論
理の信号の削除を行った結果を図９に示す。図９では追
加論理の信号５ａ、８ａ、１０ａが削除されている。こ
の図９の論理回路が、図２のステップ２０２の論理比較
の対象である論理回路Ａ’に当たる。

【００１９】図１は本発明に基づく論理等価検証処理の
第２の実施例の概要を表わすフローチャートであり、第
１の実施例の場合と同一である。ただし、第２の実施例
で使われるセルライブラリでは、追加論理の入力を無視
したセルの機能記述がなされているものとする。

【００２０】図１０は図１のステップ１０２に示した追
加論理を考慮した論理比較の詳細なフローチャートであ
る。ステップ１００１では、追加論理を考慮したエッ
ジ、FFの対応付けを行う。ここでは、追加論理のエッジ
・FFは対応付けの対象外とし、それ以外のエッジ・FFに
対して、論理等価検証対象の二つの論理の間で対応付け
を行う。ステップ１００２では、追加論理を考慮した組
合せ論理の機能比較を行う。ここでは、エッジ・FFのピ
ンを切り口とする組合せ論理の機能を二つの論理の間で
比較するが、この時にも追加論理を表わす組合せ論理は
機能比較の対象としない。また、元論理を表わす組合せ
論理に対しては、セルライブラリで追加論理の入力を無
視したセルの機能が記述されているため、追加論理の影
響が入らない組合せ論理の機能が抽出される。

【００２１】図１１に示した論理回路を用いて、図１０
のステップ１００１に示した追加論理を考慮したエッ
ジ、FFの対応付けについて具体的に説明する。図１１に
おいて、１１０１は論理回路Ａを、１１０２は論理回路
Ｂを表わす。また、１ｂ、２ｂ、３ｂ、２０ｂ、２１ｂ
はセルを、４ｂ、５ｂ、６ｂ、７ｂ、８ｂ、９ｂ、１０
ｂ、１１ｂ、１２ｂ、２２ｂ、２３ｂ、２４ｂ、２５
ｂ、２６ｂは信号線を、１３ｂ、１４ｂ、１５ｂ、１６
ｂ、１７ｂ、１８ｂ、１９ｂ、２７ｂ、２８ｂ、２９
ｂ、３０ｂはエッジを示す。ここで、論理回路Ａは論理
回路Ｂにセル２ｂと信号線５ｂ、６ｂ、８ｂ、１０ｂと
エッジ１４ｂ、１７ｂ、１９ｂを追加し、セル２０ｂを
セル１ｂに置換して得られた論理である。図１１の論理
回路Ａと論理回路Ｂに対して、追加論理を考慮したエッ
ジ・FFの対応付けを行うと、エッジ１４ｂ、１７ｂ、１
９ｂは追加論理のエッジのため対応付け対象外となり、
論理回路Ａのエッジ１３ｂ、１５ｂ、１６ｂ、１８ｂと
論理回路Ｂのエッジ２７ｂ、２８ｂ、２９ｂ、３０ｂの
間で対応付けの処理が行われる。

【００２２】次に、図１２に示した論理回路を用いて、
図１０のステップ１００２に示した追加論理を考慮した
組合せ論理の機能比較について具体的に説明する。図１
２において、１２０１は論理回路Ａを、１２０２は論理
回路Ｂを表わし、これらはそれぞれ図１１の論理回路
Ａ、論理回路Ｂと同じものである。セル内に記述されて
いるピン名、ピンの機能はセルライブラリに定義されて
いるものとする。論理回路Ａにおいて、エッジ・FFのピ
ンを切り口とする組合せ論理は３１ｂと３２ｂである
が、３２ｂの出力切り口であるエッジ１４ｂは追加論理
のエッジであるため、組合せ論理３２ｂは機能比較の対
象外とする。論理回路Ｂにおいて、エッジ・FFのピンを
切り口とする組合せ論理は３３ｂである。セルライブラ
リにおいて、セル１ｂのピンＰ４の機能は追加論理の入
力ピンＰ３の影響を無視した形（Ｐ４＝Ｐ１＆Ｐ２）
で、セル２ｂのピンＰ３の機能は追加論理の入力ピンＰ
２の影響を無視した形（Ｐ３＝Ｐ１）で表わされている
ため、組合せ論理３１ｂの機能を、論理回路をトレース
し、セルライブラリの機能記述を用いて表わすと（Ｉ１
＆Ｉ２）＆Ｉ３となる。また、組合せ論理３３ｂの機能
も、同様にして表わすと（Ｉ１＆Ｉ２）＆Ｉ３となり、
組合せ論理３１ｂの機能と組合せ論理３３ｂの機能は等
価であることがわかる。

【００２３】

【発明の効果】以上説明したように本発明によれば、一
方の論理に追加論理がある場合でも、二つの論理間の論
理等価検証を正しく行うことができる。

【図面の簡単な説明】

【図１】本発明に基づく論理等価検証を説明するフロー
チャートである。

【図２】図１におけるステップ１０２の処理を説明する
フローチャートである。

【図３】図２におけるステップ２０１の処理を説明する
フローチャートである。

【図４】図２におけるステップ２０１の処理を説明する
論理回路の例である。

【図５】図２におけるステップ２０１の処理を説明する
追加論理情報の例である。

【図６】図３におけるステップ３０１の処理を説明する
論理回路の例である。

【図７】図３におけるステップ３０２の処理を説明する
論理回路の例である。

【図８】図３におけるステップ３０３の処理を説明する
論理回路の例である。

【図９】図３におけるステップ３０４の処理を説明する
論理回路の例である。

【図１０】第２の実施例での、図１におけるステップ１
０２の処理を説明するフローチャートである。

【図１１】図１０におけるステップ１００１の処理を説
明する論理回路の例である。

【図１２】図１０におけるステップ１００２の処理を説
明する論理回路の例である。

【図１３】本発明を実施する計算機システムの構成図で
ある。

【図１４】本発明の処理に必要な回路データの構成を示
す図である。

【図１５】本発明の処理に必要な回路データの構成を示
す図である。

【図１６】本発明の処理に必要なセルライブラリの構成
を示す図である。

【図１７】本発明の処理に必要な追加論理情報データの
構成を示す図である。

【符号の説明】

104、105、1301、1302…論理回路ファイル 106、1303…セルライブラリファイル 203、1304…追加論理情報ファイル 401、402、1101、1102、1201、1202…論理回路 1a、2a、3a、20a、21a、1b、2b、3b、20b、21b…セル 4a、5a、6a、7a、8a、9a、10a、11a、12a、22a、23a、2
4a、25a、26a、4b、5b、6b、7b、8b、9b、10b、11b、12
b、22b、23b、24b、25b、26b…信号 13a、14a、15a、16a、17a、18a、19a、27a、28a、29a、
30a、13b、14b、15b、16b、17b、18b、19b、27b、28b、
29b、30b…エッジ 31b、32b、33b…組合せ論理 1300…処理装置 1305…論理等価検証プログラム 1306…処理結果 1402、1403、1404、1405、1406、1501、1502、1503、15
04、1505、1506、1601、1602、1603、1604、1701、170
2、1703、1704、1705、1706、1707…データフィールド

───────────────────────────────────────────────────── フロントページの続き (72)発明者林信幸神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサーバ事業部内Ｆターム(参考） 5B046 AA08 BA03 DA04 JA01 KA06

Claims

【特許請求の範囲】

【請求項１】二つの論理回路の論理が一致しているか否
かを判定する論理等価検証方法において、一方の論理に
他方の論理にない論理が追加されている場合、その追加
論理の情報を用いて、追加論理を除いた元論理と元々追
加論理を含まない論理との等価性を検証することを特徴
とする論理等価検証方法。
【請求項２】上記の元論理の等価性の検証において、追
加論理の情報を用いた追加論理削除を行い、追加論理削
除を行った論理に対する論理比較を行うことを特徴とす
る請求項１記載の論理等価検証方法。
【請求項３】上記の追加論理削除において、追加論理の
情報として、追加論理のセル・エッジ・信号の情報と、
追加論理挿入に伴うセル置換情報と、追加論理挿入に伴
う信号分割情報を用いて、追加論理のセル・エッジを削
除し、追加論理挿入に伴い置換されたセルの逆置換を行
い、追加論理挿入に伴い分割された信号を接続し、追加
論理の信号を削除することにより、追加論理を削除した
論理を得ることを特徴とする請求項２記載の論理等価検
証方法。
【請求項４】請求項１の元論理の等価性の検証におい
て、追加論理を考慮したエッジ・フリップフロップの対
応付けを行い、追加論理を考慮した組合せ論理の機能比
較を行うことを特徴とする請求項１記載の論理等価検証
方法。
【請求項５】上記の追加論理を考慮したエッジ・フリッ
プフロップの対応付けにおいて、追加論理のエッジ・フ
リップフロップを対応付けの対象外とすることを特徴と
する請求項４記載の論理等価検証方法。
【請求項６】請求項４の追加論理を考慮した組合せ論理
の機能比較において、追加論理を表わす組合せ論理を機
能比較の対象外とし、元論理を表わす組合せ論理に対し
ては、追加論理の入力を無視したセルの機能記述を用い
て、追加論理の影響を除いた論理の機能を抽出し、機能
比較を行うことを特徴とする請求項４記載の論理等価検
証方法。