JP2001060670A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2001060670A
JP2001060670A JP2000172183A JP2000172183A JP2001060670A JP 2001060670 A JP2001060670 A JP 2001060670A JP 2000172183 A JP2000172183 A JP 2000172183A JP 2000172183 A JP2000172183 A JP 2000172183A JP 2001060670 A JP2001060670 A JP 2001060670A
Authority
JP
Japan
Prior art keywords
film
insulating film
capacitor
semiconductor device
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000172183A
Other languages
Japanese (ja)
Inventor
Junji Noma
淳史 野間
Keisaku Nakao
圭策 中尾
Yasuhiro Uemoto
康裕 上本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP2000172183A priority Critical patent/JP2001060670A/en
Publication of JP2001060670A publication Critical patent/JP2001060670A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent oxygen contained in an atmosphere of oxygen or in an insulating metal oxide, which forms a capacitor insulating film, from penetrating into a diffusion preventing film from its side. SOLUTION: A protective insulating film 14 is deposited on a field effect transistor provided on a semiconductor substrate 10, and a contact plug 15 whose lower end is connected to the impurity diffused layer 13 is formed in the protective insulating film 14. A diffusion preventing conductive film 16 connected to the upper end of the contact plug 15 is formed on the protective insulating film 14, and a capacitor lower electrode 17 is formed on the diffusion preventing film 16. At least, a sidewall 18 of oxidation inhibiting material is formed on the side of the diffusion preventing film 16, a capacitor insulating film 19 of an insulating metal oxide is formed on the capacitor lower electrode 17 and the sidewall 18, and a capacitor upper electrode 20 is formed on the capacitor insulating film 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、強誘電体膜又は高
誘電率膜等の絶縁性金属酸化物からなる容量絶縁膜を有
する容量素子を備えた半導体装置及びその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device provided with a capacitor having a capacitor insulating film made of an insulating metal oxide such as a ferroelectric film or a high dielectric constant film, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年デジタル技術の進展に伴い、大容量
のデータを処理又は保存する傾向が推進される中で電子
機器が一段と高度化しており、これによって電子機器に
使用される半導体集積回路装置の高集積化及び半導体素
子の微細化が急速に進んでいる。
2. Description of the Related Art In recent years, with the progress of digital technology, the trend of processing or storing a large amount of data has been promoted, and electronic equipment has been further advanced. As a result, semiconductor integrated circuit devices used in electronic equipment have been developed. The integration of semiconductor devices and miniaturization of semiconductor devices are rapidly progressing.

【0003】そこで、半導体集積回路装置を構成するダ
イナミックRAMの高集積化を実現するために、容量絶
縁膜として、従来から用いられている珪素酸化物又は珪
素窒化物に代えて、強誘電体膜又は高誘電率膜を用いる
技術が広く研究され且つ開発されている。
In order to realize a high integration of a dynamic RAM constituting a semiconductor integrated circuit device, a ferroelectric film is used as a capacitor insulating film instead of a conventionally used silicon oxide or silicon nitride. Alternatively, a technique using a high dielectric constant film has been widely studied and developed.

【0004】また、低電圧での動作及び高速での書き込
み又は読み出しが可能な不揮発性RAMの実用化を目指
し、自発分極特性を有する強誘電体膜に関する研究及び
開発が盛んに行われている。
Also, research and development on ferroelectric films having spontaneous polarization characteristics have been actively conducted with the aim of putting a non-volatile RAM capable of operating at a low voltage and writing or reading at a high speed to practical use.

【0005】以下、絶縁性金属酸化物からなる容量絶縁
膜を有する容量素子を備えた従来の半導体装置及びその
製造方法について、図5(a)〜(c)を参照しながら
説明する。
A conventional semiconductor device provided with a capacitor having a capacitor insulating film made of an insulating metal oxide and a method for manufacturing the same will be described below with reference to FIGS.

【0006】まず、図5(a)に示すように、半導体基
板100上にゲート絶縁膜101を介してゲート電極1
02を形成した後、半導体基板100にゲート電極10
2をマスクとして不純物をイオン注入して、電界効果型
トランジスタのソース領域又はドレイン領域となる不純
物拡散層103を形成する。次に、半導体基板100の
上に全面に亘って保護絶縁膜104を堆積した後、該保
護絶縁膜104にコンタクトホールを形成し、その後、
該コンタクトホールにポリシリコン膜を埋め込むことに
より、不純物拡散層103と接続するコンタクトプラグ
105を形成する。
First, as shown in FIG. 5A, a gate electrode 1 is formed on a semiconductor substrate 100 with a gate insulating film 101 interposed therebetween.
02, the gate electrode 10 is formed on the semiconductor substrate 100.
Impurity is ion-implanted using 2 as a mask to form an impurity diffusion layer 103 serving as a source region or a drain region of the field-effect transistor. Next, after depositing a protective insulating film 104 over the entire surface of the semiconductor substrate 100, a contact hole is formed in the protective insulating film 104.
By embedding a polysilicon film in the contact hole, a contact plug 105 connected to the impurity diffusion layer 103 is formed.

【0007】次に、図5(b)に示すように、保護絶縁
膜104の上に全面に亘って、窒化チタン膜と、下層の
イリジウム膜と上層の酸化イリジウム膜との積層膜を堆
積した後、窒化チタン膜及び積層膜をパターニングする
ことにより、窒化チタン膜からなる拡散防止膜106と
積層膜からなる容量下部電極107とを形成する。
Next, as shown in FIG. 5B, a laminated film of a titanium nitride film, a lower iridium film, and an upper iridium oxide film is deposited over the entire surface of the protective insulating film 104. Thereafter, by patterning the titanium nitride film and the laminated film, a diffusion preventing film 106 made of the titanium nitride film and a capacitor lower electrode 107 composed of the laminated film are formed.

【0008】次に、図5(c)に示すように、容量下部
電極107を覆うように、絶縁性金属酸化物からなる容
量絶縁膜108及び容量上部電極109を形成すると、
容量下部電極107、容量絶縁膜108及び容量上部電
極109からなる容量素子が得られる。
Next, as shown in FIG. 5C, a capacitor insulating film 108 and an upper capacitor electrode 109 made of an insulating metal oxide are formed so as to cover the lower capacitor electrode 107.
A capacitance element including the capacitance lower electrode 107, the capacitance insulating film 108, and the capacitance upper electrode 109 is obtained.

【0009】従来の半導体装置及びその製造方法は、以
下のような特徴を有している。
A conventional semiconductor device and its manufacturing method have the following features.

【0010】まず、コンタクトプラグ105と容量下部
電極107との間に窒化チタンからなる拡散防止膜10
6が介在しているため、後に行なわれる熱処理工程にお
いて、コンタクトプラグ105と容量下部電極107と
が相互拡散して高抵抗層が形成される事態を回避できる
と共に、製造工程中において容量素子の容量下部電極1
07が保護絶縁膜104から剥離する事態を防止でき
る。
First, a diffusion preventing film 10 made of titanium nitride is provided between a contact plug 105 and a capacitor lower electrode 107.
6 prevents the contact plug 105 and the capacitor lower electrode 107 from interdiffusion and forming a high-resistance layer in a heat treatment performed later, and also suppresses the capacitance of the capacitor during the manufacturing process. Lower electrode 1
07 can be prevented from being separated from the protective insulating film 104.

【0011】ところで、コンタクトプラグ105と容量
下部電極107との間に窒化チタンからなる拡散防止膜
106が介在しているため、容量絶縁膜108となる絶
縁性金属酸化物の結晶性を向上させるために行なわれる
酸素雰囲気中の熱処理工程において酸素雰囲気中の酸素
が容量下部電極107中を拡散して拡散防止膜106に
到達したり、又は容量絶縁膜108を構成する絶縁性金
属酸化物中の酸素が容量下部電極107中を拡散して拡
散防止膜106に到達したりして、拡散防止膜106を
構成する窒化チタンが酸化されて高抵抗層が形成されて
しまうという新たな問題が発生する。
Since the diffusion preventing film 106 made of titanium nitride is interposed between the contact plug 105 and the capacitor lower electrode 107, the crystallinity of the insulating metal oxide serving as the capacitor insulating film 108 is improved. In the oxygen atmosphere diffuses in the lower capacitor electrode 107 to reach the diffusion preventing film 106 or oxygen in the insulating metal oxide forming the capacitor insulating film Is diffused in the capacitor lower electrode 107 to reach the diffusion prevention film 106, and titanium nitride constituting the diffusion prevention film 106 is oxidized to form a high-resistance layer, which causes a new problem.

【0012】そこで、容量下部電極107を下層のイリ
ジウム膜と上層の酸化イリジウム膜との積層膜により形
成して、酸素が容量下部電極107中を拡散して拡散防
止膜106に到達する事態を防止している。
Therefore, the capacitor lower electrode 107 is formed of a laminated film of a lower iridium film and an upper iridium oxide film to prevent oxygen from diffusing in the capacitor lower electrode 107 and reaching the diffusion preventing film 106. are doing.

【0013】また、イリジウム膜と酸化イリジウム膜と
からなりエッチングが容易な積層膜をパターニングして
容量下部電極107を形成しておいてから、エッチング
が困難な容量絶縁膜108を堆積しているため、容量素
子に対する加工寸法の微細化が容易になって高集積化を
図ることができる。
Further, since a capacitor lower electrode 107 is formed by patterning a laminated film composed of an iridium film and an iridium oxide film and which is easy to be etched, a capacitor insulating film 108 which is difficult to etch is deposited. In addition, it is easy to miniaturize the processing dimensions of the capacitive element, and high integration can be achieved.

【0014】[0014]

【発明が解決しようとする課題】ところで、我々は、前
述の方法により得られた半導体装置の容量素子の特性を
検査している過程において以下のことに気が付いた。す
なわち、容量下部電極をイリジウム膜と酸化イリジウム
膜との積層膜により形成して、雰囲気中の酸素及び容量
絶縁膜を構成する絶縁性金属酸化物中の酸素が拡散防止
膜に侵入することを防止したにも拘わらず、拡散防止膜
中に酸素が侵入してしまい、これによって、容量素子の
特性が劣化してしまうことに気が付いたのである。
By the way, we have noticed the following during the process of inspecting the characteristics of the capacitance element of the semiconductor device obtained by the above method. That is, the lower capacitor electrode is formed of a laminated film of an iridium film and an iridium oxide film to prevent oxygen in the atmosphere and oxygen in the insulating metal oxide forming the capacitor insulating film from entering the diffusion preventing film. Despite this, it has been noticed that oxygen penetrates into the diffusion prevention film, thereby deteriorating the characteristics of the capacitive element.

【0015】そこで、拡散防止膜中に酸素が侵入する理
由について、種々の検討を加えた結果、以下の理由によ
って拡散防止膜中に酸素が侵入することを見出した。
Therefore, as a result of various studies on the reason why oxygen enters the diffusion preventing film, it was found that oxygen enters the diffusion preventing film for the following reasons.

【0016】前述したように、容量下部電極107を下
層のイリジウム膜と上層の酸化イリジウム膜との積層膜
により形成したため、熱処理工程において酸素雰囲気中
の酸素が容量下部電極107中を拡散して拡散防止膜1
06に到達したり、又は容量絶縁膜108を構成する絶
縁性金属酸化物中の酸素が容量下部電極107中を拡散
して拡散防止膜106に到達したりする事態は防止でき
るが、図6において矢印で示すように、酸素雰囲気中の
酸素又は容量絶縁膜108を構成する絶縁性金属酸化物
中の酸素が、拡散防止膜106の側面から拡散防止膜1
06の内部に侵入することにより、拡散防止膜106を
構成する窒化チタンが酸化されて高抵抗層が形成される
という問題を見出した。
As described above, since the lower capacitor electrode 107 is formed of a laminated film of the lower iridium film and the upper iridium oxide film, oxygen in the oxygen atmosphere diffuses through the lower capacitor electrode 107 during the heat treatment process. Prevention film 1
6, or oxygen in the insulating metal oxide forming the capacitive insulating film 108 can be prevented from diffusing in the capacitive lower electrode 107 and reaching the diffusion preventing film 106. As indicated by the arrows, the oxygen in the oxygen atmosphere or the oxygen in the insulating metal oxide forming the capacitive insulating film 108 is diffused from the side of the diffusion preventing film 106 into the diffusion preventing film 1.
In addition, it has been found that by invading the inside of the substrate 06, the titanium nitride forming the diffusion prevention film 106 is oxidized to form a high resistance layer.

【0017】拡散防止膜106の内部に高抵抗層が形成
されると、コンタクトプラグ105と拡散防止膜106
との接触抵抗が増大するので、容量絶縁膜108に印加
される電界が低下する。このため、容量絶縁膜108に
蓄積される電荷が低減するので、容量素子の性能が低下
するという問題が発生する。
When the high resistance layer is formed inside the diffusion preventing film 106, the contact plug 105 and the diffusion preventing film 106 are formed.
Since the contact resistance with the capacitor insulating film 108 increases, the electric field applied to the capacitive insulating film 108 decreases. For this reason, the electric charge stored in the capacitance insulating film 108 is reduced, which causes a problem that the performance of the capacitance element is reduced.

【0018】前記に鑑み、本発明は、酸素雰囲気中の酸
素又は容量絶縁膜を構成する絶縁性金属酸化物中の酸素
が、拡散防止膜の側面から拡散防止膜の内部に侵入する
事態を防止することを目的とする。
In view of the above, the present invention prevents the situation in which oxygen in an oxygen atmosphere or oxygen in an insulating metal oxide forming a capacitive insulating film enters the inside of a diffusion preventing film from a side surface of the diffusion preventing film. The purpose is to do.

【0019】[0019]

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、電界効果型トランジス
タが形成されている半導体基板の上に堆積された保護絶
縁膜と、保護絶縁膜中に形成され、下端部が電界効果型
トランジスタのソース領域又はドレイン領域となる不純
物拡散層と接続するコンタクトプラグと、保護絶縁膜の
上に形成され、コンタクトプラグの上端部と接続する導
電性の拡散防止膜と、少なくとも拡散防止膜の側面に形
成された耐酸化性材料からなるサイドウォールと、拡散
防止膜の上に形成された容量下部電極と、容量下部電極
及びサイドウォールの上に形成された絶縁性金属酸化物
からなる容量絶縁膜と、容量絶縁膜の上に形成された容
量上部電極とを備えている。
In order to achieve the above object, a semiconductor device according to the present invention comprises a protective insulating film deposited on a semiconductor substrate on which a field effect transistor is formed, and a protective insulating film. A contact plug formed at the lower end and connected to an impurity diffusion layer serving as a source region or a drain region of a field-effect transistor, and a conductive plug formed on a protective insulating film and connected to the upper end of the contact plug. A diffusion prevention film, a sidewall made of an oxidation-resistant material formed at least on the side surface of the diffusion prevention film, a capacitor lower electrode formed on the diffusion prevention film, and formed on the capacitor lower electrode and the sidewall. A capacitor insulating film made of an insulating metal oxide, and a capacitor upper electrode formed on the capacitor insulating film.

【0020】本発明に係る半導体装置によると、耐酸化
性材料からなり、少なくとも拡散防止膜の側面を覆うサ
イドウォールを備えているため、高温酸化雰囲気中にお
いて容量絶縁膜となる絶縁性金属酸化膜を成膜しても、
酸化雰囲気中の酸素及び絶縁性金属酸化膜中の酸素はサ
イドウォール中に拡散し難くなる。このため、酸素が拡
散防止膜中に侵入し難くなるので、拡散防止膜が酸化さ
れて高抵抗層が形成される事態を防止できる。
According to the semiconductor device of the present invention, an insulating metal oxide film which becomes a capacitive insulating film in a high-temperature oxidizing atmosphere because it has a sidewall made of an oxidation-resistant material and at least covers a side surface of the diffusion prevention film. Even if
Oxygen in the oxidizing atmosphere and oxygen in the insulating metal oxide film hardly diffuse into the sidewall. For this reason, since it is difficult for oxygen to penetrate into the diffusion prevention film, the situation where the diffusion prevention film is oxidized to form a high resistance layer can be prevented.

【0021】本発明に係る半導体装置において、サイド
ウォールは、窒化珪素からなることが好ましい。
In the semiconductor device according to the present invention, the sidewall is preferably made of silicon nitride.

【0022】このように、サイドウォールを耐酸化性が
極めて大きい窒化珪素により形成すると、酸化雰囲気中
の酸素又は容量絶縁膜となる絶縁性金属酸化物中の酸素
がサイドウォール中に殆ど拡散しなくなるので、拡散防
止膜が酸化されて高抵抗層が形成される事態を確実に防
止することができる。
As described above, when the sidewall is formed of silicon nitride having extremely high oxidation resistance, oxygen in an oxidizing atmosphere or oxygen in an insulating metal oxide serving as a capacitance insulating film hardly diffuses into the sidewall. Therefore, the situation where the diffusion prevention film is oxidized to form the high resistance layer can be reliably prevented.

【0023】本発明に係る半導体装置において、サイド
ウォールは絶縁性を有する金属酸化物からなることが好
ましい。
In the semiconductor device according to the present invention, it is preferable that the side wall is made of a metal oxide having an insulating property.

【0024】このようにすると、酸化雰囲気中の酸素又
は容量絶縁膜となる絶縁性金属酸化物中の酸素がサイド
ウォール中を拡散して拡散防止膜中に侵入する事態を防
止できる。
In this manner, it is possible to prevent oxygen in the oxidizing atmosphere or oxygen in the insulating metal oxide serving as the capacitive insulating film from diffusing in the sidewall and entering the diffusion preventing film.

【0025】この場合、金属酸化物は、酸化アルミニウ
ム、酸化ジルコニウム、酸化イリジウム、酸化ロジウム
又は酸化ルテニウムであることが好ましい。
In this case, the metal oxide is preferably aluminum oxide, zirconium oxide, iridium oxide, rhodium oxide or ruthenium oxide.

【0026】このようにすると、サイドウォールを構成
する金属酸化物から酸素が発生し難いため、該金属酸化
物中の酸素に起因して拡散防止膜中に高抵抗層が形成さ
れる事態を防止できる。
In this case, since it is difficult to generate oxygen from the metal oxide constituting the sidewall, it is possible to prevent a situation where a high resistance layer is formed in the diffusion prevention film due to oxygen in the metal oxide. it can.

【0027】本発明に係る半導体装置において、容量絶
縁膜は、ビスマス層状ペロブスカイト構造を有する強誘
電体、チタン酸ジルコン鉛、チタン酸バリウムストロン
チウム又は五酸化タンタルからなることが好ましい。
In the semiconductor device according to the present invention, the capacitance insulating film is preferably made of a ferroelectric having a bismuth layered perovskite structure, lead zirconate titanate, barium strontium titanate or tantalum pentoxide.

【0028】本発明に係る半導体装置において、拡散防
止膜は、チタン、タンタル、タングステン、アルミニウ
ム若しくはこれらの合金、又はチタン、タンタル、タン
グステン、アルミニウム若しくはこれらの合金の窒化物
からなる膜を有する単層膜又は積層膜からなることが好
ましい。
In the semiconductor device according to the present invention, the diffusion preventing film is a single layer having a film made of titanium, tantalum, tungsten, aluminum or an alloy thereof, or a film of titanium, tantalum, tungsten, aluminum or a nitride of these alloys. It is preferable that the film is composed of a film or a laminated film.

【0029】このようにすると、コンタクトプラグと容
量下部電極とが相互拡散して高抵抗層が形成される事態
を回避できると共に、製造工程中において容量素子の容
量下部電極が保護絶縁膜から剥離する事態を防止でき
る。
With this configuration, it is possible to avoid a situation in which the contact plug and the capacitor lower electrode are mutually diffused to form a high resistance layer, and the capacitor lower electrode of the capacitor is peeled off from the protective insulating film during the manufacturing process. The situation can be prevented.

【0030】本発明に係る半導体装置の製造方法は、電
界効果型トランジスタが形成されている半導体基板上に
保護絶縁膜を堆積する工程と、保護絶縁膜中に、下端部
が電界効果型トランジスタのソース領域又はドレイン領
域となる不純物拡散層と接続するようにコンタクトプラ
グを形成する工程と、保護絶縁膜の上に、コンタクトプ
ラグの上端部と接続するように導電性の拡散防止膜を形
成する工程と、拡散防止膜の上に容量下部電極を形成す
る工程と、容量下部電極の上を含む保護絶縁膜の上に全
面に亘って耐酸化性材料膜を堆積した後、該耐酸化性材
料膜に対して異方性ドライエッチングを行なうことによ
り、少なくとも拡散防止膜の側面に耐酸化性材料からな
るサイドウォールを形成する工程と、容量下部電極及び
サイドウォールの上に絶縁性金属酸化物からなる容量絶
縁膜を形成する工程と、容量絶縁膜の上に容量上部電極
を形成する工程とを備えている。
The method of manufacturing a semiconductor device according to the present invention comprises the steps of: depositing a protective insulating film on a semiconductor substrate on which a field-effect transistor is formed; A step of forming a contact plug so as to be connected to an impurity diffusion layer serving as a source region or a drain region; and a step of forming a conductive diffusion preventing film on a protective insulating film so as to be connected to an upper end of the contact plug. Forming a capacitor lower electrode on the diffusion preventing film; and depositing an oxidation-resistant material film over the entire surface of the protective insulating film including the capacitor lower electrode. Forming a sidewall made of an oxidation-resistant material on at least the side surface of the diffusion prevention film by performing anisotropic dry etching on the capacitor lower electrode and the sidewall of the sidewall. It includes a step of forming a capacitor insulating film made of an insulating metal oxide, and forming a capacitor upper electrode on the capacitor insulating film.

【0031】本発明に係る半導体装置の製造方法による
と、少なくとも拡散防止膜の側面に耐酸化性材料からな
るサイドウォールを形成した後に、絶縁性金属酸化物か
らなる容量絶縁膜を形成するため、高温酸化雰囲気中に
おいて容量絶縁膜となる絶縁性金属酸化膜を成膜して
も、酸化雰囲気中の酸素及び絶縁性金属酸化膜中の酸素
はサイドウォール中に拡散し難くなる。このため、酸素
が拡散防止膜中に侵入し難くなるので、拡散防止膜が酸
化されて高抵抗層が形成される事態を防止することがで
きる。
According to the method of manufacturing a semiconductor device according to the present invention, since a sidewall made of an oxidation-resistant material is formed at least on a side surface of a diffusion prevention film, a capacitive insulating film made of an insulating metal oxide is formed. Even if an insulating metal oxide film serving as a capacitive insulating film is formed in a high-temperature oxidizing atmosphere, oxygen in the oxidizing atmosphere and oxygen in the insulating metal oxide film hardly diffuse into the sidewall. This makes it difficult for oxygen to penetrate into the diffusion prevention film, thereby preventing the diffusion prevention film from being oxidized to form a high-resistance layer.

【0032】[0032]

【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置について、図1を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to one embodiment of the present invention will be described with reference to FIG.

【0033】図1に示すように、半導体基板10の上に
はゲート絶縁膜11を介してゲート電極12が形成され
ており、半導体基板10の表面部におけるゲート電極1
2の両側には、電界効果型トランジスタのソース領域又
はドレイン領域となる不純物拡散層13が形成されてい
る。
As shown in FIG. 1, a gate electrode 12 is formed on a semiconductor substrate 10 with a gate insulating film 11 interposed therebetween, and a gate electrode 1 on the surface of the semiconductor substrate 10 is formed.
On both sides of the transistor 2, an impurity diffusion layer 13 serving as a source region or a drain region of the field effect transistor is formed.

【0034】半導体基板10の上には、電界効果型トラ
ンジスタを覆うように例えば酸化珪素膜からなる保護絶
縁膜14が堆積されており、該保護絶縁膜14には、下
端部が不純物拡散層13と接続するポリシリコン膜から
なるコンタクトプラグ15が埋め込まれている。
On the semiconductor substrate 10, a protective insulating film 14 made of, for example, a silicon oxide film is deposited so as to cover the field effect transistor, and the lower end of the protective insulating film 14 has an impurity diffusion layer 13. A contact plug 15 made of a polysilicon film connected to the semiconductor device is buried.

【0035】保護絶縁膜14の上には、窒化チタン膜か
らなる拡散防止膜16が設けられており、該拡散防止膜
16はコンタクトプラグ15の上端部と接続している。
また、拡散防止膜16の上には、下層のイリジウム膜と
上層の酸化イリジウム膜との積層膜からなる容量下部電
極17が設けられている。
An anti-diffusion film 16 made of a titanium nitride film is provided on the protective insulating film 14, and the anti-diffusion film 16 is connected to the upper end of the contact plug 15.
Further, on the diffusion preventing film 16, a capacitor lower electrode 17 formed of a laminated film of a lower iridium film and an upper iridium oxide film is provided.

【0036】本実施形態の特徴として、拡散防止膜16
及び容量下部電極17の側面には、拡散防止膜16の側
面の全部と容量下部電極17の側面の一部を覆うように
窒化珪素からなるサイドウォール18が設けられてい
る。
The feature of this embodiment is that the diffusion preventing film 16
A sidewall 18 made of silicon nitride is provided on the side surface of the capacitor lower electrode 17 so as to cover the entire side surface of the diffusion prevention film 16 and a part of the side surface of the capacitor lower electrode 17.

【0037】容量下部電極17の上には、該容量下部電
極17を覆うように、ビスマス層状ペロブスカイト構造
を有するSrBi2(Ta1-xNbx)O9等の強誘電体か
らなる容量絶縁膜19が設けられており、該容量絶縁膜
19の上には容量上部電極20が設けられている。以上
説明した容量下部電極17、容量絶縁膜19及び容量上
部電極20によってデータ記憶用の容量素子が構成され
ていると共に、該容量素子と前述の電界効果型トランジ
スタとによってメモリセルが構成されている。
On the lower capacitor electrode 17, a capacitor insulating film made of a ferroelectric material such as SrBi 2 (Ta 1 -xNb x ) O 9 having a bismuth layered perovskite structure so as to cover the lower capacitor electrode 17. The capacitor upper electrode 20 is provided on the capacitor insulating film 19. A capacitance element for data storage is constituted by the capacitance lower electrode 17, the capacitance insulating film 19, and the capacitance upper electrode 20 described above, and a memory cell is constituted by the capacitance element and the above-mentioned field effect transistor. .

【0038】窒化チタンからなる拡散防止膜16は、後
に行なわれる熱処理工程において、コンタクトプラグ1
5と容量下部電極17とが相互拡散して高抵抗層が形成
される事態を防止すると共に、製造工程中において容量
下部電極17が保護絶縁膜14から剥離する事態を防止
する。
The diffusion preventing film 16 made of titanium nitride is used in a heat treatment step performed later to form the contact plug 1.
5 and the capacitor lower electrode 17 are prevented from being mutually diffused to form a high resistance layer, and the capacitor lower electrode 17 is prevented from peeling off from the protective insulating film 14 during the manufacturing process.

【0039】また、イリジウム膜と酸化イリジウム膜と
の積層膜からなる容量下部電極17は、酸素雰囲気中の
酸素又は容量絶縁膜19を構成する絶縁性金属酸化物中
の酸素が容量下部電極17中を拡散して拡散防止膜16
に到達する事態を防止する。
The capacitance lower electrode 17 composed of a laminated film of an iridium film and an iridium oxide film is formed by oxygen in an oxygen atmosphere or oxygen in the insulating metal oxide forming the capacitance insulating film 19. Is diffused to prevent diffusion.
To prevent the situation from reaching.

【0040】以下、本発明の一実施形態に係る半導体装
置の製造方法について、図2(a)〜(c)及び図3
(a)、(b)を参照しながら説明する。
Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
Description will be made with reference to (a) and (b).

【0041】まず、図2(a)に示すように、半導体基
板10の上にゲート絶縁膜11を介してゲート電極12
を形成した後、半導体基板10に対してゲート電極12
をマスクとして不純物をイオン注入することにより、電
界効果型トランジスタのソース領域又はドレイン領域と
なる不純物拡散層13を形成する。次に、半導体基板1
0の上に、電界効果型トランジスタを覆うように例えば
酸化珪素からなる保護絶縁膜14を堆積した後、該保護
絶縁膜14にコンタクトホールを形成し、その後、例え
ばCVD法により、コンタクトホールに例えばポリシリ
コン膜を埋め込むことにより、下端部が不純物拡散層1
3と接続するコンタクトプラグ15を形成する。
First, as shown in FIG. 2A, a gate electrode 12 is formed on a semiconductor substrate 10 with a gate insulating film 11 interposed therebetween.
Is formed, the gate electrode 12 is formed on the semiconductor substrate 10.
The impurity diffusion layer 13 serving as a source region or a drain region of the field-effect transistor is formed by ion-implanting an impurity with the mask as a mask. Next, the semiconductor substrate 1
0, a protective insulating film 14 made of, for example, silicon oxide is deposited so as to cover the field-effect transistor, a contact hole is formed in the protective insulating film 14, and then, for example, a CVD method is used to form a contact hole in the contact hole. By embedding the polysilicon film, the lower end portion becomes the impurity diffusion layer 1.
Then, a contact plug 15 to be connected to 3 is formed.

【0042】次に、保護絶縁膜14の上に全面に亘っ
て、窒化チタン膜、イリジウム膜及び酸化イリジウム膜
を順次堆積した後、これらの膜をパターニングすること
により、図2(b)に示すように、窒化チタン膜からな
りコンタクトプラグ15の上端部と接続する拡散防止膜
16を形成すると共に、該拡散防止膜16の上にイリジ
ウム膜及び酸化イリジウム膜の積層膜からなる容量下部
電極17を形成する。
Next, a titanium nitride film, an iridium film, and an iridium oxide film are sequentially deposited over the entire surface of the protective insulating film 14, and then these films are patterned, as shown in FIG. As described above, the diffusion prevention film 16 made of the titanium nitride film and connected to the upper end of the contact plug 15 is formed, and the capacitor lower electrode 17 made of the laminated film of the iridium film and the iridium oxide film is formed on the diffusion prevention film 16. Form.

【0043】次に、図2(c)に示すように、保護絶縁
膜14の上に全面に亘って窒化珪素膜18Aを堆積した
後、該窒化珪素膜18Aに対して、RIE法を用いる異
方性ドライエッチングを行なって、図3(a)に示すよ
うに、拡散防止膜16及び容量下部電極17の側面に、
拡散防止膜16の側面の全部と容量下部電極17の側面
の一部を覆うようにサイドウォール18を形成する。
Next, as shown in FIG. 2C, after a silicon nitride film 18A is deposited over the entire surface of the protective insulating film 14, the silicon nitride film 18A is deposited on the protective insulating film 14 using an RIE method. By performing isotropic dry etching, as shown in FIG. 3A, the side surfaces of the diffusion prevention film 16 and the capacitor lower electrode 17 are
A sidewall 18 is formed so as to cover the entire side surface of the diffusion prevention film 16 and a part of the side surface of the capacitor lower electrode 17.

【0044】次に、図3(b)に示すように、有機金属
分解法(MOD法)、有機金属化学的気相成膜法(MO
CVD法)又はスパッタリング法により、容量下部電極
17及びサイドウォール18の上に全面に亘って、ビス
マス層状ペロブスカイト構造を有するSrBi2(Ta
1-xNbx)O9等の強誘電体からなる容量絶縁膜19を
形成する。強誘電体膜の堆積方法としては、500℃以
上の高温酸化雰囲気中で堆積する方法、又は低温下で成
膜した強誘電体膜に対して高温酸化雰囲気中で熱処理を
施す方法が挙げられる。次に、スパッタ法により、容量
絶縁膜19の上に、白金膜からなる容量上部電極20を
堆積すると、本実施形態に係る半導体装置が得られる。
Next, as shown in FIG. 3B, an organic metal decomposition method (MOD method) and an organic metal chemical vapor deposition method (MO method)
SrBi 2 (Ta) having a bismuth layered perovskite structure over the entire lower surface of the capacitor lower electrode 17 and the sidewalls 18 by CVD or sputtering.
A capacitance insulating film 19 made of a ferroelectric material such as 1-x Nb x ) O 9 is formed. Examples of a method for depositing a ferroelectric film include a method in which the ferroelectric film is deposited in a high-temperature oxidizing atmosphere of 500 ° C. or higher, and a method in which a ferroelectric film formed at a low temperature is subjected to a heat treatment in a high-temperature oxidizing atmosphere. Next, when the capacitor upper electrode 20 made of a platinum film is deposited on the capacitor insulating film 19 by sputtering, the semiconductor device according to the present embodiment is obtained.

【0045】本実施形態に係る半導体装置及びその製造
方法によると、拡散防止膜16及び容量下部電極17の
側面に、少なくとも拡散防止膜16の側面を覆うサイド
ウォール18が設けられており、該サイドウォール18
を構成する窒化珪素は耐酸化性が極めて大きいため、高
温酸化雰囲気中において強誘電体膜を成膜しても、酸化
雰囲気中の酸素及び強誘電体膜中の酸素はサイドウォー
ル18中に拡散しない。このため、酸素が拡散防止膜1
6中に侵入しないので、拡散防止膜16を構成する窒化
チタンが酸化されて高抵抗層が形成される事態が防止さ
れる。
According to the semiconductor device and the method of manufacturing the same according to the present embodiment, the side wall 18 covering at least the side surface of the diffusion prevention film 16 is provided on the side surface of the diffusion prevention film 16 and the capacitor lower electrode 17. Wall 18
Since the silicon nitride constituting the silicon nitride has extremely high oxidation resistance, even if a ferroelectric film is formed in a high-temperature oxidizing atmosphere, oxygen in the oxidizing atmosphere and oxygen in the ferroelectric film diffuse into the sidewall 18. do not do. For this reason, the oxygen is prevented from diffusing.
6, the titanium nitride constituting the diffusion prevention film 16 is prevented from being oxidized to form a high resistance layer.

【0046】図4は、本実施形態に係る半導体装置の特
性と、図5に示した従来の半導体装置の特性とを比較す
る図であって、半導体基板と容量上部電極との間に印加
する電圧と、容量絶縁膜に蓄積される電荷量(残留分極
量に相当する。)との関係を示している。
FIG. 4 is a diagram comparing the characteristics of the semiconductor device according to the present embodiment with the characteristics of the conventional semiconductor device shown in FIG. 5, and is applied between the semiconductor substrate and the capacitor upper electrode. The relationship between the voltage and the amount of charge (corresponding to the amount of residual polarization) accumulated in the capacitor insulating film is shown.

【0047】図4から分かるように、本実施形態に係る
半導体装置においては、従来の半導体装置に比べて、印
加する電圧値が同じ場合には、容量絶縁膜に蓄積される
電荷量は約5倍になっている。以下、容量絶縁膜に蓄積
される電荷量が著しく増大する理由について検討する。
As can be seen from FIG. 4, in the semiconductor device according to the present embodiment, compared to the conventional semiconductor device, when the applied voltage value is the same, the amount of charge stored in the capacitance insulating film is about 5 times. Doubled. Hereinafter, the reason why the amount of charge stored in the capacitor insulating film is significantly increased will be discussed.

【0048】従来の半導体装置においては、容量絶縁膜
108となる強誘電体膜を成膜する際に、雰囲気中の酸
素又は強誘電体膜中の酸素が拡散防止膜106の内部に
侵入するため、拡散防止膜106中において高抵抗層が
形成される。このため、半導体基板100と容量上部電
極109との間に電圧を印加すると、印加電圧の一部が
高抵抗層に加わるため、容量絶縁膜108に加わる電圧
が低下するので、容量絶縁膜108に蓄積される電荷量
は低減する。
In a conventional semiconductor device, when a ferroelectric film serving as the capacitor insulating film 108 is formed, oxygen in the atmosphere or oxygen in the ferroelectric film enters the inside of the diffusion preventing film 106. Then, a high resistance layer is formed in the diffusion prevention film 106. Therefore, when a voltage is applied between the semiconductor substrate 100 and the capacitor upper electrode 109, part of the applied voltage is applied to the high-resistance layer, and the voltage applied to the capacitor insulating film 108 is reduced. The amount of charge stored is reduced.

【0049】これに対して、本実施形態に係る半導体装
置においては、拡散防止膜16の側面に窒化珪素からな
るサイドウォール18が設けられているため、容量絶縁
膜19となる強誘電体膜を成膜する際に、雰囲気中の酸
素又は強誘電体膜中の酸素がサイドウォール18に阻止
されて拡散防止膜16の内部に侵入しないので、拡散防
止膜16中に高抵抗層が形成されない。このため、半導
体基板10と容量上部電極20との間に電圧を印加した
ときに、印加電圧が高抵抗層に加わらないので、容量絶
縁膜19に蓄積される電荷量は大きく増加する。
On the other hand, in the semiconductor device according to the present embodiment, since the sidewall 18 made of silicon nitride is provided on the side surface of the diffusion prevention film 16, the ferroelectric film serving as the capacitance insulating film 19 is not formed. At the time of film formation, oxygen in the atmosphere or oxygen in the ferroelectric film is blocked by the sidewall 18 and does not enter the inside of the diffusion prevention film 16, so that a high resistance layer is not formed in the diffusion prevention film 16. For this reason, when a voltage is applied between the semiconductor substrate 10 and the capacitor upper electrode 20, the applied voltage is not applied to the high resistance layer, so that the amount of charge stored in the capacitor insulating film 19 is greatly increased.

【0050】尚、本実施形態においては、サイドウォー
ル18は、拡散防止膜16の側面の全部と容量下部電極
17の側面の一部を覆っていたが、これに代えて、容量
下部電極の側面を覆うことなく拡散防止膜16の側面の
全部のみを覆っていてもよいし、拡散防止膜16及び容
量下部電極の各側面の全部を覆っていてもよい。
In the present embodiment, the side wall 18 covers the entire side surface of the diffusion preventing film 16 and a part of the side surface of the capacitor lower electrode 17. May be covered without covering the entire side surface of the diffusion prevention film 16, or may be entirely covered with the diffusion prevention film 16 and each side surface of the capacitor lower electrode.

【0051】また、本実施形態においては、サイドウォ
ール18を窒化珪素により形成したが、これに代えて、
他の耐酸化性材料を用いても同様の効果が得られる。こ
の場合、サイドウォール18に含まれる水素が、容量絶
縁膜19中に拡散して容量絶縁膜19を還元させてしま
う恐れがある場合には、サイドウォール18としては、
水素を全く含まない絶縁性酸化物を用いることが好まし
い。また、絶縁性酸化物を用いる場合には、絶縁性酸化
物が分解して酸素を発生させ、発生した酸素が拡散防止
膜16に侵入する事態を回避するために、熱的に極めて
安定である、酸化アルミニウム、酸化ジルコニウム、酸
化イリジウム、酸化ロジウム又は酸化ルテニウム等を用
いることが好ましい。
In this embodiment, the sidewalls 18 are formed of silicon nitride.
Similar effects can be obtained by using other oxidation resistant materials. In this case, when there is a possibility that hydrogen contained in the sidewall 18 diffuses into the capacitive insulating film 19 and reduces the capacitive insulating film 19,
It is preferable to use an insulating oxide containing no hydrogen. In the case where an insulating oxide is used, the insulating oxide is thermally extremely stable in order to avoid decomposition of the insulating oxide to generate oxygen and intrusion of the generated oxygen into the diffusion prevention film 16. , Aluminum oxide, zirconium oxide, iridium oxide, rhodium oxide, ruthenium oxide, or the like is preferably used.

【0052】また、本実施形態においては、コンタクト
プラグ15を、ポリシリコンにより形成したが、これに
代えて、タングステン等を用いてもよい。
Further, in the present embodiment, the contact plug 15 is formed of polysilicon, but may be replaced with tungsten or the like.

【0053】また、本実施形態においては、拡散防止膜
16を、窒化チタンにより形成したが、これに代えて、
チタン、タンタル、タングステン、アルミニウム若しく
はこれらの合金、又は、チタン、タンタル、タングステ
ン、アルミニウム若しくはこれらの合金の窒化物からな
る膜を有する単層膜又は積層膜により形成してもよい。
ここで挙げた膜は、いずれも、膜質が緻密であって拡散
を防止する機能が高いと共に保護絶縁膜14との密着性
に優れているが、酸化され易い性質を持っている。
In the present embodiment, the diffusion preventing film 16 is formed of titanium nitride.
A single-layer film or a stacked film including a film made of titanium, tantalum, tungsten, aluminum, an alloy thereof, or a nitride of titanium, tantalum, tungsten, aluminum, or an alloy thereof may be used.
All of the films mentioned here are dense in film quality, have a high function of preventing diffusion, and have excellent adhesion to the protective insulating film 14, but are easily oxidized.

【0054】また、本実施形態においては、容量下部電
極17を、イリジウム膜と酸化イリジウム膜との積層膜
により形成したが、これに代えて、白金、イリジウム、
ルテニウム、ロジウム若しくはこれらの酸化物からなる
膜を有する単層膜又は積層膜により形成してもよい。も
っとも、高温酸化雰囲気中で行われる強誘電体膜(容量
絶縁膜19)の成膜時に、雰囲気中の酸素又は高誘電体
膜中の酸素が容量下部電極17中を拡散して拡散防止膜
16に到達することを防止するために、容量下部電極1
7としては、酸素拡散防止機能が高い酸化イリジウム膜
等の導電性酸化物膜を、単層膜として、又は白金膜、イ
リジウム膜、ルテニウム膜若しくはロジウム膜との積層
膜として用いることが好ましい。
In the present embodiment, the capacitor lower electrode 17 is formed of a laminated film of an iridium film and an iridium oxide film, but instead of platinum, iridium, or the like.
A single-layer film or a stacked film having a film made of ruthenium, rhodium, or an oxide thereof may be used. However, when the ferroelectric film (capacitance insulating film 19) is formed in a high-temperature oxidizing atmosphere, oxygen in the atmosphere or oxygen in the high-dielectric film diffuses in the lower capacitor electrode 17 and the diffusion preventing film 16 To prevent the capacitance from reaching the lower electrode 1
As 7, it is preferable to use a conductive oxide film such as an iridium oxide film having a high oxygen diffusion preventing function as a single-layer film or as a laminated film of a platinum film, an iridium film, a ruthenium film, or a rhodium film.

【0055】また、本実施形態においては、容量上部電
極20を、白金膜により形成したが、これに代えて、イ
リジウム、ルテニウム、ロジウム若しくはこれらの酸化
物からなる膜の単層膜又は積層膜により形成してもよ
い。
In the present embodiment, the capacitor upper electrode 20 is formed of a platinum film, but instead of a single-layer film or a stacked film of iridium, ruthenium, rhodium, or a film of these oxides. It may be formed.

【0056】また、本実施形態においては、容量絶縁膜
19を、SrBi2(Ta1-xNbx)O9 等の強誘電体
により形成したが、これに代えて、他のビスマス層状ペ
ロブスカイト構造を有する強誘電体、チタン酸ジルコン
鉛、チタン酸バリウムストロンチウム又は五酸化タンタ
ル等の絶縁性金属酸化物により形成してもよい。
Further, in the present embodiment, the capacitor insulating film 19 is formed of a ferroelectric material such as SrBi 2 (Ta 1 -xNb x ) O 9 , but instead of this, another bismuth layered perovskite structure is used. May be formed of an insulating metal oxide such as a ferroelectric having the above, lead zircon titanate, barium strontium titanate or tantalum pentoxide.

【0057】さらに、半導体基板10としては、GaA
s等の半絶縁性基板、導電性領域が形成された半導体基
板、又はソース領域若しくはドレイン領域となる不純物
拡散層及びゲート電極からなるトランジスタが形成され
ている半導体基板等を用いてもよい。
Further, as the semiconductor substrate 10, GaAs
Alternatively, a semi-insulating substrate such as s, a semiconductor substrate having a conductive region formed thereon, a semiconductor substrate having a transistor including an impurity diffusion layer serving as a source or drain region and a gate electrode formed thereon, or the like may be used.

【0058】[0058]

【発明の効果】本発明に係る半導体装置又はその製造方
法によると、拡散防止膜の側面に耐酸化性材料からなる
サイドウォールを形成した後、絶縁性金属酸化物からな
る容量絶縁膜を形成するため、高温酸化雰囲気中におい
て容量絶縁膜となる絶縁性金属酸化膜を成膜しても、酸
化雰囲気中の酸素及び絶縁性金属酸化膜中の酸素はサイ
ドウォール中に拡散し難くなり、酸素が拡散防止膜中に
侵入し難くなるので、拡散防止膜が酸化されて高抵抗層
が形成される事態を防止できる。このため、半導体基板
と容量上部電極との間に電圧を印加したときに、容量絶
縁膜に蓄積される電荷量が大きく増加するので、容量素
子の特性が向上する。
According to the semiconductor device or the method of manufacturing the same according to the present invention, after forming a sidewall made of an oxidation-resistant material on a side surface of a diffusion prevention film, a capacitance insulating film made of an insulating metal oxide is formed. Therefore, even if an insulating metal oxide film serving as a capacitive insulating film is formed in a high-temperature oxidizing atmosphere, oxygen in the oxidizing atmosphere and oxygen in the insulating metal oxide film are unlikely to diffuse into the sidewalls, and oxygen is reduced. Since it is difficult to penetrate into the diffusion prevention film, the situation where the diffusion prevention film is oxidized to form a high resistance layer can be prevented. For this reason, when a voltage is applied between the semiconductor substrate and the capacitor upper electrode, the amount of charge stored in the capacitor insulating film is greatly increased, and the characteristics of the capacitor are improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る半導体装置の断面図
である。
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】(a)〜(c)は本発明の一実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
FIGS. 2A to 2C are cross-sectional views illustrating steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】(a)、(b)は本発明の一実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
FIGS. 3A and 3B are cross-sectional views illustrating steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】本実施形態に係る半導体装置の特性と従来の半
導体装置の特性とを比較する図である。
FIG. 4 is a diagram comparing characteristics of the semiconductor device according to the present embodiment with characteristics of a conventional semiconductor device.

【図5】(a)〜(c)は従来の半導体装置の製造方法
の各工程を示す断面図である。
FIGS. 5A to 5C are cross-sectional views illustrating respective steps of a conventional method for manufacturing a semiconductor device.

【図6】従来の半導体装置の問題点を説明する断面図で
ある。
FIG. 6 is a cross-sectional view illustrating a problem of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 ゲート絶縁膜 12 ゲート電極 13 不純物拡散層 14 保護絶縁膜 15 コンタクトプラグ 16 拡散防止膜 17 容量下部電極 18 サイドウォール 19 容量絶縁膜 20 容量上部電極 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Gate insulating film 12 Gate electrode 13 Impurity diffusion layer 14 Protective insulating film 15 Contact plug 16 Diffusion prevention film 17 Capacitance lower electrode 18 Side wall 19 Capacitive insulating film 20 Capacitance upper electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上本 康裕 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 5F083 FR02 GA09 GA21 JA06 JA14 JA15 JA17 JA38 JA39 JA40 JA43 MA06 MA18 PR03 PR21 PR22  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasuhiro Uemoto 1-1, Sachimachi, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. F-term (reference) 5F083 FR02 GA09 GA21 JA06 JA14 JA15 JA17 JA38 JA39 JA40 JA43 MA06 MA18 PR03 PR21 PR22

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 電界効果型トランジスタが形成されてい
る半導体基板の上に堆積された保護絶縁膜と、 前記保護絶縁膜中に形成され、下端部が前記電界効果型
トランジスタのソース領域又はドレイン領域となる不純
物拡散層と接続するコンタクトプラグと、 前記保護絶縁膜の上に形成され、前記コンタクトプラグ
の上端部と接続する導電性の拡散防止膜と、 少なくとも前記拡散防止膜の側面に形成された耐酸化性
材料からなるサイドウォールと、 前記拡散防止膜の上に形成された容量下部電極と、 前記容量下部電極及び前記サイドウォールの上に形成さ
れた絶縁性金属酸化物からなる容量絶縁膜と、 前記容量絶縁膜の上に形成された容量上部電極とを備え
ていることを特徴とする半導体装置。
1. A protective insulating film deposited on a semiconductor substrate on which a field-effect transistor is formed; and a source region or a drain region formed in the protective insulating film and having a lower end portion of the field-effect transistor. A contact plug connected to an impurity diffusion layer to be formed; a conductive diffusion preventing film formed on the protective insulating film and connected to an upper end of the contact plug; and a conductive plug formed at least on a side surface of the diffusion preventing film. A sidewall made of an oxidation-resistant material; a capacitor lower electrode formed on the diffusion prevention film; and a capacitor insulating film made of an insulating metal oxide formed on the capacitor lower electrode and the sidewall. And a capacitor upper electrode formed on the capacitor insulating film.
【請求項2】 前記サイドウォールは、窒化珪素からな
ることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said sidewall is made of silicon nitride.
【請求項3】 前記サイドウォールは、絶縁性を有する
金属酸化物からなることを特徴とする請求項1に記載の
半導体装置。
3. The semiconductor device according to claim 1, wherein the sidewall is made of a metal oxide having an insulating property.
【請求項4】 前記金属酸化物は、酸化アルミニウム、
酸化ジルコニウム、酸化イリジウム、酸化ロジウム又は
酸化ルテニウムであることを特徴とする請求項3に記載
の半導体装置。
4. The method according to claim 1, wherein the metal oxide is aluminum oxide,
The semiconductor device according to claim 3, wherein the semiconductor device is zirconium oxide, iridium oxide, rhodium oxide, or ruthenium oxide.
【請求項5】 前記容量絶縁膜は、ビスマス層状ペロブ
スカイト構造を有する強誘電体、チタン酸ジルコン鉛、
チタン酸バリウムストロンチウム又は五酸化タンタルか
らなることを特徴とする請求項1に記載の半導体装置。
5. The capacitor insulating film includes a ferroelectric having a bismuth layered perovskite structure, lead zirconate titanate,
2. The semiconductor device according to claim 1, comprising barium strontium titanate or tantalum pentoxide.
【請求項6】 前記拡散防止膜は、チタン、タンタル、
タングステン、アルミニウム若しくはこれらの合金、又
はチタン、タンタル、タングステン、アルミニウム若し
くはこれらの合金の窒化物からなる膜を有する単層膜又
は積層膜からなることを特徴とする請求項1に記載の半
導体装置。
6. The anti-diffusion film comprises titanium, tantalum,
2. The semiconductor device according to claim 1, comprising a single-layer film or a laminated film having a film made of tungsten, aluminum, or an alloy thereof, or a nitride of titanium, tantalum, tungsten, aluminum, or an alloy thereof.
【請求項7】 電界効果型トランジスタが形成されてい
る半導体基板上に保護絶縁膜を堆積する工程と、 前記保護絶縁膜中に、下端部が前記電界効果型トランジ
スタのソース領域又はドレイン領域となる不純物拡散層
と接続するようにコンタクトプラグを形成する工程と、 前記保護絶縁膜の上に、前記コンタクトプラグの上端部
と接続するように導電性の拡散防止膜を形成する工程
と、 前記拡散防止膜の上に容量下部電極を形成する工程と、 前記容量下部電極の上を含む前記保護絶縁膜の上に全面
に亘って耐酸化性材料膜を堆積した後、該耐酸化性材料
膜に対して異方性ドライエッチングを行なうことによ
り、少なくとも前記拡散防止膜の側面に耐酸化性材料か
らなるサイドウォールを形成する工程と、 前記容量下部電極及び前記サイドウォールの上に絶縁性
金属酸化物からなる容量絶縁膜を形成する工程と、 前記容量絶縁膜の上に容量上部電極を形成する工程とを
備えていることを特徴とする半導体装置の製造方法。
7. A step of depositing a protective insulating film on a semiconductor substrate on which a field-effect transistor is formed, wherein a lower end portion of the protective insulating film becomes a source region or a drain region of the field-effect transistor. Forming a contact plug to be connected to the impurity diffusion layer; forming a conductive diffusion preventing film on the protective insulating film so as to be connected to an upper end of the contact plug; Forming a capacitor lower electrode on the film; and depositing an oxidation-resistant material film over the entire surface of the protective insulating film including the capacitor lower electrode. Forming a sidewall made of an oxidation-resistant material on at least a side surface of the diffusion preventing film by performing anisotropic dry etching; Forming a capacitor insulating film made of an insulating metal oxide on the capacitor insulating film, and forming a capacitor upper electrode on the capacitor insulating film. .
JP2000172183A 1999-06-16 2000-06-08 Semiconductor device and manufacture thereof Pending JP2001060670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000172183A JP2001060670A (en) 1999-06-16 2000-06-08 Semiconductor device and manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16926299 1999-06-16
JP11-169262 1999-06-16
JP2000172183A JP2001060670A (en) 1999-06-16 2000-06-08 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001060670A true JP2001060670A (en) 2001-03-06

Family

ID=26492652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172183A Pending JP2001060670A (en) 1999-06-16 2000-06-08 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001060670A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060054A (en) * 2001-08-10 2003-02-28 Rohm Co Ltd Semiconductor device having ferroelectric capacitor
US6645779B2 (en) 2001-03-28 2003-11-11 Hynix Semiconductor Inc. FeRAM (ferroelectric random access memory) and method for forming the same
KR20040001869A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for fabricating Ferroelectric Random Access Memory
US6984555B2 (en) * 2003-11-03 2006-01-10 Infineon Technologies Ag Device and method for inhibiting oxidation of contact plugs in ferroelectric capacitor devices
WO2007110961A1 (en) * 2006-03-29 2007-10-04 Fujitsu Limited Semiconductor device and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645779B2 (en) 2001-03-28 2003-11-11 Hynix Semiconductor Inc. FeRAM (ferroelectric random access memory) and method for forming the same
KR100406536B1 (en) * 2001-03-28 2003-11-20 주식회사 하이닉스반도체 FeRAM having aluminum oxide layer as oxygen diffusion barrier and method for forming the same
JP2003060054A (en) * 2001-08-10 2003-02-28 Rohm Co Ltd Semiconductor device having ferroelectric capacitor
KR20040001869A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for fabricating Ferroelectric Random Access Memory
US6984555B2 (en) * 2003-11-03 2006-01-10 Infineon Technologies Ag Device and method for inhibiting oxidation of contact plugs in ferroelectric capacitor devices
WO2007110961A1 (en) * 2006-03-29 2007-10-04 Fujitsu Limited Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3759859B2 (en) Semiconductor device and manufacturing method thereof
JP3681632B2 (en) Semiconductor device and manufacturing method thereof
JP4008047B2 (en) Semiconductor device
US6750492B2 (en) Semiconductor memory with hydrogen barrier
KR100423906B1 (en) Ferroelectric memory device amd method of forming the same
JP2929436B2 (en) Semiconductor memory device and method of manufacturing the same
KR0147655B1 (en) Manufacturing method for capacitor of semiconductor device
JP4280006B2 (en) Semiconductor device
KR100292692B1 (en) Capacitor Manufacturing Method for Semiconductor Devices
US6847074B2 (en) Semiconductor memory device
KR20010086354A (en) Semiconductor device with capacitive element and method of forming the same
US6734061B2 (en) Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor
JP2002076298A (en) Semiconductor memory device and its manufacturing method
JP2005268288A (en) Semiconductor device and its manufacturing method
JP2002203948A (en) Semiconductor device
JP2001060670A (en) Semiconductor device and manufacture thereof
KR100668881B1 (en) Capacitor and method of its manufacture
JP2002231903A (en) Dielectric element and method of manufacturing the same
JP4375561B2 (en) Semiconductor memory device and manufacturing method thereof
EP1061582A2 (en) Capacitor and method of fabricating the same
JP2002314047A (en) Semiconductor device and manufacturing method therefor
JP2005011866A (en) Semiconductor device and its manufacturing method
JP2023091207A (en) Semiconductor device and method of manufacturing semiconductor device
JP2005044995A (en) Semiconductor device and method of manufacturing the same
JP2003224205A (en) Semiconductor device and its fabricating method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125