JP2001037210A - Dc power source unit connecting a plurality of dc power source circuit in parallel - Google Patents

Dc power source unit connecting a plurality of dc power source circuit in parallel

Info

Publication number
JP2001037210A
JP2001037210A JP11209181A JP20918199A JP2001037210A JP 2001037210 A JP2001037210 A JP 2001037210A JP 11209181 A JP11209181 A JP 11209181A JP 20918199 A JP20918199 A JP 20918199A JP 2001037210 A JP2001037210 A JP 2001037210A
Authority
JP
Japan
Prior art keywords
control signal
output voltage
power supply
unbalance
voltage control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11209181A
Other languages
Japanese (ja)
Other versions
JP3419443B2 (en
Inventor
Seiya Fukumoto
征也 福本
Yuji Sayama
勇二 佐山
Yukihiro Kaminaga
行弘 神永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP20918199A priority Critical patent/JP3419443B2/en
Publication of JP2001037210A publication Critical patent/JP2001037210A/en
Application granted granted Critical
Publication of JP3419443B2 publication Critical patent/JP3419443B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a DC power source unit capable of easily and excellently balancing output currents of a plurality of DC power source circuits. SOLUTION: DC/DC converters 11, 12 are connected in parallel. Voltage of a common load 13 is detected and compared with a reference voltage, and a voltage control signal Ve composed of an error signal is formed. Currents 11, 12 of the respective converters 11, 12 are detected, and a first and a second unbalance values Va, Vb are detected with an unbalance detecting means 22. Ve-Va which is difference between the first unbalance value Va and the output voltage control signal Ve, and Ve-Vb which is difference between the second unbalance value Vb and the output voltage control signal Ve are detected, and a first and a second corrected output voltage controlling signals Ve1, Ve2 are formed. PWM pulses are formed on the basis of the first and the second corrected output voltage controlling signals Ve1, Ve2, and the first and the second DC/DC converters 11, 12 are controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、DC/DCコンバ
ータ、スイッチング整流回路等の複数の直流電源回路を
並列接続した直流電源装置に関する。
The present invention relates to a DC power supply device in which a plurality of DC power supply circuits such as a DC / DC converter and a switching rectifier circuit are connected in parallel.

【0002】[0002]

【従来の技術】容量の増大に対処するために複数の直流
電源回路を並列接続した従来の直流電源装置は、例えば
図1に示すように、第1及び第2のDC/DCコンバー
タ1、2と、これ等の制御回路3、4と、第1及び第2
の逆流阻止用ダイオード5、6と、負荷7を接続するた
めの出力端子8、9とから成る。第1及び第2のDC/
DCコンバータ1、2はダイオード5、6を介して共通
の出力端子8、9に接続されている。
2. Description of the Related Art A conventional DC power supply device in which a plurality of DC power supply circuits are connected in parallel in order to cope with an increase in capacity, comprises, for example, first and second DC / DC converters 1, 2 as shown in FIG. And these control circuits 3, 4 and the first and second
, And output terminals 8 and 9 for connecting a load 7. First and second DC /
The DC converters 1 and 2 are connected to common output terminals 8 and 9 via diodes 5 and 6.

【0003】[0003]

【発明が解決しようとする課題】ところで、図1の直流
電源装置において、コンバータ1、2を構成する素子の
特性のバラツキにより、出力電圧にバラツキを生じ、一
方のコンバータに電流が偏よって多く流れることがあ
る。一方のコンバータに電流が偏よると、これが破壊す
るおそれがあるため、これを見越して一般にコンバータ
1、2の容量に余裕を持たせる。この結果、直流電源装
置が必然的に大型になった。また、図1の直流電源装置
では、逆流阻止用ダイオード5、6による電力損失が発
生し、高効率化が妨げられる。
By the way, in the DC power supply of FIG. 1, the output voltage varies due to the variation in the characteristics of the elements constituting the converters 1 and 2, and a large amount of current flows to one of the converters. Sometimes. If the current is biased in one converter, it may be destroyed. Therefore, in consideration of this, generally, the capacity of the converters 1 and 2 is given a margin. As a result, the DC power supply was inevitably increased in size. Further, in the DC power supply device of FIG. 1, power loss occurs due to the backflow preventing diodes 5 and 6, thereby preventing high efficiency.

【0004】そこで、本願発明の目的は、複数の直流電
源回路の出力電流のバランスを容易且つ良好に取ること
ができる直流電源装置を提供することにある。また、本
願発明の目的は、効率向上を図ることができる直流電源
装置を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a DC power supply capable of easily and favorably balancing output currents of a plurality of DC power supply circuits. Another object of the present invention is to provide a DC power supply that can improve efficiency.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、出力電圧制御用の制御
素子をそれぞれ有し且つ共通の負荷に電力を供給するよ
うに互いに並列接続されている複数の直流電源回路と、
前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、前記負荷の端子間電圧を
検出するための出力電圧検出手段と、基準電圧手段と、
前記出力電圧検出手段から得られた出力電圧検出値と前
記基準電圧手段で与えられた基準電圧値との差に相当す
る電圧制御信号を形成する出力電圧制御信号形成手段
と、前記複数の電流検出手段の出力に基づいて前記複数
の直流電源回路の出力電流のアンバランスを示す複数の
アンバランス検出値を出力するアンバランス検出手段
と、前記複数の直流電源回路の出力電流のアンバランス
を解消することができるように前記電圧制御信号を補正
するものであって、前記複数のアンバランス検出値と前
記電圧制御信号との差に対応する値から成る複数の補正
出力電圧制御信号を形成する補正出力電圧制御信号形成
手段と、前記複数の補正出力電圧制御信号に基づいて前
記複数の直流電源回路の制御素子を制御するための制御
信号を形成する制御素子制御信号形成手段とから成る直
流電源装置に係わるものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems and to achieve the above-mentioned objects, the present invention has a control element for controlling an output voltage, and has a control element connected in parallel with each other so as to supply power to a common load. A plurality of connected DC power supply circuits,
A plurality of current detection means for detecting output currents of the plurality of DC power supply circuits, an output voltage detection means for detecting a voltage between terminals of the load, a reference voltage means,
Output voltage control signal forming means for forming a voltage control signal corresponding to a difference between an output voltage detection value obtained from the output voltage detection means and a reference voltage value provided by the reference voltage means; An unbalance detection unit that outputs a plurality of unbalance detection values indicating an unbalance of output currents of the plurality of DC power supply circuits based on an output of the plurality of DC power supply circuits, and cancels the imbalance of output currents of the plurality of DC power supply circuits. Correcting the voltage control signal so as to generate a plurality of corrected output voltage control signals each having a value corresponding to a difference between the plurality of unbalanced detection values and the voltage control signal. Voltage control signal forming means, and a control element for forming a control signal for controlling a control element of the plurality of DC power supply circuits based on the plurality of corrected output voltage control signals Those related to the direct current power supply device having a control signal forming means.

【0006】なお、第1及び第2の直流電源回路を並列
接続する時には、請求項2に示すようにアンバランス検
出手段を、第1及び第2の減算手段で構成することが望
ましい。また、請求項3に示すように複数の電流検出値
の平均値を求め、これを参照信号としてアンバランスを
検出することができる。また、請求項4に示すように逆
流阻止用ダイオードを設けないことが望ましい。
When the first and second DC power supply circuits are connected in parallel, it is desirable that the unbalance detecting means is constituted by first and second subtracting means. In addition, an average value of a plurality of detected current values can be obtained and an imbalance can be detected using the average value as a reference signal. Further, it is desirable not to provide a backflow preventing diode as described in claim 4.

【0007】[0007]

【発明の効果】各請求項の発明によれば、複数の直流電
源回路の出力電流のアンバランス検出値に基づいて出力
電圧制御信号を制御して複数の補正出力電圧制御信号を
形成し、これに基づいて各直流電源回路の制御素子を制
御するので、アンバランスの低減を比較的簡単な構成で
容易に行うことができる。また、請求項2の発明によれ
ば、アンバランス検出値を第1及び第2の減算手段によ
って容易に得ることができる。また、請求項3の発明に
よれば、アンバランス検出値を正確に得ることができ
る。また、請求項4の発明によれば、逆流阻止用ダイオ
ードを設けないので、これによる電力損失が発生せず、
効率を向上させることができる。
According to the present invention, the output voltage control signals are controlled based on the unbalanced detection values of the output currents of the plurality of DC power supply circuits to form a plurality of corrected output voltage control signals. , The control element of each DC power supply circuit is controlled, so that imbalance can be easily reduced with a relatively simple configuration. According to the second aspect of the present invention, the unbalance detection value can be easily obtained by the first and second subtraction means. According to the third aspect of the present invention, it is possible to accurately obtain an unbalance detection value. According to the fourth aspect of the present invention, since no reverse current blocking diode is provided, no power loss occurs due to this.
Efficiency can be improved.

【0008】[0008]

【実施形態及び実施例】次に、図2〜図10を参照して
本発明の実施形態及び実施例を説明する。
Embodiments and Examples Next, embodiments and examples of the present invention will be described with reference to FIGS.

【0009】[0009]

【第1の実施例】図2に示す第1の実施例の直流電源装
置は、第1及び第2の直流電源回路としての第1及び第
2のDC/DCコンバータ11、12と、共通の負荷1
3を接続するための対の出力端子14、15と、第1及
び第2のコンバータ11、12に流れる電流I1 、I2
を検出するための第1及び第2の電流検出器16、17
と、制御回路18とから成る。
First Embodiment A DC power supply according to a first embodiment shown in FIG. 2 has a common configuration with first and second DC / DC converters 11 and 12 as first and second DC power supply circuits. Load 1
3 and a pair of output terminals 14 and 15 and currents I1 and I2 flowing through the first and second converters 11 and 12, respectively.
And second current detectors 16 and 17 for detecting
And a control circuit 18.

【0010】第1及び第2のコンバータ11、12の出
力端子は逆流阻止用ダイオードを介さずに共通の対の出
力端子14、15に接続されている。従って、第1及び
第2のコンバータ11、12は互いに並列接続されてい
ることになる。第1及び第2のコンバータ11、12は
実質的に同一に構成されており、例えば、図3に示すよ
うに直流電源E1 の一端と他端との間に接続されたトラ
ンスTr の1次巻線N1 と制御素子としてのスイッチQ
1 の直列回路と、トランスTr の2次巻線N2に接続さ
れた出力整流ダイオードDと、平滑用コンデンサCとか
ら成る。図3ではスイッチQ1 のオン期間にトランスT
r のコアに磁気エネルギが蓄積され、スイッチQ1 のオ
フ期間にトランスTr のコアの磁気エネルギの放出に基
づいてダイオードDが導通し、平滑用コンデンサCに充
電電流が流れる。コンデンサCの電圧はスイッチQ1 の
オン時間幅又はデューティ比によって調整される。な
お、直流電源E1 は、整流回路、電池等で構成し得る。
また、1つの直流電源E1 を第1及び第2のコンバータ
11、12で共用することもできる。
The output terminals of the first and second converters 11 and 12 are connected to a common pair of output terminals 14 and 15 without passing through a backflow preventing diode. Therefore, the first and second converters 11 and 12 are connected to each other in parallel. The first and second converters 11 and 12 have substantially the same configuration. For example, as shown in FIG. 3, a primary winding of a transformer Tr connected between one end and the other end of a DC power supply E1. Line N1 and switch Q as control element
1 comprises a series circuit, an output rectifier diode D connected to the secondary winding N2 of the transformer Tr, and a smoothing capacitor C. In FIG. 3, the transformer T is turned on while the switch Q1 is on.
Magnetic energy is accumulated in the core of the transformer Tr, and the diode D conducts based on the emission of the magnetic energy of the core of the transformer Tr during the off period of the switch Q1, and a charging current flows through the smoothing capacitor C. The voltage of the capacitor C is adjusted by the ON time width or the duty ratio of the switch Q1. Incidentally, the DC power supply E1 can be constituted by a rectifier circuit, a battery or the like.
Further, one DC power supply E1 can be shared by the first and second converters 11 and 12.

【0011】制御回路18は、大別して出力電圧検出手
段としての電圧検出抵抗19a、19bと、基準電圧手
段としての基準電圧源20と、出力電圧制御信号形成手
段としての誤差増幅器21と、アンバランス検出手段2
2と、補正出力電圧制御信号形成手段23と、制御素子
制御信号形成手段24とを有する。
The control circuit 18 is roughly divided into voltage detecting resistors 19a and 19b as output voltage detecting means, a reference voltage source 20 as reference voltage means, an error amplifier 21 as output voltage control signal forming means, and an unbalanced circuit. Detecting means 2
2, a correction output voltage control signal forming means 23, and a control element control signal forming means 24.

【0012】出力電圧検出抵抗19a、19bは、出力
端子14、15間の出力電圧を検出し、これに対応する
検出電圧V0 を分圧点19cから出力する。電圧制御信
号形成用誤差増幅器21の正入力端子は分圧点19cに
接続され、負の入力端子は基準電圧源20に接続されて
いる。従って、誤差増幅器21からは、検出電圧V0と
基準電圧Vr との差に対応する出力電圧制御信号Ve が
得られる。
The output voltage detecting resistors 19a and 19b detect an output voltage between the output terminals 14 and 15, and output a corresponding detection voltage V0 from a voltage dividing point 19c. The positive input terminal of the voltage control signal forming error amplifier 21 is connected to the voltage dividing point 19 c, and the negative input terminal is connected to the reference voltage source 20. Accordingly, the output voltage control signal Ve corresponding to the difference between the detection voltage V0 and the reference voltage Vr is obtained from the error amplifier 21.

【0013】アンバランス検出手段22は、第1及び第
2の減算器25、26から成る。第1の減算器25の負
入力端子は第1の電流検出器16の出力ライン16aに
接続され、この正入力端子は第2の電流検出器17の出
力ライン17aに接続されている。また、第2の減算器
26の負入力端子は第2の電流検出器17の出力ライン
17aに接続され、この正入力端子は第1の電流検出器
16の出力ライン16aに接続されている。なお、第1
及び第2の電流検出器16、17は、第1及び第2の出
力電流I1 、I2 に対応する第1及び第2の電流検出電
圧V1 、V2 を出力する。従って、第1の減算器25は
V2 −V1 の演算を行い、この演算結果に相当する第1
のアンバランス検出値Va を出力する。また、第2の減
算器26はV1 −V2 の演算を行い、この演算結果に相
当する第2のアンバランス検出値Vb を出力する。
The unbalance detecting means 22 comprises first and second subtractors 25 and 26. The negative input terminal of the first subtractor 25 is connected to the output line 16a of the first current detector 16, and the positive input terminal is connected to the output line 17a of the second current detector 17. The negative input terminal of the second subtractor 26 is connected to the output line 17a of the second current detector 17, and the positive input terminal is connected to the output line 16a of the first current detector 16. The first
And the second current detectors 16 and 17 output first and second current detection voltages V1 and V2 corresponding to the first and second output currents I1 and I2. Therefore, the first subtractor 25 performs the operation of V2 -V1, and the first subtracter 25 corresponding to the operation result
Is output. The second subtractor 26 calculates V1 -V2 and outputs a second unbalance detection value Vb corresponding to the calculation result.

【0014】図4は、第1及び第2の減算器25、26
をより詳しく示す。第1及び第2の減算器25、26は
互いに同一構成であって、オペアンプA1 と4つの抵抗
R1、R2 、R3 、R4 から成る周知の差動増幅器から
成る。
FIG. 4 shows first and second subtractors 25 and 26.
Is shown in more detail. The first and second subtractors 25 and 26 have the same configuration as each other, and comprise a well-known differential amplifier composed of an operational amplifier A1 and four resistors R1, R2, R3 and R4.

【0015】補正出力電圧制御信号形成手段23は、第
3及び第4の減算器27、28から成る。第3及び第4
の減算器27、28の正入力端子は誤差増幅器21にそ
れぞれ接続され、これ等の負入力端子は第1及び第2の
減算器25、26に接続されている。従って、第3及び
第4の減算器27、28は出力電圧制御信号Ve から第
1及び第2のアンバランス検出値Va 、Vb を減算した
値Ve −Va 及びVe−Vb から成る第1及び第2の補
正出力電圧制御信号Ve1、Ve2を出力する。図5は第3
及び第4の減算器27、28の詳細を示す。第3及び第
4の減算器27、28は、互いに同一に構成されてお
り、オぺアンプA2 と抵抗R5 、R6とから成る周知の
差動増幅器から成る。
The correction output voltage control signal forming means 23 comprises third and fourth subtracters 27 and 28. Third and fourth
The positive input terminals of the subtracters 27 and 28 are connected to the error amplifier 21, respectively, and their negative input terminals are connected to the first and second subtracters 25 and 26. Accordingly, the third and fourth subtractors 27 and 28 are the first and second subtractors 27 and 28 which are obtained by subtracting the first and second unbalanced detection values Va and Vb from the output voltage control signal Ve and having the values Ve-Va and Ve-Vb. 2 output the corrected output voltage control signals Ve1 and Ve2. FIG. 5 shows the third
And details of the fourth subtractors 27 and 28. The third and fourth subtracters 27 and 28 are identical to each other, and are composed of a well-known differential amplifier including an operational amplifier A2 and resistors R5 and R6.

【0016】制御素子制御信号形成手段24は、第1及
び第2の制御信号形成回路29、30から成り、第3及
び第4の減算器27、28と第1及び第2のコンバータ
11、12のスイッチQ1 の制御端子との間に接続され
ている。第1及び第2の制御信号形成回路29、30
は、互いに実質的に同一に構成されており、図3に原理
的に示すように鋸波発生器31と比較器32とから成
る。比較器32は、第1及び第2の補正出力電圧制御信
号Ve1及びVe2と鋸波電圧Vt とを図6(A)に示すよ
うに比較し、図6(B)に示すPWMパルスを出力し、
これをコンバータ11、12のスイッチQ1 に送る。鋸
波発生器31は例えば20kHz の繰返し周波数で三角波
電圧を発生する。なお、1つの鋸波発生器31を第1及
び第2の制御信号形成回路29、30で兼用することが
できる。比較器32は補正出力電圧制御信号Ve1、Ve2
の電圧レベルよりも鋸波電圧Vt が高い時に高レベルの
PWMパルスを発生する。コンバータ11、12のスイ
ッチQ1 は図6(B)の高レベルパルスの期間にオンに
なる。
The control element control signal forming means 24 comprises first and second control signal forming circuits 29 and 30, and third and fourth subtracters 27 and 28 and first and second converters 11 and 12. And the control terminal of the switch Q1. First and second control signal forming circuits 29, 30
Are substantially identical to each other, and include a sawtooth generator 31 and a comparator 32 as shown in principle in FIG. The comparator 32 compares the first and second corrected output voltage control signals Ve1 and Ve2 with the sawtooth voltage Vt as shown in FIG. 6A, and outputs a PWM pulse shown in FIG. 6B. ,
This is sent to the switch Q1 of the converters 11 and 12. The sawtooth generator 31 generates a triangular wave voltage at a repetition frequency of, for example, 20 kHz. Note that one sawtooth generator 31 can be shared by the first and second control signal forming circuits 29 and 30. The comparator 32 outputs the corrected output voltage control signals Ve1, Ve2
A high-level PWM pulse is generated when the sawtooth voltage Vt is higher than this voltage level. The switch Q1 of the converters 11 and 12 is turned on during the high level pulse shown in FIG.

【0017】[0017]

【動作】第1及び第2のコンバータ11、12の出力電
流I1 、I2 が同一であり、この電流検出電圧V1 、V
2 が同一の場合には、第1及び第2の減算器25、26
の出力即ち第1及び第2のアンバランス検出値Va 、V
b はゼロとなる。このため、第3及び第4の減算器2
7、28の出力は第1及び第2のアンバランス検出値V
a 、Vb に無関係になり、第1及び第2の補正出力電圧
制御信号Ve1、Ve2は誤差増幅器21から得られた出力
電圧制御信号Ve と同一になる。従って、制御信号形成
回路29、30からは同一のデューティ比でPWMパル
スが出力し、第1及び第2のコンバータ11、12は同
一条件で駆動される。
[Operation] The output currents I1, I2 of the first and second converters 11, 12 are the same, and the current detection voltages V1, V2
2 are the same, the first and second subtractors 25, 26
, Ie, the first and second unbalance detection values Va, V
b is zero. Therefore, the third and fourth subtractors 2
The outputs of 7 and 28 are the first and second unbalance detection values V
The first and second corrected output voltage control signals Ve1 and Ve2 become independent of the output voltage control signal Ve obtained from the error amplifier 21. Accordingly, PWM pulses are output from the control signal forming circuits 29 and 30 at the same duty ratio, and the first and second converters 11 and 12 are driven under the same conditions.

【0018】これに対し、例えば第1のコンバータ11
の出力電流I1 が第2のコンバータ12の出力電流I2
よりも大きい時には、第1及び第2の電流検出電圧V1
、V2 がV1 >V2 の関係になる。このため、第1の
減算器25の出力即ち第1のアンバランス検出値Va は
V2 −V1 <0となり、負の値を有し、第2の減算器2
5の出力即ち第2のアンバランス検出値Vb はV1 −V
2 >0となり、正の値を有する。従って、第1のアンバ
ランス検出値Va は第2のアンバランス検出値Vb より
も小さくなる。第3の減算器27は、Ve −Va の演算
によって第1の補正出力電圧制御信号Ve1を形成し、第
4の減算器28はVe −Vb の演算によって第2の補正
出力電圧制御信号Ve2を形成する。I1 >I2 の時には
Va <Vb であるので、Ve1>Ve2になる。図6から明
らかなように補正出力電圧制御信号Ve1、Ve2の電圧値
が高くなると、PWMパルスの幅が狭くなる。従って、
第1のコンバータ11のためのPWMパルスは狭めら
れ、第2のコンバータ12のためのPWMパルスは広め
られ、第1及び第2のコンバータ11、12の出力電流
I1 、I2 がバランス状態になる。なお、第1のコンバ
ータ11の出力電流I1 が第2のコンバータ12の出力
電流I2 よりも低い時には、I1 >I2 の時と逆の動作
になる。
On the other hand, for example, the first converter 11
Is the output current I2 of the second converter 12.
Is larger than the first and second current detection voltages V1
, V2 have a relationship of V1> V2. Therefore, the output of the first subtractor 25, that is, the first unbalance detection value Va becomes V2−V1 <0, has a negative value, and has a negative value.
5 or the second unbalance detection value Vb is V1 -V
2> 0 and has a positive value. Therefore, the first unbalance detection value Va becomes smaller than the second unbalance detection value Vb. The third subtractor 27 forms the first corrected output voltage control signal Ve1 by the operation of Ve-Va, and the fourth subtractor 28 generates the second corrected output voltage control signal Ve2 by the operation of Ve-Vb. Form. Since Va <Vb when I1> I2, Ve1> Ve2. As is clear from FIG. 6, as the voltage values of the corrected output voltage control signals Ve1 and Ve2 increase, the width of the PWM pulse decreases. Therefore,
The PWM pulse for the first converter 11 is narrowed, the PWM pulse for the second converter 12 is widened, and the output currents I1, I2 of the first and second converters 11, 12 are balanced. When the output current I1 of the first converter 11 is lower than the output current I2 of the second converter 12, the operation is reverse to that when I1> I2.

【0019】上述から明らかなように本実施例によれ
ば、共通の出力電圧制御信号Ve を第1及び第2のアン
バランス検出値Va 、Vb で補正するという簡単な構成
で、第1及び第2の出力電流I1 、I2 をバランスさせ
ることができ、第1及び第2のコンバータ11、12の
余裕をさほど大きくとることが不要になり、装置を小型
化することができる。また、図1に示した逆流阻止用ダ
イオード5、6に相当するものを設けることが不要にな
り、これによる電力損失が生じない分だけ効率を向上さ
せることができる。
As is apparent from the above description, according to the present embodiment, the first and second unbalanced output signals Ve are corrected by the first and second unbalanced detection values Va and Vb. 2, the output currents I1 and I2 can be balanced, so that it is not necessary to make the margins of the first and second converters 11 and 12 so large, and the device can be downsized. In addition, it is not necessary to provide the components corresponding to the backflow preventing diodes 5 and 6 shown in FIG. 1, and the efficiency can be improved by the amount of power loss caused by this.

【0020】[0020]

【第2の実施例】次に、第2の実施例を説明する。但
し、第2の実施例の直流電源装置は、図2のアンバラン
ス検出手段22を図7のアンバランス検出手段22aに
変形した他は図2と同一に構成したものであるので、第
2の実施例の説明においてアンバランス検出手段22a
以外は図2を参照する。また、図7において図2と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
Second Embodiment Next, a second embodiment will be described. However, the DC power supply device of the second embodiment has the same configuration as that of FIG. 2 except that the unbalance detection unit 22 of FIG. 2 is changed to the unbalance detection unit 22a of FIG. In the description of the embodiment, the unbalance detecting means 22a
Otherwise, refer to FIG. In FIG. 7, substantially the same parts as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0021】図7のアンバランス検出手段22aは参照
信号形成手段40を有している。参照信号形成手段40
は、電流検出電圧V1 、V2 の平均値を求めるものであ
って、加算器41と1/n分割回路42とから成る。加
算器41はライン16a、17aの第1及び第2の電流
検出電圧V1 、V2 を加算してV1 +V2 を出力する。
即ち、加算器41は負荷13に流れている全電流に対応
する値を出力する。1/n分割回路42のnはコンバー
タ11、12の数を示し、この実施例では2である。従
って、1/n分割回路42からは(V1 +V2 )/2の
電圧値を有する参照信号Vs が得られる。この参照信号
Vs は、第1及び第2のコンバータ11、12が分担す
る電流値の目標に対応する。第1の減算器25は参照信
号Vsから第1の電流検出電圧V1を減算して第1のア
ンバランス検出値Vaを出力し、第2の減算器26は参
照信号Vsから第2の電流検出電圧V2を減算して第2の
アンバランス検出値Vb を出力する。第1及び第2のア
ンバランス検出値Va 、Vbは図2の第3及び第4の減
算器27、28に送られる。
The imbalance detecting means 22a shown in FIG. Reference signal forming means 40
Calculates the average value of the current detection voltages V1 and V2, and comprises an adder 41 and a 1 / n dividing circuit 42. The adder 41 adds the first and second current detection voltages V1 and V2 of the lines 16a and 17a and outputs V1 + V2.
That is, the adder 41 outputs a value corresponding to the total current flowing through the load 13. N of the 1 / n dividing circuit 42 indicates the number of the converters 11 and 12, and is 2 in this embodiment. Accordingly, a reference signal Vs having a voltage value of (V1 + V2) / 2 is obtained from the 1 / n dividing circuit 42. The reference signal Vs corresponds to a target of a current value shared by the first and second converters 11 and 12. The first subtracter 25 subtracts the first current detection voltage V1 from the reference signal Vs to output a first unbalance detection value Va, and the second subtractor 26 detects the second current detection voltage Va from the reference signal Vs. The voltage V2 is subtracted to output a second unbalance detection value Vb. The first and second unbalance detection values Va and Vb are sent to the third and fourth subtracters 27 and 28 in FIG.

【0022】図7においてV1 >V2 の時には、Va <
Vb となり、図2の第3及び第4の減算器27、28に
おいて第1の実施例と同様な補正動作が生じる。従っ
て、図3の第2の実施例によっても第1の実施例と同一
の効果を得ることができる。またこの実施例によればア
ンバランス値Va 、Vb を正確に求めることができる。
In FIG. 7, when V1> V2, Va <Va.
Vb, and the third and fourth subtractors 27 and 28 in FIG. 2 perform the same correction operation as in the first embodiment. Therefore, the same effect as in the first embodiment can be obtained by the second embodiment in FIG. Further, according to this embodiment, the unbalance values Va and Vb can be accurately obtained.

【0023】[0023]

【第3の実施例】次に、図8及び図9を参照して第3の
実施例の直流電源装置を説明する。但し、図8及び図9
において、図2〜図7と実質的に同一の部分には同一の
符号を付してその説明を省略する。
Third Embodiment Next, a DC power supply according to a third embodiment will be described with reference to FIGS. However, FIGS. 8 and 9
In FIG. 7, the same reference numerals are given to substantially the same parts as those in FIGS.

【0024】図8の直流電源装置は、図2の直流電源装
置に第3のコンバータ50とこの制御回路を付加した他
は、図2と実質的に同一に構成したものである。第3の
コンバータ50は第1及び第2のコンバータ11、12
と同一に構成されており、これ等に並列接続されてい
る。制御回路18bは第3のコンバータ50の制御を第
1及び第2のコンバータ11、12と同様に行うように
構成されている。
The DC power supply of FIG. 8 is substantially the same as that of FIG. 2 except that a third converter 50 and a control circuit are added to the DC power supply of FIG. The third converter 50 includes first and second converters 11 and 12.
And are connected in parallel to them. The control circuit 18b is configured to control the third converter 50 in the same manner as the first and second converters 11 and 12.

【0025】アンバランス検出手段22bには、第1及
び第2の電流検出ライン16a、17aの他に、第3の
コンバータ50の電流検出器51の出力ライン51aも
接続されている。このアンバランス検出手段22bは第
1、第2及び第3の電流検出電圧V1 、V2 、V3 のア
ンバランスを示す第1、第2及び第3のアンバランス検
出値Va 、Vb 、Vc を出力する。
The output line 51a of the current detector 51 of the third converter 50 is connected to the unbalance detector 22b in addition to the first and second current detection lines 16a and 17a. The unbalance detector 22b outputs first, second and third unbalance detection values Va, Vb and Vc indicating the imbalance between the first, second and third current detection voltages V1, V2 and V3. .

【0026】図9はアンバランス検出手段22bを概略
的に示す。図9のアンバランス検出手段22bは図7の
アンバランス検出手段22aと同一原理で構成されてお
り、参照信号形成手段40aと第1、第2及び第3の減
算器25、26、52とから成る。第1、第2及び第3
の減算器25、26、52の負入力端子は第1、第2及
び第3の電流検出ライン16a、17a、51aに接続
され、それぞれの正入力端子は参照信号形成手段40a
に接続されている。参照信号形成手段40aは、図7の
参照信号形成手段40と同様にV1 、V2 、V3 の平均
値を求めるものであり、加算器41aと1/n分割回路
42aとを有する。加算器41aは第1、第2及び第3
の電流検出電圧V1 、V2 、V3 を加算してV1 +V2
+V3 を出力する。1/n分割回路42aは、n=3と
してVs =(V1 +V2 +V3 )/3を出力する。従っ
て、第1、第2及び第3の減算器25、26、27は参
照信号Vs を基準にしたアンバランスを示す第1、第2
及び第3のアンバランス検出値Va 、Vb 、Vc 即ちV
a =Vs −V1 、Vb =Vs −V2 、Vc =Vs−V
3を出力する。
FIG. 9 schematically shows the unbalance detecting means 22b. The unbalance detecting means 22b of FIG. 9 is configured on the same principle as the unbalance detecting means 22a of FIG. 7, and includes the reference signal forming means 40a and the first, second and third subtractors 25, 26 and 52. Become. First, second and third
Of the subtractors 25, 26, 52 are connected to the first, second and third current detection lines 16a, 17a, 51a, and their positive input terminals are connected to the reference signal forming means 40a.
It is connected to the. The reference signal forming means 40a calculates the average value of V1, V2 and V3 similarly to the reference signal forming means 40 of FIG. 7, and has an adder 41a and a 1 / n dividing circuit 42a. The adder 41a includes first, second, and third
Of the current detection voltages V1, V2, and V3 of
Outputs + V3. The 1 / n dividing circuit 42a outputs Vs = (V1 + V2 + V3) / 3 where n = 3. Accordingly, the first, second, and third subtractors 25, 26, and 27 provide the first, second, and third subtractors 25, 26, and 27, respectively, which indicate imbalance based on the reference signal Vs.
And the third unbalanced detection values Va, Vb, Vc, ie, V
a = Vs-V1, Vb = Vs-V2, Vc = Vs-V
Outputs 3.

【0027】図8の補正出力電圧制御信号形成手段23
bの第1、第2及び第3の補正用減算器27、28、5
3は、出力電圧制御信号V1 からアンバランス検出値V
a 、Vb 、Vc を減算して第1、第2及び第3の補正出
力電圧制御信号Ve1、Ve2、Ve3を出力する。制御素子
制御信号形成手段24bの第1、第2及び第3の制御信
号形成回路29、30、54は図2と同様にPWM信号
を形成して第1、第2及び第3のコンバータ11、1
2、50に送る。
The correction output voltage control signal forming means 23 shown in FIG.
b, first, second and third correction subtractors 27, 28, 5
3 is the output voltage control signal V1 from the unbalance detection value V
a, Vb, and Vc are subtracted to output first, second, and third corrected output voltage control signals Ve1, Ve2, and Ve3. The first, second, and third control signal forming circuits 29, 30, and 54 of the control element control signal forming means 24b form a PWM signal in the same manner as in FIG. 1
Send to 2,50.

【0028】この第3の実施例によっても第1及び第2
の実施例と同様な効果を得ることができる。
According to the third embodiment, the first and the second
The same effect as that of the embodiment can be obtained.

【0029】[0029]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 図8に示す3個のコンバータ11、12及び5
0を並列接続する場合のアンバランス検出手段22bの
代りに、図10のアンバランス検出手段22cを使用す
ることができる。図10では、第1の減算器25の負入
力端子が第1の電流検出ライン16aに接続され、この
正入力端子が第2の電流検出ライン17aに接続されて
いる。また、第2の減算器26の負入力端子が第2の電
流検出ライン17aに接続され、この正入力端子が第3
の電流検出ライン51aに接続されている。また、第3
の減算器52の負入力端子が第3の電流検出ライン51
aに接続され、この正入力端子が第1の電流検出ライン
16aに接続されている。従って、第1の減算器25か
らはV2 −V1 の第1のアンバランス検出値Va が得ら
れ、第2の減算器26からV3 −V2 の第2のアンバラ
ンス検出値Vb が得られ、第3の減算器52からV1 −
V3 のアンバランス検出値Vc が得られる。図10のア
ンバランス検出手段22cによっても図8と同様な効果
を得ることができる。 (2) DC/DCコンバータ11、12、50をハー
フブリッジ型、フルブリッジ型等の周知の別のDC−D
Cコンバータにすることができる。 (3) DC/DCコンバータ11、12、50の代り
にチョッパー方式のスイッチング電源装置、又はシリー
ズレギュレータ、又はスイッチング整流回路等を使用す
ることができる。なお、シリーズレギュレータの場合に
は、制御信号形成回路29、30、54をシリーズレギ
ュレータの制御素子(例えばトランジスタ)の制御信号
(例えばベース電流)のレベルを調整するように構成す
る。また、誤差増幅のための基準電圧を可変して出力電
圧を調整する構成にすることができる。 (4) 制御信号形成回路29、30、54を、パルス
幅変調回路(PWM回路)以外の周波数変調回路等の別
の変調回路とすることができる。 (5) DC/DCコンバータ等の直流電源回路を4つ
以上にすることもできる。 (6) 制御回路18の一部又は全部をディジタル回路
で形成することができる。この場合には、制御回路18
の各入力段にA/D変換器を配置し、各出力段にD/A
変換器を配置する。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) Three converters 11, 12 and 5 shown in FIG.
Instead of the unbalance detection means 22b when 0 is connected in parallel, the unbalance detection means 22c in FIG. 10 can be used. In FIG. 10, the negative input terminal of the first subtractor 25 is connected to the first current detection line 16a, and the positive input terminal is connected to the second current detection line 17a. Further, the negative input terminal of the second subtractor 26 is connected to the second current detection line 17a, and the positive input terminal is connected to the third current detection line 17a.
Are connected to the current detection line 51a. Also, the third
Is connected to the third current detection line 51.
a, and this positive input terminal is connected to the first current detection line 16a. Accordingly, a first unbalance detection value Va of V2-V1 is obtained from the first subtractor 25, and a second unbalance detection value Vb of V3-V2 is obtained from the second subtractor 26. V1-
An unbalance detection value Vc of V3 is obtained. The same effect as in FIG. 8 can be obtained by the unbalance detection unit 22c in FIG. (2) The DC / DC converters 11, 12, and 50 are replaced with another known DC-D such as a half-bridge type or a full-bridge type.
It can be a C converter. (3) Instead of the DC / DC converters 11, 12, and 50, a chopper-type switching power supply, a series regulator, a switching rectifier circuit, or the like can be used. In the case of a series regulator, the control signal forming circuits 29, 30, and 54 are configured to adjust the level of a control signal (for example, a base current) of a control element (for example, a transistor) of the series regulator. Further, the output voltage can be adjusted by varying the reference voltage for error amplification. (4) The control signal forming circuits 29, 30, and 54 can be another modulation circuit such as a frequency modulation circuit other than the pulse width modulation circuit (PWM circuit). (5) The number of DC power supply circuits such as DC / DC converters may be four or more. (6) Part or all of the control circuit 18 can be formed by a digital circuit. In this case, the control circuit 18
An A / D converter is arranged at each input stage, and a D / A converter is arranged at each output stage.
Place the transducer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の直流電源装置を示すブロック図である。FIG. 1 is a block diagram showing a conventional DC power supply device.

【図2】本発明の第1の実施例の直流電源装置を示すブ
ロック図である。
FIG. 2 is a block diagram illustrating a DC power supply device according to a first embodiment of the present invention.

【図3】図2のコンバータと制御信号形成回路とを詳し
く示す回路図である。
FIG. 3 is a circuit diagram showing a converter and a control signal forming circuit of FIG. 2 in detail.

【図4】図2の第1及び第2の減算器を示す回路図であ
る。
FIG. 4 is a circuit diagram showing first and second subtracters of FIG. 2;

【図5】図2の第3及び第4の減算器を示す回路図であ
る。
FIG. 5 is a circuit diagram showing third and fourth subtractors of FIG. 2;

【図6】図3の制御信号形成回路の各部の状態を示す波
形図である。
FIG. 6 is a waveform chart showing a state of each part of the control signal forming circuit of FIG. 3;

【図7】第2の実施例のアンバランス検出手段を示す回
路図である。
FIG. 7 is a circuit diagram illustrating an unbalance detection unit according to a second embodiment.

【図8】第3の実施例の直流電源装置を示すブロック図
である。
FIG. 8 is a block diagram illustrating a DC power supply device according to a third embodiment.

【図9】図8のアンバランス検出手段を示す回路図であ
る。
FIG. 9 is a circuit diagram showing the unbalance detecting means of FIG.

【図10】アンバランス検出手段の変形例を示す回路図
である。
FIG. 10 is a circuit diagram showing a modification of the unbalance detection means.

【符号の説明】[Explanation of symbols]

11、12、50 DC/DCコンバータ 13 負荷 16、17、51 電流検出器 21 誤差増幅器 22、22a、22b アンバランス検出手段 23、23b 補正出力電圧制御信号形成手段 24、24b 制御素子制御信号形成手段 11, 12, 50 DC / DC converter 13 Load 16, 17, 51 Current detector 21 Error amplifier 22, 22a, 22b Unbalance detecting means 23, 23b Corrected output voltage control signal forming means 24, 24b Control element control signal forming means

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神永 行弘 埼玉県新座市北野三丁目6番3号 サンケ ン電気株式会社内 Fターム(参考) 5G065 AA00 AA01 DA01 DA07 EA01 HA04 HA07 JA01 LA01 LA02 MA09 MA10 NA06 5H410 CC02 DD02 DD09 DD10 EA11 EA38 EB09 EB37 FF03 FF05 FF25 FF26 5H730 AA14 BB43 BB57 BB82 DD04 EE02 EE07 FD01 FD31 FF02 FG05  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yukihiro Kanaga 3-6-3 Kitano, Niiza-shi, Saitama F-term in Sanken Electric Co., Ltd. 5G065 AA00 AA01 DA01 DA07 EA01 HA04 HA07 JA01 LA01 LA02 MA09 MA10 NA06 5H410 CC02 DD02 DD09 DD10 EA11 EA38 EB09 EB37 FF03 FF05 FF25 FF26 5H730 AA14 BB43 BB57 BB82 DD04 EE02 EE07 FD01 FD31 FF02 FG05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 出力電圧制御用の制御素子をそれぞれ有
し且つ共通の負荷に電力を供給するように互いに並列接
続されている複数の直流電源回路と、 前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、 前記負荷の端子間電圧を検出するための出力電圧検出手
段と、 基準電圧手段と、 前記出力電圧検出手段から得られた出力電圧検出値と前
記基準電圧手段で与えられた基準電圧値との差に相当す
る電圧制御信号を形成する出力電圧制御信号形成手段
と、 前記複数の電流検出手段の出力に基づいて前記複数の直
流電源回路の出力電流のアンバランスを示す複数のアン
バランス検出値を出力するアンバランス検出手段と、 前記複数の直流電源回路の出力電流のアンバランスを解
消することができるように前記電圧制御信号を補正する
ものであって、前記複数のアンバランス検出値と前記電
圧制御信号との差に対応する値から成る複数の補正出力
電圧制御信号を形成する補正出力電圧制御信号形成手段
と、 前記複数の補正出力電圧制御信号に基づいて前記複数の
直流電源回路の制御素子を制御するための制御信号を形
成する制御素子制御信号形成手段とから成る直流電源装
置。
A plurality of DC power supply circuits each having a control element for output voltage control and connected in parallel with each other so as to supply power to a common load; A plurality of current detection means for detecting each; an output voltage detection means for detecting a voltage between terminals of the load; a reference voltage means; an output voltage detection value obtained from the output voltage detection means; Output voltage control signal forming means for forming a voltage control signal corresponding to the difference between the reference voltage value provided by the voltage means, and output currents of the plurality of DC power supply circuits based on outputs of the plurality of current detecting means. An unbalance detection unit that outputs a plurality of unbalance detection values indicating unbalance; and the power supply so that the unbalance of output currents of the plurality of DC power supply circuits can be eliminated. Correction output voltage control signal forming means for correcting a pressure control signal, the correction output voltage control signal forming means forming a plurality of corrected output voltage control signals comprising a value corresponding to a difference between the plurality of unbalanced detection values and the voltage control signal. A control element control signal forming means for forming a control signal for controlling a control element of the plurality of DC power supply circuits based on the plurality of corrected output voltage control signals.
【請求項2】 前記複数の直流電源回路は、第1及び第
2の直流電源回路であり、 前記複数の電流検出手段は、第1及び第2の電流検出値
を出力する第1及び第2の電流検出手段であり、 前記アンバランス検出手段は、前記第2の電流検出値か
ら前記第1の電流検出値を減算して第1のアンバランス
検出値を出力する第1の減算手段と、前記第1の電流検
出値から前記第2の電流検出値を減算して第2のアンバ
ランス検出値を出力する第2の減算手段とから成り、 前記補正出力電圧制御信号形成手段は、前記出力電圧制
御信号から前記第1のアンバランス検出値を減算して第
1の補正出力電圧制御信号を形成する第3の減算手段
と、前記出力電圧制御信号から前記第2のアンバランス
検出値を減算して第2の補正出力電圧制御信号を形成す
る第4の減算手段とから成り、 前記制御素子制御信号形成手段は、前記第1の補正出力
電圧制御信号の値に対して前記第1の直流電源回路の出
力電圧が反比例に変化するように前記第1の直流電源回
路の前記制御素子を制御するための第1の制御素子制御
信号を形成する第1の制御素子制御信号形成手段と、前
記第2の補正出力電圧制御信号の値に対して前記第2の
直流電源回路の出力電圧が反比例に変化するように前記
第2の直流電源回路の前記制御素子を制御するための第
2の制御素子制御信号を形成する第2の制御素子制御信
号形成手段とから成ることを特徴とする請求項1記載の
直流電源装置。
2. The plurality of DC power supply circuits are first and second DC power supply circuits, and the plurality of current detection units output first and second current detection values. A first subtraction unit that subtracts the first current detection value from the second current detection value and outputs a first unbalance detection value, Second subtraction means for subtracting the second current detection value from the first current detection value to output a second unbalance detection value, wherein the correction output voltage control signal forming means comprises: Third subtraction means for subtracting the first unbalance detection value from the voltage control signal to form a first corrected output voltage control signal, and subtracting the second unbalance detection value from the output voltage control signal To form a second corrected output voltage control signal And a control element control signal forming means, wherein the output voltage of the first DC power supply circuit changes in inverse proportion to the value of the first corrected output voltage control signal. First control element control signal forming means for forming a first control element control signal for controlling the control element of the first DC power supply circuit; and a second correction output voltage control signal. A second control element control signal for forming a second control element control signal for controlling the control element of the second DC power supply circuit so that the output voltage of the second DC power supply circuit changes in inverse proportion 2. The DC power supply according to claim 1, further comprising a forming unit.
【請求項3】 前記アンバランス検出手段は、 前記複数の電流検出器から得られた複数の電流検出値の
平均値を求め、この平均値を参照信号として出力する参
照信号形成手段と、 前記複数の電流検出値と前記参照信号との差を求めて複
数のアンバランス検出値を出力する複数の減算手段とか
ら成ることを特徴とする請求項1記載の直流電源装置。
3. The reference signal forming means for obtaining an average value of a plurality of current detection values obtained from the plurality of current detectors and outputting the average value as a reference signal, 2. The DC power supply device according to claim 1, further comprising a plurality of subtraction means for calculating a difference between the current detection value and the reference signal and outputting a plurality of unbalance detection values.
【請求項4】 前記複数の直流電源回路と前記負荷との
間に逆流阻止用ダイオードを接続しないことを特徴とす
る請求項1又は2又は3記載の直流電源装置。
4. The DC power supply device according to claim 1, wherein a backflow prevention diode is not connected between the plurality of DC power supply circuits and the load.
JP20918199A 1999-07-23 1999-07-23 DC power supply unit with multiple DC power supply circuits connected in parallel Expired - Fee Related JP3419443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20918199A JP3419443B2 (en) 1999-07-23 1999-07-23 DC power supply unit with multiple DC power supply circuits connected in parallel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20918199A JP3419443B2 (en) 1999-07-23 1999-07-23 DC power supply unit with multiple DC power supply circuits connected in parallel

Publications (2)

Publication Number Publication Date
JP2001037210A true JP2001037210A (en) 2001-02-09
JP3419443B2 JP3419443B2 (en) 2003-06-23

Family

ID=16568690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20918199A Expired - Fee Related JP3419443B2 (en) 1999-07-23 1999-07-23 DC power supply unit with multiple DC power supply circuits connected in parallel

Country Status (1)

Country Link
JP (1) JP3419443B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039634A (en) * 2004-07-22 2006-02-09 Nagano Japan Radio Co Solar battery power generating device
JP2008072893A (en) * 2006-09-11 2008-03-27 Esab Group Inc System and method for providing parallel power source for arc cutting and welding
JP2008289317A (en) * 2007-05-21 2008-11-27 Fuji Electric Holdings Co Ltd Controller of parallel multiplex chopper
JP2009098886A (en) * 2007-10-16 2009-05-07 National Institute For Materials Science Power supply circuit, power source device and magnetic field generation device
WO2012043919A1 (en) * 2010-10-01 2012-04-05 Samsung Sdi Co., Ltd. Power conversion system for energy storage system and controlling method of the same
JP2016031719A (en) * 2014-07-30 2016-03-07 新日本無線株式会社 Series regulator
US9325244B2 (en) 2011-10-21 2016-04-26 Denso Corporation Power supply system
JP2016167905A (en) * 2015-03-09 2016-09-15 新電元工業株式会社 Power supply device
KR20180031537A (en) * 2016-09-20 2018-03-28 성균관대학교산학협력단 Battery Charging Discharging Test Apparatus
JP2018078791A (en) * 2016-11-10 2018-05-17 ハミルトン・サンドストランド・コーポレイションHamilton Sundstrand Corporation Electrical power system and method of supplying power to load

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261079A (en) * 2008-04-15 2009-11-05 Diamond Electric Mfg Co Ltd Digital converter and method of controlling the same
WO2021214851A1 (en) 2020-04-21 2021-10-28 三菱電機株式会社 Power supply system
JP2023155534A (en) * 2022-04-11 2023-10-23 日立Astemo株式会社 power supply system

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039634A (en) * 2004-07-22 2006-02-09 Nagano Japan Radio Co Solar battery power generating device
JP4719434B2 (en) * 2004-07-22 2011-07-06 長野日本無線株式会社 Solar cell power generator
JP2008072893A (en) * 2006-09-11 2008-03-27 Esab Group Inc System and method for providing parallel power source for arc cutting and welding
JP2008289317A (en) * 2007-05-21 2008-11-27 Fuji Electric Holdings Co Ltd Controller of parallel multiplex chopper
JP2009098886A (en) * 2007-10-16 2009-05-07 National Institute For Materials Science Power supply circuit, power source device and magnetic field generation device
CN103155335A (en) * 2010-10-01 2013-06-12 三星Sdi株式会社 Power conversion system for energy storage system and controlling method of the same
WO2012043919A1 (en) * 2010-10-01 2012-04-05 Samsung Sdi Co., Ltd. Power conversion system for energy storage system and controlling method of the same
JP2013540413A (en) * 2010-10-01 2013-10-31 三星エスディアイ株式会社 Power conversion system for energy storage system and control method thereof
US9325244B2 (en) 2011-10-21 2016-04-26 Denso Corporation Power supply system
JP2016031719A (en) * 2014-07-30 2016-03-07 新日本無線株式会社 Series regulator
JP2016167905A (en) * 2015-03-09 2016-09-15 新電元工業株式会社 Power supply device
KR20180031537A (en) * 2016-09-20 2018-03-28 성균관대학교산학협력단 Battery Charging Discharging Test Apparatus
KR101854247B1 (en) 2016-09-20 2018-06-14 성균관대학교산학협력단 Battery Charging Discharging Test Apparatus
JP2018078791A (en) * 2016-11-10 2018-05-17 ハミルトン・サンドストランド・コーポレイションHamilton Sundstrand Corporation Electrical power system and method of supplying power to load
JP7058492B2 (en) 2016-11-10 2022-04-22 ハミルトン・サンドストランド・コーポレイション Power system and how to power the load

Also Published As

Publication number Publication date
JP3419443B2 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
KR900004349B1 (en) Dc component corrector for inverter output voltage
JP3221828B2 (en) Power conversion method and power conversion device
US7813148B2 (en) Power converter having flux bias regulation method
JP2001037210A (en) Dc power source unit connecting a plurality of dc power source circuit in parallel
EP2957029A2 (en) Efficient regulation of capacitance voltage(s) in a switched mode multilevel power converter
US9083259B2 (en) Bridgeless power factor correction circuit with improved critical mode (CRM) operation
JP2008048472A (en) Power conversion circuit
JPH0746833A (en) Overload protection circuit of switch mode converter
JP2001078370A (en) Charger and charging control circuit
JP2007089278A (en) Dc-dc converter
JP2946091B2 (en) Switching regulator
KR20200032013A (en) Controller for buck dc/dc converter with effective decoupling
JP2007240426A (en) Insulation detection method and insulation detection device
JP2001037246A5 (en)
CN111830424B (en) Load state detection device
TWI726295B (en) Load status detection device
JP5510846B2 (en) Resonant type DCDC converter
JPH09294380A (en) Magnetic deviation suppression controller
JP3614257B2 (en) Inverter parallel controller
JPH09121559A (en) Inverter device
JP2008027710A (en) Discharge lamp lighting circuit
JP3157359B2 (en) Resonant DC / DC converter
JPH06130090A (en) Detecting device of effective value
JP5177437B2 (en) Electron beam scanning power supply
JPH0731296Y2 (en) Stabilized power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees