JP2001034597A

JP2001034597A - キャッシュメモリ装置

Info

Publication number: JP2001034597A
Application number: JP11206975A
Authority: JP
Inventors: Mitsuru Sato; 充佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-07-22
Filing date: 1999-07-22
Publication date: 2001-02-09

Abstract

(57)【要約】【課題】完全なハードウェアによって無効化方式と更新
方式を自動的に切り替え、適切な一貫性管理方式を選択
できるようにすること。【解決手段】プロセッサ１とキャッシュ２が組となった
ものの複数組と主記憶装置５ａとが相互結合網を介して
接続された構成をとる並列計算機において、前記キャッ
シュ２にキャッシュコントローラ２１を備え、該キャッ
シュコントローラ２１が、一度に転送するデータ単位毎
に無効化方式と更新方式の一貫性管理方式を切り替える
ことのできる構成とし、前記キャッシュコントローラ２
１は、プロセッサ１からのデータ書き込み時に、前記一
貫性管理方式の切り替え情報をデータ転送時に同時に受
け取る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、並列計算機のプロ
セッサに付随するメインメモリ（主記憶）のメモリアク
セス高速化のためのキャッシュメモリ装置に関する。

【０００２】

【従来の技術】共有メモリ型並列計算機におけるキャッ
シュメモリ（キャッシュ）は、単一プロセッサシステム
のキャッシュに比べてキャッシュの一貫性管理の問題が
発生する。ここで図１４に示すような、プロセッサとキ
ャッシュが共有バスによって接続されたシステムを例に
とって説明する。

【０００３】（１）：共有バス型共有メモリ並列計算機
の説明図１４は従来の共有バス型共有メモリ並列計算機の説明
図である。図１４において、共有バス型の共有メモリ並
列計算機には、プロセッサ（Processor ）１Ａ、１Ｂ、
・・・１Ｎ、キャッシュ（Cache ）２Ａ、２Ｂ、・・・
２Ｎ、共有バス(Shared Bus ）３、主記憶（メインメモ
リ：Main Memory ）５が設けてある。

【０００４】プロセッサ１Ａ、１Ｂ、・・・１Ｎは、接
続されたそれぞれのキャッシュ２Ａ、２Ｂ、・・・２Ｎ
を介して主記憶５にアクセスするものである。キャッシ
ュ２Ａ、２Ｂ、・・・２Ｎは、使われる可能性の高い主
記憶５のデータを保持するものである。共有バス３は、
それぞれのキャッシュ２Ａ、２Ｂ、・・・２Ｎが共通に
使用するバスである。主記憶５は、データを記憶する記
憶装置である。

【０００５】図１４で、プロセッサ１Ａに付随するキャ
ッシュ２Ａがすでに主記憶５のコピーを持っており、同
じデータを他のプロセッサ１Ｂがアクセスしようとした
場合を考える（図１５参照）。

【０００６】（２）：キャッシュのコヒーレンス（一貫
性）管理の説明単一のプロセッサの場合は、プロセッサ１Ｂに付随する
キャッシュは単純に主記憶（メモリ）上のデータのコピ
ーをキャッシュに保存するだけでよいが、同様の方法を
図１４に示す並列計算機でも用いると問題が生じる。

【０００７】図１５は従来のキャッシュのコヒーレンス
管理の説明図である。図１５において、今、プロセッサ
１Ｂに付随するキャッシュ２Ｂにデータが格納された後
に、プロセッサ１Ａがデータを更新したとする。キャッ
シュ２Ａがライトバックキャッシュであると、更新され
たデータは主記憶５に書き戻されず、キャッシュの中に
格納される（主記憶は、後の適当な時間に更新され
る）。

【０００８】従って、プロセッサ１Ｂ及びプロセッサ１
Ｂに付随するキャッシュは、データが更新されたことを
知ることができない。そのため、プロセッサ１Ｂから当
該データに対する読み出し要求が発生しても、プロセッ
サ１Ｂに付随するキャッシュ２Ｂはいつまでも自分が保
持する更新前の古いデータを返し続けることになる。

【０００９】このような状態になると、プロセッサ１Ａ
及びプロセッサ１Ａに付随するキャッシュ２Ａが参照す
る値とプロセッサ１Ｂ及びそれに付随するキャッシュ２
Ｂが参照する値の間で不一致が起こり、プログラマが期
待する動作とは異なる動作を行う可能性がある。このよ
うなことを防ぐために、複数のキャッシュ間でデータを
一致させるための仕組みが必要になる。

【００１０】データを一致させるためには、キャッシュ
上のデータまたは主記憶５上のデータに状態を持たせ、
状態に応じて他のキャッシュと連携しなくてはならな
い。この状態の持たせかた、連携の仕方には様々な種類
がある。

【００１１】：状態の持たせかたの説明状態の持たせかたとして一般には、ＭＯＥＳＩと呼ばれ
る方式やＭＥＳＩと呼ばれる方式が用いられることが多
い。これらの状態をＭ：Ｍodified 、Ｏ：Ｏwned、Ｅ：
Ｅxclusive、Ｓ：Ｓhared 、Ｉ：Ｉnvalidの各状態に分
類し、状態とリクエストに応じて処理をする方式であ
る。

【００１２】例えば、ＭＥＳＩ方式を用いたキャッシュ
で、Ｓ状態にあるデータに対する書き込み要求が発生す
ると、他にも同じデータのコピーを保持しているキャッ
シュが存在することがわかる。このため、書き込み前に
何らかの一貫性管理方式を用いて、他のコピーとの一貫
性を保持しなくてはならないことがわかる。

【００１３】：無効化方式（Invalidate）と更新方式
（Update）の説明複数のキャッシュ間で一貫性を保持するための方式とし
ては、一般に無効化方式と更新方式のどちらかが用いら
れている。

【００１４】（無効化方式の説明）無効化方式は、キャ
ッシュのデータを更新する前に、他のキャッシュにある
コピーを全て無効化し、無効化が終了した後にデータを
更新する方式である。このようにすると他のプロセッサ
がデータを読み出そうとした時には必ずキャッシュミス
が発生し、最新のデータを要求するので、他のプロセッ
サが古いデータを読んでしまうということを防ぐことが
できる。

【００１５】図１６は従来の無効化方式の説明図であ
る。図１６の上図において、プロセッサ１Ａに付随する
キャッシュ２Ａ、プロセッサ１Ｂに付随するキャッシュ
２Ｂ、プロセッサ１Ｃに付随するキャッシュ２Ｃ、プロ
セッサ１Ｎに付随するキャッシュ２Ｎがそれぞれ主記憶
の同じコピーデータを保持しているものとする。この
時、例えばプロセッサ１Ｃからキャッシュ２Ｃが保持す
るコピーデータに対する書き込み要求があると、キャッ
シュ２Ｃが他のキャッシュにあるコピーを全て無効化す
る。そして、図１６の下図に示すように、無効化が終了
した後にデータを更新するものである。

【００１６】（更新方式の説明）更新方式は、無効化方
式とは違い、要求元のキャッシュのデータを更新すると
同時に、他のキャッシュにも更新すべきデータを送り、
コピーを持っているキャッシュ全てで同じ更新動作を行
う方式である。この方式を用いると、常にキャッシュに
あるデータは最新のものとなる。

【００１７】図１７は従来の更新方式の説明図である。
図１７の上図において、プロセッサ１Ａに付随するキャ
ッシュ２Ａ、プロセッサ１Ｂに付随するキャッシュ２
Ｂ、プロセッサ１Ｃに付随するキャッシュ２Ｃ、プロセ
ッサ１Ｎに付随するキャッシュ２Ｎがそれぞれ主記憶の
同じコピーデータを保持しているものとする。この時、
例えばプロセッサ１Ｃからキャッシュ２Ｃが保持するコ
ピーデータに対する書き込み要求があると、キャッシュ
２Ｃが自分のキャッシュを更新すると同時に、他のキャ
ッシュにあるコピーデータを全て更新する。このため、
図１７の下図に示すように、常にキャッシュにあるデー
タは最新のものとなる。

【００１８】（フォールスシェアリング（false sharin
g ）の説明）無効化方式と更新方式は、それぞれ利害得
失があり、どちらか片方のみを用いていると、場合によ
っては問題となる場合がある。例えば、無効化方式を用
いているシステムにおいて、２つのプロセッサが、同一
データブロック（キャッシュは主記憶から一度にブロッ
ク単位でデータをコピーする）の中のそれぞれ違うデー
タを利用している場合（これをfalse sharing と呼ぶ）
には、データは両方のプロセッサのキャッシュでＳ状態
として保持されているので、プロセッサが書き込みする
たびに他方のデータブロックが無効化される。

【００１９】従って、２つのプロセッサが双方ともこの
データに対して何度も書き込みを行うと、データの読み
出し、無効化が交互に発行されることになる。これは更
新方式を用い、データブロックのうち書き換えデータの
みを更新する方法を用いることによって避けることがで
きる。

【００２０】図１８は従来の並列計算機におけるfalse
sharing の説明図である。図１８において、プロセッサ
１Ａに付随するキャッシュ２Ａ、プロセッサ１Ｂに付随
するキャッシュ２Ｂがそれぞれ主記憶の同じデータブロ
ックを保持しているものとする。

【００２１】この時、例えばプロセッサ１Ａからキャッ
シュ２Ａが保持するブロックのデータadr0に書き込みを
行う場合、プロセッサ１Ｂに付随するキャッシュ２Ｂの
ブロックを無効化する。また、プロセッサ１Ｂからキャ
ッシュ２Ｂが保持するブロックのデータadr1に書き込み
を行う場合は、プロセッサ１Ａに付随するキャッシュ２
Ａのブロックを無効化する。

【００２２】一方で、更新方式を用いていると、一度読
んだだけで既に保持している必要のなくなったデータに
対してまで、他のプロセッサで更新が発生するたびに更
新メッセージが届くことになり、無駄なデータ転送が頻
発することになる。また、ライトバックキャッシュであ
れば、同一ブロック内を何度更新しても最終的なライト
バックは一度で済むが、状態がＳのブロックに対する書
き込みの場合は、書き込みが発生するたびに更新動作が
行われるので、バスに対するトラフィックが多くなり、
システムのパフォーマンスを低下させる原因となる。

【００２３】そのため、従来よりデータによって、無効
化方式と更新方式を使い分ける手法がいくつか考えられ
てきた。

【００２４】最初に無効化方式と更新方式を使い分ける
手法が導入されたのは、ソフトウェアの分野である。ソ
フトウェアで仮想的な共有メモリを実現しているシステ
ムにおいて、ノード間でのデータのコンシステンシ（一
致性）を管理する手法として、データのアクセスパター
ンに応じたコンシステンシ管理を行うという手法が複数
提案されている。これらは、プログラムがどのようにデ
ータを使うかを予め指定したり、コンパイラやランタイ
ムによって判定し、有効なコンシステンシ管理を選択す
るというものである。

【００２５】一方で、ハードウェアによる手法について
は、ソフトウェアによる手法ほど確立されていない。こ
れは、ソフトウェアで提案された手法がどれも複雑なも
のであり、そのままハードウェアに実装するのが困難だ
からである。これは、ソフトウェアによるデータ共有が
非常に重いシステムであるため、多少のオーバーヘッド
がかかっても効率的にデータを扱いたいというものであ
るのに対して、ハードウェアによるデータ共有は、非常
に密で、小さなオーバーヘッドが既システム性能の低下
に結び付いてしまうという違いによる。従って、これま
でのハードウェアによる切り替え方法としては、ハード
ウェア側では切り替える手段のみを提供し、実際の切り
替えはソフトウェアにまかせる手法が主であった。

【００２６】

【発明が解決しようとする課題】前記従来のものには、
次のような課題があった。

【００２７】ソフトウェアに変更が必要となり、従来の
ソフトウェアをそのまま高速に実行することができない
ものであった。また、ソフトウェアによる切り替え判定
には、複雑な処理が必要となり、データアクセスのたび
にその複雑な処理を行っていては、プログラム実行のパ
フォーマンスを低下させることになっていた。

【００２８】本発明では、完全なハードウェアによって
無効化方式と更新方式を自動的に切り替え、適切なコン
システンシ管理手法を選択できるようにすることを目的
とする。

【００２９】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１中、１はプロセッサ、２はキャッシュ、
５ａは主記憶装置、２１はキャッシュコントローラであ
る。

【００３０】本発明は前記従来の課題を解決するため次
のように構成した。

【００３１】（１）：プロセッサ１とキャッシュ２が組
となったものの複数組と主記憶装置５ａとが相互結合網
を介して接続された構成をとる並列計算機において、前
記キャッシュ２にキャッシュコントローラ２１を備え、
該キャッシュコントローラ２１が、一度に転送するデー
タ単位毎に無効化方式と更新方式の一貫性管理方式を切
り替えることのできる構成とし、前記キャッシュコント
ローラ２１は、プロセッサ１からのデータ書き込み時
に、前記一貫性管理方式の切り替え情報をデータ転送時
に同時に受け取る。

【００３２】（２）：前記（１）のキャッシュメモリ装
置において、プロセッサ１によって書き込みが行われ主
記憶装置５ａのデータとは一致しないダーティ状態で保
持するデータに対して、他のキャッシュから読み出し要
求が発生した時、そのデータに対する書き込みの前記一
貫性管理方式として更新方式を指示する。

【００３３】（３）：前記（２）のキャッシュメモリ装
置において、前記データ単位毎に、前記ダーティ状態で
保持するデータに対する転送が行われた回数を示す回数
情報を設け、この回数情報が２回以上の決められた回数
の時、そのデータに対する書き込みの前記一貫性管理方
式として更新方式を指示する。

【００３４】（４）：プロセッサ１とキャッシュ２が組
となったものの複数組と主記憶装置５ａとが相互結合網
を介して接続された構成をとる並列計算機において、前
記キャッシュ２にキャッシュコントローラ２１を備え、
該キャッシュコントローラ２１が、一度に転送するデー
タ単位毎に無効化方式と更新方式の一貫性管理方式を切
り替えることのできる構成とし、前記キャッシュコント
ローラ２１は、プロセッサ１からのデータ書き込み発生
時に、そのデータが更新方式で一貫性管理を行うもので
あった場合、実際に更新動作を行う前に、各キャッシュ
２の状態を検査し、そのまま更新方式を用いるか、無効
化方式に切り替えるかを決定する。

【００３５】（５）：前記（４）のキャッシュメモリ装
置において、前記各キャッシュ２の状態の検査時に、前
記各キャッシュ状態の通知を受ける際、前記データの使
用状況により決まるヒットレベルの通知を受け、前記キ
ャッシュコントローラ２１は、前記ヒットレベルに応じ
て、そのまま更新方式を用いるか、無効化方式に切り替
えるかを決定する。

【００３６】（６）：前記（５）のキャッシュメモリ装
置において、前記ヒットレベルとして、セットアソシア
ティブキャッシュの場合の最近にアクセスされたデータ
を上位とするＬＲＵの順位を用いる。

【００３７】（作用）前記構成に基づく作用を説明す
る。

【００３８】キャッシュコントローラ２１が、一度に転
送するデータ単位毎に無効化方式と更新方式の一貫性管
理方式を切り替えることのできる構成とし、前記キャッ
シュコントローラ２１で、プロセッサ１からのデータ書
き込み時に、前記一貫性管理方式の切り替え情報をデー
タ転送時に同時に受け取る。このため、他のキャッシュ
の履歴も受け取ることができて、無効化方式あるいは更
新方式を適切に選択することができる。

【００３９】また、プロセッサ１によって書き込みが行
われ主記憶装置５ａのデータとは一致しないダーティ状
態で保持するデータに対して、他のキャッシュから読み
出し要求が発生した時、そのデータに対する書き込みの
前記一貫性管理方式として更新方式を指示する。このた
め、ダーティ状態で転送されるデータは、アクセス頻度
の高いデータであるので、適切な一貫性管理を行うこと
ができる。

【００４０】さらに、前記データ単位毎に、前記ダーテ
ィ状態で保持するデータに対する転送が行われた回数を
示す回数情報を設け、この回数情報が２回以上の決めら
れた回数の時、そのデータに対する書き込みの前記一貫
性管理方式として更新方式を指示する。このため、アク
セス頻度の高いデータを正確に発見でき、適切な一貫性
管理を行うことができる。

【００４１】また、キャッシュコントローラ２１が、一
度に転送するデータ単位毎に無効化方式と更新方式の一
貫性管理方式を切り替えることのできる構成とし、前記
キャッシュコントローラ２１で、プロセッサ１からのデ
ータ書き込み発生時に、そのデータが更新方式で一貫性
管理を行うものであった場合、実際に更新動作を行う前
に、各キャッシュ２の状態を検査し、そのまま更新方式
を用いるか、無効化方式に切り替えるかを決定する。こ
のため、不必要な更新動作を避けることができる。

【００４２】さらに、各キャッシュ２の状態の検査時
に、各キャッシュ状態の通知を受ける際、前記データの
使用状況により決まるヒットレベルの通知を受け、キャ
ッシュコントローラ２１で、前記ヒットレベルに応じ
て、そのまま更新方式を用いるか、無効化方式に切り替
えるかを決定する。このため、より正確にアクセス頻度
の高いデータのみに更新動作を行うことができる。

【００４３】また、ヒットレベルとして、セットアソシ
アティブキャッシュの場合の最近にアクセスされたデー
タを上位とするＬＲＵの順位を用いる。このため、キャ
ッシュデータの追い出し順序を決定するために装備され
たＬＲＵの順位を用いて、付加的なハードウェアを不要
とすることができる。

【００４４】

【発明の実施の形態】（１）：本発明の全体の説明本発明では、無効化方式と更新方式を相互に自動的に切
り替えるための手段として、無効化方式から更新方式へ
の切り替え手段と、更新方式から無効化方式への切り替
え手段の２つを用意するものである。

【００４５】先ず、無効化方式と更新方式をデータによ
って使い分けることができるように、キャッシュコント
ローラに無効化方式のためのコントローラと更新方式の
ためのコントローラの両方を用意、あるいは両方の機能
を備えたコントローラを用意する。更に、各データブロ
ック毎に、このデータブロックが共有状態（Ｓ状態）に
ある時、プロセッサから書き込みが発生した場合に、無
効化方式を用いて一貫性管理を行うのか、更新方式を用
いて一貫性管理を行うのかを指示するビット（一貫性管
理方式選択ビット）を付加する。これにより、キャッシ
ュコントローラは、プロセッサからの書き込みが発生す
ると、キャッシュブロックの状態と一貫性管理方式選択
ビットを参照し、無効化方式あるいは更新方式を選択す
ることができる。

【００４６】：無効化方式（無効化型）から更新方式
（更新型）への切り替えの説明先ず、無効化方式から更新方式への切り替え手段とし
て、データ読み出し時に、外部から指示する方式を用意
する。これは更新方式に適したデータかどうかは、デー
タを保持しているプロセッサのみでは判別しにくく、他
のプロセッサとの関連をしらなくてはならないからであ
る。そのため、各キャッシュでは、データブロックの履
歴を管理しておき、データを渡すときにこの履歴も同時
に渡して、次に受け取ったキャッシュが無効化方式から
更新方式へ切り替えるかどうかの判断の参考とできるよ
うにする。

【００４７】具体的には、この切り替えの履歴としては
ダーティブロック（dirty block ）に対するリード（re
ad）を行った回数を用いる。即ち、各データブロックに
はダーティブロックに対するリードを何回行ったかを保
持する領域を置き、この情報を元にデータ送信時に更新
方式への切り替えを指示する。

【００４８】無効化方式より更新方式が適しているデー
タというのは、あるプロセッサが書き込みをした後、そ
の情報を他のプロセッサが参照することが頻繁に起こる
データである。従って、書き込みが行われた状態に対す
る参照が頻繁であるデータを更新方式に適したデータと
みなす。これはデータを保持しているキャッシュそのも
のが判断できることではなく、これまでの履歴を参照し
なくては判断できない。そのため、キャッシュにデータ
を取り込む際に、これまでの履歴を同時に取り込み、そ
の履歴情報にしたがって無効化方式から更新方式への切
り替えを行う。

【００４９】具体的な切り替えの基準としては、そのデ
ータがダーティ（dirty ）状態（プロセッサによって書
き込みが行われた状態で、まだ主記憶には書き込まれて
いない）での転送が何回連続して行われたかという回数
を用いる。回数が何回を越えたら切り替えるかという閾
値には、１回、２回、ｎ回という方法が考えられる。

【００５０】・閾値が１回の場合の説明閾値を１回とした場合は、キャッシュライン（データブ
ロック）には何の付加ビットも用いることなく実現可能
である。即ち、あるプロセッサに付随するキャッシュが
データ読み出しを行った時、読み出す相手が他のプロセ
ッサのキャッシュであり、そのキャッシュがダーティ状
態でデータを保持していたとする。この時、データの送
り手であるキャッシュが、現データがダーティ状態であ
るという情報と共にデータの受け手であるキャッシュに
データを転送するか、受け手が予めダーティ状態のデー
タ（ダーティデータ）がやってくることを知っておくこ
とによって、データの受け取り手がダーティデータの転
送であることを認識する。データの受け手であるキャッ
シュは、このデータがダーティであるという情報を元
に、データを格納するときに一貫性管理方式選択ビット
を更新方式に設定する。これによって、ダーティ状態で
ある時に１回読み出しが行われた時に無効化方式から更
新方式への切り替えが実現できる。

【００５１】・閾値が２回の場合の説明閾値を２回とした場合は、各データブロック毎に付加ビ
ットが１ビット必要になる。このビットは、先に述べた
ようなダーティ状態での転送が発生した場合に設定され
るビットである。さて、このビット（ダーティ転送ビッ
ト）が設定されたデータに対してプロセッサが書き込み
を発生し、このデータブロックがダーティ状態に変化し
たとする。この時、他のプロセッサからこのデータに対
する読み出しが発生すると、再びダーティ状態での転送
が発生することになる。この時、先の転送と同様に、ダ
ーティデータの転送である、という情報を受け取り手が
認識するとともに、転送元のキャッシュがダーティ転送
ビットの内容も転送する。するとデータの受け手側のキ
ャッシュは、これら２つの情報を検査し、両方とも設定
されていれば、受け取ったデータの一貫性管理方式選択
ビットを更新方式に設定する。このようにすることによ
って、各キャッシュラインに付加ビットを１ビット用意
し、閾値を２回とした切り替えが実現できる。

【００５２】・閾値がｎ回の場合の説明更に、このダーティ転送ビットを拡張し、数字を格納す
ることができるカウンタ（ダーティ転送カウンタ）にす
る。このダーティ転送カウンタは、ダーティ状態での転
送が行われると「＋１」される。即ち、先ほどと同様
に、あるキャッシュがダーティ状態で保存しているデー
タに対して、他のキャッシュからの読み出しが発生する
と、転送元のキャッシュは、ダーティ状態であるという
情報と現在のダーティ転送カウンタの値と共にデータを
転送する。受け手側のキャッシュは、このダーティ状態
であるという情報を見て、受け取ったダーティ転送カウ
ンタの値を「＋１」し、新たなダーティ転送カウンタの
値として保存する。この時、この「＋１」されたダーテ
ィ転送カウンタの値がある閾値ｎを越えていた場合に
は、受け取ったデータの一貫性管理方式選択ビットを更
新方式に設定する。このようにして、ｎ回ダーティ状態
での転送が続けば、一貫性管理方式を無効化方式から更
新方式へ切り替えることができるようにする。

【００５３】：更新方式から無効化方式への切り替え
の説明一方、更新型から無効化型への切り替え手段としては、
データを更新する前のスヌーピング（snooping）によっ
て実現する。つまり、従来の手法では、更新時には単に
データを転送するだけであったが、データ送信の前に他
のキャッシュの状態を検査し、その結果によってはデー
タ転送を取り止めるという機構を用意する。

【００５４】更に、このデータ転送を取り止めるかどう
かの判断基準として、ヒット（hit）レベルという概念
を導入する。このヒットレベルとは、通常のヒット／ノ
ーヒット（no hit）の単純な「１／０」の値とは違っ
て、どれくらい使われているデータに対するヒットなの
かを数字で表現したものである。このヒットレベルの基
準としては、セットアソシアティブ（set associative
）キャッシュの場合のＬＲＵ（least recently used
）順位を用いる。

【００５５】更新方式から無効化方式への切り替えの基
準としては、共有状態にあるキャッシュが存在するかど
うかを用いる。つまり、共有相手がいないのにいつまで
も更新動作を行うのは、トラフィックの無駄であり、こ
れを避ける。これは、更新動作を行う前に各キャッシュ
の状態を調べ、当該データを持っているかどうかをスヌ
ーピングさせれば実現することができる。つまり、更新
動作も通常の読み出し動作と同様に、「リクエスト発行
→スヌープ→データ転送」という動作を行うことにな
る。

【００５６】このようにすると、共有されていないデー
タ（更新以前に他のキャッシュから追い出されて、共有
状態でなくなってしまったデータ）に関しては、更新動
作を行わないということが実現できる。

【００５７】更に進めて、あまり参照されていないデー
タに関しては共有状態でないとの判断を行い、頻繁に参
照されるデータが存在する場合のみ、共有状態にあるキ
ャッシュが存在するとの判断を行う方式も用いることが
できる。即ち、ある程度頻繁にアクセスされる相手がい
る場合にのみ更新動作を行うという、更新動作の範囲を
さらに狭めた方式である。

【００５８】このあまり参照されないデータ、あるいは
頻繁に参照されるデータの判断基準としては、セットア
ソシアティブキャッシュのＬＲＵ順位を用いる。ＬＲＵ
順位は、上位にいればいるほど同一セット（set ）内で
最近にアクセスされたことを保証するものであり、上位
にいることが即ちよく参照されていると近似的にみなす
ことができる。ＬＲＵ順位は、大半のセットアソシアテ
ィブキャッシュであればキャッシュの追い出し順位を決
定するために装備しており、このための付加的ハードウ
ェアが必要でないという特徴を持つ。

【００５９】（ＭＥＳＩプロトコルの説明）今、キャッ
シュがＭＥＳＩプロトコルでデータを管理しているとす
る。ＭＥＳＩプロトコルとは、次の４つの状態でデータ
ブロック（キャッシュライン）を管理する方式である。

【００６０】・Ｍ（Ｍodified ）プロセッサがデータを更新しており、主記憶と内容が一
致していない状態である。データのコピーは当該キャッ
シュのみが排他的に保持している。

【００６１】・Ｅ（Ｅxclusive）データのコピーは当該キャッシュのみが排他的に保持し
ている状態である。データの内容は主記憶と一致してい
る。

【００６２】・Ｓ（Ｓhared ）データのコピーは当該キャッシュと他のキャッシュが同
時に保持している状態である。データの内容は主記憶と
一致している。

【００６３】・Ｉ（Ｉnvalid）当該キャッシュは、データのコピーを保持していない状
態である。

【００６４】通常、ＭＥＳＩプロトコルを用いるキャッ
シュでの状態検査の場合には、キャッシュがＭ状態で保
持していれば、ヒットモディファイド（hit modified：
ヒットｍ(hitm)と略す）を返し、ＥまたはＳ状態で保持
していれば、ヒット（hit ）を返す。今、あるキャッシ
ュでＳ状態のデータに対して書き込みが発生した場合、
他のキャッシュでもＳ状態あるいはＩ状態（追い出しに
よってデータが消去された場合）で保持していることに
なる。通常のスヌーピングを行う場合、ここで状態検査
を行うとヒットが返るか返らないかのどちらかであり、
情報量は「１」または「０」の１ビットである。これを
拡張するのが、あまり参照されていないデータ、あるい
は頻繁に参照されているデータを区別する方式である。

【００６５】この区別する方式を実現するために、ヒッ
トの代わりにヒットレベルという概念を導入する。これ
は情報量を１ビットのヒットを複数ビットに拡張したも
のである。ヒットレベルの値は、いろいろ設定できる
が、ここではさきに述べたＬＲＵの順位を用いる。

【００６６】ヒットレベルとして、ＬＲＵ順位を用いる
場合を考える。仮にキャッシュがｎ−ｗｅｙ（ｎはデー
タの数）セットアソシアティブ方式であったと仮定す
る。今、ヒットレベルとして２段階、即ちヒット０（頻
繁に参照されている）とヒット１（あまり参照されてい
ない）を用いるとし、その閾値をｍとする。ここである
プロセッサがＳ状態にあるデータに対して書き込みを発
生し、それに付随するキャッシュがリクエストを出し、
各キャッシュの状態検査を行ったとする。すると各キャ
ッシュでは、先ず当該データの存在を調べ、存在すれば
それの同一セット内でのＬＲＵ順位を調べる。このＬＲ
Ｕ順位が最上位（つまり最も最近にアクセスされた状
態）からｍ番目までの範囲であれば、このキャッシュ
は、状態検査の結果としてヒット０を返す。一方、ＬＲ
Ｕ順位がｍ＋１番目から最下位までの間であれば、状態
検査の結果として、ヒット１を返す。

【００６７】このようにして、ヒットに段階を持たせ、
ヒットレベルというものを用いることによって、頻繁に
参照されているデータがあるかどうかを確認することが
できる。

【００６８】このヒットレベルを用いて、更新動作から
無効化動作に切り替えるには、以下のように行う。今、
先の例と同様に、ＭＥＳＩプロトコルを用い、ヒットレ
ベルとしてＬＲＵ順位を用いたヒット０、ヒット１を使
うキャッシュを考える。あるプロセッサが、Ｓ状態にあ
るデータに対して書き込みを発生し、それに付随するキ
ャッシュが他キャッシュの状態検査を行う。各キャッシ
ュは、その内部のデータの有る、無し、ＬＲＵ順位に応
じて、それぞれヒット０、ヒット１、ノーヒット（no-h
it：ヒット０もヒット１も返さない）の３状態を返すこ
とになる。書き込みを行おうとするキャッシュは、戻っ
てきた各キャッシュの状態に応じて、以下の動作を行
う。

【００６９】・全てノーヒットあるいはヒット１であっ
た場合、無効化動作を行い、当該データの一貫性管理方
式選択ビットを無効化方式に切り替える。

【００７０】・ヒット０のキャッシュが存在した場合、
更新動作を行う。一貫性管理方式選択ビットは、更新動
作のままとする。

【００７１】即ち、データを共有していてもヒットレベ
ルが低いキャッシュがいた場合には、更新動作から無効
化動作へと切り替える。このようにして、更新方式から
無効化動作への切り替えが可能となる。

【００７２】なお、上記のヒット０のキャッシュが存在
した場合において、ヒット１のデータを保持しているキ
ャッシュの動作には、ヒット０のキャッシュと同様に更
新動作を行う方法と無効化動作を行う方法が考えられる
が、どちらも実現可能な方式である。更に、ヒットレベ
ルを、ヒット０、ヒット１、ヒット２、・・・ヒットｎ
と細かく分け、次のような動作を行わせることも可能で
ある（ここで「ｃ」を閾値とする）。

【００７３】・ヒットｃ以上のキャッシュは、更新動作
を行う。

【００７４】・ヒットｃより小さくヒットｄ以上のキャ
ッシュは、ヒットｃ以上のキャッシュがいた場合に更新
動作を行う。ヒットｃ以上のキャッシュがいない場合に
無効化動作を行う。

【００７５】・ヒットｄより小さいキャッシュは、常に
無効化動作を行う。

【００７６】以上の無効化型→更新型の切り替え、更新
型→無効化型の切り替えを組み合わせることによって、
動的に無効化型と更新型を切り替えることができるよう
になる。（２）：具体例による説明１：並列計算機の構成の説明図２は共有バスを用いた共有メモリ型並列計算機の説明
図である。図２において、共有バスを用いた共有メモリ
並列計算機には、プロセッサ１Ａ、１Ｂ、・・・１Ｎ、
キャッシュ２Ａ、２Ｂ、・・・２Ｎ、共有バス３、メモ
リコントローラ４、主記憶（メインメモリ）５が設けて
ある。

【００７７】プロセッサ１Ａ、１Ｂ、・・・１Ｎは、接
続されたそれぞれのキャッシュ２Ａ、２Ｂ、・・・２Ｎ
を介して主記憶５にアクセスするものである。キャッシ
ュ２Ａ、２Ｂ、・・・２Ｎは、使われる可能性の高い主
記憶５のデータを保持するものである。共有バス３は、
それぞれのキャッシュ２Ａ、２Ｂ、・・・２Ｎが共通に
使用するバスである。メモリコントローラ４は、主記憶
５の制御を行うものである。主記憶５は、データを記憶
する記憶装置である。

【００７８】図２では、各プロセッサがキャッシュを通
じて共有バス３で接続された構成をとっている。主記憶
５は、メモリコントローラ４を介して、同じく共有バス
３に接続されており、このシステムには一つしかない。
この主記憶５のデータを、各プロセッサが共有する共有
メモリシステムである。これらの各キャッシュの状態管
理は、ＭＥＳＩプロトコルで行うものとする。

【００７９】：キャッシュの詳細な説明図３はキャッシュの内部構造の説明図である。図３にお
いて、図２のキャッシュの部分を詳細に示したものであ
り、キャッシュ２には、キャッシュコントローラ２１、
キャッシュアレイ２２が設けてある。キャッシュコント
ローラ２１は、キャッシュの動作を司るもので、プロセ
ッサからのデータ要求を受け取ったり、共有バス３にリ
クエストを発行したりする。また、常に共有バス３上の
トラフィックを監視しており、他のキャッシュからのリ
クエストが共有バス３上に流れるとそれに応じた動作を
行うものである。キャッシュアレイ２２は、データを保
存しておくための場所であり、主記憶５のコピーやプロ
セッサによって更新されたデータが保存されているもの
である。

【００８０】：キャッシュアレイの説明図４はキャッシュアレイの説明図である。図４におい
て、キャッシュアレイ２２には、複数のセットが設けら
れており、各セットにはインデックスとＬＲＵビットが
設けてある。また、各セットは同一インデックスを持つ
ブロックの集まり（ここでは４つのブロック）で構成さ
れている。各ブロックには、キー、ブロックデータ、状
態ビット、一貫性管理方式選択ビットが設けてある。

【００８１】キャッシュアレイ２２に格納されるデータ
は、ブロック単位で管理されている。各ブロックには、
状態を表すビット（状態ビット）が付いており、２ビッ
トでＭＥＳＩの４状態を表す。更に、このブロックに対
する書き込み時の一貫性管理方式を表す一貫性管理方式
選択ビットが付いている。これは、無効化方式と更新方
式のどちらかを表すもので、１ビットである。更に、各
ブロックには、データのアドレスを記憶するためのキー
が付随している。

【００８２】キャッシュアレイ２２内では、複数のブロ
ックが１つのセットを構成して、セット単位でデータが
保存されている。セットは、同一インデックスを持つブ
ロックの集まりで、この例では４つのブロックが一つの
セットを構成している。インデックスは、キャッシュア
レイ２２内の各セットの位置を指示するもので、アドレ
スから作られる。従って、図５（ａ）のアドレス、イン
デックス、キーの関係の説明に示すように、このインデ
ックスと各ブロックに保存されているキーを組み合わせ
ると、そのブロックのアドレスを表すことになる。

【００８３】各セットには、４つのブロックの他に、Ｌ
ＲＵ情報を表すＬＲＵビットが付随している。ＬＲＵ情
報は、セット内の各ブロックがどういう順に並んでいる
かを表すものである。この場合は、４つのブロックが存
在するので、その順序を表す方法は、２４通りを表現で
きる最低のビット数である５ビットが割り当てられる。
プロセッサから読み出し要求が発生し、キャッシュヒッ
トした場合、読み出されたブロックは、ＬＲＵ情報で最
上位に並ぶようにＬＲＵビットが書き換えられる。例え
ば、１−２−３−４の順で並んでいたセット（この時、
ＬＲＵビットにはこの順序を表現するビットパターンが
書き込まれている）に対して、３番のブロックがアクセ
スされたとすると、ＬＲＵ情報は、３−１−２−４を表
すビットパターンに書き換えられる。

【００８４】：共有バスの説明図５（ｂ）は共有バスの構成の説明である。図５（ｂ）
において、共有バス３には、アービトレーション線、コ
マンド線、アドレス線、データ線、その他の制御情報線
の他に、キャッシュの状態検査を行った結果を通知する
ヒット０（hit0）線、ヒット１（hit1）線、ヒットｍ(h
itm)線が設けてある。

【００８５】ヒット０、ヒット１、ヒットｍの各線は、
各キャッシュ間のワイヤード−オア（wired-OR）線で構
成されており、キャッシュの内どれか一つがアサート
（assert）すると、その情報が全キャッシュに通知され
る。このヒット０、ヒット１、ヒットｍの各線は、コマ
ンド（リクエスト）が発行された時点から固定クロック
後に全員が一斉にアサートすることが決められているも
のとする。

【００８６】：ヒット０、ヒット１、ヒットｍの制御
の説明共有バス３に何らかのリクエストが発行されると、各キ
ャッシュコントローラ２１は、必ず自分のキャッシュア
レイ２２の状態検査を行い、その結果をヒット０線、ヒ
ット１線、ヒットｍ線を通じて全キャッシュに通知す
る。この方法は、以下のようになる。

【００８７】先ず、コマンドと同時にリクエスト・アド
レスが共有バス３に流れてくるので、キャッシュコント
ローラ２１はこのリクエスト・アドレスを元にインデッ
クス、キーを計算する。このインデックスにより、キャ
ッシュアレイ２２の中の一つのセットが選択され、セッ
ト内の各ブロックのキーが検査される。これらのキーの
内、リクエスト・アドレスから作られたキーと一致する
ものがあれば、そのブロックの状態を調べると同時に、
このブロックがセットの中でどういう順位にあるかをＬ
ＲＵビットを元に調べる。

【００８８】これらの情報によって、各キャッシュコン
トローラ２１は、規定された時間後に、ヒット０線、ヒ
ット１線、ヒットｍ線を次のようにアサートする。

【００８９】・状態がＩの場合どれもアサートしない。

【００９０】・状態がＥまたはＳの場合ＬＲＵビットによる順位がある閾値ｃよりも上である場
合（例えば、ｃ＝３の時、ＬＲＵビットが１番目、２番
目、３番目の場合）、ヒット０をアサートする。それ以
外の場合は、ヒット１をアサートする。ヒットｍはアサ
ートしない。

【００９１】・状態がＭの場合ヒットｍをアサートする。

【００９２】リクエストを発行したキャッシュは、この
ヒット０、ヒット１、ヒットｍ情報を元に、データを受
け取ったり無効化動作や更新動作を行う。

【００９３】（フローチャートによる説明）図６はヒッ
ト０、ヒット１、ヒットｍの制御フローチャートであ
る。以下、図６の処理Ｓ１〜処理Ｓ８に従って説明す
る。

【００９４】Ｓ１：キャッシュコントローラ２１は、ブ
ロックの状態を検査し処理Ｓ２に移る。

【００９５】Ｓ２：キャッシュコントローラ２１は、ブ
ロックの状態がＩ状態かどうか判断する。この判断でブ
ロックの状態がＩ状態の場合はこの処理を終了し、もし
Ｉ状態でない場合は処理Ｓ３に移る。

【００９６】Ｓ３：キャッシュコントローラ２１は、ブ
ロックの状態がＥまたはＳかどうか判断する。この判断
でブロックの状態がＥまたはＳの場合は処理Ｓ４に移
り、もしＥまたはＳでない場合は処理Ｓ７に移る。

【００９７】Ｓ４：キャッシュコントローラ２１は、Ｌ
ＲＵビットによる順位が閾値ｃよりも上であるかどうか
判断する。この判断で順位が閾値ｃよりも上である場合
は処理Ｓ５に移り、もし上でない場合は処理Ｓ６に移
る。

【００９８】Ｓ５：キャッシュコントローラ２１は、ヒ
ット０をアサートしこの処理を終了する。

【００９９】Ｓ６：キャッシュコントローラ２１は、ヒ
ット１をアサートしこの処理を終了する。

【０１００】Ｓ７：キャッシュコントローラ２１は、ブ
ロックの状態がＭ状態かどうか判断する。この判断でブ
ロックの状態がＭ状態の場合は処理Ｓ８に移り、もしＭ
状態でない場合はこの処理を終了する。

【０１０１】Ｓ８：キャッシュコントローラ２１は、ヒ
ットｍをアサートしこの処理を終了する。

【０１０２】：読み出し動作の説明プロセッサがあるデータを読み出そうとして、キャッシ
ュにミスヒットした場合、キャッシュコントローラ２１
は、以下のように動作する。

【０１０３】１）共有バス３のコマンド線に、メモリ
（主記憶）読み出しリクエストコマンドを発行し、同時
にアドレス線にリクエスト・アドレスを送出する。

【０１０４】２）各キャッシュコントローラは、アドレ
スを見てそれぞれヒット０、ヒット１、ヒットｍをアサ
ートする。

【０１０５】３）送信元（リクエストコマンドを発行し
た側）のキャッシュコントローラは、規定された時間
後、ヒット０、ヒット１、ヒットｍを観測し、その結果
に従って次の動作を行う。

【０１０６】・どれもアサートされなかった場合この場合は、どのキャッシュにもデータは存在しなかっ
たということになるので、メモリコントローラ４からメ
インメモリ５のデータを受け取り、それをキャッシュア
レイ２２のしかるべきセットの空いているブロックに保
存する。この時、空いているブロックが存在しなけれ
ば、ＬＲＵビットで表される順序が一番下位のブロック
を消去（ＥまたはＳ状態の場合）あるいはライトバック
（Ｍ状態の場合）し、新たな保存領域を確保する。

【０１０７】ブロックの状態はＥ状態とする。ＬＲＵビ
ットはこのブロックが先頭になるように書き換える。ま
た、一貫性管理方式選択ビットは無効化方式（初期状
態）とする。

【０１０８】・ヒット０またはヒット１がアサートされ
た場合この場合、いずれかのキャッシュにデータのコピーが存
在し、それがメインメモリ５の内容と一致したものであ
るということを表している。そこでリクエストを発行し
たキャッシュは、コピーを持っている他のキャッシュあ
るいはメモリコントローラ４からデータのコピーを受け
取り、それをキャッシュアレイ２２のしかるべきセット
の空いているブロックに保存する。この時、空いている
ブロックが存在しなければ、ＬＲＵビットで表される順
序が一番下位のブロックを消去（ＥまたはＳ状態の場
合）あるいはライトバック（Ｍ状態の場合）し、新たな
保存領域を確保する。

【０１０９】ブロックの状態はＳ状態とする。ＬＲＵビ
ットはこのブロックが先頭になるように書き換える。ま
た、一貫性管理方式選択ビットは無効化方式（初期状
態）とする。

【０１１０】・ヒットｍがアサートされた場合ＭＥＳＩプロトコルを用いているので、ヒットｍがアサ
ートされた場合には、一つのキャッシュが排他的にデー
タを保持している。また、このデータは、書き換えられ
ており、メインメモリ５のデータとは一致しない。その
ため、リクエストを発行したキャッシュは、この排他的
にデータを保持しているキャッシュから最新のデータを
受け取る。この時、空いているブロックが存在しなけれ
ば、ＬＲＵビットで表される順序が一番下位のブロック
を消去（ＥまたはＳ状態の場合）あるいはライトバック
（Ｍ状態の場合）し、新たな保存領域を確保する。

【０１１１】なお、メモリコントローラ４は、データ線
を流れるデータを同時に観測し、メインメモリ５に最新
のデータを書き戻す（ライトバックも同時に行う）。

【０１１２】ブロックの状態はＳ状態とする。ＬＲＵビ
ットはこのブロックが先頭になるように書き換える。ま
た、一貫性管理方式選択ビットは更新方式（ダーティデ
ータを読み出したため）とする。

【０１１３】以上のようにして、キャッシュコントロー
ラ２１は、データを読み出し、キャッシュブロックの状
態を適切な状態に設定する。この時、データブロックの
状態に応じて、一貫性管理方式を無効化方式か更新方式
に設定する。

【０１１４】（フローチャートによる説明）図７はデー
タ読み出し動作のフローチャートである。以下、図７の
処理Ｓ１１〜処理Ｓ２１に従って説明する。

【０１１５】Ｓ１１：キャッシュコントローラ２１は、
セットに空があるかどうか判断する。この判断でセット
に空がある場合は処理Ｓ１６に移り、もしない場合は処
理Ｓ１２に移る。

【０１１６】Ｓ１２：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックの状
態はＥまたはＳかどうか判断する。この判断でブロック
の状態がＥまたはＳの場合は処理Ｓ１５に移り、もしＥ
またはＳでない場合は処理Ｓ１３に移る。

【０１１７】Ｓ１３：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックの状
態はＭかどうか判断する。この判断でブロックの状態が
Ｍの場合は処理Ｓ１４に移り、もしＭでない場合は処理
Ｓ１６に移る。

【０１１８】Ｓ１４：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックをラ
イトバックし処理Ｓ１６に移る。

【０１１９】Ｓ１５：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックを消
去し処理Ｓ１６に移る。

【０１２０】Ｓ１６：キャッシュコントローラ２１は、
リクエストを発行し、他のキャッシュの状態を調べ処理
Ｓ１７に移る。

【０１２１】Ｓ１７：キャッシュコントローラ２１は、
ヒット０またはヒット１がアサートされたかどうか判断
する。この判断でヒット０またはヒット１がアサートさ
れた場合は処理Ｓ２０に移り、もしヒット０またはヒッ
ト１がアサートされなかった場合は処理Ｓ１８に移る。

【０１２２】Ｓ１８：キャッシュコントローラ２１は、
ヒットｍがアサートされたかどうか判断する。この判断
でヒットｍがアサートされた場合は処理Ｓ１９に移り、
もしヒットｍがアサートされなかった場合は処理Ｓ２１
に移る。

【０１２３】Ｓ１９：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭（最上位）になるように書き換え、また、一
貫性管理方式選択ビットは更新方式としこの処理を終了
する。

【０１２４】Ｓ２０：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭になるように書き換え、また、一貫性管理方
式選択ビットは無効化方式としこの処理を終了する。

【０１２５】Ｓ２１：キャッシュコントローラ２１は、
ブロックの状態はＥ状態とし、ＬＲＵビットはこのブロ
ックが先頭になるように書き換え、また、一貫性管理方
式選択ビットは無効化方式としこの処理を終了する。

【０１２６】：書き込み動作の説明プロセッサがあるデータを書き込みを行おうとした場
合、キャッシュコントローラ２１は、以下のように動作
する。

【０１２７】１）自分のキャッシュアレイ２２の中を検
索し、該当するキャッシュブロックが存在するか、存在
した場合にはその状態および一貫性管理方式選択ビット
がどちらに設定されているかを調べる。

【０１２８】・存在しない、あるいは状態がＩ状態の場
合先ず、読み出し動作を行い（図７参照）、キャッシュア
レイ内に最新のデータのコピーを保存する。その後、も
う一度書込み動作を最初から開始する。

【０１２９】・Ｍ状態あるいはＥ状態の場合データは、このキャッシュが排他的に保持しているの
で、ブロック内のデータをプロセッサの書き込みデータ
によって更新し、状態をＭ状態に変更する。また、ＬＲ
Ｕビットは、このブロックが先頭になるよう書き換え
る。一貫性管理方式選択ビットは、変更せず、以前の値
を保存する。

【０１３０】・Ｓ状態で一貫性管理方式選択ビットが無
効化方式の場合データを他のキャッシュと共有しているので、先ず他の
キャッシュのデータを無効化する。無効化のために、共
有バス３を用いて無効化コマンドを発行する。各キャッ
シュは、無効化コマンドを受け取ると、自分のキャッシ
ュアレイを検査し、同じアドレスのブロックが存在すれ
ば、状態をＩ状態へと変更する。

【０１３１】無効化が完了した後、ブロック内のデータ
をプロセッサの書き込みデータによって更新し、状態を
Ｍ状態に変更する。ＬＲＵビットは、このブロックが先
頭（最上位）になるように書き換え、一貫性管理方式選
択ビットは、無効化方式のままとする。

【０１３２】・Ｓ状態で一貫性管理方式選択ビットが更
新方式の場合他のキャッシュとデータを共有している可能性があるの
で、共有バス３を用いて更新コマンドを発行する。キャ
ッシュコントローラ２１は、その更新コマンドに対する
ヒット０、ヒット１、ヒットｍ線を観測し、その結果に
応じて、次の動作を行う。

【０１３３】ａ、全てノーヒットあるいはヒット１であ
った場合更新データは、共有バス３に流さず、更新コマンドを無
効化コマンドとして用いる（各キャッシュコントローラ
も同時にヒット０、ヒット１、ヒットｍを観測してお
り、全てノーヒットあるいはヒット１であることを認識
できるので、受け取り側でも同時に判断する）。

【０１３４】無効化が完了した後、ブロック内のデータ
をプロセッサの書き込みデータによって更新し、状態を
Ｍ状態に変更する。ＬＲＵビットは、このブロックが先
頭になるように書き換える。また、一貫性管理方式選択
ビットは、無効化方式に変更する。

【０１３５】ｂ、ヒット０のキャッシュが存在した場合続けて、更新データをデータ線に流し、共有している各
キャッシュ（ヒット０、ヒット１共）で一致したデータ
を保持できるようにする。また、メモリコントローラ４
もこのデータを同様に受け取り、メインメモリ５の内容
も一致させる。更新データを受け取ったキャッシュで
は、ブロック内のデータのみを更新し、状態ビットやＬ
ＲＵビットなどは更新しない。

【０１３６】更新データを流し終えると、ブロック内の
データをプロセッサの書き込みデータによって更新す
る。状態はＳ状態のままとする。ＬＲＵビットは、この
ブロックが先頭になるように書き換える。また、一貫性
管理方式選択ビットは、更新方式のままにする。

【０１３７】なお、更新データをデータ線で観測した時
点で、ヒット１をアサートしたキャッシュは、無効化す
るという方式にすることも可能である。これは他のキャ
ッシュの状態を見なくて良いため制御が簡単になる。

【０１３８】（フローチャートによる説明）図８はデー
タ書き込み動作のフローチャートである。以下、図８の
処理Ｓ３１〜処理Ｓ４３に従って説明する。

【０１３９】Ｓ３１：キャッシュコントローラ２１は、
該当するブロックが、すでにキャッシュ内に存在するか
どうか判断する。この判断で該当するブロックがキャッ
シュ内に存在する場合は処理Ｓ３２に移り、存在しない
場合は処理Ｓ３３に移る。

【０１４０】Ｓ３２：キャッシュコントローラ２１は、
ブロックの状態はＥまたはＭかどうか判断する。この判
断でブロックの状態がＥまたはＭの場合は処理Ｓ４１に
移り、もしＥまたはＭでない場合は処理Ｓ３４に移る。

【０１４１】Ｓ３３：キャッシュコントローラ２１は、
読み出し動作を行い、キャッシュアレイ内に最新のデー
タのコピーを保存し処理Ｓ３２に移る（なお処理Ｓ３１
に戻るようにしても良い）。

【０１４２】Ｓ３４：キャッシュコントローラ２１は、
ブロックの状態はＳかどうか判断する。この判断でブロ
ックの状態がＳの場合は処理Ｓ３５に移り、もしＳでな
い場合は処理Ｓ３３に戻る。

【０１４３】Ｓ３５：キャッシュコントローラ２１は、
一貫性管理方式選択ビットは無効化方式かどうか判断す
る。この判断で無効化方式の場合は処理Ｓ４２に移り、
もし無効化方式でない場合は処理Ｓ３６に移る。

【０１４４】Ｓ３６：キャッシュコントローラ２１は、
他のキャッシュの状態を調べ処理Ｓ３７に移る。

【０１４５】Ｓ３７：キャッシュコントローラ２１は、
ヒット０がアサートされたかどうか判断する。この判断
でヒット０がアサートされた場合は処理Ｓ３８に移り、
もしヒット０がアサートされなかった場合は処理Ｓ４２
に移る。

【０１４６】Ｓ３８：キャッシュコントローラ２１は、
更新データを共有バス３に流し、他のキャッシュも更新
し処理Ｓ３９に移る。

【０１４７】Ｓ３９：キャッシュコントローラ２１は、
ブロック内のデータを更新し処理Ｓ４０に移る。

【０１４８】Ｓ４０：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭（最上位）になるように書き換え、また、一
貫性管理方式選択ビットは更新方式としこの処理を終了
する。

【０１４９】Ｓ４１：ブロック内のデータを更新し処理
Ｓ４３に移る。

【０１５０】Ｓ４２：キャッシュコントローラ２１は、
他のキャッシュのデータを無効化し処理Ｓ４１に移る。

【０１５１】Ｓ４３：キャッシュコントローラ２１は、
ブロックの状態はＭ状態とし、ＬＲＵビットはこのブロ
ックが最上位になるように書き換え、また、一貫性管理
方式選択ビットは無効化方式としこの処理を終了する。

【０１５２】（３）：具体例による説明２本具体例も、前記具体例と同様に図２の構成の並列計算
機として説明する。

【０１５３】：キャッシュアレイの説明図９はキャッシュアレイの説明図である。図９におい
て、キャッシュアレイには、複数のセットが設けられて
おり、各セットにはインデックスとＬＲＵビットが設け
てある。また、各セットは同一インデックスを持つブロ
ックの集まり（ここでは４つのブロック）で構成されて
いる。各ブロックには、キー、ブロックデータ、状態ビ
ット、一貫性管理方式選択ビット、ダーティ（dirty ）
転送ビットが設けてある。

【０１５４】本具体例は、図４のものに比べて、ブロッ
クにダーティ転送が行われたことを表すダーティ転送ビ
ットが付加されたものである。

【０１５５】ダーティ転送ビットは、Ｍ状態のブロック
が他のキャッシュによって読み出された場合、転送先の
キャッシュアレイで保存される時に設定されるビットで
ある。これに伴って、共有バス３には、ダーティ転送通
知線が付加される。

【０１５６】：共有バスの説明図１０は共有バスの構成の説明図である。図１０におい
て、共有バス３には、アービトレーション線、コマンド
線、アドレス線、データ線、その他の制御情報線の他
に、キャッシュの状態検査を行った結果を通知するヒッ
ト０（hit0）線、ヒット１（hit1）線、ヒット２（hit
2）線、ヒットｍ(hitm)線、ダーティ（dirty ）転送通
知線が設けてある。

【０１５７】ダーティ転送ビットは、Ｍ状態のブロック
が他のキャッシュによって読み出された場合、転送先の
キャッシュアレイで保存される時に設定されるビットで
ある。これに伴って、共有バス３には、ダーティ転送通
知線が付加され、データ転送時にそのブロックのダーテ
ィ転送ビットの状態を同時に通知することができるよう
になっている。また、共有バス３には、図５（ｂ）のバ
スに比べて、前記ダーティ転送通知線の他に、さらにヒ
ット２線が付加されている。

【０１５８】：ヒット０、ヒット１、ヒット２、ヒッ
トｍの制御の説明ヒット０線、ヒット１線、ヒット２線、ヒットｍ線は、
以下の条件に従ってアサートされる。

【０１５９】共有バス３に何らかのリクエストが発行さ
れると、各キャッシュコントローラ２１は、必ず自分の
キャッシュアレイ２２の状態検査を行い、その結果をヒ
ット０線、ヒット１線、ヒット２線、ヒットｍ線を通じ
て全キャッシュに通知する。この方法は、以下のように
なる。

【０１６０】先ず、コマンドと同時にリクエスト・アド
レスが共有バス３に流れてくるので、キャッシュコント
ローラ２１はこのリクエスト・アドレスを元にインデッ
クス、キーを計算する。このインデックスにより、キャ
ッシュアレイ２２の中の一つのセットが選択され、セッ
ト内の各ブロックのキーが検査される。これらのキーの
内、リクエスト・アドレスから作られたキーと一致する
ものがあれば、そのブロックの状態を調べると同時に、
このブロックがセットの中でどういう順位にあるかをＬ
ＲＵビットを元に調べる。

【０１６１】これらの情報によって、各キャッシュコン
トローラ２１は、規定された時間後に、ヒット０線、ヒ
ット１線、ヒット２線、ヒットｍ線を次のようにアサー
トする。

【０１６２】・状態がＩの場合どれもアサートしない。

【０１６３】・状態がＥまたはＳの場合ＬＲＵビットによる順位が最上位である場合、ヒット０
をアサートする。同様にＬＲＵビットによる順位が２番
目である場合はヒット１を、３番目、４番目である場合
はヒット２をアサートする。

【０１６４】いずれの場合もヒットｍはアサートしな
い。

【０１６５】・状態がＭの場合ヒットｍをアサートする。

【０１６６】（フローチャートによる説明）図１１はヒ
ット０、ヒット１、ヒット２、ヒットｍの制御フローチ
ャートである。以下、図１１の処理Ｓ５１〜処理Ｓ６０
に従って説明する。

【０１６７】Ｓ５１：キャッシュコントローラ２１は、
ブロックの状態を検査し処理Ｓ５２に移る。

【０１６８】Ｓ５２：キャッシュコントローラ２１は、
ブロックの状態がＩ状態かどうか判断する。この判断で
ブロックの状態がＩ状態の場合はこの処理を終了し、も
しＩ状態でない場合は処理Ｓ５３に移る。

【０１６９】Ｓ５３：キャッシュコントローラ２１は、
ブロックの状態がＥまたはＳかどうか判断する。この判
断でブロックの状態がＥまたはＳの場合は処理Ｓ５４に
移り、もしＥまたはＳでない場合は処理Ｓ５５に移る。

【０１７０】Ｓ５４：キャッシュコントローラ２１は、
ＬＲＵビットによる順位が最上位であるかどうか判断す
る。この判断で順位が最上位である場合は処理Ｓ５８に
移り、もし最上位でない場合は処理Ｓ５６に移る。

【０１７１】Ｓ５５：キャッシュコントローラ２１は、
ブロックの状態がＭ状態かどうか判断する。この判断で
ブロックの状態がＭ状態の場合は処理Ｓ５７に移り、も
しＭ状態でない場合はこの処理を終了する。

【０１７２】Ｓ５６：キャッシュコントローラ２１は、
ＬＲＵビットによる順位が２番目であるかどうか判断す
る。この判断で順位が２番目である場合は処理Ｓ５９に
移り、もし２番目でない場合は処理Ｓ６０に移る。

【０１７３】Ｓ５７：キャッシュコントローラ２１は、
ヒットｍをアサートしこの処理を終了する。

【０１７４】Ｓ５８：キャッシュコントローラ２１は、
ヒット０をアサートしこの処理を終了する。

【０１７５】Ｓ５９：キャッシュコントローラ２１は、
ヒット１をアサートしこの処理を終了する。

【０１７６】Ｓ６０：キャッシュコントローラ２１は、
ヒット２をアサートしこの処理を終了する。

【０１７７】：読み出し動作の説明プロセッサがあるデータを読み出そうとして、キャッシ
ュにミスヒットした場合、キャッシュコントローラ２１
は、以下のように動作する（ヒットした場合は、キャッ
シュアレイ２２からデータを返す）。

【０１７８】１）共有バス３のコマンド線に、メモリ
（主記憶）読み出しリクエストコマンドを発行し、同時
にアドレス線にリクエスト・アドレスを送出する。

【０１７９】２）各キャッシュコントローラは、アドレ
スを見てそれぞれヒット０、ヒット１、ヒット２、ヒッ
トｍをアサートする。

【０１８０】３）送信元のキャッシュコントローラは、
規定された時間後、ヒット０、ヒット１、ヒット２、ヒ
ットｍを観測し、その結果に従って次の動作を行う。

【０１８１】・どれもアサートされなかった場合この場合は、どのキャッシュにもデータは存在しなかっ
たということになるので、メモリコントローラ４からメ
インメモリ５のデータを受け取り、それをキャッシュア
レイ２２のしかるべきセットの空いているブロックに保
存する。この時、空いているブロックが存在しなけれ
ば、ＬＲＵビットで表される順序が一番下位のブロック
を消去（ＥまたはＳ状態の場合）あるいはライトバック
（Ｍ状態の場合）し、新たな保存領域を確保する。

【０１８２】ブロックの状態はＥ状態とする。ＬＲＵビ
ットはこのブロックが先頭になるように書き換える。ま
た、一貫性管理方式選択ビットは無効化方式（初期状
態）とし、ダーティ転送ビットはクリアされる。

【０１８３】・ヒット０、ヒット１、ヒット２のいずれ
かがアサートされた場合この場合、いずれかのキャッシュにデータのコピーが存
在し、それがメインメモリ５の内容と一致したものであ
るということを表している。そこでリクエストを発行し
たキャッシュは、コピーを持っている他のキャッシュあ
るいはメモリコントローラ４からデータのコピーを受け
取り、それをキャッシュアレイ２２のしかるべきセット
の空いているブロックに保存する。この時、空いている
ブロックが存在しなければ、ＬＲＵビットで表される順
序が一番下位のブロックを消去（ＥまたはＳ状態の場
合）あるいはライトバック（Ｍ状態の場合）し、新たな
保存領域を確保する。

【０１８４】ブロックの状態はＳ状態とする。ＬＲＵビ
ットはこのブロックが先頭になるように書き換える。ま
た、一貫性管理方式選択ビットは無効化方式（初期状
態）とし、ダーティ転送ビットはクリアされる。

【０１８５】・ヒットｍがアサートされた場合ＭＥＳＩプロトコルを用いているので、ヒットｍがアサ
ートされた場合には、一つのキャッシュが排他的にデー
タを保持している。また、このデータは、書き換えられ
ており、メインメモリ５のデータとは一致しない。その
ため、リクエストを発行したキャッシュは、この排他的
にデータを保持しているキャッシュから最新のデータを
受け取る。この時、同時に送信元のダーティ転送ビット
の状態も受け取る。また、受け取ったデータブロックの
ダーティ転送ビットをセットする。この時、空いている
ブロックが存在しなければ、ＬＲＵビットで表される順
序が一番下位のブロックを消去（ＥまたはＳ状態の場
合）あるいはライトバック（Ｍ状態の場合）し、新たな
保存領域を確保する。

【０１８６】なお、メモリコントローラ４は、データ線
を流れるデータを同時に観測し、メインメモリ５に最新
のデータを書き戻す。

【０１８７】ブロックの状態はＳ状態とする。ＬＲＵビ
ットはこのブロックが先頭になるように書き換える。ま
た、一貫性管理方式選択ビットは、送信元のダーティ転
送ビットの状態がセットされていれば更新方式（２回以
上のダーティ転送が行われた）とし、セットされていな
ければ無効化方式とする。

【０１８８】以上のようにして、キャッシュコントロー
ラ２１は、データを読み出し、キャッシュブロックの状
態を適切な状態に設定する。この時、データブロックの
状態に応じて、一貫性管理方式を無効化方式か更新方式
に設定する。

【０１８９】（フローチャートによる説明）図１２はデ
ータ読み出し動作のフローチャートである。以下、キャ
ッシュがミスヒットした時の読み出し動作を図１２の処
理Ｓ６１〜処理Ｓ７３に従って説明する。

【０１９０】Ｓ６１：キャッシュコントローラ２１は、
セットに空があるかどうか判断する。この判断でセット
に空がある場合は処理Ｓ６６に移り、もしない場合は処
理Ｓ６２に移る。

【０１９１】Ｓ６２：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックの状
態はＥまたはＳかどうか判断する。この判断でブロック
の状態がＥまたはＳの場合は処理Ｓ６５に移り、もしＥ
またはＳでない場合は処理Ｓ６３に移る。

【０１９２】Ｓ６３：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックの状
態はＭかどうか判断する。この判断でブロックの状態が
Ｍの場合は処理Ｓ６４に移り、もしＭでない場合は処理
Ｓ６６に移る。

【０１９３】Ｓ６４：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックをラ
イトバックし処理Ｓ６６に移る。

【０１９４】Ｓ６５：キャッシュコントローラ２１は、
ＬＲＵビットで表される順序が一番下位のブロックを消
去し処理Ｓ６６に移る。

【０１９５】Ｓ６６：キャッシュコントローラ２１は、
リクエストを発行し、他のキャッシュの状態を調べ処理
Ｓ６７に移る。

【０１９６】Ｓ６７：キャッシュコントローラ２１は、
ヒット０、ヒット１、ヒット２のいずれかがアサートさ
れたかどうか判断する。この判断でヒット０、ヒット
１、ヒット２のいずれかがアサートされた場合は処理Ｓ
７３に移り、もしいずれもアサートされなかった場合は
処理Ｓ６８に移る。

【０１９７】Ｓ６８：キャッシュコントローラ２１は、
ヒットｍがアサートされたかどうか判断する。この判断
でヒットｍがアサートされた場合は処理Ｓ６９に移り、
もしヒットｍがアサートされなかった場合は処理Ｓ７０
に移る。

【０１９８】Ｓ６９：キャッシュコントローラ２１は、
ダーティ転送ビットはセットされているかどうか判断す
る。この判断でダーティ転送ビットはセットされている
場合は処理Ｓ７１に移り、もしセットされていない場合
は処理Ｓ７２に移る。

【０１９９】Ｓ７０：キャッシュコントローラ２１は、
ブロックの状態はＥ状態とし、ＬＲＵビットはこのブロ
ックが先頭（最上位）になるように書き換え、また、一
貫性管理方式選択ビットは無効化方式とし、ダーティ転
送ビットはクリアしこの処理を終了する。

【０２００】Ｓ７１：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭になるように書き換え、また、一貫性管理方
式選択ビットは更新方式とし、ダーティ転送ビットはセ
ットとしこの処理を終了する。

【０２０１】Ｓ７２：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭になるように書き換え、また、一貫性管理方
式選択ビットは無効化方式とし、ダーティ転送ビットは
セットとしこの処理を終了する。

【０２０２】Ｓ７３：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭になるように書き換え、また、一貫性管理方
式選択ビットは無効化方式とし、ダーティ転送ビットは
クリアしこの処理を終了する。

【０２０３】：書き込み動作の説明プロセッサがあるデータに対し書き込みを行おうとした
場合、キャッシュコントローラ２１は、以下のように動
作する。

【０２０４】１）自分のキャッシュアレイ２２の中を検
索し、該当するキャッシュブロックが存在するか、存在
した場合にはその状態および一貫性管理方式選択ビット
がどちらに設定されているかを調べる。

【０２０５】・存在しない、あるいは状態がＩ状態の場
合先ず、読み出し動作を行い（図１２参照）、キャッシュ
アレイ内に最新のデータのコピーを保存する。その後、
もう一度書き込み動作を最初から開始する。

【０２０６】・Ｍ状態あるいはＥ状態の場合データは、このキャッシュが排他的に保持しているの
で、ブロック内のデータをプロセッサの書き込みデータ
によって更新し、状態をＭ状態に変更する。また、ＬＲ
Ｕビットは、このブロックが先頭になるよう書き換え
る。一貫性管理方式選択ビット、ダーティ転送ビットは
変更せず、以前の値を保存する。

【０２０７】・Ｓ状態で一貫性管理方式選択ビットが無
効化方式の場合データを他のキャッシュと共有しているので、先ず他の
キャッシュのデータを無効化する。無効化のために、共
有バス３を用いて無効化コマンドを発行する。各キャッ
シュは、無効化コマンドを受け取ると、自分のキャッシ
ュアレイを検査し、同じアドレスのブロックが存在すれ
ば、状態をＩ状態へと変更する。

【０２０８】無効化が完了した後、ブロック内のデータ
をプロセッサの書き込みデータによって更新し、状態を
Ｍ状態に変更する。ＬＲＵビットは、このブロックが先
頭（最上位）になるように書き換えられる。一貫性管理
方式選択ビット、ダーティ転送ビットは変更せず、以前
の値を保存する。

【０２０９】・Ｓ状態で一貫性管理方式選択ビットが更
新方式の場合他のキャッシュとデータを共有している可能性があるの
で、共有バス３を用いて更新コマンドを発行する。キャ
ッシュコントローラ２１は、その更新コマンドに対する
ヒット０、ヒット１、ヒット２、ヒットｍ線を観測し、
その結果に応じて、次の動作を行う。

【０２１０】ａ、全てノーヒットあるいはヒット１ある
いはヒット２であった場合更新データは、共有バス３に流さず、更新コマンドを無
効化コマンドとして用いる（各キャッシュコントローラ
も同時にヒット０、ヒット１、ヒット２、ヒットｍを観
測しており、全てノーヒットあるいはヒット１あるいは
ヒット２であることを認識できるので、受け取り側でも
同時に判断する）。

【０２１１】無効化が完了した後、ブロック内のデータ
をプロセッサの書き込みデータによって更新し、状態を
Ｍ状態に変更する。ＬＲＵビットはこのブロックが先頭
になるように書き換える。また、一貫性管理方式選択ビ
ットは無効化方式に変更する。ダーティ転送ビットは以
前の値を保存する。

【０２１２】ｂ、ヒット０のキャッシュが存在した場合続けて、更新データをデータ線に流し、共有している各
キャッシュのうち、ヒット０、ヒット１をアサートした
キャッシュは、一致したデータを保持できるようにデー
タを更新する。ヒット２をアサートしたキャッシュは、
データを無効化する。また、メモリコントローラ４も、
このデータを同様に受け取り、メインメモリの内容も一
致させる。更新データを受け取ったキャッシュでは、ブ
ロック内のデータのみを更新し、状態ビットやＬＲＵビ
ットなどは更新しない。

【０２１３】更新データを流し終えると、ブロック内の
データをプロセッサの書き込みデータによって更新す
る。状態はＳ状態のままとする。ＬＲＵビットは、この
ブロックが先頭になるように書き換える。また、一貫性
管理方式選択ビットは更新方式のままであり、ダーティ
転送ビットは以前の値を保持する。

【０２１４】（フローチャートによる説明）図１３はデ
ータ書き込み動作のフローチャートである。以下、図１
３の処理Ｓ８１〜処理Ｓ９３に従って説明する。

【０２１５】Ｓ８１：キャッシュコントローラ２１は、
該当するブロックが、すでにキャッシュ内に存在するか
どうか判断する。この判断で該当するブロックがキャッ
シュ内に存在する場合は処理Ｓ８２に移り、存在しない
場合は処理Ｓ８３に移る。

【０２１６】Ｓ８２：キャッシュコントローラ２１は、
ブロックの状態はＥまたはＭかどうか判断する。この判
断でブロックの状態がＥまたはＭの場合は処理Ｓ９１に
移り、もしＥまたはＭでない場合は処理Ｓ８４に移る。

【０２１７】Ｓ８３：キャッシュコントローラ２１は、
読み出し動作を行い、キャッシュアレイ内に最新のデー
タのコピーを保存し処理Ｓ８２に移る（なお処理Ｓ８１
に戻るようにしても良い）。

【０２１８】Ｓ８４：キャッシュコントローラ２１は、
ブロックの状態はＳかどうか判断する。この判断でブロ
ックの状態がＳの場合は処理Ｓ８５に移り、もしＳでな
い場合は処理Ｓ８３に戻る。

【０２１９】Ｓ８５：キャッシュコントローラ２１は、
一貫性管理方式選択ビットは無効化方式かどうか判断す
る。この判断で無効化方式の場合は処理Ｓ９２に移り、
もし無効化方式でない場合は処理Ｓ８６に移る。

【０２２０】Ｓ８６：キャッシュコントローラ２１は、
他のキャッシュの状態を調べ処理Ｓ８７に移る。

【０２２１】Ｓ８７：キャッシュコントローラ２１は、
ヒット０がアサートされたかどうか判断する。この判断
でヒット０がアサートされた場合は処理Ｓ８８に移り、
もしヒット０がアサートされなかった場合は処理Ｓ９２
に移る。

【０２２２】Ｓ８８：キャッシュコントローラ２１は、
更新データを共有バス３に流し、ヒット０、ヒット１の
キャッシュを更新し（ヒット２のキャッシュは無効化す
る）処理Ｓ８９に移る。

【０２２３】Ｓ８９：キャッシュコントローラ２１は、
ブロック内のデータを更新し処理Ｓ９０に移る。

【０２２４】Ｓ９０：キャッシュコントローラ２１は、
ブロックの状態はＳ状態とし、ＬＲＵビットはこのブロ
ックが先頭（最上位）になるように書き換え、また、一
貫性管理方式選択ビットは更新方式とし、ダーティ転送
ビットは変更せず以前の値を保存しこの処理を終了す
る。

【０２２５】Ｓ９１：ブロック内のデータを更新し処理
Ｓ９３に移る。

【０２２６】Ｓ９２：キャッシュコントローラ２１は、
他のキャッシュのデータを無効化し処理Ｓ９１に移る。

【０２２７】Ｓ９３：キャッシュコントローラ２１は、
ブロックの状態はＭ状態とし、ＬＲＵビットはこのブロ
ックが最上位になるように書き換え、また、一貫性管理
方式選択ビットは無効化方式とし、ダーティ転送ビット
は以前の値を保存しこの処理を終了する。

【０２２８】（４）：本発明は次のようにしても実施可
能である。

【０２２９】：無効化方式／更新方式の選択をデータ
受け取り時に行う手法プロセッサとキャッシュが組になったもの、およびメイ
ンメモリとメモリコントローラが相互結合網を介して接
続された構成をとる共有メモリ型並列計算機を考える。
この並列計算機において、各キャッシュに、書き込み時
の一貫性管理方式を、キャッシュライン（データブロッ
ク）毎に無効化方式と更新方式とで切り替えることので
きる構造を備える。プロセッサからのデータ書き込み時
に無効化方式と更新方式のどちらを使うかという情報
（例えばダーティ転送が行われた、あるいはキャッシュ
間を渡り歩いた回数等）を、メモリコントローラあるい
は他のキャッシュからのデータ転送時に同時に受け取る
方式を用いたキャッシュメモリ装置とする。

【０２３０】：ダーティブロックに対するリードを行
うと更新方式に切り替えるもの前記のキャッシュで、自分がダーティ状態で保持して
いるデータに対して、他のキャッシュが読み出し要求を
発生した時、データ転送時に、そのデータブロックに対
する書き込みの一貫性管理方式として更新方式を用いる
ことを指示し、それ以外の場合は無効化方式を用いるこ
とを指示するキャッシュメモリ装置およびメモリコント
ローラとする。

【０２３１】：ダーティブロックに対するリードを２
回続けて行うと更新方式に切り替えるもの前記のキャッシュに加えて、各データブロックに対し
てダーティ状態で転送が行われたことを示すフラグを用
意する。あるキャッシュがダーティ状態で保持している
データに対し、他のキャッシュが読み出し要求を発生し
た場合、データ転送後、読み出し要求を発生したキャッ
シュにデータが格納されるのと同時に、このフラグもセ
ットされる。このフラグがセットされている状態で、か
つダーティ状態となっているデータブロックに対して、
他のキャッシュから読み出し要求が発生した場合、デー
タ転送時にそのデータブロックに対する書き込みの一貫
性管理方式として更新方式を用いることを指示し、それ
以外の場合は無効化方式を用いることを指示するキャッ
シュメモリ装置およびメモリコントローラとする。

【０２３２】：ダーティブロックに対するリードをｎ
回続けて行うと更新方式に切り替えるもの前記のキャッシュに加えて、各データブロックに対し
て、ダーティ状態で転送が行われた回数を示すカウンタ
を用意する。あるキャッシュがダーティ状態で保持して
いるデータに対し、他のキャッシュが読み出し要求を発
生した場合、データ転送後、読み出し要求を発生したキ
ャッシュにデータが格納されるのと同時に、このカウン
タが＋１される。このカウンタがある閾値以上で、かつ
ダーティ状態となっているデータブロックに対して、他
のキャッシュから読み出し要求が発生した場合、データ
転送時にそのデータブロックに対する書き込みの一貫性
管理方式として更新方式を用いることを指示し、それ以
外の場合は無効化方式を用いることを指示するキャッシ
ュメモリ装置およびメモリコントローラとする。

【０２３３】：更新方式時にスヌープして動作を切り
替えるキャッシュ各キャッシュに書き込み時の一貫性管理方式を、キャッ
シュライン毎に無効化方式と更新方式とで切り替えるこ
とのできる構造を備える。キャッシュに対して書き込み
が発生し、それが更新方式で一貫性管理を行うものであ
った場合、実際に更新動作を行う前に、各キャッシュの
状態を検査し、その検査結果に応じてそのまま更新方式
を用いるか、無効化方式に切り替えるかを決定するキャ
ッシュメモリ装置とする。

【０２３４】：ヒットにレベルを付けたキャッシュキャッシュの状態通知を行う時に、ヒット／ノーヒッ
ト、clean （クリーン；メインメモリと一致、Ｅ又はＳ
状態）／modified（メインメモリと一致しない、Ｍ状
態）のみの情報でなく、ヒットにレベル（例えば、リフ
ァレンスカウンタ値、ＬＲＵの順位等）を付けて通知
し、ヒットレベルの小さいものしかない場合は、要求元
は共有状態ではなく排他的保持状態でデータを保持する
ことができるようにしたキャッシュメモリ装置とする。

【０２３５】：ヒットレベルとしてＬＲＵの順位を用
いるキャッシュ前記のキャッシュで、キャッシュメモリがセットアソ
シアティブでデータを保持しているとする。前記のヒ
ットレベルとして、同一セット内のＬＲＵ順位の何番目
に位置するか（あるいは、ある閾値を用いて、その閾値
より上か下か）を用いるキャッシュメモリ装置とする。

【０２３６】：更新方式時にスヌープし、ヒットレベ
ルに応じて無効化方式に切り替えるキャッシュ前記のキャッシュにおいて、更新方式か無効化方式か
を決定する基準として、前記あるいはのヒットレベ
ルを用いる。更新動作を行う前に各キャッシュの状態を
検査し、ヒットレベルがある閾値以上のものがいれば更
新動作を行い全てが閾値より小さければ無効化動作を行
うキャッシュメモリ装置とする。

【０２３７】なお、閾値より上のヒットレベルを持つキ
ャッシュが存在し更新動作が行われた場合、閾値より小
さいヒットレベルを持つキャッシュは閾値以上のヒット
レベルを持つキャッシュと同様に更新動作を行ってもよ
いし、また、閾値より上のヒットレベルを持つキャッシ
ュと違って無効化動作を行ってもよい。あるいは、さら
に別の閾値を導入し、更新動作を行うキャッシュが存在
する場合には更新するキャッシュと、更新動作を行うキ
ャッシュが存在しても無効化動作を行うキャッシュに分
けてもよい。

【０２３８】：無効化方式／更新方式を動的に切り替
えるキャッシュ前記あるいはあるいはあるいはと、前記ある
いはの方式を組み合わせて、一つのシステムで無効化
方式と更新方式の両方を、データによって動的に使い分
けることのできるキャッシュメモリ装置とする。

【０２３９】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。

【０２４０】（１）キャッシュコントローラが、一度に
転送するデータ単位毎に無効化方式と更新方式の一貫性
管理方式を切り替えることのできる構成とし、キャッシ
ュコントローラで、プロセッサからのデータ書き込み時
に、一貫性管理方式の切り替え情報をデータ転送時に同
時に受け取るため、他のキャッシュの履歴も受け取るこ
とができて、無効化方式あるいは更新方式を適切に選択
することができる。

【０２４１】（２）：プロセッサによって書き込みが行
われ主記憶装置のデータとは一致しないダーティ状態で
保持するデータに対して、他のキャッシュから読み出し
要求が発生した時、そのデータに対する書き込みの前記
一貫性管理方式として更新方式を指示するため、ダーテ
ィ状態で転送されるデータはアクセス頻度の高いデータ
として、適切な一貫性管理を行うことができる。

【０２４２】（３）：データ単位毎に、ダーティ状態で
保持するデータに対する転送が行われた回数を示す回数
情報を設け、この回数情報が２回以上の決められた回数
の時、そのデータに対する書き込みの一貫性管理方式と
して更新方式を指示するため、アクセス頻度の高いデー
タを正確に発見でき、適切な一貫性管理を行うことがで
きる。

【０２４３】（４）：キャッシュコントローラが、一度
に転送するデータ単位毎に無効化方式と更新方式の一貫
性管理方式を切り替えることのできる構成とし、キャッ
シュコントローラで、プロセッサからのデータ書き込み
発生時に、そのデータが更新方式で一貫性管理を行うも
のであった場合、実際に更新動作を行う前に、各キャッ
シュの状態を検査し、そのまま更新方式を用いるか、無
効化方式に切り替えるかを決定するため、不必要な更新
動作を避けることができる。

【０２４４】（５）：各キャッシュの状態の検査時に、
各キャッシュ状態の通知を受ける際、データの使用状況
により決まるヒットレベルの通知を受け、キャッシュコ
ントローラで、ヒットレベルに応じて、そのまま更新方
式を用いるか、無効化方式に切り替えるかを決定するた
め、より正確にアクセス頻度の高いデータのみに更新動
作を行うことができる。

【０２４５】（６）：ヒットレベルとして、セットアソ
シアティブキャッシュの場合の最近にアクセスされたデ
ータを上位とするＬＲＵの順位を用いるため、キャッシ
ュデータの追い出し順序を決定するために装備されたＬ
ＲＵの順位を用いて、付加的なハードウェアが不要にな
る。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態における共有バスを用いた共有メモ
リ型並列計算機の説明図である。

【図３】実施の形態におけるキャッシュの内部構造の説
明図である。

【図４】実施の形態におけるキャッシュアレイの説明図
である。

【図５】実施の形態におけるブロックのアドレスと共有
バスの説明図である。

【図６】実施の形態におけるヒット０、ヒット１、ヒッ
トｍの制御フローチャートである。

【図７】実施の形態におけるデータ読み出し動作のフロ
ーチャートである。

【図８】実施の形態におけるデータ書き込み動作のフロ
ーチャートである。

【図９】実施の形態におけるキャッシュアレイの説明図
である。

【図１０】実施の形態における共有バスの構成の説明図
である。

【図１１】実施の形態におけるヒット０、ヒット１、ヒ
ット２、ヒットｍの制御フローチャートである。

【図１２】実施の形態におけるデータ読み出し動作のフ
ローチャートである。

【図１３】実施の形態におけるデータ書き込み動作のフ
ローチャートである。

【図１４】従来の共有バス型共有メモリ並列計算機の説
明図である。

【図１５】従来のキャッシュのコヒーレンス管理の説明
図である。

【図１６】従来の無効化方式の説明図である。

【図１７】従来の更新方式の説明図である。

【図１８】従来の並列計算機におけるfalse sharing の
説明図である。

【符号の説明】

１プロセッサ２キャッシュ５ａ主記憶装置２１キャッシュコントローラ

Claims

【特許請求の範囲】

【請求項１】プロセッサとキャッシュが組となったもの
の複数組と主記憶装置とが相互結合網を介して接続され
た構成をとる並列計算機において、前記キャッシュにキャッシュコントローラを備え、該キャッシュコントローラが、一度に転送するデータ単
位毎に無効化方式と更新方式の一貫性管理方式を切り替
えることのできる構成とし、前記キャッシュコントローラは、プロセッサからのデー
タ書き込み時に、前記一貫性管理方式の切り替え情報を
データ転送時に同時に受け取ることを特徴としたキャッ
シュメモリ装置。
【請求項２】前記プロセッサによって書き込みが行われ
主記憶装置のデータとは一致しないダーティ状態で保持
するデータに対して、他のキャッシュから読み出し要求
が発生した時、そのデータに対する書き込みの前記一貫
性管理方式として更新方式を指示することを特徴とした
請求項１記載のキャッシュメモリ装置。
【請求項３】前記データ単位毎に、前記ダーティ状態で
保持するデータに対する転送が行われた回数を示す回数
情報を設け、この回数情報が２回以上の決められた回数
の時、そのデータに対する書き込みの前記一貫性管理方
式として更新方式を指示することを特徴とした請求項２
記載のキャッシュメモリ装置。
【請求項４】プロセッサとキャッシュが組となったもの
の複数組と主記憶装置とが相互結合網を介して接続され
た構成をとる並列計算機において、前記キャッシュにキャッシュコントローラを備え、該キャッシュコントローラが、一度に転送するデータ単
位毎に無効化方式と更新方式の一貫性管理方式を切り替
えることのできる構成とし、前記キャッシュコントローラは、プロセッサからのデー
タ書き込み発生時に、そのデータが更新方式で一貫性管
理を行うものであった場合、実際に更新動作を行う前
に、各キャッシュの状態を検査し、そのまま更新方式を
用いるか、無効化方式に切り替えるかを決定することを
特徴としたキャッシュメモリ装置。
【請求項５】前記各キャッシュの状態の検査時に、前記
各キャッシュ状態の通知を受ける際、前記データの使用
状況により決まるヒットレベルの通知を受け、前記キャッシュコントローラは、前記ヒットレベルに応
じて、そのまま更新方式を用いるか、無効化方式に切り
替えるかを決定することを特徴とした請求項４記載のキ
ャッシュメモリ装置。
【請求項６】前記ヒットレベルとして、セットアソシア
ティブキャッシュの場合の最近にアクセスされたデータ
を上位とするＬＲＵの順位を用いることを特徴とした請
求項５記載のキャッシュメモリ装置。