JP2001034228A - Plasma display device and its driving method - Google Patents

Plasma display device and its driving method

Info

Publication number
JP2001034228A
JP2001034228A JP20593399A JP20593399A JP2001034228A JP 2001034228 A JP2001034228 A JP 2001034228A JP 20593399 A JP20593399 A JP 20593399A JP 20593399 A JP20593399 A JP 20593399A JP 2001034228 A JP2001034228 A JP 2001034228A
Authority
JP
Japan
Prior art keywords
electrode
discharge
plasma display
electrodes
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20593399A
Other languages
Japanese (ja)
Inventor
Kazuo Tomita
和男 冨田
Tetsuya Kato
哲也 加藤
Hiroki Kono
宏樹 河野
Yoshio Watanabe
由雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20593399A priority Critical patent/JP2001034228A/en
Priority to US09/469,350 priority patent/US6376995B1/en
Publication of JP2001034228A publication Critical patent/JP2001034228A/en
Priority to US10/080,585 priority patent/US6528952B2/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To providing a driving method of a plasma display panel(PDP) in which positive column discharging having high luminance and high light emitting efficiency is used, a stable selection of an arbitrary discharging cell is made possible and a high contrast ratio is obtained. SOLUTION: The distance between a first electrode 3 and a second electrode 2 of a PDP is made wider. By making the potentials of first, second 2 and third electrodes have a same potential in a non-discharging period, residual electric charges and wall electric charges in discharging space are controlled and a maldischarging is prevented. Moreover, by arranging a fourth electrode 40 in a non-discharging region between the electrodes 2 and 3 in parallel with the electrodes 2 and 3 and connecting the electrode 40 to an arbitrary potential, a switching is made possible between a function to be used for a discharging and a function not to be used for the discharging.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、放電により表示発
光する素子の集合で構成されたマトリクス型表示パネ
ル、特にプラズマディスプレイパネル100(以後、P
DPと記述)に係り、発光効率の向上により、表示発光
輝度を上昇させ、かつ、消費電力を低下させることが可
能なプラズマディスプレイパネルの駆動方法およびその
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display panel composed of a set of elements which emit and display light by discharge, and more particularly to a plasma display panel 100 (hereinafter referred to as P
The present invention relates to a plasma display panel driving method and apparatus capable of increasing display light emission luminance and reducing power consumption by improving luminous efficiency.

【0002】[0002]

【従来の技術】従来のAC型PDPの構造断面斜図を図
12に示す。第1基板1上には複数の第1電極3と複数
の第2電極2が平行にかつ交互に配置されている。この
第1電極3と第2電極2間の放電が映像を表示する発光
であるためサステイン放電、更に第1基板1に平行に発
生するため面放電と呼ばれる。さらに電極上には誘電体
層4を配置し、誘電体層4保護のために、MgO等の保
護膜層5が配置される。この誘電体層4には、放電によ
り電離された電子と正イオンの空間電荷が蓄積され、壁
電荷と呼ばれる。PDPはこの壁電荷による電圧と外部
から印加される電圧により、放電が制御される。また、
第1電極3および第2電極2は、電極自身により発光の
出力を妨げないように透明電極20を配置し、電極下の
発光を第1基板1外に出力している。しかし、透明電極
20は抵抗値が高いため、電極の抵抗値低下に金属バス
電極21を配置した構成となる。第2基板9上には複数
の第3電極7が第1電極3及び第2電極2と垂直に交わ
るようにして配置されている。この第3電極7と第2電
極2間において、表示発光するセルを選択するアドレス
放電が発生する。この放電は第1基板1と第2基板9間
で垂直に発生するため、対向放電とも呼ばれる。更に、
R、G、Bの蛍光体8が第3電極7上に配置され、混色
防止のために第3電極7に平行に障壁6が配置さる。
2. Description of the Related Art FIG. 12 is a perspective view showing a cross section of the structure of a conventional AC type PDP. On the first substrate 1, a plurality of first electrodes 3 and a plurality of second electrodes 2 are arranged in parallel and alternately. The discharge between the first electrode 3 and the second electrode 2 is called a sustain discharge because it is light emission for displaying an image, and is called a surface discharge because it occurs in parallel with the first substrate 1. Further, a dielectric layer 4 is disposed on the electrode, and a protective film layer 5 such as MgO is disposed for protecting the dielectric layer 4. Space charges of electrons and positive ions ionized by the discharge are accumulated in the dielectric layer 4 and are called wall charges. The discharge of the PDP is controlled by the voltage based on the wall charges and the voltage applied from the outside. Also,
In the first electrode 3 and the second electrode 2, the transparent electrode 20 is arranged so that the output of light emission is not hindered by the electrodes themselves, and the light emission under the electrodes is output to the outside of the first substrate 1. However, since the transparent electrode 20 has a high resistance value, the metal bus electrode 21 is arranged to reduce the resistance value of the electrode. A plurality of third electrodes 7 are arranged on the second substrate 9 so as to vertically intersect the first electrode 3 and the second electrode 2. An address discharge is generated between the third electrode 7 and the second electrode 2 to select a cell for displaying and emitting light. Since this discharge occurs vertically between the first substrate 1 and the second substrate 9, it is also called a counter discharge. Furthermore,
R, G, and B phosphors 8 are arranged on the third electrode 7, and a barrier 6 is arranged in parallel with the third electrode 7 to prevent color mixing.

【0003】図16にPDPの放電部分拡大図を示す。
PDPには表示放電領域50と非放電領域51が存在す
る。空間電荷の拡散を考慮した非表示発光領域を適切に
設けることにより、放電セルを区切る障壁6を格子状に
することなく、ストライプ型の障壁6で縦方向の誤放電
を防止している。これにり、PDPの製造は大幅に容易
になる。
FIG. 16 is an enlarged view of a discharge portion of a PDP.
The PDP has a display discharge region 50 and a non-discharge region 51. By appropriately providing the non-display light-emitting region in consideration of the diffusion of space charge, the stripe-type barrier 6 prevents erroneous discharge in the vertical direction without forming the barriers 6 separating the discharge cells in a lattice shape. This greatly facilitates the manufacture of PDPs.

【0004】図15にPDPの各電極に印加されている
電圧波形を示す。PDPでは、1フィールド期間(1
6.666ms)が、複数個のサブフィールドと呼ばれ
る期間に分離されており、各サブフィールドには、セッ
トアップ期間、アドレス期間、サステイン期間、消去期
間が設定されている。以下に各期間の放電について説明
する。
FIG. 15 shows a voltage waveform applied to each electrode of the PDP. In PDP, one field period (1
6.666 ms) are divided into periods called a plurality of subfields, and a setup period, an address period, a sustain period, and an erasing period are set in each subfield. The discharge in each period will be described below.

【0005】セットアップ期間では、映像の種類を問わ
ずにセットアップパルスPsetをセットアップ電圧V
set約400VでPDP内の全画素で放電を発生させ
る。この放電をセットアップ放電と呼び、アドレス期間
の放電発生が容易になるように、第1電極3、第2電極
2および第3電極7に壁電荷を蓄積させる。
In the setup period, the setup pulse Pset is applied to the setup voltage V regardless of the type of video.
At about 400 V, a discharge is generated in all the pixels in the PDP. This discharge is called a setup discharge, and wall charges are accumulated on the first electrode 3, the second electrode 2, and the third electrode 7 so that the discharge can be easily generated in the address period.

【0006】アドレス期間では、サステイン期間におい
て表示発光させる画素を選択するための期間であり、第
3電極7にアドレスパルスPaddをアドレス電圧Va
dd約80Vで印加、第2電極2には水平ライン毎に順
次走査されるスキャンパルスPscnをスキャン電圧V
scn約80Vで印加し、第2電極2と第3電極7の間
で放電を発生させ、この放電を種火として更に第1電極
3と第2電極2間で放電を発生させる。この放電でサス
テイン期間において放電が容易に発生できるように、第
1電極3と第2電極2に電荷を蓄積させる。この期間
で、放電が発生しない画素は、次のサステイン期間で表
示発光することはない。
The address period is a period for selecting a pixel to be displayed and emitted in the sustain period, and an address pulse Padd is applied to the third electrode 7 by an address voltage Va.
dd is applied at about 80 V, and the second electrode 2 is supplied with a scan pulse Vscn which is sequentially scanned for each horizontal line.
Scn is applied at about 80 V to generate a discharge between the second electrode 3 and the third electrode 7, and this discharge is used as a pilot flame to further generate a discharge between the first electrode 3 and the second electrode 2. Charges are accumulated in the first electrode 3 and the second electrode 2 so that the discharge can be easily generated during the sustain period. In this period, the pixels in which no discharge occurs do not emit light for display in the next sustain period.

【0007】サステイン期間では、アドレス期間におい
て選択された画素のみが、サステインパルスPsusに
よりサステイン放電を発生し、表示発光をおこなう。こ
のサステイン期間に印加されるサステインパルスPsu
s数は、各サブフィールドで異なり、例えば、サブフィ
ールド数が8個の場合には、1:2:4:8:16:3
2:64:128の重み付けがされている。ここで、サ
ブフィールドの発光を各種組合わせることで、256段
階の中間調表示が可能となる。
In the sustain period, only the pixel selected in the address period generates a sustain discharge by the sustain pulse Psus and emits light for display. The sustain pulse Psu applied during this sustain period
The number of s differs for each subfield. For example, when the number of subfields is 8, 1: 2: 4: 8: 16: 3
A weight of 2: 64: 128 is assigned. Here, by combining the light emission of the sub-fields in various ways, it is possible to display 256 gray levels.

【0008】消去期間では、サステイン放電より弱い放
電を発生させ、壁電荷量を減少させ、次フィールドでの
誤放電を防止する。この後に、次のサブフィールドが印
加されることになる。
In the erase period, a discharge weaker than the sustain discharge is generated to reduce the amount of wall charges, thereby preventing erroneous discharge in the next field. After this, the next subfield will be applied.

【0009】以下に従来型PDP装置について図12か
ら図18を用いて詳細に説明する。
Hereinafter, a conventional PDP apparatus will be described in detail with reference to FIGS.

【0010】図13は、従来型PDP装置の構成を示す
ブロック図であり、PDP、第1電極用ドライバ10
1、第2電極用ドライバ102、第3電極用ドライバ1
03、放電制御タイミング発生回路部104、サブフィ
ールド処理部105、A/Dコンバータ107(アナロ
グ・ディジタル変換器)、メモリ部106、及び同期信
号分離処理部108から構成される。
FIG. 13 is a block diagram showing the structure of a conventional PDP device.
1, second electrode driver 102, third electrode driver 1
03, a discharge control timing generation circuit unit 104, a subfield processing unit 105, an A / D converter 107 (analog / digital converter), a memory unit 106, and a synchronization signal separation processing unit 108.

【0011】ビデオ信号109は、A/Dコンバータ1
07でアナログ信号をディジタル信号に変換し、1フィ
ールド分の映像データをメモリ部106に蓄積し、サブ
フィールド処理部105で複数のサブフィールドに適応
した映像データに分離され、第3電極用ドライバ103
に1水平ラインごとのデータとして出力される。また、
放電制御タイミング発生部から、サブフィールド数と水
平及び垂直同期信号を基準とした放電制御タイミング信
号を、第1電極用ドライバ101、第2電極用ドライバ
102及び第3電極用ドライバ103に出力する。
The video signal 109 is supplied to the A / D converter 1
In step 07, the analog signal is converted into a digital signal, video data for one field is stored in the memory unit 106, separated into video data adapted to a plurality of subfields in the subfield processing unit 105, and the third electrode driver 103
Is output as data for each horizontal line. Also,
The discharge control timing generator outputs a discharge control timing signal based on the number of subfields and the horizontal and vertical synchronization signals to the first electrode driver 101, the second electrode driver 102, and the third electrode driver 103.

【0012】上記のように構成されたPDP装置につい
て、詳細に説明する。
The PDP apparatus configured as described above will be described in detail.

【0013】同期信号分離処理部108ではビデオ信号
109から同期信号を分離し、A/Dコンバータ10
7、メモリ部106、サブフィールド処理部105及び
放電制御タイミング発生回路部104には水平同期信号
及び垂直同期信号が与えられる。
A synchronizing signal separation processing section 108 separates a synchronizing signal from the video signal 109 and
7, a horizontal synchronizing signal and a vertical synchronizing signal are given to the memory unit 106, the subfield processing unit 105, and the discharge control timing generation circuit unit 104.

【0014】ビデオ信号109はA/Dコンバータ10
7に入力される。A/Dコンバータ107は、ビデオ信
号109を例えば8Bit・256階調のディジタルデ
ータに変換し、その画像データをメモリ部106に出力
する。メモリ部106は、1フィールド分の8Bit・
256階調のディジタルデータを蓄え、サブフィールド
処理部105に各Bit毎のデータを出力する。
The video signal 109 is supplied to the A / D converter 10
7 is input. The A / D converter 107 converts the video signal 109 into digital data of, for example, 8 bits and 256 gradations, and outputs the image data to the memory unit 106. The memory unit 106 has 8 bits for one field.
Digital data of 256 gradations is stored, and data for each bit is output to the subfield processing unit 105.

【0015】サブフィールド処理部105は、各フィー
ルド毎のディジタルデータをサブフィールド数に対応し
たサブフィールド毎のディジタルデータに変換する。例
えば、8サブフィールドであれば、各ビット毎のデータ
を、そのまま各サブフィールド毎のデータするが、サブ
フィールド数が12であった場合には、上位ビットにお
いて、1ビットに対するサブフィールドが複数となる。
このように、選択された各サブフィールド毎の各画素デ
ータを、第3電極用ドライバ103に1水平ライン毎の
データとして出力する。また、サブフィールド数の情報
を、放電制御タイミング発生回路部104に出力する。
The subfield processing unit 105 converts digital data for each field into digital data for each subfield corresponding to the number of subfields. For example, in the case of 8 subfields, the data for each bit is used as it is for each subfield, but if the number of subfields is 12, in the upper bits, there are a plurality of subfields for one bit. Become.
In this way, the selected pixel data for each subfield is output to the third electrode driver 103 as data for each horizontal line. Further, information on the number of subfields is output to the discharge control timing generation circuit 104.

【0016】放電制御タイミング発生回路部104は、
同期信号分離処理部108からの水平同期信号及び垂直
同期信号とサブフィールド処理部105からのサブフィ
ールド数の情報を基準として、放電制御タイミング信号
を発生し、それぞれ第2電極用ドライバ102、第1電
極用ドライバ101および、第3電極用ドライバ103
にそれぞれ与える。
The discharge control timing generation circuit 104 includes:
A discharge control timing signal is generated based on the horizontal synchronization signal and the vertical synchronization signal from the synchronization signal separation processing unit 108 and information on the number of subfields from the subfield processing unit 105, and the second electrode driver 102 and the first electrode Electrode driver 101 and third electrode driver 103
Give to each.

【0017】図14は、図13に示したPDP装置のP
DP駆動回路部の構成および電極の配置を示すブロック
図である。図14に示すように、PDPは複数の第1電
極3、第2電極2及び第3電極7を含む構成となる。複
数の第3電極7は、画面の垂直方向に配置され、複数の
第1電極3および第2電極2は画面の水平方向に配置さ
れている。第1電極3、第2電極2及び第3電極7の交
点に放電セルが形成され、R,G,B3色の放電セルで
1画素を構成している。
FIG. 14 shows the PDP of the PDP apparatus shown in FIG.
FIG. 3 is a block diagram illustrating a configuration of a DP drive circuit unit and an arrangement of electrodes. As shown in FIG. 14, the PDP has a configuration including a plurality of first electrodes 3, second electrodes 2, and third electrodes 7. The plurality of third electrodes 7 are arranged in the vertical direction of the screen, and the plurality of first electrodes 3 and the second electrodes 2 are arranged in the horizontal direction of the screen. Discharge cells are formed at the intersections of the first electrode 3, the second electrode 2, and the third electrode 7, and one pixel is composed of the R, G, and B color discharge cells.

【0018】ここで、第1、第2、及び第3電極用ドラ
イバ103について説明する。第1電極用ドライバ10
1は、サステインドライバ201及び消去ドライバ20
3で構成される。サステインドライバ201は、セット
アップ期間とアドレス期間において、第1電極3をサス
テイン電圧Vsusに接続し、更にサステイン期間で
は、各サブフィールドにより異なる数のサステインパル
スPsusをサステイン電圧Vsusで全第1電極3に
印加する。消去ドライバ203は、消去期間において、
壁電荷の蓄積を消去する立ち上がり速度の十分遅い消去
パルスPeraを印加し、その後は第1電極3のサステ
イン電圧Vsusに保つ。
Here, the first, second and third electrode drivers 103 will be described. First electrode driver 10
1 denotes a sustain driver 201 and an erase driver 20
3 The sustain driver 201 connects the first electrode 3 to the sustain voltage Vsus during the setup period and the address period. In the sustain period, a different number of sustain pulses Psus are applied to all the first electrodes 3 by the sustain voltage Vsus in each subfield. Apply. The erasing driver 203 operates during the erasing period.
An erasing pulse Pera having a sufficiently low rising speed for erasing the accumulation of the wall charges is applied, and thereafter, the sustain voltage Vsus of the first electrode 3 is maintained.

【0019】第2電極用ドライバ102は、スキャンド
ライバ202及びサステインドライバ201で構成させ
る。スキャンドライバ202は、図13の放電制御タイ
ミング発生回路部104から与えられる放電制御タイミ
ング信号を、垂直スキャン方向にシフトした複数のスキ
ャンパルスPscnにより複数のスキャン電極2を順次
駆動する。セットアップドライバ204は、セットアッ
プ期間において、複数の第2電極2に一斉にセットアッ
プパルスPsetを出力する。サステインドライバ20
1は、サステイン期間において、第1電極用ドライバ1
01と同期したサステインパルスPsusが複数の第2
電極2に一斉に出力される。
The second electrode driver 102 includes a scan driver 202 and a sustain driver 201. The scan driver 202 sequentially drives a plurality of scan electrodes 2 by a plurality of scan pulses Pscn obtained by shifting a discharge control timing signal given from the discharge control timing generation circuit 104 in FIG. 13 in a vertical scan direction. The setup driver 204 simultaneously outputs a setup pulse Pset to the plurality of second electrodes 2 during a setup period. Sustain driver 20
1 is a first electrode driver 1 in the sustain period.
01 is synchronized with a plurality of second sustain pulses Psus.
It is output to the electrodes 2 all at once.

【0020】第3電極用ドライバ103は、アドレスド
ライバ200で構成される。このアドレスドライバ20
0は、図13のサブフィールド処理部105から各サブ
フィールド毎に与えられる1水平ライン毎のパラレルデ
ータに基づいて、複数の第3電極7にアドレスパルスP
addを印加する。
The third electrode driver 103 comprises an address driver 200. This address driver 20
0 is an address pulse P to a plurality of third electrodes 7 based on parallel data for each horizontal line given for each subfield from the subfield processing unit 105 in FIG.
add is applied.

【0021】ここで、従来のAC型PDPでは、サステ
インパルスPsusによる放電の発光効率が約1[lm
/W]前後であり、CRTと比較して画面輝度は低く、
また消費電力は多いことが課題とされてきた。これは、
PDPでは、1回の放電により得られる発光がほぼ一定
の強度で、輝度が低いためである。さらに1フィールド
期間には、発光に寄与しないセットアップ期間とアドレ
ス期間が存在し、1フィールドの半分以上を占めてい
る。限られた時間内で画面輝度を上昇させるのに、サス
テインパルスPsus数を増加することで対応してい
る。このため、従来型PDPのサステインパルスPsu
sは周波数約200KHz、周期約5μsecとなって
いる。ここで、サステインパルスPsusの構成を説明
する。サステインパルスPsusには立ち上げおよび立
ち下げ時間が存在し、また、PDPは容量性負荷であ
り、サステインパルスPsus印加の充放電に伴う無効
電力を回収する回路等により、各約500nsecが必
要となる。さらに、サステインパルスPsus立ち上が
り後約200nsecは統計的遅れにより放電は開始し
ない。また、放電持続時間が約1μsec存在する。こ
のため、従来型PDPよりもサステインパルスPsus
の高周波数化による画面輝度上昇は困難となる。また、
今後需要が増加する高精細パネルでは、画素を隔てる障
壁6の画面に占める割合が増加する。この障壁6は発光
に寄与しないため、発光面積の減少となり更なる画面輝
度の低下が予想される。
Here, in the conventional AC type PDP, the luminous efficiency of the discharge by the sustain pulse Psus is about 1 [lm].
/ W], the screen brightness is lower than that of the CRT,
Also, it has been considered that high power consumption is a problem. this is,
This is because, in PDP, light emission obtained by one discharge has almost constant intensity and low luminance. Further, in one field period, there are a setup period and an address period that do not contribute to light emission, and occupy more than half of one field. Increasing the screen luminance within a limited time is addressed by increasing the number of sustain pulses Psus. Therefore, the sustain pulse Psu of the conventional PDP is
s has a frequency of about 200 KHz and a period of about 5 μsec. Here, the configuration of the sustain pulse Psus will be described. The sustain pulse Psus has a rise time and a fall time, and the PDP is a capacitive load, and about 500 nsec is required for each circuit such as a circuit for recovering reactive power due to the charge and discharge of the sustain pulse Psus. . Further, discharge does not start due to a statistical delay about 200 nsec after the rise of the sustain pulse Psus. In addition, the discharge duration is about 1 μsec. Therefore, the sustain pulse Psus is higher than that of the conventional PDP.
It is difficult to increase the screen brightness by increasing the frequency of the image. Also,
In a high-definition panel whose demand will increase in the future, the ratio of the barrier 6 separating pixels to the screen will increase. Since the barrier 6 does not contribute to light emission, the light emission area is reduced, and a further reduction in screen luminance is expected.

【0022】上記のようなPDPにおける発光効率の向
上に対する対策として各種の提案がなされており、特開
昭52−91373号公報、特開平5−41164号公
報、特開平5−41165号公報、特開平6−2752
02号公報、特開平7−21929号公報などがあり、
発光効率向上手段として、放電電極間距離53を広げ
て、発光効率を向上させる試みがなされているが、前記
特許情報を用いても十分な発光効率は得られていない。
これは、前記特許情報が、主にパネルの構造に依存して
いるが、安定した放電状態を得られる駆動方法ではない
ため、発光効率は期待値には不十分であった。
Various proposals have been made as measures against the improvement of the luminous efficiency of the PDP as described above, and are disclosed in JP-A-52-91373, JP-A-5-41164, JP-A-5-41165, Kaihei 6-2752
No. 02, JP-A-7-21929, etc.
Attempts have been made to increase the luminous efficiency by increasing the distance 53 between the discharge electrodes as luminous efficiency improving means, but sufficient luminous efficiency has not been obtained even by using the patent information.
This is because the patent information mainly depends on the structure of the panel, but it is not a driving method capable of obtaining a stable discharge state, so that the luminous efficiency was insufficient to the expected value.

【0023】しかし、本出願人はPDPにおいて、サス
テイン放電が発生する第1電極3と第2電極2の間の距
離である放電電極間距離53を広げ、発光効率2[lm
/W]以上のPDPが得られる駆動方法とその装置を考
案した。図17にそのPDP駆動部及び電極配置図、図
18に印加波形を示す。
However, in the PDP, the present applicant widens the distance 53 between the discharge electrodes, which is the distance between the first electrode 3 and the second electrode 2 where the sustain discharge occurs, and increases the luminous efficiency to 2 [lm].
/ W], and a driving method and device for obtaining a PDP of not less than / W]. FIG. 17 shows a layout of the PDP driving unit and the electrodes, and FIG. 18 shows applied waveforms.

【0024】図17はPDP駆動部及び電極配置の拡大
図であり、従来型PDPよりも、第1電極3と第2電極
2間の放電電極間距離53を広げ、第1電極用駆動回路
の出力にインダクタンス30を直列に接続している。今
回は第1電極3、第2電極2は透明電極20と金属バス
電極21から構成したが、金属電極のみで構成されても
良い。また、電極配置は第1電極3、第2電極2、第2
電極2、第1電極3の順で示したが、第1電極3、第2
電極2が交互に配置されても良い。更に、インダクタン
ス30を接続しているが、他の手段を用いても良い。こ
のインダクタンス30により、駆動回路出力波形と比較
して、PDPに印加される電圧波形は、サステインパル
スPsus印加直後に高電圧部分が発生する。この高電
圧により、放電電極間距離53が広がったPDPにおい
ても、放電を開始することが可能となる。しかし、高電
圧を連続して印加すると、放電電流量過多となり、放電
電流密度が上がり、発光効率は低下する。このため、本
出願人は高電圧波形印加後、放電電流量の増加と共に印
加電圧を降下させ、放電電流密度を低下させた。これに
より、発光効率の高いPDPが得られる。
FIG. 17 is an enlarged view of the PDP driving section and the electrode arrangement. The distance 53 between the discharge electrodes between the first electrode 3 and the second electrode 2 is increased as compared with the conventional PDP, and the driving circuit of the first electrode driving circuit is shown. An inductance 30 is connected in series to the output. In this case, the first electrode 3 and the second electrode 2 are composed of the transparent electrode 20 and the metal bus electrode 21, but may be composed of only the metal electrode. The electrode arrangement is such that the first electrode 3, the second electrode 2,
Although the electrode 2 and the first electrode 3 are shown in this order, the first electrode 3, the second
The electrodes 2 may be arranged alternately. Further, although the inductance 30 is connected, other means may be used. Due to this inductance 30, the voltage waveform applied to the PDP has a high voltage portion immediately after the application of the sustain pulse Psus, as compared with the output waveform of the drive circuit. The high voltage enables the discharge to be started even in the PDP in which the distance 53 between the discharge electrodes is widened. However, when a high voltage is continuously applied, the discharge current becomes excessive, the discharge current density increases, and the luminous efficiency decreases. For this reason, after applying a high voltage waveform, the present applicant lowered the applied voltage with an increase in the amount of discharge current, thereby lowering the discharge current density. Thereby, a PDP with high luminous efficiency can be obtained.

【0025】また、サステインパルスPsus幅は第1
電極3と第2電極2に印加されるサステインパルスPs
us幅の合計がサステインパルス周期とし、サステイン
パルスPsusの印加されない期間は設定しない。更
に、印加パルス立ち上がり速度、立ち下がり速度は同じ
速度で、且つ1.0[V/ns]以上に設定した。これに
より、第1電極3と第2電極2間の放電電極間距離53
を広げたPDPにおいて、発光効率2[lm/W]以上を
得ることが可能となった。
The width of the sustain pulse Psus is the first.
Sustain pulse Ps applied to electrode 3 and second electrode 2
The sum of the us widths is the sustain pulse period, and the period during which the sustain pulse Psus is not applied is not set. Further, the rising speed and the falling speed of the applied pulse were set to the same speed and 1.0 V / ns or more. As a result, the discharge electrode distance 53 between the first electrode 3 and the second electrode 2 is increased.
It has become possible to obtain a luminous efficiency of 2 [lm / W] or more in a PDP with an increased width.

【0026】[0026]

【発明が解決しようとする課題】上記の第1基板1上の
第1電極3と第2電極2の放電電極間距離53を広げた
PDPは、図17、図18に示すPDPの駆動拡大図の
構成と電圧波形を印加することで、発光効率の向上を図
っているが、図15に示す従来の放電画素の選択方法で
は、サステイン放電終了後の壁電荷、空間残留電荷、準
安定原子の制御が適切でないため、アドレス期間内のア
ドレスパルスPaddの有無に依存せずに、サステイン
期間のサステインパルスPsusが放電を開始し、任意
の画素を選択することが困難であった。更に、画素選択
用のアドレス放電を低電圧とするためのセットアップ放
電を従来型PDPでは約400Vの電圧波形を印加して
いたが、第1電極3と第2電極2の放電電極間距離53
が従来型PDPよりも拡大されているため、400Vで
は放電が十分に発生できない。このため、アドレスパル
スPaddの印加電圧が従来約80Vでは不完全な放電
となり、サステイン期間のサステインパルスPsus放
電が不完全になる。また、PDPの表示状態に依存せず
に、セットアップ放電が存在し、コントラスト比を低下
させ、PDPの表示画質が著しく低下していた。
The PDP in which the distance 53 between the discharge electrodes of the first electrode 3 and the second electrode 2 on the first substrate 1 is widened is an enlarged driving view of the PDP shown in FIGS. The structure and the voltage waveform are applied to improve the luminous efficiency. However, in the conventional method of selecting a discharge pixel shown in FIG. 15, the wall charges, the space residual charges, and the metastable atoms after the sustain discharge are completed. Since the control is not appropriate, the sustain pulse Psus in the sustain period starts discharging without depending on the presence or absence of the address pulse Padd in the address period, and it is difficult to select an arbitrary pixel. Further, in the conventional PDP, a voltage waveform of about 400 V was applied as a setup discharge for lowering the address discharge for pixel selection to a low voltage, but the distance between the discharge electrodes of the first electrode 3 and the second electrode 2 was 53%.
Is larger than that of the conventional PDP, so that a sufficient discharge cannot be generated at 400V. Therefore, when the applied voltage of the address pulse Padd is about 80 V in the related art, incomplete discharge occurs, and the sustain pulse Psus discharge in the sustain period becomes incomplete. In addition, a setup discharge exists irrespective of the display state of the PDP, the contrast ratio is reduced, and the display quality of the PDP is significantly reduced.

【0027】本発明は、第1電極3、第2電極2の放電
電極間距離53を従来型PDP以上に広げた場合におけ
る駆動方法とその装置を提供することを目的とする。
An object of the present invention is to provide a driving method and an apparatus for the case where the distance 53 between the discharge electrodes of the first electrode 3 and the second electrode 2 is made larger than that of the conventional PDP.

【0028】[0028]

【課題を解決するための手段】この課題を解決するため
に本発明は、消去期間において、第1電極3、第2電極
2、第3電極7を同電位とすることで、放電空間内に残
留している空間残留電荷や原子の衝突により発生する準
安定原子を各電極上に同極の壁電荷として蓄積し、誤放
電を抑制する。更に、第4電極40を追加し、放電中の
空間残留電荷を蓄積させ、他の放電空間への拡散を抑制
し、放電制御を可能にする。これらより、電極間隔を従
来型PDPより広げた場合に、高い発光効率が得られ、
任意の画素の選択が可能なPDPとなる。
In order to solve this problem, the present invention provides a method in which a first electrode 3, a second electrode 2, and a third electrode 7 are set to the same potential during an erasing period, so that a discharge space is formed. The remaining space residual charges and metastable atoms generated by collision of atoms are accumulated as wall charges of the same polarity on each electrode, thereby suppressing erroneous discharge. Further, a fourth electrode 40 is added to accumulate residual space charges during discharge, suppress diffusion to other discharge spaces, and enable discharge control. From these, high luminous efficiency is obtained when the electrode interval is wider than that of the conventional PDP,
The PDP can select any pixel.

【0029】[0029]

【発明の実施の形態】本発明の請求項1に記載の発明
は、第1の基板と、前記第1の基板上に互いに平行にかつ
交互に配置された第1の電極および第2の電極と、前記
第1の基板に対向して配置された第2の基板と、前記第
2の基板上に前記第1の電極と垂直になる如く配置され
た第3の電極と、前記第1の電極、第2の電極及び第3
の電極を所定の波形の印加電圧により駆動する駆動用回
路を有し、前記第1の電極と第2の電極との間で放電を
発生させるプラズマディスプレイ装置であって、放電を
発生させない期間では、前記第1の電極、第2の電極及
び第3の電極に、同極性の壁電荷を蓄積させ、電位差を
生じさせないことを特徴とするプラズマディスプレイ装
置である。所定の波形の印加電圧は例えば、第1の電極
と第2の電極に印加するサステインパルスPsus幅の
合計がサステインパルスPsus周期であり、印加波形
の立ち上がり速度と立下り速度が約1.0[V/ns]
以上であり、第1の電極の印加電圧波形の立ち上がり速
度と第2の電極の印加電圧波形の立下り速度がほぼ一致
し、放電開始に十分な電圧の印加後、第1の電極と第2
の電極間の面放電と、第1の電極もしくは第2の電極と
第3の電極間の対向放電が同時に発生し、放電開始後は
放電電流の増加量と共に印加電圧降下を起こし、且つ放
電に最適な電流量に調整されるものがある。
DETAILED DESCRIPTION OF THE INVENTION The invention according to claim 1 of the present invention is directed to a first substrate, and first and second electrodes arranged on the first substrate in parallel and alternately with each other. A second substrate disposed opposite to the first substrate; a third electrode disposed on the second substrate so as to be perpendicular to the first electrode; Electrode, second electrode and third
A driving circuit for driving the electrodes with an applied voltage having a predetermined waveform, wherein the plasma display apparatus generates a discharge between the first electrode and the second electrode. A wall charge of the same polarity is accumulated in the first electrode, the second electrode, and the third electrode, and a potential difference is not generated. The applied voltage having the predetermined waveform is, for example, the sum of the width of the sustain pulse Psus applied to the first electrode and the second electrode is the sustain pulse Psus cycle, and the rising speed and the falling speed of the applied waveform are about 1.0 [ V / ns]
As described above, the rising speed of the applied voltage waveform of the first electrode substantially coincides with the falling speed of the applied voltage waveform of the second electrode, and after applying a voltage sufficient for starting discharge, the first electrode and the second electrode
Surface discharge between the electrodes and the opposite discharge between the first electrode or the second electrode and the third electrode occur at the same time. After the discharge is started, the applied voltage decreases with an increase in the discharge current, and the discharge is stopped. Some are adjusted to the optimum amount of current.

【0030】このような構成により、誤放電の原因であ
るサステイン期間終了後の空間残留電荷、準安定原子等
を第1電極3、第2電極2及び第3電極7に電気的に偏
りなく蓄積し、壁電荷による電位差を減少させ、壁電荷
とサステインパルス電圧Vsusの合計が放電開始電圧
を超えることがなくなり、アドレス放電に依存してサス
テイン放電が開始し、誤放電を防止するという作用を有
する。
With such a configuration, the space residual charges, metastable atoms, and the like after the end of the sustain period, which are the causes of the erroneous discharge, are accumulated in the first electrode 3, the second electrode 2, and the third electrode 7 without bias. Then, the potential difference due to the wall charge is reduced, the sum of the wall charge and the sustain pulse voltage Vsus does not exceed the discharge start voltage, and the sustain discharge is started depending on the address discharge, which has an effect of preventing erroneous discharge. .

【0031】本発明の請求項2に記載の発明は、第1の
電極と第2電極に平行に存在する非放電領域に、第4の
電極を第1の電極に平行に配置し、第1電極と第2の電
極との間の放電において発生する電荷を前記第4の電極
に蓄積させることを特徴とする請求項1記載のプラズマ
ディスプレイ装置である。
According to a second aspect of the present invention, in the non-discharge region existing in parallel with the first electrode and the second electrode, the fourth electrode is arranged in parallel with the first electrode. 2. The plasma display device according to claim 1, wherein electric charges generated in a discharge between the electrode and the second electrode are accumulated in the fourth electrode.

【0032】このような構成により、サステイン期間に
おいては、放電電流の一部を吸収することで、更に放電
電流密度を低下することが可能となり、発光効率が向上
し、また、サステイン期間終了後においては、第1電極
3、第2電極2及び第3電極7に蓄積することなく、縦
方向に拡散する空間残留電荷、準安定原子等が蓄積可能
となり、誤放電を抑制するという作用を有する。
With such a configuration, in the sustain period, by absorbing a part of the discharge current, the discharge current density can be further reduced, the luminous efficiency is improved, and after the end of the sustain period, Has a function of accumulating space residual charges, metastable atoms, and the like diffused in the vertical direction without accumulating in the first electrode 3, the second electrode 2, and the third electrode 7, and has an effect of suppressing erroneous discharge.

【0033】本発明の請求項3に記載の発明は、放電に
おいて発生する電荷の内、選択したセル以外に拡散する
電荷を複数本の第4の電極に蓄積させることを特徴とす
る請求項2に記載のプラズマディスプレイ装置である。
According to a third aspect of the present invention, of the electric charges generated in the discharge, electric charges diffused to a cell other than the selected cell are accumulated in a plurality of fourth electrodes. 3. The plasma display device according to item 1.

【0034】このような構成により、第4電極40を複
数本配置することで、1本では蓄積できない縦方向に拡
散する空間残留電荷、準安定原子等の蓄積の調整が可能
となり、誤放電が抑制でき、また、放電電流の調整量も
増加するため、発光効率が向上するという作用を有す
る。
With such a configuration, by arranging a plurality of fourth electrodes 40, it becomes possible to adjust the accumulation of spatial residual charges, metastable atoms, and the like that diffuse in the vertical direction, which cannot be accumulated by one electrode, and erroneous discharge is prevented. Since the amount of adjustment of the discharge current can be suppressed and the amount of adjustment of the discharge current increases, the luminous efficiency is improved.

【0035】本発明の請求項4に記載の発明は、第4の
電極の幅は、第1の電極及び第2の電極とは異なること
を特徴とする請求項2又は3記載のプラズマディスプレ
イ装置である。
The invention according to claim 4 of the present invention is characterized in that the width of the fourth electrode is different from the width of the first electrode and the second electrode. It is.

【0036】このような構成により、第4電極40の幅
を調整することで、第1電極3と第2電極2間の放電電
流量と上下方向に拡散する空間残留電荷、準安定原子等
を詳細に調整することが可能となり、誤放電が防止で
き、更に発光効率が向上するという作用を有する。本発
明の請求項5に記載の発明は、第4の電極は、第1の電
極と第2の電極間の表示放電領域の距離よりも第1の電
極又は第2の電極に近づけることを特徴とする請求項2
ないし4のいずれか記載のプラズマディスプレイ装置で
ある。
By adjusting the width of the fourth electrode 40 with such a configuration, the amount of discharge current between the first electrode 3 and the second electrode 2 and the amount of space residual charges and metastable atoms diffused vertically can be reduced. It is possible to make detailed adjustments, to prevent erroneous discharge, and to improve the luminous efficiency. The invention described in claim 5 of the present invention is characterized in that the fourth electrode is closer to the first electrode or the second electrode than the distance of the display discharge region between the first electrode and the second electrode. Claim 2
5. The plasma display device according to any one of items 1 to 4.

【0037】このような構成により、第4電極40と第
1電極3、第2電極2との距離を、表示放電間の距離よ
りも近づけることで、放電電流量の詳細な調整が可能と
なり、誤放電が防止でき、更に発光効率が向上に、ま
た、第4電極40と第1電極3及び第2電極2間で放電
を発生させ、放電制御を可能とするという作用を有す
る。
With such a configuration, the distance between the fourth electrode 40 and the first and second electrodes 3 and 2 is made shorter than the distance between display discharges, thereby enabling detailed adjustment of the discharge current amount. The erroneous discharge can be prevented, the luminous efficiency can be further improved, and a discharge can be generated between the fourth electrode 40 and the first and second electrodes 3 and 2 to enable discharge control.

【0038】本発明の請求項6に記載の発明は、第1の
電極と前記第1の電極に最も接近している第4の電極と
の間及び第2の電極と前記第2の電極に最も接近してい
る第4の電極の間に遮光体を配置することを特徴とする
請求項3ないし5のいずれか記載のプラズマディスプレ
イ装置である。
According to a sixth aspect of the present invention, there is provided a method according to claim 6, wherein the first electrode and the fourth electrode closest to the first electrode and the second electrode and the second electrode are connected to each other. The plasma display device according to any one of claims 3 to 5, wherein a light shielding body is arranged between the fourth electrodes closest to each other.

【0039】このような構成により、第1電極3と第4
電極40間、第2電極2と第4電極40間でセットアッ
プ放電を行う場合に、放電による発光を遮光すること
で、コントラスト比を向上させるという作用を有する。
With such a configuration, the first electrode 3 and the fourth electrode
When a setup discharge is performed between the electrodes 40 and between the second electrode 4 and the fourth electrode 40, the light emission due to the discharge is shielded to improve the contrast ratio.

【0040】本発明の請求項7に記載の発明は、第1の
電極と第2の電極で挟まれた非放電領域に遮光体を配置
することを特徴とする請求項2ないし6のいずれか記載
のプラズマディスプレイ装置である。
The invention according to claim 7 of the present invention is characterized in that a light shielding body is arranged in a non-discharge region sandwiched between a first electrode and a second electrode. It is a plasma display device of the description.

【0041】このような構成により、第1電極3と第4
電極40間、第2電極2と第4電極40間でセットアッ
プ放電を行う場合に、放電による発光を遮光し、更に非
放電領域51の外光による反射を抑制し、コントラスト
比を向上させるという作用を有する。
With such a configuration, the first electrode 3 and the fourth electrode
When a setup discharge is performed between the electrodes 40 and between the second electrode 4 and the fourth electrode 40, light emission due to the discharge is blocked, reflection of external light in the non-discharge region 51 is suppressed, and the contrast ratio is improved. Having.

【0042】本発明の請求項8に記載の発明は、第1の
電極又は第2の電極と第4の電極と間に放電を発生させ
ることを特徴とする請求項2ないし7のいずれか記載の
プラズマディスプレイ装置である。
The invention according to claim 8 of the present invention is characterized in that a discharge is generated between the first electrode or the second electrode and the fourth electrode. Is a plasma display device.

【0043】このような構成により、表示放電領域50
の放電電極間距離53に依存しないで、放電を発生する
ことが可能となるという作用を有する。
With such a configuration, the display discharge region 50
Has the effect that discharge can be generated without depending on the distance 53 between the discharge electrodes.

【0044】本発明の請求項9に記載の発明は、第4電
極を所定の電位に接続することを特徴とする請求項2な
いし8に記載のプラズマディスプレイ装置の駆動方法で
ある。
According to a ninth aspect of the present invention, there is provided the driving method of the plasma display apparatus according to any one of the second to eighth aspects, wherein the fourth electrode is connected to a predetermined potential.

【0045】このような構成により、第4電極40に所
定の電位を接続することで、蓄積する空間残留電荷、準
安定原子等を所定の量に調整することが可能となり、誤
放電の防止及び発光効率の向上という作用を有する。
With such a configuration, by connecting a predetermined potential to the fourth electrode 40, it becomes possible to adjust the amount of accumulated space residual charges, metastable atoms, and the like to a predetermined amount. It has the effect of improving luminous efficiency.

【0046】本発明の請求項10に記載の発明は、第1
の電極又は第2の電極に最も接近している第4の電極
を、駆動回路から分離またはハイインピーダンス状態と
し、それ以外の第4の電極を所定の電位に接続すること
を特徴とする請求項2ないし9のいずれか記載のプラズ
マディスプレイ装置の駆動方法である。
According to a tenth aspect of the present invention, the first aspect
The fourth electrode closest to the second electrode or the second electrode is separated from the drive circuit or set to a high impedance state, and the other fourth electrodes are connected to a predetermined potential. 10. A driving method of the plasma display device according to any one of 2 to 9.

【0047】このような構成により、第1電極3と第2
電極2の間に放電を発生させる際に、駆動回路から分
離、もしくはハイインピーダンス状態にある第4電極4
0がトリガー電極となり放電を発生させ、また、所定の
電位に接続されている第4電極40により、空間残留電
荷、準安定原子等の蓄積を詳細に調整し、放電開始が容
易になり、さらに、誤放電防止効果が増加するという作
用を有する。
With such a configuration, the first electrode 3 and the second
When a discharge is generated between the electrodes 2, the fourth electrode 4 separated from the drive circuit or in a high impedance state
0 acts as a trigger electrode to generate a discharge, and the fourth electrode 40 connected to a predetermined potential adjusts the accumulation of space residual charges, metastable atoms and the like in detail, thereby facilitating the start of discharge. This has the effect of increasing the effect of preventing erroneous discharge.

【0048】本発明の請求項11に記載の発明は、第1
の電極又は第2の電極に最も接近している第4の電極
は、前記第1の電極又は第2の電極と放電を開始する電
位を印加することを特徴とする請求項3ないし10のい
ずれか記載のプラズマディスプレイ装置の駆動方法であ
る。
The eleventh aspect of the present invention provides the first aspect.
The fourth electrode closest to the first electrode or the second electrode applies a potential to start discharge with the first electrode or the second electrode. A driving method for a plasma display device as described above.

【0049】このような構成により、第1電極3、第2
電極2および第4電極40において放電を発生させるこ
とで、放電空間内に十分な空間電荷を発生させ、第1電
極3と第2電極2間の放電開始電圧が低下するという作
用を有する。
With such a configuration, the first electrode 3, the second
By generating a discharge at the electrode 2 and the fourth electrode 40, sufficient space charge is generated in the discharge space, and the discharge starting voltage between the first electrode 3 and the second electrode 2 is reduced.

【0050】本発明の請求項12に記載の発明は、第1
の電極と第4の電極間及び第2の電極と第4の電極間
で、セットアップ放電を発生させることを特徴とする請
求項3ないし10のいずれか記載のプラズマディスプレ
イ装置の駆動方法である。
According to a twelfth aspect of the present invention, the first
11. The method of driving a plasma display device according to claim 3, wherein a setup discharge is generated between the second electrode and the fourth electrode and between the second electrode and the fourth electrode.

【0051】このような構成により、第1電極3と第4
電極40間距離、第2電極2と第4電極40間距離は任
意の設定可能であるため、第1電極3と第4電極40
間、第2電極2と第4電極40間にセットアップ放電を
発生させるには、従来型PDPと同程度の電圧を印加す
れば良いため、第1電極3と第2電極間距離に依存せず
に、安定したセットアップ放電の効果が得られるという
作用を有する。
With such a configuration, the first electrode 3 and the fourth
Since the distance between the electrodes 40 and the distance between the second electrode 4 and the fourth electrode 40 can be set arbitrarily, the first electrode 3 and the fourth electrode 40 can be set.
In order to generate a set-up discharge between the second electrode 2 and the fourth electrode 40, a voltage similar to that of the conventional PDP may be applied, so that the discharge does not depend on the distance between the first electrode 3 and the second electrode. In addition, there is an effect that a stable setup discharge effect can be obtained.

【0052】以下に、本発明の実施の形態について、図
1から図11を用いて説明するが、本発明の実施の形態
はこれに限定させるものではない。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 11, but the embodiment of the present invention is not limited to this.

【0053】(実施の形態1)本発明の基本的な技術思
想は、3電極面放電型ACPDPにおいて、第1基板1
の第1電極3と第2電極2の放電電極間距離53を広
げ、第1電極駆動回路出力とPDPの間に、インダクタ
ンス30を直列に接続する。これにより、放電開始電圧
に到達後に、放電電流の増加に伴い印加電圧が降下し、
放電に最適な電流量となる。このため、画面輝度および
発光輝度が向上したPDPにおいて、サステイン放電終
了後の期間の第1電極3、第2電極2第3電極7の電位
を同一の電圧に接続することで、空間残留電荷、準安定
原子を制御し、安定して任意の画素を選択することを可
能とし、高輝度、高画質なPDPを提供するものであ
る。
(Embodiment 1) The basic technical idea of the present invention is to provide a three-electrode surface discharge type ACDP with a first substrate 1
The distance 53 between the discharge electrodes of the first electrode 3 and the second electrode 2 is increased, and the inductance 30 is connected in series between the output of the first electrode drive circuit and the PDP. Thereby, after reaching the discharge starting voltage, the applied voltage decreases with an increase in the discharge current,
The current amount is optimal for discharging. For this reason, in the PDP with improved screen luminance and light emission luminance, by connecting the potentials of the first electrode 3, the second electrode 2, and the third electrode 7 to the same voltage during the period after the end of the sustain discharge, the space residual charge, An object of the present invention is to provide a PDP with high brightness and high image quality by controlling metastable atoms and enabling a stable selection of an arbitrary pixel.

【0054】本発明の実施の形態に用いたPDP装置、
PDP駆動回路部及び電極の配置は従来型図13、図1
7と同様である。
The PDP device used in the embodiment of the present invention,
The arrangement of the PDP drive circuit and the electrodes is the same as that of the conventional type shown in FIGS.
Same as 7.

【0055】図1に本発明における各電極の印加電圧を
示す。1フィールド期間は、セットアップ期間、アドレ
ス期間、サステイン期間、放電停止期間に分離される。
セットアップ、アドレスおよびサステイン期間の役割は
従来型PDP駆動方法と同様である。ここで、図15に
示す従来型PDP駆動方法の消去期間を第1電極3、第
2電極2に印加すると、消去パルスPera印加後は第
1電極3、第2電極2間に電位差が生じ、消去パルスP
eraで消去しきれない、空間残留電荷および準安定原
子などが再び第1電極3、第2電極2上に蓄積し、次の
フィールドにおいて、アドレスパルスPaddの有無に
依存せずにサステイン期間においてサステインパルスP
susが放電を開始し、任意の画素の選択を不可能とし
ていた。
FIG. 1 shows the voltage applied to each electrode in the present invention. One field period is divided into a setup period, an address period, a sustain period, and a discharge stop period.
The roles of the setup, address and sustain periods are the same as in the conventional PDP driving method. Here, when the erasing period of the conventional PDP driving method shown in FIG. 15 is applied to the first electrode 3 and the second electrode 2, a potential difference is generated between the first electrode 3 and the second electrode 2 after application of the erasing pulse Pera. Erase pulse P
Space residual charges, metastable atoms, and the like, which cannot be completely erased by era, accumulate again on the first electrode 3 and the second electrode 2, and in the next field, sustain in the sustain period regardless of the presence or absence of the address pulse Padd. Pulse P
sus started to discharge, making it impossible to select an arbitrary pixel.

【0056】本発明では、従来型PDPにおいて、消去
期間にあたる期間を放電停止期間とし、第1電極3、第
2電極2第3電極7が同電位になるように任意の電圧に
設定する。ここでは、0Vとした。ただし、サステイン
電圧Vsusでも良い。これにより、サステイン期間で
発生した、壁電荷、空間残留電荷および準安定原子によ
る、第1電極3と第2電極2の間に電位差が存在せず、
放電空間は放電開始電圧を超えることはなく、放電は発
生しない。この放電停止期間により、第1基板1上の第
1電極3と第2電極2の放電電極間距離53を広げ、第
1電極用駆動回路の出力にインダクタンス30を直列に
接続しても、安定して任意の画素の選択が可能となる。
According to the present invention, in the conventional PDP, a period corresponding to the erasing period is defined as a discharge stop period, and the first electrode 3, the second electrode 2, and the third electrode 7 are set to arbitrary voltages so as to have the same potential. Here, it was set to 0V. However, the sustain voltage Vsus may be used. As a result, there is no potential difference between the first electrode 3 and the second electrode 2 due to wall charges, spatial residual charges, and metastable atoms generated during the sustain period.
The discharge space does not exceed the discharge starting voltage, and no discharge occurs. Due to this discharge stop period, the distance 53 between the discharge electrodes of the first electrode 3 and the second electrode 2 on the first substrate 1 is increased, and even if the inductance 30 is connected in series to the output of the drive circuit for the first electrode, it is stable. Thus, an arbitrary pixel can be selected.

【0057】(実施の形態2)本発明の基本的な技術思
想は、3電極面放電型ACPDPの第1基板1の第1電
極3と第2電極2の放電電極間隔53を広げたPDPに
おいて、第1基板1上に第4電極40を、第1電極3、
第2電極2に平行に存在する非発光領域に、第1電極
3、第2電極2に平行に配置することで、安定して任意
の画素を選択することを可能とし、高輝度、高画質なP
DPを提供するものである。
(Embodiment 2) The basic technical idea of the present invention relates to a three-electrode surface-discharge type ADPDP in which the distance 53 between the first electrode 3 and the second electrode 2 of the first substrate 1 of the first substrate 1 is increased. , A fourth electrode 40 on the first substrate 1, a first electrode 3,
By arranging the first electrode 3 and the second electrode 2 in parallel in the non-light-emitting region existing in parallel with the second electrode 2, it is possible to stably select an arbitrary pixel, and achieve high brightness and high image quality. Na P
Provides DP.

【0058】図2に本発明の実施の形態2に用いたPD
Pの駆動回路部及び電極配置図を示す。第1基板1上の
第1電極3、第2電極2間のうち、非放電空間に第4の
電極を配置する。今回は電極の材料は第1電極3、第2
電極2と同一の材料を使用したが、同一材料である必要
はない。また、放電電極間距離53が従来型PDPより
も広くなり、第1電極3および第2電極2がサステイン
放電による発光を第1基板1から出力される発光を妨げ
る割合が減少するため、第1電極3、第2電極2第4電
極40は透明電極20と金属製バス電極から構成されて
も、金属製バス電極のみから構成されても良い。さら
に、図3、図4及び図5に第4電極40の配置例を示
す。図3は、非放電領域51に第4電極40を1本配置
し、透明電極20と金属バス電極21により構成してい
る。だたし、金属電極のみによる構成でも良い。この第
4電極40を配置することにより、サステイン期間にお
いて、上下方向に拡散する空間電荷、準安定原子等を蓄
積させ、誤放電を防止し、放電停止期間においては、放
電空間内に残留している、空間残留電荷、準安定原子を
蓄積させ、アドレス放電に依存したサステイン放電を可
能としている。さらに、この第4電極40を任意電位設
定ドライバ205により所定の電圧に接続することで、
上下方向への拡散の防止、空間電荷、準安定原子の放電
空間残留の抑制効果を向上することが可能となる。
FIG. 2 shows a PD used in the second embodiment of the present invention.
3 shows a drive circuit unit and electrode arrangement diagram of P. FIG. A fourth electrode is arranged in a non-discharge space between the first electrode 3 and the second electrode 2 on the first substrate 1. This time, the electrode material is the first electrode 3, the second
Although the same material as that of the electrode 2 was used, the material need not be the same. In addition, the distance 53 between the discharge electrodes becomes wider than that of the conventional PDP, and the ratio of the first electrode 3 and the second electrode 2 preventing the light emission due to the sustain discharge from being emitted from the first substrate 1 decreases. The electrode 3, the second electrode 2, and the fourth electrode 40 may be composed of the transparent electrode 20 and a metal bus electrode, or may be composed of only a metal bus electrode. Further, FIGS. 3, 4 and 5 show examples of arrangement of the fourth electrode 40. FIG. In FIG. 3, one fourth electrode 40 is arranged in the non-discharge region 51, and is configured by the transparent electrode 20 and the metal bus electrode 21. However, a configuration using only metal electrodes may be used. By arranging the fourth electrode 40, space charges, metastable atoms and the like diffused in the vertical direction are accumulated in the sustain period to prevent erroneous discharge, and remain in the discharge space during the discharge stop period. In other words, a space discharge and a metastable atom are accumulated to enable a sustain discharge depending on an address discharge. Further, by connecting the fourth electrode 40 to a predetermined voltage by an arbitrary potential setting driver 205,
It is possible to improve the effect of preventing diffusion in the vertical direction and suppressing the residual space charge and metastable atoms from remaining in the discharge space.

【0059】また、図4には第4電極40の幅を第1電
極3、第2電極2と異ならせた場合について示す。第4
電極40が第1電極3および第2電極2に接近すること
で、空間残留電荷、準安定原子の蓄積を容易にし、上下
方向への拡散防止および放電停止機能を向上させる。た
だし、透明電極20の幅を広げた場合に、金属バス電極
21が中央部のみ配置されていると、第1電極3もしく
は第2電極2と第4電極40間の抵抗値が高くなる。こ
のため、金属バス電極21を両端と中央部に配置する。
これにより、第1電極3もしくは第2電極2と第4電極
40間の抵抗値は低下し、上下方向への拡散防止および
放電停止機能がさらに向上する。また、図5に示すよう
に、透明電極20の中央部に配置される金属バス電極2
1幅を広げ、第4電極40の抵抗値の調整も可能とな
る。
FIG. 4 shows a case where the width of the fourth electrode 40 is different from that of the first electrode 3 and the second electrode 2. 4th
The proximity of the electrode 40 to the first electrode 3 and the second electrode 2 facilitates the accumulation of space residual charges and metastable atoms, and prevents the diffusion in the vertical direction and the function of stopping the discharge. However, when the width of the transparent electrode 20 is increased and the metal bus electrode 21 is arranged only at the center, the resistance value between the first electrode 3 or the second electrode 2 and the fourth electrode 40 increases. For this reason, the metal bus electrodes 21 are arranged at both ends and the center.
Thereby, the resistance value between the first electrode 3 or the second electrode 2 and the fourth electrode 40 is reduced, and the function of preventing diffusion in the vertical direction and stopping the discharge is further improved. Further, as shown in FIG. 5, a metal bus electrode 2 arranged at the center of the transparent electrode 20 is formed.
By increasing the width by one, the resistance value of the fourth electrode 40 can be adjusted.

【0060】図6に各電極の印加電圧波形を示す。第1
電極3、第2電極2および第3電極7の印加電圧波形は
本発明の実施の形態1と同様である。全期間において、
第4電極40の印加電圧波形を0Vに接続する。これに
より、セットアップ期間、アドレス期間、サステイン期
間および放電停止期間において、第4電極40は空間残
留電荷、準安定原子の上下方向の拡散防止、および放電
停止機能を発揮し、誤放電を抑制することが可能とな
る。ここで、セットアップ期間は全画素が放電するた
め、第4電極40を図2に示した第4電極用ドライバか
ら分離し、ハイインピーダンス状態にする。これによ
り、放電が発生する第1電極3と第2電極2の近辺にフ
ローティング状態の電極が存在することになり、第1電
極3と第2電極2間のセットアップ放電電圧の低下が可
能となる。また、アドレス期間においても、スキャンパ
ルスPscnに同期させ、第4電極40を順次第4電極
用ドライバから分離し、アドレス放電電圧の低下が可能
となる。また、サステイン期間においても、第4電極4
0を駆動回路から分離することでサステイン放電電圧の
低下が可能となるが、上下方向の空間電荷の拡散が増加
するため、最初のサステインパルスPsus印加時に第
4電極40を駆動回路から分離し、サステイン放電を完
全に発生させ、2個目以降のサステインパルスPsus
印加時は第4電極40を0Vに接続することで、上下方
向の拡散を防止する。
FIG. 6 shows the voltage waveform applied to each electrode. First
The voltage waveforms applied to the electrode 3, the second electrode 2, and the third electrode 7 are the same as those in the first embodiment of the present invention. In all periods,
The voltage waveform applied to the fourth electrode 40 is connected to 0V. Accordingly, during the setup period, the address period, the sustain period, and the discharge stop period, the fourth electrode 40 exerts a function of preventing space residual charges, diffusion of metastable atoms in the vertical direction, and a discharge stop function, thereby suppressing erroneous discharge. Becomes possible. Here, since all the pixels are discharged during the setup period, the fourth electrode 40 is separated from the fourth electrode driver shown in FIG. 2 to be in a high impedance state. As a result, there is an electrode in a floating state near the first electrode 3 and the second electrode 2 where discharge occurs, and the setup discharge voltage between the first electrode 3 and the second electrode 2 can be reduced. . Also in the address period, the fourth electrode 40 is sequentially separated from the fourth electrode driver in synchronization with the scan pulse Pscn, and the address discharge voltage can be reduced. Also, in the sustain period, the fourth electrode 4
By separating 0 from the drive circuit, the sustain discharge voltage can be reduced. However, since the diffusion of space charge in the vertical direction increases, the fourth electrode 40 is separated from the drive circuit when the first sustain pulse Psus is applied. The sustain discharge is completely generated, and the second and subsequent sustain pulses Psus
At the time of application, by connecting the fourth electrode 40 to 0 V, diffusion in the vertical direction is prevented.

【0061】図8に第4電極40を3本配置した場合の
PDPの電極配置図を示す。これにより、第1電極3お
よび第2電極2側の第4電極40は、セットアップ期
間、アドレス期間およびサステイン期間は第4電極用駆
動回路から分離し、各放電電圧を低下させる。中央部の
第4電極40は空間残留電荷と準安定原子の上下方向の
拡散を防止するために、常に0Vに接続する。放電停止
期間においては、ずべての第4電極40を0Vに接続す
ることで、空間残留電荷と準安定原子を第1電極3、第
2電極2、第3電極7および第4電極40に蓄積するこ
とで、放電停止機能を向上させ、誤放電を抑制する。
FIG. 8 shows an electrode arrangement diagram of a PDP when three fourth electrodes 40 are arranged. Thereby, the fourth electrode 40 on the first electrode 3 and the second electrode 2 side is separated from the fourth electrode driving circuit during the setup period, the address period, and the sustain period, and lowers each discharge voltage. The fourth electrode 40 at the center is always connected to 0 V in order to prevent the space residual charges and metastable atoms from vertically diffusing. In the discharge stop period, by connecting all the fourth electrodes 40 to 0 V, the space residual charges and metastable atoms are accumulated in the first electrode 3, the second electrode 2, the third electrode 7, and the fourth electrode 40. By doing so, the discharge stop function is improved, and erroneous discharge is suppressed.

【0062】(実施の形態3)本発明による技術的な思
想は、放電電極間距離53を広げたPDPにおいて、非
放電領域51に配置した第4電極40を利用して、セッ
トアップ放電を安定して発生させ、高画質、高品質なP
DPを提供するものである。
(Embodiment 3) The technical idea of the present invention is that, in a PDP in which the distance 53 between the discharge electrodes is widened, the setup discharge is stabilized by using the fourth electrode 40 arranged in the non-discharge region 51. High quality, high quality P
Provides DP.

【0063】図7に本発明の実施の形態3におけるPD
Pの構成図を示す。第4電極40を3本配置している。
第4電極40を複数本配置することにより、第1電極3
側の第4電極40と第2電極2側の第4電極40を分離
して制御することが可能となり、第4電極40を第1電
極3と第2電極2間放電の種火放電用電極として利用す
ることが可能となる。
FIG. 7 shows a PD according to the third embodiment of the present invention.
FIG. Three fourth electrodes 40 are arranged.
By arranging a plurality of fourth electrodes 40, the first electrodes 3
And the fourth electrode 40 on the second electrode 2 side can be controlled separately, and the fourth electrode 40 can be used as an electrode for a pilot discharge of a discharge between the first electrode 3 and the second electrode 2. It can be used as

【0064】図8に示したPDPの電極配置を使用した
場合に、第1電極3および第2電極2の第4電極40間
の放電電極間距離53は従来のPDPと同程度にしてお
けば、400V程度でトリガーパルスPtrgによる放
電が開始し、この放電を第1電極3と第2電極2間で発
生するセットアップ放電の種火として利用することで、
セットアップ放電電圧を低下することが可能となる。
In the case where the electrode arrangement of the PDP shown in FIG. 8 is used, the distance 53 between the discharge electrodes between the first electrode 3 and the fourth electrode 40 of the second electrode 2 is set to be substantially the same as that of the conventional PDP. , About 400 V, a discharge by the trigger pulse Ptrg starts, and this discharge is used as a pilot discharge of a setup discharge generated between the first electrode 3 and the second electrode 2.
The setup discharge voltage can be reduced.

【0065】また、図9の各電極印加する電圧波形に示
しように、第1電極3側の第4電極40と第2電極2側
の第4電極40を独立駆動することで、セットアップ放
電を第1電極3と第2電極2間のみで発生させるのでは
なく、第1電極3と第4電極40、第2電極2と第4電
極40間でセットアップ放電を発生させる。この場合
に、第1電極3側の第4電極40は第2電極2と同一の
電圧波形を印加し、第2電極2側の第4電極40は第1
電極3と同一の電圧波形を印加する。これにより、図1
5に示した各電極の印加電圧波形と同様に、第1電極3
には正極性の壁電荷が蓄積し、第2電極2には負極性の
壁電荷が蓄積する。このため、アドレス期間のアドレス
放電電圧が低下することになる。
As shown in the voltage waveforms applied to the respective electrodes in FIG. 9, the set-up discharge is caused by independently driving the fourth electrode 40 on the first electrode 3 side and the fourth electrode 40 on the second electrode 2 side. The setup discharge is generated not only between the first electrode 3 and the second electrode 2, but also between the first electrode 3 and the fourth electrode 40 and between the second electrode 2 and the fourth electrode 40. In this case, the fourth electrode 40 on the first electrode 3 side applies the same voltage waveform as the second electrode 2, and the fourth electrode 40 on the second electrode 2 side applies the first voltage waveform.
The same voltage waveform as that of the electrode 3 is applied. As a result, FIG.
As in the case of the applied voltage waveform of each electrode shown in FIG.
Positive wall charges are accumulated in the second electrode 2, and negative wall charges are accumulated in the second electrode 2. For this reason, the address discharge voltage in the address period decreases.

【0066】また、非放電領域51の中央部に配置され
た第4電極40は0Vに接続し、空間残留電荷、準安定
原子等の上下方向の拡散防止と、サステイン放電終了後
の放電停止を促進させ、誤放電を抑制することが可能と
なる。
The fourth electrode 40 disposed at the center of the non-discharge region 51 is connected to 0 V to prevent the diffusion of the residual space charge and metastable atoms in the vertical direction, and to stop the discharge after the end of the sustain discharge. It is possible to promote erroneous discharge.

【0067】(実施の形態4)本発明の基本的な技術思
想は、非放電領域51に配置した第4電極40と第1電
極3と第2電極2間でセットアップ放電を発生させるP
DPにおいて、セットアップ放電領域52に遮光体60
を設けて、バックグランド光を減少させ、コントラスト
比を向上させた高画質、高品質なPDPを提供するもの
である。
(Embodiment 4) The basic technical idea of the present invention is that a P-type electrode which generates a setup discharge between the fourth electrode 40, the first electrode 3, and the second electrode 2 disposed in the non-discharge region 51 is used.
In DP, a light-shielding body 60 is
To provide a high-quality and high-quality PDP with reduced background light and improved contrast ratio.

【0068】図10に本発明の実施の形態4におけるP
DPの電極配置図を示す。駆動方法は本発明の実施の形
態3と同様である。本発明の実施の形態3に示したよう
に、第4電極40をセットアップ放電用電極として使用
した場合では、図10に示すように、第1電極3と第4
電極40の間、および第2電極2と第4電極40の間に
遮光体60を設ける。これにより、画素状態に依存せず
にサブフィールド毎に発光していたセットアップ放電
を、第1基板1から外部に出力されず、コントラスト比
の向上が可能となる。または、図11に示すように非放
電領域51を覆うように、第1電極3から第2電極2の
間に遮光体60を配置する。これにより、セットアップ
放電による発光が第1基板1から出力されず、さらに非
放電領域51は外光による反射が抑制可能となり、コン
トラスト比の向上が可能となる。
FIG. 10 shows P in Embodiment 4 of the present invention.
FIG. 2 shows an electrode arrangement diagram of a DP. The driving method is the same as in Embodiment 3 of the present invention. As described in the third embodiment of the present invention, when the fourth electrode 40 is used as a setup discharge electrode, as shown in FIG.
Light shields 60 are provided between the electrodes 40 and between the second electrode 4 and the fourth electrode 40. As a result, the setup discharge that has been emitted for each subfield without depending on the pixel state is not output from the first substrate 1 to the outside, and the contrast ratio can be improved. Alternatively, as shown in FIG. 11, a light shielding body 60 is arranged between the first electrode 3 and the second electrode 2 so as to cover the non-discharge region 51. As a result, the light emission due to the setup discharge is not output from the first substrate 1, and the non-discharge region 51 can be suppressed from being reflected by external light, so that the contrast ratio can be improved.

【0069】[0069]

【発明の効果】以上のように本発明によれば、サステイ
ン放電用電極間隔を従来型PDPよりも広げ、陽光柱放
電を発生させた場合に、第1電極3、第2電極2および
第3電極7を同電位に設定することで、空間残留電荷、
準安定原子を同極の壁電荷として第1電極3、第2電極
2第3電極7に蓄積する。さらに、第1電極3、第2電
極2間の非放電領域51に、第4電極40を第1電極
3、第2電極2に平行、且つ第3電極7に垂直に配置す
ることで、放電空間内の余分な電荷を第4電極40に蓄
積させ、誤放電を抑制することが可能となり、陽光柱に
よる放電制御が容易に可能となるという有利な効果が得
られる。
As described above, according to the present invention, the first electrode 3, the second electrode 2 and the third electrode 3 are formed in a case where the interval between the electrodes for sustain discharge is wider than that of the conventional PDP and a positive column discharge is generated. By setting the electrodes 7 to the same potential, the space residual charge,
The metastable atoms are accumulated in the first electrode 3, the second electrode 2, and the third electrode 7 as wall charges of the same polarity. Furthermore, by disposing the fourth electrode 40 in the non-discharge region 51 between the first electrode 3 and the second electrode 2 in parallel to the first electrode 3 and the second electrode 2 and perpendicular to the third electrode 7, the discharge is performed. An extra charge in the space is accumulated on the fourth electrode 40, and erroneous discharge can be suppressed. This has an advantageous effect that discharge control by the positive column can be easily performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1におけるPDPの各電極
に印加する電圧波形タイミング図
FIG. 1 is a timing chart of voltage waveforms applied to respective electrodes of a PDP according to Embodiment 1 of the present invention.

【図2】本発明の実施の形態1におけるPDPの駆動回
路部および電極配置を示す概略図
FIG. 2 is a schematic diagram showing a drive circuit unit and electrode arrangement of the PDP according to the first embodiment of the present invention.

【図3】本発明の実施の形態2におけるPDPの電極配
置を示す概略図
FIG. 3 is a schematic diagram showing an electrode arrangement of a PDP according to a second embodiment of the present invention.

【図4】本発明の実施の形態2における第4電極幅を広
げたPDPの電極配置を示す概略図
FIG. 4 is a schematic diagram showing an electrode arrangement of a PDP in which a fourth electrode width is increased according to the second embodiment of the present invention;

【図5】本発明の実施の形態2におけるPDPの電極配
置を示す概略図
FIG. 5 is a schematic diagram showing an arrangement of electrodes of a PDP according to a second embodiment of the present invention.

【図6】本発明の実施の形態2におけるPDPの各電極
に印加する電圧波形タイミング図
FIG. 6 is a timing chart of voltage waveforms applied to each electrode of the PDP according to the second embodiment of the present invention.

【図7】本発明の実施の形態3におけるPDPの駆動回
路部および電極配置を示す概略図
FIG. 7 is a schematic diagram showing a drive circuit unit and electrode arrangement of a PDP according to a third embodiment of the present invention.

【図8】本発明の実施の形態2における第4電極を複数
本配置したPDPの電極配置を示す概略図
FIG. 8 is a schematic diagram showing an electrode arrangement of a PDP in which a plurality of fourth electrodes are arranged in Embodiment 2 of the present invention.

【図9】本発明の実施の形態3における第4電極を独立
して駆動したPDPの各電極に印加する電圧波形タイミ
ング図
FIG. 9 is a timing chart of a voltage waveform applied to each electrode of a PDP in which a fourth electrode is independently driven according to the third embodiment of the present invention.

【図10】本発明の実施の形態4における遮光体を設け
たPDPの電極配置を示す概略図
FIG. 10 is a schematic diagram showing an electrode arrangement of a PDP provided with a light shielding body according to Embodiment 4 of the present invention.

【図11】本発明の実施の形態4における遮光体を非放
電領域全体に設けたPDPの電極配置を示す概略図
FIG. 11 is a schematic diagram showing an electrode arrangement of a PDP in which a light-shielding member according to a fourth embodiment of the present invention is provided over the entire non-discharge region.

【図12】従来型PDPの断面斜視図FIG. 12 is a sectional perspective view of a conventional PDP.

【図13】従来型PDP装置の構成を示すブロック図FIG. 13 is a block diagram showing the configuration of a conventional PDP device.

【図14】従来型PDPの駆動回路部および電極配置を
示す概略図
FIG. 14 is a schematic diagram showing a drive circuit unit and electrode arrangement of a conventional PDP.

【図15】従来型PDPの各電極に印加する電圧波形タ
イミング図
FIG. 15 is a timing chart of a voltage waveform applied to each electrode of a conventional PDP.

【図16】従来型PDPの電極配置を示す概略図FIG. 16 is a schematic diagram showing an electrode arrangement of a conventional PDP.

【図17】従来型PDPにおける駆動回路部および電極
配置を示す概略図
FIG. 17 is a schematic diagram showing a drive circuit unit and electrode arrangement in a conventional PDP.

【図18】従来型PDPにおける印加波形を示す概念図FIG. 18 is a conceptual diagram showing an applied waveform in a conventional PDP.

【符号の説明】[Explanation of symbols]

1 第1基板 2 第2電極 3 第1電極 4 誘電体層 5 保護膜層 6 障壁 7 第3電極 8 蛍光体 9 第2基板 20 透明電極 21 金属バス電極 30 インダクタンス 40 第4電極 41 第1電極に最も近い第4電極 42 第2電極に最も近い第4電極 50 表示放電領域 51 非放電領域 52 セットアップ放電領域 53 放電電極間距離 60 遮光体 100 プラズマディスプレイパネル 101 第1電極用ドライバ 102 第2電極用ドライバ 103 第3電極用ドライバ 104 放電制御タイミング発生回路部 105 サブフィールド処理部 106 メモリ部 107 A/Dコンバータ 108 同期信号分離処理部 109 ビデオ信号 200 アドレスドライバ 201 サステインドライバ 202 スキャンドライバ 203 消去ドライバ 204 セットアップドライバ 205 任意電位設定ドライバ Reference Signs List 1 first substrate 2 second electrode 3 first electrode 4 dielectric layer 5 protective film layer 6 barrier 7 third electrode 8 phosphor 9 second substrate 20 transparent electrode 21 metal bus electrode 30 inductance 40 fourth electrode 41 first electrode The fourth electrode closest to the second electrode 42 The fourth electrode closest to the second electrode 50 Display discharge area 51 Non-discharge area 52 Setup discharge area 53 Distance between discharge electrodes 60 Light shield 100 Plasma display panel 101 Driver for first electrode 102 Second electrode Driver 103 Third electrode driver 104 Discharge control timing generation circuit 105 Subfield processor 106 Memory 107 A / D converter 108 Synchronous signal separation processor 109 Video signal 200 Address driver 201 Sustain driver 202 Scan driver 203 Erasure driver 204 Set Up driver 205 any potential setting driver

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河野 宏樹 神奈川県川崎市多摩区東三田3丁目10番1 号 松下技研株式会社内 (72)発明者 渡辺 由雄 神奈川県川崎市多摩区東三田3丁目10番1 号 松下技研株式会社内 Fターム(参考) 5C040 FA02 FA04 GA02 GB03 GB06 GC02 GC06 GE07 GF08 GG03 LA05 LA14 LA18 MA02 MA03 MA17 MA19 MA30 5C080 AA05 DD26 DD30 EE30 FF09 GG08 HH04 JJ06 JJ07 KK01 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroki Kono 3-10-1 Higashi-Mita, Tama-ku, Kawasaki City, Kanagawa Prefecture Inside Matsushita Giken Co., Ltd. (72) Inventor Yoshio Watanabe 3-chome, Higashi-Mita, Tama-ku, Kawasaki City, Kanagawa Prefecture No. 10 No. 1 Matsushita Giken Co., Ltd. F term (reference) 5C040 FA02 FA04 GA02 GB03 GB06 GC02 GC06 GE07 GF08 GG03 LA05 LA14 LA18 MA02 MA03 MA17 MA19 MA30 5C080 AA05 DD26 DD30 EE30 FF09 GG08 HH04 JJ06 JJ07 KK01

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板と、前記第1の基板上に互いに
平行にかつ交互に配置された第1の電極および第2の電
極と、前記第1の基板に対向して配置された第2の基板
と、前記第2の基板上に前記第1の電極と垂直になる如
く配置された第3の電極と、前記第1の電極、第2の電
極及び第3の電極を所定の波形の印加電圧により駆動す
る駆動用回路を有し、前記第1の電極と第2の電極との
間で放電を発生させるプラズマディスプレイ装置であっ
て、放電を発生させない期間では、前記第1の電極、第
2の電極及び第3の電極に、同極性の壁電荷を蓄積さ
せ、電位差を生じさせないことを特徴とするプラズマデ
ィスプレイ装置。
A first substrate, first and second electrodes arranged on the first substrate in parallel and alternately with each other, and disposed opposite to the first substrate; A second substrate, a third electrode disposed on the second substrate so as to be perpendicular to the first electrode, and a first electrode, a second electrode, and a third electrode, A plasma display device having a driving circuit driven by an applied voltage having a waveform and generating a discharge between the first electrode and the second electrode, wherein during a period in which no discharge occurs, the first A plasma display device, wherein wall charges of the same polarity are accumulated in an electrode, a second electrode, and a third electrode, and a potential difference is not generated.
【請求項2】 第1の電極と第2電極に平行に存在する
非放電領域に、第4の電極を第1の電極に平行に配置
し、第1電極と第2の電極との間の放電において発生す
る電荷を前記第4の電極に蓄積させることを特徴とする
請求項1記載のプラズマディスプレイ装置。
2. A method according to claim 1, wherein a fourth electrode is disposed in a non-discharge region existing in parallel with the first electrode and the second electrode in parallel with the first electrode, and a fourth electrode is disposed between the first electrode and the second electrode. 2. The plasma display device according to claim 1, wherein electric charges generated in the discharge are accumulated in the fourth electrode.
【請求項3】 放電において発生する電荷の内、選択し
たセル以外に拡散する電荷を複数本の第4の電極に蓄積
させることを特徴とする請求項2に記載のプラズマディ
スプレイ装置。
3. The plasma display apparatus according to claim 2, wherein, of the electric charges generated in the discharge, electric charges diffused to other than the selected cell are accumulated in the plurality of fourth electrodes.
【請求項4】 第4の電極の幅は、第1の電極及び第2
の電極とは異なることを特徴とする請求項2又は3記載
のプラズマディスプレイ装置。
4. The width of the fourth electrode is equal to the width of the first electrode and the second electrode.
4. The plasma display device according to claim 2, wherein said electrode is different from said electrode.
【請求項5】 第4の電極は、第1の電極と第2の電極
間の表示放電領域の距離よりも第1の電極又は第2の電
極に近づけることを特徴とする請求項2ないし4のいず
れか記載のプラズマディスプレイ装置。
5. The device according to claim 2, wherein the fourth electrode is closer to the first electrode or the second electrode than a distance of a display discharge region between the first electrode and the second electrode. The plasma display device according to any one of the above.
【請求項6】 第1の電極と前記第1の電極に最も接近
している第4の電極との間及び第2の電極と前記第2の
電極に最も接近している第4の電極の間に遮光体を配置
することを特徴とする請求項3ないし5のいずれか記載
のプラズマディスプレイ装置。
6. The first electrode and the fourth electrode closest to the first electrode, and the second electrode and the fourth electrode closest to the second electrode. The plasma display device according to any one of claims 3 to 5, wherein a light shielding body is arranged between the plasma display devices.
【請求項7】 第1の電極と第2の電極で挟まれた非放
電領域に遮光体を配置することを特徴とする請求項2な
いし6のいずれか記載のプラズマディスプレイ装置。
7. The plasma display device according to claim 2, wherein a light-shielding member is arranged in a non-discharge region sandwiched between the first electrode and the second electrode.
【請求項8】 第1の電極又は第2の電極と第4の電極
と間に放電を発生させることを特徴とする請求項2ない
し7のいずれか記載のプラズマディスプレイ装置。
8. The plasma display device according to claim 2, wherein a discharge is generated between the first electrode or the second electrode and the fourth electrode.
【請求項9】 第4電極を所定の電位に接続することを
特徴とする請求項2ないし8に記載のプラズマディスプ
レイ装置の駆動方法。
9. The method of driving a plasma display device according to claim 2, wherein the fourth electrode is connected to a predetermined potential.
【請求項10】 第1の電極又は第2の電極に最も接近
している第4の電極を、駆動回路から分離またはハイイ
ンピーダンス状態とし、それ以外の第4の電極を所定の
電位に接続することを特徴とする請求項2ないし9のい
ずれか記載のプラズマディスプレイ装置の駆動方法。
10. The fourth electrode closest to the first electrode or the second electrode is separated from the drive circuit or brought into a high impedance state, and the other fourth electrodes are connected to a predetermined potential. 10. The driving method of a plasma display device according to claim 2, wherein:
【請求項11】 第1の電極又は第2の電極に最も接近
している第4の電極は、前記第1の電極又は第2の電極
と放電を開始する電位を印加することを特徴とする請求
項3ないし10のいずれか記載のプラズマディスプレイ
装置の駆動方法。
11. A fourth electrode closest to the first electrode or the second electrode applies a potential to start discharge with the first electrode or the second electrode. A method for driving a plasma display device according to any one of claims 3 to 10.
【請求項12】 第1の電極と第4の電極間及び第2の
電極と第4の電極間で、セットアップ放電を発生させる
ことを特徴とする請求項3ないし10のいずれか記載の
プラズマディスプレイ装置の駆動方法。
12. The plasma display according to claim 3, wherein a setup discharge is generated between the first electrode and the fourth electrode and between the second electrode and the fourth electrode. How to drive the device.
JP20593399A 1998-12-25 1999-07-21 Plasma display device and its driving method Withdrawn JP2001034228A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20593399A JP2001034228A (en) 1999-07-21 1999-07-21 Plasma display device and its driving method
US09/469,350 US6376995B1 (en) 1998-12-25 1999-12-22 Plasma display panel, display apparatus using the same and driving method thereof
US10/080,585 US6528952B2 (en) 1998-12-25 2002-02-25 Plasma display panel, display apparatus using the same and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20593399A JP2001034228A (en) 1999-07-21 1999-07-21 Plasma display device and its driving method

Publications (1)

Publication Number Publication Date
JP2001034228A true JP2001034228A (en) 2001-02-09

Family

ID=16515146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20593399A Withdrawn JP2001034228A (en) 1998-12-25 1999-07-21 Plasma display device and its driving method

Country Status (1)

Country Link
JP (1) JP2001034228A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389025B1 (en) * 2001-07-18 2003-06-25 엘지전자 주식회사 Plasma Display Panel
KR100404847B1 (en) * 2001-07-18 2003-11-07 엘지전자 주식회사 Plasma Display Panel
JP2005258278A (en) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP2006267526A (en) * 2005-03-24 2006-10-05 Pioneer Electronic Corp Driving method of plasma display panel
CN100428308C (en) * 2005-01-11 2008-10-22 富士通日立等离子显示器股份有限公司 Driving method of plasma display panel and plasma display device
CN100428309C (en) * 2005-01-11 2008-10-22 富士通日立等离子显示器股份有限公司 Driving method of plasma display panel and plasma display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389025B1 (en) * 2001-07-18 2003-06-25 엘지전자 주식회사 Plasma Display Panel
KR100404847B1 (en) * 2001-07-18 2003-11-07 엘지전자 주식회사 Plasma Display Panel
JP2005258278A (en) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP4547949B2 (en) * 2004-03-15 2010-09-22 パナソニック株式会社 Driving method of plasma display panel
CN100428308C (en) * 2005-01-11 2008-10-22 富士通日立等离子显示器股份有限公司 Driving method of plasma display panel and plasma display device
CN100428309C (en) * 2005-01-11 2008-10-22 富士通日立等离子显示器股份有限公司 Driving method of plasma display panel and plasma display device
US7518573B2 (en) 2005-01-11 2009-04-14 Fujitsu Hitachi Plasma Display Limited Driving method of plasma display panel and plasma display device
US7573440B2 (en) 2005-01-11 2009-08-11 Fujitsu Hitachi Plasma Display Limited Driving method of plasma display panel and plasma display device
JP2006267526A (en) * 2005-03-24 2006-10-05 Pioneer Electronic Corp Driving method of plasma display panel
JP4689314B2 (en) * 2005-03-24 2011-05-25 パナソニック株式会社 Driving method of plasma display panel

Similar Documents

Publication Publication Date Title
JP4636901B2 (en) Plasma display apparatus and driving method thereof
US7907103B2 (en) Plasma display apparatus and driving method thereof
JP3466098B2 (en) Driving method of gas discharge panel
KR100625530B1 (en) Driving Method for Plasma Display Panel
US7129912B2 (en) Display device, and display panel driving method
KR100726633B1 (en) Plasma display apparatus and driving method thereof
KR100667550B1 (en) Driving Method for Plasma Display Panel
US20070030214A1 (en) Plasma display apparatus and driving method thereof
KR100330030B1 (en) Plasma Display Panel and Method of Driving the Same
KR100338519B1 (en) Method of Address Plasma Display Panel
KR20010098372A (en) Method of driving ac type pdp
KR20040023994A (en) Plasma display panel
JP3430946B2 (en) Plasma display panel and driving method thereof
JP2001034228A (en) Plasma display device and its driving method
JPH1124630A (en) Drive method for plasma display panel
US7719485B2 (en) Plasma display apparatus and driving method thereof
JP2004198776A (en) Method for driving plastic display device
KR20060086775A (en) Driving method for plasma display panel
KR20060109546A (en) Plasma display apparatus and driving method thereof
JP2002040987A (en) Method for driving plasma display panel
KR100774870B1 (en) Plasma Display Apparatus
KR100579934B1 (en) Driving method for plasma display panel
KR100579328B1 (en) Driving method for plasma display panel
KR100726956B1 (en) Driving Method for Plasma Display Panel
KR100800435B1 (en) Driving Method for Plasma Display Panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070411