JP2001027921A - Ｐｃカードインターフェースおよびｐｃカード - Google Patents

Abstract

(57)【要約】 【課題】 情報処理機器とＰＣカードとの間のデータ伝
送の高速化が図れ、６４ｂｉｔ拡張ＰＣＩバスを有する
情報処理機器の性能をフルに発揮させることができるＰ
ＣカードインターフェースおよびＰＣカードを提供す
る。 【解決手段】 本発明に係るＰＣカードインターフェー
ス３１では、切替スイッチ３８から与えられる切替信号
に基づき、第１および第２切替回路３６，３７により、
バス４２，４３；４５，４７；４４，４６の間の接続形
態を切り替えることより、情報処理機器が、各ＰＣカー
ド２と個別にアクセスして３２ｂｉｔのデータ伝送を行
うことを可能とするともに、２個のＰＣカード２をあた
かも１個のＰＣカード２として使用し、両ＰＣカード２
との間で６４ｂｉｔのデータ伝送を行うことを可能とし
ている。また、本発明に係るＰＣカードでは、同時にア
クセス可能な第１および第２の２個のコネクタを設け、
６４ｂｉｔのデータ伝送が可能となっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＰＣ Ｃａｒｄ
Ｓｔａｎｄａｒｄ規格に準拠したＰＣカードインター
フェースおよびＰＣカードに関するものである。

【０００２】

【従来の技術】図１３は、従来のＰＣカードインターフ
ェース１およびＰＣカード２の構成を示すブロック図で
ある。近年、携帯型パソコンとの情報処理機器の高機能
化が進み、図１３に示すように、６４ｂｉｔのデータバ
ス幅を有するＰＣＩバス（６４ｂｉｔ拡張ＰＣＩバス）
３が導入されている。

【０００３】この従来のＰＣカードインターフェース１
は、ＣａｒｄＢｕｓ規格に準拠したものであり、ＰＣカ
ード２が接続される上下２段に設けられた第１および第
２ソケット４，５と、情報処理機器のＰＣＩバス３と各
ＰＣカード２との間に介装される第１および第２ソケッ
トコントローラ６，７とを備えて構成されており、情報
処理機器と各ＰＣカード２との間で３２ｂｉｔのデータ
伝送を可能とするものである。各ソケット４，５と各ソ
ケットコントローラ６，７との間は、カードバス８，９
で接続されており、また、各ソケットコントローラ６，
７とＰＣＩバス３との間は、アドレス・データ・バス
（ＡＤ［３１：０］）１０，１１およびコントロールバ
ス１２，１３で接続されている。

【０００４】そして、このような従来のＰＣカードイン
ターフェース１では、各ソケット４，５に接続された各
ＰＣカード２が独立に駆動され、各ＰＣカード２と情報
処理機器との間のデータ伝送が３２ｂｉｔで個別に行わ
れるようになっている。

【０００５】また、従来のＰＣカード２は、ＰＣＭＣＩ
Ａ規格（ＣａｒｄＢｕｓ対応）に準拠したものであり、
図１３に示すように、所定の機構が付与された機能回路
部２１と、その機能回路部２１をＰＣカードインターフ
ェース１の各ソケット４，５に接続するための６８ｐｉ
ｎのコネクタ２２とを備えて構成されている。機能回路
部２１とコネクタ２２とは、アドレス・データ・バス２
３およびコントロールバス２４で接続されており、機能
回路部２１は、コネクタ２２を通じて３２ｂｉｔでデー
タの取り込みおよび送出を行う機能を有している。な
お、ＰＣカード２には、メモリカードおよびモデム等の
種々のものがあり、これに対応して、その機能回路部２
１は、メモリカード機能およびモデム機能等の種々の機
能が付与されている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
ＰＣカードインターフェース１では、図１３に示すよう
に、そのＰＣカードインターフェース１が、６４ｂｉｔ
拡張ＰＣＩバス３を有する情報処理機器に接続されてい
る際にも、情報処理機器とＰＣカード２との間のデータ
伝送を３２ｂｉｔで行うことしかできず、情報処理機器
の性能をフルに発揮させることができないという問題が
ある。

【０００７】また、同様に、従来のＰＣカード２では、
３２ｂｉｔでしかデータ伝送を行うことができないた
め、ＰＣカード２が接続される情報処理機器が６４ｂｉ
ｔ拡張ＰＣＩバス３を有するものである場合に、情報処
理機器の性能をフルに発揮させることができないという
問題がある。

【０００８】そこで、この発明は上記のような問題点を
解消するためになされたもので、情報処理機器とＰＣカ
ードとの間のデータ伝送の高速化が図れ、６４ｂｉｔ拡
張ＰＣＩバスを有する情報処理機器の性能をフルに発揮
させることができるＰＣカードインターフェースおよび
ＰＣカードを提供することを目的とする。

【０００９】

【課題を解決するための手段】この発明の請求項１に係
る課題解決手段は、情報処理機器の６４ｂｉｔのデータ
バス幅を有するＰＣＩバスとＰＣカードとの間に介装さ
れ、前記情報処理機器と前記ＰＣカードとの間のデータ
伝送を行うＰＣカードインターフェースにおいて、前記
ＰＣカードのコネクタがそれぞれ挿入接続される第１お
よび第２のソケットと、前記各ソケットと前記ＰＣＩバ
スとの間に介装され、前記各ソケットを通じて前記情報
処理機器と前記ＰＣカードとの間のデータ伝送を行う制
御部と、前記制御部のＰＣＩバス接続側のバスと前記Ｐ
ＣＩバスとの間に介装され、前記制御部のＰＣＩバス接
続側の前記バスと前記ＰＣＩバスとの接続形態を、前記
各ソケットに接続された前記各ＰＣカードと前記情報処
理機器との間で３２ｂｉｔのデータ伝送を可能とする第
１の接続形態と、前記各ソケットに接続された２個の前
記ＰＣカードをあたかも１個のＰＣカードとして同時に
使用し、その２個の前記ＰＣカードと前記情報処理機器
との間で６４ｂｉｔのデータ伝送を可能とする第２の接
続形態との間で切り替える切替部とを備えている。

【００１０】この発明の請求項２に係る課題解決手段
は、前記ＰＣカードインターフェースが、前記接続形態
を前記第１の接続形態と第２の接続形態との間で切り替
えるための所定の操作入力を受け付け、前記切替部に所
定の切替信号を出力する操作入力受付部をさらに備え、
前記切替部が、前記切替信号に基づき、前記接続形態を
前記第１の接続形態と前記第２の接続形態との間で切り
替えるようになっている。

【００１１】この発明の請求項３に係る課題解決手段
は、前記制御部が、前記第１のソケットに接続された前
記ＰＣカードと前記情報処理機器との間のデータ伝送を
行う第１ソケットコントローラと、前記第２のソケット
に接続された前記ＰＣカードと前記情報処理機器との間
のデータ伝送を行う第２ソケットコントローラとを備
え、前記切替部が、前記第１ソケットコントローラのＰ
ＣＩバス接続側のアドレス・データ・バスの信号線ＡＤ
［３１：０］と前記ＰＣＩバスのアドレス・データ・バ
スの信号線ＡＤ［３２：０］との間に介装され、その両
者の間の接続形態を、前記切替信号および６４ｂｉｔの
データ伝送時に外部から入力されるＡＣＫ６４＃信号に
基づき、前記第１の接続形態と前記第２の接続形態との
間で切り替える第１切替回路と、前記第２ソケットコン
トローラのＰＣＩバス接続側のアドレス・データ・バス
の信号線ＡＤ［３１：０］と前記ＰＣＩバスのアドレス
・データ・バスの信号線ＡＤ［６３：０］との間、およ
び３２ｂｉｔのデータ伝送時と６４ｂｉｔのデータ伝送
時とで切り替えが必要な第２ソケットコントローラのＰ
ＣＩバス接続側のコントロールバスの要切替信号線と前
記ＰＣＩバスのコントロールバスの要切替信号線との間
に介装され、その両者の各間の接続形態を、前記切替信
号および前記ＡＣＫ６４＃信号に基づき、前記第１の接
続形態と前記第２の接続形態との間で切り替える第２切
替回路とを備えている。

【００１２】この発明の請求項４に係る課題解決手段
は、ＰＣカードインターフェースを介して情報処理機器
に接続され、所定の機能を発揮する機能回路部を内蔵す
るＰＣカードであって、前記機能回路部と前記ＰＣカー
ドインターフェースとの接続を行うためのコネクタが、
前記ＰＣカードインタフェースの２段に設けられる第１
および第２のソケットに同時に挿入接続されるように、
第１および第２のコネクタとして２段に設けられ、前記
機能回路部がその第１および第２のコネクタを同時に用
いて６４ｂｉｔのデータ伝送を行う機能を有している。

【００１３】この発明の請求項５に係る課題解決手段
は、前記ＰＣカードの外形形状が、ＰＣ Ｃａｒｄ Ｓ
ｔａｎｄａｒｄ Ｔｙｐｅ IIIに準拠して規格化され
ている。

【００１４】

【発明の実施の形態】実施の形態１．図１ないし図９に
基づいて、この発明の実施の形態１に係るＰＣカードイ
ンターフェース３１について説明する。なお、図１ない
し図１１に示す構成において、図１３に示す従来の構成
と対応する部分には同一の参照符号を付して説明を省略
する。

【００１５】このＰＣカードインターフェース３１は、
大略的に、図１および図２に示すように、ＰＣカード２
のコネクタ２２が挿入接続される上下２段に設けられた
第１および第２ソケット３２，３３と、各ソケット３
２，３３とＰＣＩバス３との間に介装され、各ソケット
３２，３３を通じて情報処理機器とＰＣカード２との間
のデータ伝送を行う第１および第２ソケットコントロー
ラ（制御部）３４，３５と、各ソケットコントローラ３
４，３５のＰＣＩバス接続側のバスとＰＣＩバス３との
間に介在され、両者の間の接続形態を３２ｂｉｔのデー
タ伝送に対応した第１の接続形態と６４ｂｉｔのデータ
伝送に対応した第２の接続形態との間で切り替える第１
および第２切替回路（切替部）３６，３７と、第１およ
び第２切替回路３６，３７に接続形態の切り替えを行わ
せるための操作入力を入力するための切替スイッチ（操
作入力受付部）３８とを備えて構成されている。

【００１６】各ソケット３２，３３と各ソケットコント
ローラ３４，３５とは、カードバス（ＣａｒｄＢｕｓ）
３９，４０で接続されている。なお、カードバス３９，
４０およびソケットコントローラ３４，３５に関して
は、ＣａｒｄＢｕｓ規格に準拠したものであり、詳細な
説明は省略する。なお、ソケットコントローラ３４，３
５は、後述する３２ｂｉｔおよび６４ｂｉｔのいずれの
モードにおいても同じ伝送動作を行う。

【００１７】第１ソケットコントローラ３４とＰＣＩバ
ス３との間は、コントロールバス４１を介して接続され
ているとともに、コントローラ３４側からアドレス・デ
ータ・バス（ＡＤ［３１：０］）４２、第１切替回路３
６およびアドレス・データ・バス（ＡＤ［３２：０］）
４３を介して接続されている。第２ソケットコントロー
ラ３５とＰＣＩバス３とは、コントローラ３５側からコ
ントローラバス４４およびアドレス・データ・バス４
５、第２切替回路３７、および、コントロールバス４６
およびアドレス・データ・バス４７を介して接続されて
いる。バス４１，４３，４６，４７の各信号線は、ＰＣ
Ｉバス３の対応する信号線にそれぞれ接続されている。

【００１８】各ソケット３２，３３が設けられるこのＰ
Ｃカードインターフェース３１のスロット内には、ＰＣ
ＭＣＩＡ規格（ＣａｒｄＢｕｓ対応）のＰＣカード２を
Ｔｙｐｅ Iまたはｔｙｐｅ IIであれば２個、Ｔｙｐ
ｅ IIIであれば１個挿入可能となっている。また、各
ソケット３２，３３は、従来規格のＰＣカード２のコネ
クタ２２に対応したものである。

【００１９】ここで、第１切替回路３６は、アドレス・
データ・バス４２，４３間の接続形態の切り替えを行
い、第２切替回路３７は、コントロールバス４４，４６
間およびアドレス・データ・バス４５，４７間の接続形
態の切り替えを行うようになっている。

【００２０】切替スイッチ３８は、２ポジションタイプ
の切替スイッチ（ここでは押圧スイッチ）であり、所定
箇所（ここでは、図３に示すようにこのＰＣカードイン
ターフェース３１のケース体５１の前面パネル部５１
ａ）に設けられる押圧部３８ａを押圧操作することによ
り、その作動接片３８ｂがＶｃｃ端子側またはグランド
端子側に切り替わり、これによって、各切替回路３６，
３７へ出力する切替信号がハイ、ローに切り替わる。

【００２１】ここでは、操作部３８ａが、図４に示すよ
うに突出している状態にあるときには、作動接片３８ｂ
が、図１に示すようにＶｃｃ端子側に接続されており、
これによって、切替スイッチ３８からはハイレベルの切
替信号が出力されており、これに対応して、各切替回路
３６，３７では、３２ｂｉｔのデータ伝送に対応する第
１の接続形態に切り替えられている。

【００２２】そして、この状態から、押圧部３８ａが、
図５に示すように押し込まれると、作動接片３８ｂが、
図２に示すようにＶｃｃ端子側からグランド端子側に切
り替わり、これによって、切替スイッチ３８から出力さ
れる切替信号がハイレベルからローレベルに切り替えら
れ、押圧操作が行われるまでその状態が保持される一
方、これに対応して、各切替回路３６，３７による接続
形態が、６４ｂｉｔのデータ伝送に対応した第２の接続
形態に切り替えられる。この押圧部３８ａが押し込まれ
ている状態は、押圧部３８ａが再度押圧されるのに伴っ
て解除され、解除に伴って押圧部３８ａが突出状態に復
帰するとともに、切替信号がローレベルからハイレベル
に切り替えられる。

【００２３】なお、図３中、符号５２，５３で示される
のは、上段カード挿入口および下段カード挿入口であ
り、符号５４，５５で示されるのは、上段カード取出し
スイッチおよび下段カード取出しスイッチである。

【００２４】第１切替回路３６は、切替スイッチ３８か
ら与えられる切替信号がハイレベルのときには、これに
応答し、アドレス・データ・バス４２，４３間の接続形
態を、３２ｂｉｔのデータ伝送に対応した第１の接続形
態に切り替え、切替信号がローレベルのときには、これ
に応答し、アドレス・データ・バス４２，４３間の接続
形態を６４ｂｉｔのデータ伝送に対応した第２の接続形
態に切り替える。

【００２５】第２切替回路３７は、切替スイッチ３８か
ら与えられる切替信号がハイレベルのときには、これに
応答し、コントロールバス４４，４６間およびアドレス
・データ・バス４５，４７間の接続形態を、３２ｂｉｔ
のデータ伝送に対応した第１の接続形態に切り替え、切
替信号がローレベルのときには、これに応答し、コント
ロールバス４４，４６間およびアドレス・データ・バス
４５，４７間の接続形態を６４ｂｉｔのデータ伝送に対
応した第２の接続形態に切り替える。

【００２６】次に、図６ないし図８に基づいて、第１お
よび第２切替回路３６，３７の構成および動作をさらに
詳述する。

【００２７】図６に示すように、第１ソケットコントロ
ーラ３４と第１切替回路３６との間を結ぶアドレス・デ
ータ・バス４２は、ＡＤ［０］からＡＤ［３１］の３２
本の信号線を有しており、第１切替回路３６とＰＣＩバ
ス３との間を結ぶアドレス・データ・バス４３は、ＡＤ
［０］からＡＤ［３２］の信号線を有している。

【００２８】これに対応して、第１切替回路３６は、図
６に示すように、第１および第２のスイッチング素子
（ここではトランスミッションゲート）６１ａ，６１ｂ
をそれぞれ有する第１ないし第３２のスイッチングブロ
ック６１と、入力される切替信号およびコントロール信
号（ＡＣＫ６４＃信号）に基づいて、その各スイッチン
グブロック６１に備えられる各トランスミッションゲー
ト６１ａ，６１ｂのオン、オフ切り替えを行う入力回路
６２とを備えている。

【００２９】入力回路６２は、ＮＯＲゲート６２ａと、
２個のインバータ６２ｂ，６２ｃとを備えており、ＮＯ
Ｒゲート６２ａには、切替スイッチ３８から与えられる
切替信号と、インバータ６２ｂを介して後述するコント
ロールバス４６から与えられるＡＣＫ６４＃信号とが入
力される。ＮＯＲゲート６２ａからの出力は、各スイッ
チングブロック６１の第１のトランスミッションゲート
６１ａの第２入力端子および第２のトランスミッション
ゲート６１ｂの第１入力端子にそれぞれ直接入力される
一方、インバータ６２ｃを介して各スイッチングブロッ
ク６１の第１のトランスミッションゲート６１ａの第１
入力端子および第２のトランスミッションゲート６１ｂ
の第２入力端子に直接入力されるようになっている。

【００３０】各スイッチングブロック６１は、アドレス
・データ・バス４２のＡＤ［０］からＡＤ［３１］の各
信号線に個別に対応しており、バス４２の信号線ＡＤ
［０］に対応する第１のスイッチングブロック６１から
順に説明すると、その第１のトランスミッションゲート
６１ａが、バス４２の信号線ＡＤ［０］とバス４３の信
号線ＡＤ［０］との間に、この両者の間をオン、オフ可
能に介装されており、その第２のトランスミッションゲ
ート６１ｂが、バス４２の信号線ＡＤ［０］とバス４３
の信号線ＡＤ［１］との間に、この両者の間をオン、オ
フ可能に介装されている。

【００３１】バス４２の信号線ＡＤ［１］に対応する第
２のスイッチングブロック６１では、その第１のトラン
スミッションゲート６１ａが、バス４２の信号線ＡＤ
［１］とバス４３の信号線ＡＤ［１］との間に、この両
者の間をオン、オフ可能に介装されており、その第２の
トランスミッションゲート６１ｂが、バス４２の信号線
ＡＤ［１］とバス４３の信号線ＡＤ［２］との間に、こ
の両者の間をオン、オフ可能に介装されている。

【００３２】バス４２の信号線ＡＤ［２］に対応する第
３のスイッチングブロック６１では、その第１のトラン
スミッションゲート６１ａが、バス４２の信号線ＡＤ
［２］とバス４３の信号線ＡＤ［２］との間に、この両
者の間をオン、オフ可能に介装されており、その第２の
トランスミッションゲート６１ｂが、バス４２の信号線
ＡＤ［２］とバス４３の信号線ＡＤ［３］との間に、こ
の両者の間をオン、オフ可能に介装されている。以下、
同様な要領で、バス４２の信号線ＡＤ［３１］に対応す
る第３２のスイッチングブロック６１まで接続されてい
る。

【００３３】このような構成により、入力される切替信
号およびＡＣＫ６４＃信号に応じて、各スイッチングブ
ロック６１の第１および第２のトランスミッションゲー
ト６１ａ，６１ｂのいずれか一方がオンし、これによっ
て、バス４２の信号線ＡＤ［０］，ＡＤ［１］，・・
・，ＡＤ［３１］が、バス４３の信号線ＡＤ［０］また
はＡＤ［１］，信号線ＡＤ［１］またはＡＤ［２］，・
・・，信号線ＡＤ［３１］またはＡＤ［３２］に接続さ
れる。

【００３４】切替スイッチ３８から入力される切替信号
がハイレベルであるとき（３２ｂｉｔ対応時）には、Ａ
ＣＫ６４＃信号がハイ、ローいずれの場合にも、各スイ
ッチングブロック６１の第１のトランスミッションゲー
ト６１ａがオンするとともに第２のトランスミッション
ゲート６１ｂがオフし、これによって、バス４２の信号
線ＡＤ［０］〜ＡＤ［３１］が、バス４３の信号線ＡＤ
［０］〜ＡＤ［３１］にそれぞれ接続される。

【００３５】入力される切替信号がローレベルであると
き（６４ｂｉｔ対応時）には、ＡＣＫ６４＃信号がロー
レベルであるか、ハイレベルであるかに応じて、各スイ
ッチングブロック６１の第１および第２のトランスミッ
ションゲート６１ａ，６１ｂが、オン、オフあるいはオ
フ、オンし、これによって、バス４２の信号線ＡＤ
［０］，ＡＤ［１］，・・・，ＡＤ［３１］が、バス４
３の信号線ＡＤ［０］またはＡＤ［１］，信号線ＡＤ
［１］またはＡＤ［２］，・・・，信号線ＡＤ［３１］
またはＡＤ［３２］にそれぞれ接続される。

【００３６】図７および図８に示すように、第２ソケッ
トコントローラ３５と第２切替回路３７との間を結ぶア
ドレス・データ・バス４５は、ＡＤ［０］からＡＤ［３
１］の信号線を有しており、第２切替回路３７とＰＣＩ
バス３との間を結ぶアドレス・データ・バス４７は、Ａ
Ｄ［０］からＡＤ［６３］の信号線を有している。

【００３７】また、コントロールバス４４に含まれる信
号線のうち、３４ｂｉｔ対応時と６４ｂｉｔ対応時とで
切り替えの必要な信号線は、図８に示すように、ＰＡ
Ｒ、Ｃ／ＢＥ［０］〜Ｃ／ＢＥ［３］、ＦＲＡＭＥ＃お
よびＤＥＵＳＥＬ＃であり、他の信号線は、切替回路３
７を介すことなく、コントロールバス４６の対応する信
号線に接続されている。

【００３８】ここで、３４ｂｉｔ／６４ｂｉｔの切り替
えに伴って、バス４４の信号線ＰＡＲ２は、バス４６の
信号線ＰＡＲと信号線ＰＡＲ６４との間で接続を切り替
える必要がある。バス４４の信号線Ｃ／ＢＥ［０］〜Ｃ
／ＢＥ［３］は、バス４６の信号線Ｃ／ＢＥ［０］〜Ｃ
／ＢＥ［３］と信号線Ｃ／ＢＥ［４］〜Ｃ／ＢＥ［７］
との間で接続を切り替える必要がある。バス４４の信号
線ＦＲＡＭＥ＃は、バス４６の信号線ＦＲＡＭＥ＃と信
号線ＲＥＱ６４＃との間で接続を切り替える必要があ
る。バス４４の信号線ＤＥＵＳＥＬ＃は、バス４６の信
号線ＤＥＵＳＥＬ＃と信号線ＡＣＫ６４＃との間で接続
を切り替える必要がある。

【００３９】これに対応して、第２切替回路３７は、図
７および図８に示すように、アドレス・データ・バス４
５とアドレス・データ・バス４７と間の接続形態を切り
替える第１ないし第３２のスイッチングブロック６３
と、コントロールバス４４とコントロールバス４６との
間の接続形態を切り替える第３３ないし第３９のスイッ
チングブロック６４〜７０（図８においてスイッチング
ブロック６６，６７は省略されている）と、切替スイッ
チ３８から入力される切替信号およびコントロール信号
（ＡＣＫ６４＃信号）に基づいて、各スイッチングブロ
ック６３〜７０に備えられる各トランスミッションゲー
ト（６３ａ，６３ｂ，６３ｃ），（６４ａ，６４ｂ）〜
（７０ａ，７０ｂ）のオン、オフ切り替えを行う入力回
路７１とを備えている。

【００４０】第１なしい第３２の各スイッチングブロッ
ク６３は、第１ないし第３の３個のスイッチング素子
（ここではトランスミッションゲート）６３ａ〜６３ｃ
を備えており、第３３ないし第３９の各スイッチングブ
ロック６４〜７０は、第１および第２のスイッチング素
子（ここではトランスミッションゲート）（６４ａ，６
４ｂ）〜（７０ａ，７０ｂ）を備えている。

【００４１】入力回路７１は、２個のＮＯＲゲート７１
ａ，７１ｂと、４個のインバータ７１ｃ〜７１ｆとを備
えている。ＮＯＲゲート７１ａには、切替スイッチ３８
から与えられる切替信号と、インバータ７１ｃを介して
コントロールバス４６から与えられるＡＣＫ６４＃信号
とが入力される。ＮＯＲゲート７１ｂには、上記切替信
号およびＡＣＫ６４＃信号とが入力される。

【００４２】バス４５，４７間の切り替えを行う第１な
いし第３２のスイッチングブロック６３の第１のトラン
スミッションゲート６３ａにおける第１および第２入力
端子には、直接入力される切替信号、およびインバータ
７１ｅを介して入力される切替信号がそれぞれ入力され
る。第２のトランスミッションゲート６３ｂの第１およ
び第２入力端子には、直接入力されるＮＯＲゲート７１
ａの出力信号、およびインバータ７１ｄを介して入力さ
れるＮＯＲゲート７１ａの出力信号がそれぞれ入力され
る。第３のトランスミッションゲート６３ｃの第１およ
び第２入力端子には、直接入力されるＮＯＲゲート７１
ｂの出力信号、およびインバータ７１ｆを介して入力さ
れるＮＯＲゲート７１ｂの出力信号がそれぞれ入力され
る。

【００４３】バス４４，４６間の切り替えを行う第３３
ないし第３９のスイッチングブロック６４〜７０の第１
のトランスミッションゲート６４ａ〜７０ａの第１およ
び第２入力端子には、直接入力される切替信号、および
インバータ７１ｅを介して入力される切替信号がそれぞ
れ入力される。第２のトランスミッションゲート６４ｂ
〜７０ｂの第１および第２入力端子には、インバータ７
１ｅを介して入力される切替信号、および直接入力され
る切替信号がそれぞれ入力される。

【００４４】第１なしい第３２のスイッチングブロック
６３は、バス４５のＡＤ［０］からＡＤ［３１］の各信
号線に個別に対応しており、バス４５の信号線ＡＤ
［０］に対応する第１のスイッチングブロック６３から
順に説明すると、その第１ないし第３のトランスミッシ
ョンゲート６３ａ〜６３ｃが、バス４５の信号線ＡＤ
［０］とバス４７の信号線ＡＤ［０］，ＡＤ［１］，Ａ
Ｄ［３２］との各間に、その両者の間をオン、オフ可能
に介装されている。

【００４５】バス４５の信号線ＡＤ［１］に対応する第
２のスイッチングブロック６３では、バス４５の信号線
ＡＤ［１］とバス４７の信号線ＡＤ［１］，ＡＤ
［２］，ＡＤ［３３］との各間に、その両者の間をオ
ン、オフ可能に介装されている。バス４５の信号線ＡＤ
［２］に対応する第３のスイッチングブロック６３で
は、バス４５の信号線ＡＤ［２］とバス４７の信号線Ａ
Ｄ［２］，ＡＤ［３］，ＡＤ［３４］との各間に、その
両者の間をオン、オフ可能に介装されている。以下、同
様な要領で、バス４５の信号線ＡＤ［３１］に対応する
第３２のスイッチングブロック６３まで接続されてい
る。

【００４６】そして、入力される切替信号およびＡＣＫ
６４＃信号に応じて、各スイッチングブロック６３の第
１ないし第３のトランスミッションゲート６３ａ〜６３
ｃのいずれか１個がオンし、これによって、バス４５の
信号線ＡＤ［０］，ＡＤ［１］，・・・，ＡＤ［３１］
が、バス４７の信号線ＡＤ［０］，ＡＤ［１］またはＡ
Ｄ［３２］；信号線ＡＤ［１］，ＡＤ［２］またはＡＤ
［３３］；・・・；信号線ＡＤ［３１］，ＡＤ［３２］
またはＡＤ［６３］にそれぞれ接続される。

【００４７】第３３ないし第３９のスイッチングブロッ
ク６４〜７０は、バス４４の３２ｂｉｔ／６４ｂｉｔの
切り替えに伴って接続形態を切り替える必要のある各信
号線に個別に対応しており、第３３のスイッチングブロ
ック６４の第１および第２のトランスミッションゲート
６４ａ，６４ｂは、バス４４の信号線ＰＡＲとバス４６
の信号線ＰＡＲおよび信号線ＰＡＲ６４との各間に、そ
の両者の間をオン、オフ可能に介装されている。

【００４８】第３４ないし第３７のスイッチングブロッ
ク６５〜６８の第１および第２のトランスミッションゲ
ート（６５ａ，６５ｂ）〜（６８ａ，６８ｂ）は、バス
４４の信号線Ｃ／ＢＥ［０］〜Ｃ／ＢＥ［３］と、バス
４６の信号線Ｃ／ＢＥ［０］〜Ｃ／ＢＥ［３］および信
号線Ｃ／ＢＥ［４］〜Ｃ／ＢＥ［７］との各間に、その
両者の間をオン、オフ可能に介装されている。

【００４９】第３８のスイッチングブロック６９の第１
および第２のトランスミッションゲート６９ａ，６９ｂ
は、バス４４の信号線ＦＲＡＭＥ＃とバス４６の信号線
ＦＲＡＭＥ＃および信号線ＲＥＱ６４＃との各間に、そ
の両者の間をオン、オフ可能に介装されている。

【００５０】第３９のスイッチングブロック７０の第１
および第２のトランスミッションゲート７０ａ，７０ｂ
は、バス４４の信号線ＤＥＵＳＥＬ＃とバス４６の信号
線ＤＥＵＳＥＬ＃および信号線ＡＣＫ６４＃との各間
に、その両者の間をオン、オフ可能に介装されている。

【００５１】そして、入力される切替信号に応じて、第
３３ないし第３９のスイッチングブロック６４〜７０の
第１および第２のトランスミッションゲート（６４ａ，
６４ｂ）〜（７０ａ，７０ｂ）の一方がオンし、これに
よって、切り替えの必要なバス４４，４６の信号線間の
接続形態の切り替えが行われる。

【００５２】このような構成により、第１ないし第３２
のスイッチングブロック６３に関しては、入力される切
替信号がハイレベルであるとき（３２ｂｉｔ対応時）に
は、ＡＣＫ６４＃信号がハイ、ローいずれの場合にも、
第１ないし第３２の各スイッチングブロック６３の第１
のトランスミッションゲート６３ａがオンするとともに
第２および第３のトランスミッションゲート６３ｂ，６
３ｃがオフし、これによって、バス４５の信号線ＡＤ
［０］〜ＡＤ［３１］が、バス４７の信号線ＡＤ［０］
〜ＡＤ［３１］にそれぞれ接続される。

【００５３】入力される切替信号がローレベルであると
き（６４ｂｉｔ対応時）には、各スイッチングブロック
６３の第１のトランスミッションゲート６３ａがオフす
るとともに、ＡＣＫ６４＃信号がローレベルであるか、
ハイレベルであるかに応じて、各スイッチングブロック
６３の第２および第３のトランスミッションゲート６３
ｂ，６３ｃが、オフ、オンあるいはオン、オフし、これ
によって、バス４５の信号線ＡＤ［０］，ＡＤ［１］，
・・・，ＡＤ［３１］が、バス４７の信号線ＡＤ［３
２］またはＡＤ［１］，信号線ＡＤ［３３］またはＡＤ
［２］，・・・，信号線ＡＤ［６３］またはＡＤ［３
２］にそれぞれ接続される。

【００５４】また、第３３ないし第３９のスイッチング
ブロック６４〜７０に関しては、入力される切り替え信
号がハイレベルであるときには、各スイッチングブロッ
ク６４〜７０の第１のトランスミッションゲート６４ａ
〜７０ａがオンするとともに、第２のトランスミッショ
ンゲート６４ｂ〜７０ｂがオフし、これによって、バス
４４の信号線ＰＡＲ，Ｃ／ＢＥ［０］〜Ｃ／ＢＥ
［３］，ＦＲＡＭＥ＃，ＤＥＵＳＥＬ＃が、バス４６の
信号線ＰＡＲ，Ｃ／ＢＥ［０］〜Ｃ／ＢＥ［３］，ＦＲ
ＡＭＥ＃，ＤＥＵＳＥＬ＃に接続される。

【００５５】切替信号がローレベルであるときには、各
スイッチングブロック６４〜７０の第１のトランスミッ
ションゲート６４ａ〜７０ａがオフするとともに、第２
のトランスミッションゲート６４ｂ〜７０ｂがオンし、
これによって、バス４４の信号線ＰＡＲ，Ｃ／ＢＥ
［０］〜Ｃ／ＢＥ［３］，ＦＲＡＭＥ＃，ＤＥＵＳＥＬ
＃が、バス４６の信号線ＰＡＲ６４，Ｃ／ＢＥ［４］〜
Ｃ／ＢＥ［７］，ＲＥＱ６４＃，ＡＣＫ６４＃に接続さ
れる。

【００５６】次に、このＰＣカードインターフェース３
１の切替動作の説明を行う。このＰＣカードインターフ
ェース３１は、３２ｂｉｔおよび６４ｂｉｔの２モード
のデータ伝送に対応可能となっている。３２ｂｉｔ対応
モードへの切り替えは、切替スイッチ３８を押圧操作
し、切替スイッチ３８の押圧部３８ａを、図４に示すよ
うに突出させた状態にセットし、図１に示すように切替
スイッチ３８の作動接片３８ｂをＶｃｃ端子側に接続す
ることに行われる。

【００５７】このように切替スイッチ３８がセットされ
ると、切替スイッチ３８から第１および第２切替回路３
６，３７にハイレベルの切替信号が出力され、各切替回
路３６，３７により、バス４２の信号線ＡＤ［０］，Ａ
Ｄ［１］，・・・，ＡＤ［３１］が、バス４３の信号線
ＡＤ［０］，ＡＤ［１］，・・・，ＡＤ［３１］にそれ
ぞれ接続され、バス４５の信号線ＡＤ［０］，ＡＤ
［１］，・・・，ＡＤ［３１］が、バス４７の信号線Ａ
Ｄ［０］，ＡＤ［１］，・・・，ＡＤ［３１］にそれぞ
れ接続され、バス４４の信号線ＰＡＲ，Ｃ／ＢＥ［０］
〜Ｃ／ＢＥ［３］，ＦＲＡＭＥ＃，ＤＥＵＳＥＬ＃が、
バス４６の信号線ＰＡＲ，Ｃ／ＢＥ［０］〜Ｃ／ＢＥ
［３］，ＦＲＡＭＥ＃，ＤＥＵＳＥＬ＃にそれぞれ接続
される。

【００５８】そして、このような接続形態のもとでは、
情報処理機器が、そのＰＣＩバス３およびＰＣカードイ
ンターフェース３１を通じて、図１に示すように各ソケ
ット２２に接続された各ＰＣカード２に個別にアクセス
し、各ＰＣカード２との間で３２ｂｉｔのデータ伝送を
行うことが可能となる。なお、この動作モードでのデー
タ伝送動作は、従来と同様であり、説明を省略する。

【００５９】６４ｂｉｔ対応モードへの切り替えは、切
替スイッチ３８を押圧操作し、切替スイッチ３８の押圧
部３８ａを、図５に示すように押し込まれた状態にセッ
トし、図２に示すように切替スイッチ３８の作動接片３
８ｂをグランド端子側に接続することにより行われる。

【００６０】この６４ｂｉｔ対応モード時には、バス４
４の信号線ＰＡＲ，Ｃ／ＢＥ［０］〜Ｃ／ＢＥ［３］，
ＦＲＡＭＥ＃，ＤＥＵＳＥＬ＃が、バス４６の信号線Ｐ
ＡＲ６４，Ｃ／ＢＥ［４］〜Ｃ／ＢＥ［７］，ＲＥＱ６
４＃，ＡＳＫ６４＃に接続される。そして、図９（ｄ）
で示すように、ＡＣＫ６４＃信号がロー、ハイに切り替
わるのに伴って、バス４２の信号線ＡＤ［０］，ＡＤ
［１］，・・・，ＡＤ［３１］が、バス４３の信号線Ａ
Ｄ［０］およびＡＤ［１］，信号線ＡＤ［１］およびＡ
Ｄ［２］，・・・，信号線ＡＤ［３１］およびＡＤ［３
２］との間で切り替えられるとともに、バス４５の信号
線ＡＤ［０］，ＡＤ［１］，・・・，ＡＤ［３１］が、
バス４７の信号線ＡＤ［３２］およびＡＤ［１］，信号
線ＡＤ［３３］およびＡＤ［２］，・・・，信号線ＡＤ
［６３］およびＡＤ［３２］との間で切り替えられる。

【００６１】なお、ここで、図９は６４ｂｉｔ対応時の
主要な信号を示すタイミングチャートであり、（ａ）は
ＣＬＫ信号を示しており、（ｂ）はＲＥＱ６４＃信号を
示しており、（ｃ）はＡＤ［６３：０］信号を示してお
り、（ｄ）はＡＣＫ６４＃信号を示しており、（ｅ）は
切替信号を示しており、（ｆ）〜（ｈ）は図６および図
７の回路中の〜の箇所の信号レベルを示している。

【００６２】このような接続形態のもとでは、各ソケッ
ト３２，３３に通じるアドレス・データ・バス４２，４
５の各信号線ＡＤ［０］〜ＡＤ［３１］が、ＰＣＩバス
３に通じるアドレス・データ・バス４３，４７を通じて
ＰＣＩバス３の信号線ＡＤ［０］〜ＡＤ［６３］に接続
されている。このため、情報処理機器が、ＰＣＩバス３
およびＰＣカードインターフェース３１を通じて、図１
に示すように各ソケット３２，３３に接続されている２
個のＰＣカード２にあたかも１個のＰＣカードであるか
のようにして同時にアクセスし、両ＰＣカード２との間
で６４ｂｉｔのデータ伝送を行うことが可能となる。

【００６３】さらに詳細には、図９（ｃ）に示すよう
に、データに先立ってアドレスが伝送される際には、６
４ｂｉｔのデータ伝送に対応させるため、図９（ｄ）に
示すＡＣＫ６４＃信号のローレベルからハイレベルへの
切り替わりに伴って、バス４２，４５の各信号線ＡＤ
［０］〜ＡＤ［３１］が、バス４３，４７の各信号線Ａ
Ｄ［１］〜ＡＤ［３２］に接続されて１ｂｉｔ上位方向
にシフトされる。このシフト動作は、基本的に３２ｂｉ
ｔでデータ伝送を行うＰＣカード２と、６４ｂｉｔでデ
ータ伝送を行う情報処理機器との間にあるアドレスのカ
ウント単位のずれ（２倍のずれがある）を調節するため
のものである。

【００６４】そして、図９（ｃ）に示すように、データ
本体が伝送される際には、図９（ｄ）に示すＡＣＫ６４
＃信号のハイレベルからローレベルへの切り替わりに伴
って、バス４２，４５の各信号線ＡＤ［０］〜ＡＤ［３
１］が、バス４３，４７の各信号線ＡＤ［０］〜ＡＤ
［６３］に接続されて、６４ｂｉｔのデータ伝送が行わ
れる。

【００６５】このとき、両ＰＣカード２と送受すべき６
４ｂｉｔデータは、３２ｂｉｔごとに分割されて、下位
ｂｉｔのデータが第１ソケット３２に接続されたＰＣカ
ード２との間で送受され、上位ｂｉｔのデータが第２ソ
ケット３３に接続されたＰＣカード２との間で送受され
るようになっている。このときのデータ伝送は、６４ｂ
ｉｔ拡張ＰＣＩＢＵＳ規格に準拠して行われる。

【００６６】以上のように、この実施の形態によれば、
６４ｂｉｔ対応モードに切り替えられているときには、
各ソケット３２，３３に接続された２個のＰＣカード２
をあたかも１個のＰＣカードとして同時に駆動し、その
２個のＰＣカード２と情報処理機器との間で６４ｂｉｔ
のデータ伝送を行うことができるため、ＰＣカード２と
情報処理機器との間のデータ伝送速度の高速化が図れ、
その結果、６４ｂｉｔ拡張ＰＣＩバスを有する情報処理
機器の性能をフルに発揮させることができるととに、高
機能化等の多様な要求に対応することができる。この機
能は、メモリカードとしての機能するＰＣカード２を使
用する際、２個のメモリカードをあたかも６４ｂｉｔ対
応の１個のメモリカードとして扱うことができ、２個の
メモリカードとの間で６４ｂｉｔのデータ伝送を行うこ
とができるため、非常に便利である。

【００６７】また、３２ｂｉｔおよび６４ｂｉｔの各モ
ード間の切り替えを、操作スイッチ３８への押圧操作に
より行うことができるため、モード切り替えを容易にか
つ確実に行うことができる。

【００６８】さらに、３２ｂｉｔデータ伝送時と６４ｂ
ｉｔデータ伝送時とで切り替えが必要なコントロールバ
スの信号線の切り替えを、第１ソケットコントローラ３
４側（第１ソケット３２側）で行わずに、すべて第２ソ
ケットコントローラ側（第２ソケット３３側）で行って
いるため、第１ソケット３２側にコントロールバス切替
用の回路を設ける必要がなく、回路構成の簡略化が図れ
る。

【００６９】実施の形態２．図１０ないし図１２に基づ
いて、本発明の実施の形態２に係るＰＣカード８１につ
いて説明する。このＰＣカード８１は、上述の実施の形
態１に係るＰＣカードインターフェース３１に接続され
るものであり、６４ｂｉｔのデータ伝送に対応可能な構
成となっている。

【００７０】このＰＣカード８１は、図１０および図１
１に示すように、メモリカード機能、ファックス機能等
の所定の機能が与えられた機能回路部８２と、その機能
回路部８２を内蔵するケース体８３と、ケース体８３の
一端部に上下２段に設けられた第１および第２コネクタ
８４，８５とを備えている。

【００７１】第１および第２コネクタ８４，８５は、Ｐ
ＣＭＣＩＡ規格（ＣａｒｄＢｕｓ対応）に準拠した形状
およびｐｉｎ配置（６８ｐｉｎ）をそれぞれ有してお
り、ＰＣカードインターフェース３１の第１および第２
ソケット３２，３３に同時に挿入接続可能に設けられて
いる。各コネクタ８４，８５には、所定の規格に準拠し
た誤挿入防止溝８４ａ，８４ｂ；８５ａ，８５ｂが設け
られている。また、ケース体８３の外形形状は、ＰＣ
Ｃａｒｄ Ｓｔａｎｄａｒｄ Ｔｙｐｅ IIIに準拠し
て設定されている。

【００７２】第１コネクタ８４と機能回路部８２とは、
ＡＤ［３１：０］の信号線を有するアドレス・データ・
バス８６およびコントロールバス８７で接続されてお
り、第２コネクタ８５と機能回路部８２とは、ＡＤ［６
３：３２］の信号線を有するアドレス・データ・バス８
８およびコントロールバス８９，９０で接続されてい
る。

【００７３】第１コネクタ８４に接続されるコントロー
ルバス８７は、第１コネクタ８４専用に割り当てられた
コントロール信号線のみによって構成されており、第１
および第２コネクタ８４，８５に共通するコントロール
信号線については省略されている。ここで、コントロー
ルバス８７に割り当てられる信号線は、具体的には、Ｃ
ＡＤ［３１：０］、ＣＣＢＥ［３：０］＃、ＣＰＡＲ、
ＣＦＲＡＭＥ＃、ＣＤＥＶＳＥＬ＃、ＣＲＥＱ＃、ＣＧ
ＮＴ＃、ＣＳＴＳＣＨＧ、ＣＡＵＤＩＯ、ＣＣＤ［２：
１］＃、ＣＶＳ［２：１］、Ｖｐｐ［２：１］、Ｖｃ
ｃ、ＧＮＤである。

【００７４】第２コネクタ８５に接続されるコントロー
ルバス８９，９０のうち、コントロールバス８９は、第
２コネクタ８５専用に割り当てられたコントロール信号
線のみによって構成されており、コントロールバス９０
は、第１および第２コネクタ８４，８５に共通するコン
トロール信号線のみによって構成されている。なお、本
実施の形態では、第１および第２コネクタ８４，８５に
共通するコントロール信号線を、第２コネクタ８５に割
り当てたが、第１コネクタ８４に割り当ててもよい。こ
こで、具体的には、コントロールバス８９に割り当てら
れる信号線は、上記のコントロールバス８７に割り当て
られる信号線と同様であり、コントロールバス９０に割
り当てられた信号線は、ＣＣＬＫ、ＣＣＬＫＲＵＮ＃、
ＣＲＳＴ＃、ＣＩＲＤＹ＃、ＣＴＲＤＹ＃、ＣＳＴＯＰ
＃、ＣＢＬＯＣＫ＃、ＣＰＥＲＲ＃、ＣＳＥＲＲ＃、Ｃ
ＩＮＴ＃である。

【００７５】機能回路部８２は、ＰＣカードインターフ
ェース３１を通じて情報処理機器との間でデータ伝送を
行うに当たり、第１および第２コネクタ８４，８５に接
続されたアドレス・データ・バス８６，８８およびコン
トロールバス８７，８９，９０を通じて、ＰＣＭＣＩＡ
規格（ＣａｒｄＢｕｓ対応）に準拠しつつ、６４ｂｉｔ
のデータ伝送を行う機能を有している。

【００７６】図１２は、このＰＣカード８１が、前述の
ＰＣカードインターフェース３１に接続された状態を示
すブロック図である。このとき、ＰＣカード８１と情報
処理機器との間のデータ伝送を可能とするためには、Ｐ
Ｃカードインターフェース３１の切替スイッチ３８の押
圧部３８ａを操作し、ＰＣカードインターフェース３１
の第１および第２切替回路３６，３７の接続形態を前述
の６４ｂｉｔのデータ伝送に対応した接続形態に切り替
える必要がある。

【００７７】そして、このようにＰＣカードインターフ
ェース３１の接続形態が切り替えられると、前述の２個
のＰＣカード２をあたかも１個のＰＣカードとして同時
に使用可能とした場合と同様にして、ＰＣカードインタ
ーフェース３１を通じて、ＰＣカード８１と情報処理機
器との間で、６４ｂｉｔのデータ伝送が可能となる。

【００７８】以上のように、この実施の形態によれば、
情報処理機器との間のデータ伝送を、ＰＣカードインタ
ーフェース３１を通じて第１および第２コネクタ８４，
８５を同時に使用して６４ｂｉｔで行うことができるた
め、ＰＣカード８１と情報処理機器とを接続するｐｉｎ
の数を拡張することができ、ＰＣカード８１と情報処理
機器との間のデータの伝送速度の高速化が図れ、その結
果、６４ｂｉｔ拡張ＰＣＩバスを有する情報処理機器の
性能をフルに発揮させることができるとともに、高機能
化等の多様な要求に対応することができる。

【００７９】また、両コネクタ８４，８５に含まれるｐ
ｉｎのうち、互いに共有可能なｐｉｎについてはいずれ
か一方のｐｉｎ（例えば、第２コネクタのｐｉｎ）を用
いることとすることにより、他方のｐｉｎに別の信号を
割り当てることができるという利点がある。

【００８０】さらに、ＰＣカード８１の外形形状が、Ｐ
Ｃ Ｃａｒｄ ＳｔａｎｄａｒｄＴｙｐｅ IIIに準拠
して規格化されており、ＰＣカードインターフェース３
１のスロットにぴったりと挿入接続することができるた
め、本発明に係るＰＣカードを接続するにあたり、ＰＣ
カードインターフェース３１のスロットの形状を変更す
る必要がないという利点がある。

【００８１】

【発明の効果】この発明における請求項１に係るＰＣカ
ードインターフェースによれば、制御部のＰＣＩ接続側
のバスとＰＣＩバスとの接続形態が、切替部によって第
２の接続形態に切り替えられている状態では、各ソケッ
トに接続された２個のＰＣカードをあたかも１個のＰＣ
カードとして同時に駆動し、その２個のＰＣカードと情
報処理機器との間で６４ｂｉｔのデータ伝送を行うこと
ができるため、ＰＣカードと情報処理機器との間のデー
タ伝送速度の高速化が図れ、その結果、６４ｂｉｔ拡張
ＰＣＩバスを有する情報処理機器の性能をフルに発揮さ
せることができるとともに、高機能化等の多様な要求に
対応することができる。

【００８２】この発明における請求項２に係るＰＣカー
ドインターフェースによれば、操作入力受付部を通じて
所定の操作入力を入力することにより、ＰＣカードイン
ターフェースの接続モードの切り替えを容易にかつ確実
に行うことができる。

【００８３】この発明における請求項３に係るＰＣカー
ドインターフェースによれば、３２ｂｉｔデータ伝送時
と６４ｂｉｔデータ伝送時とで切り替えが必要なコント
ロールバスの信号線の切り替えを、第１ソケットコント
ローラ３４側（第１のソケット側）で行わずに、すべて
第２ソケットコントローラ側（第２のソケット側）で行
っているため、第１のソケット側にコントロールバス切
替用の回路を設ける必要がなく、回路構成の簡略化が図
れる。

【００８４】この発明における請求項４に係るＰＣカー
ドによれば、ＰＣカードインターフェースを介した情報
処理機器との間のデータ伝送を、第１および第２の２個
のコネクタを同時に使用して６４ｂｉｔで行うことがで
きるため、ＰＣカードと情報処理機器とを接続するｐｉ
ｎの数を拡張することができ、ＰＣカードと情報処理機
器との間のデータの伝送速度の高速化が図れ、その結
果、６４ｂｉｔ拡張ＰＣＩバスを有する情報処理機器の
性能をフルに発揮させることができるとともに、高機能
化等の多様な要求に対応することができる。

【００８５】また、両コネクタに含まれるｐｉｎのう
ち、互いに共有可能なｐｉｎについてはいずれか一方の
ｐｉｎ（例えば、第２のコネクタのｐｉｎ）を用いるこ
ととすることにより、他方のｐｉｎに別の信号を割り当
てることができるという利点がある。

【００８６】この発明における請求項５に係るＰＣカー
ドによれば、ＰＣカードの外形形状が、ＰＣ Ｃａｒｄ
Ｓｔａｎｄａｒｄ Ｔｙｐｅ IIIに規格化されてお
り、通常のＰＣカードインターフェースのスロットにぴ
ったりと挿入接続することができるため、本発明に係る
ＰＣカードを接続するにあたり、ＰＣカードインターフ
ェースのスロットの形状を変更する必要がないという利
点がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係るＰＣカードイン
ターフェースのブロック図である。

【図２】 本発明の実施の形態１に係るＰＣカードイン
ターフェースのブロック図である。

【図３】 図１および図２のＰＣカードインターフェー
スの要部の斜視図である。

【図４】 図１および図２のＰＣカードインターフェー
スに備えられる切替スイッチの３２ｂｉｔモードに対応
するポジションを示す図である。

【図５】 図１および図２のＰＣカードインターフェー
スに備えられる切替スイッチの６４ｂｉｔモードに対応
するポジションを示す図である。

【図６】 図１および図２のＰＣカードインターフェー
スに備えられる第１切替回路の回路図である。

【図７】 図１および図２のＰＣカードインターフェー
スに備えられる第２切替回路の回路図である。

【図８】 図１および図２のＰＣカードインターフェー
スに備えられる第２切替回路の回路図である。

【図９】 図１および図２のＰＣカードインターフェー
スの６４ｂｉｔ対応時の主要な信号を示すタイミングチ
ャートである。

【図１０】 本発明の実施の形態２に係るＰＣカードの
斜視図である。

【図１１】 図１０のＰＣカードのブロック図である。

【図１２】 図１０のＰＣカードが図１および図２のＰ
Ｃカードインターフェースに接続された状態を示すブロ
ック図である。

【図１３】 従来のＰＣカードインターフェースおよび
ＰＣカードのブロック図である。

【符号の説明】

２ ＰＣカード、３ ＰＣＩバス、３１ ＰＣカードイ
ンターフェース、３２第１ソケット、３３ 第２ソケッ
ト、３４ 第１ソケットコントローラ、３５第２ソケッ
トコントローラ、３６ 第１切替回路、３７ 第２切替
回路、３８切替スイッチ、３９，４０ ＣａｒｄＢｕ
ｓ、４１ コントロールバス、４２，４３ アドレス・
データ・バス、４４ コントロールバス、４５ アドレ
ス・データ・バス、４６ コントロールバス、４７ ア
ドレス・データ・バス、８１ＰＣカード、８２ 機能回
路部、８４ 第１コネクタ、８５ 第２コネクタ、８６
アドレス・データ・バス、８７ コントロールバス、
８８ アドレス・データ・バス、８９，９０ コントロ
ールバス。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 情報処理機器の６４ｂｉｔのデータバス
   幅を有するＰＣＩバスとＰＣカードとの間に介装され、
   前記情報処理機器と前記ＰＣカードとの間のデータ伝送
   を行うＰＣカードインターフェースにおいて、 前記ＰＣカードのコネクタがそれぞれ挿入接続される第
   １および第２のソケットと、 前記各ソケットと前記ＰＣＩバスとの間に介装され、前
   記各ソケットを通じて前記情報処理機器と前記ＰＣカー
   ドとの間のデータ伝送を行う制御部と、 前記制御部のＰＣＩバス接続側のバスと前記ＰＣＩバス
   との間に介装され、前記制御部のＰＣＩバス接続側の前
   記バスと前記ＰＣＩバスとの接続形態を、前記各ソケッ
   トに接続された前記各ＰＣカードと前記情報処理機器と
   の間で３２ｂｉｔのデータ伝送を可能とする第１の接続
   形態と、前記各ソケットに接続された２個の前記ＰＣカ
   ードをあたかも１個のＰＣカードとして同時に使用し、
   その２個の前記ＰＣカードと前記情報処理機器との間で
   ６４ｂｉｔのデータ伝送を可能とする第２の接続形態と
   の間で切り替える切替部とを備えることを特徴とするＰ
   Ｃカードインターフェース。
2. 【請求項２】 前記ＰＣカードインターフェースは、 前記接続形態を前記第１の接続形態と第２の接続形態と
   の間で切り替えるための所定の操作入力を受け付け、前
   記切替部に所定の切替信号を出力する操作入力受付部を
   さらに備え、 前記切替部は、前記切替信号に基づき、前記接続形態を
   前記第１の接続形態と前記第２の接続形態との間で切り
   替えることを特徴とする請求項１に記載のＰＣカードイ
   ンターフェース。
3. 【請求項３】 前記制御部は、 前記第１のソケットに接続された前記ＰＣカードと前記
   情報処理機器との間のデータ伝送を行う第１ソケットコ
   ントローラと、前記第２のソケットに接続された前記Ｐ
   Ｃカードと前記情報処理機器との間のデータ伝送を行う
   第２ソケットコントローラとを備え、 前記切替部は、 前記第１ソケットコントローラのＰＣＩバス接続側のア
   ドレス・データ・バスの信号線ＡＤ［３１：０］と前記
   ＰＣＩバスのアドレス・データ・バスの信号線ＡＤ［３
   ２：０］との間に介装され、その両者の間の接続形態
   を、前記切替信号および６４ｂｉｔのデータ伝送時に外
   部から入力されるＡＣＫ６４＃信号に基づき、前記第１
   の接続形態と前記第２の接続形態との間で切り替える第
   １切替回路と、 前記第２ソケットコントローラのＰＣＩバス接続側のア
   ドレス・データ・バスの信号線ＡＤ［３１：０］と前記
   ＰＣＩバスのアドレス・データ・バスの信号線ＡＤ［６
   ３：０］との間、および３２ｂｉｔのデータ伝送時と６
   ４ｂｉｔのデータ伝送時とで切り替えが必要な第２ソケ
   ットコントローラのＰＣＩバス接続側のコントロールバ
   スの要切替信号線と前記ＰＣＩバスのコントロールバス
   の要切替信号線との間に介装され、その両者の各間の接
   続形態を、前記切替信号および前記ＡＣＫ６４＃信号に
   基づき、前記第１の接続形態と前記第２の接続形態との
   間で切り替える第２切替回路とを備えることを特徴とす
   る請求項１または２に記載のＰＣカードインターフェー
   ス。
4. 【請求項４】 ＰＣカードインターフェースを介して情
   報処理機器に接続され、所定の機能を発揮する機能回路
   部を内蔵するＰＣカードであって、 前記機能回路部と前記ＰＣカードインターフェースとの
   接続を行うためのコネクタが、前記ＰＣカードインタフ
   ェースの２段に設けられる第１および第２のソケットに
   同時に挿入接続されるように、第１および第２のコネク
   タとして２段に設けられ、前記機能回路部がその第１お
   よび第２のコネクタを同時に用いて６４ｂｉｔのデータ
   伝送を行う機能を有していることを特徴とするＰＣカー
   ド。
5. 【請求項５】 前記ＰＣカードの外形形状は、ＰＣ Ｃ
   ａｒｄ Ｓｔａｎｄａｒｄ Ｔｙｐｅ IIIに準拠して
   規格化されていることを特徴とする請求項４に記載のＰ
   Ｃカード。