JP2001024094A - Array package and printed wiring board and electronic equipment on which array package is mounted - Google Patents

Array package and printed wiring board and electronic equipment on which array package is mounted

Info

Publication number
JP2001024094A
JP2001024094A JP11197537A JP19753799A JP2001024094A JP 2001024094 A JP2001024094 A JP 2001024094A JP 11197537 A JP11197537 A JP 11197537A JP 19753799 A JP19753799 A JP 19753799A JP 2001024094 A JP2001024094 A JP 2001024094A
Authority
JP
Japan
Prior art keywords
substrate
terminals
package
array
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11197537A
Other languages
Japanese (ja)
Inventor
Toru Otaki
徹 大滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11197537A priority Critical patent/JP2001024094A/en
Publication of JP2001024094A publication Critical patent/JP2001024094A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent occurrence of cracks in connections by improving connection reliability between a substrate and a printed wiring board in a semiconductor package having a substrate on which terminals are formed in an array. SOLUTION: This array package has a substrate 1 on which a semiconductor chip is mounted and terminals 2, 3, 4 are arranged in an array. The outline of the substrate 1 is formed in a polygonal shape having not less than six corners or in a generally circular shape. Since the outermost row of terminals is positioned along the outline of the substrate, the terminals are arranged generally in the same distance from the center of the substrate. Furthermore, to enhance connection between the substrate and the printed wiring board, terminals not electrically connected can be provided in the outer periphery of the substrate, where the terminals are not arranged.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、熱ストレスに対
し、高い接続信頼性を示すアレイ型の多端子のLSIパ
ッケージの構造に関するものである。また、本発明のア
レイ型パッケージを実装した信頼性の高いプリント配線
板ユニットの構造および、そのプリント配線板ユニット
を搭載した電子機器の構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an array type multi-terminal LSI package exhibiting high connection reliability against thermal stress. The present invention also relates to a structure of a highly reliable printed wiring board unit on which the array type package of the present invention is mounted, and a structure of an electronic device equipped with the printed wiring board unit.

【0002】[0002]

【従来の技術】電子機器においては近年高機能化が進む
なか、半導体素子も高集積化が進み外部端子の数も増加
し、500個以上の接続端子が形成されたBGA (Ball
GridArray)パッケージなども現れてきている。BGA
タイプのパッケージは、ほぼ正方形のパッケージ用基板
の下面にハンダバンプなどのほぼ球状の端子が形成さ
れ、プリント配線板上のランドに実装接続され電気的な
導通路が形成される。また、電子機器は小型化の傾向に
あり、パッケージも小型化が進められており、これに対
応して端子間の間隔も益々狭いものが開発されてきてい
る。
2. Description of the Related Art In recent years, as electronic devices have become more sophisticated, semiconductor devices have become more highly integrated and the number of external terminals has increased, and BGAs (balls) having more than 500 connection terminals have been formed.
GridArray) packages are also appearing. BGA
In the type package, a substantially spherical terminal such as a solder bump is formed on the lower surface of a substantially square package substrate, and is mounted and connected to a land on a printed wiring board to form an electric conduction path. In addition, electronic devices have been miniaturized, and packages have also been miniaturized. In response to this trend, devices having terminals with even smaller intervals have been developed.

【0003】図6は、従来例を示すBGAパッケージ基
板の裏面図である。符号12は比較的小ピンの小型パッ
ケージの基板、2は信号用の電極に形成された半田ボー
ル、3はグラウンド用電極に形成された半田ボール、4
は電源用電極に形成された半田ボールである。基板の表
面に半導体が実装されている。そして、このパッケージ
は、プリント配線板にクリーム半田を印刷し、通常のリ
フロー工程でプリント配線板に実装され、さらに電子部
品が実装されたプリント配線板ユニットは電子機器に組
み込まれる。
FIG. 6 is a back view of a BGA package substrate showing a conventional example. Reference numeral 12 denotes a substrate of a small package having relatively small pins, 2 denotes a solder ball formed on a signal electrode, 3 denotes a solder ball formed on a ground electrode, 4
Is a solder ball formed on the power supply electrode. A semiconductor is mounted on the surface of the substrate. Then, the package is printed with cream solder on the printed wiring board, mounted on the printed wiring board in a normal reflow process, and the printed wiring board unit on which the electronic components are mounted is incorporated in an electronic device.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、グリッ
ドアレイパッケージにおいて多ピン化、狭ピッチが進む
中で以下のような問題が生じてきており、比較的ピン間
隔の広いグリッドアレイパッケージにおいては、多ピン
化が進む中でパッケージサイズがますます大きくなって
いる。通常、パッケージ用の基板はセラミックや高耐熱
樹脂とガラス繊維の複合材からなる基板からできてい
る。一方、グリッドアレイパッケージが実装されるプリ
ント配線板は安価なガラスエポキシ基板が用いられてい
るため、両者の熱膨張係数が違う。そして、グリッドア
レイパッケージの基板の熱膨張係数が小さく、プリント
配線板の熱膨張係数が大きいため、実装時の加熱、冷却
工程や使用時の半導体の発熱や使用環境による熱ストレ
スが接続部にかかる。特に、正方形状のパッケージ基板
の角に位置する端子には最大のストレスがかかり、接続
部にクラックが入ったり、断線し易くなる。この傾向は
当然パッケージサイズが大きくなるほど問題になり易
い。このように、クラックや断線の問題はプリント配線
板ユニットひいては電子機器の信頼性の低下を招いてし
まう。
However, as the number of pins increases in the grid array package and the pitch becomes narrower, the following problem has arisen. In the grid array package having a relatively wide pin interval, the number of pins increases. The package size is getting bigger and bigger. Usually, the substrate for the package is made of a substrate made of a composite material of ceramic or high heat-resistant resin and glass fiber. On the other hand, since the printed wiring board on which the grid array package is mounted uses an inexpensive glass epoxy substrate, the two have different coefficients of thermal expansion. Since the thermal expansion coefficient of the substrate of the grid array package is small and the thermal expansion coefficient of the printed wiring board is large, the connection portion is subjected to heat stress due to heating and cooling processes during mounting and heat generation of the semiconductor during use and the use environment. . In particular, the terminals located at the corners of the square package substrate are subjected to the maximum stress, so that the connection portion is easily cracked or disconnected. This tendency naturally becomes a problem as the package size increases. As described above, the problems of cracks and disconnections lead to a decrease in the reliability of the printed wiring board unit and thus of the electronic device.

【0005】また、信号の高周波化が進む中で正方形状
のパッケージは以下のような問題も引き起こしている。
すなわち、正方形パッケージのほぼ中央の端子は配線パ
ターンが短いが、パッケージの角に位置する端子までは
パッケージ基板内の配線パターンが長くなるためインダ
クタンスが大きくなり高周波伝送が不利になる。したが
って、より高周波の信号を伝送するための端子はパッケ
ージのほぼ中央に配置する端子を使う必要があり設計上
の制約となる。
[0005] In addition, as the frequency of signals increases, the square package causes the following problems.
In other words, although the wiring pattern is short at the terminal almost at the center of the square package, the wiring pattern in the package substrate becomes long up to the terminal located at the corner of the package, so that the inductance becomes large and high-frequency transmission becomes disadvantageous. Therefore, it is necessary to use a terminal arranged at substantially the center of the package as a terminal for transmitting a signal of a higher frequency, which is a design limitation.

【0006】また、携帯電話やデジタルカメラなどの小
型軽量化が必要な電子機器においては、パッケージの小
型化の要求が強く、これに対応して端子間の間隔も狭く
なり、ハンダバンプなどの径も急速に小さくなってきて
いる。そしてハンダバンプの径が小さくなると端子一本
あたりの接続強度も弱くなり、先程述べた、グリッドア
レイパッケージとグリッドアレイパッケージを実装する
プリント配線板との熱膨張率との差による熱ストレスの
問題がより大きくなる。
In electronic devices such as mobile phones and digital cameras that need to be reduced in size and weight, there is a strong demand for downsizing of packages, and accordingly, the distance between terminals is reduced, and the diameter of solder bumps and the like is reduced. It is getting smaller rapidly. And, as the diameter of the solder bumps becomes smaller, the connection strength per terminal also becomes weaker, and the problem of thermal stress due to the difference between the thermal expansion coefficient of the grid array package and the printed wiring board on which the grid array package is mounted as described above is more pronounced. growing.

【0007】このようにグリッドアレイパッケージとグ
リッドアレイパッケージを実装するプリント配線板の熱
膨張率の差による応力を抑制する方法として、例えば特
開平10―022341のような方法も提案されてい
る。すなわち、BGAパッケージにおいて、半導体チッ
プが搭載される基板の裏面に、裏面の中心から距離の近
い領域に凸状部を、この凸状部の周辺に凹状部を形成し
て、凸状部に半田小ボールを配置し、凹状部に半田大ボ
ールを配置してBGAパッケージを組み立て、BGAパ
ッケージをマザー基板上に実装する方法などが提案され
ている。
As a method of suppressing the stress due to the difference in the coefficient of thermal expansion between the grid array package and the printed wiring board on which the grid array package is mounted, for example, a method as disclosed in Japanese Patent Application Laid-Open No. H10-022341 has been proposed. That is, in the BGA package, a convex portion is formed on a rear surface of a substrate on which a semiconductor chip is mounted, in a region close to the center of the rear surface, a concave portion is formed around the convex portion, and solder is formed on the convex portion. A method of arranging a small ball, arranging a large solder ball in a concave portion to assemble a BGA package, and mounting the BGA package on a mother board has been proposed.

【0008】しかしながら、このような方法ではBGA
パッケージ用の基板に凹凸を形成するために、コストア
ップになり、外周の半田ボールとして大きいサイズのも
のを使用するため、電極も大きくする必要があり、パッ
ケージ面積に対する端子数が少なくなるなどの問題があ
る。
However, in such a method, the BGA
The cost increases due to the formation of irregularities on the package substrate, and the use of large-sized solder balls on the outer periphery requires the use of large electrodes. There is.

【0009】本発明はこのような問題点に鑑みて、アレ
イパッケージ基板とプリント配線板間に熱膨張係数の差
がある場合でも、接続信頼性を向上させるためのパッケ
ージ構造に係わるものであり、信頼性のより高いプリン
ト配線板ユニットおよび電子機器の構造を提供するもの
である。また、より高周波化が進む中で高速伝送に適し
たLSIパッケージを提供するものである。
In view of the above problems, the present invention relates to a package structure for improving connection reliability even when there is a difference in thermal expansion coefficient between an array package substrate and a printed wiring board. An object of the present invention is to provide a structure of a printed wiring board unit and an electronic device with higher reliability. Another object of the present invention is to provide an LSI package suitable for high-speed transmission in a higher frequency environment.

【0010】[0010]

【課題を解決するための手段】本発明は、上記目的を達
成するために、端子がアレイ状に形成される表面実装用
のLSIパッケージにおいて、端子が形成される基板の外
形を六角以上の多角形状、または概略円形形状に形成
し、外形形状に沿って端子の最外列を配置して応力を均
一に分散させた構造とするアレイパッケージである。ま
た、端子がアレイ状に形成される四角形状の表面実装用
のLSIパッケージにおいて、端子の最外列を六角以上
の多角形状、または概略円形形状に配置して応力を均一
に分散させた構造とすることもできる。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides an LSI package for surface mounting in which terminals are formed in an array. The array package is formed in a shape or a substantially circular shape, and has a structure in which the outermost rows of terminals are arranged along the outer shape to uniformly distribute stress. Further, in a quadrangular surface mounting LSI package in which terminals are formed in an array, the outermost rows of terminals are arranged in a polygonal shape of hexagons or more, or in a substantially circular shape so that stress is uniformly dispersed. You can also.

【0011】また、端子がアレイ状に形成される四角形
状の表面実装用のLSIパッケージにおいて、信号端子
と電源端子とグラウンド端子で形成する端子の最外列を
六角以上の多角形状、または概略円形形状になるように
端子を配置し、かつそれ以外のエリアに電気的には接続
されない端子を配置したアレイパッケージを構成するこ
とができる。
In a square-shaped surface mounting LSI package in which terminals are formed in an array, the outermost rows of terminals formed by signal terminals, power supply terminals, and ground terminals are formed in a polygonal shape having a hexagonal shape or a substantially circular shape. An array package in which terminals are arranged so as to have a shape and terminals that are not electrically connected to other areas are arranged can be formed.

【0012】また、各端子の接続端子がボール状に形成
されているBGAパッケージであっても、半田ボールが
なく金メッキや半田メッキなどが施された電極だけであ
ってもかまわない。その場合は、プリント配線板にクリ
ーム半田を印刷して、パッケージの電極とプリント配線
板の電極をリフローで直接半田接続する。また、上記ア
レイパッケージを使用することによりプリント配線板ユ
ニット、電子機器の信頼性をより高めることができる。
Further, the BGA package in which the connection terminals of the respective terminals are formed in a ball shape may be used, or only the electrodes having no solder balls and plated with gold or solder may be used. In that case, cream solder is printed on the printed wiring board, and the electrodes of the package and the electrodes of the printed wiring board are directly soldered by reflow. Further, the reliability of the printed wiring board unit and the electronic device can be further improved by using the above array package.

【0013】[0013]

【発明の実施の形態】次に、本発明のアレイパッケージ
の実施の形態について図面を参照して説明する。図1は
本発明の第1の実施の形態を示すBGAパッケージの裏
面図である。本実施の形態においては、パッケージ用の
基板1は八角形に形成されており、その裏面に、信号用
の電極に形成された接続端子としての半田ボール2、グ
ラウンド用電極に形成された半田ボール3、と電源用電
極に形成された半田ボール4が配置されている。そして
基板1の表面には半導体が実装される。半田ボール2、
3、4はパッケージの裏面に格子状に配列され、最外側
の半田ボールは八角形状の基板の外周縁の内側に沿っ
て、基板の中心からの距離がほぼ等しくなるように配列
されている。
Next, an embodiment of an array package according to the present invention will be described with reference to the drawings. FIG. 1 is a back view of a BGA package showing a first embodiment of the present invention. In this embodiment, the package substrate 1 is formed in an octagonal shape, and on its back surface, a solder ball 2 as a connection terminal formed on a signal electrode, and a solder ball formed on a ground electrode. 3, and a solder ball 4 formed on the power supply electrode. Then, a semiconductor is mounted on the surface of the substrate 1. Solder ball 2,
Reference numerals 3 and 4 are arranged in a lattice pattern on the back surface of the package, and the outermost solder balls are arranged along the inside of the outer peripheral edge of the octagonal substrate so that the distances from the center of the substrate are substantially equal.

【0014】このように形成されたパッケージが、これ
ら半田ボールを介して、通常のリフロー工程でプリント
基板に実装され、さらに電子部品が実装されたプリント
配線板ユニットが電子機器に組み込まれる。したがっ
て、パッケージとプリント配線板の熱膨張係数が異なる
ことに起因する熱ストレスが両者の接続部をなす半田ボ
ールに加わり、最大のストレスが最外側の半田ボールに
かかるが、半田ボールが基板の中心からほぼ等しい距離
にあるためストレスが各半田ボールに分散されて均等化
されるので接続部のクラックが生じない。
The package thus formed is mounted on a printed circuit board in a normal reflow step via these solder balls, and a printed wiring board unit on which electronic components are mounted is incorporated in an electronic device. Therefore, thermal stress due to the difference in thermal expansion coefficient between the package and the printed wiring board is applied to the solder balls forming the connection between them, and the maximum stress is applied to the outermost solder balls. Since the stresses are at substantially equal distances from each other, the stress is distributed to the respective solder balls and equalized, so that cracks in the connection portions do not occur.

【0015】次に本発明の第2の実施の形態について述
べる。図2は本発明の第2の実施の形態を示すBGAパ
ッケージの裏面図である。パッケージ用の基板5は円形
に形成されており、半田ボール2、3、4は基板5の裏
面に格子状に配列され、その最外側の半田ボールは、ほ
ぼ基板5の円形周縁の内側に沿って形成されており、基
板5の中心からの距離がほぼ等しくなっている。
Next, a second embodiment of the present invention will be described. FIG. 2 is a rear view of a BGA package showing a second embodiment of the present invention. The package substrate 5 is formed in a circular shape, and the solder balls 2, 3, and 4 are arranged in a grid pattern on the back surface of the substrate 5, and the outermost solder balls extend substantially along the inside of the circular periphery of the substrate 5. The distance from the center of the substrate 5 is substantially equal.

【0016】第3の実施の形態は図3に示すように、四
角形の基板6の裏面に半田ボール2、3、4を形成した
ものである。この実施の形態では、基板の外形は四角形
であるが、半田ボールは、第1の形態のように最外側の
半田ボールが八角形を形成するように格子状に配列され
ている。したがって、最外周の半田ボールが、基板の外
形に拘わらず、基板中心からほぼ同じ距離に配置され
て、熱ストレスを均等化する効果を有するものである。
In the third embodiment, as shown in FIG. 3, solder balls 2, 3, and 4 are formed on the back surface of a rectangular substrate 6. In this embodiment, the outer shape of the substrate is square, but the solder balls are arranged in a grid so that the outermost solder balls form an octagon as in the first embodiment. Therefore, the outermost solder balls are disposed at substantially the same distance from the center of the substrate regardless of the outer shape of the substrate, and have an effect of equalizing thermal stress.

【0017】次に第4の実施の形態を図4について述べ
る。基板6は四角形の外形を有し、図4はその裏面図で
ある。この裏面には信号用電極8、グラウンド用電極
9、電源用電極10が、その最外側の電極が八角形を形
成するように配列される。したがって、最外周の電極は
基板6の中心からほぼ等距離に配置される。そして基板
の各角部には、基板とは電気的には接続されない独立し
た、大きなランド7が設けられている。ランド7を設け
ることにより、基板と配線板との間に生じる熱ストレス
を、このランド7に集中させてストレスを分散させるこ
とができる。このパッケージは接続端子である半田ボー
ルが予め形成されていないが、プリント配線板にクリー
ム半田を印刷し、通常のリフロー工程でプリント配線板
に実装することができる。さらに電子部品が実装された
プリント配線板ユニットは電子機器に組み込まれる。
Next, a fourth embodiment will be described with reference to FIG. The substrate 6 has a rectangular outer shape, and FIG. 4 is a rear view thereof. On this back surface, a signal electrode 8, a ground electrode 9, and a power supply electrode 10 are arranged such that the outermost electrodes form an octagon. Therefore, the outermost electrodes are arranged at substantially the same distance from the center of the substrate 6. At each corner of the substrate, an independent, large land 7 that is not electrically connected to the substrate is provided. By providing the land 7, the thermal stress generated between the substrate and the wiring board can be concentrated on the land 7 and the stress can be dispersed. Although this package does not have solder balls as connection terminals formed in advance, cream solder can be printed on a printed wiring board and can be mounted on the printed wiring board in a normal reflow process. Further, the printed wiring board unit on which the electronic components are mounted is incorporated in an electronic device.

【0018】図5は第5の実施の形態を示すパッケージ
の裏面図である。基板6は外形が四角形であり、格子状
に配列された半田ボール2、3、4の各角部には、基板
6と配線板間の接合強度を強化するために、電気的には
接続されていない独立したランドに設けられた、接合用
の半田ボール11が配置され接合強度を強化している。
このように基板の四角には、応力をわざと集中させるた
めの電気的には接続されていない独立したランドを設
け、このランドの半田ボール11を設けて、電気的に導
通がとられる最外周の端子は八角形に形成した基板中心
からの距離がほぼ等しくさせ、ストレスを各端子に分散
させる構造としている。このパッケージは、プリント配
線板にクリーム半田を印刷し、通常のリフロー工程でプ
リント配線板に実装され、さらに電子部品が実装された
プリント配線板ユニットは電子機器に組み込まれる。
FIG. 5 is a back view of the package showing the fifth embodiment. The board 6 has a quadrangular outer shape, and is electrically connected to each corner of the solder balls 2, 3, and 4 arranged in a grid in order to increase the bonding strength between the board 6 and the wiring board. Solder balls 11 for bonding, which are provided on independent lands that are not provided, are arranged to enhance the bonding strength.
In this manner, an independent land that is not electrically connected for intentionally concentrating stress is provided in the square of the substrate, and the solder ball 11 of this land is provided so that the outermost periphery of the outer periphery where electrical conduction is obtained is provided. The terminals have a structure in which the distance from the center of the octagonal substrate is substantially equal and stress is distributed to each terminal. In this package, cream solder is printed on a printed wiring board, mounted on the printed wiring board in a normal reflow process, and a printed wiring board unit on which electronic components are mounted is incorporated in an electronic device.

【0019】[0019]

【発明の効果】本発明においては、端子がアレイ状に形
成される表面実装用のLSIパッケージにおいて、端子
が形成される基板の外形を六角以上の多角形状、または
概ね円形形状に形成し、外形形状に沿って端子の最外列
を配列させることにより応力を均一に分散させることが
できるため、熱ストレスによる接続信頼性を大幅に向上
させることができる。また、基板中心からの各端子の距
離が放射状にほぼ等しくなるため、高周波の信号を伝送
するための配置の設計上の制約がなくなる。
According to the present invention, in a surface mounting LSI package in which terminals are formed in an array, the outer shape of a substrate on which terminals are formed is formed into a polygonal shape of hexagons or more, or a substantially circular shape. By arranging the outermost rows of terminals along the shape, the stress can be dispersed uniformly, so that the connection reliability due to thermal stress can be greatly improved. In addition, since the distance between the terminals from the center of the substrate is substantially equal in a radial manner, there is no restriction on the design of the arrangement for transmitting high-frequency signals.

【0020】また、端子がアレイ状に形成される表面実
装用のLSIパッケージの外形形状にかかわらず、端子
の最外列を六角以上の多角形状、または概略円形状に配
列させ応力を均一に分散させた構造とすることで、上記
と同様の効果を得ることができる。
Further, regardless of the outer shape of the surface mounting LSI package in which the terminals are formed in an array, the outermost rows of the terminals are arranged in a hexagonal or larger polygonal shape or a substantially circular shape to distribute the stress uniformly. The same effect as described above can be obtained by adopting the structure.

【0021】さらに、信号端子と電源端子とグラウンド
端子で形成する外形形状が六角以上の多角形状、または
概略円形状になるように端子を配置し、かつそれ以外の
エリアに電気的に独立した接合用の端子を配置した構造
とすることにより接続信頼性をさらに向上することがで
きる。
Furthermore, the terminals are arranged so that the external shape formed by the signal terminal, the power supply terminal, and the ground terminal is a polygonal shape of six or more hexagons or a substantially circular shape, and is electrically connected to other areas by electrically independent bonding. The connection reliability can be further improved by adopting a structure in which terminals are arranged.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアレイパッケージの基板の第一の実施
の形態を示す裏面図。
FIG. 1 is a rear view showing a first embodiment of a substrate of an array package according to the present invention.

【図2】第二の実施の形態を示す裏面図。FIG. 2 is a back view showing the second embodiment.

【図3】第三尾実施の形態を示す裏面図。FIG. 3 is a rear view showing the third embodiment.

【図4】第四の実施の形態を示す裏面図。FIG. 4 is a rear view showing a fourth embodiment.

【図5】第五の実施の形態を示す裏面図。FIG. 5 is a back view showing the fifth embodiment.

【図6】従来例のアレイパッケージを示す裏面図。FIG. 6 is a back view showing a conventional array package.

【符号の説明】[Explanation of symbols]

1、5、6、12 アレイパッケージ用の基板 2 信号用の電極の半田ボール 3 グラウンド用の電極の半田ボール 4 電源用の電極の半田ボール 7 電気的には接続されていないランド 8 信号用の電極 9 グランド用の電極 10 電源用の電極 11 電気的には接続されていない半田ボール 1, 5, 6, 12 Array package substrate 2 Signal electrode solder ball 3 Ground electrode solder ball 4 Power supply electrode solder ball 7 Land not electrically connected 8 Signal Electrode 9 Electrode for ground 10 Electrode for power supply 11 Solder ball not electrically connected

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 端子がアレイ状に形成される表面実装用
のLSIパッケージであって、端子が形成される基板の
外形が六角以上の多角形状、または概略円形形状である
ことを特徴とするアレイパッケージ。
1. An LSI package for surface mounting in which terminals are formed in an array, wherein an outer shape of a substrate on which the terminals are formed is a polygonal shape having a hexagonal shape or more, or an approximately circular shape. package.
【請求項2】 アレイ状に形成される端子の最外列が六
角以上の多角形状、または概略円形形状の基板の外形形
状に沿って配置されている請求項1記載のアレイパッケ
ージ。
2. The array package according to claim 1, wherein the outermost rows of the terminals formed in an array are arranged along the outer shape of the substrate having a hexagonal or more polygonal shape or a substantially circular shape.
【請求項3】 端子がアレイ状に形成される表面実装用
のSLIパッケージであって、端子が形成される基板の
外形が4角形状であり、端子の最外列を六角以上の多角
形状、または概略円形形状に配置したことを特徴とする
アレイパッケージ。
3. An SLI package for surface mounting in which terminals are formed in an array, wherein the outer shape of the substrate on which the terminals are formed is a quadrilateral, and the outermost row of the terminals is a polygonal shape of hexagons or more. Alternatively, an array package characterized by being arranged in a substantially circular shape.
【請求項4】 基板上の、端子の最外列外側の、端子が
配置されていない部分に、電気的に接続されていない端
子が配置されている請求項3記載のアレイパッケージ。
4. The array package according to claim 3, wherein a terminal that is not electrically connected is disposed on a portion of the substrate, on the outermost row of the terminal, where the terminal is not disposed.
【請求項5】 接続端子が各端子に形成されている請求
項1〜4のいずれか1項に記載のアレイパッケージ。
5. The array package according to claim 1, wherein connection terminals are formed on each terminal.
【請求項6】 接続端子がボール状に形成されている請
求項5記載のアレイパッケージ。
6. The array package according to claim 5, wherein the connection terminals are formed in a ball shape.
【請求項7】 請求項1〜6記載のアレイパッケージを
実装したプリント配線板ユニット。
7. A printed wiring board unit on which the array package according to claim 1 is mounted.
【請求項8】 請求項7に記載したプリント配線板ユニ
ットを搭載した電子機器。
8. An electronic device equipped with the printed wiring board unit according to claim 7.
JP11197537A 1999-07-12 1999-07-12 Array package and printed wiring board and electronic equipment on which array package is mounted Pending JP2001024094A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11197537A JP2001024094A (en) 1999-07-12 1999-07-12 Array package and printed wiring board and electronic equipment on which array package is mounted

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11197537A JP2001024094A (en) 1999-07-12 1999-07-12 Array package and printed wiring board and electronic equipment on which array package is mounted

Publications (1)

Publication Number Publication Date
JP2001024094A true JP2001024094A (en) 2001-01-26

Family

ID=16376134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11197537A Pending JP2001024094A (en) 1999-07-12 1999-07-12 Array package and printed wiring board and electronic equipment on which array package is mounted

Country Status (1)

Country Link
JP (1) JP2001024094A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170656A (en) * 2014-03-05 2015-09-28 キヤノン株式会社 Packaging member, electronic part and module manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170656A (en) * 2014-03-05 2015-09-28 キヤノン株式会社 Packaging member, electronic part and module manufacturing method

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US6756685B2 (en) Semiconductor device
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US8623753B1 (en) Stackable protruding via package and method
US20060249852A1 (en) Flip-chip semiconductor device
JPH08213506A (en) Low-profile ball grid array semiconductor package and its manufacture
US7772696B2 (en) IC package having IC-to-PCB interconnects on the top and bottom of the package substrate
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
JP4494249B2 (en) Semiconductor device
US5969417A (en) Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
US6897566B2 (en) Encapsulated semiconductor package free of chip carrier
JPH11260962A (en) Ball grid array type of semiconductor device
JP2004128290A (en) Semiconductor device
JP2001024094A (en) Array package and printed wiring board and electronic equipment on which array package is mounted
JP2001203298A (en) Semiconductor device and producing method therefor
JP2002231761A (en) Electronic component and mounting body thereof
KR100357877B1 (en) semiconductor package
JP2001044326A (en) Semiconductor device and manufacture thereof
JP4767556B2 (en) Semiconductor device
JPH11154718A (en) Semiconductor device
US20050146050A1 (en) Flip chip package structure and chip structure thereof
KR100772107B1 (en) Ball grid array package