JP2001023985A - Interconnection structure and preparation thereof - Google Patents

Interconnection structure and preparation thereof

Info

Publication number
JP2001023985A
JP2001023985A JP11194918A JP19491899A JP2001023985A JP 2001023985 A JP2001023985 A JP 2001023985A JP 11194918 A JP11194918 A JP 11194918A JP 19491899 A JP19491899 A JP 19491899A JP 2001023985 A JP2001023985 A JP 2001023985A
Authority
JP
Japan
Prior art keywords
wiring
copper
chemical conversion
solution
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11194918A
Other languages
Japanese (ja)
Inventor
Naoaki Kogure
直明 小榑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP11194918A priority Critical patent/JP2001023985A/en
Publication of JP2001023985A publication Critical patent/JP2001023985A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an interconnection structure and a method of preparing the same, capable of easily protecting interconnections made of a metal, such as copper which are formed on a substrate. SOLUTION: This method comprises the steps of embedding a conductive metallic material into fine recesses formed in a substrate, such as a semiconductor wafer (step 1), polishing the surface of the metallic material by a mechanical and chemical operation using a working solution (including a polishing solution, a chemical solution and a cleaning solution) from the outermost layer of the buried metal (step 2), whereby an interconnection structure is prepared. During or after the polishing step 2, a chemical conversion treatment is conducted through a contact with an electrolytic solution, either with the surface of the substrate in contact as is with the working solution or immediately after the working solution is removed, whereby the surface of the embedded metallic material is provided with a protective chemical conversion coating.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基材への多層埋込
み配線などに用いて好適な配線構造及びその製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure suitable for use as a multilayer buried wiring in a substrate and a method of manufacturing the same.

【0002】[0002]

【従来の技術】高集積半導体を実現するために必須条件
となる低電気抵抗多層配線用材料として銅を適用しよう
とする傾向が著しくなっている。
2. Description of the Related Art There is a remarkable tendency to use copper as a material for low electric resistance multilayer wiring which is an essential condition for realizing a highly integrated semiconductor.

【0003】銅を導電材料に用いることによって、低
電気抵抗による信号遅延の抑制及び、エレクトロマイ
グレーション耐性の大幅改善(Al配線よりも1桁以上
長寿命)を図ることが原理的に可能となる。
[0003] By using copper as a conductive material, it is possible in principle to suppress signal delay due to low electric resistance and to greatly improve electromigration resistance (longer life by one digit or more than Al wiring).

【0004】一方、バルクとしての電気抵抗が低い銅
(Cu)を配線材料に用いて、実際に電流容量の大きな
多層配線構造を形成するためには、配線間接続(ビア)
部や平坦化した表面層に生じ易い有害な酸化膜を除去す
ることの必要性が大きい。これは接続部の電気抵抗をバ
ルクと同じように低くし、且つ酸化が配線導体の内部へ
進展することの阻止が必須の命題と認識されていること
に由来する。
On the other hand, in order to actually form a multilayer wiring structure having a large current capacity by using copper (Cu) having a low electric resistance as a wiring material as a wiring material, it is necessary to form a wiring connection (via).
There is a great need to remove harmful oxide films that tend to form on the parts and the flattened surface layer. This is because it is recognized that it is an essential proposition to make the electrical resistance of the connection portion as low as that of the bulk and to prevent oxidation from progressing into the inside of the wiring conductor.

【0005】〔アルミニウム配線の低抵抗プロセス〕こ
こで、従来のAl配線の場合に立ち返って考えるとビア
の形成工程は図3のようになっている。
[Low resistance process of aluminum wiring] Here, when returning to the case of the conventional Al wiring, the via forming process is as shown in FIG.

【0006】図3で明らかなように、工程(1)でビア
ホールをエッチングによって形成した後、工程(2)で
マスク除去工程の際にビアの下層のアルミニウム(A
l)配線表面が酸素プラズマに曝される結果、酸化物を
生成し、これが高抵抗の界面層を形成することによっ
て、ビア抵抗を高めるという不都合がある。
As apparent from FIG. 3, after a via hole is formed by etching in step (1), aluminum (A) under the via is formed in a mask removing step in step (2).
1) As a result of exposing the wiring surface to oxygen plasma, an oxide is generated, which forms a high-resistance interface layer, thereby increasing the via resistance.

【0007】そこで、工程(3)のクリーニング工程に
よって、アルゴン(Ar)イオンを照射して配線表面に
存在するアルミニウム(Al)酸化物層を除去する方策
をとっている。
Therefore, a measure is taken to remove the aluminum (Al) oxide layer present on the wiring surface by irradiating argon (Ar) ions by the cleaning step (3).

【0008】一方、銅を配線に用いた場合、アルミニウ
ムよりもはるかに酸化しやすく、しかも酸化がバルク内
部へ進行していく度合が激しいので、前者の工程(2)
のように酸素プラズマや湿式エッチング処理を行うと銅
配線の導電性は大きく損なわれる。
On the other hand, when copper is used for wiring, it is much easier to oxidize than aluminum, and the degree of oxidation progressing to the inside of the bulk is severe, so the former process (2)
When oxygen plasma or wet etching is performed as described above, the conductivity of the copper wiring is greatly impaired.

【0009】更に、スパッタリングによってはじき出さ
れた銅イオンが、周囲の絶縁膜等に再付着し、これが後
工程進行中に、SiO2層内部を拡散することによって
デバイス特性を著しく劣化してしまうことが明らかとな
っている。
Further, the copper ions repelled by the sputtering are re-adhered to the surrounding insulating film and the like, and this diffuses inside the SiO 2 layer during the post-process, thereby significantly deteriorating the device characteristics. It is clear.

【0010】以上のように、銅の顕著な酸化性と容易な
拡散性の2点から、図3の工程(2)に示すような酸素
プラズマや湿式エッチングによるマスク除去処理は有害
であって、これを須く回避する必要がある。
As described above, the mask removal treatment by oxygen plasma or wet etching as shown in the step (2) in FIG. 3 is harmful due to the two points of remarkable oxidizing property and easy diffusion property of copper. It is necessary to avoid this.

【0011】〔銅配線の場合の酸化膜除去〕酸素プラズ
マによる酸化物生成やスパッタリングによる金属原子の
再付着を生じること無く清浄な銅ビア界面を得るための
手段として、前述のアルミニウム配線工程に替えて次の
2法が提案されている。
[Removal of oxide film in the case of copper wiring] As a means for obtaining a clean copper via interface without generating oxides by oxygen plasma or reattaching metal atoms by sputtering, the above-described aluminum wiring process is replaced. The following two methods have been proposed.

【0012】すなわち、一連の処理の後、最終的に銅表
面に残存する酸化第一銅(Cu2O)を除去すること
が、 H(hfac)ガスに曝露してCu2Oを還元する化
学気相クリーニング(CVC)又は、 水素プラズマによるスパッタクリーニングによって可
能になるとの主張がなされている。
That is, after a series of treatments, the final removal of cuprous oxide (Cu 2 O) remaining on the copper surface is achieved by exposing to H (hfac) gas to reduce Cu 2 O. It has been claimed that vapor phase cleaning (CVC) or sputter cleaning with hydrogen plasma makes this possible.

【0013】のCVCはヘキサフルオロアセチルアセ
トンガス〔H(hfac)〕とCu 2Oが次式(1)に
よって反応する結果、酸化第一銅の除去が出来ることを
利用している。 Cu2O+2H(hfac)→Cu+Cu(hfac)2+H2O ・・(1 )
CVC of hexafluoroacetyl ace
Tongas [H (hfac)] and Cu TwoO is given by the following equation (1)
Therefore, as a result of the reaction, it is possible to remove cuprous oxide.
We are using. CuTwoO + 2H (hfac) → Cu + Cu (hfac)Two+ HTwoO · · (1)

【0014】なお、上式(1)によるクリーニング効果
は温度150℃以上で顕著になることがわかっている。
It has been found that the cleaning effect according to the above equation (1) becomes significant at a temperature of 150 ° C. or higher.

【0015】図4は銅配線形成のための連続プロセスの
一部の流れを示す。図4では、当然のことながらアルミ
ニウム配線の場合と異なり、銅配線特有のメリットたる
デュアルダマシン法の採用も含まれると考えてよい。図
4の工程〔2〕で配線埋込みを例えば、CVDで行うこ
とを考えると、前述のH(hfac)ガスによるCV
Cクリーニングを工程〔1〕と工程〔2〕の間に挿入し
て、CVDと同じ装置環境でガスだけを切換えることに
よって容易に行うことが出来るので工程〔2〕をCVD
で行う場合は特に都合が良い。
FIG. 4 shows a flow of a part of a continuous process for forming a copper wiring. In FIG. 4, naturally, unlike the case of the aluminum wiring, it may be considered that the dual damascene method, which is an advantage unique to the copper wiring, is included. Considering that the wiring burying is performed by, for example, CVD in the process [2] of FIG.
Since the C cleaning can be easily performed by inserting only the gas in the same apparatus environment as the CVD by inserting the C cleaning between the steps [1] and [2], the step [2] is performed by the CVD.
It is particularly convenient to perform the above.

【0016】一方前述の水素プラズマによる場合は、
アルゴンスパッタエッチングと同様の設備を用いて、誘
導結合プラズマ装置によって水素プラズマを発生し、こ
れの化学作用によって酸化銅を還元するものであって、
ここでのスパッタによる物理作用は微々たるものなの
で、結果的に低抵抗のビア形成を実現出来ると考えられ
ている。そして、これも前述と同様、工程〔2〕の配
線埋込みをCVD法で行う場合は、クラスタツールのチ
ャンバ間移動の操作を中断すること無く、連続処理操作
の一環として実施出来る。すなわち、エッチングチャン
バー内で凹みを形成し、同一チャンバ内で、ガスの切換
えを行なって、水素プラズマを発生し、無用の酸化銅を
還元除去する提案がなされている。
On the other hand, in the case of the aforementioned hydrogen plasma,
Using the same equipment as argon sputter etching, hydrogen plasma is generated by an inductively coupled plasma device, and copper oxide is reduced by the chemical action of the hydrogen plasma.
Since the physical action by the sputtering here is insignificant, it is considered that a low-resistance via can be formed as a result. In the same manner as described above, when the wiring embedding in the step [2] is performed by the CVD method, it can be performed as a part of the continuous processing operation without interrupting the operation of moving the cluster tool between the chambers. That is, it has been proposed to form a recess in an etching chamber, switch gases in the same chamber, generate hydrogen plasma, and reduce and remove unnecessary copper oxide.

【0017】〔従来法の問題点〕銅配線形成の場合、前
記方法によってビア界面の酸化膜を除去することは可能
となる。他方、図4の工程〔3〕で広域平坦化のために
半導体基板の表面研摩を行なった後、埋込み後の銅配線
の新生面が大気中に曝露することによって新に、酸化膜
が生じるという問題が残っている。
[Problems of the Conventional Method] In the case of forming a copper wiring, it is possible to remove the oxide film at the via interface by the above method. On the other hand, after the surface of the semiconductor substrate is polished for wide area planarization in the step [3] of FIG. 4, a new oxide film is newly formed by exposing the buried copper wiring to the atmosphere. Remains.

【0018】銅の酸化膜である酸化第一銅(Cu2O)
の皮膜が銅配線導体表面に存在すると、これが銅バルク
内部へ徐々に成長し、金属銅部分が実質的に枯渇してい
くという由々しい問題がある。したがって、前述のビア
界面だけでなく、埋込んだ銅配線表面に生成した酸化第
一銅は半導体の機能を確保する上で極めて有害なので、
特に該配線表面上に更に上層の配線を積上げる際にはこ
れを全て除去して置くことが必要となる。
Cuprous oxide (Cu 2 O) which is a copper oxide film
When the film of the metal is present on the surface of the copper wiring conductor, this gradually grows into the inside of the copper bulk, and there is a serious problem that the metal copper portion is substantially depleted. Therefore, not only the via interface described above, but also the cuprous oxide generated on the buried copper wiring surface is extremely harmful in securing the function of the semiconductor,
In particular, when a further upper layer wiring is to be stacked on the wiring surface, it is necessary to remove and place all of the wiring.

【0019】そこで工程〔3〕で表面研摩を行った銅配
線の露出した表面に所謂る置換めっきによって薄い銀
(Ag)皮膜を形成してバルク内部を保護する方法も考
えられる。この方法は迅速で容易に銅表面上だけに選択
的に保護膜を形成することができるという点において優
れているものの、場合によっては以下の問題点が生じる
恐れがある。
Therefore, a method of forming a thin silver (Ag) film on the exposed surface of the copper wiring which has been subjected to the surface polishing in the step [3] by so-called displacement plating to protect the inside of the bulk may be considered. Although this method is excellent in that a protective film can be selectively formed only on a copper surface quickly and easily, the following problem may occur in some cases.

【0020】即ち銀めっきによる皮膜の膜厚さの最大値
はせいぜい10nm程度と著しく薄く、また銀が純金属
なので、厳しい腐食又は損傷性の雰囲気に曝されたとき
は侵食されやすいため、皮膜形成後の工程中において、
周囲環境に慎重な配慮を要求する。
That is, the maximum thickness of the film formed by silver plating is extremely thin, at most about 10 nm. Since silver is a pure metal, it is easily eroded when exposed to a severely corrosive or damaging atmosphere. During later steps,
Require careful consideration of the surrounding environment.

【0021】特に次層配線形成時に於る高温CVDガス
雰囲気やエッチング、又はレジスト除去工程で、銀皮膜
表面は酸素プラズマ、酸液、フッ素、塩素ラジカル等の
激しい侵食要因に曝されるので、これによる損傷を回避
するために、相当の注意を払う必要がある。
In particular, in the high-temperature CVD gas atmosphere, the etching, or the resist removing step in forming the next layer wiring, the silver film surface is exposed to severe erosion factors such as oxygen plasma, acid solution, fluorine and chlorine radical. Considerable care must be taken to avoid damage due to damage.

【0022】[0022]

【発明が解決しようとする課題】本発明は上述の点に鑑
みてなされたものでありその目的は、基材に形成する銅
などの金属の配線を容易に保護することができる配線構
造及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to provide a wiring structure and a wiring structure capable of easily protecting a metal wiring such as copper formed on a base material. It is to provide a manufacturing method.

【0023】[0023]

【課題を解決するための手段】上記の問題点を解決する
手段として本発明は、化学的機械的研摩(CMP)によ
る基材表面研摩工程進行中又は該工程完了後、配線表面
が作業液で濡れていることを利用し、濡れている間に、
配線金属表面に該金属を保護する性質を有する皮膜を形
成し、該金属の損傷を抑止する方法およびその方法によ
って製造した配線構造を提案した。
As a means for solving the above-mentioned problems, the present invention provides a method for polishing a wiring surface with a working liquid during or after a substrate surface polishing step by chemical mechanical polishing (CMP). Utilizing that it is wet, while wet,
A method for forming a film having the property of protecting the metal on the surface of the wiring metal to suppress damage to the metal and a wiring structure manufactured by the method have been proposed.

【0024】そして本発明では、露出した配線金属の表
面を被覆して保護する皮膜として、化成処理による皮膜
を利用することとした。
In the present invention, a film formed by a chemical conversion treatment is used as a film for covering and protecting the exposed surface of the wiring metal.

【0025】即ち本発明は、基材に設けた微細な凹みに
導電性の金属材料を埋込み、その後埋込み金属の最外層
側から、前記金属材料表面を作業液(研摩液や薬液、洗
浄液を含む)を用いて機械的・化学的作用によって研摩
することによって配線構造を製造する配線構造の製造方
法において、前記研摩工程の進行中又は完了後に、基材
表面を作業液に接触した状態のままか、もしくは作業液
を除去した直後に電解液接触による化成処理を行うこと
によって埋込んだ金属材料表面に保護性の化成皮膜を形
成するように構成した。
That is, according to the present invention, a conductive metal material is embedded in fine recesses provided in a base material, and then the surface of the metal material is worked from the outermost layer side of the embedded metal with a working liquid (including a polishing liquid, a chemical liquid, and a cleaning liquid. In the method for manufacturing a wiring structure, wherein the wiring structure is manufactured by polishing by a mechanical / chemical action using the method, the substrate surface is kept in contact with the working liquid during or after the polishing step. Alternatively, a chemical conversion treatment was performed by contacting the electrolyte immediately after removing the working liquid to form a protective chemical conversion film on the surface of the embedded metal material.

【0026】また本発明は、前記基材を半導体基板と
し、導電性の金属材料を銅(Cu)とし、更に保護性の
化成皮膜を酸化第二銅(CuO)として構成した。
In the present invention, the base material is a semiconductor substrate, the conductive metal material is copper (Cu), and the protective chemical conversion film is cupric oxide (CuO).

【0027】また、本発明は、基材に設けた微細な凹み
に導電性の金属材料を埋込み、埋込み金属の最外層を研
摩してなる配線構造において、前記埋込み金属の研摩面
に電解液接触による保護性の化成皮膜を形成した。
The present invention also provides a wiring structure in which a conductive metal material is buried in fine recesses provided in a base material and the outermost layer of the buried metal is polished. To form a protective chemical conversion film.

【0028】ここで化成処理とは、対象となる金属に適
した電解質溶液を該金属と接触することによって溶液と
金属との間に化学反応を起こし、金属表面に保護性の皮
膜(化成皮膜=chemical conversion coating)を形成
する方法であって、従来、防錆膜や塗装用下地、塑性加
工用下地を実現する目的で使用されている。
Here, the chemical conversion treatment means that a chemical reaction between the solution and the metal is caused by bringing an electrolyte solution suitable for the target metal into contact with the metal, and a protective film (chemical conversion film = This is a method for forming a chemical conversion coating, and is conventionally used for the purpose of realizing a rust-preventive film, a base for painting, and a base for plastic working.

【0029】ここで化成処理の概要をさらに詳しく説明
しておくと、金属表面は微視的に観察すれば電気化学的
には非常に微細なアノード部とカソード部が無数に混在
している。今、ある電解液にこの金属を接触すれば、上
記アノード部では金属の溶解反応が起きて金属イオンが
液中に溶け出すことになる。このとき金属から放出され
た電子が金属のカソード部近傍の水素イオンを還元する
こと等によって当該成分でのPHを上昇するので、液中
の皮膜成分の沈殿や析出・沈着反応を起こし、金属表面
に皮膜が堆積する。このような形成機構によって形成さ
れる皮膜が化成処理皮膜である。従って金属の電解液中
での腐食反応そのものが化成反応を引き起こす駆動力を
与えていると言える。化成処理反応の1例として鉄のり
ん酸塩による化成処理の反応式を図5に示しておく。
Here, the outline of the chemical conversion treatment will be described in more detail. When the metal surface is observed microscopically, an extremely fine electrochemically minute anode portion and cathode portion are innumerably mixed. Now, if this metal is brought into contact with a certain electrolytic solution, a dissolution reaction of the metal occurs in the above-mentioned anode portion, and metal ions are dissolved in the liquid. At this time, the electrons emitted from the metal increase the PH of the component by reducing hydrogen ions near the cathode of the metal, etc., thereby causing precipitation and deposition / deposition reaction of the film components in the solution, and the metal surface A film is deposited on the surface. A film formed by such a formation mechanism is a chemical conversion film. Therefore, it can be said that the corrosion reaction itself of the metal in the electrolytic solution gives a driving force for causing a chemical reaction. FIG. 5 shows a reaction formula of a chemical conversion treatment with iron phosphate as an example of the chemical conversion treatment reaction.

【0030】化成処理は陽極酸化やめっきと異なり、電
気エネルギや取り扱いの厄介な還元剤を含み且つ組成の
不安定な化学めっき液を使用する必要がないので、省エ
ネルギ且つ簡便・高信頼性で低コストのプロセスとして
実績のある手段を提供する。
Unlike the anodic oxidation and plating, the chemical conversion treatment does not require the use of a chemical plating solution containing an electric energy and a troublesome handling reducing agent and having an unstable composition. Providing proven means as a low cost process.

【0031】本発明は、半導体基板などの基材に形成し
た金属製の配線に表面皮膜として化成処理による皮膜を
形成するものであるが、表面皮膜形成の具体的手順は対
象とする金属材料によって異なり、種々のものが考えら
れる。
According to the present invention, a film formed by a chemical conversion treatment is formed as a surface film on a metal wiring formed on a substrate such as a semiconductor substrate. The specific procedure for forming the surface film depends on the target metal material. Different and different are conceivable.

【0032】例えば配線のための埋込み金属として銅を
用い、化成処理によって銅配線の表面を安定で緻密な酸
化第二銅(CuO)皮膜で被覆すれば、金属銅自体は保
護され、それ以上の腐食、劣化、損傷を回避できる。こ
のとき化成処理に使用する電解液は常法によって、5%
NaOH−K228溶液を煮沸状態に保持したものと
するのが良い。
For example, when copper is used as an embedded metal for wiring and the surface of the copper wiring is covered with a stable and dense cupric oxide (CuO) film by a chemical conversion treatment, the metal copper itself is protected and furthermore Corrosion, deterioration and damage can be avoided. At this time, the electrolytic solution used for chemical conversion treatment is 5%
Amount may be obtained by holding the NaOH-K 2 S 2 O 8 solution boiling state.

【0033】[0033]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。具体的には半導体基板に設け
た配線用の微細な凹みに銅を埋込んで配線を製造する場
合について説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings. Specifically, a case where copper is buried in a fine wiring recess provided in a semiconductor substrate to manufacture a wiring will be described.

【0034】図1は本発明を用いて半導体基板に銅配線
を形成する配線構造の製造方法の概略工程フロー図であ
る。即ちまず半導体基板Wに設けた微細な凹みに銅を埋
込む(工程1)。
FIG. 1 is a schematic process flow chart of a method of manufacturing a wiring structure for forming a copper wiring on a semiconductor substrate by using the present invention. That is, copper is first buried in a fine recess provided in the semiconductor substrate W (step 1).

【0035】図2(a)はそのときの半導体基板Wの一
構造例を示す図である。同図において10,15,20
は銅からなる配線であってそれぞれ下層配線、ビア部、
上層配線である。30,40,50はSiO2、35,
45はSiN、55はバリア層のTaN(タンタルナイ
トライト)である。この工程1では、最上層の上層配線
20となる部分に設けておいた凹部内に銅を埋込んで上
層配線20を形成する。
FIG. 2A is a diagram showing an example of the structure of the semiconductor substrate W at that time. In FIG.
Are wirings made of copper, each of which is a lower wiring, a via portion,
This is the upper layer wiring. 30, 40, 50 are SiO 2 , 35,
45 is SiN, 55 is a barrier layer TaN (tantalum nitrite). In this step 1, the upper wiring 20 is formed by burying copper in a concave portion provided in a portion to be the upper wiring 20 in the uppermost layer.

【0036】次にこの半導体基板Wの表面をCMPによ
って研摩し、その表面全体を広域平坦化する(工程
2)。CMPによる研摩の際は、半導体基板W表面に研
摩スラリが塗布されて濡れた状態で研摩される。
Next, the surface of the semiconductor substrate W is polished by CMP to flatten the entire surface over a wide area (step 2). At the time of polishing by CMP, a polishing slurry is applied to the surface of the semiconductor substrate W and polished in a wet state.

【0037】そしてCMPによる研摩進行中又は研摩完
了の任意の時点で半導体基板W表面が研摩スラリと接触
したままの状態(つまり濡れたままの状態)で電解液
(前記5%NaOH−K228溶液を煮沸状態に保持
したもの)を半導体基板W表面全体に接触すれば、直ち
に化学反応が生じ、銅表面が化成皮膜で覆われる(工程
3)。この時の状態を図2(b)に示す。25はCMP
によって研摩された上層配線20の露出する表面に形成
された化成皮膜である。なお図2(b)では説明の都合
上、化成皮膜25の厚みを厚く記載しているが、実際は
上層配線20の露出面の表面のみに形成され、極めて薄
い。
At any time during the progress of polishing by CMP or at the completion of polishing, the surface of the semiconductor substrate W is kept in contact with the polishing slurry (that is, in a wet state) and the electrolytic solution (5% NaOH-K 2 S) is used. When the 2 O 8 solution is kept in a boiling state) and brought into contact with the entire surface of the semiconductor substrate W, a chemical reaction occurs immediately, and the copper surface is covered with a chemical conversion film (step 3). The state at this time is shown in FIG. 25 is CMP
Is a chemical conversion film formed on the exposed surface of the upper wiring 20 polished by the above method. In FIG. 2B, the thickness of the chemical conversion film 25 is described as being large for convenience of explanation. However, the chemical conversion film 25 is actually formed only on the exposed surface of the upper wiring 20 and is extremely thin.

【0038】ここで銅表面は酸化性が著しいので、濡れ
た状態から乾燥(大気接触)状態に一定時間でも保持す
ることは不都合な酸化銅が生成されること等から避ける
のが良い。化成皮膜25がいったん生成されれば、それ
以降金属銅表面は大気と遮断されるので不都合な酸化銅
(酸化第一銅Cu2Oを含む)生成や表面変質・劣化・
損傷の心配は解消できる。
Here, since the copper surface has a remarkable oxidizing property, it is preferable to avoid keeping the wet state from the wet state to the dry state (contact with the atmosphere) for a certain period of time, since undesirable copper oxide is generated. Once the chemical conversion coating 25 is formed, the copper metal surface is shielded from the atmosphere thereafter, so that undesired copper oxide (including cuprous oxide Cu 2 O) formation, surface deterioration, deterioration,
The worry of damage can be eliminated.

【0039】当然のことながら、化成処理を行う直前の
上層配線20の表面を清浄なものにしておくことが不可
欠の条件であるが、CMPによる平坦化工程において
は、砥粒を含むスラリとの摩擦によって銅の上層配線2
0は摩耗作用を受けるので、常に新鮮な銅表面が露出し
ている。この新鮮面上には不純物や異物が介在する可能
性はほとんどなく、しかも反応性の高い表面を成してい
るので、その直後に前記電解液と接触すると容易に化学
反応が開始し、銅下地表面との整合性・密着性に富んだ
安定且つ緻密な保護皮膜25が形成できる。
As a matter of course, it is essential that the surface of the upper wiring 20 be cleaned immediately before the chemical conversion treatment. However, in the planarization step by the CMP, the surface of the upper wiring 20 is not mixed with the slurry containing abrasive grains. Copper upper layer wiring 2 by friction
Since 0 is subject to abrasion, a fresh copper surface is always exposed. There is almost no possibility that impurities or foreign substances are present on the fresh surface, and the surface has a high reactivity. Therefore, immediately after contact with the electrolyte solution, a chemical reaction starts easily, and a copper base is formed. A stable and dense protective film 25 having excellent consistency and adhesion to the surface can be formed.

【0040】上層配線20表面に電解液を接触する時期
は、前述のように半導体ウエハW表面が研摩スラリと接
触しているとき以外に、研摩スラリ以外の洗浄液(純水
や薬液など)が接触しているときでも良い。要はCMP
による研摩の途中又は後の工程で使用する各種作業液
(研摩スラリを含む)に接触した状態のまま、又は作業
液を除去した直後に電解液に接触すれば良い。
When the surface of the upper wiring 20 is brought into contact with the electrolytic solution, the surface of the semiconductor wafer W is not in contact with the polishing slurry, as described above, and the cleaning liquid (pure water, chemical solution, etc.) other than the polishing slurry is in contact with the surface. Even when you are. In short, CMP
May be in contact with various working liquids (including a polishing slurry) used during or after the polishing process, or may be brought into contact with the electrolytic solution immediately after removing the working liquid.

【0041】化成処理は大気に触れて表面酸化を促進す
ることのないよう、急速に接液の置換を行うような配慮
を要する。化成処理用の電解液を半導体基板W表面に接
触する方法としては、〔1〕電解液への浸漬、及び
〔2〕電解液の半導体基板Wへのスプレーによる吹き付
け、の2つの方法がある。CMPの直後に化成処理を施
すには、一般に〔2〕のスプレーによる方法が好都合と
考える。
In the chemical conversion treatment, care must be taken to quickly replace the liquid contact so as not to promote surface oxidation by contact with the atmosphere. As a method of bringing the electrolytic solution for chemical conversion treatment into contact with the surface of the semiconductor substrate W, there are two methods, [1] dipping in the electrolytic solution, and [2] spraying the electrolytic solution onto the semiconductor substrate W by spraying. In general, it is considered that the method of spraying [2] is convenient for performing the chemical conversion treatment immediately after the CMP.

【0042】元来銅は大気中又は淡水中でその表面が徐
々に酸化され表面が亜酸化銅(=酸化第一銅:Cu
2O)皮膜で覆われる性質を強く有している。さらにC
2Oは一般に厚いスケールに成長する傾向があって、
その結晶粒も粗大なものになり易い。
Originally, the surface of copper is gradually oxidized in the air or in fresh water, and the surface thereof becomes cuprous oxide (= cuprous oxide: Cu).
2 O) Strongly covered with a film. Further C
u 2 O generally tends to grow on thick scales,
The crystal grains also tend to be coarse.

【0043】これに対して本発明の方法で形成する化成
皮膜25を構成する酸化第二銅(CuO)は微細な多結
晶組織からなり、化学的に安定、且つ緻密な構造を持つ
ので内部の金属銅を保護する作用に富んでいる。
On the other hand, cupric oxide (CuO) constituting the chemical conversion film 25 formed by the method of the present invention has a fine polycrystalline structure and has a chemically stable and dense structure. Rich in protecting copper metal.

【0044】従って銅配線内部はそれ以降酸化の損傷を
受ける恐れがなくなる。またここで形成している化成皮
膜25はその厚さが高々数nm程度と究めて薄いので、
それ自体が上層配線20の電流容量に及ぼす影響は十分
小さく、デバイス特性を損なう恐れは無視できる。
Accordingly, there is no possibility that the inside of the copper wiring will be damaged by oxidation thereafter. In addition, since the chemical conversion film 25 formed here is as thin as about several nm at most,
The effect on the current capacity of the upper layer wiring 20 by itself is sufficiently small, and the risk of deteriorating device characteristics can be ignored.

【0045】そして洗浄、乾燥すれば(工程4,5)、
この半導体基板Wの配線構造が完成する。
After washing and drying (steps 4 and 5),
The wiring structure of the semiconductor substrate W is completed.

【0046】ところで前記CuOからなる化成皮膜25
を除去するためには、希釈フッ酸に該当部分を接触すれ
ば良い。従ってこの上層配線20の上にさらに次層の配
線を積み上げ形成する工程が開始する直前に簡単に化成
皮膜25が除去できるので、一連の工程を阻害すること
なく、十分低い配線層間接続抵抗を確保することが可能
となる。
By the way, the chemical conversion film 25 made of CuO is used.
In order to remove this, the relevant portion may be brought into contact with diluted hydrofluoric acid. Therefore, the chemical conversion film 25 can be easily removed immediately before the step of stacking and forming the next layer wiring on the upper layer wiring 20 is started, so that a sufficiently low wiring interlayer connection resistance is secured without disturbing a series of steps. It is possible to do.

【0047】なお化成処理によって銅の表面に形成する
ことのできる化成皮膜25の種類としては、前記〔1〕
酸化銅(酸化第二銅)皮膜の他に、〔2〕りん酸亜鉛皮
膜、〔3〕クロメート皮膜がある。
The type of the chemical conversion film 25 that can be formed on the copper surface by the chemical conversion treatment is as described in the above [1].
In addition to the copper oxide (cupric oxide) film, there are [2] zinc phosphate film and [3] chromate film.

【0048】上記実施形態では基材として半導体基板を
用いたが、本発明は他の各種基材に配線構造を形成する
場合に用いても良い。
In the above embodiment, a semiconductor substrate is used as a base material. However, the present invention may be used when a wiring structure is formed on other various base materials.

【0049】また上記実施形態では基材の微細な凹みに
埋込む金属材料として銅を用いたが、他の金属材料を用
いても良い。
In the above embodiment, copper is used as the metal material to be embedded in the fine recesses of the substrate, but other metal materials may be used.

【0050】[0050]

【発明の効果】以上詳細に説明したように本発明によれ
ば、基材に形成する金属の配線を容易に保護することが
できるという優れた効果を有する。
As described above in detail, according to the present invention, there is an excellent effect that the metal wiring formed on the base material can be easily protected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を用いて半導体基板Wに銅配線を形成す
る配線構造の製造方法の概略工程フロー図である。
FIG. 1 is a schematic process flow chart of a method for manufacturing a wiring structure for forming a copper wiring on a semiconductor substrate W using the present invention.

【図2】図1に示す方法によって製造される半導体基板
Wの構造例を示す図である。
FIG. 2 is a diagram showing a structural example of a semiconductor substrate W manufactured by the method shown in FIG.

【図3】従来のAl配線のビアの形成工程を示す概略工
程フロー図である。
FIG. 3 is a schematic process flow diagram showing a conventional process for forming a via of an Al wiring.

【図4】銅配線形成のための連続プロセスの一部の流れ
を示す概略工程フロー図である。
FIG. 4 is a schematic process flow chart showing a flow of a part of a continuous process for forming a copper wiring.

【図5】鉄のりん酸塩による化成処理の反応式を示す図
である。
FIG. 5 is a diagram showing a reaction formula of a chemical conversion treatment with iron phosphate.

【符号の説明】[Explanation of symbols]

10 下層配線 15 ビア部 20 上層配線 30,40,50 SiO2 35,45 SiN 55 TaN10 the lower layer wiring 15 via portion 20 upper wiring 30,40,50 SiO 2 35,45 SiN 55 TaN

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH11 HH32 JJ01 JJ11 JJ22 JJ32 KK11 KK32 MM02 MM10 MM12 MM13 MM15 NN05 NN07 PP06 PP18 QQ09 QQ13 QQ14 QQ48 QQ89 QQ94 QQ98 RR03 RR04 RR06 SS26 SS30 TT02 XX18 XX33 XX34  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基材に設けた微細な凹みに導電性の金属
材料を埋込み、埋込み金属の最外層を研摩してなる配線
構造において、 前記埋込み金属の研摩面に電解液接触による化成皮膜を
形成したことを特徴とする配線構造。
1. A wiring structure in which a conductive metal material is buried in fine recesses provided in a base material and an outermost layer of the buried metal is polished. A wiring structure characterized by being formed.
【請求項2】 前記基材は半導体基板であり、導電性の
金属材料は銅(Cu)であり、化成皮膜は酸化第二銅
(CuO)であることを特徴とする請求項1記載の配線
構造。
2. The wiring according to claim 1, wherein the substrate is a semiconductor substrate, the conductive metal material is copper (Cu), and the chemical conversion film is cupric oxide (CuO). Construction.
【請求項3】 基材に設けた微細な凹みに導電性の金属
材料を埋込み、その後埋込み金属の最外層側から、前記
金属材料表面を作業液を用いて機械的・化学的作用によ
って研摩することによって配線構造を製造する配線構造
の製造方法において、 前記研摩工程の進行中又は完了後に、基材表面を作業液
に接触した状態のままか、もしくは作業液を除去した直
後に電解液接触による化成処理を行うことによって埋込
んだ金属材料表面に化成皮膜を形成することを特徴とす
る配線構造の製造方法。
3. A conductive metal material is buried in fine recesses provided in a base material, and then the surface of the metal material is polished from the outermost layer side of the buried metal by a mechanical / chemical action using a working liquid. In the method of manufacturing a wiring structure by manufacturing a wiring structure, during or after completion of the polishing step, the base material surface is kept in contact with the working liquid, or by contacting the electrolyte immediately after removing the working liquid A method of manufacturing a wiring structure, comprising forming a chemical conversion film on a surface of a buried metal material by performing a chemical conversion treatment.
【請求項4】 前記基材は半導体基板であり、導電性の
金属材料は銅(Cu)であり、化成皮膜は酸化第二銅
(CuO)であることを特徴とする請求項3記載の配線
構造の製造方法。
4. The wiring according to claim 3, wherein the substrate is a semiconductor substrate, the conductive metal material is copper (Cu), and the chemical conversion film is cupric oxide (CuO). The method of manufacturing the structure.
JP11194918A 1999-07-08 1999-07-08 Interconnection structure and preparation thereof Pending JP2001023985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11194918A JP2001023985A (en) 1999-07-08 1999-07-08 Interconnection structure and preparation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11194918A JP2001023985A (en) 1999-07-08 1999-07-08 Interconnection structure and preparation thereof

Publications (1)

Publication Number Publication Date
JP2001023985A true JP2001023985A (en) 2001-01-26

Family

ID=16332519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11194918A Pending JP2001023985A (en) 1999-07-08 1999-07-08 Interconnection structure and preparation thereof

Country Status (1)

Country Link
JP (1) JP2001023985A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099173A2 (en) * 2000-06-22 2001-12-27 Applied Materials, Inc. Method of treating a substrate
US7462565B2 (en) * 2003-02-17 2008-12-09 Renesas Technology Corp. Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099173A2 (en) * 2000-06-22 2001-12-27 Applied Materials, Inc. Method of treating a substrate
WO2001099173A3 (en) * 2000-06-22 2002-05-23 Applied Materials Inc Method of treating a substrate
US7462565B2 (en) * 2003-02-17 2008-12-09 Renesas Technology Corp. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US5209816A (en) Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing
KR100419272B1 (en) Semiconductor device and method for fabricating the same
TWI225277B (en) Semiconductor device
US20060097347A1 (en) Novel slurry for chemical mechanical polishing of metals
US20050148176A1 (en) Method of manufacturing a semiconductor device
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
JP2001176842A (en) Method for etching silicon nitride film and method for manufacturing semiconductor device
US8080505B2 (en) Slurry composition and method for chemical mechanical polishing of copper integrated with tungsten based barrier metals
CN1203531C (en) Cleaning liquid component and cleaning process crystal wafer
Ernur et al. Investigation of barrier and slurry effects on the galvanic corrosion of copper
US6692580B2 (en) Method of cleaning a dual damascene structure
TW200816378A (en) Metal line in semiconductor device and method for forming the same
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
US6524957B2 (en) Method of forming in-situ electroplated oxide passivating film for corrosion inhibition
US20050112856A1 (en) Seed layer treatment
JP2001023985A (en) Interconnection structure and preparation thereof
KR19990072296A (en) Method and structure for contact to copper metallization in an insulating via on a semiconductor
Park et al. Metal Surface Chemical Composition and Morphology
US20040140288A1 (en) Wet etch of titanium-tungsten film
US6130150A (en) Method of making a semiconductor device with barrier and conductor protection
JPH01243528A (en) Surface treatment
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection
Miller et al. Chemically induced defects during copper polish
US6995089B2 (en) Method to remove copper without pattern density effect