JP2001022610A - データ処理装置の論理シミュレーション方式 - Google Patents
データ処理装置の論理シミュレーション方式Info
- Publication number
- JP2001022610A JP2001022610A JP11192597A JP19259799A JP2001022610A JP 2001022610 A JP2001022610 A JP 2001022610A JP 11192597 A JP11192597 A JP 11192597A JP 19259799 A JP19259799 A JP 19259799A JP 2001022610 A JP2001022610 A JP 2001022610A
- Authority
- JP
- Japan
- Prior art keywords
- test
- instruction
- logic
- failure
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】期待値と実行結果値とが不一致の場合、要因と
なった命令及び対象機能を見つけ出し、同一要因による
不良の発生を回避する機能を有する試験を提供する。 【解決手段】試験命令列を生成するために必要な命令生
成パラメータを作成（２０１）し、試験命令列生成処理
が前記パラメータを基に試験命令列を作成（２０２）す
る。作成された試験命令列を試験プログラムとして、論
理シミュレーション環境上で実行(２０３)し、命令イン
タプリタで生成された期待値と論理シミュレータでの実
行結果を比較(２０４)する。実行結果はＯＫ・ＮＧ共に
集計し(２０5)（２０６）、結果がＮＧの場合は、エラ
ー情報ファイルとトレース情報ファイルを参照し、エラ
ー要因の特定(２０７)を行い、障害発生となり得る命令
・機能を障害部位情報に蓄積する。該記操作を指定され
た回数分の試験を実行し終えるまで繰り返す（２０
８）。
なった命令及び対象機能を見つけ出し、同一要因による
不良の発生を回避する機能を有する試験を提供する。 【解決手段】試験命令列を生成するために必要な命令生
成パラメータを作成（２０１）し、試験命令列生成処理
が前記パラメータを基に試験命令列を作成（２０２）す
る。作成された試験命令列を試験プログラムとして、論
理シミュレーション環境上で実行(２０３)し、命令イン
タプリタで生成された期待値と論理シミュレータでの実
行結果を比較(２０４)する。実行結果はＯＫ・ＮＧ共に
集計し(２０5)（２０６）、結果がＮＧの場合は、エラ
ー情報ファイルとトレース情報ファイルを参照し、エラ
ー要因の特定(２０７)を行い、障害発生となり得る命令
・機能を障害部位情報に蓄積する。該記操作を指定され
た回数分の試験を実行し終えるまで繰り返す（２０
８）。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置の
論理シミュレーション方式に係わり、特に大量の試験プ
ログラムを連続実行し、被試験データ処理装置の試験す
る方式に関する。
論理シミュレーション方式に係わり、特に大量の試験プ
ログラムを連続実行し、被試験データ処理装置の試験す
る方式に関する。
【０００２】
【従来の技術】対象試験プログラムをゲートレベルで論
理回路をシミュレートする論理シミュレーション装置の
擬似メモリ上にローディングし、試験命令列を被試験デ
ータ処理装置論理で実行させ、その実行結果の正常性を
判定する事で当該被試験データ処理装置を試験する方法
において、前記試験命令列の実行結果の期待値と当該デ
ータ処理装置論理上での当該試験命令列の実行結果との
比較により不一致が生じた場合、あるいは当該試験命令
列実行中に当該被試験データ処理装置論理不良に起因す
る障害により試験命令列が実行停止されるもしくは無限
ループに陥りシミュレーション結果が得られない場合、
人手を使って前記要因となった命令及び対象機能を見つ
け出してエラー原因を解析し、同件となり得る試験プロ
グラムの走行を抑止していた。
理回路をシミュレートする論理シミュレーション装置の
擬似メモリ上にローディングし、試験命令列を被試験デ
ータ処理装置論理で実行させ、その実行結果の正常性を
判定する事で当該被試験データ処理装置を試験する方法
において、前記試験命令列の実行結果の期待値と当該デ
ータ処理装置論理上での当該試験命令列の実行結果との
比較により不一致が生じた場合、あるいは当該試験命令
列実行中に当該被試験データ処理装置論理不良に起因す
る障害により試験命令列が実行停止されるもしくは無限
ループに陥りシミュレーション結果が得られない場合、
人手を使って前記要因となった命令及び対象機能を見つ
け出してエラー原因を解析し、同件となり得る試験プロ
グラムの走行を抑止していた。
【０００３】また、特願平４−３１１６９０号には、ジ
ョブスケジューラにより論理シミュレーション実行時に
エラーが発生した場合、エラーが発生した試験プログラ
ム及び障害要因となった論理を試験対象とする試験プロ
グラムを検索し、該当する試験プログラム以外のジョブ
を実行するようにスケジューリングを行い、同件のエラ
ーが複数件発生するのを未然に防ぐ方法が提案されてい
る。
ョブスケジューラにより論理シミュレーション実行時に
エラーが発生した場合、エラーが発生した試験プログラ
ム及び障害要因となった論理を試験対象とする試験プロ
グラムを検索し、該当する試験プログラム以外のジョブ
を実行するようにスケジューリングを行い、同件のエラ
ーが複数件発生するのを未然に防ぐ方法が提案されてい
る。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術で
は、試験プログラム単位で実行可否の選択を行うため、
乱数データを用いて試験命令列を動的に生成するタイプ
の乱数試験プログラムにおいては、乱数的に命令及び論
理対象機能が選択されてしまう為、この様な方式では乱
数試験プログラム実行時に障害要因を回避できない。こ
の為、同件のエラーが複数発生してしまい、効率の良い
論理シミュレーションが行われないという問題があっ
た。
は、試験プログラム単位で実行可否の選択を行うため、
乱数データを用いて試験命令列を動的に生成するタイプ
の乱数試験プログラムにおいては、乱数的に命令及び論
理対象機能が選択されてしまう為、この様な方式では乱
数試験プログラム実行時に障害要因を回避できない。こ
の為、同件のエラーが複数発生してしまい、効率の良い
論理シミュレーションが行われないという問題があっ
た。
【０００５】本発明の目的は、上記の課題を解決し、同
件のエラーとなる試験プログラムの走行を避け、より効
率の良い高精度なデータ処理装置の試験方法を提供する
ものである。
件のエラーとなる試験プログラムの走行を避け、より効
率の良い高精度なデータ処理装置の試験方法を提供する
ものである。
【０００６】
【課題を解決するための手段】上記目的を達成する為、
対象試験プログラムをゲートレベルで論理回路をシミュ
レートする論理シミュレーション装置の擬似メモリ上に
ローディングし、試験命令列を被試験データ処理装置論
理で実行させ、その実行結果の正常性を判定する事で当
該被試験データ処理装置を試験する方法において、ジョ
ブスケジューラ、シグナルトレース処理、命令をアーキ
テクチャレベルで実行する命令インタプリタ、結果比較
処理、エラー要因解析処理を有し、前記試験命令列の実
行結果の期待値と論理シミュレーション対象となる被試
験データ処理装置論理上での当該試験命令列の実行結果
との比較で不一致が生じた場合、あるいは当該試験命令
列実行中に当該被試験データ処理装置論理不良に起因す
る障害により試験命令列が実行停止されるもしくは無限
ループに陥りシミュレーション結果が得られない場合、
前記要因となった命令及び対象機能を見つけ出し、エラ
ー原因を解析する事で、同一不良要因による以降の試験
での障害の発生を回避する機能を有することを特徴とす
るものである。
対象試験プログラムをゲートレベルで論理回路をシミュ
レートする論理シミュレーション装置の擬似メモリ上に
ローディングし、試験命令列を被試験データ処理装置論
理で実行させ、その実行結果の正常性を判定する事で当
該被試験データ処理装置を試験する方法において、ジョ
ブスケジューラ、シグナルトレース処理、命令をアーキ
テクチャレベルで実行する命令インタプリタ、結果比較
処理、エラー要因解析処理を有し、前記試験命令列の実
行結果の期待値と論理シミュレーション対象となる被試
験データ処理装置論理上での当該試験命令列の実行結果
との比較で不一致が生じた場合、あるいは当該試験命令
列実行中に当該被試験データ処理装置論理不良に起因す
る障害により試験命令列が実行停止されるもしくは無限
ループに陥りシミュレーション結果が得られない場合、
前記要因となった命令及び対象機能を見つけ出し、エラ
ー原因を解析する事で、同一不良要因による以降の試験
での障害の発生を回避する機能を有することを特徴とす
るものである。
【０００７】
【発明の実施の形態】以下、本発明の一実施例を図面に
より詳細に説明する。図１は、データ処理装置の論理シ
ミュレーション方式を示す本発明の一実施例のブロック
図である。ジョブスケジューラ(１０１)から起動された
試験命令列生成処理(１０２)が生成した試験データファ
イル(１０３)を入力として、命令インタプリタ(１０４)
が起動される。命令インタプリタ(１０４)は、データを
実行し、実行結果を期待値ファイル(１０５)に出力す
る。再度同じ初期設定で論理シミュレータ(１０６)を起
動し、被試験データ処理装置論理上で試験データ実行す
る。その際、各シミュレーションサイクルでの信号値
は、シグナルトレース処理(１０７)にて毎サイクル処理
されている。シミュレーションが終了すると、論理シミ
ュレータは実行結果を結果値ファイル(１０８)に出力す
る。論理シミュレータの実行結果(１０８)と命令インタ
プリタの実行結果(１０６)を実行結果比較処理(１０９)
でチェックし、エラーが発生していた場合は、エラー情
報(１１０)ファイルを出力する。エラー情報(１１０)フ
ァイルとシグナルトレース処理から出力されたトレース
情報ファイル(１１１)を入力として、エラー要因解析処
理部(１１２)が起動される。解析された障害部位情報
（１１３）は、ジョブスケジューラ(１０１)に伝えら
れ、ジョブスケジューラ(１０１)は、命令生成時の条件
付で試験命令列生成処理(１０２)を起動する。この処理
シーケンスを繰り返す事で、障害発生を回避しつつ、試
験が連続して実行可能となる。
より詳細に説明する。図１は、データ処理装置の論理シ
ミュレーション方式を示す本発明の一実施例のブロック
図である。ジョブスケジューラ(１０１)から起動された
試験命令列生成処理(１０２)が生成した試験データファ
イル(１０３)を入力として、命令インタプリタ(１０４)
が起動される。命令インタプリタ(１０４)は、データを
実行し、実行結果を期待値ファイル(１０５)に出力す
る。再度同じ初期設定で論理シミュレータ(１０６)を起
動し、被試験データ処理装置論理上で試験データ実行す
る。その際、各シミュレーションサイクルでの信号値
は、シグナルトレース処理(１０７)にて毎サイクル処理
されている。シミュレーションが終了すると、論理シミ
ュレータは実行結果を結果値ファイル(１０８)に出力す
る。論理シミュレータの実行結果(１０８)と命令インタ
プリタの実行結果(１０６)を実行結果比較処理(１０９)
でチェックし、エラーが発生していた場合は、エラー情
報(１１０)ファイルを出力する。エラー情報(１１０)フ
ァイルとシグナルトレース処理から出力されたトレース
情報ファイル(１１１)を入力として、エラー要因解析処
理部(１１２)が起動される。解析された障害部位情報
（１１３）は、ジョブスケジューラ(１０１)に伝えら
れ、ジョブスケジューラ(１０１)は、命令生成時の条件
付で試験命令列生成処理(１０２)を起動する。この処理
シーケンスを繰り返す事で、障害発生を回避しつつ、試
験が連続して実行可能となる。
【０００８】図２は、図１のデータ処理装置の論理シミ
ュレーション方式全体の処理を示すフローチャートであ
る。試験命令列を生成するために必要な実行可能な命令
タイプ・動作機能・対象レジスタ・使用データなどの命
令生成パラメータを作成(２０１)し、試験命令列生成処
理が前記パラメータを基に試験命令列を作成(２０２)す
る。作成された試験命令列を試験プログラムとして、論
理シミュレーション環境上で実行(２０３)し、命令イン
タプリタで生成された期待値と論理シミュレータでの実
行結果を比較(２０４)する。実行結果はＯＫ・ＮＧ共に
集計し (２０5)（２０６）、結果がＮＧの場合は、エラ
ー情報ファイルとトレース情報ファイルを参照し、エラ
ー要因の特定(２０７)を行い、障害発生となり得る命令
・機能を障害部位情報に蓄積する。該記操作を指定され
た回数分の試験を実行し終えるまで繰り返す（２０
８）。
ュレーション方式全体の処理を示すフローチャートであ
る。試験命令列を生成するために必要な実行可能な命令
タイプ・動作機能・対象レジスタ・使用データなどの命
令生成パラメータを作成(２０１)し、試験命令列生成処
理が前記パラメータを基に試験命令列を作成(２０２)す
る。作成された試験命令列を試験プログラムとして、論
理シミュレーション環境上で実行(２０３)し、命令イン
タプリタで生成された期待値と論理シミュレータでの実
行結果を比較(２０４)する。実行結果はＯＫ・ＮＧ共に
集計し (２０5)（２０６）、結果がＮＧの場合は、エラ
ー情報ファイルとトレース情報ファイルを参照し、エラ
ー要因の特定(２０７)を行い、障害発生となり得る命令
・機能を障害部位情報に蓄積する。該記操作を指定され
た回数分の試験を実行し終えるまで繰り返す（２０
８）。
【０００９】図３は、実行結果との比較により不一致が
生じた場合の障害発生要因を究明する処理フローチャー
トを示す。エラー要因解析処理部は、エラー情報ファイ
ルよりエラーメッセージにエラー印がついているリソー
スを検索（３０１）し、当該リソースを更新、及び参照
する命令をエラー情報ファイル内の命令トレースから検
索する（３０２）。検索された対象命令で他のリソース
（レジスタ・メモリ等）を参照している場合は、当該命
令以前の対象となる前記リソースお更新する命令も併せ
て検索し、命令アドレス毎にテーブル化する（期待
値）。命令トレースは各命令コードのニモニック表示と
命令実行毎の期待値で構成される。同様にシグナルトレ
ース情報ファイルより対象命令の実行シーケンスを命令
アドレスから検索し、各命令の実行結果値を取り出し、
命令アドレス毎に実行結果値用のテーブル化する（３０
３）。期待値及び実行結果値を各命令毎に比較し、比較
対象の命令が全て一致した場合は、（３０２）で採取し
た最後の命令アドレスよりも先行するアドレスからエラ
ーとなったリソースを更新、及び参照する命令をエラー
情報ファイル内の命令トレースから再度、検索する（３
０６）。不一致の場合は、当該命令の実行サイクル前後
のハードウェアシグナルを抽出し、不当な信号、あるい
は不当な実行シーケンスを検索し、障害要因を特定する
（３０５）。図３の例で、Ｌoad／Ｓtoreなどのメモリ
アクセス系命令で障害発生の場合は、命令フェッチから
アクセスアドレス産出、データアクセス処理過程を経て
命令（データアクセス）動作が完了するまでのシグナル
トレースを参照し、りトライ信号（アドレス競合、cach
e,ＴＬＢミス等によるりトライ動作が起きた事）後に不
当な結果となった場合は、りトライ要因となった条件を
エラー情報ファイルの命令列から命令の組み合わせ・ア
クセスアドレスの関係から特定し、Memory Access系命
令のアドレス競合あるいは連続発行を抑止する。cache,
ＴＬＢミスが要因の場合は、cache,ＴＬＢヒットする状
態で命令列を走行させる条件とする。他の命令とのレジ
スタ競合に要因がある場合は、命令生成時のパラメータ
としてレジスタの使用制限を制限し、割り当てる事とす
る。不当な割り込みを検出した場合は、割り込み時に格
納される割り込みパラメータより割り込み発生要因を特
定、当該割り込みの発生を抑止する条件（割り込み抑止
モード、あるいは命令削除）を付加する。
生じた場合の障害発生要因を究明する処理フローチャー
トを示す。エラー要因解析処理部は、エラー情報ファイ
ルよりエラーメッセージにエラー印がついているリソー
スを検索（３０１）し、当該リソースを更新、及び参照
する命令をエラー情報ファイル内の命令トレースから検
索する（３０２）。検索された対象命令で他のリソース
（レジスタ・メモリ等）を参照している場合は、当該命
令以前の対象となる前記リソースお更新する命令も併せ
て検索し、命令アドレス毎にテーブル化する（期待
値）。命令トレースは各命令コードのニモニック表示と
命令実行毎の期待値で構成される。同様にシグナルトレ
ース情報ファイルより対象命令の実行シーケンスを命令
アドレスから検索し、各命令の実行結果値を取り出し、
命令アドレス毎に実行結果値用のテーブル化する（３０
３）。期待値及び実行結果値を各命令毎に比較し、比較
対象の命令が全て一致した場合は、（３０２）で採取し
た最後の命令アドレスよりも先行するアドレスからエラ
ーとなったリソースを更新、及び参照する命令をエラー
情報ファイル内の命令トレースから再度、検索する（３
０６）。不一致の場合は、当該命令の実行サイクル前後
のハードウェアシグナルを抽出し、不当な信号、あるい
は不当な実行シーケンスを検索し、障害要因を特定する
（３０５）。図３の例で、Ｌoad／Ｓtoreなどのメモリ
アクセス系命令で障害発生の場合は、命令フェッチから
アクセスアドレス産出、データアクセス処理過程を経て
命令（データアクセス）動作が完了するまでのシグナル
トレースを参照し、りトライ信号（アドレス競合、cach
e,ＴＬＢミス等によるりトライ動作が起きた事）後に不
当な結果となった場合は、りトライ要因となった条件を
エラー情報ファイルの命令列から命令の組み合わせ・ア
クセスアドレスの関係から特定し、Memory Access系命
令のアドレス競合あるいは連続発行を抑止する。cache,
ＴＬＢミスが要因の場合は、cache,ＴＬＢヒットする状
態で命令列を走行させる条件とする。他の命令とのレジ
スタ競合に要因がある場合は、命令生成時のパラメータ
としてレジスタの使用制限を制限し、割り当てる事とす
る。不当な割り込みを検出した場合は、割り込み時に格
納される割り込みパラメータより割り込み発生要因を特
定、当該割り込みの発生を抑止する条件（割り込み抑止
モード、あるいは命令削除）を付加する。
【００１０】これらの条件を障害部位情報に蓄積（３０
７）し、試験命令列の生成パラメータとする。図４は、
当該試験命令列実行中に当該被試験データ処理装置論理
不良に起因する障害により試験命令列が実行停止され
る、もしくは無限ループに陥り、シミュレーション結果
が得られない場合の障害発生要因を究明する処理フロー
チャートを示す。
７）し、試験命令列の生成パラメータとする。図４は、
当該試験命令列実行中に当該被試験データ処理装置論理
不良に起因する障害により試験命令列が実行停止され
る、もしくは無限ループに陥り、シミュレーション結果
が得られない場合の障害発生要因を究明する処理フロー
チャートを示す。
【００１１】シグナルトレース情報より最後の実行サイ
クルでのシグナル情報（命令アドレス・動作状態）を採
取（４０１）する。（４０１）で採取した実行不可とな
った命令アドレスを中心に当該アドレス以前からの各ア
ドレスの命令・期待する命令動作を命令生成パラメー
タ、及び試験命令列より参照し、期待する命令シーケン
スを命令実行順序に従いテーブル化する（４０２）。
（４０２）でテーブル化した情報に従い、シグナルトレ
ース情報より一致するアドレスの命令フェッチ、デコー
ド、命令実行に伴う各シグナルを採取し、（４０２）同
様のフォーマットで、各命令の実際の動作状態を実行順
序に従いテーブル化し、実行不可となったアドレスの命
令・動作を特定する（４０３）。（４０２）（４０３）
で生成した情報より実行不可となった命令の要因となり
得る動作要因を全て抽出する（４０４）。命令生成パラ
メータより（４０４）で抽出した要因を個別に削除した
試験命令列を再生成（４０５）し、被試験データ処理装
置論理で実行させる（４０６）。実行した結果を比較
（４０７）し、結果がＮＧならば削除した項目が障害要
因ではないので削除対象から外し、他の項目を削除した
命令列を再生成、被試験データ処理装置論理での実行を
結果がＯＫになるまで繰り返す。結果がＯＫになった場
合は、当該命令列の生成で削除した要因を障害要因とし
て特定する（４０８）。特定した障害要因である命令・
機能を障害部位情報に蓄積し（４０９）、新たに生成す
る試験命令列の実行で同一不良要因による障害の発生を
回避する。
クルでのシグナル情報（命令アドレス・動作状態）を採
取（４０１）する。（４０１）で採取した実行不可とな
った命令アドレスを中心に当該アドレス以前からの各ア
ドレスの命令・期待する命令動作を命令生成パラメー
タ、及び試験命令列より参照し、期待する命令シーケン
スを命令実行順序に従いテーブル化する（４０２）。
（４０２）でテーブル化した情報に従い、シグナルトレ
ース情報より一致するアドレスの命令フェッチ、デコー
ド、命令実行に伴う各シグナルを採取し、（４０２）同
様のフォーマットで、各命令の実際の動作状態を実行順
序に従いテーブル化し、実行不可となったアドレスの命
令・動作を特定する（４０３）。（４０２）（４０３）
で生成した情報より実行不可となった命令の要因となり
得る動作要因を全て抽出する（４０４）。命令生成パラ
メータより（４０４）で抽出した要因を個別に削除した
試験命令列を再生成（４０５）し、被試験データ処理装
置論理で実行させる（４０６）。実行した結果を比較
（４０７）し、結果がＮＧならば削除した項目が障害要
因ではないので削除対象から外し、他の項目を削除した
命令列を再生成、被試験データ処理装置論理での実行を
結果がＯＫになるまで繰り返す。結果がＯＫになった場
合は、当該命令列の生成で削除した要因を障害要因とし
て特定する（４０８）。特定した障害要因である命令・
機能を障害部位情報に蓄積し（４０９）、新たに生成す
る試験命令列の実行で同一不良要因による障害の発生を
回避する。
【００１２】
【発明の効果】本発明により、同一要因による不良の発
生を回避することによって不良原因解析の工数を低減す
るとともに、検証精度を向上させることが可能となり、
短期間で高精度な論理検証が可能となる。
生を回避することによって不良原因解析の工数を低減す
るとともに、検証精度を向上させることが可能となり、
短期間で高精度な論理検証が可能となる。
【図１】 本発明の一実施例の試験方法によりデータ処
理装置の試験を実施する試験システムの構成を示すブロ
ック図である。
理装置の試験を実施する試験システムの構成を示すブロ
ック図である。
【図２】 図１の試験システム全体の処理を示すフロー
チャートである。
チャートである。
【図３】 図１のエラー情報が得られた場合の障害発生
要因を究明する処理フローチャートである。
要因を究明する処理フローチャートである。
【図４】 図１のエラー情報が得られない場合の障害発
生要因を究明する処理フローチャートである。
生要因を究明する処理フローチャートである。
１０１ ジョブスケジューラ １０２ 試験命令列生成処理 １０３ 試験データファイル １０４ 命令インタプリタ １０５ 期待値 １０６ 論理シミュレータ １０７ シグナルトレース処理 １０８ 結果値 １０９ 結果比較処理 １１０ エラー情報 １１１ シグナルトレース情報 １１２ エラー要因解析処理
───────────────────────────────────────────────────── フロントページの続き (72)発明者 児玉 豊 神奈川県秦野市堀山下１番地 株式会社日 立インフォメーションテクノロジー内 (72)発明者 鈴木 薫 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 5B048 CC02 DD01 DD15 FF02 FF04
Claims (3)
- 【請求項１】対象試験プログラムを、ゲートレベルで論
理回路をシミュレートする論理シミュレーション装置の
擬似メモリ上にローディングし、試験命令列を被試験デ
ータ処理装置論理で実行させ、その実行結果の正常性を
判定する事で当該被試験データ処理装置を試験する方法
において、ジョブスケジューラ、シグナルトレース処
理、命令をアーキテクチャレベルで実行する命令インタ
プリタ、結果比較処理、エラー要因解析処理を有し、前
記試験命令列の実行結果の期待値と論理シミュレーショ
ン対象となる被試験データ処理装置論理上での当該試験
命令列の実行結果との比較で不一致が生じた場合、ある
いは当該試験命令列実行中に当該被試験データ処理装置
論理不良に起因する障害により試験命令列が実行停止さ
れる、もしくは無限ループに陥りシミュレーション結果
が得られない場合、前記要因となった命令及び対象機能
を見つけ出し、エラー原因を解析する事で、同一不良要
因による以降の試験での障害の発生を回避する機能を有
することを特徴とする論理シミュレーション方式。 - 【請求項２】請求項１記載のエラー要因解析処理であっ
て、障害発生時に障害要因となった命令実行サイクルを
検索する機能と当該命令実行サイクル前後からのシグナ
ルトレース情報からハードウェアの状態を特定する機能
を用いて、障害要因となった不良部位を特定する事を特
徴とするデータ処理装置の論理シミュレーション方式。 - 【請求項３】請求項１記載のジョブスケジューラであっ
て、エラー要因から命令生成パラメータを生成し、試験
命令列生成処理を用いて、同件となり得る試験プログラ
ムの命令列実行を抑止する機能を有する事を特徴とする
データ処理装置の論理シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192597A JP2001022610A (ja) | 1999-07-07 | 1999-07-07 | データ処理装置の論理シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192597A JP2001022610A (ja) | 1999-07-07 | 1999-07-07 | データ処理装置の論理シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001022610A true JP2001022610A (ja) | 2001-01-26 |
Family
ID=16293924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11192597A Pending JP2001022610A (ja) | 1999-07-07 | 1999-07-07 | データ処理装置の論理シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001022610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004326237A (ja) * | 2003-04-22 | 2004-11-18 | Mitsubishi Electric Corp | テストケース生成装置及びテストケース生成方法及びテストケース及びテスト方法 |
-
1999
- 1999-07-07 JP JP11192597A patent/JP2001022610A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004326237A (ja) * | 2003-04-22 | 2004-11-18 | Mitsubishi Electric Corp | テストケース生成装置及びテストケース生成方法及びテストケース及びテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347647A (en) | Method of predicting the performance of an emulated computer system | |
| US4984239A (en) | Automatic verification system for maintenance/diagnosis facility in computer system | |
| US7178135B2 (en) | Scope-based breakpoint selection and operation | |
| US20080098361A1 (en) | Method and apparatus for filtering software tests | |
| US9047260B2 (en) | Model-based testing of a graphical user interface | |
| US7574697B2 (en) | Testing parallel applications using code instrumentation | |
| JPH05505271A (ja) | コンピュータプログラムをテストし、デバッグする方法 | |
| US5592674A (en) | Automatic verification of external interrupts | |
| US8972784B2 (en) | Method and device for testing a system comprising at least a plurality of software units that can be executed simultaneously | |
| US7243059B2 (en) | Simulation of hardware based on smart buffer objects | |
| US20090235234A1 (en) | Determining minimal sets of bugs solutions for a computer program | |
| JP2000347900A (ja) | 入力パラメータ生成装置、その方法及び記録媒体 | |
| US6983454B2 (en) | Extended “run to” function | |
| JP2001022610A (ja) | データ処理装置の論理シミュレーション方式 | |
| US6986110B1 (en) | Automated method and system for backtracing of instruction parameters from specified instruction in test cases | |
| JP2828590B2 (ja) | マイクロプログラム検証方法 | |
| JP2001051864A (ja) | データ処理装置の試験実行方式 | |
| US7412692B2 (en) | Determining minimal sets of bug solutions for a computer program | |
| JP2002041485A (ja) | トランザクション競合試験方式 | |
| JP2005031860A (ja) | テストケース生成装置 | |
| JP2525393B2 (ja) | 論理シミュレ−ションのテストカバレ−ジ方式 | |
| JP3213792B2 (ja) | 論理シミュレ−ション検証方式 | |
| JP3073848B2 (ja) | データ処理装置の試験方法 | |
| JPH11203160A (ja) | データ処理装置の試験方法 | |
| JPH06301570A (ja) | 試験プログラムの正常性チェック機能付きエミュレータ |