JP2001015433A - Circuit device and manufacture thereof - Google Patents

Circuit device and manufacture thereof

Info

Publication number
JP2001015433A
JP2001015433A JP11184461A JP18446199A JP2001015433A JP 2001015433 A JP2001015433 A JP 2001015433A JP 11184461 A JP11184461 A JP 11184461A JP 18446199 A JP18446199 A JP 18446199A JP 2001015433 A JP2001015433 A JP 2001015433A
Authority
JP
Japan
Prior art keywords
substrate
circuit device
forming
element group
conductor wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11184461A
Other languages
Japanese (ja)
Inventor
Akito Nakamura
陽登 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP11184461A priority Critical patent/JP2001015433A/en
Publication of JP2001015433A publication Critical patent/JP2001015433A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a circuit device, in which elements formed on a plurality of substrates mixedly exist, and provide a method for manufacturing the device. SOLUTION: A circuit device 100 is formed on a first substrate 10, on which a first element group 30 containing at least one element, a second element group 12 containing at least one element, and thin-film conductor wiring 18 which electrically connects the first and second element groups 30 and 12 to each other are provided. The wiring 18 is formed by using metal wiring technology. The first substrate 10 has a recessed section 22 for the second element group 12. It is preferable to form the recessed section 22 according to the shape of the second element group 12. The element group 12 is fitted and fixed in the recessed section 22. Since the element group 12 is fitted and fixed in the recessed section 22, the thin-film conductor wiring 18 can be formed with accuracy, and the reliability of the circuit device 100 can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に、複数の基板に形成された素子
が混在する回路装置およびその製造方法に関する。
The present invention relates to a circuit device and a method of manufacturing the same, and more particularly, to a circuit device in which elements formed on a plurality of substrates are mixed and a method of manufacturing the same.

【0002】[0002]

【従来の技術】現在、目的および用途に応じて所要の機
能を実現する回路装置を形成する様々な方法が存在す
る。まず、代表的な回路形成方法として、プリント基板
に回路部品をはんだ付けにより取り付ける方法がある。
この方法は、簡便ではあるが、回路の小型化に向かない
という欠点がある。
2. Description of the Related Art At present, there are various methods for forming a circuit device which realizes a required function according to a purpose and an application. First, as a typical circuit forming method, there is a method of attaching circuit components to a printed circuit board by soldering.
Although this method is simple, it has a drawback that it is not suitable for downsizing the circuit.

【0003】また、アルミナなどの絶縁性基板に配線を
形成し、その基板に回路部品を載せ、配線と部品を金線
で繋いで回路を形成する方法がある。この方法は、簡便
ではあるが、金線の長さや形状を厳密に規定することが
非常に困難であり、金線部分で不確定な容量などが発生
する。そのため、この方法は、高速動作する回路の形成
には適していないという欠点がある。
There is also a method in which wiring is formed on an insulating substrate such as alumina, a circuit component is mounted on the substrate, and a circuit is formed by connecting the wiring and the component with a gold wire. Although this method is simple, it is very difficult to strictly define the length and shape of the gold wire, and an indefinite capacity or the like occurs at the gold wire portion. Therefore, this method has a disadvantage that it is not suitable for forming a circuit that operates at high speed.

【0004】また、半導体プロセスにより同一基板上に
素子と配線を同時に形成する集積回路形成方法がある。
この方法は、半導体プロセスにより、配線の形状および
長さを再現性良く形成することができ、また回路の小型
化に適している。しかし、この方法は、使用する基板が
制限され、また、形成する素子の種類によっては、複雑
な工程を必要とするという欠点がある。
There is also an integrated circuit forming method for simultaneously forming elements and wirings on the same substrate by a semiconductor process.
This method enables the shape and length of wiring to be formed with good reproducibility by a semiconductor process, and is suitable for miniaturization of circuits. However, this method has a drawback that a substrate to be used is limited and a complicated process is required depending on the type of element to be formed.

【0005】化合物半導体による半導体回路において
は、能動素子部分が結晶成長により形成されることが多
い。従来の集積回路技術において、バイポーラトランジ
スタと電界効果トランジスタのように層構造の全く異な
る素子を、双方の特性劣化を招かずに、同一基板上に一
度に形成することは非常に困難であった。例えば、"IEE
E Microwave and Guided Wave Lett vol.7, pp222-224,
1997"は、化合物半導体基板上に、バイポーラトランジ
スタと電界効果トランジスタを選択成長により形成する
方法について開示する。この方法は、回路の製造工程が
複雑となり、その結果として回路の製造時間が長くなる
という欠点を有する。また、使用する半導体製造装置の
コストが上がり、製造される半導体回路の単価が高くな
るという欠点も有する。さらに、この方法は、基板材料
が制約されるという欠点も有する。
In a semiconductor circuit using a compound semiconductor, an active element portion is often formed by crystal growth. In the conventional integrated circuit technology, it has been very difficult to form elements having completely different layer structures, such as a bipolar transistor and a field-effect transistor, on the same substrate at once without deteriorating the characteristics of both. For example, "IEE
E Microwave and Guided Wave Lett vol.7, pp222-224,
1997 "discloses a method for forming bipolar transistors and field effect transistors by selective growth on a compound semiconductor substrate. This method complicates the circuit manufacturing process and consequently increases the circuit manufacturing time. In addition, this method has the disadvantage that the cost of the semiconductor manufacturing equipment to be used increases, the unit price of the semiconductor circuit to be manufactured increases, and further, this method has the disadvantage that the substrate material is restricted.

【0006】また、キャパシタ素子の構成要素である誘
電体膜は、安定した特性を得るために、初期状態でエー
ジング(バーンイン)を行う必要がある。そのため、新
しく形成された誘電体膜には、通常、熱処理が施され
る。しかし、特に能動素子であるトランジスタなどは高
温処理に向かないので、同一基板上に誘電体膜およびト
ランジスタの双方を形成するためには、複雑な工程が必
要となる。
Further, it is necessary to perform aging (burn-in) in the initial state of the dielectric film, which is a component of the capacitor element, in order to obtain stable characteristics. Therefore, the newly formed dielectric film is usually subjected to a heat treatment. However, since transistors such as active elements are not suitable for high-temperature processing, a complicated process is required to form both a dielectric film and a transistor on the same substrate.

【0007】[0007]

【発明が解決しようとする課題】現在、上述したような
様々な回路形成技術が確立されているが、そのいずれの
方法も、様々な欠点を有している。本発明は、従来の回
路形成技術に存する欠点を低減することができる新規な
回路装置形成方法を提供することを解決すべき課題の一
つとする。
At present, various circuit forming techniques as described above have been established, but all of these methods have various disadvantages. An object of the present invention is to provide a novel circuit device forming method capable of reducing the disadvantages of the conventional circuit forming technology.

【0008】また、従来の集積回路技術において、Siな
どの元素半導体から構成される素子と、GaAsなどの化合
物半導体から構成される素子を、同一基板上に集積化す
ることは不可能であった。本発明は、異なる材料から構
成される半導体素子を集積化した半導体回路装置を提供
することを解決すべき課題の一つとする。
In the conventional integrated circuit technology, it is impossible to integrate an element made of an elemental semiconductor such as Si and an element made of a compound semiconductor such as GaAs on the same substrate. . An object of the present invention is to provide a semiconductor circuit device in which semiconductor elements made of different materials are integrated.

【0009】そこで本発明は、上記課題を解決すること
のできる回路装置およびその製造方法を提供することを
目的とする。この目的は特許請求の範囲における独立項
に記載の特徴の組み合わせにより達成される。また従属
項は本発明の更なる有利な具体例を規定する。
Accordingly, an object of the present invention is to provide a circuit device and a method of manufacturing the same which can solve the above-mentioned problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous embodiments of the present invention.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の形態は、第1素子が形成された第1
基板と、第2基板に形成され、前記第1基板に固定され
た第2素子と、前記第1素子と前記第2素子を電気的に
接続する薄膜導体配線とを備えることを特徴とする回路
装置を提供する。本発明の第1の形態によると、第1素
子と第2素子を、薄膜導体配線で接続することにより、
高速動作を行う回路装置の信頼性を向上することが可能
となる。
In order to solve the above-mentioned problems, a first embodiment of the present invention is directed to a first embodiment in which a first element is formed.
A circuit comprising: a substrate; a second element formed on a second substrate and fixed to the first substrate; and a thin-film conductor wiring for electrically connecting the first element and the second element. Provide equipment. According to the first aspect of the present invention, the first element and the second element are connected by a thin film conductor wiring,
It is possible to improve the reliability of a circuit device that performs a high-speed operation.

【0011】第1の形態の一つの態様において、前記第
2素子は、前記第1基板に貼り付けられて固定されてい
てもよい。
[0011] In one embodiment of the first mode, the second element may be attached and fixed to the first substrate.

【0012】第1の形態の別の態様において、前記第2
素子は、前記第1基板に設けられた凹部に嵌め込まれて
固定されていてもよい。
[0012] In another aspect of the first aspect, the second aspect
The element may be fitted and fixed in a recess provided in the first substrate.

【0013】第1の形態の更に別の態様において、前記
第2基板は、半導体材料で構成されていてもよい。第2
基板が半導体材料で構成される場合、回路装置は、半導
体回路装置として構成される。
[0013] In still another aspect of the first aspect, the second substrate may be made of a semiconductor material. Second
When the substrate is made of a semiconductor material, the circuit device is configured as a semiconductor circuit device.

【0014】第1の形態の更に別の態様において、前記
第1基板は、絶縁性材料で構成されていてもよい。
In still another mode of the first mode, the first substrate may be made of an insulating material.

【0015】第1の形態の更に別の態様において、前記
第1基板は、半導体材料で構成されていてもよい。第1
基板が半導体材料で構成される場合、回路装置は、半導
体回路装置として構成される。
[0015] In still another aspect of the first aspect, the first substrate may be made of a semiconductor material. First
When the substrate is made of a semiconductor material, the circuit device is configured as a semiconductor circuit device.

【0016】第1の形態の更に別の態様において、前記
第1基板を構成する前記半導体材料がSiであり、前記第
2基板を構成する前記半導体材料がGaAsであってもよ
い。
In still another aspect of the first aspect, the semiconductor material forming the first substrate may be Si, and the semiconductor material forming the second substrate may be GaAs.

【0017】第1の形態の更に別の態様において、前記
第2素子が、能動素子を含んでもよい。このとき、さら
に、第1素子を受動素子として構成することによって、
受動素子と能動素子とを、別の基板上に形成してもよ
い。受動素子と能動素子とを別個に形成することによっ
て、互いの特性が劣化されない回路装置を提供すること
が可能となる。
[0017] In still another aspect of the first aspect, the second element may include an active element. At this time, by further configuring the first element as a passive element,
The passive element and the active element may be formed on different substrates. By forming the passive element and the active element separately, it is possible to provide a circuit device in which the characteristics of each other are not deteriorated.

【0018】第1の形態の更に別の態様において、前記
第1素子、または前記第2素子のいずれか一方が、電界
効果トランジスタを含み、他方がバイポーラトランジス
タを含んでもよい。電界効果トランジスタとバイポーラ
トランジスタを別の基板上に形成することによって、双
方の特性が劣化されない回路装置を提供することが可能
となる。
In still another aspect of the first aspect, one of the first element and the second element may include a field-effect transistor, and the other may include a bipolar transistor. By forming the field-effect transistor and the bipolar transistor on different substrates, it is possible to provide a circuit device in which both characteristics are not deteriorated.

【0019】第1の形態の更に別の態様において、前記
第1基板が、前記第2基板よりも熱伝導率の高い材料で
構成されてもよい。この場合、優れた放熱効果を有する
回路装置を提供することが可能となる。
[0019] In still another mode of the first mode, the first substrate may be made of a material having higher thermal conductivity than the second substrate. In this case, it is possible to provide a circuit device having an excellent heat radiation effect.

【0020】第1の形態の更に別の態様において、前記
第1素子が、誘電体膜を有してもよい。加熱処理が必要
な誘電体膜を含む第1素子を、第2素子と別に形成する
ことによって、第2素子を加熱処理することなく、回路
装置を形成することが可能となる。
In still another mode of the first mode, the first element may have a dielectric film. By forming the first element including a dielectric film requiring heat treatment separately from the second element, a circuit device can be formed without performing heat treatment on the second element.

【0021】第1の形態の更に別の態様において、前記
薄膜導体配線を形成する材料は、AlまたはCuを含んでも
よい。
In still another mode of the first mode, the material forming the thin-film conductor wiring may include Al or Cu.

【0022】また、本発明の第2の形態は、第1基板
に、第1素子を形成する第1素子形成段階と、第2基板
に、第2素子を形成する第2素子形成段階と、前記第2
素子を、前記第1基板に固定する第2素子固定段階と、
前記第1素子と前記第2素子を、薄膜導体配線により電
気的に接続する段階とを備えることを特徴とする回路装
置製造方法を提供する。本発明の第2の形態によると、
第1素子と第2素子とを別に形成した後に、第2素子
を、第1素子が形成された第1基板に固定することによ
って、第1素子と第2素子の良好な特性が劣化されない
回路装置を形成することが可能となる。
According to a second aspect of the present invention, there is provided a first element forming step of forming a first element on a first substrate, a second element forming step of forming a second element on a second substrate, The second
Fixing a second element to the first substrate;
Electrically connecting the first element and the second element by a thin-film conductor wiring. According to a second aspect of the present invention,
A circuit in which good characteristics of the first element and the second element are not deteriorated by fixing the second element to the first substrate on which the first element is formed after forming the first element and the second element separately. A device can be formed.

【0023】また、本発明の第3の形態は、第1基板
に、第1素子を形成する第1素子形成段階と、前記第1
基板に、一端が、前記第1素子に電気的に接続する薄膜
導体配線を形成する段階と、第2基板に、第2素子を形
成する第2素子形成段階と、前記第2素子を、前記第1
基板に形成された前記薄膜導体配線の他端に接続するよ
うに、前記第1基板に固定する第2素子固定段階とを備
えることを特徴とする回路装置製造方法を提供する。本
発明の第3の形態によると、第1素子と第2素子とを別
に形成した後に、第2素子を、第1素子が形成された第
1基板に固定することによって、第1素子と第2素子の
良好な特性が劣化されない回路装置を形成することが可
能となる。
According to a third aspect of the present invention, there is provided a first element forming step of forming a first element on a first substrate;
A step of forming a thin-film conductor wiring having one end electrically connected to the first element on the substrate; a second element forming step of forming a second element on the second substrate; First
Fixing a second element to the first substrate so as to be connected to the other end of the thin film conductor wiring formed on the substrate. According to the third aspect of the present invention, after the first element and the second element are separately formed, the first element and the second element are fixed to the first substrate on which the first element is formed. It is possible to form a circuit device in which good characteristics of two elements are not deteriorated.

【0024】第2または第3の形態の一つの態様におい
て、前記第1素子形成段階は、前記第1基板に、第2素
子用凹部を設ける段階を有し、前記第2素子固定段階
は、前記第1基板に設けられた前記凹部に、前記第2素
子を嵌め込む段階を含んでもよい。
In one aspect of the second or third embodiment, the step of forming the first element includes the step of providing a recess for the second element in the first substrate, and the step of fixing the second element includes: The method may include a step of fitting the second element into the recess provided in the first substrate.

【0025】第2または第3の形態の別の態様におい
て、前記第1素子形成段階は、半導体材料で構成される
前記第1基板を用意する段階を有し、前記第2素子形成
段階は、前記第1基板を構成する前記半導体材料とは異
なる半導体材料で構成される前記第2基板を用意する段
階を有してもよい。
In another aspect of the second or third aspect, the step of forming the first element includes the step of preparing the first substrate made of a semiconductor material, and the step of forming the second element includes The method may include preparing the second substrate made of a semiconductor material different from the semiconductor material constituting the first substrate.

【0026】また、本発明の第4の形態は、第1基板
に、第1素子を形成する第1素子形成段階と、第2基板
を、前記第1基板に固定する第2基板固定段階と、前記
第1基板に固定された前記第2基板に、第2素子を形成
する第2素子形成段階と、前記第1素子と前記第2素子
を、薄膜導体配線により電気的に接続する段階とを備え
ることを特徴とする回路装置製造方法を提供する。本発
明の第4の形態によると、第1基板上に第1素子を形成
した後、第1基板に固定された第2基板上に第2素子を
形成することによって、第1素子および第2素子の良好
な特性が劣化されない回路装置を形成することが可能と
なる。
According to a fourth aspect of the present invention, there is provided a first element forming step of forming a first element on a first substrate, and a second substrate fixing step of fixing a second substrate to the first substrate. Forming a second element on the second substrate fixed to the first substrate, and electrically connecting the first element and the second element by a thin film conductor wiring; A method for manufacturing a circuit device, comprising: According to the fourth aspect of the present invention, the first element and the second element are formed by forming the first element on the first substrate and then forming the second element on the second substrate fixed to the first substrate. It is possible to form a circuit device in which good characteristics of the element are not deteriorated.

【0027】第4の形態の一つの態様において、前記第
1素子形成段階は、前記第1基板に、第2素子用凹部を
設ける段階を有し、前記第2基板固定段階は、前記第1
基板に設けられた凹部に、前記第2基板を嵌め込む段階
を含んでもよい。
In one embodiment of the fourth mode, the step of forming the first element includes the step of providing a recess for the second element in the first substrate, and the step of fixing the second substrate includes the step of fixing the first substrate.
The method may include a step of fitting the second substrate into a concave portion provided in the substrate.

【0028】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
Note that the above summary of the present invention does not list all of the necessary features of the present invention, and sub-combinations of these features can also constitute the present invention.

【0029】[0029]

【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態は特許請求の範囲
にかかる発明を限定するものではなく、又実施形態の中
で説明されている特徴の組み合わせの全てが発明の解決
手段に必須であるとは限らない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described through embodiments of the present invention. However, the following embodiments do not limit the invention according to the claims, and are described in the embodiments. Not all combinations of features are essential to the solution of the invention.

【0030】図1は、本発明の第1の実施形態である回
路装置100の断面図である。回路装置100は、第1
基板10に形成された回路装置であり、第1基板10
は、アルミナなどの絶縁性材料、またはシリコン(Si)、
ガリウム砒素(GaAs)などの半導体材料で構成される。第
1基板10上には、少なくとも1つの素子を含む第1素
子群30、少なくとも1つの素子を含む第2素子群1
2、第1素子群30と第2素子群12を電気的に接続す
る薄膜導体配線18が設けられている。
FIG. 1 is a sectional view of a circuit device 100 according to a first embodiment of the present invention. The circuit device 100 has a first
A circuit device formed on the substrate 10;
Is an insulating material such as alumina, or silicon (Si),
It is composed of a semiconductor material such as gallium arsenide (GaAs). A first element group 30 including at least one element and a second element group 1 including at least one element are provided on a first substrate 10.
2, a thin film conductor wiring 18 for electrically connecting the first element group 30 and the second element group 12 is provided.

【0031】第1素子群30は、基板10上に直接形成
される。一方、第2素子群12は、基板10上には直接
形成されない。例えば、第2素子群12は、第1素子群
30を形成するプロセスとは異なるプロセスで、第1基
板10とは異なる第2基板上に形成され、その後、第1
基板10に固定される。第2素子群12は、第1基板1
0に固定された第2基板上に形成されてもよい。第2基
板は、所要の回路の特性に応じて、絶縁性材料または半
導体材料のいずれかで構成される。第2素子群12は、
第1基板10上に貼り付けられて固定されてもよい。第
2素子群12を第1基板10に固定するために、例え
ば、はんだ付け、接着剤を用いた接着法など、様々な方
法を利用することが可能である。
The first element group 30 is formed directly on the substrate 10. On the other hand, the second element group 12 is not formed directly on the substrate 10. For example, the second element group 12 is formed on a second substrate different from the first substrate 10 by a process different from the process of forming the first element group 30, and then the first element group 30 is formed.
It is fixed to the substrate 10. The second element group 12 includes the first substrate 1
It may be formed on a second substrate fixed to zero. The second substrate is made of either an insulating material or a semiconductor material depending on the required circuit characteristics. The second element group 12 includes:
It may be fixed on the first substrate 10 by being attached thereto. In order to fix the second element group 12 to the first substrate 10, various methods such as soldering and an adhesion method using an adhesive can be used.

【0032】第1素子群30に含まれる素子と、第2素
子群12に含まれる素子とが、薄膜導体配線18により
電気的に接続される。薄膜導体配線18は、既知の金属
配線技術(メタライゼーション技術)により低抵抗の金
属材料で形成されることが可能である。代表的な金属配
線技術として、例えば、真空蒸着法またはスパッタ蒸着
法などの物理気相堆積法(PVD法)が挙げられる。金
属材料として、例えば、AlやCuなどの代表的な配線材料
を利用することができる。AlまたはCuなどの金属材料
が、PVD法などにより、第1基板10上に堆積または
蒸着される。素子同士を金線でボンディングする従来の
接続方法と比較すると、薄膜導体配線18の長さや形状
を正確に形成することが可能となるので、回路の安定し
た動作を実現することが可能となる。特に、薄膜導体配
線18は、回路装置100の高速動作に非常に適してい
る。
The elements included in the first element group 30 and the elements included in the second element group 12 are electrically connected by the thin film conductor wiring 18. The thin-film conductor wiring 18 can be formed of a low-resistance metal material by a known metal wiring technique (metallization technique). As a typical metal wiring technique, for example, a physical vapor deposition method (PVD method) such as a vacuum evaporation method or a sputter evaporation method is given. As the metal material, for example, a typical wiring material such as Al or Cu can be used. A metal material such as Al or Cu is deposited or deposited on the first substrate 10 by a PVD method or the like. Compared with a conventional connection method in which elements are bonded to each other with gold wires, the length and shape of the thin film conductor wiring 18 can be accurately formed, so that stable operation of the circuit can be realized. In particular, the thin film conductor wiring 18 is very suitable for the high-speed operation of the circuit device 100.

【0033】第1基板10がアルミナ基板などの絶縁性
基板である場合、第1素子群30は、抵抗素子またはキ
ャパシタ素子などの受動素子を含んでよい。一方、第2
基板がSi基板またはGaAs基板などの半導体材料で構成さ
れている場合、第2素子群12は、トランジスタなどの
能動素子を含んでよい。本実施形態の一つの実施例にお
いては、第1基板10に、受動素子である第1素子群3
0を形成し、それから、能動素子である第2素子群12
を固定することによって、回路装置100を形成しても
よい。この実施例によると、受動素子と能動素子を別個
の基板上に形成するので、受動素子および能動素子の互
いの特性を劣化することのない優れた回路装置100を
提供することが可能となる。
When the first substrate 10 is an insulating substrate such as an alumina substrate, the first element group 30 may include a passive element such as a resistance element or a capacitor element. On the other hand, the second
When the substrate is made of a semiconductor material such as a Si substrate or a GaAs substrate, the second element group 12 may include an active element such as a transistor. In one example of the present embodiment, the first substrate 10 is provided with a first element group 3 which is a passive element.
0, and then the second element group 12
May be fixed to form the circuit device 100. According to this embodiment, since the passive element and the active element are formed on separate substrates, it is possible to provide an excellent circuit device 100 without deteriorating the characteristics of the passive element and the active element.

【0034】図1において、第1素子群30が、抵抗素
子14およびキャパシタ素子20を有している。キャパ
シタ素子20は、初期状態において加熱されてエージン
グされる誘電体膜16を有する。第2素子群12が、電
界効果トランジスタなどの能動素子を含む場合に、トラ
ンジスタなどの能動素子は熱に強くないので、誘電体膜
16の加熱処理が終了した後に、第1基板10上に固定
されるのが好ましい。
In FIG. 1, a first element group 30 has a resistance element 14 and a capacitor element 20. The capacitor element 20 has a dielectric film 16 that is heated and aged in an initial state. When the second element group 12 includes an active element such as a field-effect transistor, the active element such as the transistor is not resistant to heat, and is fixed on the first substrate 10 after the heat treatment of the dielectric film 16 is completed. Preferably.

【0035】また、第1基板10および第2基板がとも
に半導体基板である場合に、第1素子群30および第2
素子群12のいずれか一方が、電界効果トランジスタを
含み、他方がバイポーラトランジスタを含んでもよい。
本実施形態の一つの実施例においては、電界効果トラン
ジスタおよびバイポーラトランジスタを別個の基板上に
それぞれ独立したプロセスで形成し、後に、それらを電
気的に接続することによって、回路装置100を形成し
てもよい。電界効果トランジスタおよびバイポーラトラ
ンジスタは異なる素子構造を有しているので、従来の集
積回路技術により電界効果トランジスタおよびバイポー
ラトランジスタを一度に形成すると、互いに素子特性が
劣化するという問題があった。しかし、本実施例による
と、電界効果トランジスタおよびバイポーラトランジス
タを別個の基板上に独立して形成するため、双方の素子
特性を劣化させることなく、双方を組み込んだ回路装置
100を提供することが可能となる。
When both the first substrate 10 and the second substrate are semiconductor substrates, the first element group 30 and the second
One of the element groups 12 may include a field-effect transistor, and the other may include a bipolar transistor.
In one example of the present embodiment, the circuit device 100 is formed by forming the field-effect transistor and the bipolar transistor on separate substrates by independent processes, and thereafter, electrically connecting them. Is also good. Since the field effect transistor and the bipolar transistor have different element structures, if the field effect transistor and the bipolar transistor are formed at once by the conventional integrated circuit technology, there is a problem that the element characteristics are deteriorated. However, according to this embodiment, since the field effect transistor and the bipolar transistor are formed independently on separate substrates, it is possible to provide the circuit device 100 incorporating both without deteriorating the element characteristics of both. Becomes

【0036】また、第1基板10および第2基板がとも
に半導体基板である場合に、第1基板10をSiなどの元
素半導体で構成し、第2基板をGaAsなどの化合物半導体
で形成してもよい。逆に、第1基板10を化合物半導体
で形成し、第2基板を元素半導体で形成してもよい。第
1基板10および第2基板をともに元素半導体で形成し
てもよく、また、第1基板10および第2基板を、とも
に化合物半導体で形成してもよい。
When both the first substrate 10 and the second substrate are semiconductor substrates, the first substrate 10 may be formed of an elemental semiconductor such as Si, and the second substrate may be formed of a compound semiconductor such as GaAs. Good. Conversely, the first substrate 10 may be formed from a compound semiconductor, and the second substrate may be formed from an elemental semiconductor. Both the first substrate 10 and the second substrate may be formed of an element semiconductor, or both the first substrate 10 and the second substrate may be formed of a compound semiconductor.

【0037】回路装置100は、複数の第2素子群12
を有してよい。所要の回路特性に応じて、第2素子群1
2は、様々な種類の基板上に形成されることができる。
例えば、各第2素子群12を、GaAs基板、AlGaAs基板、
InP基板などの複数種類の基板上に形成してもよい。複
数種類の基板上に形成した複数の第2素子群12を第1
基板10に固定することによって、それぞれの第2素子
群12の特性を利用した、従来にない優れた特性を有す
る回路装置100を提供することが可能となる。
The circuit device 100 includes a plurality of second element groups 12
May be provided. According to the required circuit characteristics, the second element group 1
2 can be formed on various types of substrates.
For example, each second element group 12 is composed of a GaAs substrate, an AlGaAs substrate,
It may be formed on a plurality of types of substrates such as an InP substrate. A plurality of second element groups 12 formed on a plurality of types of substrates
By fixing to the substrate 10, it is possible to provide the circuit device 100 having the unprecedented excellent characteristics utilizing the characteristics of the respective second element groups 12.

【0038】第1基板10は、熱伝導率の高い材料で構
成されるのが好ましい。例えば、第1基板10は、サフ
ァイアなどにより構成されてもよい。第1基板10は、
第2基板よりも熱伝導率の高い材料で構成されてもよ
い。第1基板10の熱伝導率を高くすることにより、放
熱効果に優れ、安定した動作特性を維持する回路装置1
00を提供することが可能となる。
The first substrate 10 is preferably made of a material having high thermal conductivity. For example, the first substrate 10 may be made of sapphire or the like. The first substrate 10
It may be made of a material having higher thermal conductivity than the second substrate. A circuit device 1 that has an excellent heat dissipation effect and maintains stable operating characteristics by increasing the thermal conductivity of the first substrate 10.
00 can be provided.

【0039】図2は、本発明の第2の実施形態である回
路装置100の断面図である。回路装置100は、第1
基板10に形成された回路装置であり、第1基板10に
は、少なくとも1つの素子を含む第1素子群30、少な
くとも1つの素子を含む第2素子群12、第1素子群3
0と第2素子群12を電気的に接続する薄膜導体配線1
8が設けられている。この例において、第1素子群30
は、抵抗素子14、および誘電体膜16を含むキャパシ
タ素子20を有する。図1において付された符号と同一
の符号により特定される構成は、図1において対応する
構成と同一または同様の機能を有し、詳細な説明につい
ては省略する。
FIG. 2 is a sectional view of a circuit device 100 according to a second embodiment of the present invention. The circuit device 100 has a first
A circuit device formed on a substrate 10. The first substrate 10 includes a first element group 30 including at least one element, a second element group 12 including at least one element, and a first element group 3
Thin film conductor wiring 1 for electrically connecting the first element group 0 to the second element group 12
8 are provided. In this example, the first element group 30
Has a resistor element 14 and a capacitor element 20 including a dielectric film 16. 1 have the same or similar functions as / to those in FIG. 1 and will not be described in detail.

【0040】第2の実施形態において、第1基板10
が、第2素子群12用の凹部22を有する。凹部22の
形状は、第2素子群12の形状に合わせて形成される。
凹部22は、第1素子群30の形成中に、エッチングに
より形成されてもよい。第2素子群12が、凹部22に
嵌め込まれて固定される。この実施形態によると、第2
素子群12を高精度に固定することができるので、薄膜
導体配線18を精度良く形成することができ、回路装置
100の信頼性を向上することが可能となる。
In the second embodiment, the first substrate 10
Have a concave portion 22 for the second element group 12. The shape of the concave portion 22 is formed according to the shape of the second element group 12.
The recess 22 may be formed by etching during the formation of the first element group 30. The second element group 12 is fitted and fixed in the recess 22. According to this embodiment, the second
Since the element group 12 can be fixed with high accuracy, the thin film conductor wiring 18 can be formed with high accuracy, and the reliability of the circuit device 100 can be improved.

【0041】図3は、本発明の第3の実施形態である回
路装置100の断面図である。回路装置100は、第1
基板10に形成された半導体回路装置であって、少なく
とも1つの素子を含む第1素子群30、少なくとも1つ
の素子を含む第2素子群12、第1素子群30と第2素
子群12を電気的に接続する薄膜導体配線18を有して
いる。第3の実施形態において、第1基板10は、シリ
コン(Si)により構成され、第2基板は、ガリウム砒素(G
aAs)により構成されている。別の例においては、第1基
板10、第2基板は、それぞれ別の半導体材料により構
成されてもよい。第2素子群12は、第1基板10に設
けられた凹部22に嵌め込まれて固定されている。
FIG. 3 is a sectional view of a circuit device 100 according to a third embodiment of the present invention. The circuit device 100 has a first
A semiconductor circuit device formed on a substrate, wherein a first element group including at least one element, a second element group including at least one element, and a first element group and a second element group are electrically connected to each other. And a thin film conductor wiring 18 which is electrically connected. In the third embodiment, the first substrate 10 is made of silicon (Si), and the second substrate is made of gallium arsenide (G).
aAs). In another example, the first substrate 10 and the second substrate may be made of different semiconductor materials. The second element group 12 is fitted and fixed in a concave portion 22 provided in the first substrate 10.

【0042】第1基板10は、n型にドーピングされて
おり、第1基板10の表面には、酸化膜32が形成され
ている。酸化膜32の所定の位置に窓が設けられ、窓か
らp型の不純物をイオン注入することによって、抵抗素
子14およびキャパシタ素子20が形成される。注入す
るp型不純物の量によって、抵抗素子14の抵抗値、お
よびキャパシタ素子20の容量を調整することができ
る。
The first substrate 10 is doped with n-type, and an oxide film 32 is formed on the surface of the first substrate 10. A window is provided at a predetermined position of oxide film 32, and a resistance element 14 and a capacitor element 20 are formed by ion-implanting p-type impurities through the window. The resistance value of the resistance element 14 and the capacitance of the capacitor element 20 can be adjusted by the amount of the p-type impurity to be implanted.

【0043】一方、第2素子群12は、GaAs基板に形成
された化合物半導体素子である。図3においては、第2
素子群12として、一つの電界効果トランジスタが示さ
れているが、第2素子群12は、他の複数の半導体素子
を含んでもよい。この第2素子群12は、凹部22に嵌
め込まれて固定された後、電極34を形成される。それ
から、電極34と、キャパシタ素子20を電気的に接続
するように、薄膜導体配線18が形成されている。この
薄膜導体配線18は、AlまたはCuなどの低抵抗材料によ
り形成されるのが好ましい。
On the other hand, the second element group 12 is a compound semiconductor element formed on a GaAs substrate. In FIG. 3, the second
Although one field effect transistor is shown as the element group 12, the second element group 12 may include another plurality of semiconductor elements. After the second element group 12 is fitted and fixed in the concave portion 22, the electrode 34 is formed. Then, the thin film conductor wiring 18 is formed so as to electrically connect the electrode 34 and the capacitor element 20. The thin-film conductor wiring 18 is preferably formed of a low-resistance material such as Al or Cu.

【0044】図3に示されるように、本発明の第3の実
施形態は、従来不可能であった複数種類の基板に構成さ
れた半導体素子が混在する回路装置100を実現するこ
とができる。SiやGaAsなどの基板に構成される半導体素
子は、互いにそれぞれ長所・短所を有している。そのた
め、第3の実施形態によると、各半導体素子の長所を活
かした、優れた回路装置100を提供することが可能と
なる。
As shown in FIG. 3, the third embodiment of the present invention can realize a circuit device 100 in which semiconductor elements formed on a plurality of types of substrates are mixed, which has been impossible in the past. Semiconductor elements formed on a substrate such as Si or GaAs have advantages and disadvantages. Therefore, according to the third embodiment, it is possible to provide an excellent circuit device 100 that utilizes the advantages of each semiconductor element.

【0045】尚、本実施形態においても、第1および第
2の実施形態と同様に、第1素子群30に含まれる素子
と、第2素子群12に含まれる素子とが、薄膜導体配線
18により電気的に接続されてよい。この薄膜導体配線
18は、既知の金属配線技術(メタライゼーション技
術)により低抵抗の金属材料で形成される。しかし、第
3の実施形態は、複数種類の基板に構成される半導体素
子が混在する回路装置100を提供することを大きな特
徴としており、配線が、必ずしも金属配線技術のような
半導体製造プロセスにより形成されることを必要としな
い。従って、第1素子群30と第2素子群12を接続す
る配線は、従来の金線ボンディング技術を用いて、金線
により形成されることも可能である。
In this embodiment, as in the first and second embodiments, the elements included in the first element group 30 and the elements included in the second element group 12 are replaced by the thin-film conductor wiring 18. May be electrically connected. The thin-film conductor wiring 18 is formed of a low-resistance metal material by a known metal wiring technique (metallization technique). However, the third embodiment is characterized by providing a circuit device 100 in which semiconductor elements formed on a plurality of types of substrates are mixed, and the wiring is not necessarily formed by a semiconductor manufacturing process such as metal wiring technology. You don't need to be. Therefore, the wiring connecting the first element group 30 and the second element group 12 can be formed by gold wires using a conventional gold wire bonding technique.

【0046】図4(a)は、第1基板10に設けられる
凹部22の変形例を示す。この変形例においては、凹部
22の底部に、穴部24が設けられている。穴部24に
は、第2素子群12の下部に形成される突起部が挿入さ
れ、第1基板10に対して第2素子群12を、高精度に
位置決めすることが可能となる。
FIG. 4A shows a modification of the concave portion 22 provided in the first substrate 10. In this modification, a hole 24 is provided at the bottom of the recess 22. A projection formed below the second element group 12 is inserted into the hole 24, and the second element group 12 can be positioned with high accuracy with respect to the first substrate 10.

【0047】図4(b)は、図4(a)に示された凹部
22に、第2素子群12が嵌め込まれた状態の断面を示
す。第2素子群12は、その下部に突起部36を有す
る。突起部36は、穴部24の形状に合わせて形成さ
れ、穴部24に挿入される。穴部24に突起部36を挿
入することによって、第2素子群12を、第1基板10
に確実に固定することが可能となる。
FIG. 4B shows a cross section in a state where the second element group 12 is fitted in the concave portion 22 shown in FIG. 4A. The second element group 12 has a protrusion 36 at the lower part. The protrusion 36 is formed according to the shape of the hole 24, and is inserted into the hole 24. By inserting the protrusion 36 into the hole 24, the second element group 12 is moved to the first substrate 10.
Can be securely fixed.

【0048】図4(c)は、複数の穴部24を有する凹
部22に、複数の突起部36を有する第2素子群12が
嵌め込まれた状態の断面を示す。複数の突起部36を対
応する複数の穴部24に挿入することによって、第2素
子群12を、第1基板10に一層確実に固定することが
可能となる。
FIG. 4C shows a cross section in a state where the second element group 12 having a plurality of projections 36 is fitted into the recess 22 having the plurality of holes 24. By inserting the plurality of protrusions 36 into the corresponding plurality of holes 24, the second element group 12 can be more securely fixed to the first substrate 10.

【0049】図5(a)は、第2素子群12の下部に電
極が設けられた場合の、第2素子群12と薄膜導体配線
18との電気的接続を示す実施例である。この実施例で
は、第2素子群12を凹部22に嵌め込む前に、第2素
子群12に形成された電極の位置に合わせて、第1基板
10上に、予め薄膜導体配線18を形成しておく。この
薄膜導体配線18は、凹部12の底部にまで延びる。凹
部22に第2素子群12を嵌め込むことによって、薄膜
導体配線18と第2素子群12とが電気的に接続する。
薄膜導体配線18と第2素子群12とを電気的に確実に
接続するために、第2素子群12の上面およびその周辺
の第1基板10の上面を、絶縁材料でマスクすることに
より、第2素子群12が浮かないように、押さえつけて
もよい。
FIG. 5A is an embodiment showing an electrical connection between the second element group 12 and the thin film conductor wiring 18 when an electrode is provided below the second element group 12. In this embodiment, before the second element group 12 is fitted into the recess 22, the thin film conductor wiring 18 is formed in advance on the first substrate 10 in accordance with the position of the electrode formed in the second element group 12. Keep it. This thin-film conductor wiring 18 extends to the bottom of the recess 12. By fitting the second element group 12 into the concave portion 22, the thin-film conductor wiring 18 and the second element group 12 are electrically connected.
In order to electrically connect the thin film conductor wiring 18 and the second element group 12 reliably, the upper surface of the second element group 12 and the upper surface of the first substrate 10 around the second element group 12 are masked with an insulating material. The two-element group 12 may be pressed down so as not to float.

【0050】図5(b)は、第2素子群12の下部に電
極が設けられた場合の、第2素子群12と薄膜導体配線
18との電気的接続を示す変形例である。この変形例で
は、第1基板10の上部に、第2素子群12に形成され
た電極の位置に合わせて、予め薄膜導体配線18を形成
しておく。それから、第2素子群12を第1基板10上
に載置することによって、薄膜導体配線18と第2素子
群12とを電気的に接続する。
FIG. 5B is a modification showing the electrical connection between the second element group 12 and the thin-film conductor wiring 18 when an electrode is provided below the second element group 12. In this modification, the thin film conductor wiring 18 is formed in advance on the first substrate 10 in accordance with the positions of the electrodes formed in the second element group 12. Then, the thin film conductor wiring 18 and the second element group 12 are electrically connected by placing the second element group 12 on the first substrate 10.

【0051】図6は、本発明による回路装置100を製
造する回路装置製造方法の一例を説明するための図であ
る。図6に関連して、図2に示された回路装置100を
製造する具体的なプロセスについて説明する。このプロ
セスは、本発明による他の回路装置100の製造プロセ
スにも適用することが可能である。
FIG. 6 is a diagram for explaining an example of a circuit device manufacturing method for manufacturing the circuit device 100 according to the present invention. A specific process for manufacturing the circuit device 100 shown in FIG. 2 will be described with reference to FIG. This process can be applied to the manufacturing process of another circuit device 100 according to the present invention.

【0052】図6(a)に示されるように、まず、アル
ミナ基板である第1基板10を用意する。それから、第
1基板上に、第1素子群30および凹部22を形成す
る。この例において、第1素子群30は、抵抗素子およ
びキャパシタ素子を含んでいる。キャパシタ素子は、誘
電体膜を含んでおり、誘電体膜は、加熱されてエージン
グされる。凹部22は、後に嵌め込まれる第2素子群1
2の形状に合わせて形成される。図6(a)において、
一つの凹部22のみが示されているが、第1基板10に
組み込む第2素子群の数に対応する複数の凹部22が形
成されてもよい。
As shown in FIG. 6A, first, a first substrate 10 which is an alumina substrate is prepared. Then, the first element group 30 and the recess 22 are formed on the first substrate. In this example, the first element group 30 includes a resistance element and a capacitor element. The capacitor element includes a dielectric film, and the dielectric film is heated and aged. The recess 22 is provided in the second element group 1 to be fitted later.
2 is formed in accordance with the shape of FIG. In FIG. 6A,
Although only one recess 22 is shown, a plurality of recesses 22 corresponding to the number of second element groups to be incorporated in the first substrate 10 may be formed.

【0053】それから、図6(b)に示されるように、
半導体基板である第2基板40を用意し、第2基板40
上に第2素子群12を形成する。第2素子群12は、エ
ピタキシャル結晶成長法などの、所定の半導体製造プロ
セスにより形成されるのが好ましい。第2基板40は、
所定の第2素子群12のみ凸部となるように、第2素子
群12以外の領域をエッチングにより取り除かれる。こ
の凸部の形状は、第1基板10に設けられた凹部22の
形状に合わせて形成される。第2素子群12は、第2基
板40上に複数形成されてもよい。
Then, as shown in FIG.
A second substrate 40, which is a semiconductor substrate, is prepared.
The second element group 12 is formed thereon. The second element group 12 is preferably formed by a predetermined semiconductor manufacturing process such as an epitaxial crystal growth method. The second substrate 40
A region other than the second element group 12 is removed by etching so that only the predetermined second element group 12 becomes a convex portion. The shape of the convex portion is formed according to the shape of the concave portion 22 provided on the first substrate 10. The plurality of second element groups 12 may be formed on the second substrate 40.

【0054】それから、図6(c)に示されるように、
第2基板40の凸部(第2素子群12)を、第1基板1
0の凹部22に嵌め込む。第1素子群30の誘電体膜が
加熱された後に、第2素子群12が第1基板10に固定
されるので、第2素子群12が、誘電体膜の熱処理の影
響を受けることなく形成されることが可能となる。第1
素子群30と第2素子群12とは、製造プロセスにおい
て、互いに悪影響を及ぼすことなく、独立して形成され
ることが可能となる。
Then, as shown in FIG.
The protrusion (second element group 12) of the second substrate 40 is
0 in the recess 22. After the dielectric film of the first element group 30 is heated, the second element group 12 is fixed to the first substrate 10, so that the second element group 12 is formed without being affected by the heat treatment of the dielectric film. It is possible to be. First
The element group 30 and the second element group 12 can be formed independently without adversely affecting each other in the manufacturing process.

【0055】図6(d)は、第2素子群12を構成しな
い第2基板40を取り除いた状態を示す。第2基板40
の不要部分を取り除く様々な方法が考えられるが、例え
ば、第2基板40を研磨(ポリッシング)することによ
り、不要部分を取り除いてもよい。その後、仕上げとし
て、化学エッチングを施すことにより、第2素子群12
の表面を平らに形成することが可能となる。第1基板1
0の表面に対して第2素子群12の表面を平らに形成す
ることによって、後に薄膜導体配線18を形成する場合
に、フォトリソグラフィ工程における焦点合わせが容易
となる。また、第1素子群30と第2素子群12とをほ
ぼ同一平面上に構成することが可能となるため、第1素
子群30と第2素子群12を結ぶ配線の長さを短くする
ことができ、配線の浮遊容量を小さくすることができ
る。また、従来の集積回路のように、素子の上に素子を
重ねて作る必要がないので、全体の素子厚を薄くするこ
とができ、放熱が容易になるという効果も有する。
FIG. 6D shows a state where the second substrate 40 which does not constitute the second element group 12 is removed. Second substrate 40
Various methods for removing the unnecessary portion can be considered. For example, the unnecessary portion may be removed by polishing (polishing) the second substrate 40. Then, as a finish, the second element group 12 is subjected to chemical etching.
Can be formed flat. First substrate 1
By forming the surface of the second element group 12 flat with respect to the surface of the zero, the focusing in the photolithography step becomes easy when the thin film conductor wiring 18 is formed later. Further, since the first element group 30 and the second element group 12 can be formed on substantially the same plane, the length of the wiring connecting the first element group 30 and the second element group 12 can be reduced. And the stray capacitance of the wiring can be reduced. Further, unlike the conventional integrated circuit, it is not necessary to form an element on the element, so that the entire element thickness can be reduced and heat radiation is facilitated.

【0056】図6(e)は、第2素子群12の所定の領
域をエッチングにより取り除いて、所定の位置に電極を
形成した状態を示す。それから、図6(f)に示される
ように、薄膜導体配線18を形成し、第1素子群30と
第2素子群12を電気的に接続する。薄膜導体配線18
は、AlまたはCuを含んだ材料を基板10上に堆積・蒸着
させて形成されるのが好ましいが、他の金属材料で形成
されてもよい。薄膜導体配線18は、リフトオフ法やメ
ッキ、真空蒸着法、スパッタ蒸着法などの既知の半導体
プロセスを用いて形成されるのが好ましい。以上のプロ
セスにより、本発明による回路装置100を形成するこ
とができる。
FIG. 6E shows a state in which a predetermined region of the second element group 12 has been removed by etching to form an electrode at a predetermined position. Then, as shown in FIG. 6F, the thin film conductor wiring 18 is formed, and the first element group 30 and the second element group 12 are electrically connected. Thin film conductor wiring 18
Is preferably formed by depositing and depositing a material containing Al or Cu on the substrate 10, but may be formed of another metal material. The thin film conductor wiring 18 is preferably formed using a known semiconductor process such as a lift-off method, plating, vacuum evaporation method, or sputter evaporation method. Through the above process, the circuit device 100 according to the present invention can be formed.

【0057】図7は、本発明による回路装置100を製
造する回路装置製造方法の別の例を説明するための図で
ある。
FIG. 7 is a diagram for explaining another example of the circuit device manufacturing method for manufacturing the circuit device 100 according to the present invention.

【0058】図7(a)に示されるように、第1基板1
0を用意し、それから、第1基板10上に、第1素子群
30および凹部22を形成する。凹部22は、後に嵌め
込まれる第2素子群12の形状に合わせて形成される。
図7(a)において、一つの凹部22のみが示されてい
るが、第1基板10に組み込む第2素子群の数に対応す
る複数の凹部22が形成されてもよい。
As shown in FIG. 7A, the first substrate 1
The first element group 30 and the concave portion 22 are formed on the first substrate 10. The recess 22 is formed according to the shape of the second element group 12 to be fitted later.
In FIG. 7A, only one concave portion 22 is shown, but a plurality of concave portions 22 corresponding to the number of the second element groups to be incorporated in the first substrate 10 may be formed.

【0059】それから、図7(b)に示されるように、
第1基板10に、薄膜導体配線18を形成する。薄膜導
体配線18は、AlまたはCuを含んだ材料を基板10上に
堆積・蒸着させて形成されるのが好ましいが、他の金属
材料で形成されてもよい。薄膜導体配線18の一端は、
第1素子群30における素子の少なくとも1つに電気的
に接続する。この例では、薄膜導体配線18の一端が、
キャパシタ素子20に接続している。薄膜導体配線18
の他端は、後に凹部22に挿入される第2素子群12の
電極の位置に対応して、凹部22中に延びて形成され
る。
Then, as shown in FIG. 7B,
The thin film conductor wiring 18 is formed on the first substrate 10. The thin film conductor wiring 18 is preferably formed by depositing and depositing a material containing Al or Cu on the substrate 10, but may be formed of another metal material. One end of the thin film conductor wiring 18
It is electrically connected to at least one of the elements in the first element group 30. In this example, one end of the thin film conductor wiring 18 is
Connected to the capacitor element 20. Thin film conductor wiring 18
Is formed to extend into the concave portion 22 corresponding to the position of the electrode of the second element group 12 to be inserted into the concave portion 22 later.

【0060】それから、図7(c)に示されるように、
半導体基板である第2基板40を用意し、第2基板40
上に第2素子群12を形成する。第2基板40は、所定
の第2素子群12のみ凸部となるように、第2素子群1
2以外の領域をエッチングにより取り除かれる。この凸
部の形状は、内部に薄膜導体配線18が形成された凹部
22の形状に合わせて形成される。第2素子群12は、
第2基板40上に複数形成されてもよい。
Then, as shown in FIG.
A second substrate 40, which is a semiconductor substrate, is prepared.
The second element group 12 is formed thereon. The second substrate 40 is formed such that only the predetermined second element group 12 becomes a convex portion.
Areas other than 2 are removed by etching. The shape of the convex portion is formed according to the shape of the concave portion 22 in which the thin film conductor wiring 18 is formed. The second element group 12 includes:
A plurality may be formed on the second substrate 40.

【0061】それから、図7(d)に示されるように、
第2基板40の凸部(第2素子群12)を、第1基板1
0の凹部22に嵌め込んで、固定する。第2素子群12
に形成された電極は、薄膜導体配線18の一端と電気的
に接続する。それから、第2素子群12以外の第2基板
40の領域を、研磨により取り除く。第2素子群12の
上部を、絶縁材料で被って、第2素子群12が浮かない
ように固定してもよい。以上のプロセスにより、本発明
による回路装置100を形成することが可能となる。
Then, as shown in FIG.
The protrusion (second element group 12) of the second substrate 40 is
0 and fitted into the recess 22. Second element group 12
Is electrically connected to one end of the thin-film conductor wiring 18. Then, the region of the second substrate 40 other than the second element group 12 is removed by polishing. The upper part of the second element group 12 may be covered with an insulating material and fixed so that the second element group 12 does not float. Through the above process, the circuit device 100 according to the present invention can be formed.

【0062】図8は、本発明による回路装置100を製
造する回路装置製造方法の別の例を説明するための図で
ある。
FIG. 8 is a diagram for explaining another example of a circuit device manufacturing method for manufacturing the circuit device 100 according to the present invention.

【0063】図8(a)に示されるように、まず、第1
基板10を用意する。それから、第1基板上に、第1素
子群30および凹部22を形成する。この例において、
第1素子群30は、抵抗素子およびキャパシタ素子を含
んでいる。凹部22は、後に嵌め込まれる第2基板40
の形状に合わせて形成される。
As shown in FIG. 8A, first, the first
A substrate 10 is prepared. Then, the first element group 30 and the recess 22 are formed on the first substrate. In this example,
The first element group 30 includes a resistance element and a capacitor element. The recess 22 is provided in the second substrate 40 to be fitted later.
It is formed according to the shape of.

【0064】それから、図8(b)に示されるように、
半導体基板である第2基板40を用意する。第2基板4
0は、第1基板10に設けられた凹部22の形状に合わ
せて、所定の領域のみ凸部となるように、エッチングに
より加工される。それから、図8(c)に示されるよう
に、第2基板40の凸部を、第1基板10の凹部22に
嵌め込み、第2基板40を、第1基板10に固定する。
Then, as shown in FIG.
A second substrate 40, which is a semiconductor substrate, is prepared. Second substrate 4
0 is processed by etching so that only a predetermined region becomes a convex portion according to the shape of the concave portion 22 provided in the first substrate 10. Then, as shown in FIG. 8C, the convex portion of the second substrate 40 is fitted into the concave portion 22 of the first substrate 10, and the second substrate 40 is fixed to the first substrate 10.

【0065】図8(d)は、第2基板40が、第1基板
10の表面に対して平らとなるように、第2基板40の
不要な領域を取り除いた状態を示す。例えば、研磨(ポ
リッシング)することによって、第2基板40の不要部
分が取り除かれる。その後、仕上げとして、化学エッチ
ングを施すことにより、第2素子群12の表面を平らに
形成することが可能となる。
FIG. 8D shows a state in which unnecessary regions of the second substrate 40 have been removed so that the second substrate 40 is flat with respect to the surface of the first substrate 10. For example, unnecessary portions of the second substrate 40 are removed by polishing (polishing). Thereafter, by performing chemical etching as a finish, the surface of the second element group 12 can be formed flat.

【0066】それから、図8(e)に示されるように、
第2基板40が表出する領域以外の第1基板10の領域
に、マスク材料によりマスク44を形成する。それか
ら、図8(f)に示されるように、第2基板40上に、
半導体製造プロセスなどを用いて、第2素子群12を形
成する。第2素子群12形成後、マスク44を取り除
く。それから、図8(g)に示されるように、金属配線
技術を用いて、薄膜導体配線18を形成し、第1素子群
30と第2素子群12を電気的に接続する。以上のプロ
セスにより、本発明による回路装置100を形成するこ
とができる。
Then, as shown in FIG.
A mask 44 is formed of a mask material in a region of the first substrate 10 other than a region where the second substrate 40 is exposed. Then, as shown in FIG. 8F, on the second substrate 40,
The second element group 12 is formed by using a semiconductor manufacturing process or the like. After the formation of the second element group 12, the mask 44 is removed. Then, as shown in FIG. 8 (g), the thin film conductor wiring 18 is formed by using a metal wiring technique, and the first element group 30 and the second element group 12 are electrically connected. Through the above process, the circuit device 100 according to the present invention can be formed.

【0067】上記説明から明らかなように、本発明によ
れば、優れた特性を有する回路装置およびその製造方法
を提供することができる。以上、本発明を実施の形態を
用いて説明したが、本発明の技術的範囲は上記実施の形
態に記載の範囲には限定されない。上記実施形態に、多
様な変更又は改良を加えることができることが当業者に
明らかである。その様な変更又は改良を加えた形態も本
発明の技術的範囲に含まれることが、特許請求の範囲の
記載から明らかである。
As apparent from the above description, according to the present invention, it is possible to provide a circuit device having excellent characteristics and a method of manufacturing the same. As described above, the present invention has been described using the embodiments, but the technical scope of the present invention is not limited to the scope described in the above embodiments. It is apparent to those skilled in the art that various changes or improvements can be made to the above embodiment. It is apparent from the description of the appended claims that embodiments with such modifications or improvements are also included in the technical scope of the present invention.

【0068】[0068]

【発明の効果】本発明によると、複数の基板に形成され
た素子を組み合わせた回路装置を提供することができ
る。
According to the present invention, a circuit device combining elements formed on a plurality of substrates can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態である回路装置100
の断面図である。
FIG. 1 is a circuit device 100 according to a first embodiment of the present invention.
FIG.

【図2】本発明の第2の実施形態である回路装置100
の断面図である。
FIG. 2 is a circuit device 100 according to a second embodiment of the present invention.
FIG.

【図3】本発明の第3の実施形態である回路装置100
の断面図である。
FIG. 3 is a circuit device 100 according to a third embodiment of the present invention;
FIG.

【図4】(a)は、第1基板10に設けられる凹部22
の変形例を示し、(b)は、(a)に示された凹部22
に、第2素子群12が嵌め込まれた状態の断面を示し、
(c)は、複数の穴部24を有する凹部22に、複数の
突起部36を有する第2素子群12が嵌め込まれた状態
の断面を示す。
FIG. 4A shows a concave portion 22 provided on a first substrate 10;
(B) shows the concave portion 22 shown in (a).
2 shows a cross section in a state where the second element group 12 is fitted.
(C) shows a cross section in a state where the second element group 12 having a plurality of projections 36 is fitted into the recess 22 having the plurality of holes 24.

【図5】(a)は、第2素子群12の下部に電極が設け
られた場合の、第2素子群12と薄膜導体配線18との
電気的接続に関する実施例であり、(b)は、第2素子
群12の下部に電極が設けられた場合の、第2素子群1
2と薄膜導体配線18との電気的接続に関する変形例で
ある。
FIG. 5A is an embodiment relating to the electrical connection between the second element group 12 and the thin-film conductor wiring 18 when an electrode is provided below the second element group 12, and FIG. , When an electrode is provided below the second element group 12,
This is a modification example relating to electrical connection between the thin film conductor wiring 18 and the thin film conductor wiring 18.

【図6】本発明による回路装置100を製造する回路装
置製造方法の一例を説明するための図である。
FIG. 6 is a diagram for explaining an example of a circuit device manufacturing method for manufacturing the circuit device 100 according to the present invention.

【図7】本発明による回路装置100を製造する回路装
置製造方法の別の例を説明するための図である。
FIG. 7 is a diagram for explaining another example of the circuit device manufacturing method for manufacturing the circuit device 100 according to the present invention.

【図8】本発明による回路装置100を製造する回路装
置製造方法の別の例を説明するための図である。
FIG. 8 is a diagram for explaining another example of the circuit device manufacturing method for manufacturing the circuit device 100 according to the present invention.

【符号の説明】[Explanation of symbols]

10・・・第1基板、12・・・第2素子群、14・・
・抵抗素子、16・・・誘電体膜、18・・・薄膜導体
配線、20・・・キャパシタ素子、22・・・凹部、2
4・・・穴部、30・・・第1素子群、32・・・酸化
膜、34・・・電極、36・・・突起部、40・・・第
2基板、44・・・マスク
10 ... first substrate, 12 ... second element group, 14 ...
・ Resistor element, 16 ・ ・ ・ Dielectric film, 18 ・ ・ ・ Thin film conductor wiring, 20 ・ ・ ・ Capacitor element, 22 ・ ・ ・ Concave part, 2
4 ... Hole, 30 ... First element group, 32 ... Oxide film, 34 ... Electrode, 36 ... Protrusion, 40 ... Second substrate, 44 ... Mask

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 第1素子が形成された第1基板と、 第2基板に形成され、前記第1基板に固定された第2素
子と、 前記第1素子と前記第2素子を電気的に接続する薄膜導
体配線とを備えることを特徴とする回路装置。
A first element on which a first element is formed; a second element formed on a second substrate and fixed to the first substrate; and electrically connecting the first element and the second element. A circuit device comprising: a thin film conductor wiring to be connected.
【請求項2】 前記第2素子は、前記第1基板に貼り付
けられて固定されていることを特徴とする請求項1に記
載の回路装置。
2. The circuit device according to claim 1, wherein the second element is attached and fixed to the first substrate.
【請求項3】 前記第2素子は、前記第1基板に設けら
れた凹部に嵌め込まれて固定されていることを特徴とす
る請求項1または2に記載の回路装置。
3. The circuit device according to claim 1, wherein the second element is fitted and fixed in a recess provided in the first substrate.
【請求項4】 前記第2基板は、半導体材料で構成され
ていることを特徴とする請求項1から3のいずれかに記
載の回路装置。
4. The circuit device according to claim 1, wherein said second substrate is made of a semiconductor material.
【請求項5】 前記第1基板は、絶縁性材料で構成され
ていることを特徴とする請求項4に記載の回路装置。
5. The circuit device according to claim 4, wherein the first substrate is made of an insulating material.
【請求項6】 前記第1基板は、半導体材料で構成され
ていることを特徴とする請求項4に記載の回路装置。
6. The circuit device according to claim 4, wherein said first substrate is made of a semiconductor material.
【請求項7】 前記第1基板を構成する前記半導体材料
がSiであり、前記第2基板を構成する前記半導体材料が
GaAsであることを特徴とする請求項6に記載の回路装
置。
7. The semiconductor material constituting the first substrate is Si, and the semiconductor material constituting the second substrate is Si.
The circuit device according to claim 6, wherein the circuit device is GaAs.
【請求項8】 前記第2素子が、能動素子を含むことを
特徴とする請求項1から7のいずれかに記載の回路装
置。
8. The circuit device according to claim 1, wherein the second element includes an active element.
【請求項9】 前記第1素子、または前記第2素子のい
ずれか一方が、電界効果トランジスタを含み、他方がバ
イポーラトランジスタを含むことを特徴とする請求項1
から7のいずれかに記載の回路装置。
9. The semiconductor device according to claim 1, wherein one of the first element and the second element includes a field-effect transistor, and the other includes a bipolar transistor.
8. The circuit device according to any one of claims 1 to 7.
【請求項10】 前記第1基板が、前記第2基板よりも
熱伝導率の高い材料で構成されていることを特徴とする
請求項1から9のいずれかに記載の回路装置。
10. The circuit device according to claim 1, wherein the first substrate is made of a material having higher thermal conductivity than the second substrate.
【請求項11】 前記第1素子が、誘電体膜を有するこ
とを特徴とする請求項1から10のいずれかに記載の回
路装置。
11. The circuit device according to claim 1, wherein the first element has a dielectric film.
【請求項12】 前記薄膜導体配線を形成する材料は、
AlまたはCuを含むことを特徴とする請求項1から11の
いずれかに記載の回路装置。
12. A material for forming the thin film conductor wiring,
The circuit device according to claim 1, wherein the circuit device contains Al or Cu.
【請求項13】 第1基板に、第1素子を形成する第1
素子形成段階と、 第2基板に、第2素子を形成する第2素子形成段階と、 前記第2素子を、前記第1基板に固定する第2素子固定
段階と、 前記第1素子と前記第2素子を、薄膜導体配線により電
気的に接続する段階とを備えることを特徴とする回路装
置製造方法。
13. A first substrate for forming a first element on a first substrate.
An element forming step; a second element forming step of forming a second element on the second substrate; a second element fixing step of fixing the second element to the first substrate; Electrically connecting the two elements by a thin-film conductor wiring.
【請求項14】 第1基板に、第1素子を形成する第1
素子形成段階と、 前記第1基板に、一端が、前記第1素子に電気的に接続
する薄膜導体配線を形成する段階と、 第2基板に、第2素子を形成する第2素子形成段階と、
前記第2素子を、前記第1基板に形成された前記薄膜導
体配線の他端に接続す るように、前記第1基板に固定する第2素子固定段階と
を備えることを特徴とする回路装置製造方法。
14. A first substrate for forming a first element on a first substrate.
An element forming step, a step of forming a thin film conductor wiring having one end electrically connected to the first element on the first substrate, and a second element forming step of forming a second element on the second substrate. ,
A second element fixing step of fixing the second element to the first substrate so that the second element is connected to the other end of the thin film conductor wiring formed on the first substrate. Production method.
【請求項15】 前記第1素子形成段階は、前記第1基
板に、第2素子用凹部を設ける段階を有し、 前記第2素子固定段階は、前記第1基板に設けられた前
記凹部に、前記第2素子を嵌め込む段階を含むことを特
徴とする請求項13または14に記載の回路装置製造方
法。
15. The step of forming the first element includes the step of providing a second element concave portion in the first substrate, and the step of fixing the second element includes forming the second element concave portion in the concave portion provided in the first substrate. 15. The method according to claim 13, further comprising the step of fitting the second element.
【請求項16】 前記第1素子形成段階は、半導体材料
で構成される前記第1基板を用意する段階を有し、 前記第2素子形成段階は、前記第1基板を構成する前記
半導体材料とは異なる半導体材料で構成される前記第2
基板を用意する段階を有することを特徴とする請求項1
3から15のいずれかに記載の回路装置製造方法。
16. The step of forming the first element includes the step of preparing the first substrate made of a semiconductor material, and the step of forming the second element includes the step of forming the first substrate and the semiconductor material forming the first substrate. Is a second semiconductor made of a different semiconductor material.
2. The method according to claim 1, further comprising the step of providing a substrate.
16. The method for manufacturing a circuit device according to any one of items 3 to 15.
【請求項17】 第1基板に、第1素子を形成する第1
素子形成段階と、 第2基板を、前記第1基板に固定する第2基板固定段階
と、 前記第1基板に固定された前記第2基板に、第2素子を
形成する第2素子形成段階と、 前記第1素子と前記第2素子を、薄膜導体配線により電
気的に接続する段階とを備えることを特徴とする回路装
置製造方法。
17. A first substrate for forming a first element on a first substrate.
An element forming step, a second substrate fixing step of fixing a second substrate to the first substrate, and a second element forming step of forming a second element on the second substrate fixed to the first substrate. Electrically connecting the first element and the second element by a thin film conductor wiring.
【請求項18】 前記第1素子形成段階は、前記第1基
板に、第2素子用凹部を設ける段階を有し、 前記第2基板固定段階は、前記第1基板に設けられた凹
部に、前記第2基板を嵌め込む段階を含むことを特徴と
する請求項17に記載の回路製造方法。
18. The method according to claim 18, wherein the step of forming the first element includes the step of providing a second element concave portion in the first substrate, and the step of fixing the second substrate includes the steps of: The method of claim 17, further comprising fitting the second substrate.
JP11184461A 1999-06-29 1999-06-29 Circuit device and manufacture thereof Withdrawn JP2001015433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11184461A JP2001015433A (en) 1999-06-29 1999-06-29 Circuit device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11184461A JP2001015433A (en) 1999-06-29 1999-06-29 Circuit device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001015433A true JP2001015433A (en) 2001-01-19

Family

ID=16153569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11184461A Withdrawn JP2001015433A (en) 1999-06-29 1999-06-29 Circuit device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001015433A (en)

Similar Documents

Publication Publication Date Title
US5338967A (en) Semiconductor device structure with plated heat sink and supporting substrate
KR100232410B1 (en) Surface mount and flip chip technology with diamond film passivation for total integrated circuit isolation
JP2002319658A (en) Semiconductor device
WO2007121010A2 (en) Transistor and method with dual layer passivation
US6746912B2 (en) MIM capacitor and manufacturing method therefor
JPS62160763A (en) Manufacture of semiconductor device in which metal film withthick contact electrode is provided on semiconductor
US6083766A (en) Packaging method of thin film passive components on silicon chip
KR20030032819A (en) Circuit board, method for manufacturing same, and high-output module
US5731747A (en) Electronic component having a thin-film structure with passive elements
CN213519943U (en) Semiconductor device assembly and stacked transistor assembly
US5877037A (en) Process for reducing bond resistance in semiconductor devices and circuits
JP2001015433A (en) Circuit device and manufacture thereof
KR20010105162A (en) Method of manufacturing semiconductor device
JPS5892277A (en) Manufacture of field effect transistor
TWI751687B (en) Semiconductor structures having reduced thermally induced bow
US5855954A (en) Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure
EP1279189B1 (en) A method of forming a conductive coating on a semiconductor device
US20020149055A1 (en) Semiconductor device including insulating substrate formed of single-crystal silicon chip
US5663095A (en) Method of making a micro-dimensional coupling conductor
JPH05235194A (en) Microwave monolithic integrated circuit
KR100616049B1 (en) Schottky barrier diode and manufacturing method thereof
KR100261286B1 (en) Epitaxial layer structure of monolithic microwave device
JPH05243396A (en) Semiconductor device and its manufacture
JPS62177957A (en) Semiconductor integrated circuit device
JPS6239544B2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905