JP2000512456A

JP2000512456A - イーサネットネットワークにおける循環性優先配置

Info

Publication number: JP2000512456A
Application number: JP10501564A
Authority: JP
Inventors: カルクンテ，モハン; カダンビ，ジャヤント; マンギン，ジェームス・ローレンス; クリシュナ，ゴパル
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1996-06-12
Filing date: 1997-01-21
Publication date: 2000-09-19
Anticipated expiration: 2017-01-21
Also published as: US5784375A; WO1997048209A1; TW316347B; JP3909351B2; EP0904645A1; EP0904645B1

Abstract

(57)【要約】遅延時間は、遅延インターバルの整数倍を最小のインターパケットギャップ（ＩＰＧ）インターバルに加え、各ネットワーク局の整数を媒体上の検出されたアクティビティに応答して減分することによって、イーサネットネットワーク装置中で修正される。各局は０から局の数（Ｎ）から１を減じた数の範囲で固有の整数値を有する。この固有の整数値は、各局が、受信搬送波のデアサーションを感知した後に、媒体にアクセスする際に異なった遅延インターバルを有することを確実にする。０の整数値を有する局は、局がネットワーク上のデータパケットを送信した後にその整数カウンタを（Ｎ−１）にリセットし、０以外の整数値を有する局はそれぞれの整数カウンタを減分する。各ネットワーク局はまた、（Ｎ−１）遅延インターバルの最大遅延インターバルと最小のＩＰＧ値との合計をカウントする延期タイマを含み、したがって半二重共有ネットワークのための制限されたアクセス待ち時間を確立する。

Description

【発明の詳細な説明】イーサネットネットワークにおける循環性優先配置発明の背景この発明は、ネットワーク接続に関し、より特定的には、効果的にイーサネット媒体にアクセスする方法およびシステムに関する。関連技術の説明ローカルエリアネットワークは、ネットワーク上の局にリンクするためにネットワークケーブルまたは他の媒体を用いる。各ローカルエリアネットワークアーキテクチャは、メディアアクセスコントロール（ＭＡＣ）を用いて各局のネットワークインターフェイスカードが媒体へのアクセスを共用することを可能にする。イーサネットプロトコルＩＳＯ／ＩＥＣ８８０２−３（ＡＮＳＩ／ＩＥＥＥ規格８０２．３，１９９３年版）は、すべての局が同等にネットワークチャネルにアクセスできるようにする半二重のメディアアクセス機構を規定している。各局は、衝突検出型搬送波多重アクセス方式を用いるイーサネットインターフェイスカードを含み、媒体上のトラフィックを聞き取ろうとする。局による送信は、ネットワークトラフィックがないことを示す媒体上の受信搬送波のデアサーションを検出した後に、開始される。送信が始まると、送信局は媒体を監視して、他局が同時にデータを送ることによって衝突が起きていないかどうかを判断する。衝突が検出されると、両方の局が停止し、任意の時間待機して、送信を再試行する。どの局も、媒体上の受信搬送波のデアサーション後に、インターパケットギャップ（ＩＰＧ）インターバルと称されて公知である予め定められた時間待機することによって、チャネルの獲得を競おうと試みることができる。複数の局がネットワーク上に送るべきデータを有すると、各局が媒体上の受信搬送波のデアサーションの検出に応答して送信を試み、ＩＰＧインターバル後に衝突してしまう結果となる。イーサネットネットワークは２進数による打切待機処理（ＴＢＥＢ）アルゴリズムを用いて衝突を調停し、これが、制御された擬似ラングム機構を提供して、再送信が試行される前に衝突待機処理インターバルを実行させる。２進数による打切待機処理アルゴリズムに従って、局は、現フレームの送信の間、送信試行回数（ｊ）を記録する。局は、衝突待機処理インターバルを、スロット時間インターバルのランダムな整数倍として算出し、衝突待機処理インターバルの後、再送信を試行する。局は、２進数による打切待機処理のもとで、最大１６回送信を試行する。衝突待機処理インターバルは、０から２^j−１の範囲でランダムな数のタイムスロットを選択することによって計算される。たとえば、試行回数がｊ＝３であれば、ランダムに選択されたタイムスロットの範囲は（０，７）となり、ランダムに選択された数のタイムスロットが４であれば、衝突待機処理インターバルは、４スロット時間インターバルと等しくなる。イーサネットプロトコルに従うと、ランダムに選択されたタイムスロットの最大の範囲は２¹⁰−１である。２進数による打切待機処理は、特定の局が衝突後の再試行で負けるたびにランダムに選択されたタイムスロット（０，２^j−１）の範囲が指数関数的に増えるという欠点を有し、これは次の衝突の調停の間、局がより大きな整数倍のタイムスロットをランダムに選択して次の衝突の調停に負けてしまうという結果をもたらす。したがって、送るべきデータを有する新しい局は、より多くの試行回数を有する局に比べて衝突の調停に勝つ可能性が高い。この効果は捕捉効果として公知であり、ここで衝突調停の新しい局は、試行回数が最大に達するまで、負けた局に比べて媒体へのアクセスを捕捉するより大きな可能性を有している。したがって、衝突の調停を有する衝突ベースのネットワークは、媒体へのアクセスを再試行する前に、試行回数によって、衝突する局の各々がランダムな数のスロット時間待機処理することを要求する。このような衝突の調停はネットワークスループットを減少させ、無限のパケットアクセス待ち時間を作り出す。結果として、対話型マルチメディアのようにアクセス待ち時間の制限を要するアプリケーションは、半二重ネットワークでは支持することが不可能である。代替のネットワークアーキテクチャは、共有媒体へのアクセスを制御する外部制御機構に頼ってきた。たとえば、トークンリングネットワークはトークンをネットワーク局に連続した手法で伝達する。トークンを取得した局がネットワーク上で送信する権利を有する。送信が完了すると、トークンは次の局へと伝達される。トークンの伝達は、しかしながら、媒体上の帯域を使い尽くしてしまう。帯域はまた、送信するデータを持たない局によってトークンが受取られそのまま伝達されても消耗する。したがって、トークンリングネットワークはネットワークスループットを限定してしまう。なぜなら、個々の局は、他の局が送るべきデータを有するか否かにかかわらず、トークンを受取るまでデータを送信できないからである。ＩＥＥＥ８０２．１２（１９９５年）「デマンド優先アクセス方法、物理層、および１００Ｍｂ／ｓ駆動のためのリピータ仕様」によって規定された別のネットワーク配置は、ＶＧＡＮＹＬＡＮネットワークとしてもまた公知であるが、集中化ハブを用いてネットワーク局からの要求を調停している。ハブは局へのアクセスをラウンドロビン式（a round robin fashion）で認可する。しかしながら、ＶＧＡＮＹＬＡＮネットワークはなおも集中化ハブによる制御を必要とする。別の案が提唱するのは、集中管理主体のユーザがネットワーク上の各局にスロット番号を割当て、そこで局は現スロット番号が局のスロット番号と同じであるときのみ送信するというものである。このような提案もまた、ネットワークを管理するために、集中化された管理主体を必要とする。発明の開示多量のトラフィックロード下でイーサネットネットワークのスループットを増す、イーサネットネットワークの媒体へのアクセス方法が必要とされる。また、捕捉効果を除去する、イーサネットネットワークの媒体へのアクセス方法も必要とされる。また、制限されたパケットアクセス待ち時間を提供する半二重の共有ネットワークの媒体へアクセスするための構成も必要とされる。さらに、所与のインターバルの間、１つの局のみが、集中化された管理主体または局間に伝達されるトークンを用いることなく媒体へのアクセスを試みる、共有ネットワークの媒体へのアクセス方法もまた必要とされる。これらの要求および他の要求はこの発明によって達成される。ここでは、媒体上の受信搬送波のデアサーションの感知と媒体の試行アクセスとの間の遅延時間が、ネットワーク上の局の数およびネットワークアクティビティの検出に基づいて変調される。この発明の１つの局面に従えば、ネットワーク局によってネットワーク媒体にアクセスする方法は、ネットワーク上の局の数を決定するステップと、媒体上のデータパケットを送伯するステップと、送信するステップの完了に応答して、予め定められたインターパケットギャップインターバルと予め定められた遅延インターバルの整数倍とを含む遅延時間だけ待機するステップとを含み、この整数は局の数に関連し、予め定められた遅延インターバルは予め定められたタイムスロットに関連しており、この方法はさらに、待機するステップの間媒体上のアクティビティの存在を判断するステップと、媒体上のアクティビティの検出に応答して、整数を減分することにより遅延時間をリセットするステップとを備える。ネットワークアクティビティの検出に応答する遅延時間のリセットは、送信局が、ネットワーク上の他の局に対して最高の遅延時間を局自身に割当てるような局送信シーケンスを確立する。この局は他の局に譲歩するので、遅延時間は整数を減分することによって連続的に減少する。したがってこの発明の方法は、いかなる外部制御機構も必要とせずに、半二重共有ネットワーク中でネットワーク局が、１つの局のみがアクセスを試行するプロトコルを用いることを可能にする。上述の、媒体にアクセスする方法の１つの特定的な実施例は、たとえば、プログラム可能なインターパケットギャップ（ＩＰＧ）タイマである。上述の方法の別の実施例は、予め定められた遅延インターバルの整数倍と等しい第１のタイマと、予め定められたインターパケットギャップインターバルと等しい第２のタイマとをセットする。第１のタイマは送信ステップの完了に応答して開始され、第２のタイマは第１のタイマの満了および第１のタイマによってカウントされたインターバルの間のアクティビティが不在であると判断されたことに応答して開始される。したがって、この発明の方法は、ハードウェアの修正をすることなくイーサネットネットワークのインターフェイス装置で実施され得る。この発明の別の局面が提供するのは、ネットワークの媒体と接続するネットワークインターフェイスであって、媒体上の搬送波のデアサーションを感知する搬送波センサと、感知された搬送波のデアサーションに応答して予め定められた遅延インターバルの整数倍をカウントするプログラムタイマとを含み、この予め定められた遅延インターバルは、予め定められたスロット時間と関連しており、さらにこのインターフェイスは、検出された搬送波のデアサーションに応答して、０を含みネットワーク中の局の数（Ｎ）より小さい数の範囲内の遅延時間を決定する整数をセットするコントローラと、予め定められた遅延インターバルの整数倍と予め定められたインターパケットギャップインターバルとを含むインターバルの間、センサによりアクティビティが不在であると判断されたことに応答して、データパケットを媒体上に出力する送信機とを備える。この発明のその他の目的、利点、および新規な特徴は後続の説明の部分で述べられ、それは以下を検討することによって当業者には明らかになるであろうし、またはこの発明の実施によって学ぶことができるであろう。発明の目的および利点は、特に添付の請求項で指摘された方法および組合せを用いることによって実現および達成され得る。図面の簡単な説明全体を通して同じ参照番号の表示を有する要素は同じ要素を表わす、添付の図面を参照する。図１は、この発明の実施例に従ったネットワークインターフェイスのブロック図である。図２Ａ、２Ｂおよび２Ｃは、それぞれこの発明の第１、第２および第３の実施例に従ったイーサネットネットワークの媒体にアクセスする方法のフロー図である。図３は、イーサネットネットワークのレイアウトを示す図である。図４は、ネットワークのそれぞれの局での遅延タイマおよび延期タイマの動作を示す図である。図５は、図１のメディアアクセスコントロール（ＭＡＣ）のブロック図である。発明を実施するためのベストモード図１は、この発明の実施例に従ってイーサネット（ＡＮＳＩ／ＩＥＥＥ８０２．３）ネットワークの媒体にアクセスする例示的なネットワークインターフェイス１０のブロック図であり、この結果、捕捉効果が回避され、トラフィックが多い間のネットワーク上のスループットが増大し、衝突が起こらない。ネットワークインターフェイス１０は、好ましくは単一チップで３２ビットのイーサネットコントローラであって、コンピュータのローカルバス１２、たとえば周辺装置相互接続（ＰＣＩ）ローカルバスと、イーサネットベースの媒体５０との間にインターフェイスを提供する。例示的なネットワークインターフェイスは、ＡＭＤイーサネット／ＩＥＥＥ８０２．３ファミリー（１９９４年、ワールドネットワークデータブック／ハンドブック）（AMD Ethernet/IEEE 802.3 Fami ly 1994 World Network Data Book/Handbook）の１−８６８から１−１０３３頁に開示された、カリフォルニア州サニィベイルのアドバンスト・マイクロ・ディバイシズ・インコーポレイテッドが市販しているＡｍ７９Ｃ９７０ＰＣｎｅｔ^TM −ＰＣＩ単一チップイーサネットコントローラである。この開示全体を引用により援用する。インターフェイス１０は、ＰＣＩバスインターフェイスユニット１６と、ダイレクトメモリアクセス（ＤＭＡ）バッファ管理ユニット１８と、メディアアクセスコントロール（ＭＡＣ）コア２２、接続機構ユニットインターフェイス（ＡＵＩ）２４、およびツイストペアトランシーバ媒体装着ユニット（１０ＢＡＳＥ− ＴＭＡＵ）２６を含むネットワークインターフェイス部分２０とを含む。ＡＵＩポート２４はＩＳＯ／ＩＥＣ８８０２−３（ＩＥＥＥ−ＡＮＳＩ８０２．３）の仕様に従う。インターフェイス１０はまた、マイクロワイヤＥＥＰＲＯＭインターフェイス２８と、受信先入れ先出し（ＦＩＦＯ）バッファ３０と、送信ＦＩＦＯバッファ３２と、ＦＩＦＯコントローラ３４とを含む。ＰＣＩバスインターフェイスユニット１６は、ＰＣＩローカルバスの仕様（改訂版２．１）に従って、ホストコンピュータのＣＰＵからＰＣＩバス１２を介してデータフレームを受信する。ＰＣＩバスインターフェイスユニット１６は、ＤＭＡバッファ管理ユニット１８の制御下で、ＣＰＵからＰＣＩバス１２を介してＤＭＡおよびバースト転送を受信する。ＰＣＩバスインターフェイスユニット１６から受信されたデータフレームは、バイト毎に送信ＦＩＦＯ３２に伝達される。バッファ管理ユニット１８はＰＣＩバスインターフェイスユニット１６によってデータの受信を管理し、送信の最初にＣＰＵからＰＣＩバス１２を介して送信されたヘッダバイトがらの情報を回収する。受信されたフレームのバイト長さを特定するヘッダ情報は、ＦＩＦＯ制御３４へと伝達される。マンチェスターエンコーダおよび装着ユニットインターフェイス（ＡＵＩ）２４は衝突イン（ＣＩ＋／−）差分入力対を含み、これは擬似ＥＣＬレベルで動作しており、ネットワーク媒体上で衝突が検出されるとネットワークインターフェイス１０に信号を送る。衝突は、ＣＩ入力対がＩＳＯ／ＩＥＣ８８０２−３（ＡＮＳＩ／ＩＥＥＥ８０２．３）規格に適合するに十分な振幅およびパルス幅の１０ＭＨｚパターンを備えて駆動されるときに起こる。ＡＵＩ２４のデータアウト（ＤＯ＋／−）出力対は、ネットワーク媒体５０上に擬似ＥＣＬレベルでマンチェスターエンコードされたデータを送信する。同様に、ツイストペアインターフェイス２６は１０ＢＡＳＥ−Ｔポート差分受信機（ＲＸＤ＋／−）および１０ＢＡＳＥ−Ｔポート差分ドライバ（ＴＸＤ＋／−）を含む。メディアアクセスコントロール（ＭＡＣ）２０は、インターフェイス２４または２６からの信号に応答してＣＳＭＡ／ＣＤ機能を果たす。たとえば、搬送波の感知は、それぞれ、ＡＵＩポート２４およびＭＡＵ２６のＤＩおよびＲＸＤ信号経路によって検出される。ＡＵＩ２４およびＭＡＵ２６は各々、イーサネット（ＡＮＳＩ／ＩＥＥＥ８０２．３プロトコルで規定されるように、媒体５０上でのアイドル状態から非アイドル状態への遷移を感知する物理層を含む。媒体５０上のアクティビティの検出は物理層によって実行され、これは、受信データパケットのプリアンブルの検出およびデコーディングに応答してＭＡＣ２０層への有効受信データ表示をアサートする。したがって、媒体上のアクティビティという用語は有効データの受信を指す。感知された受信搬送波のデアサーションは、物理層が、媒体５０が非アイドル状態からアイドル状態へ遷移すると判断したときに起こる。ＡＵＩ２４はＣＩ入力によって衝突を検出し、ＭＡＵ２６はツイストペア信号ＲＸＤおよびＴＸＤの両方のアクティビティを感知することによって衝突を検出する。図３は、媒体５０によって４つのネットワーク局４４に接続しているリピータ４２を有するネットワーク４０を示す図である。媒体５０は同軸か光ファイバかまたはツイストペアワイヤのいずれかであり得、したがってインターフェイス１０を１０ＢＡＳＥ−Ｔ、１０ＢＡＳＥ−２、１００ＢＡＳＥ−ＴＸ、１００ＢＡＳＥ−Ｔ４、または１００ＢＡＳＥ−ＦＸネットワークに結合し得る。ネットワーク４０は毎秒１０メガビット（１０Ｍｂｉｔ／ｓ）、毎秒１００メガビット（１００Ｍｂｉｔ／ｓ）、または毎秒１０００メガビット（１０００Ｍｂｉｔ／ｓ）で動作し得る。開示された実施例は循環性の優先方式を提供し、イーサネットネットワーク内の局による性能を改善する。イーサネットネットワーク装置の遅延時間は、予め定められた遅延インターバルの整数倍を予め定められたインターパケットギャップインターバル（ＩＰＧ）に加え、さらに媒体へのアクセスを試みる前に修正された遅延時間待機することによって修正される。以下に述べるように、媒体上のアクティビティの検出に応答して、整数を減分することによって遅延時間をリセットすることは、１つの局のみが予め定められたインターパケットインターバルに等しいわずかな遅延時間を有することを確実にする。したがって、１つの局のみが与えられた時間に媒体へのアクセスを有し、その結果衝突を回避して捕捉効果を完全に除く構成が得られる。循環性の優先方式はまた制限されたアクセス待ち時間を提供し、制限されたアクセス待ち時間を要求するアプリケーションを半二重共有ネットワーク中で用いることを可能にする。制限されたアクセス待ち時間を要求するアプリケーションの例は、ビデオおよびオーディオデータをリアルタイムまたはほぼリアルタイムで移送するマルチメディアアプリケーションを含む。図２Ａ、２Ｂ、および２Ｃは、それぞれ第１、第２、および第３の実施例に従ってイーサネットネットワークの媒体５０にアクセスする方法を図示するフロー図である。開示された実施例はどれも、ＭＡＣ２２中の記憶素子（たとえばレジスタ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリなど）内に実行可能コードを埋込むことによって実現され得る。３つの実施例の各々は自動折衝６０の最初のステップで開始し、ここでリピータ４２は、局４４へのリンクが接続、起動、またはリセットされるたびにリンクのスタートアップ手続を実行する。リピータ４２は、ネットワーク構成パラメータ（たとえば、ネットワークトポロジー、信号伝達、リピータへの距離、およびネットワーク上の局の数など）に従って動作する局４４を自動的に構成する。自動折衝処理６０の完了に伴って、ネットワーク局インターフェイス１０はネットワーク上の局の数を含むネットワーク構成データを受信し、記憶する。リピータおよび自動折衝に関するさらに詳しい説明は、ブレーヤー他(Breyer et al ．)による「交換および高速イーサネット：その稼動と使用（“Switched and Fa st Ethernet:How It Works and How to Use It”）、ジフーデイビス・プレス、カリフォルニア州エミリービル（Ziff-Davis Press，Emeryville，California）（１９９５年）６０−７０頁、およびジョンソン（Johnson）による「高速イーサネット：新しいネットワークの夜明け」（“Fast Ethernet:Dawn of ａ New N etwork”）プレンティスホール，インコーポレイテッド（Prentice-Hall，Inc. ）（１９９６年）１５８−１７５頁、に開示されている。これらの開示全体を引用により援用する。図２Ａ、２Ｂ、および２Ｃのステップ６０中で実行される自動折衝の後、ステップ６２のメディアアクセスコントローラ（ＭＡＣ）２２は、遅延整数カウンタ（ｉ）を最大整数値ｉ＝Ｎ−１と等しくなるようにセットする。ここで（Ｎ）はネットワーク４０の局４４の数を規定する。整数カウンタ（ｉ）は図５に示されるように、分離したカウンタとして実行され得る。図２Ａは第１の実施例の循環性の優先方式を表わす。整数カウンタ（ｉ）がステップ６２内にセットされた後、メディアアクセスコントローラ（ＭＡＣ）２２は、ＩＰＧタイマの遅延時間（Ｄ_IPG）およびステップ６４内の延期タイマ（ＤＦＲ）の延期時間（Ｄ_DFR）をセットする。遅延時間および延期時間はそれぞれ、プログラム可能なＩＰＧおよびＤＦＲタイマ内にセットされる。この技術分野で認識されるように、ＩＰＧタイマのデフォルト値は、イーサネット（ＡＮＳＩ／ＩＥＥＥ８０２．３）プロトコルに規定される、予め定められたインターパケットギャップ（ＩＰＧ）インターバルである。予め定められたインターパケットギャップインターバル（Ｉ_MIN）は、毎秒１０メガビット、毎秒１００メガビット、および毎秒１０００メガビットのネットワークでは、９６ビット時間と定義されている。ステップ６４に示されるように、ＩＰＧ遅延インターバル（Ｄ_IPG）は、最小の予め定められたインターパケットギャップインターバル（Ｉ_MIN）を予め定められた遅延インターバルの整数倍（ｉ）に加えることによって決定される。延期カウンタ値（Ｄ_DFR）は、最小の予め定められたインターパケットギャップインターバル（Ｉ_MIN）を予め定められた遅延インターバルの最大の整数倍（Ｎ−１）に加えることによって決定される。この発明の予め定められた遅延インターバルは図２Ａにδとして示されている。値２δは、局の間の最大往復遅延と定義され、またスロット時間（ｔ_s）とも定義される。スロット時間（ｔ_s）は１０ＭＢ／ｓおよび１００ＭＢ／ｓネットワークにおいて５１２ビット時間であると定義されるので、値２δもまた１０ＭＢ／ｓおよび１００ＭＢ／ｓネットワークにおいて５１２ビット時間と同等であると定義される。したがって、遅延２δは毎秒１０メガビットおよび毎秒１００メガビットのネットワークでそれぞれ５１．２マイクロ秒および５．１２マイクロ秒の持続時間を有する。値２δは、毎秒１０００メガビットのネットワークでは４０９６ビット時間という好ましい値を有しているが、ネットワークトポロジーおよび伝搬の特徴と一致するように他の値を用いることが可能である。したがって、ステップ６４内のＭＡＣ２２はプログラム可能なＩＰＧタイマを値Ｄ_IPG＝ｉδ+Ｉ_MINにセットし、延期タイマＤＦＲを最大遅延時間Ｄ_DFR＝（Ｎ −１）δ+Ｉ_MINにセットする。ＭＡＣ２２は、リピータ４２による自動折衝の完了に応答して、たとえば、局がリピータからリンクアクティブ信号を受信したとき、ＩＰＧタイマと延期（ＤＦＲ）タイマとを同時に始動する。以下に述べるように、ＩＰＧタイマおよび延期タイマはまた、媒体上の受信搬送波のデアサーションに応答して、または媒体５０上にアクティビティを検出することなく延期タイマが満了すると、同時に再始動する。ステップ６４内のＩＰＧおよび延期タイマが始動した後、ＭＡＣ２２はステップ６６内で遅延時間（Ｄ_IPG）待機する。遅延時間（Ｄ_IPG）待機している間、ＭＡＣ２２は、ステップ６８内の媒体５０上のアクティビティの存在を判断する。アクティビティは、送信局によって送信されたデータがＭＡＣ２２によって検出されたときに、ステップ68内のＭＡＣ２２によって検出される。詳細には、ＭＡＣの物理層は、イーサネット（ＡＮＳＩ／ＩＥＥＥ８０２．３）プロトコルで規定されるように、媒体５０のアイドル状態から非アイドル状態への遷移を検出する。非アイドル状態が検出されると、物理層は送信されたデータのプリアンブルをデコーディングし、ＭＡＣに対し有効受信データ表示を表わす制御シグナルをアサートする。有効受信データ表示は媒体上のアクティビティの検出、すなわち有効なデータを表わす。受信搬送波のデアサーションの感知は、物理層が媒体５０の非アイドル状態からアイドル状態への遷移を検出したときに起こる。受信搬送波のデアサーションに応答して、ＭＡＣ２２はステップ７０で整数カウンタ（ｉ）を値（ｉ＝ｉ−１）へと減分し、ステップ６４でＩＰＧおよび延期タイマをリセットおよび再始動する。ステップ６８でＭＡＣ２２が、遅延時間（Ｄ_IPG）待機する間、媒体上のアクティビティを全く検出しなければ、ＭＡＣ２２はステップ７２で、送信ＦＩＦＯ３２が送るべきデータパケットを有するかどうか確認する。送信ＦＩＦＯ３２が送るべきデータを有しでいると、ＭＡＣ２２はステップ７４でデータパケットの送信を開始する。送信が完了すると、ＭＡＣ２２はステップ７６で整数カウンタ（ｉ）が０であるかどうかを確認する。整数（ｉ）が０であったならば、プログラム可能なＩＰＧタイマはＤ_IPG＝Ｉ_MIN＝９６ビット時間という最小遅延時間を有したことになる。したがって、局が、最小のインターパケットギャップインターバル（Ｉ_MIN）にセットされた遅延時間を有することによって優先送信を有していたので、整数カウンタはステップ６２で最大整数値（Ｎ−１）と等しくなるようにリセットされる。ステップ７６で整数（ｉ）が０でなかったなら、局は、優先送信を有していたが送るべきデータを有していなかった別の局に譲歩した後、送信することが可能であった。したがって、０以外の整数値（ｉ）を有する送信局は、局の優先シーケンスにおける自身の位置を維持し、ステップ７０でその整数カウンタを減分する。ステップ７２で、ＭＡＣ２２が送信ＦＩＦＯ３２が送るべきデータを有していないと判断すると、ＭＡＣ２２はステップ７８で延期状態に入り、延期タイマによってカウントされる剰余インターバル（Ｄ_DFR＝Ｄ_IPG）待機する。ＭＡＣ２２はステップ８０で、延期インターバル（Ｄ_DFR）の剰余の間、媒体５０で搬送波が検出されるかどうかを確認する。最大遅延時間（Ｄ_DFR）待機する間、媒体上にアクティビティが検出されると、ＭＡＣ２２はステップ７６で、整数値（ｉ）が０であるかどうかを確認する。整数値が０であれば、整数カウンタはステップ６２でリセットされる。逆に、０以外の整数値はステップ７０で減分される。ステップ８０でＭＡＣ２２が、最大遅延時間中、媒体上のアクティビティの不在を検出すると、待機ステップは繰返され、ＩＰＧおよび延期カウンタはステップ６４で再始動される。したがって、ネットワーク上の局の数に基づいて遅延時間を変調する方法は循環性の優先配置を確立し、ここで媒体への優先アクセスを有する局のシーケンスは、局が、送信を試行する前に媒体上の受信搬送波のデアサーションを検出してから待機しなければならない遅延時間を、連続的に減分することによって循環される。図４は、この発明の優先シーケンスを示す図である。詳細には、図４は、図３のネットワーク局Ａ、Ｂ、Ｃ、およびＤにおけるそれぞれのＩＰＧおよび延期タイマのカウントを図示している。各局Ａ、Ｂ、Ｃ、およびＤ中の延期タイマは最大遅延時間（Ｄ_DFR）をカウントしている。局Ａ、Ｂ、Ｃ、およびＤに記憶された整数値はそれぞれｉ_A＝０、ｉ_B＝１、ｉ_C=２およびｉ_D＝３である。図４に見られるように、すべてのＩＰＧおよび延期タイマは媒体５０上の受信搬送波のデアサーションと同時に事象８２で始動する。局Ａは整数値ｉ_A＝０を有しているので、局Ａの遅延インターバル（Ｄ_IPG）はＩ_MINと等しい。したがって、局ＡのＩＰＧカウンタは、受信搬送波のデアサーション後に事象８４で、９６ビット時間を満了する。局Ａが送るべきデータを有していると、局Ａは事象８４で送信を開始する。局Ｂ、Ｃ、およびＤのＩＰＧタイマは、しかしながら、なおもカウントを続けている。したがって、局Ａが送信を開始しようとすると、局Ｂ、Ｃ、およびＤは送信が完了するのを待ち、物理層からの有効な受信データに応答して、それらの局の内部カウンタを減分し（ステップ７０参照）、受信搬送波のデアサーションに応答してステップ６４でカウンタを再始動する。図４に示されるように、局ＢはＩＰＧ遅延インターバル（Ｄ_IPG）＝１δ＋Ｉ_M _IN を有する。したがって、局ＢのＩＰＧタイマは事象８６で満了する。仮に局Ａが送るべきデータを有していないとすると、局Ｂは対応するＩＰＧタイマの満了に応答し、さらに対応するＩＰＧインターバルの間、媒体上のアクティビティの不在の検出に応答して、事象８６で送信を開始するはずである。同様に、局ＣのＩＰＧタイマは事象８８で満了し、局ＡおよびＢが送るべきデータを有していなければ、すなわち、局Ｃの待機の間、媒体上のアクティビティが不在であれば、局Ｃは送信を開始するであろう。最後に、局ＤのＩＰＧタイマは事象９０で満了し、局Ａ、Ｂ、およびＣが送るべきデータを有しておらず、それが局Ｄによる待機の間、媒体上のアクティビティの不在を引起こすときに、局ＤのＩＰＧタイマは送信を試みることになる。図４に示されるように、これらの局Ａ、Ｂ、Ｃ、およびＤは各々対応する遅延時間を有し、それらは９６ビット時間に等しい最小のインターパケットギャップインターバル（Ｉ_MIN）と遅延インターバルに予め定められたＩＰＧインターバルを加えた最大遅延（Ｎ−１）との間の範囲である。図４に示されるように、延期カウンタＤＦＲは局Ｄによってカウントされた最大遅延インターバルと同時に満了する。したがって、局Ａ、Ｂ、Ｃ、およびＤのどれもが送るべきデータを有していなければ、タイマはリセットされ、整数カウンタのどれも減分することなくシーケンスは繰返される。したがって、事象８２と９０との間で局Ａ、Ｂ、Ｃ、およびＤが送るべきデータを有していなければ、局Ａ、Ｂ、Ｃ、およびＤのＩＰＧカウンタは事象９０でリセットされ、それぞれ、事象９２、９４、９６、および９８で満了する。図４はまた、延期タイマ（ＤＦＲ）の使用を図示し、ここで局Ａ、Ｂ、およびＣが送るべきデータを有していなければ、局は送信を試行する前に最大遅延時間待機しなければならない。したがって、局Ａが事象８４で送信するデータを有していなければ、局Ａは、対応する送信ＦＩＦＯ３２によってその後受信されたデータパケットを送信する前に事象９２まで待機しなければならない。局Ａは最短の遅延時間（Ｄ_IPG）を有しているので、図２Ａの実施例は、局Ａが事象８４でデータを送信しない場合、他のいずれかの局（Ｂ、Ｃ、またはＤ）が媒体上でデータを送信すると整数カウンタ（ｉ）がリセットされるということを要求する。したがって、この発明の循環性優先配置は、最小の遅延時間を有する局が、どの局も媒体上でデータを送信していないとき以外は対応する整数カウンタをその後リセットすることを確実にする。表１はそれぞれの局に記憶された整数値のシーケンスを表わす。表１に示されるように、シーケンス１は、図４のシーケンスに対応し、局Ａ、Ｂ、Ｃ、およびＤはそれぞれ整数値０、１、２、および３を有する。仮に局Ａが送るべきデータを有しているとすると、整数カウンタは局Ｂ、Ｃ、およびＤ中で減分され、局Ａの整数カウンタはリセットされてシーケンス２の整数シーケンスを獲得し、ここで局Ｂは最短の遅延時間を有するであろう。仮にシーケンス２で局Ｂが送るべきデータを有しているとすると、各局は対応する整数カウンタをセットしてシーケンス３を作り出し、ここで局Ｃは最小の遅延時間を有する。シーケンス３の間にどの局も送るべきデータを有していないとすると、すべての局が、延期タイマの満了と最大遅延時間中の媒体上のアクティビティの不在を検出することとに応答して、それぞれが有するタイマを再始動させるであろう。したがって、局は延期カウンタインターバル（Ｄ_DFR）の満了後にシーケンス４（シーケンス３と同一）をカウントし始めるであろう。シーケンス４で、局Ａ、Ｃ、およびＤは送るべきデータを有していないが、局Ｂが送るべきデータを有しているとすると、局Ｂはデータを送信し、よって整数カウンタはシーケンス５へとリセットされるであろう。したがって、たとえ局Ｂがデータを送信したとしても、整数値は０に等しくないので局Ｂに対応する整数カウンタ（ｉ_B）は減分される。したがって、この発明の構成は、いかなる所与の時点でも１つの局のみが媒体にアクセスするということを確実にする。その上、この発明は捕捉効果を完全に除去し、衝突回避機構を提供する。さらに、この発明は、最大パケット送信時間の（Ｎ）倍に等しい制限されたアクセス待ち時間インターバルを提供する。与えられた局が２つのパケットの送信の間に制限されたアクセス待ち時間を有するので、この発明は、半二重共有ネットワーク内のマルチメディアのような、時間に敏感なアプリケーションの使用を可能にする。図２Ｂは図２Ａの実施例の変形であって、ここでは、ＭＡＣ２２が送信ＦＩＦＯ３２が送るべきデータを有していないと判断すると、待機ステップの最後に送信ウィンドウインターバルが加えられる。詳細には、局がＩＰＧタイマの満了において送るべきデータパケットを有していなければ、図２Ａの実施例は局に、その後受信されたデータパケットの送信を試みる前に全サイクル（Ｄ_DFR）待機することを要求する。図２Ｂの実施例は、しかしながら、ＩＰＧタイマによって定義された待機インターバルで開始する送信ウィンドウインターバルを提供する。ＭＡＣ２２が、送信ウィンドウインターバルの間に送信すべきデータパケットの存在を検出すると、データパケットはＭＡＣ２２によって送信される。図２Ｂの実施例はステップ６０に自動折衝の最初のステップを含み、ステップ６２に遅延整数カウンタ（ｉ）を最大整数値（Ｎ−１）に等しくセッティングすることを含む。受信搬送波のデアサーションを感知すると、ＭＡＣ２２はステップ１０２でＩＰＧタイマおよび延期タイマを始動する。図２Ｂの実施例はスロット時間の２分の１（すなわちδと等しい）に対応する送信ウィンドウインターバルを含むので、ＩＰＧタイマの整数（ｉ）および延期タイマ（ＤＦＲ）の整数（Ｎ−１）によって乗算された予め定められた遅延インターバルは、２δにセットされる。したがって、この発明の、予め定められた遅延インターバルという用語は、予め定められたスロット時間（ｔ_s）に関連した遅延インターバルであって、最大の整数（Ｎ−１）を乗じると、最大遅延時間（Ｄ_DFR）を規定し、可変の整数（ｉ）を乗じるとそれぞれの局の異なる遅延時間を規定するものとして定義される。ＭＡＣ２２がステップ１０２でＩＰＧタイマおよび延期タイマを始動すると、ＭＡＣ２２はステップ１０４で、ステップ１０２で定義されたＩＰＧインターバル（Ｄ_IPG）の間待機する。特定のＩＰＧインターバル待機する間、ＭＡＣ２２はステップ１０６で、媒体５０上で搬送波が検出されるかどうか確認する。ステップ１０６で搬送波が検出されると、ＭＡＣ２２はステップ１０８で、受信搬送波のデアサーションに伴って整数カウンタを減分し、ステップ１０２でタイマを再始動する。ステップ１０６で搬送波の感知が検出されずにＩＰＧタイマが満了すると、ＭＡＣ２２はステップ１１０で送信ＦＩＦＯ３２が送るべきデータを有するかどうかを確認する。送信ＦＩＦＯ３２が送るべきデータを有していると、データパケットはステップ１１２で媒体上を送信される。しかしながら、送信ＦＩＦＯがＩＰＧ遅延インターバル（Ｄ_IPG）の最後に送るべきデータを有していなければ、ＭＡＣ２２は、ステップ１１４で、δと等しい送信ウィンドウインターバルの間、データパケットを待つ。送信ウィンドウインターバル（δ）の間、ＭＡＣ２２はステップ１１６で、ＦＩＦＯ３２が送るべきデータを有しているかどうかを確認する。送信ＦＩＦＯ３２が送るべきデータを現在有していると、データパケットは１１２で送信される。したがって、図２Ｂの実施例は、対応する送信ＦＩＦＯが送るべきデータを有しているかどうかを判断するために１つの局に余分な時間を設けている送信ウィンドウインターバルを提供する。ステップ１１６で、ＭＡＣ２２が送るべきデータがないと判断すると、局はステップ１１８で、ステップ１０２で定義された延期期間Ｄ_DFRの剰余の間、待たされる。ＭＡＣ２２は延期インターバル（Ｄ_DFR）の間、ステップ１２０の媒体上で受信搬送波が感知されたかどうかを確認する。受信搬送波が感知されると、ＭＡＣ２２はステップ１２２において、記憶された整数値が０と等しいかどうかを確認する。整数値（ｉ）が０に等しいと、整数カウンタはステップ６２でリセットされ、逆に０以外の整数値はステップ１０８で減分される。図２Ａおよび２Ｂの実施例は、予め定められたインターパケットギャップインターバル（Ｉ_MIN）と予め定められたスロット時間（ｔ_s）に関連する予め定められた遅延インターバルの整数倍（ｉ）とを含む遅延時間（Ｄ_IPG）をカウントするために、プログラム可能なＩＰＧタイマを用いる。上述したように、予め定められた遅延インターバルは図２Ａおよび２Ｂ中のそれぞれδおよび２δと等しい。図２Ｃは、プログラム不可能なＩＰＧタイマとともに待機処理衝突カウンタを用いて局の遅延時間を計算する別の実施例を図示するフロー図である。したがって、ネットワーク局の図４に示された遅延時間は、９６スロット時間の固定カウント値を有するＩＰＧカウンタを、通常、衝突調停の間に待機処理インターバルを計算するために用いられる衝突カウンタとともに用いて実施される。図２Ｃに見られるように、この方法はステップ６０での自動折衝と、ステップ６２で遅延整数カウンタ（ｉ）を最大整数値（Ｎ−１）にセットすることとで始まる。受信搬送波のデアサーションによって、ＭＡＣ２２は、スロット時間（ｔ_s ）と等しい予め定められた遅延の整数倍をカウントする衝突待機処理タイマ（Ｔ_B）を開始する。延期カウンタ（Ｄ_DFR）は、予め定められたＩＰＧ（Ｉ_MIN）と予め定められた遅延インターバル（ｔ_s）の最大整数倍（Ｎ−１）とを含む最大遅延インターバルにセットされる。ＭＡＣ２２がステップ１３０で感知された受信搬送波のデアサーションに応答して待機処理タイマおよび延期タイマを始動した後、ＭＡＣ２２はステップ１３２で待機処理インターバルの間待機する。ステップ１３２で待機する間、ＭＡＣ２２はステップ１３４で、媒体上で搬送波が感知されるかどうかを確認する。ＭＡＣ２２が受信搬送波を感知すると、衝突待機処理タイマ（Ｔ_B）はステップ１３６で停止（halted）する。ＭＡＣ２２はそれからステップ１３８で、搬送波のデアサーションを検出するためにＣＳＭＡ／ＣＤセンサを用いた媒体を監視する。ＣＳＭＡ／ＣＤがステップ１３８で受信搬送波のデアサーションを感知すると、整数カウンタはステップ１４０で減分され、衝突待機処理および延期タイマはステップ１３０で再始動される。したがって、予め定められた遅延インターバルの整数倍をカウントするために、プログラム可能なＩＰＧタイマの代わりにプログラム可能な衝突待機処理タイマ（Ｔ_B）を用いることができる。ステップ１３４でＭＡＣ２２が、ステップ１３２で待機する間の搬送波アクティビティが不在であると判断すれば、ＭＡＣ２２は衝突待機処理タイマ（Ｔ_B）の満了に応答してステップ１４２でＩＰＧタイマを始動する。ＩＰＧタイマは９６ビット時間の予め定められた最小ＩＰＧインターバル（Ｉ_MIN）をカウントする。ＭＡＣ２２はＩＰＧインターバルの間ステップ１４４で、媒体上に搬送波が感知されるかどうかを確認する。搬送波が感知されると、ＭＡＣ２２は受信搬送波のデアサーションまでステップ１３８で待機し、ステップ１４０で整数タイマを減分してタイマを再始動させる。しかしながら、ステップ１４４で搬送波が感知されなければ、ＭＡＣ２２はステップ１４６で、送信ＦＩＦＯ３２が送るべきデータパケットを有しているかどうかを確認する。送信ＦＩＦＯ３２が送るべきデータを有すると、データパケットはＩＰＧタイマが満了した後にステップ１４８で送信される。したがって、局の遅延時間（Ｄ）は衝突待機処理タイマ（Ｔ_B）と全体の遅延時間Ｄ＝Ｔ_B＋Ｉ_MIN、を獲得するために予め定められた最小ＩＰＧインターバル（Ｉ_MIN）をカウントするＩＰＧタイマとを用いて実現される。ステップ１４８でデータパケットの送信が完了すると、ＭＡＣ２２はステップ１５０で、整数カウンタ中の記憶された整数値（ｉ）が０の値を有するかどうか確認する。整数０以外の値を有すると、整数カウンタはステップ１４０で減分され、そうでなければ０の値を有する整数はステップ１６２でリセットされる。ステップ１４６でＭＡＣ２２が送るべきデータがないと判断すれば、ＭＡＣ２２は最大遅延インターバル（Ｄ_DFR）の剰余の間待たされ、ステップ１５４で、延期インターバルの間に受信搬送波が感知されたかどうか確認する。ステップ１５４で、延期インターバルの間に受信搬送波が感知されると、整数カウンタはそれに従ってリセットされる。逆に、搬送波が感知されなければ、タイマはステップ１３０でリセットされる。図５は、ＭＡＣ２２の機能的構成要素を示すブロック図である。メディアアクセスコントロール２２は複数のレジスタ１６０と、カウンタ１６２と、タイマ１６４とを含む。ＭＡＣ２２はまた、コントローラ１６６と衝突検出型搬送波多重アクセス方式（ＣＳＭＡ／ＣＤ）部分１６８とを含む。レジスタ１６０ａ、１６０ｂ、および１６０ｃにはリピータの最初の自動折衝の間、それぞれタイムスロット（ｔ_s）と、局の数（Ｎ）と、最小インターパケットギャップインターバル（Ｉ_MIN）とが記憶される。整数（ｉ）は整数カウンタ１６２ａ中でカウントされ、従来のＴＢＥＢ衝突調停中に遭遇した衝突の数（ｊ）はカウンタ１６２ｂでカウントされる。図２Ｃに関して上述されるように、整数カウンタ１６２ａを消去し、整数（ｉ）をカウントするために試行カウンタ１６２ｂを用いてもよい。タイマ１６４ａ、１６４ｂおよび１６４ｃは最小のＩＰＧ（Ｉ_MIN）と、延期インターバル（Ｄ_DFR）と、図２Ｃの待機処理インターバル（Ｔ_B）とをカウントする。図２Ｃに従うと、ＩＰＧタイマ１６４ａは９６ビット時間をカウントするプログラム不可能なタイマである。ＩＰＧタイマ１６４ａはまた、図２Ａおよび２Ｂの実施例に従って遅延時間（Ｄ_IPG）とセットされるプログラム可能なタイマであり得る。プログラム可能なＩＰＧタイマ１６４ａの使用はしたがって、この発明の循環性優先配置を実施する上での衝突待機処理タイマ１６４ｃの必要性をなくす。さらに、ＩＰＧカウンタ１６４ａ、延期タイマ１６４ｂおよび待機処理インターバルタイマ１６４ｃは、各々異なったカウンタ値を値（Ｎ）に基づいて保持するレジスタの構成として実施され得る。したがって遅延値は値（Ｎ）を適切な遅延値を有するレジスタを指すポインタとして用いることによって計算され得る。ＭＡＣコントローラ１６６は、適切な遅延タイマ１６４を、ＣＳＭＡ／ＣＤ１６８からの媒体上の受信搬送波のデアサーションが感知されたことを示す信号に応答して始動させる。ＭＡＣコントローラ１６６はマンチェスターエンコーダ／デコーダ２４（ＭＥＮＤＥＣ）に指示を送り、適切なタイマ１６４が図２Ａ、２Ｂ、または２Ｃ中で示されたプログラムされた遅延時間に達した後に媒体へのアクセスを試みる。この発明によると、予め定められた遅延インターバルの整数倍の加算はイーサネットプロトコルと一致している。なぜならこのプロトコルは最小の遅延回数のみを規定しているからである。したがって、この発明は捕捉効果を除去する衝突回避機構を提供し、トラフィック状況が悪い間のネットワークスループットを改善し、アクセス待ち時間の制限を設ける。開示した実施例はイーサネットネットワークに関連して述べられているが、この発明は他のネットワークプロトコルにも適用可能であることが認識されるであろう。さらに、この発明は異なるタイプのデータ、たとえばＴＣＰ／ＩＰおよびＩＰＸタイプのトラフィックにも適用することが可能である。この発明は、現在最も実用的で好ましいと考えられている実施例に関して述べてきたが、一方、この発明は開示された実施例に限定されるのではなく、逆に、添付の請求の範囲の精神および範囲内に含まれるさまざまな修正および同意義の構成を包含するように意図されている。

───────────────────────────────────────────────────── フロントページの続き (72)発明者カダンビ，ジャヤントアメリカ合衆国、95035 カリフォルニア州、ミルピタス、ミルモント・ドライブ、 1775、ナンバー・ビィ・107 (72)発明者マンギン，ジェームス・ローレンスアメリカ合衆国、94583 カリフォルニア州、サン・ラモン、シャディー・バレー・コート、312 (72)発明者クリシュナ，ゴパルアメリカ合衆国、95148 カリフォルニア州、サン・ノゼ、アダムス・ウッド・ドライブ、3260

Claims

【特許請求の範囲】１．ネットワークの媒体に結合されたネットワーク局において、この媒体にアクセスする方法であって、ネットワーク上の局の数（Ｎ）を決定するステップと、媒体上に第１のデータパケットを送信する第１のステップと、第１の送信ステップの完了に応答して、予め定められたインターパケットギャップインターバルと予め定められた遅延インターバルの整数倍とを含む遅延時間だけ待機するステップとを含み、前記整数は局の数（Ｎ）に関連し、予め定められた遅延インターバルは予め定められたスロット時間に関連しており、この方法はさらに、前記待機するステップの間、媒体上のアクティビティの存在を判断するステップと、前記アクティビティの検出に応答して、前記整数を減分することにより前記遅延時間をリセットするステップとを含む、方法。２．前記アクティビディが不在であると判断されたことに応答して、前記待機するステップの終わりに第２のデータパケットを送信する第２のステップをさらに含む、請求項１に記載の方法。３．第２の送信ステップの完了に応答し、かつ前記整数が０でない場合に、前記整数を減分するステップをさらに含む、請求項２に記載の方法。４．第２の送信ステップの完了に応答し、かつ前記整数が０である場合に、前記整数を最大整数値にリセットするステップをさらに含む、請求項３に記載の方法。５．前記最大整数値がＮ−１である、請求項４に記載の方法。６．前記第２の送信ステップが、前記待機するステップの終わりに、送信する第２のデータパケットの存在および不在の一方を検出する第１のステップと、前記スロット時間に対応する送信ウィンドウインターバルの間待機し、前記第１の検出するステップが前記第２のデータパケットの存在を決定すると、前記待機するステップの終わりに開始するステップと、前記送信ウィンドウインターバルの間、前記送信のための前記第２のデータパケットの前記存在および不在の一方を検出する第２のステップと、前記第１および第２の検出するステップの１つによる第２のデータパケットの検出に応答して前記第２のデータパケットを送信するステップとを備える、請求項２に記載の方法。７．前記第２の送信ステップの完了に応答して、かつ前記整数が０でない場合に、前記整数を減分するステップをさらに備える、請求項６に記載の方法。８．前記待機するステップが、第１のタイマを遅延時間と等しくセットするステップと、前記第１の送信ステップの完了に応答して第１のタイマを始動するステップとを備える、請求項１に記載の方法。９．前記第１のタイマがプログラム可能なインターパケットギャップ（ＩＰＧ）タイマである、請求項８に記載の方法。１０．前記予め定められたインターバルがスロット時間の２分の１と実質的に等しい、請求項８に記載の方法。１１．前記予め定められたインターバルがスロット時間と実質的に等しい、請求項８に記載の方法。１２．前記待機するステップの終わりに、送信する第２のデータパケットの存在および不在の一方を検出する第１のステップと、前記スロット時間に対応する送信ウィンドウインターバルの間待機し、前記第１の検出するステップが前記第２のデータパケットの不在を判断すると、前記待機するステップの最後で始動するステップと、前記送信ウィンドウインターバルの間、前記送信のための前記第２のデータパケットの前記存在および不在の一方を検出する第２のステップと、前記第１におよび第２の検出するステップの１つによる第２のデータパケットの検出に応答して前記第２のデータパケットを送信するステップとをさらに備える、請求項１１に記載の方法。１３．前記第２の送信ステップの完了に応答して、かつ前記整数が０でない場合、前記整数を減分するステップをさらに備える、請求項１２に記載の方法。１４．前記待機するステップが、第１のタイマを予め定められた遅延インターバルの整数倍と等しくセットし、第２のタイマを前記予め定められたインターパケットギャップインターバルと等しくセットするステップと、前記第１の送信するステップの完了に応答して第１のタイマを始動するステップと、予め定められた遅延インターバルの前記整数倍の間の前記第１のタイマの満了と前記アクティビティが不在であると判断されたこととに応答して、前記第２のタイマを始動するステップとを備える、請求項１に記載の方法。１５．前記リセットするステップが、前記アクティビティの前記検出に応答して前記第１のタイマを停止するステップと、媒体上の前記アクティビティのデアサーションに応答して前記整数を減分するステップとを備え、前記待機するステップは前記第１のタイマを予め定められた遅延インターバルの減分された整数倍へとリセットする、請求項１４に記載の方法。１６．延期タイマを、前記予め定められたインターパケットギャップインターバルおよび前記予め定められた遅延インターバルの最大整数倍を含む最大遅延時間に等しくセットするステップをさらに備え、前記最大整数倍は前記局（Ｎ）の数よりも少なく、前記整数倍は前記最大整数倍よりも大きくなく、さらに、前記延期タイマを、前記第１の送信ステップの完了に応答して前記待機するステップと同時に始動するステップと、前記最大遅延時間中の媒体上のアクティビティの不在の検出に応答して、前記待機し、始動し、および決定するステップを繰返すステップとをさらに備える、請求項１に記載の方法。１７．局の数を決定する前記ステップが、前記局の数（Ｎ）を認識するデータパケットをリピータから受信するステップと、ネットワーク局に局の数（Ｎ）を記憶するステップとを含む、請求項１に記載の方法。１８．前記ネットワークがＣＳＭＡ／ＣＤネットワークであって、予め定められたインターパケットギャップが９６ビット時間と等しく、予め定められたスロット時間が少なくとも５１２ビット時間と等しい、請求項１に記載の方法。１９．前記ネットワークが毎秒１０００メガビットのデータ速度を有し、予め定められたスロット時間が約４０９６ビット時間である、請求項１８に記載の方法。２０．ネットワークの媒体との接続のためのネットワークインターフェイスであって、媒体上の搬送波のデアサーションを感知する搬送波センサと、前記搬送波の感知されたデアサーションに応答して予め定められた遅延インターバルの整数倍をカウントするプログラム可能なタイマとを備え、前記予め定められた遅延インターバルは予め定められたスロット時間に関連しており、前記ネットワークインターフェイスはさらに、前記搬送波の感知されたデアサーションに応答して、０とネットワーク上の局の数（Ｎ）よりも少ない数との範囲の間で前記遅延時間を決定する整数をセットするコントローラと、前記予め定められた遅延インターバルの整数倍と予め定められたインターパケットギャップインターバルとを含むインターバルの間に前記センサによってアクティビティが不在であると判断されたことに応答してデータパケットを媒体上に出力する送信機とを備える、ネットワークインターフェイス。２１．前記タイマが、予め定められた遅延インターバルの前記整数倍と、前記予め定められたインターパケットギャップインターバルとを含む前記インターバルをカウントする、請求項２０に記載のインターフェイス。２２．前記プログラム可能なタイマの満了に応答して前記予め定められたインターパケットギャップインターバルをカウントするインターパケットギャップタイマと、前記インターパケットギャップタイマの満了に応答して前記データパケットを出力する送信機とを備える、請求項２０に記載のインターフェイス。２３．前記プログラム可能なタイマが、検出された衝突に応答して指数待機処理アルゴリズムに従った衝突待機処理インターバルをカウントする、請求項２２に記載のインターフェイス。２４．前記予め定められたインターパケットギャップインターバルと前記予め定められた遅延インターバルの最大整数倍とからなる最大遅延インターバルをカウントする延期タイマをさらに備え、前記最大整数値は前記範囲の最大値である、請求項２２に記載のインターフェイス。２５．前記最大値がＮ−１に等しい、請求項２２に記載のインターフェイス。２６．前記局の数（Ｎ）を記憶する記憶装置と、予め定められたインターパケットギャップインターバルと、予め定められたスロット時間とをさらに備える、請求項２０に記載のインターフェイス。