JP2000502915A - 埋込み式細動除去器の光制御高電圧スイッチ - Google Patents

Abstract

(57)【要約】 光学的に制御された高電圧スイッチを備えた埋込み式細動除去器。３端子高電圧用半導体スイッチ（８８）は、低い制御電圧が特定のしきい値を超えた場合に、制御端子（ＣＲＴ）と共通端子（ＣＯＭ）の間に印加される低い制御電圧に応答して高電圧端子（ＨＶ）と共通端子（ＣＯＭ）の間に高導電率状態を示し、制御電圧が特定のしきい値より小さい場合に、電圧端子（ＨＶ）と共通端子（ＣＯＭ）の間に低導電率状態を示す。互いに光学的に結合されかつ電気的に絶縁された発光素子（９０）と光起電力素子（９２）を有する光起電力カプラ／アイソレータ（８２）が、制御端子と共通端子の間で回路連絡する。低電圧電流源（８０）は、光起電力カプラ／アイソレータ（８２）の発光素子（９６）を駆動する。互いに光学的に結合されかつ電気的に分離された発光素子（９４）と光感応素子（９６）を有するスイッチ・オフ光アイソレータ（８４）が、半導体スイッチ（８８）の制御端子と共通端子の間で回路連絡する。スイッチ・オフ低電圧電流源（８６）は、互いに光学的に結合されかつ電気的に分離された光感応導電素子を有するスイッチ・オフ光アイソレータの発光素子（９４）を駆動し、光起電力素子と半導体スイッチの間で直列に回路連絡する。スイッチ・オン低電圧電流源は、スイッチオン光アイソレータの発光素子を駆動する。

Description

【発明の詳細な説明】 埋込み式細動除去器の光制御高電圧スイッチ 技術分野 本発明は、一般に、埋込み式心臓刺激器に関し、より詳細には、当該装置の蓄 積キャパシタと細動除去電極の間で高電圧を切り替える回路に関する 背景技術 現在の埋込み式細動除去器は、心臓内の電気記録図信号を常時検出し、繊維性 攣縮を示す信号パターンの検出に基づいて、細動除去治療を自動的に加えるよう に設計されている。そのような治療は、通常、埋め込んだ細動除去リードまたは 電極を介して心臓組織に高電圧、高エネルギーのショックを与える処置を含む。 埋込み式の細動除去器は、バッテリで電力を供給する装置であり、必要な高いエ ネルギー・レベルの電気ショックを電源から直接提供することができない。した がって、従来、スイッチングした直流電圧を変圧器の一次巻線に印加し、変圧器 の二次巻線から得た高電圧交流出力を整流し、整流した高電圧で蓄積キャパシタ を充電することによって、バッテリからの電圧を段階的に上昇させている。ショ ックは、高電圧蓄積キャパシタの端子を細動除去リードとの電気接触に切り換え 、リード、電極および最終的には心臓組織を介してキャパシタを放電させること によって生成される。したがって、高電圧を切り換えるために、低電圧回路によ って制御される埋込み式細動除去器内のスイッチング回路を提供する必要がある 。 二相ショック波形は、適切な細動除去に必要なしきい値エネルギー・レベルを 低くすることができる。この二相波形は、最初に一対の細動除去電極間のある方 向に蓄積エネルギーを放電し、次に放電中に逆方向に切り換えることによって生 成することができる。あるいは、蓄積キャパシタから第１の電極対を切り離し、 別の第２の電極対を接続することによって、放電中に放電経路を切り換えること もできる。第２の電極対は、第１の電極対と共通電極を共用してもしなくてもど ちらでもよい。 どちらのタイプの切り換えも、高電圧の蓄積エネルギーを許容するように構成 された４つ以上の半導体スイッチ部品を含む、ブリッジとして知られる電子回路 によって実現することができる。それぞれの半導体スイッチは、通常、それぞれ ＣＯＭ、ＣＴＬおよびＨＶで表される共通端子、制御端子および高電圧用端子の ３つの端子を備えることを特徴とする。共通端子（ＣＯＭ）は、制御端子（ＣＴ Ｌ）と高電圧用端子（ＨＶ）の基準である。半導体スイッチ部品は、ＭＯＳＦＥ Ｔ、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）またはＭＣＴ（ＭＯＳ 制御サイリスタ）でもよい。また、エネルギー損失が大きくなるが、バイポーラ ・トランジスタやＧＴＯ（ゲート・タン・オフ）サイリスタなどの他の素子でも 実現可能である。 発明の開示 本発明の目的は、低電圧回路と高電圧回路の間に光学的結合だけがあり、低電 圧回路と高電圧回路の間に導電結合、容量結合および電磁結合が実質上ない低電 圧制御回路を利用して、埋込み式医療機器の高電圧スイッチング回路を制御する ことである。 本発明は、変圧器を結合することによって実現できるよりも小さな物理体積で 低電圧側と高電圧側を有効に分離することができ、その結果、従来の半導体起電 力リレーで実現できるよりも耐雑音性が優れ、ターンオンおよびターンオフの遷 移時間が短縮されるという利点を有する。 本発明の１つの態様によれば、埋込み式細動除去器用の光学制御高電圧スイッ チは、高電圧端子、共通端子および制御端子を備えた３端子高電圧用半導体スイ ッチと、半導体スイッチの制御端子と共通端子間に回路連絡した光起電力カプラ ／アイソレータとを含む。低電圧電流源は、光起電力カプラ／アイソレータの発 光素子と回路連絡する。スイッチオフ光アイソレータは、半導体スイッチの制御 端子と共通端子間で回路連絡する。スイッチオフ低電圧電流源は、スイッチオフ 光アイソレータの発光素子と回路連絡する。 本発明のその他の態様、目的および利点は、図面に関連して行う以下の説明か ら明らかであろう。 図面の簡単な説明 図１は、細動除去器を含む埋込み式心臓刺激器のブロック図である。 図２は、蓄積キャパシタと高電圧細動除去リードの間で高電圧を切り換えるた めの埋込み式細動除去器に有用なブリッジ回路の概略図である。 図３は、細動除去器の低電圧制御回路から高電圧スイッチを分離する光学的分 離回路を含む、図２のブリッジ回路の高電圧半導体スイッチの一実施形態の概略 図である。 図４は、図３の回路の代替実施形態である。 図５は、図３の回路のもう１つの代替実施形態である。 図６は、図３の回路のさらに他の代替実施形態である。 図７は、図３の回路のもう１つの代替実施形態である。 発明を実施するための最良の形態 図１は、密閉封止された埋め込み可能なケース１１内のレート適応ペースメー カ／細動除去器１０を示すブロック図である。マイクロプロセッサ１２は、ペー スメーカの制御と計算機能を提供することが好ましい。マイクロプロセッサ１２ の代わりに、アナログ回路や個別ディジタル回路などの他の形の回路を使用する こともできることが理解されよう。しかしながら、マイクロプロセッサは、その 小さなサイズと汎用性のために好ましく、これらは両方とも、本発明を利用する ように構想された埋込み式システムにおいて極めて重要である。埋込み式医療機 器用に特別に設計された特にエネルギー効率の高いマイクロプロセッサは、ゴー ドン(Gordon)他による米国特許第４，４０４，９７２号に詳しく記載されている 。 マイクロプロセッサ１２は、従来の方法で双方向バス１４を介して、メモリ１ ６、Ａ−Ｖ間隔タイマ１８および間隔ペーシング・タイマ２０に接続された入出 力ポートを備える。さらに、Ａ−Ｖ間隔タイマ１８と間隔ペーシング・タイマ２ ０はそれぞれ、線２２と２４によってマイクロプロセッサ１２の対応する入力ポ ートにそれぞれ接続された個別の出力を有する。メモリ１６は、ＲＯＭとＲＡＭ の両方を含むことが好ましい。マイクロプロセッサ１２は、また、ゴードン他に よる米国特許第４，４０４，９７２号に記載されたような追加のＲＯＭとＲＡＭ を含むこともできる。ペースメーカの動作ルーチンは、ＲＯＭに記憶される。Ｒ ＡＭは、様々なプログラム可能なパラメータと変数を記憶する。 Ａ−Ｖ間隔同調器１８および２０は、図示したようにマイクロプロセッサ１２ の外部にあってもよいし、ゴードン他による米国特許第４，４０４，９７２号に 記載されたように内部にあってもよい。同調器１８、２０は、最初にカウント値 をロードして、その値からカウント・アップまたはカウント・ダウンし、プログ ラムされたカウントに達したときにロール・オーバ・ビットを出力するタイプの 従来型の適当なアップ・ダウンカウンタでよい。最初のカウント値は、バス１４ 上のタイマ１８、２０にロードされ、それぞれのオーバ・ビットは、線２２、２ ４上のマイクロプロセッサ１２に出力される。マイクロプロセッサ１２は、また 、線２８によって遠隔測定インタフェース２６に接続された入出力ポートを備え る。したがって、埋め込まれたペースメーカは、外部のプログラマからペーシン グ、不整脈治療およびレート制御のパラメータを受け取り、必要に応じて外部の 受信器にデータを送ることができる。当業者には、多くの適切な遠隔計測システ ムが既知である。そのような１つのシステムと符号化装置が、アームストロング (Armstrong)他による米国特許第５，３８３，９１２号に記載されている。 マイクロプロセッサ１２の出力ポートは、制御線３４および３６によってそれ ぞれ、心房刺激パルス・ジェネレータ３０と心室刺激パルス・ジェネレータ３２ の入力に接続される。マイクロプロセッサ１２は、各制御線でジェネレータ３０ 、３２に、振幅や幅などのパルス・パラメータ・データ、ならびにイネーブル／ ディスエーブルおよびパルス開始コードを送る。マイクロプロセッサ１２は、ま た、線４２と４４によってそれぞれ心房センスアンプ３８と心室センスアンプ４ ０の出力と接続された入力ポートを有する。心房センスアンプ３８と心室センス アンプ４０は、Ｐ波とＲ波の発生を検出する。心房センスアンプ３０は、Ｐ波を 検出したときにマイクロプロセッサ１２に線４２上で信号を出力する。この信号 は、従来のラッチ（図示せず）によってマイクロプロセッサ１２の入力ポートに ラッチされる。心室センスアンプ４０は、Ｒ波を検出したときに、線４４上でマ イクロプロセッサ１２に信号を出力する。この信号は、また、従来のラッチ（図 示せ ず）によってマイクロプロセッサ１２入力ポートにラッチされる。 心房センスアンプ３８の入力と心房刺激パルス・ジェネレータ３０の出力は、 従来型の第１のリード４８を通る第１の導体４６に接続される。リード４８は、 患者の心臓５０に静脈を通してあるいは他の適切な方法で挿入される。リード４ ８は、導体４６に電気的に接続された遠端に導電性ペーシング／センシング・チ ップ５２またはチップおよびリングを有する。ペーシング／センシング・チップ ５２は、右心房５５に入れることが好ましい。 心室センスアンプ４０の入力と心室刺激パルス・ジェネレータ３２の出力は、 第２の導体５４に接続される。第２の導体５４は、静脈あるいは心臓５０の右心 室５８内に挿入される従来型の第２のリード５６を通る。第２のリード５６は、 遠端に導電性ペーシング／センシング・チップ６０またはチップおよびリングを 有する。ペーシング／センシング・チップ６０は、導体５４に電気的に接続され る。ペーシング／センシング・チップ６０は、右心室５８の壁面に留められるこ とが好ましい。導体４６、５４は、心房パルス・ジェネレータ３０と心室刺激パ ルス・ジェネレータ３２によって生成された刺激パルスをそれぞれペーシング／ センシング・チップ５２、６０に導く。ペーシング／センシング・チップ５２、 ６０と対応する導体４６、５４は、また右心房と右心室で検出された心臓の電気 信号をそれぞれ心房アンプ３８と心室アンプ４０に導く。センスアンプ３８、４ ０は、電気信号を増幅する。 埋込み式心臓刺激器１０は、また、細動除去回路６２を有する。心房センスア ップ３８または心室センスアンプ４０により繊維性攣縮が検出された場合は、細 動除去リードと電極６４、６６を介して高エネルギーのショックを加えることが できる。頻脈と繊維性攣縮を検出するための検出アルゴリズムは、プレス(Pless )他による米国特許第４，８８０，００５号に記載されている。図面にはパッチ 型の電極が提案されているが、細動除去用の心臓内電極も周知である。このショ ックはショック・ドライブ回路６８によって制御されるが、これについては後で 詳細に説明する。前述の構成要素はすべて、電源７０から電力が供給される。電 源７０は、標準の電池または再充電可能なバッテリあるいはその両方を含むこと ができ、刺激器１０の様々な部品の動作に利用することができる。 本発明の好ましい実施形態においては、ショック・ドライバ６８により細動除 去のための多相ショックを生成するのことが望ましいと思われる。そのような波 形を作成するための回路は、ウィンストローム(Winstrom)に出された米国特許第 ４，８００，８８３号に詳細に記載されている。その最も簡単な形態の１つにお いては、埋込み式細動除去器のブリッジは、図２に示したように配置された４つ の半導体スイッチＳＳ１〜ＳＳ４を含むことがある。エネルギー蓄積手段Ｃ１は 、一般に、従来の電圧上昇回路とキャパシタ充電回路によって充電された後高電 圧を維持するキャパシタである。動作において、スイッチ制御装置ＳＣ１および ＳＣ２は、半導体スイッチＳＳ１とＳＳ２をそれぞれ同時に閉じる。その結果、 埋め込まれた細動除去電極に接続されたリードＬ１は、別の埋込み細動除去電極 に接続されたリードＬ２よりも高い電圧に高められる。Ｌ１とＬ２の間の電位差 が大きいと、電流が心臓組織に流入する時間が短縮される。その少し後、キャパ シタＣ１からすべてのエネルギーが放電される前に、制御装置ＳＣ１とＳＣ２が 半導体スイッチＳＳ１とＳＳ２を開く。その後、スイッチ制御装置ＳＣ３とＳＣ ４が、スイッチＳＳ３とＳＳ４をそれぞれ同時に閉じ、その結果、電流が、リー ドＬ１とＬ２に沿ってキャパシタＣ１から逆方向に流れる。さらにその後、制御 装置ＳＣ３とＳＣ４が、スイッチＳＳ３とＳＳ４を開く。 スイッチＳＳ１とＳＳ２が閉じられると、スイッチＳＳ１とＳＳ２のそれぞれ のＨＶ端子とＣＯＭ端子間の電圧はほぼ０に低下する。同時に、スイッチＳＳ３ とＳＳ４が開かれたとき、スイッチＳＳ３およびＳＳ４のそれぞれのＨＶ端子と ＣＯＭ端子間の電圧が、Ｃ１の両端の最高電圧まで上昇する。このため、切り換 え中の過渡的なフィードバック効果を回避するために（また長時間の高電圧に耐 えるために）必要な構成要素が、埋込み式機器の全体的サイズに悪い影響を及ぼ す実質的な物理的サイズを有することになるので、制御装置ＳＣ１〜ＳＣ４の直 流電源としてＨＶ−ＣＯＭ間の電圧を使用することが望ましい。したがって、好 ましい手法は、スイッチ制御装置ＳＣ１〜ＳＣ４に、その他の制御回路や検出回 路に電力を提供するために使用される埋込み式細動除去器の安定調整式低電圧電 源から電力を提供することである。しかしながら、そのような手法を用いるには 、高電圧回路を低電圧回路から有効かつ確実に絶縁し、低電圧回路のどの構成要 素 にも損傷を与えないようにする必要がある。本発明は、そのような望ましい電圧 分離を提供し、その他の望ましい利点を提供する。 図３を参照すると、図２の制御装置ＳＣ１が、パルス電流源８０、光起電力カ プラ／アイソレータ８２（たとえば市販の素子型式ＤＩＧ１１−１５−３０００ ）、光アイソレータ８４（たとえば市販の素子型式４Ｎ３５）、および「スイッ チ・オフ」信号源８６を含む、本発明の一実施形態を示してある。図２の半導体 スイッチＳＳ１は、３端子高電圧半導体スイッチ８８（たとえば市販のＩＧＢＴ 素子型式ＩＲＧＰＨ４０Ｆ）を含む。その他の制御装置ＳＣ２、ＳＣ３およびＳ Ｃ４と、半導体スイッチＳＳ２、ＳＳ３およびＳＳ４はそれぞれ、同様の回路と 構成要素を含む。パルス電流源８０は、光起電力カプラ／アイソレータ８２の内 部発光素子９０の一対の端子の両端に電気的に接続される。光起電力カプラ／ア イソレータ８２の光起電力素子９２の内部アレイの一対の端子は、半導体スイッ チ８８のＣＴＬ端子とＣＯＭ端子間に接続される。素子９０と９２は、低電圧− 高電圧障壁ＶＢの両側で互いに電気的に絶縁されている。スイッチ・オフ信号源 ８６は、光アイソレータ８４の内部発光素子９４の一対の端子間に接続される。 光アイソレータ８４の内部光感応素子９６の一対の端子は、光起電力カプラ／ア イソレータ８２の光起電力素子９２の内部アレイと並列に、半導体スイッチ８８ のＣＴＬ端子とＣＯＭ端子間に接続される。素子９４と９６は、低電圧−高電圧 障壁ＶＢの両側で互いに電気的に絶縁される。 半導体スイッチ８８を閉じるとき、パルス電流源８０が発光素子９０に電流を 流し、素子９０に光を放射させて光起電力素子９２を照射させ、半導体スイッチ ８８のＣＴＬ端子に流れる電流を発生させ、ＣＴＬ端子とＣＯＭ端子間の電圧を 上昇させる。ＣＴＬとＣＯＭ間の電圧が、半導体スイッチ８８の特性となる所定 のしきい値に達すると、半導体スイッチ８８はターンオンする、すなわちＨＶ端 子とＣＯＭ端子間が高導電性状態になる。スイッチ８８がターンオンした後で、 パルス電流源８０は遮断される。 半導体スイッチ８８を開くとき、スイッチオフ信号源８６がアクティブ化され る。信号源８６は、電流を発光素子９４に流し、それにより素子９４が光を放射 して、光感応抵抗器、光ダイオードまたは光トランジスタでもよい光感応素子９ ６に照射する。その結果、光感応素子９を介して半導体スイッチ８８のＣＴＬ端 子とＣＯＭ端子間に高導電率の経路ができ、その結果、ＣＴＬ端子とＣＯＭ端子 間の電圧が、半導体スイッチ５をターンオンしておくために必要なしきい値より も低下する。したがって、半導体スイッチ８８は、ターンオフする、すなわちＨ Ｖ端子とＣＯＭ端子間が低導電性状態になる。 図３の実施形態の１つの制限は、光起電力カプラ／アイソレータ８２の光起電 力素子９２が、パルス電流源８０をターンオンしたときに、逆方向すなわちＣＴ ＬからＣＯＭへの電流の漏れを防ぐように最適化されない場合があることであり 、それによりＣＴＬとＣＯＭ間の電圧が、半導体スイッチ８８を導電状態に維持 するのに必要なしきい値よりも高くなる最大時間が制限される。この制限は、パ ルス電流源８０からの電流を、半導体スイッチ８８のターンオンしきい値に達し てからも維持することによって補償することができるが、エネルギー消費が多く なりバッテリの寿命が短くなる。 図３の実施形態のもう１つの制限は、半導体スイッチ８８内の端子ＣＴＬとＣ ＯＭ間のインピーダンスが高いけれども無限大ではなく、その結果、パルス電流 源８０が切断された後で半導体スイッチ８８が導電状態に留まることができる最 大時間を制限する漏れの経路ができることである。 図４に、前述の図３の実施形態の２つの制限に対処する改善された実施形態を 示す。詳細には、光起電力素子９２からの逆方向の漏れは、別のダイオード９８ を光起電力カプラ／アイソレータ８２と半導体８８の端子ＣＴＬとの間の光起電 力素子９２と直列に設置することによって低減される。さらに、半導体スイッチ ８８内の端子ＣＴＬとＣＯＭ間の逆方向の漏れは、端子ＣＴＬとＣＯＭ間にキャ パシタ１００を設置することによって部分的に補償される。キャパシタ１００は 、半導体スイッチ８８だけに蓄積されるよりも多くのエネルギーを蓄積し、した がって、ＣＴＬとＣＯＭ間に漏れ経路がある場合、そうでない場合よりも長い時 間スイッチ８８を導電状態にしておくことができる。 前述の実施形態のもう１つの制限は、光起電力カプラ／アイソレータ８２など の最新の光起電力素子の応答速度が遅いために生じる。その遅い応答速度によっ て、半導体スイッチ８８の低い導電状態と高い導電状態の間の遷移が遅くなり、 その遷移中に、過度なエネルギーを吸収し、寿命の短縮や完全な破壊が生じるこ とがある。 図５に、光起電力カプラ／アイソレータ８２によって設定されたスイッチング 時間の制限をなくす改善された実施形態を示す。光起電力素子９２の出力に生成 されるエネルギーは、低導電率状態の第２の光アイソレータ１０２によって半導 体スイッチ８８のＣＴＬ端子から分離されたキャパシタ６０に蓄積される。エネ ルギーの蓄積には、キャパシタ１００両端の電圧上昇が伴う。この電圧は、半導 体スイッチ８８のしきい値を超えるまで上昇し続ける。しきい値を超えた時点で 、パルス電流源８０は遮断される。その後、「スイッチ・オン」信号源１０５が アクティブ化され、発光素子１０４に電流を流し、素子１０４に光を放射させて 、光感応抵抗器、光ダイオードまたは光トランジスタでもよい光感応素子１０６ に照射させる。その結果、キャパシタ６０と端子ＣＴＬの間に高導電率経路がで き、キャパシタ１００から半導体スイッチ８８のＣＴＬ入力に電荷が送られる。 それにより、半導体スイッチ８８がターンオンされる。光アイソレータ１０２は 、低導電率状態から高導電率状態に高速に切り換わるように選択されるが、その 反対方向の切り換えはそれほど高速である必要はない。半導体スイッチ８８を遮 断する必要があるときは、「スイッチ・オフ」信号源８６がアクティブにされ、 光アイソレータ９６が高導電率状態に切り換えられ、それにより、キャパシタ１ ００と半導体スイッチ８８のＣＴＬ端子の両方にある電荷が消費される。端子Ｃ ＴＬとＣＯＭ間の電圧は、スイッチ８８を端子ＨＶとＣＯＭ間で高導電率状態に 維持するのに必要なしきい値よりも低い値にすぐに低下し、スイッチ８８がター ンオフされる。光アイソレータ９６は、低導電率状態から高導電率状態に高速に 切り換えられるように選択されるが、その反対方向の切り換えは、それほど高速 でなくてもよい。 図２を再び参照すると、スイッチＳＳ１またはＳＳ３がそれぞれスイッチＳＳ ４またはＳＳ２に対して高速に切り換えられるとき、スイッチＳＳ４またはＳＳ ２のＨＶ端子とＣＯＭ端子間の電圧が高速に上昇する。ＨＶ端子とＣＯＭ端子間 の容量性結合により、この遷移電圧によって、スイッチＳＳ４またはＳＳ２のＣ ＴＬ端子とＣＯＭ端子との間の電圧が不適切に上昇する。このＣＴＬ端子とＣＯ Ｍ間の電圧は、スイッチＳＳ４またはＳＳ２がアクティブ化するしきい値に達す ることがあり、その結果、スイッチＳＳ１またはＳＳ３と同時にスイッチＳＳ４ またはＳＳ２が入り、それにより、エネルギー蓄積手段Ｃ１が「短絡して」その 電力消費容量を超えるため、スイッチＳＳ１とＳＳ４あるいはスイッチＳＳ３と ＳＳ２が損傷したり破壊したりする。 図６に、前述のようにＣＴＬ端子とＣＯＭ端子間に望ましくない、かつしきい 値を超える可能性がある電圧を発生させるＨＶ端子とＣＯＭ端子間の電圧遷移に よってスイッチが間違って入れられるのを防ぐために、半導体スイッチ８８の保 護が設けられているさらに他の実施形態を示す。図６（原稿英文では５）の実施 形態は、光アイソレータ８４が、スイッチ８８のＣＴＬ端子にドレイン端子Ｄが 接続され、ソース端子Ｓがスイッチ８８のＣＯＭ端子に接続されたデプレション ・モードＭＯＳＦＥＴ１０８と置き換えられている点で、図５の実施形態と異な る。ＭＯＳＦＥＴ１０８は、ゲートＧ端子とソースＳ端子の間に電圧が印加され ていない限りソースＳ端子とドレイン端子Ｄの間が高導電率状態に保たれ、それ によりスイッチ８８のＣＴＬ端子とＣＯＭ端子が「短絡」され、スイッチ８８が 間違って入るのが防止される。また、ＣＯＭ端子は、光起電力アレイ９２の下端 に接続されず、アレイの中間に接続される。光起電力アレイ９２の下端は、ダイ オード１１０を介してＭＯＳＦＥＴ１０８のゲート端子Ｇに接続され、さらに、 キャパシタ１１２は、ＭＯＳＦＥＴ１０８のソースＳとドレインＤ端子間に接続 される。光アイソレータ１１４は、図５の光アイソレータ８４と同様、スイッチ オフ信号源８６に接続された入力と、ＭＯＳＦＥＴ１０８のソースＳ端子とゲー トＧ端子の間に接続された出力とを有する。 半導体スイッチ８８の保護を不能にするときは、スイッチ８８をターンオンす るために、前述のように、パルス電流源８０がアクティブ化され、光起電力アレ イ９２の上端にＣＯＭ端子に対して正の電圧が生じる。光起電力アレイ９２の下 端には、ＣＯＭ端子に対して負の電圧が生成され、それによってダイオード１１ ０が導通し、キャパシタ１１２の両端にＣＯＭ端子に対して負の電圧が生成され 、ＭＯＳＦＥＴ１０８のゲートＧにソースＳに対して負の電位が生成される。ゲ ート−ソース間の負の電圧により、ＭＯＳＦＥＴ１０８のドレインＤ端子とソー ス Ｓ端子間の導電率が小さくなる。最終的に、ＭＯＳＦＥＴ１０８は、ＣＴＬ端子 とＣＯＭ端子の抵抗値が事実上高くなり、それによりスイッチ８８の保護が不能 になる。パルス電流源８０が遮断された後、キャパシタ１１２両端の電圧により 、ＭＯＳＦＥＴ１０８は、スイッチ８８がターンオンされスイッチ８８が再びタ ーンオフされるまで、「オフ」状態に維持される。前のように、光アイソレータ １０２は、スイッチ・オン信号源１０５によってアクティブ化され、それにより 、ＣＴＬ端子とＣＯＭ端子間にキャパシタ１００が接続され、スイッチ８８がタ ーンオンされる。 スイッチ８８を切断するために、光アイソレータ１１４が、スイッチオフ信号 源８６によってアクティブにされ、それにより、キャパシタ１１２の両端とＭＯ ＳＦＥＴ１０８のソースＳとゲートＧ間に高導電率経路ができ、ソースＳとゲー トＧ間の電圧が除去され、それにより、ＭＯＳＦＥＴ１０８のドレインＤ端子と ソースＳ端子の間がまた高導電率状態になる。その結果、ＣＴＬ端子とＣＯＭ端 子間とキャパシタ１００両端の電圧が、スイッチ８８がアクティブ化されるしき い値よりも低い値に急速に低下し、スイッチ８８のＨＶ端子とＣＯＭ端子の間が 低導電率状態になる。 図７は、それぞれの制御装置に１つの光アイソレータを利用する本発明の実施 形態を示す。この実施形態においては、光アイソレータ８２は、高電圧キャパシ タＣ１からの電流を使って高電圧スイッチ８８、８８′をオンにする。この実施 形態では、一対の制御装置、たとえば図２の制御装置ＳＣ１とＳＣ４にわずかに 異なる回路を使用することが好ましい。制御装置ＳＣ３と制御装置ＳＣ２にも同 様の制御装置が使用されることになる。制御装置ＳＣ４において、パルス電流源 ８０は、前述と同じ方法で光アイソレータ８２を駆動する。しかしながら、この 実施形態では、光アイソレータが、高電圧キャパシタＣ１からの電流を使って高 電圧スイッチ８８をオンにする。光アイソレータ８２のアクティブ化により、高 電圧キャパシタＣ１から抵抗器１２２を介してスイッチ８８まで電流を流すＭＯ ＳＦＥＴ１２０のゲートが充電され、スイッチ８８が開き、高電圧リードＬ１に よって電荷が送られる。光アイソレータ８２が遮断されると、スイッチ８８のゲ ートは、ゲートを遮断するＪＦＥＴ１２４を介して放電され、スイッチ８８が開 かれる。ＩＧＢＴ８８の過負荷を防ぐためにツェナーダイオード１２６が、設け られる。 図７に示したように、ＳＣ１において、パルス電流源８０′は、前述のように 光アイソレータ８２′を駆動する。キャパシタ１３０は、高電圧キャパシタＣ１ により事前に充電される。このキャパシタ１３０は、スイッチ８８が開かれたと きにスイッチ８８′の両端の電圧がゼロに低下することになるために、スイッチ ８８′を保持するために必要とされる。キャパシタ１３０は、抵抗器１２８の両 端で充電される。光アイソレータ８２′は、ＭＯＳＦＥＴ１３６のゲートをター ンオンする。ＭＯＳＦＥＴ１３６は、高電圧キャパシタＣ１をリードＬ１に接続 するキャパシタ１３０上の電荷を利用して、スイッチ８８′のゲートを順番に充 電する。スイッチ８８′は、ＪＦＥＴ１３４を介してキャパシタ１３０を放電す ることにより切断される。ツェナーダイオード１３２は、スイッチ８８′を過負 荷から保護する。 キャパシタ１３０上の電荷は、回路を流れる電流の方向を制御するダイオード １４２と、ＭＯＳＦＥＴ１３８とバイアス抵抗１４０からなる電流カットオフ回 路とによって、電力キャパシタＣ１にさらに流出することなく維持される。図７ と関連して説明した回路の利点は、光アイソレータの利用によって適切な絶縁を 維持しながら、多数の光アイソレータを利用する回路よりも物理的に小さくかつ 電気的に高速であることである。 説明した回路はそれぞれ、埋込み式細動除去器に光アイソレータを利用して、 高電圧細動除去器のショックの適用を制御し、それにより細動除去器の低電圧側 と高電圧側を有効に分離し、その結果変圧器の結合がなくなり耐雑音性が向上す る。

───────────────────────────────────────────────────── 【要約の続き】 ・オフ光アイソレータの発光素子（９４）を駆動し、光 起電力素子と半導体スイッチの間で直列に回路連絡す る。スイッチ・オン低電圧電流源は、スイッチオン光ア イソレータの発光素子を駆動する。

Claims (1)

1. 【特許請求の範囲】 １．埋込み式心臓刺激器［１０］であって、 密閉封止したケース［１１］と、 電源［７０］と、 前記刺激器を制御するための回路手段［１２］と、 心臓を細動除去するために電気ショックを作成するように適合された細動除 去器回路[６２]と、 前記細動除去器回路の高電圧出力を制御するための高電圧スイッチ[６８]で あって、 高電圧端子、共通端子および制御端子を備え、前記低制御電圧が特定のしき い値を超えた場合に、前記制御端子と前記共通端子の間に印加された低制御電 圧に応答して前記高電圧端子と前記共通端子との間を高導電率状態にし、前記 制御端子と前記共通端子の間の電圧が前記特定のしきい値よりも小さいときに 、 前記高電圧端子と前記共通端子の間を低導電率状態にする３端子高電圧用半導 体スイッチ[８８]と、 発光端子と光電素子を備え、前記発光素子が、前記光電素子に光学的に結合 されかつ電気的に絶縁され、前記光電素子が、前記半導体スイッチの前記制御 端子と共通端子の間で回路連絡する光電カプラ／アイソレータ[８２]と、 前記半導体スイッチの前記制御端子と共通端子の間で回路連絡するキャパシ タ[１００]と、 前記光電力カプラ／アイソレータの前記発光素子と回路連絡し、前記発光素 子を駆動する低電流源手段と[８０]と、 を含む光学的に分離された制御装置を有する高電圧スイッチ[６８]と、 前記高電圧端子と制御端子の間に結合された遷移信号により前記半導体スイ ッチが間違ってターンオンするのを防ぐ保護手段であって、発光素子[９４]と 光感応導電素子[９６]を有するスイッチ・オフ光アイソレータ[８４]を含み、 前記発光素子が、前記光感応導電素子と光学的に結合されかつ電気的に分離さ れ、前記光感応素子が、光を照射されないときに低い導電性を示し、光が照射 されたときに高い導電性を示し、前記光感応導電素子が、前記半導体スイッチ [８８]の前記制御端子と共通端子の間で回路連絡することを特徴とする保護手 段と、 前記スイッチ・オフ光アイソレータの前記発光素子と回路連絡し、前記発光 素子を駆動するスイッチ・オフ電圧電流源手段[８８]と、 を含む埋込み式心臓刺激器[１０]。 ２．発光素子[１０４]と光感応導電素子[１０６]とを有するスイッチ・オン光ア イソレータであって、前記発光素子が、前記光感応導電素子に光学的に結合さ れかつ電気的に絶縁され、光が照射されないときに低い導電率を示し、光が照 射されたときに高い導電率を示し、前記光起電力素子と前記半導体スイッチの 間に直列に回路連絡するスイッチオン光アイソレータ[１０２]と、 前記スイッチオン光アイソレータの発光素子と回路連絡し、前記発光素子を 駆動するスイッチオン低電圧電流源手段[１０５]と、 を含むことを特徴とする請求項１に記載の埋込み式心臓刺激器。 ３．前記光起電力素子と前記半導体スイッチの間に直列に回路連絡し、光が照射 されていないときに前記光起電力素子を流れる逆方向の電流を減少させるダイ オード[９８]をさらに含むことを特徴とする請求項１または２に記載の埋込み 式心臓刺激器。 ４．埋込み式心臓刺激器［１０］であって、 密閉封止したケース［１１］と、 電源［７０］と、 前記刺激器を制御するための回路手段［１２］と、 心臓を細動除去するために電気ショックを作成するように適合された細動除 去器回路[６２]と、 高電圧端子、共通端子および制御端子を備え、前記低制御電圧が特定のしき い値を超えた場合に、前記制御端子と前記共通端子の間に印加された低い制御 電圧に応答して前記高電圧端子と前記共通端子との間に高導電率状態にし、前 記制御端子と前記共通端子の間の電圧が前記特定のしきい値よりも小さいとき に、前記高電圧端子と前記共通端子の間を低導電率状態にする３端子高電圧用 半導体スイッチ[８８]と、 発光素子[９０]と光起電力素子[９２]を備え、前記発光素子が、前記光起電 力素子に光学的に結合されかつ電気的に絶縁された光電力プラ／アイソレータ [８２]と、 光電力プラ／アイソレータの前記発光素子と回路連絡し、前記発光素子を駆 動する低電圧電流手段[８０]と、 前記高電圧端子と制御端子の間に結合された遷移信号により前記半導体スイ ッチが間違ってターンオンするのを防ぐ保護手段であって、 前記光電素子が、第１の出力端子、第２の出力端子および共通出力端子を有 し、前記第１と第２の出力端子に前記共通出力端子と反対の極性の電圧を生成 するように構成され、前記第１と第２の出力端子が、前記半導体スイッチの前 記制御端子と共通端子の間に回路連絡し、 ゲート端子、ソース端子およびドレイン端子を有し、前記ソース端子とドレ イン端子が半導体スイッチの前記制御端子と共通端子の間に接続され、前記ゲ ート端子が、前記光電素子の前記第２の出力端子と回路連絡されたデプレショ ン・モードＭＯＳＦＥＴ[１０８]を含むことを特徴とする保護手段と、 発光素子と光感応導電素子を有し、前記発光素子が、前記光感応導電素子に 光学的に結合されかつ電気的に分離され、前記光感応素子が、光を照射されな いときに低い導電性を示し、光が照射されたときに高い導電性を示し、前記光 感応導電素子が、前記デプレション・モードＭＯＳＦＥＴ[１０８]の前記ゲー ト端子と前記半導体スイッチ[８８]の前記共通端子の間で回路連絡するスイッ チ・オフ光アイソレータ[１１４]と、 スイッチ・オフ光アイソレータの前記発光素子と回路連絡し、前記発光素子 を駆動するスイッチ・オフ電圧電流源手段[８６]と、 を含む埋込み式心臓刺激器。 ５．発光素子[１０４]と光感応導電素子[１０６]を有し、前記発光素子が、前記 光感応導電素子に光学的に結合されかつ電気的に絶縁され、前記光感応素子が 、光が照射されないときに低い導電率を示し、光が照射されたときに高い導電 率を示し、前記光感応導電素子が、前記光電素子と前記半導体スイッチの間 で直列に回路連絡するスイッチオン光アイソレータ[１０２]と、 前記スイッチオン光アイソレータの発光素子と回路連絡し、前記発光素子を 駆動するスイッチオン低電圧電流源手段[１０５]と、 をさらに含む請求項４に記載の埋込み式心臓刺激器。 ６．前記光起電素子の前記第１と第２の出力端子の少なくとも一方と前記半導体 スイッチの間に直列に回路連絡し、光が照射されていないときに前記光電素子 を通る逆方向の電流を減少させるダイオード[９８]をさらに含む請求項４また は５に記載の埋込み式心臓刺激器。 ７．前記半導体スイッチの前記制御端子と共通端子の間で回路連絡し、前記半導 体スイッチ内の前記制御端子と共通端子の間の電荷の漏れを補償するキャパシ タをさらに含むことを特徴とする請求項４、５または６に記載の埋込み式心臓 刺激器。 ８．前記デプレション・モードＭＯＳＦＥＴの前記ゲート端子とソース端子の間 に回路連絡したキャパシタ[１１２]をさらに含む請求項４ないし７のいずれか に記載の埋込み式心臓刺激器。