JP2000500895A - 重み付きの帯域幅配分を備えたバス・アービトレーションの方法及び装置 - Google Patents

Abstract

(57)【要約】 重み付きの帯域幅配分を備えたバス・アービトレーションのための方法及び装置が開示される。各々のバス・エージェントは、当該エージェントに割り付けられたバス帯域幅のパーセンテージを管理する重みを割り当てられる。エージェントは、少なくとも部分的にはその重みに基づいて、バス・ベースの制御を許可される。その重みは、各々の状態がバス制御の許可を表わすように成して、エージェントに割り付けられた幾つかのアービトレーション状態に対応する。第１のエージェントに重みＷが割り当てられ、エージェントの全体に総計の重みＺが割り当てられる場合、アービタは、第１エージェントがバス制御をリクエストするように成して、Ｚ個のアービトレーションの中から少なくともＷ個のアービトレーションに関して第１エージェントに対するバス制御を保証する。この機構を採用すれば、第１エージェントは、バス帯域幅の分数Ｗ／Ｚを保証される。帯域幅配分のフレキシビリティを確保するために、その重みは、従来的なメモリ・マッピング技術を使用してプログラムされ得ることになる。本発明のアービトレーション機構は、各々のレベルにおけるアービトレーションが独立状態の機械によって制御されるように成した、複数のレベルの階層に分割されることが可能である。エージェントが１つのレベルにおいてアービトレーションを獲得すると、それは、当該レベルにおけるその他のエージェントとバス・アクセスに関して競合するように成して、次のより高いレベルに移動される。バス・エージェントは、リクエストの緊急度に基づいて、そのリクエストの優先順位を繰り上げることも可能である。所定の待機期間の満了の後に低い優先度のリクエストが確認応答されない場合には、エージェントは、そのリクエストを高い優先順位のリクエストに繰り上げることになる。その待機期間は、エージェントがリクエストの表明の後における最悪の場合の呼び出し時間の期間内においてバスに対するアクセスを保証されるようにして、選択されるのである。

Description

【発明の詳細な説明】 重み付きの帯域幅配分を備えたバス・アービトレーションの方法及び装置 技術分野 本発明は、請求項１のプリアンブル部に記載されているような情報処理装置に 関するものである。本発明は、更には、バスに接続されるエージェント間のアー ビトレーションのためのアービタに関するものであり、バスに接続されるエージ ェント間のアービトレーションのための方法に関するものでもある。 背景技術 成長しつつあるマルチメディア・ソフトウェアの流行は、高い帯域幅でリアル タイムのデータ転送を処理するためのコンピュータ・システムの必要性を増大さ せてきた。マルチメディア・システムは、ユーザーとの高度なリアルタイム対話 性によって従来的なコンピュータ・システムとは区別される。この対話性は、相 対的に短い期間において大量のデータ（例えばビデオ・データ）を転送しなけれ ばならないような、入力／出力（入出力）装置を介して達成される。コンピュー タ・システムは、これら入出力装置と共有データ資源のための他の機能ユニット との間の競合を管理しなければならないが、同時に、入出力装置及び他のプロセ ッサ・コンポーネントに関するリアルタイムのデータ転送の制約条件が満たされ ることをも保証しなければならない。 データは、コンピュータ・バスを通じて様々なコンピュータ・コンポーネント 及び周辺装置の間で通信される。バスは、マイクロプロセッサのチップ上に組み 込まれることが可能であり、ＣＰＵ、様々なキャッシュ・メモリ及び周辺機器イ ンターフェースを互いに接続し、最終的にはオンチップ・インターフェースを介 してメイン・メモリに接続する。各バスは、マイクロプロセッサ・チップの外部 に位置することもまた可能であり、様々なメモリ及び入出力ユニット及び／又は プロセッサの全体をマイクロプロセッサ・システムの中において接続する。例え ば、プロセッサは、データ及び命令の供給源として、更には、結果を記憶するた めの宛先位置としてメモリを利用することが可能である。各プロセッサは、入出 力装置を外界との通信のための資源と見做すことも可能であり、それら自身、及 びメモリ又は入出力装置間の通信経路としてバスを利用することもまた可能であ る。 バス・エージェント（ＣＰＵのようにバスに対して接続される装置）がもう１ つのエージェントと通信することを求めるとき、第１のエージェントは、第２の エージェントに応答させる信号を、バスを通じて送信する。これらの信号は、集 合的にアドレス又は識別性と呼ばれる。通信を開始させるエージェントは、マス ターと呼ばれ、応答するエージェントは、スレイブと呼ばれる。幾つかのエージ ェントは、マスターとしてのみ機能し、幾つかのものは、スレイブとしてのみ機 能し、その他のものは、マスター又はスレイブのいずれかとして機能する。マス ターのスレイブに関するアドレッシングがスレイブによって確認応答される場合 に、データ転送通路が確立されるのである。 一度に１つのみのエージェントが、バスを通じて通信し得ることになる。２つ のエージェントがバスに同時にアクセスしようと試みるとき、アービトレーショ ン機構即ちプロトコルは、いずれのエージェントがバスに対するアクセスを許可 されることになるかを決定しなければならない。従来的なバス・アービトレーシ ョン機構は、一般に、エージェント間に一定で不変の優先度の割当てを実行する 。各々のエージェントは、アービトレーションの各ラウンドの後も同じものとし て留まることになる独特の優先度を割り当てられる。この機構の下では、低い優 先度の装置は、それらが各々のアービトレーションの試みの間においてしばしば 高い優先度の装置と競合しなければならない場合には、稀にしかバス制御を許可 され得ないことになる。この不公平は、アービトレーションを獲得するエージェ ントがバス・アクセスを許可された後に非常に低い優先度に割り当て直され、結 果として、当該エージェントを或る期間に渡って先行の低い優先度のエージェン トとの競合から取り除いておくように成した、ラウンドロビン・アービトレーシ ョン機構を実行することによって解決されることが可能である。 少なくともマイクロプロセッサ技術における所定のコンピユータ・システムは 、バス・エージェントが異なった優先度を有する各クラスに分割されるように成 し た、混合式のアービトレーション機構を実行する。１つのクラス内における装置 は、同じ優先度を有するものであり、概ね、ラウンドロビン式の等しい機会の様 式でバスに対してアクセスするようにしてスケジュールされる。高い帯域幅と少 ない呼び出し時間（リクエストとバス制御の許可の間における待機期間）とを必 要とする装置は、それらの装置が最小限の帯域幅と最大限の呼び出し時間とを割 り付けられることを保証する適切な優先度のクラスに割り当てられなければなら ない。この混合式のアービトレーション機構は、比較的精巧なものであるが、こ の技術を使用してバス帯域幅の適切な配分を保証することは、厄介であり融通性 を欠くものである。特定の構成に関する帯域幅要求事項に対して更に容易にカス タマライズされることが可能である更に融通の効くシステムが所望される。 発明の開示 本発明に拠る情報処理装置は、請求項１の特徴記述部分によって特徴付けられ る。各々のバス・エージェントは、当該エージェントに割り付けられたバス帯域 幅のパーセンテージを管理する重みを割り当てられる。エージェントは、少なく とも部分的にはその重みに基づいて、バス・ベースの制御を許可される。その重 みは、各々の状態がバス制御の許可を表わすように成して、エージェントに割り 付けられたアービトレーション状態の数に対応する。第１のエージェントに重み Ｗが割り当てられ、全体としてのエージェントに総計の重みＺが割り当てられる 場合、本発明のアービタは、第１エージェントがバス制御をリクエストするよう に成して、Ｚ個のアービトレーションの中から少なくともＷ個のアービトレーシ ョンに関して第１エージェントに対するバス制御を保証する。この機構を採用す れば、第１エージェントは、バス帯域幅の分数Ｗ／Ｚが保証される。帯域幅配分 のフレキシビリティを確保するために、その重みは、従来的なメモリ・マッピン グ技術を使用してプログラムされ得ることになる。 本発明のアービトレーション機構は、各々のレベルにおけるアービトレーショ ンが独立状態の機械によって制御されるように成した、複数のレベルの階層に分 割されることが可能である。エージェントが１つのレベルでアービトレーション を獲得すると、それは、当該レベルにおけるその他のエージェントとバス・アク セスに関して競合するように成して、次のより高いレベルに移動される。例えば 、第１エージェントが、対応する第２のレベルであるレベル２を占め、第２レベ ルにおいてアービトレーションを獲得する場合、第１エージェントは、レベル２ の上の第１のレベルであるレベル１においてアービトレーションについて競合す ることになる。第１エージェント及びその他のすべてのレベル２のエージェント は、レベル２の優先度と重みを割り当てられる。レベル２におけるアービトレー ションを獲得するためには、第１エージェントは、リクエストを表明するレベル ２のエージェントの間において最も高いレベル２の優先度を有するものでなけれ ばならない。一般に、第１エージェントが、対応するｋ番目のレベルを占め、ｋ 番目のレベルの重みを割り当てられる場合、第１エージェントは、少なくともＷ ｋに基づいてバス・ベースの制御を許可される。詳細には、ｋ番目のレベルにお けるエージェントの全体に総計の重みＺｋが割り当てられる場合、第１エージェ ントは、第１エージェントがバス制御をリクエストし、ｋ番目のレベルのエージ ェントがバス制御を獲得するように成して、Ｚｋ個のアービトレーションの中か ら少なくともＷｋ個のアービトレーションに関するバス制御を保証される。重み Ｗｋは、ｋ番目のレベルにおけるＺｋ個のアービトレーション状態の総計の中か らｋ番目のレベルにおけるＷｋ個のアービトレーション状態に対応する。この機 構は、第１エージェントに対するレベルｋにおける帯域幅の分数Ｗｋ／Ｚｋを保 証するのである。 第１エージェントが、レベル２のアービトレーションを獲得する場合、それは 、レベル２を獲得するエージェントとしてレベル１に移動される。レベル１では 、レベル２を獲得するエージェント及びその他のすべてのレベル１のエージェン トは、レベル１の優先度と重みを割り当てられる。レベル２を獲得するエージェ ントに対して割り当てられたレベル１の優先度と重みは、例えば第１エージェン トであるアービトレーション・ラウンドを獲得する特定のレベル２のエージェン トに対しては割り当てられないが、レベル１に移動されるレベル２のエージェン トのクラスに対して割り当てられる。レベル２を獲得するエージェントがリクエ ストを表明するレベル１のエージェント間で最も高いレベル１の優先度を有する 場合、レベル２を獲得するエージェントは、レベル１においてアービトレーショ ン を獲得し、バスの制御を許可されることになる。 本発明は、バス・エージェントが、リクエストの緊急度に基づいて、そのリク エストの優先順位を繰り上げることをも許容する。本発明に拠れば、バス・エー ジェントは、そのリクエストの優先順位が低いものであるか或いは高いものであ るかを表示することが可能である。バス・エージェントがデータ転送を開始する ことを求めるとき、それは、初めに調節可能な低い優先度のリクエストを通知す る。所定の待機期間の満了の後にリクエストが確認応答されない場合には、エー ジェントは、そのリクエストを高い優先順位のリクエストに繰り上げるのである 。一般に、高い優先度のリクエストが確認応答されることになる最悪の場合の呼 び出し時間の期間は、特定のコンピュータ・システムに関しては知られている。 従って、その待機期間は、エージェントがリクエストの表明の後における最悪の 場合の呼び出し時間の期間内においてバスに対するアクセスを保証されるように して、選択されるのである。本発明のこの優先順位繰上げ技術は、いかなるアー ビトレーション機構の中にも組み込まれ得るものであり、特には、上述のような 重み付きのアービトレーション機構に対して組み込まれることが可能である。 本発明の目的、特徴及び利点は、以下のような図面が本発明の構造及び機能の 具体例を提供するように成した詳細な説明を検討すれば、当該分野における熟練 者には明白になるであろう。 図面の簡単な説明 第１図は、本発明のアービトレーション機構を組み込んだコンピュータ・シス テムを示している。 第２図は、本発明のメイン・メモリ・インターフェースに関する機能ブロック 図である。 第３図は、本発明の優先順位繰上げ機能を実行するためのバス・エージェント に関する主要な機能ブロックを示している。 第４図は、従来的なラウンドロビン・アービトレーションを示している状態図 である。 第５図は、第４図のラウンドロビン・アービトレーションの中への本発明の優 先順位繰上げ機能の組込みを示している。 第６図は、本発明による重み付きのラウンドロビン・アービトレーションを示 している状態図である。 第７図は、本発明による重み付きのラウンドロビン・アービトレーションに関 するもう１つの実施例を示している状態図である。 第８図は、第６図のラウンドロビン・アービトレーションの中への優先順位繰 上げの組込みを示している。 第９図は、本発明による階層的なアービトレーションを示している。 第１０図は、本発明による階層的なアービトレーションに関するより詳細な説 明図である。 発明を実施するための最良の形態 本発明は、バス帯域幅をバス・エージェントに対して柔軟に割り付けるバス・ アービトレーション機構を提供するものである。以下の説明では、本発明の完全 な理解を可能にするために、数多くの詳細な事柄が述べられる。しかしながら、 本発明を実行するためにはこれらの特殊な詳細な事柄が必要とされないものであ ることが、当該分野における通常の熟練者には理解されるであろう。更に、周知 の要素、装置及びプロセス・ステップなどは、本発明を曖昧にすることを避ける ために述べられないものとする。 第１図は、本発明のアービトレーション機構を組み込んだコンピュータ・シス テムの１つの実施例に関する主要な機能ブロックを示している。マイクロプロセ ッサ・チップ１００は、メイン・メモリ・バス１０４を通じてメイン・メモリ１ ０２に対して結合される。メイン・メモリ１０２は、同期ＤＲＡＭ（ＳＤＲＡＭ ）として実装されることが可能である。マイクロプロセッサ・チップ１００は、 命令キャッシュ・メモリ１０８及びデータ・キャッシュ・メモリ１１０を組み込 んだ中央処理装置（ＣＰＵ）１０６を包含する。ＣＰＵ１０６及びその夫々のキ ャッシュ・メモリは、内部ＣＰＵバス１１２を通じてその他のオンチップ・コン ポーネントと連絡する。メイン・メモリ・インターフェース１１４は、内部バス １１２の制御に関する様々なオンチップ機能ユニットのアービトレーションを制 御 するものであり、更に、内部バス１１２とメイン・メモリ１０２との間における データの転送をも調整する。 多くのオンチップ・ユニットは、マルチメディア処理において採用される入出 力インターフェースを提供する。ビデオ入力ユニット１１６は、バス１１２及び メイン・メモリ・インターフェース１１４を介してメイン・メモリ１０２の中に 記憶されるべく転送されることが可能であるオフチップ・ビデオ・データを受け 入れる。ビデオ出力ユニット１１８は、ビデオ・ディスプレイ（図示略）のよう な外部入出力ユニットに対するチップ１００からのビデオ・データの転送の責任 を負う。同様にして、オーディオ入力ユニット１２０は、チップ１００の中への オーディオ・データの転送を処理するが、オーディオ出力ユニット１２２は、サ ウンド・カード（図示略）のようなオフチップ・オーディオ・ユニットに対する チップ１００からのオーディオ・データの転送を調整することになる。 当該マイクロプロセッサは、さもなければＣＰＵ１０６を長い期間に渡って占 有してしまうことになる複雑な画像処理作業を実行するための専用のものである 画像コプロセッサ１２４をも更に包含する。ＶＬＤ（可変長デコーダ）コプロセ ッサ１２６は、ビデオ・データを圧縮解除するために好適に採用されるＭＰＥＧ アルゴリズムの計算をスピードアップするために使用される。更に、ＰＣＩ(周 辺コンポーネント相互接続)インターフェース・ユニット１２８は、オンチップ ・ユニットがＰＣＩバスに対して連結されることを許容する。最後に、ブート・ ユニット１３０は、パワーアップ又はリセットに応じて外部ＥＰＲＯＭからのブ ート・ルーチンをメイン・メモリ１０２にロードするのである。 第２図は、メイン・メモリ・インターフェース１１４の機能ブロック図を示し ている。メイン・メモリ・インターフェース１１４は、メモリ・コントローラ２ ００及びアービタ２０２を包含する。アービタ２０２は、内部ＣＰＵバス１１２ に対するアクセスに関して競合するいずれのバス・エージェントがバス１１２の 制御を許可されることになるかを決定する。メモリ・コントローラ２００は、当 該エージェントとその他のバス・エージェント又はメイン・メモリ１０２との間 におけるデータの転送を調整するものである。汎用プロトコル 内部バス１１２を通じてメイン・メモリの転送を実行するために本発明によっ て採用される汎用プロトコルは、１つの実施例では、以下の通りに説明されるこ とが可能である： １． バス・マスターが、バス１１２の制御に関するリクエストを表明する。 以下で説明されるように、本発明は、高い優先度のリクエストＲＥＱ ＨＩ及び 低い優先度のリクエストＲＥＱ ＬＯという２つのリクエスト信号を採用する。 メモリ・コントローラ２００は、転送を開始する準備が整っていることを表示す る開始（ＳＴＡＲＴ）信号を発信し、これが、アービタに対してアービトレーシ ョンを実行することを要求する。 ２． 同じサイクル又は後のサイクルにおいて、アービタ２０２は、確認応答 信号ＡＣＫを表明することによってバス・マスターに応答する。この信号は、内 部バス１１２がリクエストを表明するものにとって利用可能であることと、当該 リクエストが処理されることになることとを表示する。そのバスが占有されてい る場合、確認応答は、遅延されることになる。同様に、アービタ２０２は、リク エストが受理され首尾良くアービトレーションされた後、メモリ・コントローラ ２００に対してＲＡＭ ＡＣＫ信号を表明する。 ３． リクエストを表明するものは、すべてのその他のバス・エージェントと 共に共有される３状態アドレス・バスを通じてアドレスを送信することによって 、ＡＣＫ信号に応答する。そのアドレスは、転送に関連するメイン・メモリ・ア ドレスを表示する。同時に、リクエストを表明するものは、これもまたすべての その他のバス・エージェントと共に共有される３状態演算コード・バスを使用し て転送の形式（読取り又は書込み）を表示する。アービタ２０２は、このサイク ルではＡＣＫを撤回する。 ４． ＡＣＫの撤回の後、リクエストを表明するものは、リクエスト信号を撤 回するが、そのアドレス及び演算コード信号は、転送信号が表明されるまでは表 明されたままに留まる。 ５． メイン・メモリの呼び出し時間の期間の後、メモリ・コントローラ２０ ０は、転送信号を表明する。その転送信号は、ＡＣＫ信号の後の１サイクルにお いて出現することが可能であり、或いは、更に後に出現することも可能である。 ６． 転送の後の１サイクルにおいて、データのブロックの最初のワードは、 バス・エージェントとメイン・メモリ１０２との間のデータ・バスを通じて転送 される。このサイクルでは、すべての制御信号が撤回され、そのアドレス及び演 算コード・バスは、３状態化される。 ７． 後続のサイクルにおいて、ワード転送のシーケンスは、バス・エージェ ントとメイン・メモリ１０２との間におけるブロック転送の残りを完成すべく発 生する。そのブロック寸法は、一定であり、メモリ・コントローラ２００及びバ ス・エージェントの設計においてハード・コード化される。転送の順序は、信号 演算コード（読取り又は書込み）によって提供される。従って、バス・エージェ ントとメモリ・コントローラ２００の両者は、ブロック寸法と転送順序を報告さ れるので、バス・トランザクションを完成させるための更なるハンドシェイキン グは不要である。 メモリ・マッピング式の入出力転送を調整するためのプロトコルは、本質的に は、メイン・メモリの転送のためのものと同じである。メモリ・マッピング式の 入出力転送の具体例は、ビデオ入力ユニット１１６におけるデータ・キャッシュ ・メモリ１１０と制御レジスタとの間の転送である。メモリ・マッピング式の入 出力の場合、メモリ・コントローラ２００は、ＡＣＫの後にＭＭＩＯ信号（図示 略）を表明して、ＭＭＩＯトランザクションが始まっていることをバス１１２上 におけるすべての装置に対して表示する。ＭＭＩＯが表明された後、あらゆるＭ ＭＩＯ装置は、それがアドレスされているか否かを決定すべく、バス１１２上に おけるアドレスを検査する。アドレスされた装置は、アービタに対してＭＭＩＯ 回答信号（図示略）を表明して、ＭＭＩＯ転送の準備が整っていることを表示す ることになる。優先順位の繰上げ この適切な背景を備えて、ここで、本発明の優先順位繰上げ機能が説明される ことになる。一般に、最良のＣＰＵ性能は、キャッシュ・メモリ回避が内部バス １１２上の入出力トラフィックに関して優先権を得る場合に、達成される。しか しながら、キャッシュ・メモリ優先権は、入出力ユニットの競合するリアルタイ ム制約条件に対してバランスされなければならない。例えば、ビデオ出力装置は 、外部ディスプレイに高品質の画像を提供すべく、最悪の場合の最大限の呼び出 し時間の期間内においてバスの制御を許可されなければならない。 第３図は、本発明の優先順位繰上げ機能を実行するためのバス・マスター３０ ０の主要な機能ブロックを示している。バス・マスター３００における関連する 各ブロックは、タイムアウト・レジスタ３０２、タイマー回路３０４及び制御論 理回路３０６を包含する。タイムアウト・レジスタ３０２は、タイムアウト値を 記憶するものである。タイムアウト・レジスタ３０２は、一定のタイムアウト値 を記憶することが可能であり、或いは、従来的なメモリ・マッピング技術に従っ てプログラムされることも可能である。 本発明のコンピュータ・システムにおける入出力装置又はその他のユニットは 、そのリクエストの優先度が低いものであるか或いは高いものであるかを表示す ることが可能である。画像コプロセッサからのようなキャッシュ・メモリ・リク エスト及び緊急の入出力リクエストは、高い優先度を割り当てられるべきである 。優先度の低い入出力リクエストは、低い優先度を割り当てられるべきである。 低い優先度のバス・エージェント３００がデータ転送を開始することを求めると き、制御ユニット３０６は、初めに調節可能な低い優先度のリクエストＲＥＱ ＬＯを通知する。制御ユニット３０６は、同時に、タイマー３０４に対して開始 信号を発信し、タイマー３０４のカウントダウンを開始させる。タイムアウト・ レジスタの中に記憶されるタイムアウト期間即ち待機期間は、エージェント３０ ０がリクエストの表明の後における最悪の場合の呼び出し時間の期間内において バスに対するアクセスを保証されるようにして、選択されることになる。そのタ イムアウト期間は、典型的にはプロセッサ・クロック・サイクルにおいて表現さ れ、高い優先度のリクエストがアービトレーションを獲得する最悪の場合の待機 時間を減じた最悪の場合の呼び出し時間の期間として選択される。 アービタ２０２からの確認応答がタイムアウト期間内に受理されなかった場合 、タイマー３０４は、制御ユニット３０６に対してタイムアウト信号を発信する 。それに応じて、制御ユニット３０６は、そのリクエストを高い優先度のリクエ ス トＲＥＱ ＨＩに繰り上げるのである。一般に、ラウンドロビンのようなアービ トレーション機構では、エージェント３００は、その他の高い優先度の装置に対 してアービトレーションを獲得することになる。その他の装置は、典型的には、 エージェント３００よりも最近にバス・アクセスを許可されたものであることに なり、その結果、ラウンドロビン・アルゴリズムに従ってエージェント３００よ りも低い優先度へと回転されているのである。更に、エージェント３００からの 高い優先度のリクエストは、当然ながら、低い優先度のリクエストに対してアー ビトレーションを獲得することになる。従って、優先順位の繰上げは、最悪の場 合の呼び出し時間の期間内においてエージェント３００に対するバス・アクセス を保証するのである。 優先順位の繰上げは、任意のアービトレーション機構の中に組み込まれること が可能である。例えば、第４図及び第５図は、ラウンドロビン・アービトレーシ ョンにおける優先順位の繰上げを示している。第４図は、従来的なラウンドロビ ン・アービトレーションを図示している。状態Ａでは、バス・エージェントＡが バスを制御しているが、状態Ｂでは、バス・エージェントＢが制御している。状 態Ａから状態Ｂへの円弧は、エージェントＡがバスを所有していて、エージェン トＢからのリクエストが表明されるときに、状態Ｂへの移行が生じること、即ち バスの所有権がエージェントＡからエージェントＢへ移動することを表示してい る。アービトレーションが状態Ａにあって、エージェントＡがリクエストを表明 するが、エージェントＢはリクエストを表明しないときには、エージェントＡが バスの制御を保持する。アービトレーションが状態Ａにあって、ＡとＢの両方の エージェントがリクエストを表明しているときには、バスの所有権がエージェン トＢに移動して、所有権の公平な配分を形成することになる。 ラウンドロビン機構又はその他の任意の機構に関するアービトレーション状態 の移行は、優先度によって観察されることが可能である。第４図を参照すると、 状態Ａにあるとき、エージェントＢは、エージェントＡよりも高いラウンドロビ ン優先度を有している。即ち、ＡとＢの両方がリクエストを表明する場合には、 所有権がＢへ移動するのである。移行の後、制御を許可されたエージェント（Ｂ ）は、優先度の順位において最も低いラウンドロビン優先度へと回転される。結 果 として、ここで、Ａは、最も高いラウンドロビン優先度を割り当てられ、Ａは、 ＡとＢの両方がリクエストを表明する場合に再びバスの制御を獲得することにな る。このようにして、ラウンドロビン機構は、各々のアービトレーションの後に おいてラウンドロビン優先度を回転させることとして観察されることが可能なの である。 第５図は、第４図の単純なラウンドロビンの具体例に対する優先順位繰上げの 組込みを示している。バス・エージェントＡは、一定の高い優先度を割り当てら れるものとして想定される。例えば、バス・エージェントＡは、命令のキャッシ ュ・メモリ又はデータ・キャッシュ・メモリであることが可能であり、これは、 最適のＣＰＵ性能を達成すべく、最小限の呼び出し時間を有するものでなければ ならない。更に、バス・エージェントＢは、第３図で示されたような優先順位繰 上げ回路を組み込んだ入出力装置であると想定される。 第５図を参照すると、Ａがバスを制御し、Ｂが低い優先度のリクエストを表明 するが、Ａはリクエストを表明しない場合には、Ｂがアービトレーションを獲得 してバスの制御を許可される。しかしながら、Ａが制御して、Ｂが低い優先度の リクエストを表明するが、Ａがその高い優先度のリクエストを表明する場合には 、Ａが再びバスの制御を許可される。この状況は、多くのアービトレーション・ サイクルに渡って継続し得ることになり、本質的にＢをバスに対するアクセスか らシャットアウトするのである。優先順位繰上げ機構に拠れば、所定の待機期間 の後、Ｂは、そのリクエストを高い優先度のリクエストに繰り上げることになる 。その時点で、Ａ及びＢは、ラウンドロビン機構において完全に等しいものであ ることになり、Ａが同時に高い優先度のリクエストを表明する場合であっても、 制御は、Ｂに移動するのである。 この具体例に基づけば、一般には、エージェントＡは、それが高い優先度のリ クエストを表明するが、エージェントＢが低い優先度のリクエストを表明する場 合に、アービトレーションを獲得するものであると理解され得ることになる。Ａ とＢの両方が同じ優先度のリクエストを表明する場合には、アービトレーション は、従来的な様式に従って解決される。見方を換えれば、エージェントＢは、Ａ とＢの両方のエージェントが高い優先度のリクエストを表明する場合に、アービ トレーションを獲得するのであり、エージェントＢは、ＡとＢの両方のエージェ ントが低い優先度のリクエストを表明している場合にも、アービトレーションを 獲得することになるのである。重み付きのラウンドロビン・アービトレーション 優先順位の繰上げは、本発明のアービトレーション機構において採用される１ つの技術であるに過ぎない。それに加えて、或いは独立した代替例として、本発 明は、従来的なラウンドロビン機構を改良して、各バス・エージェントの帯域幅 及び呼び出し時間の要求事項が異なるという事実に対処する。上述のように、キ ャッシュ・メモリは、バス帯域幅の最大の割当て部分を割り付けられるべきであ り、従って最小限の呼び出し時間を割り付けられるべきである。何故なら、最良 のＣＰＵ性能は、キャッシュ・メモリ回避がバスに対する最も高い優先度のアク セスを付与される場合に達成されるからである。これに対して、オーディオ装置 は、比較的低い帯域幅で機能するので、データ転送に関して相対的に長時間待機 することが可能である。 本発明のもう１つの実施例に拠れば、バス・エージェントの優先度は、重みを 付けられ、各エージェントは、ラウンドロビン・アービトレーションの間に不均 一な帯域幅の割当て部分を割り付けられ得ることになる。第６図は、バス・エー ジェントＡがバス・エージェントＢの２倍の帯域幅を割り付けられるように成し た、重み付きのラウンドロビン・アービトレーションを示している状態図である 。通常のラウンドロビン機構に拠れば、バス・エージェントＡは、アービトレー ションの第１のラウンドを獲得した後、低い（好ましくは最も低い）ラウンドロ ビン優先度に割り当て直されることになる。しかしながら、第６図の具体例では 、バス・エージェントＡは、２という重みを割り当てられる。この２倍の重みは 、バス・エージェントＡが３状態移行ノードＡ１、Ａ２及びＢによって表現され る３つのラウンドの中から合計で２つのアービトレーション・ラウンドに渡って その高い優先度の状態を保持し得るものであることを表示する。従って、バス・ エージェントＡがアービトレーションの第１のラウンド（状態Ａ１）を獲得した 後、バス・エージェントＡは、Ａが再びバスに対するアクセスをリクエストする 場合 に、アービトレーションの第２のラウンド（状態Ａ２）を獲得することになる。 しかしながら、この第２のラウンドの間に、Ａはバス・アクセスをリクエストし ないが、Ｂがリクエストする場合には、バス・エージェントＢが、アービトレー ションの第２のラウンドを獲得することになる。Ａは２という重みを割り当てら れるに過ぎないので、状態Ａ２（Ａが２つのラウンドに渡ってアービトレーショ ンを獲得することになった）の後に、Ｂは、Ｂがバス・アクセスをリクエストす る場合、次のアービトレーション・ラウンドを獲得することになるのである。一 般に、すべてのバス・エージェントに割り当てられる総計の重みがＺである場合 には、重みＷを有するバス・エージェントは、当該エージェントがバス・アクセ スをリクエストするように成したＺ個のアービトレーション・ラウンドの中から 少なくともＷ個のアービトレーション・ラウンドに渡って最も高い優先度を割り 当てられることになる。 第７図は、本発明の重み付きラウンドロビン・アービトレーション機構のより 複雑な実行を示している状態図である。バス・エージェントＡ、Ｂ及びＣは、２ ：１：１の比率に応じて比例して重みを付けられる。すべてのエージェントがバ ス・アクセスをリクエストしていると仮定すると、状態移行シーケンスは、Ａ１ 、Ｂ、Ａ２、Ｃである。ここでは、総計の重みは、Ｚ＝４である。この重み付け の故に、エージェントＡは、Ａがバス制御をリクエストするように成した４つの アービトレーション・ラウンドの中から少なくとも２つのアービトレーション・ ラウンドに渡って最も高い優先度を保持することが可能なのである。 重み付きラウンドロビン・アービトレーションは、本発明の優先順位繰上げ機 構と組合せられることが可能である。第８図は、第６図の重み付きラウンドロビ ン・アービトレーションに対して組み込まれた優先順位の繰上げを示している。 各エージェントが７つのレベルの優先度のみを表明し得るように成した第６図の 事例では、状態Ａ１において始まるようにＡとＢの両方がリクエストを表明する 場合には、Ａが状態Ａ２への移行を通じてアービトレーションを獲得する。しか しながら、第８図に拠れば、エージェントの一方が（それを調節可能な低い優先 度から繰り上げた後）高い優先度のリクエストを表明し、もう一方のエージェン トがリクエストを表明しないか或いは低い優先度のリクエストを表明する場合に は、高い優先度でリクエストするエージェントが、アービトレーション・ラウン ドを獲得する。例えば、状態Ａ１において始まるように、Ｂは、Ｂがその調節可 能な低い優先度のリクエストを高い優先度のリクエスト（ＢＨ）に繰り上げ、Ａ がリクエストを表明しないか或いは低い優先度のリクエストを表明する（ＡＬ） 場合に、アービトレーションを獲得するのである。同様に、状態Ａ２において、 Ａが高い優先度のリクエスト（ＡＨ）を表明し、Ｂがリクエストを表明しないか 或いは低い優先度のリクエストを表明する（ＢＬ）場合に、Ａは、第６図のラウ ンドロビン機構の下においてさえも、状態Ａ２に留まり、アービトレーションは 、状態Ｂに移行してしまうことになる。ＡとＢの両方が同じ優先度のレベルのリ クエストを表明する場合には、アービトレーションは、第６図の状態移行図に追 従する。更に、低い優先度のリクエストを表明するエージェントであっても、他 のエージェントが何もリクエストしない場合には、当然ながら、アービトレーシ ョンを獲得するのである。アービトレーションの階層 本発明のアービトレーション機構は、第９図で示されたように、複数のレベル の階層に分割されることが可能である。各々の階層のレベルは、第１０図で概略 的に示されるように、独立したアービトレーション状態の機械を構成する。装置 が１つのレベルにおいてアービトレーションを獲得するとき、それは、それがバ ス・アクセスに関して当該レベルにおいて他の装置と競合することになる次のレ ベルへと移動される。このプロセスは、エージェントが最終的にバスの制御を獲 得することになる最も高いレベルのアービトレーションまで継続される。 第９図は、本発明に従った重み付きラウンドロビン式の４レベルのアービトレ ーションの階層の具体例を示している。第１図の各々の装置は、１つの階層レベ ルに対して割り当てられ、その割り当てられたレベル内において重みを付けられ る。メモリ・マッピング入出力（ＭＭＩＯ）のデータ・キャッシュ・メモリ及び 命令キャッシュ・メモリ装置は、好ましくは、キャッシュ・メモリ・アービタ９ ００の制御を受けて互いの間において一定の重み（即ち１）を付けてアービトレ ーションされる。好ましくは、これらの装置の各々は、高い優先度のリクエスト ＲＥＱ ＨＩを表明することだけが可能である。レベル１の９０２において、キ ャッシュ・メモリ・アービトレーションの勝者は、１、２又は３というプログラ ム可能な重みを割り当てられる。キャッシュ・メモリ・アービトレーションの勝 者は、レベル２のアービトレーションの勝者とレベル１の９００においてバスに 関して競合するものであり、レベル２の勝者は、レベル１の９０２において、１ 、２又は３というプログラム可能な重みを有することになる。レベル２のアービ トレーションを生き残るリクエストは、低い優先度か又は高い優先度を有するこ とが可能である。 レベル２の９０４は、画像コプロセッサ（ＩＣＰ）１２４及びＰＣＩバス・イ ンターフェース１２８を包含する。画像コプロセッサ１２４は、好ましくは、１ 、３又は５というプログラム可能な重みを割り当てられるが、ＰＣＩバスは、１ という重みを割り当てられる。これらの装置は、レベル３のアービトレーション の勝者と競合する。レベル２において、レベル３のアービトレーションの勝者は 、好ましくは、１、３又は５というプログラム可能な重みを割り当てられる。 レベル３の９０６は、ビデオ・イン１１６、ビデオ・アウト１１８及びＶＬＤ コプロセッサ１２６という高い帯域幅の各ビデオ装置を包含する。ビデオ・イン 信号のＹＵＶビデオ・コンポーネントは、ラウンドロビンＹＵＶアービタ９０８ におけるアービトレーションに関して競合する。同様にして、ビデオ・アウト信 号のＹＵＶコンポーネントは、ラウンドロビンＹＵＶアービタ９１０におけるア ービトレーションに関して競合する。Ｙビデオ・コンポーネントは、好ましくは 、２という重みを割り当てられる。何故なら、それが、大部分のビデオ情報を搬 送するのに対して、Ｕ及びＶのコンポーネントが、夫々に１という重みを割り当 てられるからである。各々の統合ＹＵＶ信号は、レベル３の９０６において２と いう重みを有する。それらのビデオ装置は、レベル３において１という重みを割 り当てられるレベル４のアービトレーションの勝者とレベル３において競合する 。 レベル４の９１２は、オーディオ・ユニット１２０及び１２２とブート・ユニ ット１３０とを含むようにして、低い帯域幅の各装置を包含する。それらのオー ディオ・ユニットとブート・ユニットは、好ましくは、夫々に１という重みを割 り当てられる。 第１０図は、第９図のアービトレーションの階層の一部をより詳細に示してい る。各々のレベルにおけるアービトレーションは、或る状態機械において実行さ れる。プログラム可能な重み付けが特定のレベルにおいて採用される場合には、 当該レベルにおけるアービトレーションは、プログラム可能な状態機械を使用し て実行されるべきなのである。プログラム可能な状態機械は、当該分野では周知 であり、プログラマブル・ロジック・アレイ（ＰＬＡ）又は類似の装置において 具体化されることも可能である。一定の重み付けが所望される場合には、一定の 論理が利用されることもまた可能である。アービトレーションの重みは、装置の 重みに等しいアービトレーション状態機械における多くの状態ノードを装置に付 与することによって割り当てられる。プログラム可能な重みの場合には、状態機 械におけるノードは、活性化され或いは非活性化されることが可能である。 第９図及び第１０図の具体例に拠れば、プログラム可能な重み付けを必要とす ることになる帯域幅における大きな変動は、初めの２つのレベルにおける装置の タイプに関してのみ予測される。十分な性能は、第３及び第４のレベルに関して 一定の重みを採用することによって達成されることが可能である。当該分野にお ける熟練者は、状態機械のプログラム可能な性格又はプログラム不能な性格が、 帯域幅における異なった変動の期待値に適応するようにして設計を変更され得る ことを理解するであろう。 第１及び第２のレベルにおける各装置の重み及び従ってその帯域幅もまた、所 望の重みをメモリ・マッピング式の帯域幅制御レジスタ１００２の中に書き込む ことによってプログラムされることが可能である。この具体例では、帯域幅制御 レジスタ１００２は、レベル１の９０２におけるキャッシュ・メモリ・アービト レーション及びレベル２のアービトレーションの２つの夫々の勝者に関する重み 、レベル２の９０４における画像コプロセッサの重み、及びレベル３の９０６の アービトレーションの勝者のレベル２の９０４における重みを選択するようにし て４つのフィールドを包含する。上述のように、装置の重みを変化させることは 、状態機械におけるノードを活性化し或いは非活性化する。例えば、第６図にお けるエージェントＡの重みは、ノードＡ２を非活性化することによって２から１ に変更されることになり、これは、第４図の状態図を生じることになるのである 。 第１０図は、各々の状態機械に対するリクエスト・ラインが、一般に高い優先 度と低い優先度のリクエストに分割されることをも示している。低いレベルのア ービトレーションを獲得する装置を識別する装置識別番号は、当該装置からの低 い優先度か又は高い優先度のリクエストと共に次のレベルに移動される。第９図 で示されたすべてのリクエスト・ラインが第１０図において詳細に示されている ものではないことが留意される。 一般に、第１０図の状態機械の各々は、好ましくは、優先順位の繰上げを備え た重み付きのラウンドロビン・アービトレーションを実行する。エージェントが １つのレベルにおいてアービトレーションを獲得すると、それは、次のより高い レベルに移動され、当該レベルにおけるアービトレーションに関して競合する。 例えば、画像コプロセッサ１２４は、レベル２の９０４におけるアービトレーシ ョンに関して、ＰＣＩインターフェース１２８及びレベル３のアービトレーショ ンの勝者と競合するのである。レベル２の状態機械９０４は、画像コプロセッサ １２４がレベル２のアービトレーションを獲得するか否かを決定するために、幾 つかのファクタを考慮しなければならない： 即ち、リクエストを表明するその 他のレベル２のエージェントのレベル２のラウンドロビン優先度と比較される画 像コプロセッサ１２４のレベル２におけるラウンドロビン優先度； 更には、画 像コプロセッサ１２４が本発明の優先順位繰上げ技術に従って調節可能な低い優 先度又は高い優先度のリクエストを表明しているか否かというファクタである。 これらのファクタを考慮した後、画像コプロセッサ１２４がレベル２におけるア ービトレーションを獲得するものであるとレベル２の状態機械９０４が決定する 場合には、画像コプロセッサ１２４のリクエストは、レベル２を獲得するエージ ェントのリクエストとしてレベル１の状態機械９０２に対して提示される。 レベル１の９０２において、レベル２を獲得するエージェントは、アービトレ ーションに関して、キャッシュ・メモリ・アービトレーションの勝者と競合する 。レベル２を獲得するエージェントがレベル１におけるアービトレーションを獲 得するか否かを決定するために、レベル１の状態機械９０２は、以下のファクタ を考慮しなければならない： 即ち、キャッシュ・メモリ・アービトレーション の勝者レベル１の優先度と比較されるレベル２を獲得するエージェントのレベル １ におけるラウンドロビン優先度； 更には、レベル２を獲得するエージェントが 本発明の優先順位繰上げ技術に従って調節可能な低い優先度又は高い優先度のリ クエストを表明しているか否かというファクタである。レベル１のアービトレー ションの勝者は、バスの制御を許可されることになる。特定のレベルにおいてア ービトレーションを獲得することと、レベル１のアービトレーションの獲得にお いてのみ生じることになる、最終的にバスの制御を許可されることとの間におけ る相違に留意することが重要である。 この具体例では、画像コプロセッサ１２４がバスの制御を許可される場合には 、「ホーム」レベル２の９０４において、レベル２の状態機械９０４は、アービ トレーションの次のラウンドの間に次の状態への移行を経験することになる。レ ベル２の９０４では、画像コプロセッサ１２４は、Ｗ２が画像コプロセッサ１２ ４のレベル２の重みであり、Ｚ２がレベル２におけるすべての装置に関する総計 のレベル２の重みであるように成して、Ｚ２個のノードの中からＷ２個の状態移 行ノードを占有する。この具体例に関して優先順位の繰上げがないと仮定すると 、この構成は、画像コプロセッサ１２４がバス制御をリクエストしてレベル２の エージェントがバス制御を獲得するように成して、Ｚ２個のアービトレーション の中から少なくともＷ２個のアービトレーションに関して画像コプロセッサ１２ ４に対するバス制御を保証するのである。 レベル１では、レベル２を獲得するエージェントに対するバス制御の許可もま た、レベル１の状態機械９０２に次の状態への移行を経験させることになる。レ ベル２を獲得するエージェントは、Ｗ１がレベル２を獲得するエージェントのレ ベル１の重みであり、Ｚ１がレベル１におけるすべての装置に関する総計のレベ ル１の重みであるように成して、レベル１におけるＺ１個のノードの中からＷ１ 個の状態移行ノードを占有する。この構成は、レベル２を獲得するエージェント がバス制御をリクエストするように成して、Ｚ１個のラウンドの中から少なくと もＷ１個のアービトレーション・ラウンドに関してレベル２を獲得するエージェ ントに対するバス制御を保証するのである。 レベル２を獲得するエージェントは、レベル２のアービトレーションを獲得す るレベル１におけるレベル２のエージェントのクラスを指し示すものであり、た またま特定のアービトレーション・ラウンドを獲得することになる個別的なレベ ル２のエージェントを指し示すものではないことに留意することが重要である。 レベル１の状態機械９０２において移行を経験するものは、レベル１の状態機械 ９０２に対するレベル２の入力であり、例えば画像コプロセッサ１２４のように 、たまたまアービトレーション・ラウンドを獲得することになる単なる特定のレ ベル２のエージェントではないのである。帯域幅の配分 帯域幅は、あらゆるレベルにおいて各装置の重みに対して割り付けられる。装 置ｘの帯域幅の断片は： Ｆｘ＝Ｗｘ／Ｚ_Lである。 ここで、Ｗｘは、装置ｘの重みであり、Ｚ_Lは、装置ｘが属するレベルＬにおけ るすべての装置の重みの合計である。例えば、レベル４は、レベル３の帯域幅の １／６を占有するのである。 装置ｘに関して保証される最小限の帯域幅は： Ｂｘ＝Ｆｘ×Ｂ_Lである。 ここで、Ｂ_Lは、レベルＬにおいて利用可能である総計の帯域幅である。 装置に関して予測される利用可能な帯域幅は、アプリケーションに応じて、保 証される最小限の帯域幅とは異なるものである。特定の装置がその帯域幅のすべ てを使用しない場合には、同じレベルにおけるその他の装置が、それに応じてよ り多くの帯域幅を獲得することになる。帯域幅が１つのレベルにおいてすべてが 使用されない場合には、より高いレベルが、より多くの帯域幅を採用することも 可能であることになる。 最小限の帯域幅は、最大限の呼び出し時間と密接に関連する。装置ｘに関する 最大限の呼び出し時間Ｌｘは： Ｌｘ＝ceil（Ｚ_L／Ｗｘ）×（Ｂtot／Ｂ_L−１）×Ｔ（クロック・サイ クル）である。 ここで、Ｂtotは、総計のバス帯域幅であり、 ceilは、シーリング、即ち次のより大きな整数関数であり、 Ｔは、１つのトランザクションの転送時間である（メイン・メモリの帯域幅が１ サイクル当り４バイトであり、転送サイズが６４バイトである場合に、Ｔ＝１６ サイクルである）。 予測される呼び出し時間は、通常、最悪の場合の最大呼び出し時間よりも遥か に少ないことが留意される。何故なら、多くの装置が全く同じ時間にリクエスト を表明することは稀だからである。 関連するファクタの数を与えるならば、アービトレーションの重みのプログラ ミングは、先ず異なった重みのセットを想定し、その対応する装置に関して結果 として生じる帯域幅を決定することによって最も有効に実行される。その結果、 最適な重みのセットは、所望の帯域幅配分に最も接近して適合することになる、 それに対応して結果として生じる帯域幅に基づいて選択される。 例えば、４００ＭＢ／ｓのメイン・メモリ帯域幅とＴ＝１６サイクルの転送時 間とを有するコンピュータ・システムを想定する。更に、レベル１における１： １の帯域幅重み付け、及びレベル２における１：１：１の帯域幅重み付けをも想 定する。残りの帯域幅重み付けは、第９図の一定の重み付け機構に追従する。こ の重み付けは、異なったレベルの階層に対して以下のような帯域幅配分を生じる ことになる： レベル１： ２００ＭＢ／ｓ レベル２： １３３ＭＢ／ｓ レベル３： ５６ＭＢ／ｓ レベル４： １１ＭＢ／ｓ 所定の個別的な装置の場合、帯域幅及び呼び出し時間は、以下の通りである： ＭＭＩＯ （命令又はデータ・キャッシュ・メモリ回避が何もないもの と仮定する） 帯域幅＝１／２×４００＝２００ＭＢ／ｓ 最大呼び出し時間＝（２／１−１）×１６＝１６サイクル 命令キャッシュ・メモリ、データ・キャッシュ・メモリ （唯１つのキャッシュ・メモリ回避があり、ＭＭＩＯアクセ スは何もないものと仮定する） 帯域幅＝１／２×４００＝２００ＭＢ／ｓ 最大呼び出し時間＝（２／１−１）×１６＝１６サイクル 画像コプロセッサ （すべてのユニットが最大レートでリクエストを表明するも のと仮定する） 帯域幅＝１／３×２００＝６６ＭＢ／ｓ 最大呼び出し時間＝（３／１×４００／２００−１）× １６ ＝８０サイクル ＶＬＤ （すべてのユニットが最大レートでリクエストを発信するも のと仮定する） 帯域幅＝１／６×１／３×２００＝１１ＭＢ／ｓ 最大呼び出し時間＝（６×４００／６７−１）×１６ ＝５６０サイクル オーディオ （すべてのユニットが最大レートでリクエストを表明するも のと仮定する） 帯域幅＝１／３×１／６×１／３×２００ ＝３．７ＭＢ／ｓ 最大呼び出し時間＝（３／１×３６−１）×１６ ＝１，７１２サイクル 具体例として、表１は、レベル１におけるキャッシュ・メモリと周辺ユニット との間のパーセンテージ帯域幅配分を示している。表２は、画像コプロセッサ、 ＰＣＩインターフェース、及びレベル３のアービトレーションの勝者の間におけ る帯域幅配分を示している。 本発明は、幾つかの実施例に関連して説明されたが、当該分野における熟練者 は、本発明の概念及び範囲から離れることなく、様々な修正及び変更が為され得 ることを認識するであろう。例えば、以上の記述は、説明の目的のために、内部 ＰＣＩに関するアービトレーションの具体例を提示するものであるが、当該分野 における熟練者に拠れば、本発明は、任意の通信バスの制御ばかりでなく、任意 の共有資源のアクセッシングに対しても一般に適用可能であることが理解される であろう。更に、当該分野における熟練者は、本文において開示された原理が、 任意個数のバス・エージェント、バス・エージェント当りの任意個数の重み、任 意個数の階層レベル、及び各々のリクエストに関する任意個数の優先度レベルを 有するシステムに対して適用可能であることを理解するであろう。

───────────────────────────────────────────────────── 【要約の続き】 のレベルにおけるアービトレーションが独立状態の機械 によって制御されるように成した、複数のレベルの階層 に分割されることが可能である。エージェントが１つの レベルにおいてアービトレーションを獲得すると、それ は、当該レベルにおけるその他のエージェントとバス・ アクセスに関して競合するように成して、次のより高い レベルに移動される。バス・エージェントは、リクエス トの緊急度に基づいて、そのリクエストの優先順位を繰 り上げることも可能である。所定の待機期間の満了の後 に低い優先度のリクエストが確認応答されない場合に は、エージェントは、そのリクエストを高い優先順位の リクエストに繰り上げることになる。その待機期間は、 エージェントがリクエストの表明の後における最悪の場 合の呼び出し時間の期間内においてバスに対するアクセ スを保証されるようにして、選択されるのである。

Claims (1)

1. 【特許請求の範囲】 １． 情報処理装置であって、 − バスと； − 当該バスに結合されたエージェントと； − 前記エージェントの２つ以上が同時に前記バスの制御をリクエストする場 合に、これらエージェントのいずれが前記バスの制御を許可されることになるか を決定するためのアービタとを含む情報処理装置において、当該アービタが、こ れらエージェントの夫々に割り当てられた相対的な重みに基づいて、これらエー ジェントのいずれが制御を許可されることになるかを決定することを特徴とする 情報処理装置。 ２． 前記エージェントの間の第１のエージェントが、重みＷを割り当てられ、 エージェントの全体が、総計の重みＺを割り当てられ、当該アービタが、第１エ ージェントが前記バスの制御をリクエストするように成して、Ｚ個のアービトレ ーションの中から少なくともＷ個のアービトレーションに関して第１エージェン トに対するバス制御を保証するようにしたことを特徴とする請求項１に記載の情 報処理装置。 ３． 前記エージェントの間の第１のエージェントが、重みＷを割り当てられ、 エージェントの全体が、総計の重みＺを割り当てられ、当該アービタが、少なく ともＺ個のアービトレーション状態を有して、各々のアービトレーション状態が 前記エージェントの対応するものに対するバス制御の許可を表わすようにしたこ とを特徴とする請求項１に記載の情報処理装置。 ４． 当該アービタが、ラウンド・ロビン機構に従って前記アービトレーション 状態への移行に優先権を付与するようにしたことを特徴とする請求項３に記載の 情報処理装置。 ５． 当該アービタが、これらエージェントを各レベルにおいてグループ付けし 、ｋ番目のレベルにおける前記エージェントの間においてアービトレーションを 獲得するエージェントが、より高いｋ−１番目のレベルにおけるアービトレーシ ョンに関して競合するようにしたことを特徴とする請求項１に記載の情報処 理装置。 ６． これらエージェントの間の第１のエージェントが、前記バスの制御に関し て低い優先度のリクエストと高い優先度のリクエストとを表明する手段を有し、 第１エージェントが、前記低い優先度のリクエストが所定の待機期間の後にも許 可されない場合には、前記低い優先度のリクエストを前記高い優先度のリクエス トに繰り上げるようにしたことを特徴とする請求項１に記載の情報処理装置。 ７． バスに結合されたエージェントの間でアービトレーションするためのアー ビタであって、前記エージェントの２つ以上が同時に前記バスの制御をリクエス トする場合に、これらエージェントのいずれが前記バスの制御を許可されること になるかを決定するようにしたアービタにおいて、前記エージェントの夫々に割 り当てられた相対的な重みに基づいて、これらエージェントのいずれが制御を許 可されることになるかを決定することを特徴とするアービタ。 ８． ２つ以上のエージェントが同時にバスの制御をリクエストする場合に、前 記バスに結合された前記エージェントの間でアービトレーションする方法におい て、前記エージェントの夫々に割り当てられた相対的な重みに基づいて、前記エ ージェントのいずれが制御を許可されることになるかということが決定されるよ うにしたことを特徴とするアービトレーションする方法。 ９． 前記エージェント内の第１のエージェントが、重みＷを割り当てられ、こ れらエージェントの全体が、総計の重みＺを割り当てられ、当該方法が、第１エ ージェントが前記バスの制御をリクエストするようにして、Ｚ個のアービトレー ションの中から少なくともＷ個のアービトレーションに関して第１エージェント に対するバス制御を保証するようにしたことを特徴とする請求項８に記載の方法 。 １０．前記エージェントが、各レベルにおいてグループ付けされ、ｋ番目のレベ ルにおける前記エージェント間でアービトレーションを獲得するエージェントが 、より高いｋ−１番目のレベルにおけるアービトレーションに関して競合するよ うにしたことを特徴とする請求項８に記載の方法。