JP2000500613A - 電子散乱効果を減少させたフラットパネルディスプレイ - Google Patents

Abstract

(57)【要約】 フェースプレート内側部を備えたフェースプレート及びフェースプレート内側部に対して対向関係にあるバックプレート内側部を備えたバックプレートを有するフラットパネルディスプレイが開示されている。側壁がフェースプレートとバックプレートとの間に配置されている。側壁、フェースプレート及びバックプレートによって閉鎖密封エンベロープが形成されている。複数の蛍光体サブピクセルがフェースプレート内側部に配置されている。複数の電界エミッタがバックプレート内側部に配置されている。電界エミッタは、対応関係にある蛍光体サブピクセルに当たる電子を放出する。複数の散乱シールドが、各蛍光体サブピクセルを包囲していて、サブピクセル容積部を画定している。散乱シールドは、対応関係にあるサブピクセル容積部から出る散乱電子の個数を減少させる。これにより、非対応関係にある蛍光体サブピクセルに当たる電子の数だけでなく、エンベロープ内の内部絶縁表面を帯電させる電子の数が減少する。

Description

【発明の詳細な説明】 電子散乱効果を減少させたフラットパネルディスプレイ 背景発明の分野 本発明は、フラットパネルディスプレイに関し、特に、蛍光体サブピクセルを 包囲してサブピクセル容積部を形成する散乱シールドを備え、それにより対応関 係にあるサブピクセル容積部から出て、(i)絶縁面を備えたディスプレイ内部構 造を帯電させ、(ii)非対応関係にある蛍光体サブピクセルに衝突し、或いは(iii )他のサブピクセル容積部に再び入る散乱電子の数を実質的に減少させるよう構 成されたフラットパネルディスプレイに関する。関連技術の説明 電界放出装置は、フェースプレートと、バックプレートと、フェースプレート 及びバックプレートの周囲にぐるりと設けられていて、閉鎖密封真空エンベロー プを形成する連結壁とを有する。一般に、電界放出装置では、エンベロープは真 空圧（ＣＲＴディスプレイの場合、約１×１０^-7トル以下である）に保たれる。 フェースプレートの内側表面は、ディスプレイの「活性領域」を構成する発光要 素、例えば蛍光体又は蛍光体パターンで被覆されている。バックプレートに隣接 して設けられたカソード（電界エミッタ）は励起されると電子を放出し、これら 電子はフェースプレート上の蛍光体に向かって加速されて蛍光体に当たり、蛍光 体がフェースプレートの外部に位置した観察者に見える光を発するようにする。 各電界エミッタからの放出電子は、ターゲットにされた或る特定の蛍光体サブピ クセルにのみ当たるようになっている。一般に、エミッタの各グループと蛍光体 サブピクセルとには１対１の対応関係があり、或いはエミッタの各グループにつ いて少数の蛍光体サブピクセルがある。 フラットパネルディスプレイは、フラットディスプレイの形状係数が要件とな るような用途に用いられる。これら用途は代表的には、重量に関して制約があり 、しかも取付けに利用できるスペースが制限されているような用途、例えば航空 機 又はポータブルコンピュータである。 ＣＲＴディスプレイでは、或るレベルの色純度及びコントラストが必要である 。コントラストは、暗い部分と明るい部分の見掛けの差である。コントラストは 高ければ高いほど良い。ＣＲＴディスプレイの解像度、色純度及びコントラスト のパラメータは、選択した電子エミッタと対応関係にある蛍光体ピクセル（画素 ）の正確な連絡状態に左右される。 ニト(nit)で測定表現した高いピクチャー輝度を得るためには、大きな電力消 費か高い蛍光体効率かのいずれかが必要になる。 大きな電力消費は多くの用途で受け入れられない。大抵の蛍光体に関しては効 率は動作中のアノード電圧の増大につれて高くなり、即ち、電圧が高く電力消費 が小さい状態で所要の動作輝度を達成できる。高いアノード電圧で、例えば４ｋ Ｖ以上で満足の行く程度に動作するためには、エミッタアレイを含むバックプレ ートは、蛍光体ピクセルう含むフェースプレートから、これら２つ相互間の望ま しくない電気的現象を避けるのに十分な距離だけ離されなければならない。この 距離は代表的には０.５mm以上である。 フェースプレート及びバックプレートのガラス面積及び厚さの制約により、真 空エンベロープは、内部支持体を設けなければ１気圧以上の外圧に耐えることが できない。もし内部支持体が設けられなければ、フェースプレート及びバックプ レートは圧潰する場合がある。サイズ（対角線方向寸法）が約１インチ（２.５ ４cm）以上の矩形ディスプレイでは、フェースプレート及びバックプレートは、 これらのアスペクト比が大きいのでこの種の機械的損傷を被りやすい。なお、ア スペクト比は、ディスプレイの大きいほうの寸法（縦寸法）をフェースプレート 又はバックプレートの厚さで割ったものとして定義される。電界放出装置の内部 に内部支持体を用いると、この機械的損傷が実質的に無くなる。 所望の平らであって軽量であり、携帯可能なディスプレイは一般的には厚さが 約１mmである。ディスプレイの内部の支持手段となる内部支持体は、内部支持体 とバックプレートとの間の電気的接触を生じさせるエッジメタライゼーション（ edge metallization）層を有している場合がある。しかしながら、フェースプレ ートから後方散乱した電子を含む源から内部支持体上に電荷が蓄積する場合が ある。これについては、本出願人に譲渡された１９９４年２月１日出願の国際出 願（国際公開パンフレットＷＯ９４／１８６９４）を参照されたい。なお、かか る出願の内容を本明細書の一部を形成するものとしてここに引用する。 上述したように、通常、電界エミッタの各グループと蛍光体サブピクセルと１ 対１に対応している。電界エミッタからの高エネルギ電子はこれらが差し向けら れる蛍光体サブピクセルから後方散乱するようになって、別の蛍光体サブピクセ ル（これは間違った色である場合がある）に当たることがある。これにより色純 度及びコントラストが減じられる。その上、これら後方散乱した電子は内部支持 体に当たってこれら内部支持体を帯電させる場合がある。 後方散乱電子は、従来型ＣＲＴディスプレイ又は低電圧電界放出型ディスプレ イではそれほど大した問題を引き起こさない。従来型ＣＲＴディスプレイの場合 、蛍光体は電界の無い領域に位置している。後方散乱電子は、図１に示すように 漏斗体内に集められる。 低電圧（代表的には、１ｋＶ未満）電界放出型ディスプレイは、後方散乱電子 によっては著しくは影響を受けない。 一低電圧ディスプレイでは、図２に示すように、隣のピクセルのスイッチをオ フにすることによって電子は全て一つのピクセル内に閉じ込められる。 高電圧ディスプレイは後方散乱を減じるよう炭素被覆が施されている。しかし ながら、この手法によるコントラストの改善度は２ｘ未満である。これについて は、技術論文ダイジェスト（１版）（１９９５年５月）の第４２７〜４４３頁に 掲載されたＳＩＤ国際シンポジウムにおけるJ.J.バン・オエケル（van Oekel） 氏の発表論文“Improving the Contrast of CRTs under Low Ambient Illuminat ion with a Graphite Coating”を参照されたい。 コントラスト及び色純度の向上した散乱電子型高電圧ディスプレイを提供する ことが望ましい。さらに、非対応関係にある蛍光体サブピクセル又は内部絶縁性 及び抵抗性表面（例えば、内部支持体の表面）に当たる散乱電子の数を減少させ ることが高電圧ディスプレイにおいて望ましい。また、高電圧ディスプレイにお いて、サブピクセル容積部を形成して電子の逸出を減少させる複数の散乱シール ドを提供することが望ましい。 概要 したがって、本発明の目的は、コントラスト及び色純度が向上したフラットパ ネルディスプレイを提供することにある。 本発明のもう一つの目的は、間違った蛍光体サブピクセルに当たる後方散乱電 子を減少させた高電圧フラットパネルディスプレイを提供することにある。 本発明のさらにもう一つの目的は、内部絶縁性又は抵抗性構造部材を帯電させ る後方散乱電子を減少させた高電圧フラットパネルディスプレイを提供すること にある。 本発明のさらにもう一つの目的は、各蛍光体サブピクセルを包囲してサブピク セル容積部を形成する複数の散乱シールドを有するフェースプレート内側部を備 えたフラットパネルディスプレイを提供することにある。 本発明のさらにもう一つの目的は、各蛍光体サブピクセルを包囲し、サブピク セル容積部を形成する散乱シールドを備えたフラットパネルディスプレイを提供 することにある。散乱電子は、サブピクセル容積部に閉じ込められる。 本発明の上記目的及び他の目的は、フェースプレート内側部を備えたフェース プレート及びフェースプレート内側部に対して対向関係にあるバックプレート内 側部を備えたバックプレートを有するフラットパネルディスプレイによって達成 される。フェースプレートとバックプレートとの間に配置された側壁が、ディス プレイの閉鎖密封エンベロープを形成する。複数の蛍光体サブピクセルがフェー スプレート内側部に配置されている。複数の電界エミッタが電子を放出し、これ ら電子は、対応関係にある蛍光体サブピクセルの方へ加速される。複数の散乱シ ールドが、各蛍光体サブピクセルを包囲している。散乱シールドは、サブピクセ ル容積部を構成する。散乱シールドは、サブピクセル容積部から逃げ出る散乱電 子の個数を減少させる。 蛍光体サブピクセルを包囲している散乱シールドの高さは、対応関係にあるサ ブピクセル容積部から出てエンベロープ内の内部絶縁表面を帯電させる散乱電子 の数を減らすのに十分である。さらに、散乱シールドの高さは、対応関係にある サブピクセル容積部を出て非対応関係にあるサブピクセルに当たる散乱電子の数 を減らすのに十分である。 散乱シールドの高さは、蛍光体又は蛍光体の上に位置したアルミニウム層の頂 面よりも約２０〜１００μｍ長い。さらに、散乱シールドの高さは、蛍光体より も約２０〜２００μｍ長い。 散乱シールドは、電界エミッタを対応の蛍光体サブピクセルに整列させるディ スプレイ内部構造体を構成できる。一又は二以上の内部支持体をエンベロープ内 に設けてバックプレート及びフェースプレートをエンベロープに向かう方向に作 用する力に抗して支持するのが良い。散乱シールドは光パターン付け可能な物質 で作られるのが良く、かかる物質としては、ポリイミド樹脂が挙げられるが、こ れに限定されるわけではない。さらに、散乱シールドを少なくとも部分的にブラ ックマトリックス材料で作るのが良い。 散乱シールドが設けてあるので、コントラスト及び色純度が向上し、帯電が軽 減される。散乱シールドは、これらと対応関係にあるサブピクセル容積部内に散 乱電子を実質的に閉じ込める。 図面の説明 図１は、散乱電子がＣＲＴ漏斗体内に集められる状態を示す従来型ＣＲＴの略 図である。 図２は、隣の蛍光体サブピクセルをスイッチオフすることにより全ての電子を 一蛍光体サブピクセルに閉じ込める低電圧電界放出ディスプレイの略図である。 図３は、本発明の一実施形態としての電界放出カソード又は陰極を含むフラッ トパネルディスプレイの部分切欠き斜視図である。 図４は、電界エミッタ、蛍光体サブピクセル及び散乱シールドを有する本発明 の実施形態としてのフラットパネルディスプレイの横断面図である。 図５は、散乱シールドが設けられていないディスプレイにおける後方散乱電子 の略図である。 図６は、後方散乱電子及び散乱シールドの効果を示す略図である。 図７は、４ｋＶで動作している代表的なディスプレイに関して、別の蛍光体サ ブピクセルに当たる電流の分数表示と散乱シールドの高さとの関係を表すグラフ 図である。 好ましい実施の形態の詳細な説明 以下の説明において、本発明の実施形態の説明は、電界放出装置、特に平らな 陰極線管ディスプレイに関している。 本明細書では、フラットパネルディスプレイは、フェースプレート及びバック プレートが互いに実質的に平行であり、厚さが従来型ビーム偏向方式ＣＲＴディ スプレイの厚さと比較して小さいディスプレイである。かかるディスプレイの厚 さは、フェースプレート及びバックプレートに実質的に垂直な方向において測定 される。フラットパネルディスプレイの厚さは多くは、実質的に約２.０インチ （約５０mm）未満であるが、本発明の一実施形態では、約３.２５mmである。本 明の目的上、高電圧ディスプレイでは、電界エミッタからの電子は１keＶ〜１０ keＶのエネルギまで加速される。 本発明は、複数の蛍光体サブピクセル及びこれらに対向して配置された複数の 電界エミッタを備えるフラットパネルディスプレイである。電界エミッタは、対 応関係にある蛍光体サブピクセルに当たる電子を放出する。複数の散乱シールド が、各蛍光体サブピクセルを包囲していて、サブピクセル容積部を構成している 。散乱シールドは、対応関係にあるサブピクセル容積部から出る散乱電子の個数 を減少させる。これにより、非対応関係にある蛍光体サブピクセルに当たる電子 の数だけでなく、エンベロープ内の内部絶縁表面を帯電させる電子の数が減少す る。これにより、高電圧ディスプレイのコントラスト、色純度及び電力効率が向 上する。 図３を参照すると、フラットパネルディスプレイ１０が、フェースプレート１ ２、バックプレート１４及び側壁１６を有し、これらは協働して真空圧、例えば 約１×１０^-7トル以下に保たれる閉鎖密封エンベロープ１８を形成する。１又は ２以上の内部支持体２０が、バックプレート１４に対してフェースプレート１２ を支持している。内部支持体２０は、これらの長手方向長さに沿って配置された 電極を有する。本願の開示の目的上、内部支持体２０は、壁、支柱及び壁セグメ ントを含む。 複数の電界エミッタ２２が、エンベロープ１８内でバックプレート１４の表面 上に形成されている。本願の開示の目的上、電界エミッタ２２は、複数の電界エ ミッタから成っていてもよく、或いは単一電界エミッタであってもよい。電界エ ミッタ２２は、フィラメント、錐体等であるのがよい。各電界エミッタ２２は、 絶縁層に設けられた穴を貫通して下に位置したエミッタラインに接触している。 各電界エミッタ２２の頂部は、上に位置するゲートラインに設けられた開口部か ら露出している。列及び行をなして配列された電極が、電界エミッタ２２からの 電子の放出量を制御する。電子は、蛍光体サブピクセルで被覆されたフェースプ レート１２の内面に向かって加速される（蛍光体で被覆された領域は、ディスプ レイ１０の「活性領域」を構成する）。ＩＣ（集積回路）チップ２４が、列電極 及び行電極の電圧を制御してフェースプレート１２への電子の流れが調整される ようにする駆動回路を有している。導電性トレースが、チップ２４上の回路を列 及び行電極に電気的に接続するのに用いられている。 次に、図４を参照すると、フェースプレート１２及びバックプレート１４は、 厚さが約１.１mmのガラスで構成されている。ソルダーガラスの気密シール２６ （かかるシールとしては、オーエンズ・イリノイＣＶ１２０が挙げられるが、こ れには限定されない）が、側壁１６をフェースプレート１２及びバックプレート １４に取り付けて閉鎖密封エンベロープ１８を形成している。ディスプレイ１０ 全体は、４５０℃の封止温度に耐えなければならない。エンベロープ１８内では 、圧力は代表的には１０^-7トル以下である。この高い真空レベルは、エンベロー プ１８を高温でポンプポート２８を介して排気して吸着ガスを全ての内面から除 去することによって得られる。次に、エンベロープ１８をポンプポート用パッチ ３０で封止する。 フェースプレート１２は、複数の蛍光体サブピクセル３２を有する。電子ビー ム３４を構成する電子は、複数の電界エミッタから１ｋＶ〜１０ｋＶの範囲のエ ネルギで加速される。電子ビーム３４は、集束グリッド３６によって集束され、 対応関係にある蛍光体サブピクセル３２に当たる。集束グリッド３６の一部の中 に配置された一組の電界エミッタ２２と蛍光体サブピクセル３２との間には１対 １の対応関係がある。各蛍光体サブピクセル３２は、サブピクセル容積部４０を 構成する複数の散乱シールド３８によって包囲されている。 図５は、ブラックマトリックスを用いているが、散乱シールド３８は用いない で得た結果を示している。電子ビーム３４中の電子は、複数の電界エミッタ２２ から加速されてこれらと対応関係にある蛍光体サブピクセル３２に当たる。これ らの電子のうちの何割かは、光線４２によって示されているように蛍光体サブピ クセル又は隣接の領域から後方散乱して内部支持体２０に当たる。他の電子も後 方散乱され、光線４４で示すように非対応関係の蛍光体サブピクセルに当たる。 後方散乱した電子は、エンベロープ１８内の他の絶縁要素に当たる場合がある。 電子が後方散乱して抵抗表面、例えば内部支持体２０に当たると、使用可能な電 流の大きさが制限されてディスプレイ１０の輝度とパワーの比が影響を受ける。 さらに、電子が後方散乱して内部支持体２０に当たると、内部支持体２０の高さ が制限され、かくして高電圧が制限される。非対応関係にある蛍光体サブピクセ ルへの電子の後方散乱は、ディスプレイ１０のコントラスト及び色純度を減少さ せる。ブラックマトリックスのアスペクト比は一般的には小さい。加うるに、電 子がこれらのサブピクセル容積部４０から逃げ出るのを防止するのに十分なアス ペクト比の構造体を製作することは困難である。 図６では、散乱シールド３８の効果が示されている。後方散乱された電子は、 光線４６，４８で示すように散乱シールド３８に当たり、これらの散乱シールド 容積部４０から出ていかない。これら電子は本質的には散乱シールド容積部４０ 内に捕捉されたままである。変形例として、もし後方散乱した電子がこれらの散 乱シールド容積部４０から逃げ出ても、例えば光線５０の場合のように散乱シー ルド３８は後方散乱した電子を捕捉し、これらが非対応関係の蛍光体サブピクセ ルに当たるのを防止する。 散乱シールド３８の高さは、サブピクセル容積部４０から逃げ出る散乱電子の 数を減少させるのに十分である。次に、図７を参照すると、別の蛍光体サブピク セルに当たる電流の分数表示又は少数表示が、散乱シールド３８の高さの関数と して示されている。好ましくは、散乱シールド３８の高さは、１２μｍ、２５μ ｍ、２５μｍ、５０μｍ、７５μｍ、１００μｍ又はそれ以上である。しかしな がら、実際の高さ及びサイズは、ディスプレイの寸法形状に応じて様々であろう 。散乱シールド３８の高さは、蛍光体サブピクセル３２の高さよりも、約２０〜 ２００μｍ、２０〜１００μｍ、５０〜１００μｍ大きいのがよい。散乱シー ルド３８は、高さが１００μｍの場合、コントラストを５倍向上させる。 散乱シールド３８を、光パターン付け可能な材料で作るのがよく、かかる光パ ターン付け可能な材料としてはポリイミド樹脂が挙げられるが、これに限定され ない。散乱シールド３８の少なくとも一部は、ブラックマトリックス材料を含む のがよい。 ディスプレイ１０はまた、フェースプレート１２をバックプレート１４に固定 拘束し、かくして１２μｍ以下の所定公差で複数の蛍光体サブピクセル３２を対 応関係にある電界エミッタ２２に整列させる少なくとも一つの内部構造をエンベ ロープ１８内に有するのがよい。この内部構造は、把持及び保持を行うことがで きる受入れ溝であり、この溝はこの場合、フェースプレート１２の内側部に形成 された壁グリッパであり、バックプレート１４の内側部に形成されたロケータ又 は位置決め手段である。ロケータをバックプレート１４上、フェースプレート１ ２上及びフェースプレート１２とバックプレート１４の両方の上に形成してもよ いことは理解されよう。内部支持体２０が壁ロケータ内に設けられている。散乱 シールド３８と蛍光体サブピクセル３２、集束グリッド３６と電界エミッタ２２ 、及び集束グリッド３６と散乱シールド３８との間に正確な整列状態を作ること が重要である。しかる後、この構造体を熱による組立てプロセス中、動かさない で定位置に保持する。 次に電界エミッタ２２を参照すると、パターン付けされた電界放出構造体がバ ックプレート１４内に設けられている。電界放出構造体は、(i)複数の電界エミ ッタ２２、(ii)一般にベース電極として知られていて、一群の実質的に同一の真 っ直ぐなエミッタラインの状態に分割されたパターン付けされた金属エミッタ電 極、(iii)グループをなす互いに実質的に同一の真っ直ぐなゲート電極ラインの 状態に分割された金属製ゲート電極、及び(iv)絶縁層からなる。 エミッタラインは、バックプレート１４の内面上に配置されていて、互いに一 定の間隔を置いて平行に延びており、中心間距離は約３１５〜３２０μｍであり 、厚さ約０.５μｍ、幅１００μｍのニッケル又はクロムで形成するのがよい。 絶縁層がエミッタ電極ライン上及びバックプレート１４の横方向隣接部分上に位 置している。絶縁層は、厚さが約１μｍ以下の二酸化珪素からなるのがよい。ゲ ート 電極ラインは、絶縁層上に配置されていて、互いに一定の間隔を置いて平行に延 びている。これらの中心間距離は代表的には、約１０５〜１１０μｍであり、こ れらゲート電極ラインはエミッタラインに垂直に延びている。ゲートラインを、 厚さ約０.０２〜０.５μｍ、幅約３０μｍのニッケルで作るのがよい。 内部支持体２０は、ディスプレイ１０の動作、特にこの装置の電界エミッタ２ ２及び蛍光体サブピクセル３２の動作に対する妨害の度合が最小限になるよう十 分に小さな厚さを有する。内部支持体２０は好ましくは、セラミック、ガラス又 はガラスセラミックで作られる。他の材料としては、セラミック強化ガラス、失 透ガラス、マトリックス上の無定形ガラス、絶縁性被膜が施された金属、体抵抗 材料、例えば酸化クロムアルミニウムチタン、真空適合性のあるポリイミド樹脂 又は絶縁体、例えば窒化珪素が挙げられる。内部支持体２０の厚さは約２０〜６ ０μｍであり、中心間距離は約８〜１０mmである。内部支持体２０は、フェース プレート１２とバックプレート１４の間隔をディスプレイの活性領域全体にわた って実質的に一定の値に保つ。 次に、散乱シールド３８及び壁ロケータを形成する方法の一実施形態を説明す る。 ラッカー層を蛍光体サブピクセル３２上に吹付け形成する。ラッカー層の上面 は滑らかである。光反射層をラッカー層上に蒸着させるのがよい。次に、この構 造体を部分酸素雰囲気中で約４５０℃の温度で６０分かけて加熱し、ラッカーを 燃やし尽くす。 散乱シールド３８の好ましい構成材料は、光の作用で形成できるポリイミド、 例えばデュポン社、日立製作所などから入手できるＯＣＧプロブイミド（Probim ide）７０２０又は他の類似のポリマーである。 プロブイミド７０２０の第１の層を従来型回転（スピン）蒸着法により７５０ ＲＰＭで３０秒かけて被着させる。次に、フェースプレート１２をホットプレー ト上において７０℃で焼き、次に１００℃で軟焼きし、溶剤を追い出す。ブラッ クマトリックスパターンを、(i)マスクをプロブイミド層に近接配置した状態で 露光し、(ii)プロブイミド層を現像し、次に(iii)４５０℃で焼くことによって 作る。次に、プロブイミドをパドル／スプレーサイクルによってＯＣＧＱＺ ３５０１中で現像し、次に溶剤リンス（ＯＣＧＱＺ３５０１）中で現像し、次に 溶剤リンス（ＯＣＧＱＺ３５１２）を施す。 プロブイミド７０２０から成る第２の層を被着させて第１の層と同一の条件で 焼く。次に、軟焼きしたプロブイミドを、マスクをプロブイミド層に近接配置し た状態で４０５nmの光により露光する。次に、露出したプロブイミド層を安定化 させる。 次に、現像した壁ロケータを毎分３℃の温度勾配で窒素雰囲気中において４５ ０℃で１時間かけて硬焼きする。 次に、内部支持体２０を壁ロケータ中に挿入する。内部支持体２０の挿入軸線 は、フェースプレート１２の平面と垂直である。また、かかる挿入をフェースプ レート１２の平面と平行に行なってもよい。内部支持体２０は、その端部のうち 一方をソルダーガラスにより基材１２に固定するのに十分な量、散乱シールド３ ８を越えて延びる。 内部支持体２０を、ソルダーガラス又は他の耐熱接着剤によって一端だけを固 定した状態で定位置に保つ。他の適当な接着剤としては、ポリイミド樹脂などが 挙げられるが、これらには限定されない。ソルダーガラスは、ＯＩＣＶ１２０で あるのがよいが、これには限定されない。次に、組立体を４５０℃で１時間焼き 、ソルダーガラスを失透させる。適当なオーブンの温度勾配は毎分３℃である。 内部支持体２０の一端を固定することにより、後で行う加工のための内部支持体 ２０の機械的安定性が得られる。加うるに、熱処理中の熱膨張差及び熱収縮差が あるので、内部支持体２０の両端を固定し又はピン止めした場合、その結果とし て内部支持体２０の座屈が生じる。内部支持体２０を一端だけで固定すると、内 部支持体２０、フェースプレート１２及びバックプレート１４について熱膨張率 が実質的に互いに異なる材料を使用することができる。 レーザにより支持体２０を硬化したソルダーガラスと併用して仮付けすること ができる。バー状の周囲フリットを真空オーブン内でレーザにより硬化させる（ 最終的な封止）。 本発明はプロセスサイクルの上述の実験例に限定されないことは理解されよう 。本発明は、このプロセスサイクルに種々の設計変更を施して実施可能である。 また、散乱シールド３８を、黒色のクロムで形成し、従来型リソグラフィーに よってフェースプレート１２上に光パターン付けしてもよい。 本発明の好ましい実施形態に関する上記説明は例示のためである。上記説明は 排他的なものではなく、本発明を開示した細部の形態に限定するものではない。 当業者であれば、種々の設計変更例及び変形例を想到できることは明らかである 。実施の形態は、本発明の原理及びその用途を最もよく説明するために選択して 記載したものである。これにより、当業者は本発明を種々の実施形態により理解 することができ、特定の用途に適合するような種々の設計変更例が想到されるで あろう。本発明の範囲は、特許請求の範囲の記載及びその均等範囲によって定め られる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘブン デューアン エイ アメリカ合衆国 カリフォルニア州 95014 クーパーティノ ポータル プラ ザ 19968

Claims (1)

1. 【特許請求の範囲】 １．フラットパネルディスプレイであって、フェースプレート内側部を備えたフ ェースプレートと、フェースプレート内側部に対して対向関係にあるバックプレ ート内側部を備えたバックプレートと、フェースプレートとバックプレートとの 間に配置されていて、フェースプレート内側部及びバックプレート内側部との間 に閉鎖密封エンベロープを形成する側壁と、フェースプレート内側部に配置され た複数の蛍光体サブピクセルと、対応関係にある蛍光体サブピクセルの方へ加速 される電子を放出する複数の電界エミッタと、各蛍光体サブピクセルを包囲した 状態でサブピクセル容積部を構成していて、サブピクセル容積部から逃げ出るサ ブピクセル容積部内の散乱電子の個数を減少させる複数の散乱シールドとを有し 、蛍光体サブピクセルを包囲している散乱シールドの高さは、これらと対応関係 にあるサブピクセル容積部から出て別の蛍光体サブピクセルに当たる散乱電子の 数を減少させるのに十分であることを特徴とするフラットパネルディスプレイ。 ２．蛍光体サブピクセルを包囲している散乱シールドの高さは、これらと対応関 係にあるサブピクセル容積部から出てエンベロープ内の絶縁表面に当たってこれ を帯電させる散乱電子の数を減少させるのに十分であることを特徴とする請求項 １記載のフラットパネルディスプレイ。 ３．蛍光体サブピクセルを包囲している散乱シールドの高さは、これらと対応関 係にあるサブピクセル容積部から出て別の蛍光体サブピクセルに当たる散乱電子 の数を減少させるのに十分であることを特徴とする請求項１記載のフラットパネ ルディスプレイ。 ４．散乱シールドは、蛍光体サブピクセルよりも約２０〜２００μｍ高いことを 特徴とする請求項１記載のフラットパネルディスプレイ。 ５．散乱シールドは、蛍光体サブピクセルよりも約２０〜１００μｍ高いことを 特徴とする請求項１記載のフラットパネルディスプレイ。 ６．散乱シールドは、フェースプレート内側部からエンベロープ内へ約１〜３０ μｍ延びる高さを有していることを特徴とする請求項１記載のフラットパネル ディスプレイ。 ７．散乱シールドは、蛍光体サブピクセルを越えて約１２μｍ延びる高さを有し ていることを特徴とする請求項６記載のフラットパネルディスプレイ。 ８．散乱シールドは、蛍光体サブピクセルを越えて約２５μｍ延びる高さを有し ていることを特徴とする請求項６記載のフラットパネルディスプレイ。 ９．散乱シールドは、蛍光体サブピクセルを越えて約５０μｍ延びる高さを有し ていることを特徴とする請求項６記載のフラットパネルディスプレイ。 10．散乱シールドは、蛍光体サブピクセルを越えて約７５μｍ延びる高さを有し ていることを特徴とする請求項６記載のフラットパネルディスプレイ。 11．散乱シールドは、蛍光体サブピクセルを越えて約１００μｍ延びる高さを有 していることを特徴とする請求項６記載のフラットパネルディスプレイ。 12．エンベロープ内に設けられていて、エンベロープに向かう方向に作用する力 に抗してバックプレート及びフェースプレートを支持する少なくとも一つの内部 支持体を更に有することを特徴とする請求項１記載のフラットパネルディスプレ イ。 13．蛍光体サブピクセルを包囲している散乱シールドは、これらと対応関係にあ るサブピクセル容積部から逃げ出て内部支持体に当たってこれを帯電させる散乱 電子の数を減少させるのに十分な高さのものであることを特徴とする請求項１記 載のフラットパネルディスプレイ。 14．散乱シールドは、ポリイミド樹脂、金属、ガラス及びセラミックから成る群 から選択された材料で作られていることを特徴とする請求項１記載のフラットパ ネルディスプレイ。 15．散乱シールドのガラスインタフェースは少なくとも一部が、光学的吸収材料 で作られていることを特徴とする請求項１記載のフラットパネルディスプレイ。 16．１ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項１記載のフラットパネルディスプレイ。 17．３ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項１記載のフラットパネルディスプレイ。 18．５ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項１記載のフラットパネルディスプレイ。 19．７ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項１記載のフラットパネルディスプレイ。 20．バックプレートとフェースプレートとの間に印加される電圧は、約１０ｋＶ であることを特徴とする請求項１記載のフラットパネルディスプレイ。 21．フラットパネルディスプレイであって、フェースプレート内側部を備えたフ ェースプレートと、フェースプレート内側部に対して対向関係にあるバックプレ ート内側部を備えたバックプレートと、フェースプレートとバックプレートとの 間に配置されていて、フェースプレート内側部及びバックプレート内側部との間 に閉鎖密封エンベロープを形成する側壁とを有し、フェースプレート、バックプ レート及び側壁は、少なくとも一つの内部支持体を備えたディスプレイエンベロ ープを構成しており、フラットパネルディスプレイは更に、フェースプレート内 側部に配置された複数の蛍光体サブピクセルと、対応関係にある蛍光体サブピク セルへ差し向けられる電子を放出する複数の電界エミッタと、各蛍光体サブピク セルを包囲した状態でサブピクセル容積部を構成していて、サブピクセル容積部 から逃げ出るサブピクセル容積部内の散乱電子の個数を減少させる複数の散乱シ ールドとを有し、蛍光体サブピクセルを包囲している散乱シールドの高さは、こ れらと対応関係にあるサブピクセル容積部から出てエンベロープ内の内部絶縁表 面に当たってこれを帯電させる散乱電子の数を減少させるのに十分であり、フラ ットパネルディスプレイは、列又は行のガードバンドの状態に形成されていて、 内部支持体を受け入れてこれを蛍光体サブピクセルに対して取り付けるようにな った位置決め溝を更に有することを特徴とするフラットパネルディスプレイ。 22 蛍光体サブピクセルを包囲している散乱シールドの高さは、これらと対応関 係にあるサブピクセル容積部から出て別の蛍光体サブピクセルに当たる散乱電子 の数を減少させるのに十分であることを特徴とする請求項２１記載のフラットパ ネルディスプレイ。 23．散乱シールドは、蛍光体サブピクセルよりも約２０〜２００μｍ高いことを 特徴とする請求項２１記載のフラットパネルディスプレイ。 24．散乱シールドは、蛍光体サブピクセルよりも約２０〜１００μｍ高いことを 特徴とする請求項２１記載のフラットパネルディスプレイ。 25．散乱シールドは、フェースプレート内側部からエンベロープ内へ約１〜３０ μｍ延びる高さを有していることを特徴とする請求項２１記載のフラットパネル ディスプレイ。 26．散乱シールドは、蛍光体サブピクセルを越えて約１２μｍ延びる高さを有し ていることを特徴とする請求項２５記載のフラットパネルディスプレイ。 27．散乱シールドは、蛍光体サブピクセルを越えて約２５μｍ延びる高さを有し ていることを特徴とする請求項２５記載のフラットパネルディスプレイ。 28．散乱シールドは、蛍光体サブピクセルを越えて約５０μｍ延びる高さを有し ていることを特徴とする請求項２５記載のフラットパネルディスプレイ。 29．散乱シールドは、蛍光体サブピクセルを越えて約７５μｍ延びる高さを有し ていることを特徴とする請求項２５記載のフラットパネルディスプレイ。 30．散乱シールドは、蛍光体サブピクセルを越えて約１００μｍ延びる高さを有 していることを特徴とする請求項２５記載のフラットパネルディスプレイ。 31．エンベロープ内に設けられていて、エンベロープに向かう方向に作用する力 に抗してバックプレート及びフェースプレートを支持する少なくとも一つの内部 支持体を更に有することを特徴とする請求項２１記載のフラットパネルディスプ レイ。 32．蛍光体サブピクセルを包囲している散乱シールドは、これらと対応関係にあ るサブピクセル容積部から逃げ出て内部支持体に当たってこれを帯電させる散乱 電子の数を減少させるのに十分な高さのものであることを特徴とする請求項２１ 記載のフラットパネルディスプレイ。 33．散乱シールドは、ポリイミド樹脂、金属、ガラス及びセラミックから成る群 から選択された材料で作られていることを特徴とする請求項２１記載のフラット パネルディスプレイ。 34．１ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項２１記載のフラットパネルディスプレイ。 35．３ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項２１記載のフラットパネルディスプレイ。 36．５ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項２１記載のフラットパネルディスプレイ。 37．７ｋＶ以上の電圧がバックプレートとフェースプレートとの間に印加される ことを特徴とする請求項２１記載のフラットパネルディスプレイ。 38．バックプレートとフェースプレートとの間に印加される電圧は、約１０ｋＶ であることを特徴とする請求項２１記載のフラットパネルディスプレイ。