JP2000348940A - Laminated inductor - Google Patents
Laminated inductorInfo
- Publication number
- JP2000348940A JP2000348940A JP11158751A JP15875199A JP2000348940A JP 2000348940 A JP2000348940 A JP 2000348940A JP 11158751 A JP11158751 A JP 11158751A JP 15875199 A JP15875199 A JP 15875199A JP 2000348940 A JP2000348940 A JP 2000348940A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- input
- external electrode
- output external
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、積層型インダク
タ、特に、電磁干渉フィルタ等として使用される積層型
インダクタに関する。The present invention relates to a multilayer inductor, and more particularly, to a multilayer inductor used as an electromagnetic interference filter or the like.
【０００２】[0002]
【従来の技術】従来より、この種の積層型インダクタと
して、図５に示すものが知られている。この積層型イン
ダクタ１は、コイル導体３〜６をそれぞれ表面に設けた
絶縁性シート２等で構成されている。コイル導体３〜６
は、絶縁性シート２に設けたビアホール７を介して電気
的に直列に接続され、絶縁性シート２の積み重ね方向に
対して平行なコイル軸を有した螺旋状コイルＬ１とされ
る。2. Description of the Related Art Conventionally, a laminated inductor of this type is shown in FIG. The laminated inductor 1 is composed of an insulating sheet 2 having coil conductors 3 to 6 provided on the respective surfaces. Coil conductors 3-6
Are electrically connected in series via via holes 7 provided in the insulating sheet 2 to form a spiral coil L1 having a coil axis parallel to the stacking direction of the insulating sheets 2.
【０００３】各絶縁性シート２は積み重ねられた後、一
体的に焼成され、図６に示すような積層体９とされる。
積層体９の奥側及び手前側の端面には、それぞれコイル
Ｌ１の入力外部電極１０並びに出力外部電極１１（図６
において斜線で表示している）が設けられている。コイ
ルＬ１の一方の端部（具体的には、コイル導体３の引出
し部３ａ）は入力外部電極１０に電気的に接続され、他
方の端部（コイル導体６の引出し部６ａ）は出力外部電
極１１に電気的に接続されている。ここに、コイルＬ１
のコイル軸及び入出力外部電極１０，１１は、積層体９
の実装面（言い換えると、インダクタ１の実装面）１５
に対して垂直である。そして、コイルＬ１のコイル軸は
入出力外部電極１０，１１に対して平行となっている。[0003] Each of the insulating sheets 2 is stacked and then integrally fired to form a laminate 9 as shown in FIG.
The rear and front end surfaces of the laminate 9 are respectively provided with an input external electrode 10 and an output external electrode 11 (FIG. 6) of the coil L1.
Are indicated by oblique lines). One end (specifically, the lead portion 3a of the coil conductor 3) of the coil L1 is electrically connected to the input external electrode 10, and the other end (the lead portion 6a of the coil conductor 6) is connected to the output external electrode. 11 is electrically connected. Here, the coil L1
The coil shaft and the input / output external electrodes 10 and 11
Mounting surface (in other words, mounting surface of inductor 1) 15
Perpendicular to The coil axis of the coil L1 is parallel to the input / output external electrodes 10 and 11.
【０００４】ところが、図５及び図６に示した従来の積
層型インダクタ１は、入出力外部電極１０，１１が積層
体９の両端面に設けられており、コイルＬ１を構成して
いるコイル導体３〜６の一部がこの入出力外部電極１
０，１１に近接している。従って、入出力外部電極１
０，１１とコイルＬ１との間に浮遊容量が発生し易く、
この浮遊容量により電気特性が悪化するという問題があ
った。また、積層型インダクタ１を印刷配線板にリフロ
ー半田等を使用して実装する場合、積層体９の両端面に
形成された入出力外部電極に半田のフィレットが形成さ
れる。従って、印刷配線板上における積層型インダクタ
１の実装面積が広面積になるという問題もあった。However, in the conventional laminated inductor 1 shown in FIGS. 5 and 6, the input / output external electrodes 10 and 11 are provided on both end surfaces of the laminated body 9 and the coil conductor constituting the coil L1 is formed. Part of 3-6 is the input / output external electrode 1
It is close to 0,11. Therefore, the input / output external electrode 1
A stray capacitance is easily generated between 0, 11 and the coil L1,
There was a problem that the electric characteristics deteriorated due to the stray capacitance. When the multilayer inductor 1 is mounted on a printed wiring board using reflow soldering or the like, solder fillets are formed on input / output external electrodes formed on both end surfaces of the multilayer body 9. Therefore, there is a problem that the mounting area of the multilayer inductor 1 on the printed wiring board becomes large.
【０００５】そこで、これらの問題を解消するために、
図７及び図８に示す積層型インダクタ２１が提案されて
いる。この積層型インダクタ２１は、コイル導体２３〜
２６をそれぞれ表面に設けた絶縁性シート２２等で構成
されている。コイル導体２３〜２６は、絶縁性シート２
２に設けたビアホール２７を介して電気的に直列に接続
され、絶縁性シート２２の積み重ね方向に対して平行な
コイル軸を有した螺旋状コイルＬ２とされる。[0005] In order to solve these problems,
A multilayer inductor 21 shown in FIGS. 7 and 8 has been proposed. This multilayer inductor 21 is composed of coil conductors 23 to
26 are formed of an insulating sheet 22 and the like provided on the surface. The coil conductors 23 to 26 are
2 is a helical coil L2 that is electrically connected in series via a via hole 27 provided in the coil 2 and has a coil axis parallel to the direction in which the insulating sheets 22 are stacked.
【０００６】絶縁性シート２２の左側には、それぞれ帯
状のビアホール２９ａ〜２９ｅが形成され、これらビア
ホール２９ａ〜２９ｅは連接して引出し用ビアホール２
９を構成している。同様に、絶縁性シート２２の右側に
は、ビアホール３０ａ，３０ｂが形成され、これらビア
ホール３０ａ，３０ｂは連接して引出し用ビアホール３
０を構成している。コイルＬ２の一方の端部（コイル導
体２３の引出し部２３ａ）は引出し用ビアホール２９に
電気的に接続され、他方の端部（コイル導体２６の引出
し部２６ａ）は引出し用ビアホール３０に電気的に接続
されている。Belt-shaped via holes 29a to 29e are formed on the left side of the insulating sheet 22, respectively.
9. Similarly, via holes 30 a and 30 b are formed on the right side of the insulating sheet 22, and the via holes 30 a and 30 b are connected to each other to form the via hole 3 for extraction.
0. One end of the coil L2 (lead portion 23a of the coil conductor 23) is electrically connected to the lead via hole 29, and the other end (lead portion 26a of the coil conductor 26) is electrically connected to the lead via hole 30. It is connected.
【０００７】各絶縁性シート２２は積み重ねられた後、
一体的に焼成され、図８に示すような積層体とされる。
図８において、積層体３１の下面（言い換えると、積層
型インダクタ２１の実装面）３２の左右には、それぞれ
コイルＬ２の入力外部電極３５並びに出力外部電極３６
が設けられている。コイルＬ２の一方の端部は、引出し
用ビアホール２９を介して入力外部電極３５に電気的に
接続され、他方の端部は引出し用ビアホール３０を介し
て出力外部電極３６に電気的に接続されている。ここ
に、Ｌ２のコイル軸は積層型インダクタ２１の実装面３
２に対して垂直である。そして、コイルＬ２のコイル軸
は入出力外部電極３５，３６に対して垂直となってい
る。After each insulating sheet 22 is stacked,
It is fired integrally to form a laminate as shown in FIG.
8, on the left and right sides of the lower surface 32 of the multilayer body 31 (in other words, the mounting surface of the multilayer inductor 21), an input external electrode 35 and an output external electrode 36 of the coil L2 are respectively provided.
Is provided. One end of the coil L2 is electrically connected to the input external electrode 35 via the extraction via hole 29, and the other end is electrically connected to the output external electrode 36 via the extraction via hole 30. I have. Here, the coil axis of L2 is the mounting surface 3 of the multilayer inductor 21.
Perpendicular to 2. The coil axis of the coil L2 is perpendicular to the input / output external electrodes 35 and 36.
【０００８】図７及び図８に示した積層型インダクタ２
１は、入出力外部電極３５，３６が実装面３２に設けら
れているため、インダクタ２１を印刷配線板にリフロー
半田等を使用して実装する場合、入出力外部電極３５，
３６に半田のフィレットが形成されない。従って、印刷
配線板上における積層型インダクタ２１の実装面積が小
さくてすむ。また、入出力外部電極３５，３６は、コイ
ルＬ２を構成しているコイル導体２３〜２６から隔たっ
ている。従って、入出力外部電極３５，３６とコイルＬ
２との間に浮遊容量が発生しにくくなり、インダクタ２
１の電気特性を改善することができる。The multilayer inductor 2 shown in FIGS. 7 and 8
1, the input / output external electrodes 35 and 36 are provided on the mounting surface 32. Therefore, when the inductor 21 is mounted on a printed wiring board using reflow soldering or the like, the input / output external electrodes 35 and 36 are provided.
36, no solder fillet is formed. Therefore, the mounting area of the multilayer inductor 21 on the printed wiring board can be small. The input / output external electrodes 35 and 36 are separated from the coil conductors 23 to 26 constituting the coil L2. Therefore, the input / output external electrodes 35 and 36 and the coil L
Stray capacitance between the inductor 2
1 can be improved.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、前記積
層型インダクタ２１は、コイルＬ２の外周近傍に引出し
用ビアホール２９，３０を形成しているため、コイルＬ
２の横断面の面積が小さくなり、大きなインダクタンス
が得られないという問題が新たに発生する。さらに、入
出力外部電極３５，３６とコイルＬ２との間の浮遊容量
は抑えられるが、引出し用ビアホール２９がコイルＬ２
の全長に渡って近接しているので、引出し用ビアホール
２９とコイルＬ２との間に浮遊容量が新たに生じる。However, the laminated inductor 21 has the draw-out via holes 29 and 30 in the vicinity of the outer periphery of the coil L2.
2 has a new problem that the area of the cross section becomes small and a large inductance cannot be obtained. Further, the stray capacitance between the input / output external electrodes 35 and 36 and the coil L2 is suppressed, but the extraction via hole 29 is
, The stray capacitance is newly generated between the extraction via hole 29 and the coil L2.
【００１０】そこで、本発明の目的は、印刷配線板等に
実装する際に半田フィレットが形成されず、かつ、電気
特性の優れた積層型インダクタを提出する。Accordingly, an object of the present invention is to provide a multilayer inductor which does not form a solder fillet when mounted on a printed wiring board or the like and has excellent electrical characteristics.
【００１１】[0011]
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型インダクタは、（ａ）複数の絶
縁層と複数のコイル導体を積み重ねて構成した積層体
と、（ｂ）前記コイル導体を電気的に直列に接続して構
成し、前記積層体に内蔵したコイルと、（ｃ）前記積層
体の実装面に設けた入力外部電極及び出力外部電極とを
備え、（ｄ）前記コイルが複数のコイル部に分割されて
並置され、隣り合うコイル部の相互の巻き方向が逆であ
り、前記コイルの両端部を前記入力外部電極及び前記出
力外部電極に接続したこと、を特徴とする。In order to achieve the above object, a laminated inductor according to the present invention comprises: (a) a laminated body formed by stacking a plurality of insulating layers and a plurality of coil conductors; (C) a coil built in the laminate by electrically connecting the coil conductors in series, and (c) an input external electrode and an output external electrode provided on a mounting surface of the laminate. The coil is divided into a plurality of coil portions and juxtaposed, the winding directions of adjacent coil portions are opposite to each other, and both ends of the coil are connected to the input external electrode and the output external electrode. And
【００１２】[0012]
【作用】以上の構成により、コイルの外周近傍に引出し
用ビアホールを形成する必要がなくなり、その分だけ積
層体内におけるコイルの占有領域が大きくなる。しか
も、コイルが複数のコイル部に分割され、直列に接続さ
れているため、大きなインダクタンスが得られる。ま
た、引出し用ビアホールがコイルの外周面に対向しない
ため、引出し用ビアホールとコイルとの間の浮遊容量が
抑えられる。そして、入出力外部電極を実装面に形成す
ることにより、積層型インダクタを印刷配線板等に実装
する際に入出力外部電極に半田フィレットが形成されな
い。According to the above configuration, it is not necessary to form a drawing via hole near the outer periphery of the coil, and the area occupied by the coil in the laminated body is increased accordingly. Moreover, since the coil is divided into a plurality of coil portions and connected in series, a large inductance can be obtained. In addition, since the extraction via hole does not face the outer peripheral surface of the coil, the floating capacitance between the extraction via hole and the coil can be suppressed. By forming the input / output external electrodes on the mounting surface, no solder fillet is formed on the input / output external electrodes when the multilayer inductor is mounted on a printed wiring board or the like.
【００１３】[0013]
【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施の形態について添付の図面を参照して説明す
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a laminated inductor according to an embodiment of the present invention.
【００１４】［第１実施形態、図１及び図２］図１に示
すように、積層型インダクタ４１は、コイル導体４３〜
４７をそれぞれ表面に設けた絶縁性シート４２と、表面
に予め導体が設けられていないカバー用絶縁性シート４
２等にて構成されている。コイル導体４３〜４７は、印
刷やスパッタリングや蒸着等の方法により、絶縁性シー
ト４２の表面に形成されている。コイル導体４３〜４７
の材料としては、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等が使
用される。シート４２の材料としては、フェライト等の
磁性体材料やセラミック等の絶縁体材料が使用される。[First Embodiment, FIGS. 1 and 2] As shown in FIG. 1, a multilayer inductor 41 includes coil conductors 43 to
47 are provided on the surface of the insulating sheet 42, and the cover insulating sheet 4 is provided with no conductor on the surface in advance.
2 and the like. The coil conductors 43 to 47 are formed on the surface of the insulating sheet 42 by a method such as printing, sputtering, or vapor deposition. Coil conductors 43 to 47
Ag, Ag-Pd, Cu, Ni, and the like are used as the material for. As a material of the sheet 42, a magnetic material such as ferrite or an insulating material such as ceramic is used.
【００１５】コイル導体４５の略左半分とコイル導体４
３，４４は、絶縁性シート４２にそれぞれ設けたビアホ
ール４８ａ，４８ｂを介して電気的に直列に接続され、
反時計回り方向に巻回する螺旋状の第１コイル部Ｌａを
構成する。コイル導体４５の略右側半分とコイル導体４
６，４７は、絶縁性シート４２にそれぞれ設けたビアホ
ール４８ｃ，４８ｄを介して電気的に直列に接続され、
時計回り方向に巻回する螺旋状の第２コイル部Ｌｂを構
成する。第１コイル部Ｌａと第２コイル部Ｌｂは、それ
ぞれのコイル軸がシート４２の積み重ね方向に対して平
行になるように並置されている。そして、第１コイル部
Ｌａと第２コイル部Ｌｂを電気的に直列に接続すること
により、シート４２の積み重ね方向に逆Ｕ字形に配置し
ているコイルＬ３が形成される。A substantially left half of the coil conductor 45 and the coil conductor 4
3, 44 are electrically connected in series via via holes 48a, 48b provided in the insulating sheet 42, respectively.
A spiral first coil portion La wound in a counterclockwise direction is configured. Approximately the right half of the coil conductor 45 and the coil conductor 4
6, 47 are electrically connected in series via via holes 48c, 48d provided in the insulating sheet 42, respectively.
A spiral second coil portion Lb wound clockwise is configured. The first coil part La and the second coil part Lb are juxtaposed so that their respective coil axes are parallel to the stacking direction of the sheets 42. Then, by electrically connecting the first coil portion La and the second coil portion Lb in series, a coil L3 arranged in an inverted U-shape in the stacking direction of the sheets 42 is formed.
【００１６】このコイルＬ３の一端部（即ち、コイル導
体４３）は、絶縁性シート４２に設けた引出し用ビアホ
ール４９を介して、図１において最下層の絶縁性シート
４２の裏面左側に露出している。コイルＬ３の他端部
（コイル導体４７）は、絶縁性シート４２に設けた引出
し用ビアホール５０を介して、前記絶縁性シート４２の
裏面右側に露出している。One end of the coil L3 (ie, the coil conductor 43) is exposed to the left side of the lower surface of the lowermost insulating sheet 42 in FIG. 1 through a lead-out via hole 49 provided in the insulating sheet 42. I have. The other end (coil conductor 47) of the coil L <b> 3 is exposed on the right side of the back surface of the insulating sheet 42 via a lead-out via hole 50 provided in the insulating sheet 42.
【００１７】以上の絶縁性シート４２は積み重ねられた
後、一体的に焼成され、図２に示すように、積層体５１
とされる。図２は、積層型インダクタ４１の構成を模式
的に示したものである。積層体５１の下面（言い換える
と、積層型インダクタ４１の実装面）５２の左右には、
それぞれ入力外部電極５５及び出力外部電極５６が設け
られている。入力外部電極５５と出力外部電極５６は、
それぞれ引出し用ビアホール４９，５０を介してコイル
Ｌ３の両端部、具体的にはコイル導体４３とコイル導体
４７に電気的に接続されている。これらの入出力外部電
極５５，５６は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等の導
電性ペーストを塗布後、焼付けたり、あるいは乾式めっ
きしたりすることによって形成される。After the above insulating sheets 42 are stacked, they are integrally fired, and as shown in FIG.
It is said. FIG. 2 schematically shows the configuration of the multilayer inductor 41. On the left and right sides of the lower surface 52 of the multilayer body 51 (in other words, the mounting surface of the multilayer inductor 41),
An input external electrode 55 and an output external electrode 56 are provided. The input external electrode 55 and the output external electrode 56
Both ends of the coil L3, specifically, the coil conductor 43 and the coil conductor 47 are electrically connected to each other through the via holes 49 and 50 for extraction. These input / output external electrodes 55 and 56 are formed by applying a conductive paste such as Ag, Ag-Pd, Cu, and Ni, followed by baking or dry plating.
【００１８】以上の構成からなる積層型インダクタ４１
は、図２に示すように、コイルＬ３を構成している二つ
のコイル部Ｌａ，Ｌｂの巻き方向が相互に逆方向である
ので、コイル部Ｌａ，Ｌｂのそれぞれに電流が流れるこ
とにより発生する磁束が、打ち消し合うことなく強めら
れる。そして、コイルＬ３の両端部（コイル導体４３と
４７）は、従来の距離の長い引出し用ビアホール２９
（図７及び図８参照）を使用しないで、距離の短い引出
し用ビアホール４９，５０を利用して入出力外部電極５
５，５６に引き出されている。つまり、その分だけ積層
体５１内におけるコイルＬ３の占有領域を大きくするこ
とができる。この結果、インダクタンスの大きな積層型
インダクタ４１を得ることができる。The multilayer inductor 41 having the above configuration
As shown in FIG. 2, since the winding directions of the two coil portions La and Lb forming the coil L3 are opposite to each other, the current is generated when a current flows through each of the coil portions La and Lb. The magnetic flux is strengthened without canceling out. Then, both ends (coil conductors 43 and 47) of the coil L3 are connected to the conventional long via hole 29 for extraction.
(See FIG. 7 and FIG. 8), the input / output external electrodes 5
5,56 have been drawn. That is, the area occupied by the coil L3 in the stacked body 51 can be increased accordingly. As a result, a multilayer inductor 41 having a large inductance can be obtained.
【００１９】さらに、引出し用ビアホール４９，５０が
コイルＬ３の外周面に対向しないため、引出し用ビアホ
ール４９，５０とコイルＬ３との間の浮遊容量が抑えら
れる。しかも、各コイル部Ｌａ，Ｌｂの横断面の面積が
小さくなるため、入出力外部電極５５，５６とコイルＬ
３との間に発生する浮遊容量も小さくなる。従って、高
周波特性の優れた積層型インダクタ４１が得られる。そ
して、実装面５２に入出力外部電極５５，５６を形成し
ているので、インダクタ４１を印刷配線板にリフロー半
田等を使用して実装する際、入出力外部電極５５，５６
に半田フィレットが形成されない。Furthermore, since the extraction via holes 49 and 50 do not face the outer peripheral surface of the coil L3, the stray capacitance between the extraction via holes 49 and 50 and the coil L3 is suppressed. Moreover, since the area of the cross section of each coil portion La, Lb is reduced, the input / output external electrodes 55, 56 and the coil L
3 also becomes small. Therefore, the multilayer inductor 41 having excellent high-frequency characteristics can be obtained. Since the input / output external electrodes 55 and 56 are formed on the mounting surface 52, when the inductor 41 is mounted on the printed wiring board using reflow soldering or the like, the input / output external electrodes 55 and 56 are used.
No solder fillet is formed on the surface.
【００２０】［第２実施形態、図３］第２実施形態は、
アレイタイプの積層型インダクタについて説明する。図
３に示すように、積層型インダクタアレイ６１は、前記
第１実施形態で説明したインダクタ４１を３個並置して
一体化したものと同様のものである。なお、図３におい
て、コイルＬ３は省略している。以上の構成により、印
刷配線板等に実装する際に半田フィレットが形成され
ず、かつ、電気特性の優れた積層型インダクタアレイ６
１が得られる。[Second Embodiment, FIG. 3] In the second embodiment,
An array type multilayer inductor will be described. As shown in FIG. 3, the multilayer inductor array 61 is the same as the one in which three inductors 41 described in the first embodiment are juxtaposed and integrated. In FIG. 3, the coil L3 is omitted. According to the above configuration, when mounting on a printed wiring board or the like, a solder fillet is not formed, and the multilayer inductor array 6 having excellent electrical characteristics is provided.
1 is obtained.
【００２１】［他の実施形態］なお、本発明は、前記実
施形態に限定されるものではなく、その要旨の範囲内で
種々に変更することができる。例えば、図４に示すよう
に、実装面５２に形成した入出力外部電極５５，５６
は、積層体５１の側面に折り返し部を延在させてもよ
い。また、前記実施形態は、コイルＬ３を二つのコイル
部Ｌａ，Ｌｂに分割した場合を例にして説明したが、四
つのコイル部、六つのコイル部、…に分割してもよいこ
とは言うまでもない。[Other Embodiments] The present invention is not limited to the above-described embodiment, but can be variously modified within the scope of the gist. For example, as shown in FIG. 4, input / output external electrodes 55 and 56 formed on the mounting surface 52 are provided.
May have a folded portion extending on the side surface of the laminate 51. In the above embodiment, the case where the coil L3 is divided into two coil portions La and Lb has been described as an example. However, it is needless to say that the coil L3 may be divided into four coil portions, six coil portions, and so on. .
【００２２】さらに、前記実施形態は、それぞれパター
ンが形成された絶縁性シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
絶縁性シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタを作成して
もよい。印刷等の方法によりペースト状の絶縁性材料に
て絶縁層を形成した後、その絶縁層の表面にペースト状
の導電性パターン材料を塗布して任意のパターンを形成
する。次に、ペースト状の絶縁性材料を前記パターンの
上から塗布してパターンが内蔵された絶縁層とする。同
様にして、順に重ね塗りすることにより積層構造を有す
るインダクタが得られる。Further, in the above-described embodiment, the insulating sheets each having a pattern formed thereon are stacked and then integrally fired, but the invention is not necessarily limited to this.
As the insulating sheet, a pre-fired one may be used. Further, the inductor may be manufactured by a manufacturing method described below. After an insulating layer is formed from a paste-like insulating material by a method such as printing, a paste-like conductive pattern material is applied to the surface of the insulating layer to form an arbitrary pattern. Next, a paste-like insulating material is applied from above the pattern to form an insulating layer in which the pattern is embedded. Similarly, an inductor having a laminated structure can be obtained by successively coating.
【００２３】[0023]
【発明の効果】以上の説明からも明らかなように、本発
明によれば、実装面に入出力外部電極を設けているの
で、積層型インダクタを印刷配線板等に実装する際に入
出力外部電極に半田フィレットが形成されない。従っ
て、印刷配線板上における積層型インダクタの実装面積
が小さくてすむ。また、コイルを複数のコイル部に分割
して並置し、隣り合うコイル部の相互の巻き方向を逆に
することにより、引出し用ビアホールをコイルの外周面
に対向させなくてすむようになり、引出し用ビアホール
とコイルとの間の浮遊容量を抑えることができる。従っ
て、高周波領域でのインピーダンス値の減衰が抑えら
れ、ノイズ除去効果が優れた電磁干渉フィルタとして使
用することができる。As is apparent from the above description, according to the present invention, since the input / output external electrodes are provided on the mounting surface, the input / output external electrodes are required when the multilayer inductor is mounted on a printed wiring board or the like. No solder fillet is formed on the electrode. Therefore, the mounting area of the multilayer inductor on the printed wiring board can be small. In addition, the coil is divided into a plurality of coil portions and juxtaposed, and by reversing the winding direction of the adjacent coil portions, the draw-out via hole does not have to be opposed to the outer peripheral surface of the coil. The stray capacitance between the via hole and the coil can be suppressed. Therefore, the attenuation of the impedance value in the high frequency region is suppressed, and the filter can be used as an electromagnetic interference filter having an excellent noise removing effect.
【図１】本発明に係る積層型インダクタの第１実施形態
の構成を示す分解斜視図。FIG. 1 is an exploded perspective view showing a configuration of a first embodiment of a multilayer inductor according to the present invention.
【図２】図１に示した積層型インダクタの透視斜視図。FIG. 2 is a perspective view of the multilayer inductor shown in FIG. 1;
【図３】本発明に係る積層型インダクタの第２実施形態
を示す斜視図。FIG. 3 is a perspective view showing a second embodiment of the multilayer inductor according to the present invention.
【図４】図２に示した積層型インダクタの変形例を示す
透視斜視図。FIG. 4 is a perspective view showing a modification of the multilayer inductor shown in FIG. 2;
【図５】従来の積層型インダクタの一例を示す分解斜視
図。FIG. 5 is an exploded perspective view showing an example of a conventional multilayer inductor.
【図６】図５に示した積層型インダクタの透視斜視図。6 is a perspective view of the multilayer inductor shown in FIG. 5;
【図７】従来の積層型インダクタの別の例を示す分解斜
視図。FIG. 7 is an exploded perspective view showing another example of a conventional multilayer inductor.
【図８】図７に示した積層型インダクタの透視斜視図。FIG. 8 is a transparent perspective view of the multilayer inductor shown in FIG. 7;
４１…積層型インダクタ ４２…絶縁性シート ４３〜４７…コイル導体 ４９，５０…引出し用ビアホール ５１…積層体 ５２…実装面 ５５…入力外部電極 ５６…出力外部電極 ６１…積層型インダクタアレイ Ｌ３…コイル Ｌａ，Ｌｂ…コイル部 41 ... Laminated inductor 42 ... Insulating sheet 43-47 ... Coil conductor 49,50 ... Lead via hole 51 ... Laminated body 52 ... Mounting surface 55 ... Input external electrode 56 ... Output external electrode 61 ... Laminated inductor array L3 ... Coil La, Lb ... coil part
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１２年３月２７日（２０００．３．２
７）[Submission date] March 27, 2000 (2003.
7)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
Claims (1)
重ねて構成した積層体と、 前記コイル導体を電気的に直列に接続して構成し、前記
積層体に内蔵したコイルと、 前記積層体の実装面に設けた入力外部電極及び出力外部
電極とを備え、 前記コイルが複数のコイル部に分割されて並置され、隣
り合うコイル部の相互の巻き方向が逆であり、前記コイ
ルの両端部を前記入力外部電極及び前記出力外部電極に
接続したこと、 を特徴とする積層型インダクタ。A stacked body formed by stacking a plurality of insulating layers and a plurality of coil conductors; a coil formed by electrically connecting the coil conductors in series; and a coil built in the stacked body; An input external electrode and an output external electrode provided on the mounting surface of the coil, wherein the coil is divided into a plurality of coil portions and juxtaposed, the mutually winding directions of adjacent coil portions are opposite, and both ends of the coil Is connected to the input external electrode and the output external electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15875199A JP3204249B2 (en) | 1999-06-04 | 1999-06-04 | Multilayer inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15875199A JP3204249B2 (en) | 1999-06-04 | 1999-06-04 | Multilayer inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000348940A true JP2000348940A (en) | 2000-12-15 |
| JP3204249B2 JP3204249B2 (en) | 2001-09-04 |
Family
ID=15678546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15875199A Expired - Lifetime JP3204249B2 (en) | 1999-06-04 | 1999-06-04 | Multilayer inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204249B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012920A (en) * | 2005-06-30 | 2007-01-18 | Neomax Co Ltd | Laminated inductor, method of manufacturing thereof and green sheet |
| CN102647854A (en) * | 2011-02-18 | 2012-08-22 | 揖斐电株式会社 | Inductor component, printed circuit board incorporating inductor component therein, and method of manufacturing inductor component |
| US8334746B2 (en) | 2008-07-15 | 2012-12-18 | Murata Manufacturing Co., Ltd. | Electronic component |
| KR101218985B1 (en) * | 2011-05-31 | 2013-01-04 | 삼성전기주식회사 | Chip-type coil component |
| JP2013143471A (en) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | Electronic component |
| US8907757B2 (en) | 2011-11-04 | 2014-12-09 | Murata Manufacturing Co., Ltd. | Common mode choke coil and high-frequency electronic device |
-
1999
- 1999-06-04 JP JP15875199A patent/JP3204249B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012920A (en) * | 2005-06-30 | 2007-01-18 | Neomax Co Ltd | Laminated inductor, method of manufacturing thereof and green sheet |
| US8334746B2 (en) | 2008-07-15 | 2012-12-18 | Murata Manufacturing Co., Ltd. | Electronic component |
| CN102647854A (en) * | 2011-02-18 | 2012-08-22 | 揖斐电株式会社 | Inductor component, printed circuit board incorporating inductor component therein, and method of manufacturing inductor component |
| KR101465369B1 (en) | 2011-02-18 | 2014-11-25 | 이비덴 가부시키가이샤 | Inductor component, printed circuit board incorporating the inductor component therein, and method of manufacturing inductor component |
| US9265158B2 (en) | 2011-02-18 | 2016-02-16 | Ibiden Co., Ltd. | Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component |
| KR101218985B1 (en) * | 2011-05-31 | 2013-01-04 | 삼성전기주식회사 | Chip-type coil component |
| US8907757B2 (en) | 2011-11-04 | 2014-12-09 | Murata Manufacturing Co., Ltd. | Common mode choke coil and high-frequency electronic device |
| JP2015043439A (en) * | 2011-11-04 | 2015-03-05 | 株式会社村田製作所 | Common mode choke coil and high frequency electronic device |
| JPWO2013065716A1 (en) * | 2011-11-04 | 2015-04-02 | 株式会社村田製作所 | Common mode choke coil and high frequency electronic equipment |
| JP2013143471A (en) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3204249B2 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058164B1 (en) | Multilayer inductor | |
| US6590486B2 (en) | Multilayer inductor | |
| JP3039538B1 (en) | Multilayer inductor | |
| US6157285A (en) | Laminated inductor | |
| JP2002289432A (en) | Laminated impedance element | |
| JPH1197244A (en) | Laminated inductor | |
| JP2000021633A (en) | Stacked inductor array | |
| JP2001313212A (en) | Laminated coil and its manufacturing method | |
| JP2001060519A (en) | Laminated inductor | |
| JP2976971B1 (en) | In-phase inductor | |
| JP3077061B2 (en) | Laminated coil | |
| JP3161455B2 (en) | Common mode choke coil | |
| JP3446681B2 (en) | Multilayer inductor array | |
| JP2910758B1 (en) | Laminated LC parts | |
| JP2958523B1 (en) | Laminated common mode choke coil | |
| JP3036542B1 (en) | Multilayer inductor | |
| JP3204249B2 (en) | Multilayer inductor | |
| JP3554780B2 (en) | Multilayer electronic components | |
| JP4317179B2 (en) | Multilayer filter | |
| JP2000216024A (en) | Multilayer inductor | |
| JP2006032424A (en) | Multilayered coil array | |
| JP4813007B2 (en) | Multilayer electronic component array | |
| JP3166702B2 (en) | Laminated common mode choke coil | |
| JP3245835B2 (en) | Manufacturing method of multilayer inductor | |
| JP2000151327A (en) | Laminate type noise filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3204249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |