JP2000347935A - 圧縮メイン・メモリの仮想非圧縮キャッシュ - Google Patents
圧縮メイン・メモリの仮想非圧縮キャッシュInfo
- Publication number
- JP2000347935A JP2000347935A JP2000135299A JP2000135299A JP2000347935A JP 2000347935 A JP2000347935 A JP 2000347935A JP 2000135299 A JP2000135299 A JP 2000135299A JP 2000135299 A JP2000135299 A JP 2000135299A JP 2000347935 A JP2000347935 A JP 2000347935A
- Authority
- JP
- Japan
- Prior art keywords
- data segment
- index
- uncompressed
- segment
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99941—Database schema or data structure
- Y10S707/99942—Manipulating data structure, e.g. compression, compaction, compilation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 メイン・メモリの圧縮を実装し、圧縮単位が
メモリ・セグメントであるコンピュータ・システムのキ
ャッシュ・ミス操作でデータ・アクセス待ち時間を短縮
するシステム及び方法を提供すること。 【解決手段】 方法は、圧縮したデータ・セグメント及
び非圧縮データ・セグメントを記憶するためメイン・メ
モリに共通メモリ領域を提供するステップ、メイン・メ
モリに形成し、キャッシュ・ミス操作で非圧縮データ・
セグメント及び圧縮データ・セグメントの両方を見つけ
るエントリを持ち、各エントリがメイン・メモリのデー
タ・セグメントを見つけ、且つデータ・セグメントのス
テータスを示すインデックスを含むディレクトリ構造に
アクセスするステップ、及びキャッシュ・ミス操作でア
クセスするデータ・セグメントのステータス指標をチェ
ックし、ステータスに従って共通メモリ領域から圧縮デ
ータ・セグメントか非圧縮データ・セグメントのいずれ
かを処理するステップを含む。
メモリ・セグメントであるコンピュータ・システムのキ
ャッシュ・ミス操作でデータ・アクセス待ち時間を短縮
するシステム及び方法を提供すること。 【解決手段】 方法は、圧縮したデータ・セグメント及
び非圧縮データ・セグメントを記憶するためメイン・メ
モリに共通メモリ領域を提供するステップ、メイン・メ
モリに形成し、キャッシュ・ミス操作で非圧縮データ・
セグメント及び圧縮データ・セグメントの両方を見つけ
るエントリを持ち、各エントリがメイン・メモリのデー
タ・セグメントを見つけ、且つデータ・セグメントのス
テータスを示すインデックスを含むディレクトリ構造に
アクセスするステップ、及びキャッシュ・ミス操作でア
クセスするデータ・セグメントのステータス指標をチェ
ックし、ステータスに従って共通メモリ領域から圧縮デ
ータ・セグメントか非圧縮データ・セグメントのいずれ
かを処理するステップを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、メイン・メモリの
圧縮を実装するコンピュータ・システムに関し、特に、
圧縮したメイン・メモリ・システムの各ライン（または
ライン・セット）の圧縮解除に伴う遅延により発生し得
る待ち時間を少なくする仮想非圧縮キャッシュに関す
る。
圧縮を実装するコンピュータ・システムに関し、特に、
圧縮したメイン・メモリ・システムの各ライン（または
ライン・セット）の圧縮解除に伴う遅延により発生し得
る待ち時間を少なくする仮想非圧縮キャッシュに関す
る。
【０００２】
【従来の技術】比較的大量のメイン・メモリを持つコン
ピュータ・システムでは、メモリのコストがシステム全
体のコストのかなりの部分を占めることがある。そのた
め、メイン・メモリの内容を圧縮した形で維持するコン
ピュータ・システム・アーキテクチャが検討されてい
る。このようなアーキテクチャを設計する１方法は、圧
縮の単位としてキャッシュ・ラインまたはキャッシュ・
ラインのセットを使用してメモリを圧縮することであ
る。キャッシュ・ラインはキャッシュ内に圧縮されない
形で維持し、キャッシュからメイン・メモリに記憶する
前に圧縮し、メイン・メモリからの読出しを実行する結
果になるキャッシュ・ミスのときに圧縮解除する。この
ような方法が効を奏するにはいくつかの問題を解決しな
ければならない。例えば、圧縮なしにメイン・メモリに
記憶するキャッシュ・ラインは、一定の大きさに固定す
るが、メモリ圧縮を行うと、占有する空間の大きさが違
ってくる。P. Franaszekによる米国特許第５７６１５３
６号、System and Method for Reducing Memory Fragme
ntation by Assigning Remainders to Share Memory Bl
ocks on a Best Fit Basis、及び同じくP．Franaszekに
よる米国特許第５８６４８５９号、System and Method
of Compression and Decompression using Store Addre
ssingに説明されているように、サイズの異なるキャッ
シュ・ラインをメイン・メモリに効率よく記憶しそこか
らアクセスする手法が知られている。
ピュータ・システムでは、メモリのコストがシステム全
体のコストのかなりの部分を占めることがある。そのた
め、メイン・メモリの内容を圧縮した形で維持するコン
ピュータ・システム・アーキテクチャが検討されてい
る。このようなアーキテクチャを設計する１方法は、圧
縮の単位としてキャッシュ・ラインまたはキャッシュ・
ラインのセットを使用してメモリを圧縮することであ
る。キャッシュ・ラインはキャッシュ内に圧縮されない
形で維持し、キャッシュからメイン・メモリに記憶する
前に圧縮し、メイン・メモリからの読出しを実行する結
果になるキャッシュ・ミスのときに圧縮解除する。この
ような方法が効を奏するにはいくつかの問題を解決しな
ければならない。例えば、圧縮なしにメイン・メモリに
記憶するキャッシュ・ラインは、一定の大きさに固定す
るが、メモリ圧縮を行うと、占有する空間の大きさが違
ってくる。P. Franaszekによる米国特許第５７６１５３
６号、System and Method for Reducing Memory Fragme
ntation by Assigning Remainders to Share Memory Bl
ocks on a Best Fit Basis、及び同じくP．Franaszekに
よる米国特許第５８６４８５９号、System and Method
of Compression and Decompression using Store Addre
ssingに説明されているように、サイズの異なるキャッ
シュ・ラインをメイン・メモリに効率よく記憶しそこか
らアクセスする手法が知られている。
【０００３】もう１つの問題は、メモリ・アクセス待ち
時間が増えることである。その原因として、圧縮を行わ
ないシステムと比べて２つのソースが考えられる。ま
ず、圧縮したラインは占有する空間の大きさが異なるの
で、圧縮したラインを記憶するため使用する空間は動的
に割当て、圧縮したラインの位置をディレクトリを使っ
て見つける必要がある。このようなディレクトリ・アク
セスでは待ち時間が長くなることがあるが、増加した待
ち時間は、C．Benveniste、P．Franaszek、J．Robinso
n、C．Schultzによる米国特許出願第２５６５７２号、"
Directory Cache for Indirectly Addressed Main Memo
ry"に述べられているように、高速なディレクトリ・エ
ントリ・メモリにキャッシュを維持することで短縮でき
る。メモリ・アクセス待ち時間が増加するもう１つのソ
ースは、圧縮と圧縮解除による。つまり、圧縮によりメ
イン・メモリからデータを読出す時間が長くなることが
ある（メイン・メモリの内容が圧縮されない従来のシス
テムに比べて）。これは、一般にはこのような読出しに
キャッシュ・ラインやキャッシュ・ライン・セットの圧
縮解除が必要だからである。同様に、メイン・メモリに
データを記憶するとき、データ圧縮のため所要時間が長
くなることがある。キャッシュ・ラインのセットを圧縮
単位として使用する場合、メイン・メモリへの記憶内容
も圧縮解除を伴うことがある。つまり、１つのキャッシ
ュ・ラインを記憶するため、最初に、記憶されているラ
インに関連する残りの（メイン・メモリから読出され
た）キャッシュ・ラインを圧縮解除し、その後にのみラ
インのセットを単位として圧縮し記憶する必要のある場
合がある。共有ディレクトリとともに、並列性を利用し
て圧縮と圧縮解除を高速にする手法は、P．Franaszek、
J．Robinson、J．Thomasによる米国特許第５７２９２２
８号、PARALLEL COMPRESSION AND DECOMPRESSION USING
A COOPERATIVE DICTIONARYに見られ、この問題を軽減す
るのに役立つが、しかしそれでもメイン・メモリ圧縮を
行わないシステムに比べて、メモリ・アクセス待ち時間
の増加による性能の低下が起こり得る。
時間が増えることである。その原因として、圧縮を行わ
ないシステムと比べて２つのソースが考えられる。ま
ず、圧縮したラインは占有する空間の大きさが異なるの
で、圧縮したラインを記憶するため使用する空間は動的
に割当て、圧縮したラインの位置をディレクトリを使っ
て見つける必要がある。このようなディレクトリ・アク
セスでは待ち時間が長くなることがあるが、増加した待
ち時間は、C．Benveniste、P．Franaszek、J．Robinso
n、C．Schultzによる米国特許出願第２５６５７２号、"
Directory Cache for Indirectly Addressed Main Memo
ry"に述べられているように、高速なディレクトリ・エ
ントリ・メモリにキャッシュを維持することで短縮でき
る。メモリ・アクセス待ち時間が増加するもう１つのソ
ースは、圧縮と圧縮解除による。つまり、圧縮によりメ
イン・メモリからデータを読出す時間が長くなることが
ある（メイン・メモリの内容が圧縮されない従来のシス
テムに比べて）。これは、一般にはこのような読出しに
キャッシュ・ラインやキャッシュ・ライン・セットの圧
縮解除が必要だからである。同様に、メイン・メモリに
データを記憶するとき、データ圧縮のため所要時間が長
くなることがある。キャッシュ・ラインのセットを圧縮
単位として使用する場合、メイン・メモリへの記憶内容
も圧縮解除を伴うことがある。つまり、１つのキャッシ
ュ・ラインを記憶するため、最初に、記憶されているラ
インに関連する残りの（メイン・メモリから読出され
た）キャッシュ・ラインを圧縮解除し、その後にのみラ
インのセットを単位として圧縮し記憶する必要のある場
合がある。共有ディレクトリとともに、並列性を利用し
て圧縮と圧縮解除を高速にする手法は、P．Franaszek、
J．Robinson、J．Thomasによる米国特許第５７２９２２
８号、PARALLEL COMPRESSION AND DECOMPRESSION USING
A COOPERATIVE DICTIONARYに見られ、この問題を軽減す
るのに役立つが、しかしそれでもメイン・メモリ圧縮を
行わないシステムに比べて、メモリ・アクセス待ち時間
の増加による性能の低下が起こり得る。
【０００４】圧縮と圧縮解除によるメモリ・アクセス待
ち時間の増加の問題を解決する１つの方法は、最近アク
セスされたキャッシュ・ライン（またはキャッシュ・ラ
インのセット）を圧縮しない形で記憶したメイン・メモ
リのパーティションを取っておくことである。このよう
な方法の１例（パーティションは"非圧縮キャッシュ"と
呼ばれる）は、Hovis、Haselhorst、Kerchberger、Brow
n、Luickによる米国特許第５８１２８１７号、COMPRESS
ION ARCHITECTURE FOR SYSTEM MEMORY APPLICATIONに見
られる。しかしこのメイン・メモリ分割法には大きな問
題が予想される。つまり、非圧縮パーティションに記憶
される各キャッシュ・ライン（またはキャッシュ・ライ
ン・セット）はメイン・メモリに２回記憶される。１回
目は圧縮された形、２回目は非圧縮形式でパーティショ
ンに記憶される。従ってこの方法では、複数のラインを
２回記憶するために全体のメモリ圧縮効果が減少し得
る。
ち時間の増加の問題を解決する１つの方法は、最近アク
セスされたキャッシュ・ライン（またはキャッシュ・ラ
インのセット）を圧縮しない形で記憶したメイン・メモ
リのパーティションを取っておくことである。このよう
な方法の１例（パーティションは"非圧縮キャッシュ"と
呼ばれる）は、Hovis、Haselhorst、Kerchberger、Brow
n、Luickによる米国特許第５８１２８１７号、COMPRESS
ION ARCHITECTURE FOR SYSTEM MEMORY APPLICATIONに見
られる。しかしこのメイン・メモリ分割法には大きな問
題が予想される。つまり、非圧縮パーティションに記憶
される各キャッシュ・ライン（またはキャッシュ・ライ
ン・セット）はメイン・メモリに２回記憶される。１回
目は圧縮された形、２回目は非圧縮形式でパーティショ
ンに記憶される。従ってこの方法では、複数のラインを
２回記憶するために全体のメモリ圧縮効果が減少し得
る。
【０００５】仮想メモリを使用する最も新しいコンピュ
ータ・オペレーティング・システムでは、メイン・メモ
リ記憶割当ての単位、及び仮想アドレスを実アドレスに
変換する基準はページである。つまり仮想アドレスはペ
ージ・テーブルを使って実アドレスに変換される（且つ
メイン・メモリに記憶される）。ページを圧縮単位とし
メイン・メモリを非圧縮領域と圧縮領域に分割するが、
ページの複製は行わない（つまり各ページは圧縮されて
記憶されるか圧縮されずに記憶されるかのいずれかであ
り、両方ではない）別の方法が、M．Kjelso、M．Gooc
h、S．Jonesによる記事"Performance Evaluation of Co
mputer Architectures with Main MemoryData Compress
ion"、Journal of Systems Architecture 45（1999）、
pages 571-590で説明されている。
ータ・オペレーティング・システムでは、メイン・メモ
リ記憶割当ての単位、及び仮想アドレスを実アドレスに
変換する基準はページである。つまり仮想アドレスはペ
ージ・テーブルを使って実アドレスに変換される（且つ
メイン・メモリに記憶される）。ページを圧縮単位とし
メイン・メモリを非圧縮領域と圧縮領域に分割するが、
ページの複製は行わない（つまり各ページは圧縮されて
記憶されるか圧縮されずに記憶されるかのいずれかであ
り、両方ではない）別の方法が、M．Kjelso、M．Gooc
h、S．Jonesによる記事"Performance Evaluation of Co
mputer Architectures with Main MemoryData Compress
ion"、Journal of Systems Architecture 45（1999）、
pages 571-590で説明されている。
【０００６】このようなアプローチには、圧縮時間と非
圧縮時間に関して、典型的なページ・サイズが比較的大
きい（例えば４０９６バイト）という欠点がある。従っ
てこのタイプの設計では、圧縮したパーティションに記
憶されたページにマップされるキャッシュ・ミスがあっ
た場合、メモリ・アクセス待ち時間がかなり長くなる。
圧縮時間に関して、典型的なページ・サイズが比較的大
きい（例えば４０９６バイト）という欠点がある。従っ
てこのタイプの設計では、圧縮したパーティションに記
憶されたページにマップされるキャッシュ・ミスがあっ
た場合、メモリ・アクセス待ち時間がかなり長くなる。
【０００７】従って、この問題を回避するため、メイン
・メモリのページをメモリから読出すときに圧縮解除す
る際の遅延、及びメイン・メモリに記憶するときにペー
ジを圧縮する際の遅延による（従来の非圧縮メモリに比
べて）過剰なメモリ・アクセス待ち時間を少なくするこ
とを目的に圧縮単位が比較的小さい、つまり各ページが
複数のセグメントに分けられ、各セグメントを個別に圧
縮し圧縮解除できる圧縮メイン・メモリを実装したコン
ピュータ・システムを提供することが強く望まれる。
・メモリのページをメモリから読出すときに圧縮解除す
る際の遅延、及びメイン・メモリに記憶するときにペー
ジを圧縮する際の遅延による（従来の非圧縮メモリに比
べて）過剰なメモリ・アクセス待ち時間を少なくするこ
とを目的に圧縮単位が比較的小さい、つまり各ページが
複数のセグメントに分けられ、各セグメントを個別に圧
縮し圧縮解除できる圧縮メイン・メモリを実装したコン
ピュータ・システムを提供することが強く望まれる。
【０００８】また、処理時間を短縮し、メモリを分割す
るのではなく更に効率よく使用すること、つまり圧縮の
場合も非圧縮の場合も、全てのセグメントに使用する記
憶域を一貫した形で管理することが求められる。
るのではなく更に効率よく使用すること、つまり圧縮の
場合も非圧縮の場合も、全てのセグメントに使用する記
憶域を一貫した形で管理することが求められる。
【０００９】
【発明が解決しようとする課題】本発明の目的は、過剰
なメモリ・アクセス待ち時間を短縮するため、ページを
それぞれ個別に圧縮、圧縮解除できる複数のセグメント
に分割する等、圧縮単位を小さくした圧縮メイン・メモ
リを実装したコンピュータ・システム・アーキテクチャ
を提供することである。例えば、ページ・サイズが４０
９６バイトのとき、各ページをそれぞれ１０２４バイト
の４セグメントに分けると、圧縮されたメイン・メモリ
・データにマップされるキャッシュ・ミスが発生した場
合、圧縮解除に伴うメモリ待ち時間は、圧縮単位として
ページ全体を使用する場合に比べて約４分の１に短縮さ
れる。
なメモリ・アクセス待ち時間を短縮するため、ページを
それぞれ個別に圧縮、圧縮解除できる複数のセグメント
に分割する等、圧縮単位を小さくした圧縮メイン・メモ
リを実装したコンピュータ・システム・アーキテクチャ
を提供することである。例えば、ページ・サイズが４０
９６バイトのとき、各ページをそれぞれ１０２４バイト
の４セグメントに分けると、圧縮されたメイン・メモリ
・データにマップされるキャッシュ・ミスが発生した場
合、圧縮解除に伴うメモリ待ち時間は、圧縮単位として
ページ全体を使用する場合に比べて約４分の１に短縮さ
れる。
【００１０】本発明の他の目的は、過剰なメモリ・アク
セス待ち時間を短縮するため、それぞれ個別に且つ一貫
した形で処理できる圧縮データ・セグメントと非圧縮デ
ータ・セグメントの両方を記憶するため、圧縮メイン・
メモリを実装したコンピュータ・システム・アーキテク
チャを提供することである。
セス待ち時間を短縮するため、それぞれ個別に且つ一貫
した形で処理できる圧縮データ・セグメントと非圧縮デ
ータ・セグメントの両方を記憶するため、圧縮メイン・
メモリを実装したコンピュータ・システム・アーキテク
チャを提供することである。
【００１１】本発明の他の目的は、非圧縮データ・セグ
メントを記憶する仮想非圧縮キャッシュと、前にメイン
・メモリからアクセスした非圧縮データ・セグメント項
目を追跡する仮想非圧縮キャッシュ管理システムを含
む、先に説明したようなコンピュータ・システム・アー
キテクチャを提供することである。つまり、データ・セ
グメントを圧縮領域または非圧縮領域に記憶する分割メ
モリ方式ではなく、全てのデータ・セグメントを一貫し
て扱い、メモリにランダムに配置した仮想非圧縮キャッ
シュを含む非圧縮セグメントのセットをブロックを使っ
て記憶する。
メントを記憶する仮想非圧縮キャッシュと、前にメイン
・メモリからアクセスした非圧縮データ・セグメント項
目を追跡する仮想非圧縮キャッシュ管理システムを含
む、先に説明したようなコンピュータ・システム・アー
キテクチャを提供することである。つまり、データ・セ
グメントを圧縮領域または非圧縮領域に記憶する分割メ
モリ方式ではなく、全てのデータ・セグメントを一貫し
て扱い、メモリにランダムに配置した仮想非圧縮キャッ
シュを含む非圧縮セグメントのセットをブロックを使っ
て記憶する。
【００１２】本発明の好適な実施例に従って、メイン・
メモリを圧縮するコンピュータ・システムでデータ・ア
クセス時間を短縮するシステムを提供する。圧縮単位は
メモリ・セグメントであり、システムは非圧縮データと
圧縮データ・セグメントを記憶する共通メモリ領域と、
メイン・メモリに記憶し、キャッシュ・ミス操作のとき
非圧縮データ・セグメントと圧縮データ・セグメントの
両方を見つけ、且つそれぞれデータ・セグメントのステ
ータスを示すエントリを持つディレクトリ手段と、前記
ディレクトリ・エントリにアクセスし、キャッシュ・ミ
ス・イベントのときにアクセスするデータ・セグメント
のステータス指標をチェックし、ステータス指標に従っ
て共通メモリ領域からのデータ・セグメントの処理を可
能にする制御手段とを含み、共通メモリ領域に非圧縮デ
ータ・セグメント記憶域を設けることでデータ検索待ち
時間を短縮する。
メモリを圧縮するコンピュータ・システムでデータ・ア
クセス時間を短縮するシステムを提供する。圧縮単位は
メモリ・セグメントであり、システムは非圧縮データと
圧縮データ・セグメントを記憶する共通メモリ領域と、
メイン・メモリに記憶し、キャッシュ・ミス操作のとき
非圧縮データ・セグメントと圧縮データ・セグメントの
両方を見つけ、且つそれぞれデータ・セグメントのステ
ータスを示すエントリを持つディレクトリ手段と、前記
ディレクトリ・エントリにアクセスし、キャッシュ・ミ
ス・イベントのときにアクセスするデータ・セグメント
のステータス指標をチェックし、ステータス指標に従っ
て共通メモリ領域からのデータ・セグメントの処理を可
能にする制御手段とを含み、共通メモリ領域に非圧縮デ
ータ・セグメント記憶域を設けることでデータ検索待ち
時間を短縮する。
【００１３】
【発明の実施の形態】図１に、圧縮メイン・メモリを使
用した代表的なコンピュータ・システム１００の全体構
造を示す。中央処理装置（ＣＰＵ）１０２は、キャッシ
ュ１０４との間でデータを読み書きする。キャッシュ・
ミスとキャッシュ記憶の結果、圧縮メイン・メモリ１０
８に対する読み書きが圧縮コントローラ１０６によって
実行される。
用した代表的なコンピュータ・システム１００の全体構
造を示す。中央処理装置（ＣＰＵ）１０２は、キャッシ
ュ１０４との間でデータを読み書きする。キャッシュ・
ミスとキャッシュ記憶の結果、圧縮メイン・メモリ１０
８に対する読み書きが圧縮コントローラ１０６によって
実行される。
【００１４】図２に、図１のキャッシュ１０４、圧縮
（compression）コントローラ１０６、圧縮メイン・メ
モリ１０８の構造を詳しく示す。圧縮メイン・メモリ１
０８は、従来のＲＡＭメモリＭ２１０を使って実装し、
メモリＭ２１０はディレクトリＤ２２０と複数の固定サ
イズ・ブロック２３０を記憶するため使用する。キャッ
シュ２４０は、従来通り、キャッシュ・ライン（のセッ
ト）２４８に対してキャッシュ・ディレクトリ２４５を
使って実装する。圧縮コントローラ２６０は、圧縮デー
タ（compressed data）の読出しに使用する圧縮解除器
（decompressor）２６２、データの圧縮と書込みに使用
する圧縮器２６４、非圧縮データを一時的に保持するた
め使用する複数のメモリ・バッファ２６６、及び制御ロ
ジック２６８を含む。各キャッシュ・ラインは、所定の
実メモリ・アドレス２５０に関連付ける。ただし従来の
メモリとは異なりアドレス２５０はメモリＭ２１０のア
ドレスを参照するのではなく、ディレクトリＤ２２０に
対するディレクトリ・インデックス２７０を求めるため
使用する。各ディレクトリ・エントリは、関連付けられ
たキャッシュ・ラインを検索できる情報（詳しくは図３
に示す）を含む。Ｄ２２０のディレクトリ・エントリに
より参照される圧縮されたデータの単位は、キャッシュ
・ライン２４８に関連付けることができる。あるいはま
た圧縮単位を比較的大きくしてもよい。つまりキャッシ
ュ・ラインのセット（セグメント）をまとめて圧縮でき
る。簡単のため以下の例では、圧縮されたデータの単位
がキャッシュ・ライン２４８に対応するとする。アドレ
スＡ１ ２７１に関連付けられたライン１のディレクト
リ・エントリ２２１は、圧縮されたラインをディレクト
リ・エントリ内に全て記憶できる程度まで圧縮されたラ
インに対応する。アドレスＡ２ ２７２に関連付けられ
たライン２のディレクトリ・エントリ２２２は、第１の
完全ブロック２３１と部分的に埋められた第２のブロッ
ク２３２を使って圧縮したフォーマットで記憶されたラ
インに対応する。最後に、アドレスＡ３ ２７３とＡ４
２７４に関連付けられたライン３とライン４のディレ
クトリ・エントリ２２３及び２２４は、複数の完全ブロ
ック（ライン３にブロック２３３及び２３４、ライン４
にブロック２３５）を使って圧縮したフォーマットで記
憶されたラインに対応する。圧縮された２つのラインの
残りはブロック２３６で組み合わせられる。
（compression）コントローラ１０６、圧縮メイン・メ
モリ１０８の構造を詳しく示す。圧縮メイン・メモリ１
０８は、従来のＲＡＭメモリＭ２１０を使って実装し、
メモリＭ２１０はディレクトリＤ２２０と複数の固定サ
イズ・ブロック２３０を記憶するため使用する。キャッ
シュ２４０は、従来通り、キャッシュ・ライン（のセッ
ト）２４８に対してキャッシュ・ディレクトリ２４５を
使って実装する。圧縮コントローラ２６０は、圧縮デー
タ（compressed data）の読出しに使用する圧縮解除器
（decompressor）２６２、データの圧縮と書込みに使用
する圧縮器２６４、非圧縮データを一時的に保持するた
め使用する複数のメモリ・バッファ２６６、及び制御ロ
ジック２６８を含む。各キャッシュ・ラインは、所定の
実メモリ・アドレス２５０に関連付ける。ただし従来の
メモリとは異なりアドレス２５０はメモリＭ２１０のア
ドレスを参照するのではなく、ディレクトリＤ２２０に
対するディレクトリ・インデックス２７０を求めるため
使用する。各ディレクトリ・エントリは、関連付けられ
たキャッシュ・ラインを検索できる情報（詳しくは図３
に示す）を含む。Ｄ２２０のディレクトリ・エントリに
より参照される圧縮されたデータの単位は、キャッシュ
・ライン２４８に関連付けることができる。あるいはま
た圧縮単位を比較的大きくしてもよい。つまりキャッシ
ュ・ラインのセット（セグメント）をまとめて圧縮でき
る。簡単のため以下の例では、圧縮されたデータの単位
がキャッシュ・ライン２４８に対応するとする。アドレ
スＡ１ ２７１に関連付けられたライン１のディレクト
リ・エントリ２２１は、圧縮されたラインをディレクト
リ・エントリ内に全て記憶できる程度まで圧縮されたラ
インに対応する。アドレスＡ２ ２７２に関連付けられ
たライン２のディレクトリ・エントリ２２２は、第１の
完全ブロック２３１と部分的に埋められた第２のブロッ
ク２３２を使って圧縮したフォーマットで記憶されたラ
インに対応する。最後に、アドレスＡ３ ２７３とＡ４
２７４に関連付けられたライン３とライン４のディレ
クトリ・エントリ２２３及び２２４は、複数の完全ブロ
ック（ライン３にブロック２３３及び２３４、ライン４
にブロック２３５）を使って圧縮したフォーマットで記
憶されたラインに対応する。圧縮された２つのラインの
残りはブロック２３６で組み合わせられる。
【００１５】図３に、ディレクトリ・エントリ・フォー
マットの例を示す。この例の場合、図２のブロック２３
０はサイズが２５６バイトで、図２のキャッシュ・ライ
ン２４８のサイズは１０２４バイトと仮定する。つまり
ラインは４つのブロックを使って非圧縮フォーマットで
記憶できる。この例のディレクトリ・エントリのサイズ
は１６バイトであり、第１バイトは複数のフラグを含
む。第１バイト３０５の内容により、ディレクトリ・エ
ントリの残りのフォーマットが決まる。フラグ（ビッ
ト）３０１はラインを圧縮フォーマットで記憶するか非
圧縮フォーマットで記憶するかを指定する。非圧縮フォ
ーマットで記憶する場合、ディレクトリ・エントリの残
りはライン１ ３１０に対応すると解釈され、４つの３
２ビット・アドレスにより、ラインを含む４つのブロッ
クのメモリ内のアドレスが与えられる。圧縮フォーマッ
トで記憶する場合、フラグ・ビット３０２は、ディレク
トリ・エントリ内に圧縮ライン全体を記憶するかどうか
を示す。全体の場合、ディレクトリ・エントリのフォー
マットはライン３ ３３０に対応し、最大１２０ビット
の圧縮データが記憶される。全体でない場合、１２０ビ
ットを超える圧縮ラインでは、ライン１ ３１０または
ライン２ ３２０に示すフォーマットを使用できる。ラ
イン１ ３１０フォーマットの場合、別のフラグ・ビッ
ト３０３が、圧縮ラインを記憶するため使用するブロッ
クの数を指定し、１つ乃至４つの３０ビット・アドレス
でブロックの位置を指定し、最後に、最後のブロック
（３２バイト単位）に、フラグメント、つまり残りがブ
ロックの最初と最後のどちらに記憶されているかを示す
ビットとともに記憶される圧縮ラインのフラグメントま
たは残りのサイズは、４つのフラグメント情報ビット３
０４により与えられる。ディレクトリ・エントリ・フォ
ーマット３２０は、圧縮ラインの一部が（圧縮解除待ち
時間を短縮するために）ディレクトリ・エントリに記憶
される別のフォーマットを示す。その場合、圧縮ライン
の残りの部分を記憶するため使用する最初と最後のブロ
ックまでのアドレスだけがディレクトリ・エントリに記
憶され、間のブロック（がある場合）は、リンク・リス
ト方式により見つけられる。つまり圧縮ラインを記憶す
るため使用する各ブロックが必要なら所定の圧縮ライン
を記憶するため使用する次のブロックのアドレスを含む
ポインタ・フィールドを持つ。
マットの例を示す。この例の場合、図２のブロック２３
０はサイズが２５６バイトで、図２のキャッシュ・ライ
ン２４８のサイズは１０２４バイトと仮定する。つまり
ラインは４つのブロックを使って非圧縮フォーマットで
記憶できる。この例のディレクトリ・エントリのサイズ
は１６バイトであり、第１バイトは複数のフラグを含
む。第１バイト３０５の内容により、ディレクトリ・エ
ントリの残りのフォーマットが決まる。フラグ（ビッ
ト）３０１はラインを圧縮フォーマットで記憶するか非
圧縮フォーマットで記憶するかを指定する。非圧縮フォ
ーマットで記憶する場合、ディレクトリ・エントリの残
りはライン１ ３１０に対応すると解釈され、４つの３
２ビット・アドレスにより、ラインを含む４つのブロッ
クのメモリ内のアドレスが与えられる。圧縮フォーマッ
トで記憶する場合、フラグ・ビット３０２は、ディレク
トリ・エントリ内に圧縮ライン全体を記憶するかどうか
を示す。全体の場合、ディレクトリ・エントリのフォー
マットはライン３ ３３０に対応し、最大１２０ビット
の圧縮データが記憶される。全体でない場合、１２０ビ
ットを超える圧縮ラインでは、ライン１ ３１０または
ライン２ ３２０に示すフォーマットを使用できる。ラ
イン１ ３１０フォーマットの場合、別のフラグ・ビッ
ト３０３が、圧縮ラインを記憶するため使用するブロッ
クの数を指定し、１つ乃至４つの３０ビット・アドレス
でブロックの位置を指定し、最後に、最後のブロック
（３２バイト単位）に、フラグメント、つまり残りがブ
ロックの最初と最後のどちらに記憶されているかを示す
ビットとともに記憶される圧縮ラインのフラグメントま
たは残りのサイズは、４つのフラグメント情報ビット３
０４により与えられる。ディレクトリ・エントリ・フォ
ーマット３２０は、圧縮ラインの一部が（圧縮解除待ち
時間を短縮するために）ディレクトリ・エントリに記憶
される別のフォーマットを示す。その場合、圧縮ライン
の残りの部分を記憶するため使用する最初と最後のブロ
ックまでのアドレスだけがディレクトリ・エントリに記
憶され、間のブロック（がある場合）は、リンク・リス
ト方式により見つけられる。つまり圧縮ラインを記憶す
るため使用する各ブロックが必要なら所定の圧縮ライン
を記憶するため使用する次のブロックのアドレスを含む
ポインタ・フィールドを持つ。
【００１６】圧縮メイン・メモリ・システムと圧縮メイ
ン・メモリ・ディレクトリ構造の例について説明した
が、本発明の動作の１つの方法について、ここで詳しく
説明する。先に述べた通り、圧縮単位はキャッシュ・ラ
インで構成するか、ともに圧縮、圧縮解除できるキャッ
シュ・ライン・セットで構成してもよい。例えば、キャ
ッシュ・ラインのサイズを６４バイトとすると、連続し
た１６のキャッシュ・ラインのセットを１０２４バイト
の実メモリ・アドレス境界に揃えて、圧縮単位を形成す
ることができる。曖昧さを避けるため、圧縮単位（今述
べた通り１つのキャッシュ・ラインで構成するか、キャ
ッシュ・ラインのセットで構成できる）をセグメントと
呼ぶ。従って、Ｄ２２０の各ディレクトリ・エントリ
（図２）は、圧縮セグメントまたは非圧縮セグメントを
記憶するため使用するブロックのステータスと位置を与
える。
ン・メモリ・ディレクトリ構造の例について説明した
が、本発明の動作の１つの方法について、ここで詳しく
説明する。先に述べた通り、圧縮単位はキャッシュ・ラ
インで構成するか、ともに圧縮、圧縮解除できるキャッ
シュ・ライン・セットで構成してもよい。例えば、キャ
ッシュ・ラインのサイズを６４バイトとすると、連続し
た１６のキャッシュ・ラインのセットを１０２４バイト
の実メモリ・アドレス境界に揃えて、圧縮単位を形成す
ることができる。曖昧さを避けるため、圧縮単位（今述
べた通り１つのキャッシュ・ラインで構成するか、キャ
ッシュ・ラインのセットで構成できる）をセグメントと
呼ぶ。従って、Ｄ２２０の各ディレクトリ・エントリ
（図２）は、圧縮セグメントまたは非圧縮セグメントを
記憶するため使用するブロックのステータスと位置を与
える。
【００１７】前記のように、最近使用された複数のセグ
メントを非圧縮フォーマットで維持すると、圧縮と圧縮
解除による余分なメモリ待ち時間が短縮される。最近使
用された項目のリストを維持するため使用できるソフト
ウェアによる手法やハードウェアによる実装の方法は少
なくない。実装方法の例として、ＦＩＦＯ（先入れ先出
し）リスト、ＬＲＵ（最長時間未使用）スタック等があ
る。ここで詳述している通り、ＦＩＦＯリストをハード
ウェアで実装する場合、ＦＩＦＯは、仮想非圧縮キャッ
シュに現在存在する非圧縮データ・セグメントのディレ
クトリ・インデックス（図２の２７０）のリストで構成
する。つまり、ＦＩＦＯのディレクトリ・インデックス
により参照される各セグメントは、非圧縮フォーマット
で記憶され、そのようなセグメント全ての集合は、仮想
非圧縮キャッシュを形成する。
メントを非圧縮フォーマットで維持すると、圧縮と圧縮
解除による余分なメモリ待ち時間が短縮される。最近使
用された項目のリストを維持するため使用できるソフト
ウェアによる手法やハードウェアによる実装の方法は少
なくない。実装方法の例として、ＦＩＦＯ（先入れ先出
し）リスト、ＬＲＵ（最長時間未使用）スタック等があ
る。ここで詳述している通り、ＦＩＦＯリストをハード
ウェアで実装する場合、ＦＩＦＯは、仮想非圧縮キャッ
シュに現在存在する非圧縮データ・セグメントのディレ
クトリ・インデックス（図２の２７０）のリストで構成
する。つまり、ＦＩＦＯのディレクトリ・インデックス
により参照される各セグメントは、非圧縮フォーマット
で記憶され、そのようなセグメント全ての集合は、仮想
非圧縮キャッシュを形成する。
【００１８】図４に、ＦＩＦＯ４１０を使用して仮想非
圧縮キャッシュを管理する拡張制御ロジック４２０とと
もに、圧縮コントローラ２６０（図２）を拡張してＦＩ
ＦＯ装置４１０を追加する方法の本発明による１実施例
を示す。ＦＩＦＯ装置はシフト・レジスタを使って実装
するか、ＦＩＦＯの現在の項目数を与えるレジスタとと
もに、ＦＩＦＯのヘッドとテールを指し示すレジスタを
持つメモリ・アレイとしても実装できる（ＦＩＦＯは最
初は空である）。周知の通り、ＦＩＦＯの操作は、１）
項目の挿入（ＦＩＦＯのヘッドでの）と、２）項目の削
除（ＦＩＦＯのテールでの）を含む。ＦＩＦＯが一杯に
なると、つまり現在の項目数がＦＩＦＯのサイズと同じ
とき、新しい項目を挿入するにはテールの項目も削除す
る必要がある。
圧縮キャッシュを管理する拡張制御ロジック４２０とと
もに、圧縮コントローラ２６０（図２）を拡張してＦＩ
ＦＯ装置４１０を追加する方法の本発明による１実施例
を示す。ＦＩＦＯ装置はシフト・レジスタを使って実装
するか、ＦＩＦＯの現在の項目数を与えるレジスタとと
もに、ＦＩＦＯのヘッドとテールを指し示すレジスタを
持つメモリ・アレイとしても実装できる（ＦＩＦＯは最
初は空である）。周知の通り、ＦＩＦＯの操作は、１）
項目の挿入（ＦＩＦＯのヘッドでの）と、２）項目の削
除（ＦＩＦＯのテールでの）を含む。ＦＩＦＯが一杯に
なると、つまり現在の項目数がＦＩＦＯのサイズと同じ
とき、新しい項目を挿入するにはテールの項目も削除す
る必要がある。
【００１９】ＦＩＦＯを実装して使用するとき、ＦＩＦ
Ｏのヘッドとテールを除外すると、ＦＩＦＯの内容は線
形スキャンでしか見つけられない。セグメントにアクセ
スするときは、そのセグメントのディレクトリ・インデ
ックスが現在ＦＩＦＯにあるかどうかを素早く判定する
ことが望ましい。ＦＩＦＯの線形スキャンは時間がかか
ることがあるので、図３に関して説明したディレクトリ
・エントリ・フォーマットを拡張することで、仮想非圧
縮キャッシュ内のセグメントのメンバーシップに関して
セグメントのステータスを示す、つまりＦＩＦＯにディ
レクトリ・インデックスが含まれるかどうかを示すこと
ができる。これは、例えば図３のディレクトリ・フォー
マットでは、ＦＩＦＯにより参照されるセグメントは全
て、非圧縮フォーマットで記憶されることがわかるの
で、フラグ・ビットを追加せずに行える。非圧縮フラグ
（ビット）３０１（図３）を非圧縮に設定した場合、残
りのフラグはこの場合では使用されず、従って他の用途
に使用できる。例えば、図３のフラグ・ビット３０２
は、設定されたとき、またセグメントが非圧縮とマーク
されたとき、ディレクトリ・インデックスがＦＩＦＯに
あることを示すと解釈でき、クリアされたとき、またセ
グメントが非圧縮とマークされたときは、ディレクトリ
・インデックスがＦＩＦＯにないことを示すと解釈でき
る。これはその後"ＩＮ−ＦＩＦＯ"フラグ・ビットと呼
ばれる。これは拡張した例としてのみ説明している。同
様な拡張は、他のディレクトリ・エントリ・フォーマッ
トでも可能である。
Ｏのヘッドとテールを除外すると、ＦＩＦＯの内容は線
形スキャンでしか見つけられない。セグメントにアクセ
スするときは、そのセグメントのディレクトリ・インデ
ックスが現在ＦＩＦＯにあるかどうかを素早く判定する
ことが望ましい。ＦＩＦＯの線形スキャンは時間がかか
ることがあるので、図３に関して説明したディレクトリ
・エントリ・フォーマットを拡張することで、仮想非圧
縮キャッシュ内のセグメントのメンバーシップに関して
セグメントのステータスを示す、つまりＦＩＦＯにディ
レクトリ・インデックスが含まれるかどうかを示すこと
ができる。これは、例えば図３のディレクトリ・フォー
マットでは、ＦＩＦＯにより参照されるセグメントは全
て、非圧縮フォーマットで記憶されることがわかるの
で、フラグ・ビットを追加せずに行える。非圧縮フラグ
（ビット）３０１（図３）を非圧縮に設定した場合、残
りのフラグはこの場合では使用されず、従って他の用途
に使用できる。例えば、図３のフラグ・ビット３０２
は、設定されたとき、またセグメントが非圧縮とマーク
されたとき、ディレクトリ・インデックスがＦＩＦＯに
あることを示すと解釈でき、クリアされたとき、またセ
グメントが非圧縮とマークされたときは、ディレクトリ
・インデックスがＦＩＦＯにないことを示すと解釈でき
る。これはその後"ＩＮ−ＦＩＦＯ"フラグ・ビットと呼
ばれる。これは拡張した例としてのみ説明している。同
様な拡張は、他のディレクトリ・エントリ・フォーマッ
トでも可能である。
【００２０】図５に、仮想非圧縮キャッシュを管理する
拡張制御ロジック４２０の制御の流れ５００を示す。図
５の方法の流れ５００に示すロジックは、実メモリ・ア
ドレスＡの何らかのキャッシュ・ラインで（例えば図２
のキャッシュ２４０の）キャッシュ・ミスに応答して生
じることを理解する必要がある。最初のステップ５０５
で実メモリ・アドレスＡはディレクトリ・エントリ・イ
ンデックスＫ（以下"エントリＫ"と呼び、このエントリ
により参照されるセグメントは以下"セグメントＫ"と呼
ぶ）に変換される。仮想非圧縮キャッシュの非圧縮セグ
メントの他に、他の特定のセグメントも非圧縮フォーマ
ットで記憶される。これは例えば、セグメント内のデー
タが圧縮されないことがわかる場合があるからである。
従ってステップ５１０で、ディレクトリ・エントリＫの
フラグ・ビット３０１（図３）を調べ、セグメントＫが
圧縮されているか判定する。セグメントが圧縮されてい
ないと判定された場合、制御はステップ５３０に進み、
エントリＫの"ＩＮ−ＦＩＦＯ"フラグ・ビット（フラグ
・ビット３０２等）がインデックスが現在ＦＩＦＯに記
憶されていることを示すかどうか判定する。ステップ５
３０で、インデックスが現在ＦＩＦＯに記憶されている
ことをフラグ・ビットが示す場合、処理は完了し（アク
セスされているセグメントはすでに仮想非圧縮キャッシ
ュにある）、プロセスはそのキャッシュ・ミス・イベン
トで終了する。他の場合、ステップ５３０で、インデッ
クスがＦＩＦＯに現在記憶されていないことをフラグ・
ビットが示す場合、つまり非圧縮セグメントが仮想非圧
縮キャッシュにない場合、プロセスはステップ５３５に
進み、キャッシュ・ミスが読出しアクセスかどうかを判
定する。読出し操作（データは変更されない）の場合に
は、圧縮されないセグメントを仮想非圧縮キャッシュに
追加しても性能の改良はないので、読出しアクセスのと
き、仮想キャッシュ管理処理はそのキャッシュ・ミス・
イベントで完了する。しかし、書込みアクセスではセグ
メントのデータが変更され、その場合はラインが圧縮可
能になることがある。従って、キャッシュ・ミスの書込
みアクセス・イベントの場合、制御はステップ５４０に
進み、ＦＩＦＯが一杯かどうか判定する。ＦＩＦＯが一
杯でない場合、ステップ５４２でＦＩＦＯにディレクト
リ・インデックスＫを挿入し、ステップ５４３でその対
応するディレクトリ・エントリに"ＩＮ−ＦＩＦＯ"フラ
グ・ビットを設定する。ステップ５４０でＦＩＦＯが一
杯と判定されると、制御はステップ５４１に進み、２つ
の並列操作シーケンスを開始する。第１シーケンスはス
テップ５４２と５４３で、前記のように、ディレクトリ
・インデックスＫをＦＩＦＯに挿入し（ステップ５４
２）、その対応するディレクトリ・エントリに"ＩＮ−
ＦＩＦＯ"フラグ・ビットを設定する（ステップ５４
３）必要がある。第２シーケンスはステップ５２５、５
２６、５２７及び５２８を含み、ＦＩＦＯから項目を削
除し、仮想非圧縮キャッシュからセグメントを削除す
る。
拡張制御ロジック４２０の制御の流れ５００を示す。図
５の方法の流れ５００に示すロジックは、実メモリ・ア
ドレスＡの何らかのキャッシュ・ラインで（例えば図２
のキャッシュ２４０の）キャッシュ・ミスに応答して生
じることを理解する必要がある。最初のステップ５０５
で実メモリ・アドレスＡはディレクトリ・エントリ・イ
ンデックスＫ（以下"エントリＫ"と呼び、このエントリ
により参照されるセグメントは以下"セグメントＫ"と呼
ぶ）に変換される。仮想非圧縮キャッシュの非圧縮セグ
メントの他に、他の特定のセグメントも非圧縮フォーマ
ットで記憶される。これは例えば、セグメント内のデー
タが圧縮されないことがわかる場合があるからである。
従ってステップ５１０で、ディレクトリ・エントリＫの
フラグ・ビット３０１（図３）を調べ、セグメントＫが
圧縮されているか判定する。セグメントが圧縮されてい
ないと判定された場合、制御はステップ５３０に進み、
エントリＫの"ＩＮ−ＦＩＦＯ"フラグ・ビット（フラグ
・ビット３０２等）がインデックスが現在ＦＩＦＯに記
憶されていることを示すかどうか判定する。ステップ５
３０で、インデックスが現在ＦＩＦＯに記憶されている
ことをフラグ・ビットが示す場合、処理は完了し（アク
セスされているセグメントはすでに仮想非圧縮キャッシ
ュにある）、プロセスはそのキャッシュ・ミス・イベン
トで終了する。他の場合、ステップ５３０で、インデッ
クスがＦＩＦＯに現在記憶されていないことをフラグ・
ビットが示す場合、つまり非圧縮セグメントが仮想非圧
縮キャッシュにない場合、プロセスはステップ５３５に
進み、キャッシュ・ミスが読出しアクセスかどうかを判
定する。読出し操作（データは変更されない）の場合に
は、圧縮されないセグメントを仮想非圧縮キャッシュに
追加しても性能の改良はないので、読出しアクセスのと
き、仮想キャッシュ管理処理はそのキャッシュ・ミス・
イベントで完了する。しかし、書込みアクセスではセグ
メントのデータが変更され、その場合はラインが圧縮可
能になることがある。従って、キャッシュ・ミスの書込
みアクセス・イベントの場合、制御はステップ５４０に
進み、ＦＩＦＯが一杯かどうか判定する。ＦＩＦＯが一
杯でない場合、ステップ５４２でＦＩＦＯにディレクト
リ・インデックスＫを挿入し、ステップ５４３でその対
応するディレクトリ・エントリに"ＩＮ−ＦＩＦＯ"フラ
グ・ビットを設定する。ステップ５４０でＦＩＦＯが一
杯と判定されると、制御はステップ５４１に進み、２つ
の並列操作シーケンスを開始する。第１シーケンスはス
テップ５４２と５４３で、前記のように、ディレクトリ
・インデックスＫをＦＩＦＯに挿入し（ステップ５４
２）、その対応するディレクトリ・エントリに"ＩＮ−
ＦＩＦＯ"フラグ・ビットを設定する（ステップ５４
３）必要がある。第２シーケンスはステップ５２５、５
２６、５２７及び５２８を含み、ＦＩＦＯから項目を削
除し、仮想非圧縮キャッシュからセグメントを削除す
る。
【００２１】特にステップ５２５乃至５２８は、仮想非
圧縮キャッシュからセグメントを次のように論理的に削
除する。まずステップ５２５で、ＦＩＦＯのテールで項
目を削除することでディレクトリ・インデックスＫ'が
見つかる。次にステップ５２６で、エントリＫ'を見つ
けて読出し、エントリＫ'の"ＩＮ−ＦＩＦＯ"フラグ・
ビットがクリアされる。次にステップ５２７で仮想非圧
縮キャッシュ・メモリからセグメントＫ'を読出す。最
後にステップ５２８でこのセグメントを圧縮し、メモリ
に戻す。あるいはまた、新しく書込まれたデータを圧縮
できない場合は、前記のように、セグメントは圧縮しな
いままで、そのインデックスはＦＩＦＯに記憶しない。
圧縮キャッシュからセグメントを次のように論理的に削
除する。まずステップ５２５で、ＦＩＦＯのテールで項
目を削除することでディレクトリ・インデックスＫ'が
見つかる。次にステップ５２６で、エントリＫ'を見つ
けて読出し、エントリＫ'の"ＩＮ−ＦＩＦＯ"フラグ・
ビットがクリアされる。次にステップ５２７で仮想非圧
縮キャッシュ・メモリからセグメントＫ'を読出す。最
後にステップ５２８でこのセグメントを圧縮し、メモリ
に戻す。あるいはまた、新しく書込まれたデータを圧縮
できない場合は、前記のように、セグメントは圧縮しな
いままで、そのインデックスはＦＩＦＯに記憶しない。
【００２２】ステップ５１０（図５）に戻り、セグメン
トＫが圧縮されていることがディレクトリ・エントリＫ
から判定されると、制御はステップ５１５に進み、ＦＩ
ＦＯが一杯かどうかを判定する。ＦＩＦＯが一杯でない
場合、仮想非圧縮キャッシュから別のセグメントを削除
することなくセグメントＫを仮想非圧縮キャッシュに追
加できる。これは、ステップ５２１、５２２及び５２３
を含むシーケンスを実行することによって実行される。
まずステップ５２１でメモリからセグメントＫを読出
し、圧縮解除し、非圧縮フォーマットでメモリに戻す。
次にステップ５２２でＦＩＦＯのヘッドにディレクトリ
・インデックスＫを挿入する。最後にステップ５２３で
エントリＫの"ＩＮ−ＦＩＦＯ"フラグ・ビットを設定す
る。
トＫが圧縮されていることがディレクトリ・エントリＫ
から判定されると、制御はステップ５１５に進み、ＦＩ
ＦＯが一杯かどうかを判定する。ＦＩＦＯが一杯でない
場合、仮想非圧縮キャッシュから別のセグメントを削除
することなくセグメントＫを仮想非圧縮キャッシュに追
加できる。これは、ステップ５２１、５２２及び５２３
を含むシーケンスを実行することによって実行される。
まずステップ５２１でメモリからセグメントＫを読出
し、圧縮解除し、非圧縮フォーマットでメモリに戻す。
次にステップ５２２でＦＩＦＯのヘッドにディレクトリ
・インデックスＫを挿入する。最後にステップ５２３で
エントリＫの"ＩＮ−ＦＩＦＯ"フラグ・ビットを設定す
る。
【００２３】ステップ５１５でＦＩＦＯが一杯と判定さ
れた場合、先に述べたステップの組み合わせを実行す
る。特にステップ５２０で、２つのステップ・シーケン
スを並列に開始する。第１シーケンスは前記のようにス
テップ５２５、５２６、５２７及び５２８を含み、ＦＩ
ＦＯのテールにより参照されるセグメントを仮想非圧縮
キャッシュから論理的に削除し（ステップ５２５）、エ
ントリＫ'の"ＩＮ−ＦＩＦＯ"フラグ・ビットをクリア
する（ステップ５２６）。仮想非圧縮キャッシュ・メモ
リからセグメントＫ'を読出し（ステップ５２７）、セ
グメントを圧縮してメモリに戻す（ステップ５２８）。
第２シーケンスは前記のようにステップ５２１、５２
２、５２３を含み、仮想非圧縮キャッシュにセグメント
Ｋを論理的に追加する。ディレクトリ・インデックスＫ
はＦＩＦＯのヘッドである。つまり、メモリからセグメ
ントＫを読出し、セグメントを圧縮解除し、セグメント
を非圧縮フォーマットでメモリに戻す（ステップ５２
１）。ディレクトリ・インデックスＫをＦＩＦＯのヘッ
ドに挿入し（ステップ５２２）、エントリＫの"ＩＮ−
ＦＩＦＯ"フラグ・ビットを設定する（ステップ５２
３）。
れた場合、先に述べたステップの組み合わせを実行す
る。特にステップ５２０で、２つのステップ・シーケン
スを並列に開始する。第１シーケンスは前記のようにス
テップ５２５、５２６、５２７及び５２８を含み、ＦＩ
ＦＯのテールにより参照されるセグメントを仮想非圧縮
キャッシュから論理的に削除し（ステップ５２５）、エ
ントリＫ'の"ＩＮ−ＦＩＦＯ"フラグ・ビットをクリア
する（ステップ５２６）。仮想非圧縮キャッシュ・メモ
リからセグメントＫ'を読出し（ステップ５２７）、セ
グメントを圧縮してメモリに戻す（ステップ５２８）。
第２シーケンスは前記のようにステップ５２１、５２
２、５２３を含み、仮想非圧縮キャッシュにセグメント
Ｋを論理的に追加する。ディレクトリ・インデックスＫ
はＦＩＦＯのヘッドである。つまり、メモリからセグメ
ントＫを読出し、セグメントを圧縮解除し、セグメント
を非圧縮フォーマットでメモリに戻す（ステップ５２
１）。ディレクトリ・インデックスＫをＦＩＦＯのヘッ
ドに挿入し（ステップ５２２）、エントリＫの"ＩＮ−
ＦＩＦＯ"フラグ・ビットを設定する（ステップ５２
３）。
【００２４】前記のように、複数のセグメントを非圧縮
フォーマットで維持すると全体の圧縮量が少なくなり、
良好なヒット率を得るにはそのようなセグメントが比較
的少数あればよい。つまり、圧縮解除に伴って増える待
ち時間が大幅に短縮される。非圧縮セグメントを比較的
少数しか維持しないので（メイン・メモリ全体のサイズ
に比べて）、圧縮に対するその影響は無視することがで
きる。最近使用された複数のセグメントを非圧縮フォー
マットで維持することは、特に、メイン・メモリのすぐ
上のメモリ・キャッシュのライン・サイズ"Ｓ"がセグメ
ント・サイズ"Ｔ"（つまりメイン・メモリの圧縮単位）
より小さいときに（メモリ性能を高める上で）有益であ
る。例えばＳを６４バイト、Ｔを１０２４バイトとす
る。１０２４バイトのセグメントの６４バイト・ライン
のいくつかまたは全てを短時間で参照する（読出しや書
込み）ことはごく一般的である。圧縮されていない１０
２４バイトのメイン・メモリ・セグメントの６４バイト
・セクションはそれぞれ非圧縮フォーマットでアクセス
できるので、この参照セットに圧縮解除は必要ない。
フォーマットで維持すると全体の圧縮量が少なくなり、
良好なヒット率を得るにはそのようなセグメントが比較
的少数あればよい。つまり、圧縮解除に伴って増える待
ち時間が大幅に短縮される。非圧縮セグメントを比較的
少数しか維持しないので（メイン・メモリ全体のサイズ
に比べて）、圧縮に対するその影響は無視することがで
きる。最近使用された複数のセグメントを非圧縮フォー
マットで維持することは、特に、メイン・メモリのすぐ
上のメモリ・キャッシュのライン・サイズ"Ｓ"がセグメ
ント・サイズ"Ｔ"（つまりメイン・メモリの圧縮単位）
より小さいときに（メモリ性能を高める上で）有益であ
る。例えばＳを６４バイト、Ｔを１０２４バイトとす
る。１０２４バイトのセグメントの６４バイト・ライン
のいくつかまたは全てを短時間で参照する（読出しや書
込み）ことはごく一般的である。圧縮されていない１０
２４バイトのメイン・メモリ・セグメントの６４バイト
・セクションはそれぞれ非圧縮フォーマットでアクセス
できるので、この参照セットに圧縮解除は必要ない。
【００２５】本発明について、特に好適実施例を参照し
て説明したが、当業者には、特許請求の範囲によっての
み制限される本発明の主旨と範囲から逸脱することな
く、形式、詳細の面で前記及び他の変更が可能なことは
理解されよう。
て説明したが、当業者には、特許請求の範囲によっての
み制限される本発明の主旨と範囲から逸脱することな
く、形式、詳細の面で前記及び他の変更が可能なことは
理解されよう。
【００２６】例えば、ＦＩＦＯリスト以外の機構により
仮想非圧縮キャッシュを管理できる。例えばＬＲＵ（最
長時間未使用）スタック・データ構造をＦＩＦＯの代わ
りに使用でき、ＦＩＦＯリストを使用する前記の実施例
があれば、必要な変更は容易である。
仮想非圧縮キャッシュを管理できる。例えばＬＲＵ（最
長時間未使用）スタック・データ構造をＦＩＦＯの代わ
りに使用でき、ＦＩＦＯリストを使用する前記の実施例
があれば、必要な変更は容易である。
【００２７】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２８】（１）メイン・メモリを圧縮し、圧縮単位
がメモリ・セグメントであるコンピュータ・システムの
データ・アクセス時間を短縮するシステムであって、非
圧縮データ・セグメントと圧縮データ・セグメントを記
憶する共通メモリ領域と、メイン・メモリに記憶され、
キャッシュ・ミス操作で非圧縮データ・セグメントと圧
縮データ・セグメントの両方を見つけるエントリを持
ち、ＣＰＵで生成される実メモリ・アドレスが１または
それ以上の物理メモリ位置に変換され、各エントリが前
記データ・セグメントのステータスを示す、ディレクト
リ手段と、前記ディレクトリ・エントリにアクセスし、
前記キャッシュ・ミス・イベントでアクセスするデータ
・セグメントのステータス指標をチェックし、前記ステ
ータス指標に従って前記共通メモリ領域から前記データ
・セグメントの処理を可能にし、よってデータ・セグメ
ントを圧縮しない形で前記共通メモリ領域に維持するこ
とでデータ検索待ち時間を短縮する、制御手段と、を含
む、システム。 （２）前記制御手段は、各インデックスが前にアクセス
され現在は前記共通メモリ領域に記憶されている非圧縮
データ・セグメントに対応し、所定量のインデックスを
含むインデックス・セットを維持する手段を含む、前記
（１）記載のシステム。 （３）前記インデックス・セット維持手段は、前記共通
メモリ領域から最近アクセスされた非圧縮データ・セグ
メントを判定するＦＩＦＯリストを含む、前記（２）記
載のシステム。 （４）前記インデックス・セット維持手段は、前記共通
メモリ領域から最近アクセスされた非圧縮データ・セグ
メントを判定する最長時間未使用スタックを含む、前記
（２）記載のシステム。 （５）前記ディレクトリ・インデックスの前記ステータ
ス指標は、セグメントが圧縮されていないかどうかを示
すため設定する第１フラグ・ビットを含む、前記（２）
記載のシステム。 （６）前記ディレクトリ・インデックスの前記ステータ
ス指標は、非圧縮データ・セグメントが前記インデック
ス・セットに含まれるかどうかを示すため設定される第
２フラグ・ビットを含み、前記制御手段は、データ・セ
グメントが圧縮されていないかどうかを示す前記第１フ
ラグ・ビットをチェックし、非圧縮データ・セグメント
の確認後、前記第２フラグ・ビットをチェックし、該非
圧縮データ・セグメントのアクセス・ステータスを判定
する、前記（２）記載のシステム。 （７）前記制御手段は、更に、前記インデックス・セッ
トのインデックスの現在量が所定限度に達しているかど
うかを判定し、前記インデックス・セットが所定限度に
達していないとき、前記データ・セグメントは、書込み
アクセスのキャッシュ・ミス・イベントで非圧縮データ
・セグメントと判定され、前記制御手段は、前記インデ
ックス・セットの非圧縮データ記憶域に書込む該非圧縮
データ・セグメントに対応する新しいインデックスを追
加し、該追加追加するインデックスに関連付けられる前
記ディレクトリ・インデックスに前記第２フラグ・ビッ
トを設定する、手段を含む、前記（６）記載のシステ
ム。 （８）前記インデックス・セットが所定限度に達し、前
記データ・セグメントが書込みアクセスのキャッシュ・
ミス・イベントで非圧縮データ・セグメントと判定され
たとき、前記制御手段は前記インデックス・セットから
非圧縮データ・セグメントを指し示すインデックスを削
除すると同時に、削除する該インデックスに関連付けら
れた前記ディレクトリ・エントリの前記第２フラグ・ビ
ットをクリアし、該削除されたインデックスを、前記共
通メモリの非圧縮データ記憶域に書込む該非圧縮データ
・セグメントの新しいインデックスと置き換え、該置き
換えられた新しいインデックスに関連付けられる前記デ
ィレクトリ・エントリの前記第２フラグ・ビットを設定
する、前記（７）記載のシステム。 （９）前記制御手段は、前記共通メモリ領域に記憶する
ため非圧縮データ・セグメントを圧縮する手段を含み、
更に、前記削除されるインデックスが指し示す共通メモ
リから非圧縮データ・セグメントを読出し、前記共通メ
モリ領域に圧縮データ・セグメントとして記憶するため
該読出した非圧縮データ・セグメントを圧縮する手段を
含む、前記（８）記載のシステム。 （１０）前記制御手段は、非圧縮データ・セグメントを
前記共通メモリ領域に記憶するため圧縮解除する手段を
含み、前記インデックス・セットが所定限度に達してい
ないことが判定され、前記データ・セグメントが圧縮デ
ータ・セグメントと判定されたとき、前記制御手段は、
該圧縮データを読出し、該読出したデータ・セグメント
を前記共通メモリ領域に非圧縮データ・セグメントとし
て記憶するため圧縮解除し、該非圧縮データ・セグメン
トに対応する新しいインデックスを前記インデックス・
セットに追加し、該追加するインデックスに関連付けら
れる前記ディレクトリ・エントリに第２フラグ・ビット
を設定する、前記（９）記載のシステム。 （１１）前記インデックス・セットが所定限度に達して
いることが判定され、前記データ・セグメントが圧縮デ
ータ・セグメントと判定されたとき、前記制御手段は、
前記インデックス・セットから非圧縮データ・セグメン
トを指し示すインデックスを削除すると同時に、削除し
た該インデックスに関連付けられた前記ディレクトリ・
インデックスの前記第２フラグ・ビットをクリアし、前
記圧縮データ・セグメントを読出し、該読出した圧縮デ
ータ・セグメントを前記共通メモリ領域に非圧縮データ
・セグメントとして記憶するため圧縮解除し、該非圧縮
データ・セグメントに対応する新しいインデックスを前
記インデックス・セットに追加し、該追加するインデッ
クスに関連付けられる前記ディレクトリ・インデックス
に前記第２フラグ・ビットを設定する、前記（１０）記
載のシステム。 （１２）前記制御手段は、更に、前記削除したインデッ
クスが指し示す共通メモリから非圧縮データ・セグメン
トを読出し、該読出した非圧縮データ・セグメントを圧
縮データ・セグメントとして前記共通メモリ領域に記憶
するため圧縮する、前記（１１）記載のシステム。 （１３）メモリのページにメモリ・セグメントが含まれ
る、前記（１）記載のシステム。 （１４）メイン・メモリを圧縮し、圧縮単位がメモリ・
セグメントであるコンピュータ・システムのキャッシュ
・ミス操作でデータ・アクセス待ち時間を短縮する方法
であって、圧縮データ・セグメントと非圧縮データ・セ
グメントを記憶するためメイン・メモリに共通メモリ領
域を提供するステップと、前記メイン・メモリに形成
し、キャッシュ・ミス操作のとき非圧縮データ・セグメ
ントと圧縮データ・セグメントの両方を見つけるエント
リを持ち、ＣＰＵで生成される実メモリ・アドレスが１
またはそれ以上の物理メモリ位置に変換され、各エント
リが前記メイン・メモリのデータ・セグメントを見つ
け、且つ該データ・セグメントのステータスを示すイン
デックスを含む、ディレクトリ構造にアクセスするステ
ップと、キャッシュ・ミス操作でアクセスするデータ・
セグメントのステータス指標をチェックし、該ステータ
スに従って前記共通メモリ領域から圧縮データ・セグメ
ントか非圧縮データ・セグメントのいずれかを処理し、
データ・セグメントを圧縮しない形で前記共通メモリ領
域に維持することでデータ検索待ち時間を短縮するステ
ップと、を含む、方法。 （１５）各インデックスが、前にアクセスされ現在は前
記共通メモリ領域に記憶されている非圧縮データ・セグ
メントに対応し、所定量の該インデックスを含むインデ
ックス・セットを維持するステップを含む、前記（１
４）記載の方法。 （１６）キャッシュ・ミス操作でアクセスするデータ・
セグメントの前記ステータス指標チェック・ステップは
セグメントが圧縮されていないかどうかを示す第１フラ
グ・ビットをチェックするステップを含む、前記（１
５）記載の方法。 （１７）前記第１フラグ・ビットのステータスは、キャ
ッシュ・ミス操作でアクセスする非圧縮データ・セグメ
ントを示すとき、前記インデックス・セットに非圧縮デ
ータ・セグメントが含まれるかどうかを示す第２フラグ
・ビットをチェックするステップを含む、前記（１６）
記載の方法。 （１８）キャッシュ・ミス・イベントで非圧縮データ・
セグメントを判定したとき、現在のキャッシュ・ミス・
イベントで前記非圧縮データ・セグメントの書込みアク
セスが必要かどうかを判定するステップと、書込みアク
セスのキャッシュ・イベントを判定したとき、前記イン
デックス・セットのインデックスの現在量が所定限度に
達しているかどうかを判定するステップと、を含む、前
記（１７）記載の方法。 （１９）書込みアクセスのキャッシュ・ミス・イベント
で前記インデックス・セットが所定限度に達していない
とき、前記インデックス・セットに新しいインデックス
を追加し、該追加するインデックスは前記メイン・メモ
リの非圧縮データ記憶域に書込む前記非圧縮データ・セ
グメントに対応し、該追加するインデックスに関連付け
られるディレクトリ・インデックスに前記第２フラグ・
ビットを設定する、前記（１８）記載の方法。 （２０）前記インデックス・セットが所定限度に達し、
書込みアクセスのキャッシュ・ミス・イベントで前記デ
ータ・セグメントが非圧縮データ・セグメントと判定さ
れたとき、前記インデックス・セットから、前記共通メ
モリ領域の非圧縮データ・セグメントを指し示すインデ
ックスを削除するのとほぼ同時に、該削除したインデッ
クスに関連付けられた前記ディレクトリ・インデックス
の前記第２フラグ・ビットをクリアするステップと、前
記削除したインデックスを、前記共通メモリの非圧縮デ
ータ記憶域に書込む前記非圧縮データ・セグメントの新
しいインデックスと置き換え、該置き換えた新しいイン
デックスに関連付けられる前記ディレクトリ・エントリ
の前記第２フラグ・ビットを設定するステップとを含
む、前記（１９）記載の方法。 （２１）前記削除したインデックスが指し示す共通メモ
リから非圧縮データ・セグメントを読出し、前記共通メ
モリ領域に圧縮データ・セグメントとして記憶するため
該読出した非圧縮データ・セグメントを圧縮するステッ
プを含む、前記（２０）記載の方法。 （２２）キャッシュ・ミス・イベントで圧縮データ・セ
グメントを判定したとき、前記インデックス・セットの
インデックスの現在量が所定限度に達したかどうかを判
定し、キャッシュ・ミス・イベントで前記インデックス
・セットが所定限度に達していないことを判定したと
き、前記圧縮データ・セグメントを読出し、該読出した
圧縮データ・セグメントを前記共通メモリ領域に非圧縮
データ・セグメントとして記憶するため圧縮解除し、該
非圧縮データ・セグメントに対応する新しいインデック
スを前記インデックス・セットに追加し、該追加したイ
ンデックスに関連付けられる前記ディレクトリ・エント
リの前記第２フラグ・ビットを設定するステップと、を
含む、前記（１７）記載の方法。 （２３）前記インデックス・セットが所定限度に達した
ことを判定したとき、非圧縮データ・セグメントを指し
示すインデックスを前記インデックス・セットから削除
するのとほぼ同時に、該削除したインデックスに関連付
けられた前記ディレクトリ・エントリの前記第２フラグ
・ビットをクリアするステップと、前記圧縮データ・セ
グメントを読出し、該読出した圧縮データ・セグメント
を前記共通メモリ領域に非圧縮データ・セグメントとし
て記憶するため圧縮解除し、該圧縮解除したデータ・セ
グメントに対応する新しいインデックスを前記インデッ
クス・セットに追加し、該追加したインデックスに関連
付けられる前記ディレクトリ・エントリの前記第２フラ
グ・ビットを設定するステップとを含む、前記（２２）
記載の方法。 （２４）前記削除したインデックスが指し示す共通メモ
リから非圧縮データ・セグメントを読出し、該読出した
非圧縮データ・セグメントを前記共通メモリ領域に圧縮
データ・セグメントとして記憶するため圧縮するステッ
プを含む、前記（２３）記載の方法。 （２５）ＣＰＵを持ち、ＣＰＵで生成された実メモリ・
アドレスを圧縮メイン・メモリ構造の１またはそれ以上
の物理メモリ位置に変換する制御装置を含む圧縮メイン
・メモリ・アーキテクチャを実装したコンピュータ・シ
ステムにおいて、該メイン・メモリ構造に圧縮データ・
セグメントと非圧縮データ・セグメントの両方を記憶し
検索するキャッシュ管理システムであって、前記メイン
・メモリに含まれ、ディレクトリ・エントリをアクセス
するため前記制御装置によりアドレス指定され、キャッ
シュ・ミス操作処理のため各ディレクトリ・エントリに
より前記メイン・メモリから非圧縮データ・セグメント
と圧縮データ・セグメントを検索でき、各ディレクトリ
・エントリがデータ・セグメントのステータスを示す、
ディレクトリ構造と、前記メイン・メモリの最近アクセ
スされた非圧縮データ・セグメントに対応するディレク
トリ・インデックスのリストを維持するＦＩＦＯ構造
と、を含み、前記制御装置は、キャッシュ・ミス操作の
ためアクセスするデータ・セグメントのステータス指標
をチェックし、該ステータスに従って前記共通メモリ領
域から圧縮データ・セグメントまたは非圧縮データ・セ
グメントのいずれかを処理し、非圧縮データ・セグメン
トを処理するときに対応するディレクトリ・エントリの
前記ＦＩＦＯリストと該ステータス指標を継続的に更新
する、キャッシュ管理システム。
がメモリ・セグメントであるコンピュータ・システムの
データ・アクセス時間を短縮するシステムであって、非
圧縮データ・セグメントと圧縮データ・セグメントを記
憶する共通メモリ領域と、メイン・メモリに記憶され、
キャッシュ・ミス操作で非圧縮データ・セグメントと圧
縮データ・セグメントの両方を見つけるエントリを持
ち、ＣＰＵで生成される実メモリ・アドレスが１または
それ以上の物理メモリ位置に変換され、各エントリが前
記データ・セグメントのステータスを示す、ディレクト
リ手段と、前記ディレクトリ・エントリにアクセスし、
前記キャッシュ・ミス・イベントでアクセスするデータ
・セグメントのステータス指標をチェックし、前記ステ
ータス指標に従って前記共通メモリ領域から前記データ
・セグメントの処理を可能にし、よってデータ・セグメ
ントを圧縮しない形で前記共通メモリ領域に維持するこ
とでデータ検索待ち時間を短縮する、制御手段と、を含
む、システム。 （２）前記制御手段は、各インデックスが前にアクセス
され現在は前記共通メモリ領域に記憶されている非圧縮
データ・セグメントに対応し、所定量のインデックスを
含むインデックス・セットを維持する手段を含む、前記
（１）記載のシステム。 （３）前記インデックス・セット維持手段は、前記共通
メモリ領域から最近アクセスされた非圧縮データ・セグ
メントを判定するＦＩＦＯリストを含む、前記（２）記
載のシステム。 （４）前記インデックス・セット維持手段は、前記共通
メモリ領域から最近アクセスされた非圧縮データ・セグ
メントを判定する最長時間未使用スタックを含む、前記
（２）記載のシステム。 （５）前記ディレクトリ・インデックスの前記ステータ
ス指標は、セグメントが圧縮されていないかどうかを示
すため設定する第１フラグ・ビットを含む、前記（２）
記載のシステム。 （６）前記ディレクトリ・インデックスの前記ステータ
ス指標は、非圧縮データ・セグメントが前記インデック
ス・セットに含まれるかどうかを示すため設定される第
２フラグ・ビットを含み、前記制御手段は、データ・セ
グメントが圧縮されていないかどうかを示す前記第１フ
ラグ・ビットをチェックし、非圧縮データ・セグメント
の確認後、前記第２フラグ・ビットをチェックし、該非
圧縮データ・セグメントのアクセス・ステータスを判定
する、前記（２）記載のシステム。 （７）前記制御手段は、更に、前記インデックス・セッ
トのインデックスの現在量が所定限度に達しているかど
うかを判定し、前記インデックス・セットが所定限度に
達していないとき、前記データ・セグメントは、書込み
アクセスのキャッシュ・ミス・イベントで非圧縮データ
・セグメントと判定され、前記制御手段は、前記インデ
ックス・セットの非圧縮データ記憶域に書込む該非圧縮
データ・セグメントに対応する新しいインデックスを追
加し、該追加追加するインデックスに関連付けられる前
記ディレクトリ・インデックスに前記第２フラグ・ビッ
トを設定する、手段を含む、前記（６）記載のシステ
ム。 （８）前記インデックス・セットが所定限度に達し、前
記データ・セグメントが書込みアクセスのキャッシュ・
ミス・イベントで非圧縮データ・セグメントと判定され
たとき、前記制御手段は前記インデックス・セットから
非圧縮データ・セグメントを指し示すインデックスを削
除すると同時に、削除する該インデックスに関連付けら
れた前記ディレクトリ・エントリの前記第２フラグ・ビ
ットをクリアし、該削除されたインデックスを、前記共
通メモリの非圧縮データ記憶域に書込む該非圧縮データ
・セグメントの新しいインデックスと置き換え、該置き
換えられた新しいインデックスに関連付けられる前記デ
ィレクトリ・エントリの前記第２フラグ・ビットを設定
する、前記（７）記載のシステム。 （９）前記制御手段は、前記共通メモリ領域に記憶する
ため非圧縮データ・セグメントを圧縮する手段を含み、
更に、前記削除されるインデックスが指し示す共通メモ
リから非圧縮データ・セグメントを読出し、前記共通メ
モリ領域に圧縮データ・セグメントとして記憶するため
該読出した非圧縮データ・セグメントを圧縮する手段を
含む、前記（８）記載のシステム。 （１０）前記制御手段は、非圧縮データ・セグメントを
前記共通メモリ領域に記憶するため圧縮解除する手段を
含み、前記インデックス・セットが所定限度に達してい
ないことが判定され、前記データ・セグメントが圧縮デ
ータ・セグメントと判定されたとき、前記制御手段は、
該圧縮データを読出し、該読出したデータ・セグメント
を前記共通メモリ領域に非圧縮データ・セグメントとし
て記憶するため圧縮解除し、該非圧縮データ・セグメン
トに対応する新しいインデックスを前記インデックス・
セットに追加し、該追加するインデックスに関連付けら
れる前記ディレクトリ・エントリに第２フラグ・ビット
を設定する、前記（９）記載のシステム。 （１１）前記インデックス・セットが所定限度に達して
いることが判定され、前記データ・セグメントが圧縮デ
ータ・セグメントと判定されたとき、前記制御手段は、
前記インデックス・セットから非圧縮データ・セグメン
トを指し示すインデックスを削除すると同時に、削除し
た該インデックスに関連付けられた前記ディレクトリ・
インデックスの前記第２フラグ・ビットをクリアし、前
記圧縮データ・セグメントを読出し、該読出した圧縮デ
ータ・セグメントを前記共通メモリ領域に非圧縮データ
・セグメントとして記憶するため圧縮解除し、該非圧縮
データ・セグメントに対応する新しいインデックスを前
記インデックス・セットに追加し、該追加するインデッ
クスに関連付けられる前記ディレクトリ・インデックス
に前記第２フラグ・ビットを設定する、前記（１０）記
載のシステム。 （１２）前記制御手段は、更に、前記削除したインデッ
クスが指し示す共通メモリから非圧縮データ・セグメン
トを読出し、該読出した非圧縮データ・セグメントを圧
縮データ・セグメントとして前記共通メモリ領域に記憶
するため圧縮する、前記（１１）記載のシステム。 （１３）メモリのページにメモリ・セグメントが含まれ
る、前記（１）記載のシステム。 （１４）メイン・メモリを圧縮し、圧縮単位がメモリ・
セグメントであるコンピュータ・システムのキャッシュ
・ミス操作でデータ・アクセス待ち時間を短縮する方法
であって、圧縮データ・セグメントと非圧縮データ・セ
グメントを記憶するためメイン・メモリに共通メモリ領
域を提供するステップと、前記メイン・メモリに形成
し、キャッシュ・ミス操作のとき非圧縮データ・セグメ
ントと圧縮データ・セグメントの両方を見つけるエント
リを持ち、ＣＰＵで生成される実メモリ・アドレスが１
またはそれ以上の物理メモリ位置に変換され、各エント
リが前記メイン・メモリのデータ・セグメントを見つ
け、且つ該データ・セグメントのステータスを示すイン
デックスを含む、ディレクトリ構造にアクセスするステ
ップと、キャッシュ・ミス操作でアクセスするデータ・
セグメントのステータス指標をチェックし、該ステータ
スに従って前記共通メモリ領域から圧縮データ・セグメ
ントか非圧縮データ・セグメントのいずれかを処理し、
データ・セグメントを圧縮しない形で前記共通メモリ領
域に維持することでデータ検索待ち時間を短縮するステ
ップと、を含む、方法。 （１５）各インデックスが、前にアクセスされ現在は前
記共通メモリ領域に記憶されている非圧縮データ・セグ
メントに対応し、所定量の該インデックスを含むインデ
ックス・セットを維持するステップを含む、前記（１
４）記載の方法。 （１６）キャッシュ・ミス操作でアクセスするデータ・
セグメントの前記ステータス指標チェック・ステップは
セグメントが圧縮されていないかどうかを示す第１フラ
グ・ビットをチェックするステップを含む、前記（１
５）記載の方法。 （１７）前記第１フラグ・ビットのステータスは、キャ
ッシュ・ミス操作でアクセスする非圧縮データ・セグメ
ントを示すとき、前記インデックス・セットに非圧縮デ
ータ・セグメントが含まれるかどうかを示す第２フラグ
・ビットをチェックするステップを含む、前記（１６）
記載の方法。 （１８）キャッシュ・ミス・イベントで非圧縮データ・
セグメントを判定したとき、現在のキャッシュ・ミス・
イベントで前記非圧縮データ・セグメントの書込みアク
セスが必要かどうかを判定するステップと、書込みアク
セスのキャッシュ・イベントを判定したとき、前記イン
デックス・セットのインデックスの現在量が所定限度に
達しているかどうかを判定するステップと、を含む、前
記（１７）記載の方法。 （１９）書込みアクセスのキャッシュ・ミス・イベント
で前記インデックス・セットが所定限度に達していない
とき、前記インデックス・セットに新しいインデックス
を追加し、該追加するインデックスは前記メイン・メモ
リの非圧縮データ記憶域に書込む前記非圧縮データ・セ
グメントに対応し、該追加するインデックスに関連付け
られるディレクトリ・インデックスに前記第２フラグ・
ビットを設定する、前記（１８）記載の方法。 （２０）前記インデックス・セットが所定限度に達し、
書込みアクセスのキャッシュ・ミス・イベントで前記デ
ータ・セグメントが非圧縮データ・セグメントと判定さ
れたとき、前記インデックス・セットから、前記共通メ
モリ領域の非圧縮データ・セグメントを指し示すインデ
ックスを削除するのとほぼ同時に、該削除したインデッ
クスに関連付けられた前記ディレクトリ・インデックス
の前記第２フラグ・ビットをクリアするステップと、前
記削除したインデックスを、前記共通メモリの非圧縮デ
ータ記憶域に書込む前記非圧縮データ・セグメントの新
しいインデックスと置き換え、該置き換えた新しいイン
デックスに関連付けられる前記ディレクトリ・エントリ
の前記第２フラグ・ビットを設定するステップとを含
む、前記（１９）記載の方法。 （２１）前記削除したインデックスが指し示す共通メモ
リから非圧縮データ・セグメントを読出し、前記共通メ
モリ領域に圧縮データ・セグメントとして記憶するため
該読出した非圧縮データ・セグメントを圧縮するステッ
プを含む、前記（２０）記載の方法。 （２２）キャッシュ・ミス・イベントで圧縮データ・セ
グメントを判定したとき、前記インデックス・セットの
インデックスの現在量が所定限度に達したかどうかを判
定し、キャッシュ・ミス・イベントで前記インデックス
・セットが所定限度に達していないことを判定したと
き、前記圧縮データ・セグメントを読出し、該読出した
圧縮データ・セグメントを前記共通メモリ領域に非圧縮
データ・セグメントとして記憶するため圧縮解除し、該
非圧縮データ・セグメントに対応する新しいインデック
スを前記インデックス・セットに追加し、該追加したイ
ンデックスに関連付けられる前記ディレクトリ・エント
リの前記第２フラグ・ビットを設定するステップと、を
含む、前記（１７）記載の方法。 （２３）前記インデックス・セットが所定限度に達した
ことを判定したとき、非圧縮データ・セグメントを指し
示すインデックスを前記インデックス・セットから削除
するのとほぼ同時に、該削除したインデックスに関連付
けられた前記ディレクトリ・エントリの前記第２フラグ
・ビットをクリアするステップと、前記圧縮データ・セ
グメントを読出し、該読出した圧縮データ・セグメント
を前記共通メモリ領域に非圧縮データ・セグメントとし
て記憶するため圧縮解除し、該圧縮解除したデータ・セ
グメントに対応する新しいインデックスを前記インデッ
クス・セットに追加し、該追加したインデックスに関連
付けられる前記ディレクトリ・エントリの前記第２フラ
グ・ビットを設定するステップとを含む、前記（２２）
記載の方法。 （２４）前記削除したインデックスが指し示す共通メモ
リから非圧縮データ・セグメントを読出し、該読出した
非圧縮データ・セグメントを前記共通メモリ領域に圧縮
データ・セグメントとして記憶するため圧縮するステッ
プを含む、前記（２３）記載の方法。 （２５）ＣＰＵを持ち、ＣＰＵで生成された実メモリ・
アドレスを圧縮メイン・メモリ構造の１またはそれ以上
の物理メモリ位置に変換する制御装置を含む圧縮メイン
・メモリ・アーキテクチャを実装したコンピュータ・シ
ステムにおいて、該メイン・メモリ構造に圧縮データ・
セグメントと非圧縮データ・セグメントの両方を記憶し
検索するキャッシュ管理システムであって、前記メイン
・メモリに含まれ、ディレクトリ・エントリをアクセス
するため前記制御装置によりアドレス指定され、キャッ
シュ・ミス操作処理のため各ディレクトリ・エントリに
より前記メイン・メモリから非圧縮データ・セグメント
と圧縮データ・セグメントを検索でき、各ディレクトリ
・エントリがデータ・セグメントのステータスを示す、
ディレクトリ構造と、前記メイン・メモリの最近アクセ
スされた非圧縮データ・セグメントに対応するディレク
トリ・インデックスのリストを維持するＦＩＦＯ構造
と、を含み、前記制御装置は、キャッシュ・ミス操作の
ためアクセスするデータ・セグメントのステータス指標
をチェックし、該ステータスに従って前記共通メモリ領
域から圧縮データ・セグメントまたは非圧縮データ・セ
グメントのいずれかを処理し、非圧縮データ・セグメン
トを処理するときに対応するディレクトリ・エントリの
前記ＦＩＦＯリストと該ステータス指標を継続的に更新
する、キャッシュ管理システム。
【図１】圧縮メイン・メモリを実装する代表的なコンピ
ュータ・システムの構造を示す図である。
ュータ・システムの構造を示す図である。
【図２】従来技術に従った圧縮メイン・メモリ・システ
ムの構成を示す図である。
ムの構成を示す図である。
【図３】図２の圧縮メイン・メモリ・システムに使用す
るディレクトリ・エントリ・フォーマットの例を示す図
である。
るディレクトリ・エントリ・フォーマットの例を示す図
である。
【図４】本発明に従った仮想非圧縮キャッシュをＦＩＦ
Ｏで実装する圧縮コントローラの例を示す図である。
Ｏで実装する圧縮コントローラの例を示す図である。
【図５】本発明に従った仮想非圧縮キャッシュのＦＩＦ
Ｏ管理を制御するステップを示す図である。
Ｏ管理を制御するステップを示す図である。
１００ コンピュータ・システム １０２ 中央処理装置（ＣＰＵ） １０４、２４０ キャッシュ １０６ 圧縮コントローラ １０８ 圧縮メイン・メモリ ２０６ 圧縮コントローラ ２１０ ＲＡＭメモリＭ ２２０ ディレクトリＤ ２２１、２２３、２２４ ディレクトリ・エントリ ２３０ 固定サイズ・ブロック ２３１ 完全ブロック ２４８ キャッシュ・ライン（のセット） ２５０ 実メモリ・アドレス ２６０ 圧縮コントローラ ２６２ 圧縮解除器 ２６４ 圧縮器 ２６６ メモリ・バッファ ２６８ 制御ロジック ２７０ ディレクトリ・インデックス ２７１ アドレスＡ１ ２７２ アドレスＡ２ ２７３ アドレスＡ３ ２７４ アドレスＡ４ ３０１、３０２、３０３、３０４ フラグ・ビット ３０５ 第１バイト ３１０ ライン１ ３２０ ライン２ ３３０ ライン３ ４１０ ＦＩＦＯ ４２０ 拡張制御ロジック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/10 Ｇ０６Ｆ 12/10 Ｅ (72)発明者 カロライン・ディ・ベンベニスト アメリカ合衆国、ニューヨーク州ニューヨ ーク、アパートメント ４ビィ、ウエス ト・トゥウェルブス・ストリート 125 (72)発明者 ペーター・エイ・フラナゼク アメリカ合衆国10549、ニューヨーク州マ ウント・キスコ、クロウ・ヒル・ロード 355 (72)発明者 ジョン・ティ・ロビンソン アメリカ合衆国10598、ニューヨーク州ヨ ークタウン・ハイツ、ノース・ディアフィ ールド・アベニュー 3314 (72)発明者 チャールズ・オー・シュルツ アメリカ合衆国06877、コネチカットテ州 リッジフィールド、ロブ・ヒル・ロード 94
Claims (25)
- 【請求項１】メイン・メモリを圧縮し、圧縮単位がメモ
リ・セグメントであるコンピュータ・システムのデータ
・アクセス時間を短縮するシステムであって、 非圧縮データ・セグメントと圧縮データ・セグメントを
記憶する共通メモリ領域と、 メイン・メモリに記憶され、キャッシュ・ミス操作で非
圧縮データ・セグメントと圧縮データ・セグメントの両
方を見つけるエントリを持ち、ＣＰＵで生成される実メ
モリ・アドレスが１またはそれ以上の物理メモリ位置に
変換され、各エントリが前記データ・セグメントのステ
ータスを示す、ディレクトリ手段と、 前記ディレクトリ・エントリにアクセスし、前記キャッ
シュ・ミス・イベントでアクセスするデータ・セグメン
トのステータス指標をチェックし、前記ステータス指標
に従って前記共通メモリ領域から前記データ・セグメン
トの処理を可能にし、よってデータ・セグメントを圧縮
しない形で前記共通メモリ領域に維持することでデータ
検索待ち時間を短縮する、制御手段と、 を含む、システム。 - 【請求項２】前記制御手段は、各インデックスが前にア
クセスされ現在は前記共通メモリ領域に記憶されている
非圧縮データ・セグメントに対応し、所定量のインデッ
クスを含むインデックス・セットを維持する手段を含
む、請求項１記載のシステム。 - 【請求項３】前記インデックス・セット維持手段は、前
記共通メモリ領域から最近アクセスされた非圧縮データ
・セグメントを判定するＦＩＦＯリストを含む、請求項
２記載のシステム。 - 【請求項４】前記インデックス・セット維持手段は、前
記共通メモリ領域から最近アクセスされた非圧縮データ
・セグメントを判定する最長時間未使用スタックを含
む、請求項２記載のシステム。 - 【請求項５】前記ディレクトリ・インデックスの前記ス
テータス指標は、セグメントが圧縮されていないかどう
かを示すため設定する第１フラグ・ビットを含む、請求
項２記載のシステム。 - 【請求項６】前記ディレクトリ・インデックスの前記ス
テータス指標は、非圧縮データ・セグメントが前記イン
デックス・セットに含まれるかどうかを示すため設定さ
れる第２フラグ・ビットを含み、前記制御手段は、デー
タ・セグメントが圧縮されていないかどうかを示す前記
第１フラグ・ビットをチェックし、非圧縮データ・セグ
メントの確認後、前記第２フラグ・ビットをチェック
し、該非圧縮データ・セグメントのアクセス・ステータ
スを判定する、請求項２記載のシステム。 - 【請求項７】前記制御手段は、更に、前記インデックス
・セットのインデックスの現在量が所定限度に達してい
るかどうかを判定し、前記インデックス・セットが所定
限度に達していないとき、前記データ・セグメントは、
書込みアクセスのキャッシュ・ミス・イベントで非圧縮
データ・セグメントと判定され、前記制御手段は、前記
インデックス・セットの非圧縮データ記憶域に書込む該
非圧縮データ・セグメントに対応する新しいインデック
スを追加し、該追加追加するインデックスに関連付けら
れる前記ディレクトリ・インデックスに前記第２フラグ
・ビットを設定する、手段を含む、請求項６記載のシス
テム。 - 【請求項８】前記インデックス・セットが所定限度に達
し、前記データ・セグメントが書込みアクセスのキャッ
シュ・ミス・イベントで非圧縮データ・セグメントと判
定されたとき、前記制御手段は前記インデックス・セッ
トから非圧縮データ・セグメントを指し示すインデック
スを削除すると同時に、削除する該インデックスに関連
付けられた前記ディレクトリ・エントリの前記第２フラ
グ・ビットをクリアし、該削除されたインデックスを、
前記共通メモリの非圧縮データ記憶域に書込む該非圧縮
データ・セグメントの新しいインデックスと置き換え、
該置き換えられた新しいインデックスに関連付けられる
前記ディレクトリ・エントリの前記第２フラグ・ビット
を設定する、請求項７記載のシステム。 - 【請求項９】前記制御手段は、前記共通メモリ領域に記
憶するため非圧縮データ・セグメントを圧縮する手段を
含み、更に、前記削除されるインデックスが指し示す共
通メモリから非圧縮データ・セグメントを読出し、前記
共通メモリ領域に圧縮データ・セグメントとして記憶す
るため該読出した非圧縮データ・セグメントを圧縮する
手段を含む、請求項８記載のシステム。 - 【請求項１０】前記制御手段は、非圧縮データ・セグメ
ントを前記共通メモリ領域に記憶するため圧縮解除する
手段を含み、前記インデックス・セットが所定限度に達
していないことが判定され、前記データ・セグメントが
圧縮データ・セグメントと判定されたとき、前記制御手
段は、該圧縮データを読出し、該読出したデータ・セグ
メントを前記共通メモリ領域に非圧縮データ・セグメン
トとして記憶するため圧縮解除し、該非圧縮データ・セ
グメントに対応する新しいインデックスを前記インデッ
クス・セットに追加し、該追加するインデックスに関連
付けられる前記ディレクトリ・エントリに第２フラグ・
ビットを設定する、請求項９記載のシステム。 - 【請求項１１】前記インデックス・セットが所定限度に
達していることが判定され、前記データ・セグメントが
圧縮データ・セグメントと判定されたとき、前記制御手
段は、前記インデックス・セットから非圧縮データ・セ
グメントを指し示すインデックスを削除すると同時に、
削除した該インデックスに関連付けられた前記ディレク
トリ・インデックスの前記第２フラグ・ビットをクリア
し、前記圧縮データ・セグメントを読出し、該読出した
圧縮データ・セグメントを前記共通メモリ領域に非圧縮
データ・セグメントとして記憶するため圧縮解除し、該
非圧縮データ・セグメントに対応する新しいインデック
スを前記インデックス・セットに追加し、該追加するイ
ンデックスに関連付けられる前記ディレクトリ・インデ
ックスに前記第２フラグ・ビットを設定する、請求項１
０記載のシステム。 - 【請求項１２】前記制御手段は、更に、前記削除したイ
ンデックスが指し示す共通メモリから非圧縮データ・セ
グメントを読出し、該読出した非圧縮データ・セグメン
トを圧縮データ・セグメントとして前記共通メモリ領域
に記憶するため圧縮する、請求項１１記載のシステム。 - 【請求項１３】メモリのページにメモリ・セグメントが
含まれる、請求項１記載のシステム。 - 【請求項１４】メイン・メモリを圧縮し、圧縮単位がメ
モリ・セグメントであるコンピュータ・システムのキャ
ッシュ・ミス操作でデータ・アクセス待ち時間を短縮す
る方法であって、 圧縮データ・セグメントと非圧縮データ・セグメントを
記憶するためメイン・メモリに共通メモリ領域を提供す
るステップと、 前記メイン・メモリに形成し、キャッシュ・ミス操作の
とき非圧縮データ・セグメントと圧縮データ・セグメン
トの両方を見つけるエントリを持ち、ＣＰＵで生成され
る実メモリ・アドレスが１またはそれ以上の物理メモリ
位置に変換され、各エントリが前記メイン・メモリのデ
ータ・セグメントを見つけ、且つ該データ・セグメント
のステータスを示すインデックスを含む、ディレクトリ
構造にアクセスするステップと、 キャッシュ・ミス操作でアクセスするデータ・セグメン
トのステータス指標をチェックし、該ステータスに従っ
て前記共通メモリ領域から圧縮データ・セグメントか非
圧縮データ・セグメントのいずれかを処理し、データ・
セグメントを圧縮しない形で前記共通メモリ領域に維持
することでデータ検索待ち時間を短縮するステップと、 を含む、方法。 - 【請求項１５】各インデックスが、前にアクセスされ現
在は前記共通メモリ領域に記憶されている非圧縮データ
・セグメントに対応し、所定量の該インデックスを含む
インデックス・セットを維持するステップを含む、請求
項１４記載の方法。 - 【請求項１６】キャッシュ・ミス操作でアクセスするデ
ータ・セグメントの前記ステータス指標チェック・ステ
ップはセグメントが圧縮されていないかどうかを示す第
１フラグ・ビットをチェックするステップを含む、請求
項１５記載の方法。 - 【請求項１７】前記第１フラグ・ビットのステータス
は、キャッシュ・ミス操作でアクセスする非圧縮データ
・セグメントを示すとき、前記インデックス・セットに
非圧縮データ・セグメントが含まれるかどうかを示す第
２フラグ・ビットをチェックするステップを含む、請求
項１６記載の方法。 - 【請求項１８】キャッシュ・ミス・イベントで非圧縮デ
ータ・セグメントを判定したとき、 現在のキャッシュ・ミス・イベントで前記非圧縮データ
・セグメントの書込みアクセスが必要かどうかを判定す
るステップと、 書込みアクセスのキャッシュ・イベントを判定したと
き、前記インデックス・セットのインデックスの現在量
が所定限度に達しているかどうかを判定するステップ
と、 を含む、請求項１７記載の方法。 - 【請求項１９】書込みアクセスのキャッシュ・ミス・イ
ベントで前記インデックス・セットが所定限度に達して
いないとき、前記インデックス・セットに新しいインデ
ックスを追加し、該追加するインデックスは前記メイン
・メモリの非圧縮データ記憶域に書込む前記非圧縮デー
タ・セグメントに対応し、該追加するインデックスに関
連付けられるディレクトリ・インデックスに前記第２フ
ラグ・ビットを設定する、請求項１８記載の方法。 - 【請求項２０】前記インデックス・セットが所定限度に
達し、書込みアクセスのキャッシュ・ミス・イベントで
前記データ・セグメントが非圧縮データ・セグメントと
判定されたとき、 前記インデックス・セットから、前記共通メモリ領域の
非圧縮データ・セグメントを指し示すインデックスを削
除するのとほぼ同時に、該削除したインデックスに関連
付けられた前記ディレクトリ・インデックスの前記第２
フラグ・ビットをクリアするステップと、 前記削除したインデックスを、前記共通メモリの非圧縮
データ記憶域に書込む前記非圧縮データ・セグメントの
新しいインデックスと置き換え、該置き換えた新しいイ
ンデックスに関連付けられる前記ディレクトリ・エント
リの前記第２フラグ・ビットを設定するステップとを含
む、請求項１９記載の方法。 - 【請求項２１】前記削除したインデックスが指し示す共
通メモリから非圧縮データ・セグメントを読出し、前記
共通メモリ領域に圧縮データ・セグメントとして記憶す
るため該読出した非圧縮データ・セグメントを圧縮する
ステップを含む、請求項２０記載の方法。 - 【請求項２２】キャッシュ・ミス・イベントで圧縮デー
タ・セグメントを判定したとき、 前記インデックス・セットのインデックスの現在量が所
定限度に達したかどうかを判定し、キャッシュ・ミス・
イベントで前記インデックス・セットが所定限度に達し
ていないことを判定したとき、 前記圧縮データ・セグメントを読出し、該読出した圧縮
データ・セグメントを前記共通メモリ領域に非圧縮デー
タ・セグメントとして記憶するため圧縮解除し、該非圧
縮データ・セグメントに対応する新しいインデックスを
前記インデックス・セットに追加し、該追加したインデ
ックスに関連付けられる前記ディレクトリ・エントリの
前記第２フラグ・ビットを設定するステップと、を含
む、請求項１７記載の方法。 - 【請求項２３】前記インデックス・セットが所定限度に
達したことを判定したとき、 非圧縮データ・セグメントを指し示すインデックスを前
記インデックス・セットから削除するのとほぼ同時に、
該削除したインデックスに関連付けられた前記ディレク
トリ・エントリの前記第２フラグ・ビットをクリアする
ステップと、 前記圧縮データ・セグメントを読出し、該読出した圧縮
データ・セグメントを前記共通メモリ領域に非圧縮デー
タ・セグメントとして記憶するため圧縮解除し、該圧縮
解除したデータ・セグメントに対応する新しいインデッ
クスを前記インデックス・セットに追加し、該追加した
インデックスに関連付けられる前記ディレクトリ・エン
トリの前記第２フラグ・ビットを設定するステップとを
含む、請求項２２記載の方法。 - 【請求項２４】前記削除したインデックスが指し示す共
通メモリから非圧縮データ・セグメントを読出し、該読
出した非圧縮データ・セグメントを前記共通メモリ領域
に圧縮データ・セグメントとして記憶するため圧縮する
ステップを含む、請求項２３記載の方法。 - 【請求項２５】ＣＰＵを持ち、ＣＰＵで生成された実メ
モリ・アドレスを圧縮メイン・メモリ構造の１またはそ
れ以上の物理メモリ位置に変換する制御装置を含む圧縮
メイン・メモリ・アーキテクチャを実装したコンピュー
タ・システムにおいて、該メイン・メモリ構造に圧縮デ
ータ・セグメントと非圧縮データ・セグメントの両方を
記憶し検索するキャッシュ管理システムであって、 前記メイン・メモリに含まれ、ディレクトリ・エントリ
をアクセスするため前記制御装置によりアドレス指定さ
れ、キャッシュ・ミス操作処理のため各ディレクトリ・
エントリにより前記メイン・メモリから非圧縮データ・
セグメントと圧縮データ・セグメントを検索でき、各デ
ィレクトリ・エントリがデータ・セグメントのステータ
スを示す、ディレクトリ構造と、 前記メイン・メモリの最近アクセスされた非圧縮データ
・セグメントに対応するディレクトリ・インデックスの
リストを維持するＦＩＦＯ構造と、 を含み、前記制御装置は、キャッシュ・ミス操作のため
アクセスするデータ・セグメントのステータス指標をチ
ェックし、該ステータスに従って前記共通メモリ領域か
ら圧縮データ・セグメントまたは非圧縮データ・セグメ
ントのいずれかを処理し、非圧縮データ・セグメントを
処理するときに対応するディレクトリ・エントリの前記
ＦＩＦＯリストと該ステータス指標を継続的に更新す
る、 キャッシュ管理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/315069 | 1999-05-19 | ||
| US09/315,069 US6349372B1 (en) | 1999-05-19 | 1999-05-19 | Virtual uncompressed cache for compressed main memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000347935A true JP2000347935A (ja) | 2000-12-15 |
| JP3399520B2 JP3399520B2 (ja) | 2003-04-21 |
Family
ID=23222753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000135299A Expired - Fee Related JP3399520B2 (ja) | 1999-05-19 | 2000-05-09 | 圧縮メイン・メモリの仮想非圧縮キャッシュ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6349372B1 (ja) |
| JP (1) | JP3399520B2 (ja) |
| KR (1) | KR100337216B1 (ja) |
| TW (1) | TW513634B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488851B1 (ko) * | 2001-02-13 | 2005-05-11 | 인터내셔널 비지네스 머신즈 코포레이션 | 실 메모리 사용 관리 장치 및 방법 |
| US7039769B2 (en) | 2002-05-30 | 2006-05-02 | International Business Machines Corporation | Direct addressed shared compressed memory system |
| JP2008503922A (ja) * | 2004-06-16 | 2008-02-07 | エヌイーシー ラボラトリーズ アメリカ インク | 組込みシステムのためのメモリ圧縮アーキテクチャ |
| JP2010092499A (ja) * | 2004-09-28 | 2010-04-22 | Sony Computer Entertainment Inc | データ処理方法および装置、処理システム、コンピュータ処理システム、コンピュータのネットワークおよび記憶媒体 |
| JP2010140480A (ja) * | 2008-12-12 | 2010-06-24 | Nvidia Corp | Ｃｐｕトラフィックを特殊とマークすることによるデッドロックの回避 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2387653C (en) * | 1999-08-13 | 2006-11-14 | Fujitsu Limited | File processing method, data processing device and storage medium |
| US6862662B1 (en) * | 2000-03-03 | 2005-03-01 | Micron Technology, Inc. | High density storage scheme for semiconductor memory |
| GB2366643B (en) | 2000-05-25 | 2002-05-01 | Siroyan Ltd | Methods of compressing instructions for processors |
| US6636221B1 (en) * | 2000-08-02 | 2003-10-21 | Ati International, Srl | Graphics processing system with enhanced bus bandwidth utilization and method therefore |
| US6636223B1 (en) * | 2000-08-02 | 2003-10-21 | Ati International. Srl | Graphics processing system with logic enhanced memory and method therefore |
| DE60022186T2 (de) * | 2000-08-17 | 2006-06-08 | Texas Instruments Inc., Dallas | Unterhaltung einer entfernten Warteschlange unter Benutzung von zwei Zählern in der Verschiebesteuerung mit Hubs und Ports |
| US6779088B1 (en) * | 2000-10-24 | 2004-08-17 | International Business Machines Corporation | Virtual uncompressed cache size control in compressed memory systems |
| US6581131B2 (en) * | 2001-01-09 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | Method and apparatus for efficient cache mapping of compressed VLIW instructions |
| US20020138654A1 (en) * | 2001-03-21 | 2002-09-26 | Zhigang Liu | Apparatus, and associated method, for facilitating deletion of dictionary content pursuant to communication of signaling protocol messages |
| US7484007B2 (en) * | 2002-02-01 | 2009-01-27 | Codekko Inc. | System and method for partial data compression and data transfer |
| US6795897B2 (en) | 2002-05-15 | 2004-09-21 | International Business Machines Corporation | Selective memory controller access path for directory caching |
| US6956507B2 (en) | 2002-12-12 | 2005-10-18 | International Business Machines Corporation | Method and apparatus for morphing memory compressed machines |
| JP4261299B2 (ja) * | 2003-09-19 | 2009-04-30 | 株式会社エヌ・ティ・ティ・ドコモ | データ圧縮装置、データ復元装置およびデータ管理装置 |
| US7457940B2 (en) * | 2004-11-16 | 2008-11-25 | International Business Machines Corporation | System and method for managing data |
| US7840774B2 (en) * | 2005-09-09 | 2010-11-23 | International Business Machines Corporation | Compressibility checking avoidance |
| JP2007272336A (ja) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | 命令処理装置及び命令処理方法 |
| KR101352512B1 (ko) | 2007-01-15 | 2014-01-17 | 삼성전자주식회사 | 효율적인 메모리 사용을 위한 스택 관리 장치 및 방법 |
| TWI417722B (zh) | 2007-01-26 | 2013-12-01 | Hicamp Systems Inc | 階層式不可改變的內容可定址的記憶體處理器 |
| US9601199B2 (en) | 2007-01-26 | 2017-03-21 | Intel Corporation | Iterator register for structured memory |
| US7895242B2 (en) * | 2007-10-31 | 2011-02-22 | Microsoft Corporation | Compressed storage management |
| US8918588B2 (en) * | 2009-04-07 | 2014-12-23 | International Business Machines Corporation | Maintaining a cache of blocks from a plurality of data streams |
| US9330105B1 (en) * | 2010-05-07 | 2016-05-03 | Emc Corporation | Systems, methods, and computer readable media for lazy compression of data incoming to a data storage entity |
| US9378560B2 (en) * | 2011-06-17 | 2016-06-28 | Advanced Micro Devices, Inc. | Real time on-chip texture decompression using shader processors |
| US20130275699A1 (en) * | 2012-03-23 | 2013-10-17 | Hicamp Systems, Inc. | Special memory access path with segment-offset addressing |
| US9274951B2 (en) * | 2013-05-31 | 2016-03-01 | Altera Corporation | Cache memory controller for accelerated data transfer |
| US10102148B2 (en) | 2013-06-13 | 2018-10-16 | Microsoft Technology Licensing, Llc | Page-based compressed storage management |
| US9612833B2 (en) * | 2014-02-28 | 2017-04-04 | Intel Corporation | Handling compressed data over distributed cache fabric |
| US10558571B2 (en) * | 2014-03-20 | 2020-02-11 | Sybase, Inc. | Second level database file cache for row instantiation |
| US9684625B2 (en) | 2014-03-21 | 2017-06-20 | Microsoft Technology Licensing, Llc | Asynchronously prefetching sharable memory pages |
| US9632924B2 (en) | 2015-03-02 | 2017-04-25 | Microsoft Technology Licensing, Llc | Using memory compression to reduce memory commit charge |
| US10037270B2 (en) | 2015-04-14 | 2018-07-31 | Microsoft Technology Licensing, Llc | Reducing memory commit charge when compressing memory |
| US10387305B2 (en) * | 2016-12-23 | 2019-08-20 | Intel Corporation | Techniques for compression memory coloring |
| US10404836B2 (en) * | 2016-12-26 | 2019-09-03 | Intel Corporation | Managing state data in a compression accelerator |
| US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
| KR20190143073A (ko) * | 2018-06-20 | 2019-12-30 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002411A (en) | 1994-11-16 | 1999-12-14 | Interactive Silicon, Inc. | Integrated video and memory controller with data processing and graphical processing capabilities |
| US6208273B1 (en) * | 1999-01-29 | 2001-03-27 | Interactive Silicon, Inc. | System and method for performing scalable embedded parallel data compression |
-
1999
- 1999-05-19 US US09/315,069 patent/US6349372B1/en not_active Expired - Lifetime
-
2000
- 2000-05-09 JP JP2000135299A patent/JP3399520B2/ja not_active Expired - Fee Related
- 2000-05-09 KR KR1020000024724A patent/KR100337216B1/ko not_active IP Right Cessation
- 2000-05-17 TW TW089109443A patent/TW513634B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488851B1 (ko) * | 2001-02-13 | 2005-05-11 | 인터내셔널 비지네스 머신즈 코포레이션 | 실 메모리 사용 관리 장치 및 방법 |
| US7039769B2 (en) | 2002-05-30 | 2006-05-02 | International Business Machines Corporation | Direct addressed shared compressed memory system |
| JP2008503922A (ja) * | 2004-06-16 | 2008-02-07 | エヌイーシー ラボラトリーズ アメリカ インク | 組込みシステムのためのメモリ圧縮アーキテクチャ |
| JP2010092499A (ja) * | 2004-09-28 | 2010-04-22 | Sony Computer Entertainment Inc | データ処理方法および装置、処理システム、コンピュータ処理システム、コンピュータのネットワークおよび記憶媒体 |
| JP2010140480A (ja) * | 2008-12-12 | 2010-06-24 | Nvidia Corp | Ｃｐｕトラフィックを特殊とマークすることによるデッドロックの回避 |
| US8392667B2 (en) | 2008-12-12 | 2013-03-05 | Nvidia Corporation | Deadlock avoidance by marking CPU traffic as special |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3399520B2 (ja) | 2003-04-21 |
| KR20010007058A (ko) | 2001-01-26 |
| US6349372B1 (en) | 2002-02-19 |
| TW513634B (en) | 2002-12-11 |
| KR100337216B1 (ko) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3399520B2 (ja) | 圧縮メイン・メモリの仮想非圧縮キャッシュ | |
| US6779088B1 (en) | Virtual uncompressed cache size control in compressed memory systems | |
| JP4008826B2 (ja) | オンチップキャッシュのデータ圧縮により有効キャッシュサイズを増大させるキャッシュ圧縮エンジンのための装置 | |
| US5761536A (en) | System and method for reducing memory fragmentation by assigning remainders to share memory blocks on a best fit basis | |
| US8122216B2 (en) | Systems and methods for masking latency of memory reorganization work in a compressed memory system | |
| US5875454A (en) | Compressed data cache storage system | |
| US6795897B2 (en) | Selective memory controller access path for directory caching | |
| US10067881B2 (en) | Compression and caching for logical-to-physical storage address mapping tables | |
| US7962700B2 (en) | Systems and methods for reducing latency for accessing compressed memory using stratified compressed memory architectures and organization | |
| US6735673B2 (en) | Apparatus and methods for cache line compression | |
| JP2831602B2 (ja) | 圧縮データ管理装置及び圧縮データ管理方法 | |
| CN108459826B (zh) | 一种处理io请求的方法及装置 | |
| US6449689B1 (en) | System and method for efficiently storing compressed data on a hard disk drive | |
| US6606682B1 (en) | Cluster-based cache memory allocation | |
| CN108268219B (zh) | 一种处理io请求的方法及装置 | |
| US7451290B2 (en) | Method and mechanism for on-line data compression and in-place updates | |
| US6968424B1 (en) | Method and system for transparent compressed memory paging in a computer system | |
| US20030145172A1 (en) | Method and system for updating data in a compressed read cache | |
| WO2009033419A1 (fr) | Procédé de traitement de mise en antémémoire de données, système et dispositif de mise en antémémoire de données | |
| KR102437775B1 (ko) | 효율적인 맵핑을 위한 페이지 캐시 장치 및 방법 | |
| US10521122B2 (en) | Storage apparatus and method of controlling same | |
| CN111832065A (zh) | 使用电路实现的软件和用于密钥-值存储的方法 | |
| EP4123463A1 (en) | In-memory database (imdb) acceleration through near data processing | |
| US20210311877A1 (en) | Key-value store architecture for key-value devices | |
| US6847315B2 (en) | Nonuniform compression span |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |