JP2000340920A - Circuit board and integrated circuit device - Google Patents

Circuit board and integrated circuit device

Info

Publication number
JP2000340920A
JP2000340920A JP15097899A JP15097899A JP2000340920A JP 2000340920 A JP2000340920 A JP 2000340920A JP 15097899 A JP15097899 A JP 15097899A JP 15097899 A JP15097899 A JP 15097899A JP 2000340920 A JP2000340920 A JP 2000340920A
Authority
JP
Japan
Prior art keywords
circuit board
electric double
layer capacitor
insulating substrate
case base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15097899A
Other languages
Japanese (ja)
Inventor
Shinya Matsuno
真也 松野
Makoto Higashibetsupu
誠 東別府
Naotomo Sotoshiro
直朋 外城
Yuichi Hori
雄一 堀
Kazuo Ikuta
和雄 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP15097899A priority Critical patent/JP2000340920A/en
Publication of JP2000340920A publication Critical patent/JP2000340920A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Abstract

PROBLEM TO BE SOLVED: To improve mounting density of a circuit board and an integrated circuit device. SOLUTION: An electric double layer capacitor is formed on the cover member 4 of a circuit board 1 provided with an insulating board 2, where the electronic parts of a semiconductor element 3 and the like are loaded on a surface and the cover member 4 fixed to the insulating board 2, so that a part of or all electronic components of the semiconductor element 3 and the like, which are loaded on the surface of the insulating board 2, are concealed. The mounting area of the electronic parts of the board and a device is increased, mounting density can be improved and the circuit board, and the integrated circuit device can be miniaturized by providing the electric double layer capacitor in a cover body and a case substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、電子部品を搭載す
るための回路基板およびケース基体内に回路基板を収納
した集積回路装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board for mounting electronic components and an integrated circuit device in which a circuit board is housed in a case base.

【0002】[0002]

【従来技術】従来、回路基板の典型的な一例である半導
体素子を収納する半導体パッケージの構造は、図5に示
すとおり、絶縁基板71の表面に半導体素子72が搭載
されており、半導体素子72は絶縁基板71と蓋体73
とによって気密に封止されている。そして、半導体素子
72はボンディングワイヤ74または半導体素子72の
下面の電極を介して絶縁基板71内に形成される配線層
75と電気的に接続され、さらに絶縁基板71の裏面に
取着されたボール端子などの接続端子78を介して外部
回路基板76内の配線層77と接続されるものである。
2. Description of the Related Art Conventionally, a structure of a semiconductor package for accommodating a semiconductor element, which is a typical example of a circuit board, includes a semiconductor element 72 mounted on a surface of an insulating substrate 71 as shown in FIG. Are the insulating substrate 71 and the lid 73
And hermetically sealed. The semiconductor element 72 is electrically connected to a wiring layer 75 formed in the insulating substrate 71 via a bonding wire 74 or an electrode on the lower surface of the semiconductor element 72, and furthermore, a ball attached to the back surface of the insulating substrate 71. It is connected to the wiring layer 77 in the external circuit board 76 via connection terminals 78 such as terminals.

【0003】また、メモリのバックアップ電源として使
用される従来の電気二重層コンデンサは、上記回路基板
の表面に前記リード端子を半田付け等により実装した
り、例えばボタン型の電気二重層コンデンサを上記回路
基板以外の部分に配設し、前記回路基板と電気的に接続
する方法が知られている。
A conventional electric double-layer capacitor used as a backup power supply for a memory has a lead terminal mounted on the surface of the circuit board by soldering or the like. 2. Description of the Related Art There is known a method of arranging on a portion other than a board and electrically connecting the circuit board.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記回
路基板の表面に実装された電気二重層コンデンサは、サ
イズが大きく電気二重層コンデンサを形成するための広
いスペースが必要であるために、他の電子部品の実装ス
ペースが狭くなったり、配線の実装密度を高めることが
できず、また、上記配線回路以外の部分に電気二重層コ
ンデンサを配設する方法では、配線の引き回しが必要で
あり、電気二重層コンデンサを収納するスペースを別途
設けなければならないという問題があった。また、いず
れの場合でも回路基板の実装密度を高めることができ
ず、装置自体が大型化するものであった。
However, the electric double-layer capacitor mounted on the surface of the circuit board is large in size and requires a large space for forming the electric double-layer capacitor. The space for mounting components is reduced, the mounting density of wiring cannot be increased, and the method of arranging an electric double layer capacitor in a portion other than the above wiring circuit requires wiring layout. There is a problem that a space for accommodating the multilayer capacitor must be provided separately. Further, in either case, the mounting density of the circuit board cannot be increased, and the device itself becomes large.

【0005】[0005]

【課題を解決するための手段】本発明者らは、上記課題
について検討した結果、回路基板の蓋部材や気密封止の
ための蓋体や、あるいは回路基板を収納するケースに電
気二重層コンデンサを形成することによって省スペース
化が図られることを見いだした。
As a result of studying the above problems, the present inventors have found that an electric double layer capacitor can be mounted on a cover member of a circuit board, a cover for hermetic sealing, or a case for housing the circuit board. It has been found that space saving can be achieved by forming.

【0006】すなわち、本発明の回路基板は、表面に電
子部品が搭載された絶縁基板と、前記絶縁基板表面に搭
載された電子部品の一部または全部を覆うように前記絶
縁基板に固着され、かつ電気二重層コンデンサを備えた
蓋部材を具備することを特徴とするものである。
That is, the circuit board of the present invention is fixed to the insulating substrate so as to cover an insulating substrate having electronic components mounted on the surface and a part or all of the electronic component mounted on the insulating substrate surface, And a lid member having an electric double layer capacitor.

【0007】ここで、前記蓋部材によって前記電子部品
を気密に封止することも可能であり、また、前記電気二
重層コンデンサの厚さが20mm以下であることが望ま
しいものである。
Here, the electronic component can be hermetically sealed by the lid member, and the thickness of the electric double layer capacitor is desirably 20 mm or less.

【0008】また、本発明の集積回路装置は、開口部を
有するケース基体と、該ケース基体内に収納された回路
基板と、該ケース基体の開口部を封じるように該ケース
基体に固着された蓋体と、を具備し、前記ケース基体お
よび/または蓋体が電気二重層コンデンサを具備するこ
とを特徴とするものである。
The integrated circuit device of the present invention has a case base having an opening, a circuit board housed in the case base, and a case base fixed to the case base so as to seal the opening of the case base. And a lid, wherein the case base and / or the lid comprise an electric double layer capacitor.

【0009】[0009]

【発明の実施の形態】本発明の回路基板の一例である半
導体素子収納用パッケージについて、その概略断面図で
ある図1を基に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A package for accommodating a semiconductor element as an example of a circuit board of the present invention will be described with reference to FIG. 1 which is a schematic sectional view thereof.

【0010】図1の半導体素子収納用パッケージ1によ
れば、セラミックス、ガラス、有機樹脂のうちの少なく
とも1種を含有する絶縁基板2の表面には凹部が形成さ
れ、その凹部内には半導体素子3が実装されており、半
導体素子3は絶縁基板2の表面にメタライズまたはガラ
ス等を用いて接合された蓋部材4によって気密に封止さ
れている。また、絶縁基板2の表面および内部には配線
回路層5が被着形成され、半導体素子3とワイヤボンデ
ィング、リボン、バンプ等によって電気的に接続されて
いる。
According to the semiconductor element housing package 1 of FIG. 1, a concave portion is formed on the surface of an insulating substrate 2 containing at least one of ceramics, glass, and organic resin, and a semiconductor element is formed in the concave portion. 3 is mounted, and the semiconductor element 3 is hermetically sealed by a lid member 4 joined to the surface of the insulating substrate 2 using metallization or glass. Further, a wiring circuit layer 5 is formed on the surface and inside of the insulating substrate 2 and is electrically connected to the semiconductor element 3 by wire bonding, ribbons, bumps and the like.

【0011】また、絶縁基板2の底面には、複数の接続
パッド6が設けられており、絶縁基板2の内部に形成さ
れた配線回路層5を経由して半導体素子3と電気的に接
続されている。
A plurality of connection pads 6 are provided on the bottom surface of the insulating substrate 2, and are electrically connected to the semiconductor element 3 via a wiring circuit layer 5 formed inside the insulating substrate 2. ing.

【0012】接続パッド6は、タングステン、モリブデ
ン、銀、銅、白金、パラジウムのうちの少なくとも1種
を含有する導体によって形成されており、この接続パッ
ド6に取りつけられたボール端子7を介して外部回路基
板8表面に実装されている。
The connection pad 6 is formed of a conductor containing at least one of tungsten, molybdenum, silver, copper, platinum and palladium, and is externally connected via a ball terminal 7 attached to the connection pad 6. It is mounted on the surface of the circuit board 8.

【0013】本発明によれば、蓋部材4に電気二重層コ
ンデンサが形成されていることが大きな特徴であり、図
1によれば、蓋部材4が2層の分極性電極9、9間にセ
パレータ10が配設され、その外周部に絶縁性のガスケ
ット11が形成され、またその上下面に集電体12、1
2が形成された電気二重層コンデンサとなっている。さ
らに、図1によれば、集電体12、12の上下面には絶
縁部材13、13が配設されている。
According to the present invention, a major feature is that an electric double layer capacitor is formed on the lid member 4. According to FIG. 1, the lid member 4 is provided between the two-layer polarizable electrodes 9, 9. A separator 10 is provided, an insulating gasket 11 is formed on the outer periphery thereof, and current collectors 12, 1
2 is an electric double layer capacitor. Further, according to FIG. 1, insulating members 13 are provided on the upper and lower surfaces of the current collectors 12, 12, respectively.

【0014】分極性電極9は、例えば比表面積が100
0〜3000m2 /gの活性炭と有機バインダとを混合
し板状に成形した後、熱処理して前記有機バインダを炭
化した固形状活性炭質構造体に水系または有機溶剤系の
電解液を含浸したものが好適に用いられる。
The polarizable electrode 9 has, for example, a specific surface area of 100.
A mixture of activated carbon of 0 to 3000 m 2 / g and an organic binder, formed into a plate, and heat-treated to impregnate a solid activated carbonaceous structure obtained by carbonizing the organic binder with an aqueous or organic solvent-based electrolyte. Is preferably used.

【0015】セパレータ10は、パルプやポリエチレ
ン、ポリプロピレン等の有機フィルムまたはガラス繊
維、セラミックス等により構成され、分極性電極9,9
間を絶縁するために形成されるが、分極性電極9に含浸
される電解液中のイオンが透過できる多孔質体により構
成される。
The separator 10 is made of pulp, an organic film such as polyethylene or polypropylene, glass fiber, ceramics, or the like.
It is formed to insulate between the electrodes, and is made of a porous material through which ions in the electrolytic solution impregnated in the polarizable electrode 9 can pass.

【0016】また、ガスケット11は、分極性電極9に
含浸される電解液が外部へ漏れるのを防止するとともに
分極性電極9およびセパレータ10を固定、保護する働
きをなすものであり、非導電性の材料、例えば、ポリプ
ロピレン、アクリル等のプラスチックや、ガラス、セラ
ミックス等により構成される。さらに、集電体12は、
導電性のブチルゴムやアルミニウム板、アルミニウムの
プラズマ溶射等の金属により形成されており、分極性電
極9との間で電荷をやり取りすることができる。
The gasket 11 serves to prevent the electrolyte impregnated in the polarizable electrode 9 from leaking outside and to fix and protect the polarizable electrode 9 and the separator 10. , For example, plastics such as polypropylene and acrylic, glass, and ceramics. Further, the current collector 12
It is made of a conductive butyl rubber, an aluminum plate, or a metal such as aluminum plasma sprayed, and can exchange electric charges with the polarizable electrode 9.

【0017】また、図1によれば、集電体12のうちの
一方は絶縁基板2内に形成されたビアホールまたはキャ
スタレーション15を介して、また集電体12の他方は
ガスケット11および絶縁基板2内に形成されたビアホ
ール導体またはキャスタレーション16を介してそれぞ
れ半導体素子3に電気的に接続されており、半導体素子
3のバックアップ電源として機能する。なお、ビアホー
ルまたはキャスタレーション16は絶縁層17を介して
接続された集電体以外の集電体内を貫通する。この構成
によりパッケージ1の実装密度が向上し、パッケージの
小型化が可能となる。
According to FIG. 1, one of the current collectors 12 is formed via via holes or castellations 15 formed in the insulating substrate 2, and the other of the current collectors 12 is formed on the gasket 11 and the insulating substrate 2. The semiconductor element 3 is electrically connected to the semiconductor element 3 via a via-hole conductor or a castellation 16 formed in the semiconductor element 2, and functions as a backup power supply for the semiconductor element 3. The via hole or castellation 16 penetrates a current collector other than the current collector connected via the insulating layer 17. With this configuration, the packaging density of the package 1 is improved, and the size of the package can be reduced.

【0018】また、蓋部材4に形成された電気二重層コ
ンデンサを用いてバイパスコンデンサやデカップリング
コンデンサとして高周波信号のノイズを除去することも
できるが、蓋部材4の少なくとも一方の表面にセラミッ
クコンデンサ等からなるバイパスコンデンサやデカップ
リングコンデンサ等( 図示せず) を設け半導体素子3と
配線を介して電気的に接続することも可能である。これ
により配線の長さを短くすることができることから、配
線に発生するインダクタンス成分を低減することができ
有効に高周波ノイズを除去することができる。また、電
気二重層コンデンサの表面には他の電子部品を配設する
こともできパッケージの実装密度が向上する。
Although the electric double layer capacitor formed on the cover member 4 can be used to remove high frequency signal noise as a bypass capacitor or a decoupling capacitor, at least one surface of the cover member 4 has a ceramic capacitor or the like. It is also possible to provide a bypass capacitor, a decoupling capacitor or the like (not shown) made of a semiconductor device 3 and electrically connect it to the semiconductor element 3 via wiring. As a result, the length of the wiring can be shortened, so that the inductance component generated in the wiring can be reduced, and high-frequency noise can be effectively removed. Further, other electronic components can be provided on the surface of the electric double layer capacitor, so that the packaging density of the package is improved.

【0019】さらに、配線基板の小型化の点では前記電
気二重層コンデンサの厚さが20mm以下であることが
望ましい。また、分極性電極9は3枚以上であってもよ
い。
Further, from the viewpoint of miniaturization of the wiring board, it is desirable that the thickness of the electric double layer capacitor be 20 mm or less. Further, three or more polarizable electrodes 9 may be provided.

【0020】図1では、蓋部材が半導体素子を気密に封
止するを有するものであったが、本発明はこれに限られ
るものではなく、絶縁基板表面に搭載された電子部品を
外部からの機械的な衝撃から保護するために設けられる
保護カバーとしての機能を有するものであってもよい。
そこで、本発明の回路基板の他の一例について、その
概略断面図を図2に示す。図2によれば、回路基板20
は、セラミックス、ガラス、有機樹脂のうちの少なくと
も1種を含有する絶縁基板21の表面に、例えば表面実
装タイプの半導体素子、コンデンサ、ダイオード、抵抗
体、共振器等の電子部品22、23が複数搭載されてお
り、また絶縁基板21の内部にも導体パターン等により
形成されたコンデンサや共振器等の電子部品(図示せ
ず。)が配設されている。そして、電子部品22、23
等は絶縁基板21の表面または内部に形成された導体配
線層24と電気的に接続され、回路が形成されている。
In FIG. 1, the lid member hermetically seals the semiconductor element. However, the present invention is not limited to this, and the electronic component mounted on the surface of the insulating substrate can be removed from the outside. It may have a function as a protective cover provided to protect against mechanical shock.
Therefore, a schematic cross-sectional view of another example of the circuit board of the present invention is shown in FIG. According to FIG. 2, the circuit board 20
A plurality of electronic components 22 and 23 such as, for example, a surface-mount type semiconductor element, a capacitor, a diode, a resistor, and a resonator are formed on a surface of an insulating substrate 21 containing at least one of ceramics, glass, and organic resin. Electronic components (not shown) such as capacitors and resonators formed by conductor patterns and the like are also provided inside the insulating substrate 21. Then, the electronic components 22 and 23
Are electrically connected to the conductor wiring layer 24 formed on the surface or inside of the insulating substrate 21 to form a circuit.

【0021】図2によれば、蓋部材25が電子部品2
2、23のうち一部の電子部品22を覆い隠すように絶
縁基板21の表面に固着され、蓋部材25によって電子
部品22が外部からの衝撃等から保護されているが、本
発明によればこの蓋部材25に電気二重層コンデンサを
形成したことが大きな特徴である。
According to FIG. 2, the lid member 25 is
The electronic component 22 is fixed to the surface of the insulating substrate 21 so as to cover some of the electronic components 22 of the components 2 and 23, and the electronic component 22 is protected from external shocks and the like by the cover member 25. A major feature is that an electric double layer capacitor is formed on the lid member 25.

【0022】図2によれば、蓋部材25は断面がコの字
形状の電気二重層コンデンサからなるものであって絶縁
基板21表面に固着されている。なお、断面がコの字形
状とは、縦および横断面がコの字形状であり、蓋部材2
5と絶縁基板21によって内部が密閉されるもの、ある
いは縦断面または横断面のみがコの字形状であるものを
指す。
Referring to FIG. 2, the lid member 25 is formed of an electric double layer capacitor having a U-shaped cross section, and is fixed to the surface of the insulating substrate 21. In addition, the vertical section and the horizontal section are U-shaped, and the
5 and an insulating substrate 21 or a U-shaped one only in vertical or horizontal section.

【0023】電気二重層コンデンサの具体的な構成は、
その要部拡大図である図3に示すように断面がコの字形
状の2枚の分極性電極30、30間に断面がコの字形状
のセパレータ31を配設し、分極性電極30、30のそ
れぞれの表面には断面がコの字形状の集電体32、32
が配設された積層体が形成されている。
The specific structure of the electric double layer capacitor is as follows:
As shown in FIG. 3 which is an enlarged view of the main part, a separator 31 having a U-shaped cross section is disposed between two polarizable electrodes 30 having a U-shaped cross section. Current collectors 32, 32 each having a U-shaped cross-section
Are formed.

【0024】上記断面がコの字形状の分極性電極30を
作製する方法は、例えば、活性炭と有機バインダとを混
合し、鋳込み成形等よって所望の形状に成形したり、ロ
ール成形によってシートを作製しコの字形に曲げること
によって所望の形状の成形体を得た後、熱処理して、さ
らに電解液を含浸することにより作製することができ
る。
The method for manufacturing the polarizable electrode 30 having a U-shaped cross section is, for example, mixing activated carbon and an organic binder, forming the mixture into a desired shape by casting, or forming a sheet by roll forming. After obtaining a molded body of a desired shape by bending in a U-shape, it can be produced by heat treatment and further impregnation with an electrolytic solution.

【0025】また、前記積層体と絶縁基板21との間に
は絶縁性のガスケット33が形成されコンデンサ内の電
解液が外部へ漏れるのを防止する働きをなす。なお、集
電体32、32の表面に絶縁部材34、34を設けるこ
ともできる。
An insulating gasket 33 is formed between the laminate and the insulating substrate 21 to prevent the electrolyte in the capacitor from leaking to the outside. Note that insulating members 34, 34 may be provided on the surfaces of the current collectors 32, 32.

【0026】さらに、集電体32、32は、ガスケット
33および絶縁基板21の内部または表面に形成された
35、36を介して電子部品22等と電気的に接続さ
れ、電子部品22のバックアップ電源として機能するこ
とができる。
Further, the current collectors 32, 32 are electrically connected to the electronic component 22 and the like via the gasket 33 and 35, 36 formed inside or on the surface of the insulating substrate 21, so that a backup power supply for the electronic component 22 is provided. Can function as

【0027】なお、図1〜図3では、回路基板表面に形
成される蓋部材に電気二重層コンデンサを形成したもの
であったが、本発明はこれに限られるものではなく、回
路基板を内部に収納した集積回路装置のケース基体およ
び/または蓋体に電気二重層コンデンサを形成すること
もできる。
In FIGS. 1 to 3, the electric double-layer capacitor is formed on the cover member formed on the surface of the circuit board. However, the present invention is not limited to this, and the circuit board may be internally mounted. An electric double-layer capacitor may be formed on the case base and / or the lid of the integrated circuit device housed in the device.

【0028】そこで、図4に本発明の集積回路装置の一
例の概略断面図を示す。図4の集積回路装置40によれ
ば、開口部を有するケース基体41内に表面または表面
および内部に電子部品42等を具備する集積回路を搭載
した回路基板43が固着、収納されている。
FIG. 4 is a schematic sectional view showing an example of the integrated circuit device of the present invention. According to the integrated circuit device 40 of FIG. 4, a circuit board 43 on which an integrated circuit having an electronic component 42 or the like is mounted on the surface or inside the case base 41 having an opening is fixed and accommodated.

【0029】ケース基体41は、基体45と側枠体46
とから構成されるものであり、基体45および側枠体4
6は、アルミニウム、銅、ステンレス等の金属、ガラ
ス、樹脂等により構成されるが、回路基板43が発生す
る熱を冷却するために熱伝導率の高い材料により構成さ
れることが望ましい。
The case base 41 includes a base 45 and a side frame 46.
The base 45 and the side frame 4
6 is made of a metal such as aluminum, copper, stainless steel or the like, glass, resin, or the like.

【0030】また、ケース基体41の開口部は蓋体44
によって覆われており、ケース基体41と蓋体44とは
接着、固定されている。さらに、ケース基体41内部に
は熱硬化性樹脂にて樹脂モールド47が充填されてい
る。さらにまた、電子部品42の信号の入出力は、配線
層48および側枠体46の一部に設けられたターミナル
端子49を経由して外部回路(図示せず)と接続され
る。
The opening of the case base 41 is covered with a lid 44.
The case base 41 and the lid 44 are adhered and fixed. Further, a resin mold 47 is filled with a thermosetting resin inside the case base 41. Furthermore, the input and output of signals of the electronic component 42 are connected to an external circuit (not shown) via a terminal layer 49 provided on a part of the wiring layer 48 and the side frame 46.

【0031】本発明によれば、ケース基体41および/
または蓋体44に電気二重層コンデンサを形成したこと
が大きな特徴であり、図4では蓋体44に電気二重層コ
ンデンサが形成されている。具体的には、蓋体44が2
層の活性炭を含有する分極性電極50、50間にセパレ
ータ51が配設された積層体の外周部に絶縁性のガスケ
ット52が形成され、またその上下面に集電体53、5
3が形成された電気二重層コンデンサとなっている。さ
らに、図4によれば、集電体53、53の上下面には絶
縁部材54、54が配設されている。
According to the present invention, the case base 41 and / or
Another feature is that an electric double layer capacitor is formed on the lid 44. In FIG. 4, the electric double layer capacitor is formed on the lid 44. Specifically, the lid 44 is 2
An insulating gasket 52 is formed on the outer periphery of the laminate in which the separator 51 is disposed between the polarizable electrodes 50 containing active carbon in the layers, and current collectors 53, 5
3 is an electric double layer capacitor. Further, according to FIG. 4, insulating members 54, 54 are disposed on the upper and lower surfaces of the current collectors 53, 53, respectively.

【0032】また、図4によれば、集電体53のうちの
一方はケース基体41の側枠体46の内部または側壁に
絶縁されたビアホールまたはキャスタレーション55を
介して、また集電体53の他方はガスケット52および
ケース基体の側壁に形成されたビアホール導体またはキ
ャスタレーション56を介してそれぞれ回路基板43上
に搭載される電子部品42と電気的に接続されており、
電子部品42のバックアップ電源として機能する。この
構成により集積回路装置40の実装密度が向上し、装置
の小型化が可能となる。
According to FIG. 4, one of the current collectors 53 is connected to the current collector 53 via a via hole or a castellation 55 insulated on the inside or the side wall of the side frame 46 of the case base 41. The other is electrically connected to the electronic component 42 mounted on the circuit board 43 via a via hole conductor or castellation 56 formed on the side wall of the gasket 52 and the case base, respectively.
It functions as a backup power supply for the electronic component 42. With this configuration, the mounting density of the integrated circuit device 40 is improved, and the size of the device can be reduced.

【0033】なお、図4では電気二重層コンデンサを蓋
体44に形成したものであったが、本発明はこれに限ら
れるものではなく、ケース基体41内に電気二重層コン
デンサを設けたものであってもよい。この場合、電気二
重層コンデンサが正常に動作するためにはケース基体4
1の温度が85℃以下であることが望ましい。
Although the electric double layer capacitor is formed on the cover 44 in FIG. 4, the present invention is not limited to this, and the electric double layer capacitor is provided in the case base 41. There may be. In this case, in order for the electric double layer capacitor to operate normally, the case base 4 is required.
It is desirable that the temperature of No. 1 is 85 ° C. or less.

【0034】また、装置の小型化の点では前記電気二重
層コンデンサの厚さが20mm以下であることが望まし
い。
From the viewpoint of miniaturization of the device, it is desirable that the thickness of the electric double layer capacitor be 20 mm or less.

【0035】なお、図1〜4における分極性電極9、3
0、50は3枚以上、セパレータ10、31、51は2
枚以上であってもよい。さらに、図1〜図4では、蓋部
材もしくは蓋体が電気二重層コンデンサからなるもので
あったが、本発明はこれに限られるものではなく、前記
蓋部材もしくは蓋体が枠体に電気二重層コンデンサが取
り付けられたものであってもよい。
The polarizable electrodes 9 and 3 in FIGS.
0 and 50 are 3 or more, and separators 10, 31, and 51 are 2
The number may be more than one. Further, in FIGS. 1 to 4, the lid member or the lid is made of an electric double layer capacitor, but the present invention is not limited to this, and the lid member or the lid is A multilayer capacitor may be attached.

【0036】[0036]

【発明の効果】以上、詳述したとおり、本発明の回路基
板および集積回路装置によれば、蓋体やケース基体に電
気二重層コンデンサを備えることによって、基板および
装置の電子部品の実装面積を増し、実装密度を高めるこ
とができるとともに、回路基板および集積回路装置の小
型化を図ることができる。
As described above in detail, according to the circuit board and the integrated circuit device of the present invention, by providing the electric double layer capacitor on the lid and the case base, the mounting area of the electronic components of the substrate and the device can be reduced. The mounting density can be increased, and the size of the circuit board and the integrated circuit device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路基板の一例である半導体素子収納
用パッケージの概略断面図である。
FIG. 1 is a schematic sectional view of a package for housing a semiconductor element which is an example of a circuit board of the present invention.

【図2】本発明の回路基板の他の例を示す概略断面図で
ある。
FIG. 2 is a schematic sectional view showing another example of the circuit board of the present invention.

【図3】図2の回路基板の要部拡大図である。FIG. 3 is an enlarged view of a main part of the circuit board of FIG. 2;

【図4】本発明の集積回路装置の一例を示す概略断面図
である。
FIG. 4 is a schematic sectional view showing an example of the integrated circuit device of the present invention.

【図5】従来の回路基板の一例である半導体素子収納用
パッケージの概略断面図である。
FIG. 5 is a schematic sectional view of a package for housing a semiconductor element, which is an example of a conventional circuit board.

【符号の説明】[Explanation of symbols]

1 半導体素子収納用パッケージ 2、21絶縁基板 3 半導体素子 4、25蓋部材 5、15、16 配線回路層 6 接続パッド 7 ボール端子 8 外部回路基板 9、30、50 分極性電極 10、31、51 セパレータ 11、33、52 ガスケット 12、32、53 集電体 13、34、54 絶縁部材 DESCRIPTION OF SYMBOLS 1 Package for housing semiconductor element 2, 21 Insulating substrate 3 Semiconductor element 4, 25 Lid member 5, 15, 16 Wiring circuit layer 6 Connection pad 7 Ball terminal 8 External circuit board 9, 30, 50 minutes Polarity electrode 10, 31, 51 Separator 11, 33, 52 Gasket 12, 32, 53 Current collector 13, 34, 54 Insulating member

フロントページの続き (72)発明者 堀 雄一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 生田 和雄 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 5E082 AB09 BB10 BC39 DD11 HH12 HH14 PP09 5E336 AA04 AA08 AA09 AA11 BB02 BB16 BB17 BB18 BC31 BC34 CC32 CC36 CC42 CC43 CC53 DD02 EE01 GG30 Continued on the front page (72) Inventor Yuichi Hori 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Inside Kyocera Research Institute (72) Inventor Kazuo Ikuta 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Kyocera Corporation 5E082 AB09 BB10 BC39 DD11 HH12 HH14 PP09 5E336 AA04 AA08 AA09 AA11 BB02 BB16 BB17 BB18 BC31 BC34 CC32 CC36 CC42 CC43 CC53 DD02 EE01 GG30

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】表面に電子部品が搭載された絶縁基板と、
前記絶縁基板表面に搭載された電子部品の一部または全
部を覆うように前記絶縁基板に固着され、かつ電気二重
層コンデンサを備えた蓋部材を具備することを特徴とす
る回路基板。
An insulating substrate having electronic components mounted on a surface thereof;
A circuit board, comprising: a lid member fixed to the insulating substrate so as to cover a part or the whole of the electronic component mounted on the surface of the insulating substrate; and a lid member provided with an electric double layer capacitor.
【請求項2】前記蓋部材によって前記電子部品を気密に
封止することを特徴とする請求項1記載の回路基板。
2. The circuit board according to claim 1, wherein said electronic component is hermetically sealed by said lid member.
【請求項3】前記電気二重層コンデンサの厚さが20m
m以下であることを特徴とする請求項1または2記載の
回路基板。
3. The electric double-layer capacitor has a thickness of 20 m.
3. The circuit board according to claim 1, wherein m is equal to or less than m.
【請求項4】開口部を有するケース基体と、該ケース基
体内に収納された回路基板と、該ケース基体の開口部を
封じるように該ケース基体に固着された蓋体と、を具備
する集積回路装置において、前記ケース基体および/ま
たは蓋体が電気二重層コンデンサを具備することを特徴
とする集積回路装置。
4. An integrated device comprising: a case base having an opening; a circuit board housed in the case base; and a lid fixed to the case base to seal the opening of the case base. In the circuit device, the case base and / or the lid may include an electric double layer capacitor.
【請求項5】前記電気二重層コンデンサの厚さが20m
m以下であることを特徴とする請求項4記載の集積回路
装置。
5. The electric double-layer capacitor has a thickness of 20 m.
5. The integrated circuit device according to claim 4, wherein m is equal to or less than m.
JP15097899A 1999-05-31 1999-05-31 Circuit board and integrated circuit device Pending JP2000340920A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15097899A JP2000340920A (en) 1999-05-31 1999-05-31 Circuit board and integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15097899A JP2000340920A (en) 1999-05-31 1999-05-31 Circuit board and integrated circuit device

Publications (1)

Publication Number Publication Date
JP2000340920A true JP2000340920A (en) 2000-12-08

Family

ID=15508620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15097899A Pending JP2000340920A (en) 1999-05-31 1999-05-31 Circuit board and integrated circuit device

Country Status (1)

Country Link
JP (1) JP2000340920A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1451837A2 (en) * 2001-10-10 2004-09-01 Lockheed Martin Corporation Integrally formed energy storage device and method of fabrication
JP2011103385A (en) * 2009-11-11 2011-05-26 Tdk Corp Electronic component mounting structure
KR101067178B1 (en) 2009-09-04 2011-09-22 삼성전기주식회사 Chip-type Eelectric Double Layer Capacitor and Structure thereof
JP2016127227A (en) * 2015-01-08 2016-07-11 株式会社オートネットワーク技術研究所 Capacitor module
FR3087578A1 (en) * 2018-10-23 2020-04-24 Safran HOUSING FOR ELECTRONIC POWER MODULE AND METHOD FOR MANUFACTURING SUCH A HOUSING

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1451837A2 (en) * 2001-10-10 2004-09-01 Lockheed Martin Corporation Integrally formed energy storage device and method of fabrication
EP1451837A4 (en) * 2001-10-10 2008-03-12 Lockheed Corp Integrally formed energy storage device and method of fabrication
KR101067178B1 (en) 2009-09-04 2011-09-22 삼성전기주식회사 Chip-type Eelectric Double Layer Capacitor and Structure thereof
JP2011103385A (en) * 2009-11-11 2011-05-26 Tdk Corp Electronic component mounting structure
JP2016127227A (en) * 2015-01-08 2016-07-11 株式会社オートネットワーク技術研究所 Capacitor module
WO2016111154A1 (en) * 2015-01-08 2016-07-14 株式会社オートネットワーク技術研究所 Capacitor module
CN107112141A (en) * 2015-01-08 2017-08-29 株式会社自动网络技术研究所 Capacitor module
FR3087578A1 (en) * 2018-10-23 2020-04-24 Safran HOUSING FOR ELECTRONIC POWER MODULE AND METHOD FOR MANUFACTURING SUCH A HOUSING
WO2020084256A1 (en) * 2018-10-23 2020-04-30 Safran Power electronic module housing and method for manufacturing such a housing

Similar Documents

Publication Publication Date Title
JP3351410B2 (en) Inverter capacitor module, inverter and capacitor module
US4967316A (en) Electric circuit unit
JP2000340920A (en) Circuit board and integrated circuit device
US20070182379A1 (en) Container, Battery or Electric Double Layer Capacitor Using the Same, and Electronic Device
US20040194993A1 (en) Compact circuit module
JP2950587B2 (en) Solid electrolytic capacitor and method of manufacturing the same
JP3501516B2 (en) Surface mount type piezoelectric oscillator and method of manufacturing the same
KR101813364B1 (en) Composite electronic component and board having the same
JP2001358241A (en) Container for accommodation of electronic component
JP3825352B2 (en) Circuit board
JP2003257798A (en) Resin package type electronic component and its producing method
JP3098244B2 (en) Solid electrolytic capacitor and method of manufacturing the same
JPS5982753A (en) Package for semiconductor device
JP2577088Y2 (en) Package for storing semiconductor elements
JP2878046B2 (en) Electronic component storage package
JP2996314B2 (en) Solid electrolytic capacitors
JP2750241B2 (en) Package for storing semiconductor elements
JP2808043B2 (en) Package for storing semiconductor elements
JP4083108B2 (en) Surface mount capacitor
JP3495247B2 (en) Electronic component storage container
JP2902715B2 (en) Method for manufacturing solid electrolytic capacitor
JP2003197802A (en) Vessel for receiving electronic component
JPH03291910A (en) Solid-state electrolytic capacitor
JP2001037076A (en) Power source
JPH11233663A (en) Package for electronic component accommodation