JP2000333034A - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JP2000333034A
JP2000333034A JP13825599A JP13825599A JP2000333034A JP 2000333034 A JP2000333034 A JP 2000333034A JP 13825599 A JP13825599 A JP 13825599A JP 13825599 A JP13825599 A JP 13825599A JP 2000333034 A JP2000333034 A JP 2000333034A
Authority
JP
Japan
Prior art keywords
horizontal
transistor element
horizontal deflection
drive signal
resonance capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13825599A
Other languages
Japanese (ja)
Inventor
Jun Takeuchi
純 竹内
Tetsuya Hayashi
林  哲也
Yoshiaki Inoue
佳昭 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13825599A priority Critical patent/JP2000333034A/en
Publication of JP2000333034A publication Critical patent/JP2000333034A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively suppress a power supply voltage even when a high horizontal frequency is employed and to effectively prevent a peak level of a pulse voltage obtained across a resonance capacitor for a horizontal blanking period from being increased. SOLUTION: The horizontal deflection circuit is provided with a series connection of a choke coil 12 connected between both terminals of a power supply, and of 1st switch sections 13, 14 that are on/off-controlled by a horizontal drive signal synchronously with a horizontal synchronizing signal to set a horizontal fly-back period and a horizontal scanning period, a 1st resonance capacitor 15 that is connected in parallel with the 1st switch sections 13, 14, a horizontal deflection coil 16 that is connected in parallel with the 1st switch sections 13, 14, a horizontal deflection coil 16 that is connected in parallel with the 1st switch sections 13, 14, a series connection consisting of a 2nd resonance capacitor 18 and an S-shaped correction capacitor 19, and 2nd switch sections 20, 21 that are substantially connected in parallel with the 2nd resonance capacitor 18 and driven to take an off-state within the horizontal fly-back period.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願の特許請求の範囲に記載
された発明は、画像表示用陰極線管を使用して映像信号
に応じた画像表示を行うにあたり、画像表示用陰極線管
内における電子ビームの水平方向の偏向を生じさせるべ
く用いられる水平偏向回路に関する。
BACKGROUND OF THE INVENTION The invention described in the claims of the present application relates to a method of displaying an image according to a video signal using a cathode ray tube for image display. The present invention relates to a horizontal deflection circuit used to cause a directional deflection.

【0002】[0002]

【従来の技術】画像表示用陰極線管を使用して映像信号
に応じた画像表示を行う画像表示装置、例えば、テレビ
ジョン受像機においては、画像表示用陰極線管内におけ
る電子ビームの水平方向及び垂直方向の偏向を生じさせ
るための、水平偏向コイルを含んだ水平偏向回路及び垂
直偏向コイルを含んだ垂直偏向回路が用いられ、水平偏
向コイル及び垂直偏向コイルは、通常、合体されて偏向
コイル部を形成するものとされたもとで画像表示用陰極
線管に係合せしめられる。このような、テレビジョン受
像機等において用いられる水平偏向回路及び垂直偏向回
路のうち、水平偏向コイルを含む水平偏向回路は、基本
的には、例えば、図6に示される如くに構成される。
2. Description of the Related Art In an image display apparatus for displaying an image in accordance with a video signal using an image display cathode ray tube, for example, in a television receiver, the horizontal and vertical directions of electron beams in the image display cathode ray tube are changed. A horizontal deflection circuit including a horizontal deflection coil and a vertical deflection circuit including a vertical deflection coil are used to cause the deflection of the horizontal deflection coil, and the horizontal deflection coil and the vertical deflection coil are usually combined to form a deflection coil unit. Then, it is engaged with the cathode ray tube for image display. Of such horizontal deflection circuits and vertical deflection circuits used in television receivers and the like, a horizontal deflection circuit including a horizontal deflection coil is basically configured as shown in FIG. 6, for example.

【0003】図6に示される基本的な水平偏向回路にあ
っては、電圧値をVccとする電源電圧を供給する電源の
両端間にチョークコイル2とスイッチングトランジスタ
素子3のコレクタ−エミッタ通路とが直列に接続されて
いる。そして、スイッチングトランジスタ素子3のコレ
クタ−エミッタ通路に対して並列に、ダンパーダイオー
ド素子4,共振コンデンサ5、及び、水平偏向コイル6
とS字補正コンデンサ7との直列接続の夫々が接続され
ている。スイッチングトランジスタ素子3とダンパーダ
イオード素子4とは、実質的に1個のスイッチ部を形成
している。
In the basic horizontal deflection circuit shown in FIG. 6, a choke coil 2 and a collector-emitter path of a switching transistor element 3 are formed between both ends of a power supply for supplying a power supply voltage of Vcc. They are connected in series. And, in parallel with the collector-emitter path of the switching transistor element 3, the damper diode element 4, the resonance capacitor 5, and the horizontal deflection coil 6
And the S-shaped correction capacitor 7 are connected in series. The switching transistor element 3 and the damper diode element 4 substantially form one switch unit.

【0004】このようなもとで、スイッチングトランジ
スタ素子3のベースに、画像表示用陰極線管による画像
表示に供される映像信号における水平同期信号に同期し
た水平駆動信号DHが供給されて、スイッチングトラン
ジスタ素子3についての水平駆動信号DHによるオン・
オフ制御が行われる。それにより、スイッチングトラン
ジスタ素子3とダンパーダイオード素子4とにより形成
されるスイッチ部が、水平駆動信号DHに応じてオフ状
態とオン状態とをとるものとされ、水平帰線期間と水平
走査期間とが設定される。
Under these circumstances, a horizontal drive signal DH synchronized with a horizontal synchronizing signal in a video signal used for image display by a cathode ray tube for image display is supplied to the base of the switching transistor element 3, and the switching transistor ON / OFF of the element 3 by the horizontal drive signal DH
Off control is performed. Thereby, the switch section formed by the switching transistor element 3 and the damper diode element 4 is turned off and on according to the horizontal drive signal DH, and the horizontal flyback period and the horizontal scanning period are set. Is set.

【0005】図7のAは、スイッチングトランジスタ素
子3のコレクタ−エミッタ通路のオン・オフ状態を示
し、図7のBは、ダンパーダイオード素子4のオン・オ
フ状態を示す。これらの図7のA及びBに示される如
く、水平帰線期間においては、スイッチングトランジス
タ素子3のコレクタ−エミッタ通路及びダンパーダイオ
ード素子4の両者がオフ状態におかれ、水平走査期間に
おいては、先ずダンパーダイオード素子4がオン状態と
され、次いでスイッチングトランジスタ素子3のコレク
タ−エミッタ通路がオン状態とされる。
FIG. 7A shows the on / off state of the collector-emitter path of the switching transistor element 3, and FIG. 7B shows the on / off state of the damper diode element 4. As shown in FIGS. 7A and 7B, in the horizontal flyback period, both the collector-emitter path of the switching transistor element 3 and the damper diode element 4 are turned off. In the horizontal scanning period, first, The damper diode element 4 is turned on, and then the collector-emitter path of the switching transistor element 3 is turned on.

【0006】そして、このような水平帰線期間と水平走
査期間とが設定されるもとで、水平偏向コイル6に、水
平偏向電流が、水平走査期間においては走査電流とし
て、さらに、水平帰線期間においては帰線電流として流
れる。この水平偏向電流は、S字補正コンデンサ7を通
じることにより、水平走査期間の全体に亙って、及び、
水平帰線期間の全体に亙って、波形がS字状を成すもの
とされる。また、このとき共振コンデンサ5の両端間に
は、図7のCに示される如くに、水平走査期間において
は負方向の電圧が得られ、水平帰線期間においては比較
的高いパルス電圧が得られる。そして、共振コンデンサ
5の両端間に得られる図7のCに示される如くの電圧
が、スイッチングトランジスタ素子3のコレクタ−エミ
ッタ間にかけられることになる。
With the horizontal retrace period and the horizontal scan period set, a horizontal deflection current is supplied to the horizontal deflection coil 6 as a scan current in the horizontal scan period. During the period, the current flows as a retrace current. This horizontal deflection current is passed through the S-correction capacitor 7 throughout the horizontal scanning period and
The waveform has an S-shape over the entire horizontal retrace period. At this time, as shown in FIG. 7C, a voltage in the negative direction is obtained between both ends of the resonance capacitor 5 during the horizontal scanning period, and a relatively high pulse voltage is obtained during the horizontal flyback period. . Then, a voltage as shown in FIG. 7C obtained between both ends of the resonance capacitor 5 is applied between the collector and the emitter of the switching transistor element 3.

【0007】上述の如くにして、水平偏向コイル6を水
平偏向電流が走査電流及び帰線電流として流れることに
より、水平偏向コイル6が係合する画像表示用陰極線管
内にまで及ぶ水平偏向磁界が形成され、その水平偏向磁
界により、画像表示用陰極線管内における電子ビームの
水平方向の偏向走査が生じる。斯かる画像表示用陰極線
管内における電子ビームの水平方向の偏向走査の幅、即
ち、水平走査幅は、水平偏向磁界の強度、従って、水平
偏向コイル6を流れる水平偏向電流の値に応じたものと
される。
As described above, when the horizontal deflection current flows through the horizontal deflection coil 6 as the scanning current and the retrace current, a horizontal deflection magnetic field is formed which extends to the inside of the image display cathode ray tube with which the horizontal deflection coil 6 is engaged. The horizontal deflection magnetic field causes horizontal deflection scanning of the electron beam in the image display cathode ray tube. The width of the horizontal deflection scan of the electron beam in the image display cathode ray tube, that is, the horizontal scan width is determined according to the strength of the horizontal deflection magnetic field, and therefore, the value of the horizontal deflection current flowing through the horizontal deflection coil 6. Is done.

【0008】このようなもとで、画像表示用陰極線管内
において所定の水平走査幅を得るのに要される水平偏向
磁界の強度を示すものとして偏向指数が用いられる。こ
の偏向指数は、図6に示される水平偏向回路における水
平偏向コイル6のインダクタンスをLh とし、水平偏向
コイル6を流れる水平偏向電流の値をIh とすると、L
h ・Ih 2 、即ち、水平偏向コイル6のインダクタンス
と水平偏向電流の値の二乗との積をもってあらわされ
る。
Under these circumstances, the deflection index is used to indicate the strength of the horizontal deflection magnetic field required to obtain a predetermined horizontal scanning width in a cathode ray tube for image display. Assuming that the inductance of the horizontal deflection coil 6 in the horizontal deflection circuit shown in FIG. 6 is Lh and the value of the horizontal deflection current flowing through the horizontal deflection coil 6 is Ih, the deflection index is L
h · Ih 2 , that is, the product of the inductance of the horizontal deflection coil 6 and the square of the value of the horizontal deflection current.

【0009】図6に示される電源電圧値をVccとする水
平偏向回路において、チョークコイル2のインダクタン
スをL2 ,共振コンデンサ5のキャパシタンスをC5 ,
S字補正コンデンサ7のキャパシタンスをC7 とする
と、水平帰線期間において共振コンデンサ5の両端間に
得られるパルス電圧は、水平帰線期間をTrとして、水
平帰線期間内の時点Tr /2=π/2・〔{L2 ・Lh
/(L2 +Lh)}・{C5 ・C7 /(C5 +C7)}〕
1/2 においてピーク値Vcpをとることになり、水平走査
期間をTt とすると、ピーク値Vcpは、数1によってあ
らわされる。
In the horizontal deflection circuit shown in FIG. 6 where the power supply voltage value is Vcc, the inductance of the choke coil 2 is L2, the capacitance of the resonance capacitor 5 is C5,
Assuming that the capacitance of the S-shaped correction capacitor 7 is C7, the pulse voltage obtained between both ends of the resonance capacitor 5 in the horizontal retrace period is Tr / 2 = π in the horizontal retrace period, where Tr is the horizontal retrace period. / 2 ・ [{L2 · Lh
/ (L2 + Lh)} • {C5 • C7 / (C5 + C7)}]
The peak value Vcp is taken at 1/2 , and assuming that the horizontal scanning period is Tt, the peak value Vcp is expressed by Expression 1.

【0010】[0010]

【数1】Vcp=Vcc・( 1 + π/2 ・Tt /Tr)## EQU1 ## Vcp = Vcc. (1 + .pi. / 2.Tt / Tr)

【0011】また、水平偏向コイル6を流れる水平偏向
電流の水平走査期間の終端におけるピーク値Ihpは、数
2によってあらわされる。
The peak value Ihp of the horizontal deflection current flowing through the horizontal deflection coil 6 at the end of the horizontal scanning period is expressed by Expression 2.

【0012】[0012]

【数2】Ihp=Tt ・Vcc/Lh[Equation 2] Ihp = Tt · Vcc / Lh

【0013】上述の如くの水平偏向回路を備えたテレビ
ジョン受像機等の画像表示装置にあっては、特に近年に
おいて、水平周波数が次第に高くされていく傾向にあ
る。その原因としては、画像表示用陰極線管により表示
される画像における水平解像度が高められ、所謂、高解
像度画像が得られるようにされてきていること、さらに
は、画像表示用陰極線管により表示される画像のフリッ
カー的変化を一層抑制すべく垂直周波数が高くされてき
ていることが挙げられる。
In an image display device such as a television receiver provided with the horizontal deflection circuit as described above, the horizontal frequency tends to be gradually increased, especially in recent years. The cause is that the horizontal resolution of the image displayed by the image display cathode ray tube is increased, so that a so-called high-resolution image is obtained, and further, the image is displayed by the image display cathode ray tube. The vertical frequency has been increased in order to further suppress flicker-like changes in the image.

【0014】水平周波数が高められる場合、水平周波数
が高くなる程水平走査期間Tt 及び水平帰線期間Tr の
夫々が短くなる。一方、画像表示用陰極線管内における
電子ビームの水平走査幅は、水平周波数の如何にかかわ
らず、その必要とされる値が画像表示用陰極線管におけ
る表示面(フロント・フェイス)部の寸法によって定め
られる。それゆえ、各画像表示用陰極線管において要求
される水平走査幅を実現するために必要とされる水平偏
向電流のピーク値Ihpを得る際には、水平偏向コイル6
のインダクタンスLh を一定として、数2からして、水
平周波数が高められて水平走査期間Tt が短く成る程、
電源電圧値Vccが大とされることになる。
When the horizontal frequency is increased, the higher the horizontal frequency is, the shorter the horizontal scanning period Tt and the horizontal retrace period Tr are. On the other hand, the required value of the horizontal scanning width of the electron beam in the image display cathode ray tube is determined by the size of the display surface (front face) of the image display cathode ray tube regardless of the horizontal frequency. . Therefore, when obtaining the peak value Ihp of the horizontal deflection current required to realize the horizontal scanning width required in each image display cathode ray tube, the horizontal deflection coil 6
Assuming that the inductance Lh is constant and the horizontal frequency is increased and the horizontal scanning period Tt is shortened from Equation 2,
The power supply voltage value Vcc is increased.

【0015】水平周波数が高められて電源電圧値Vccが
大とされると、仮にTt /Tr が一定に維持されるとし
ても、上記の数1よりして、水平帰線期間Tr において
共振コンデンサ5の両端間に得られるパルス電圧のピー
ク値Vcpが高められることになる。そして、このピーク
値Vcpを有する電圧は、スイッチングトランジスタ素子
3のコレクタ−エミッタ間にかけられる。従って、水平
帰線期間Tr において共振コンデンサ5の両端間に得ら
れるパルス電圧のピーク値Vcpを、スイッチングトラン
ジスタ素子3のコレクタ−エミッタ間耐圧を越えないよ
うにする配慮が必要とされることになる。
If the horizontal frequency is increased and the power supply voltage value Vcc is increased, even if Tt / Tr is kept constant, the resonance capacitor 5 in the horizontal flyback period Tr is obtained according to the above equation (1). , The peak value Vcp of the pulse voltage obtained between both ends is increased. The voltage having the peak value Vcp is applied between the collector and the emitter of the switching transistor element 3. Therefore, it is necessary to take care that the peak value Vcp of the pulse voltage obtained between both ends of the resonance capacitor 5 during the horizontal retrace period Tr does not exceed the collector-emitter breakdown voltage of the switching transistor element 3. .

【0016】従来にあっては、水平帰線期間Tr におい
て共振コンデンサ5の両端間に得られるパルス電圧のピ
ーク値Vcpをスイッチングトランジスタ素子3のコレク
タ−エミッタ間耐圧を越えないようにする対策として、
例えば、二つの方策がとられている。その一つは、数2
からして、各画像表示用陰極線管において要求される水
平走査幅を実現するために必要とされる水平偏向電流の
ピーク値Ihpを得るにあたり、水平偏向コイル6のイン
ダクタンスLh を低減させることによって、水平周波数
が高められることに伴う電源電圧値Vccの増大を抑制で
きることになるので、水平偏向回路における水平偏向コ
イル6のインダクタンスLh を、Lh ・Ih 2 としてあ
らわされる偏向指数を略一定に維持しつつ、低減させる
ことである。また、他の一つは、スイッチングトランジ
スタ素子3として、コレクタ−エミッタ間耐圧が極めて
高い高耐圧トランジスタ素子を用いることである。
Conventionally, as a measure for preventing the peak value Vcp of the pulse voltage obtained between both ends of the resonance capacitor 5 from exceeding the collector-emitter breakdown voltage of the switching transistor element 3 during the horizontal retrace period Tr,
For example, two measures have been taken. One of them is
Therefore, in obtaining the peak value Ihp of the horizontal deflection current required for realizing the horizontal scanning width required in each image display cathode ray tube, by reducing the inductance Lh of the horizontal deflection coil 6, it means that can suppress an increase in power supply voltage value Vcc due to the horizontal frequency is increased, the inductance Lh of the horizontal deflection coil 6 in the horizontal deflection circuit, while maintaining the deflection index represented as Lh · Ih 2 substantially constant , Is to reduce. The other is to use a high breakdown voltage transistor element having an extremely high collector-emitter breakdown voltage as the switching transistor element 3.

【0017】[0017]

【発明が解決しようとする課題】しかしながら、上述の
二つの方策のうちの一つである、水平偏向コイル6のイ
ンダクタンスLh を低減させる方策がとられる場合、水
平偏向コイル6の巻数の面からの制約を受ける。即ち、
水平偏向コイル6のインダクタンスLh は、水平偏向コ
イル6の巻数を低減させることにより低減できるが、水
平偏向コイル6の巻数を無闇に低減させると、当該水平
偏向コイル6が適用される画像表示用陰極線管がカラー
画像を表示するカラー陰極線管である場合に必要とされ
る、コンバージェンス補正磁界の形成に支障をきたすこ
とになるとともに、水平偏向コイル6の製造上のばらつ
きが許容値を越える程大となってしまうという不都合が
生じる。従って、水平偏向コイル6のインダクタンスL
h を、電源電圧値Vccの増大を必要なだけ抑制するとい
う目的を達成すべく、充分に低減させることが困難とさ
れてしまう。
However, when one of the above two measures, that is, a measure to reduce the inductance Lh of the horizontal deflection coil 6, is taken, the number of turns of the horizontal deflection coil 6 is reduced. Be restricted. That is,
The inductance Lh of the horizontal deflection coil 6 can be reduced by reducing the number of turns of the horizontal deflection coil 6. However, if the number of turns of the horizontal deflection coil 6 is reduced indiscriminately, the image display cathode wire to which the horizontal deflection coil 6 is applied is applied. This will hinder the formation of the convergence correction magnetic field required when the tube is a color cathode ray tube for displaying a color image, and the variation in manufacturing of the horizontal deflection coil 6 is so large that it exceeds an allowable value. Inconvenience that it becomes. Therefore, the inductance L of the horizontal deflection coil 6
In order to achieve the purpose of suppressing the increase of the power supply voltage value Vcc as necessary, it is difficult to sufficiently reduce h.

【0018】また、上述の二つの方策のうちの他の一つ
である、スイッチングトランジスタ素子3として、コレ
クタ−エミッタ間耐圧が極めて高い高耐圧トランジスタ
素子を用いる方策がとられる場合には、高い高耐圧トラ
ンジスタ素子の入手の面において困難を伴う。共振コン
デンサ5の両端間に得られるパルス電圧のピーク値Vcp
は、例えば、水平周波数が120kHzとされるもと
で、1,300Vに達する場合もあり、斯かる場合に
は、スイッチングトランジスタ素子3として、VCBO
定格として1,700V以上の耐圧を具える高耐圧トラ
ンジスタ素子が必要とされることになる。このような高
耐圧トランジスタ素子については、ある程度のまとまっ
た量を妥当な価格で入手することが極めて困難とされて
おり、入手できるとしても、価格面での負担が過剰とな
り、かつ、性能面において過大なリスクを負うことにな
る虞がある。
In the case where a high breakdown voltage transistor element having an extremely high collector-emitter breakdown voltage is used as the switching transistor element 3, which is another one of the above two measures, a high high voltage is required. It is difficult to obtain a high-voltage transistor element. Peak value Vcp of the pulse voltage obtained between both ends of the resonance capacitor 5
For example, when the horizontal frequency is set to 120 kHz, it may reach 1,300 V. In such a case, as the switching transistor element 3, VCBO
A high breakdown voltage transistor element having a breakdown voltage of 1,700 V or more is required. It is extremely difficult to obtain a certain amount of such a high-voltage transistor element at a reasonable price, and even if it is available, the burden on the price becomes excessive and the performance is low. There is a risk of taking too much risk.

【0019】斯かる点に鑑み、本願の特許請求の範囲に
記載された発明は、電源の両端間に接続されたコイルと
水平同期信号に同期した水平駆動信号によってオン・オ
フ制御されて水平帰線期間及び水平走査期間を設定する
スイッチ部との直列接続と、スイッチ部に並列に接続さ
れた共振コンデンサと、同じくスイッチ部に並列に接続
された水平偏向コイルとS字補正コンデンサとの直列接
続とを含んだ基本構成を有したもとで、それが適用され
る画像表示用陰極線管において要求される水平走査幅を
実現するために必要とされる水平偏向電流のピーク値を
得るにあたり、水平周波数が高められる場合にあって
も、電源電圧値の増大と水平帰線期間において共振コン
デンサの両端間に得られるパルス電圧のピーク値の増大
とを効果的に抑制することができ、それにより、例え
ば、スイッチ部を形成するスイッチングトランジスタ素
子として入手に困難を伴う高耐圧トランジスタ素子を用
いないで済むことになる水平偏向回路を提供する。
In view of the above, the invention described in the claims of the present application is controlled by a coil connected between both ends of a power supply and a horizontal drive signal in synchronization with a horizontal synchronizing signal to perform horizontal return. A series connection with a switch unit for setting a line period and a horizontal scanning period, a resonance capacitor connected in parallel to the switch unit, and a series connection of a horizontal deflection coil and an S-shaped correction capacitor also connected in parallel to the switch unit. With the basic configuration including the following, when obtaining the peak value of the horizontal deflection current required to realize the required horizontal scanning width in the cathode ray tube for image display to which it is applied, Even when the frequency is increased, the increase in the power supply voltage value and the increase in the peak value of the pulse voltage obtained between both ends of the resonance capacitor during the horizontal retrace period are effectively suppressed. It can, thus, for example, to provide a horizontal deflection circuit that will need not use the high-voltage transistor device with difficulties to obtain as a switching transistor elements forming a switch unit.

【0020】[0020]

【課題を解決するための手段】本願の特許請求の範囲に
おける請求項1から請求項5までのいずれかに記載され
た発明に係る水平偏向回路は、電源の両端間に接続され
た、コイルと水平同期信号に同期した水平駆動信号によ
りオン・オフ制御されて水平帰線期間及び水平走査期間
を設定する第1のスイッチ部との直列接続と、第1のス
イッチ部に並列に接続された第1の共振コンデンサと、
第1のスイッチ部に並列に接続された、水平偏向コイル
と第2の共振コンデンサとS字補正コンデンサとの直列
接続と、第2の共振コンデンサに実質的に並列に接続さ
れて、水平帰線期間内においてオフ状態をとるべく駆動
される第2のスイッチ部とを備えて構成される。
A horizontal deflection circuit according to any one of the first to fifth aspects of the present invention includes a coil connected between both ends of a power supply. A series connection with a first switch unit, which is turned on / off by a horizontal drive signal synchronized with a horizontal synchronization signal to set a horizontal retrace period and a horizontal scanning period, and a second switch unit connected in parallel to the first switch unit 1 resonant capacitor,
A series connection of a horizontal deflection coil, a second resonance capacitor, and an S-shaped correction capacitor connected in parallel to the first switch section, and a substantially parallel connection to the second resonance capacitor for horizontal retrace; And a second switch unit driven to be turned off during the period.

【0021】特に、本願の特許請求の範囲における請求
項3に記載された発明に係る水平偏向回路は、請求項1
から請求項5までのいずれかに記載された発明に係る水
平偏向回路についての基本的構成を備えたもとで、第2
のスイッチ部が、ゲートに水平駆動信号もしくは水平駆
動信号に同期した駆動信号が供給され、水平帰線期間内
においてドレイン−ソース通路がオフ状態とされる静電
誘導型トランジスタ素子と、その静電誘導型トランジス
タ素子のドレイン−ソース通路に並列に接続されたダン
パーダイオード素子とを含んで形成されるものとされ
る。
In particular, the horizontal deflection circuit according to the invention described in claim 3 of the present application claims claim 1.
With the basic configuration of the horizontal deflection circuit according to any one of the first to fifth aspects, the second
A switch section, a gate is supplied with a horizontal drive signal or a drive signal synchronized with the horizontal drive signal, and a drain-source path is turned off during a horizontal flyback period. And a damper diode element connected in parallel to the drain-source path of the inductive transistor element.

【0022】また、特に、本願の特許請求の範囲におけ
る請求項4に記載された発明に係る水平偏向回路は、請
求項1から請求項5までのいずれかに記載された発明に
係る水平偏向回路についての基本的構成を備えたもと
で、第2のスイッチ部が、ゲートに水平駆動信号もしく
は水平駆動信号に同期した駆動信号が供給され、水平帰
線期間内においてドレイン−ソース通路がオフ状態とさ
れるディプリーション型電界効果トランジスタ素子と、
そのディプリーション型電界効果トランジスタ素子のド
レイン−ソース通路に並列に接続されたダンパーダイオ
ード素子とを含んで形成されるものとされる。
Further, in particular, the horizontal deflection circuit according to the invention described in claim 4 of the present application is a horizontal deflection circuit according to any one of claims 1 to 5 of the present invention. In the second switch section, a horizontal drive signal or a drive signal synchronized with the horizontal drive signal is supplied to the gate, and the drain-source path is turned off within the horizontal retrace period. A depletion type field effect transistor element,
And a damper diode element connected in parallel to the drain-source path of the depletion type field effect transistor element.

【0023】上述の本願の特許請求の範囲における請求
項1から請求項5までのいずれかに記載された発明に係
る水平偏向回路にあっては、水平帰線期間内において、
即ち、水平帰線期間の全体に亙って、もしくは、水平帰
線期間の一部において、第2のスイッチ部がオフ状態に
おかれる。従って、第2のスイッチ部がオフ状態とされ
る水平帰線期間内において、S字補正コンデンサ及び水
平偏向コイルを通じて流れる水平偏向電流に対して第2
の共振コンデンサと第1の共振コンデンサとが直列に配
されることになり、第2のスイッチ部がオフ状態とされ
る水平帰線期間内においては、S字補正コンデンサ及び
水平偏向コイルを通じて流れる水平偏向電流が第2の共
振コンデンサ及び第1の共振コンデンサの夫々に流入
し、第2の共振コンデンサの両端間及び第1の共振コン
デンサの両端間の夫々にパルス電圧が発生する。
[0023] In the horizontal deflection circuit according to any one of the first to fifth aspects of the present invention, the horizontal deflection circuit has
That is, the second switch unit is turned off over the entire horizontal retrace period or during a part of the horizontal retrace period. Therefore, during the horizontal retrace period in which the second switch section is turned off, the second deflection current flowing through the S-shaped correction capacitor and the horizontal deflection coil is applied to the second deflection section.
And the first resonance capacitor are arranged in series, and during the horizontal retrace period in which the second switch unit is turned off, the horizontal current flowing through the S-shape correction capacitor and the horizontal deflection coil is turned off. The deflection current flows into each of the second resonance capacitor and the first resonance capacitor, and a pulse voltage is generated between both ends of the second resonance capacitor and between both ends of the first resonance capacitor.

【0024】その結果、水平偏向コイルの両端間には、
第2のスイッチ部がオフ状態とされる水平帰線期間内に
おいて、第2の共振コンデンサが無く、第1のスイッチ
部に水平偏向コイルとS字補正コンデンサとの直列接続
が並列に接続される場合においてかけられるパルス電圧
に比して、ピーク値を大とするパルス電圧がかけられ
る。それに伴い、第2のスイッチ部がオン状態とされる
水平走査期間においても、水平偏向コイルの両端間に
は、第2の共振コンデンサが無く、第1のスイッチ部に
水平偏向コイルとS字補正コンデンサとの直列接続が並
列に接続される場合においてかけられる電圧に比して、
大なる電圧がかけられる。即ち、水平偏向コイルの両端
間電圧が増大せしめられるのである。それゆえ、第2の
共振コンデンサの容量値が適切に選定されることによ
り、当該水平偏向回路が適用される画像表示用陰極線管
において要求される水平走査幅を実現するために必要と
される水平偏向電流のピーク値が、電源の電圧値が増大
せしめられることなく得られることになる。
As a result, between both ends of the horizontal deflection coil,
During the horizontal retrace period in which the second switch is turned off, there is no second resonance capacitor, and a series connection of a horizontal deflection coil and an S-shaped correction capacitor is connected in parallel to the first switch. A pulse voltage having a larger peak value than the pulse voltage applied in the case is applied. Accordingly, even in the horizontal scanning period in which the second switch unit is turned on, there is no second resonance capacitor between both ends of the horizontal deflection coil, and the horizontal deflection coil and the S-shaped correction are provided in the first switch unit. Compared to the voltage applied when the series connection with the capacitor is connected in parallel,
High voltage is applied. That is, the voltage between both ends of the horizontal deflection coil is increased. Therefore, by appropriately selecting the capacitance value of the second resonance capacitor, the horizontal deflection required for realizing the horizontal scanning width required in the image display cathode ray tube to which the horizontal deflection circuit is applied is realized. The peak value of the deflection current can be obtained without increasing the voltage value of the power supply.

【0025】また、斯かる際において、第2のスイッチ
部がオフ状態とされる水平帰線期間内において水平偏向
コイルの両端間にかけられる、ピーク値が増大せしめら
れたパルス電圧は、第1の共振コンデンサと第2の共振
コンデンサとに、各々の容量値に応じて分配されるの
で、第2の共振コンデンサの容量値が適切に選定される
ことにより、第1の共振コンデンサの両端間に得られる
パルス電圧のピーク値が、第2の共振コンデンサが無
く、第1のスイッチ部に水平偏向コイルとS字補正コン
デンサとの直列接続が並列に接続される場合に比して低
下せしめられる。
In such a case, the pulse voltage having an increased peak value applied between both ends of the horizontal deflection coil during the horizontal retrace period in which the second switch section is turned off is the first voltage. Since the capacitance is distributed to the resonance capacitor and the second resonance capacitor in accordance with the respective capacitance values, the capacitance value of the second resonance capacitor is appropriately selected, so that the capacitance is obtained between both ends of the first resonance capacitor. The peak value of the applied pulse voltage is reduced as compared to a case where the second resonance capacitor is not provided and the series connection of the horizontal deflection coil and the S-shaped correction capacitor is connected in parallel to the first switch unit.

【0026】従って、適用される画像表示用陰極線管に
おいて要求される水平走査幅を実現するために必要とさ
れる水平偏向電流のピーク値を得るにあたり、水平周波
数が高められる場合においても、電源電圧値の増大と水
平帰線期間において第1の共振コンデンサの両端間に得
られるパルス電圧のピーク値の増大とが効果的に抑制さ
れ得ることになり、それによって、例えば、第1のスイ
ッチ部を形成するスイッチングトランジスタ素子として
入手に困難を伴う高耐圧トランジスタ素子が用いられる
ことを要さないものとなる。
Therefore, in order to obtain the peak value of the horizontal deflection current required for realizing the horizontal scanning width required for the image display cathode ray tube to be applied, even when the horizontal frequency is increased, the power supply voltage may be increased. The value increase and the increase in the peak value of the pulse voltage obtained between both ends of the first resonance capacitor during the horizontal retrace period can be effectively suppressed. It is not necessary to use a high breakdown voltage transistor element which is difficult to obtain as a switching transistor element to be formed.

【0027】また、特に、本願の特許請求の範囲におけ
る請求項3に記載された発明に係る水平偏向回路、及
び、特許請求の範囲における請求項4に記載された発明
に係る水平偏向回路にあっては、夫々、請求項1から請
求項5までのうちのいずれかに記載された発明に係る水
平偏向回路についての基本的構成を備えたもとで、第2
のスイッチ部が、ドレイン−ソース通路が第2の共振コ
ンデンサに実質的に並列に接続された静電誘導型トラン
ジスタ素子とそのドレイン−ソース通路に並列に接続さ
れたダンパーダイオード素子とを含んで形成されるも
の、及び、請求項1から請求項5までのいずれかに記載
された発明に係る水平偏向回路についての基本的構成を
備えたもとで、第2のスイッチ部が、ドレイン−ソース
通路が第2の共振コンデンサに実質的に並列に接続され
たディプリーション型電界効果トランジスタ素子とその
ドレイン−ソース通路に並列に接続されたダンパーダイ
オード素子とを含んで形成されるものとされる。
In particular, the horizontal deflection circuit according to the invention described in claim 3 of the present application and the horizontal deflection circuit according to the invention described in claim 4 in the claims are provided. Therefore, each of the horizontal deflection circuits according to any one of the first to fifth aspects of the present invention has the basic configuration of the horizontal deflection circuit according to any one of the first to fifth aspects.
Is formed including a static induction type transistor element having a drain-source path connected substantially in parallel with the second resonance capacitor and a damper diode element connected in parallel with the drain-source path. And a horizontal deflection circuit according to any one of the first to fifth aspects of the present invention, wherein the second switch section has a drain-source path having a drain-source path. And a damper diode element connected in parallel to the drain-source path of the depletion-type field effect transistor element connected in parallel to the two resonance capacitors.

【0028】そして、静電誘導型トランジスタ素子は、
そのゲートに駆動電圧が供給されないもとでドレイン−
ソース通路がオン状態に維持され、また、ディプリーシ
ョン型電界効果トランジスタ素子は、そのゲートに駆動
電圧が供給されないもとでドレイン−ソース通路がオン
状態に維持される。従って、第2のスイッチ部を形成す
るスイッチングトランジスタ素子に対する駆動回路にあ
っては、例えば、電源投入時において、スイッチングト
ランジスタ素子に、それをオン状態とすべく駆動電圧が
供給される際に生じる虞がある素子破壊を防ぐための保
護回路等が不要とされる、極めて簡単なもので足りるこ
とになる。
Then, the electrostatic induction type transistor element is
With no drive voltage supplied to the gate, the drain-
The source path is maintained in the ON state, and the drain-source path of the depletion type field effect transistor element is maintained in the ON state without supplying a drive voltage to the gate. Therefore, in the drive circuit for the switching transistor element forming the second switch section, for example, when a power supply is turned on, a drive voltage may be supplied to the switching transistor element to turn it on. An extremely simple device that does not require a protection circuit or the like for preventing certain element destruction is sufficient.

【0029】[0029]

【発明の実施の形態】図1は、本願の特許請求の範囲に
おける請求項1,請求項2,請求項3及び請求項5のい
ずれかに記載された発明に係る水平偏向回路の一例を示
す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an example of a horizontal deflection circuit according to any one of claims 1, 2, 3 and 5 of the present application. .

【0030】図1に示される例においては、電圧値をV
ccとする電源の両端間に、チョークコイル12とスイッ
チングトランジスタ素子13のコレクタ−エミッタ通路
とが直列に接続されている。そして、スイッチングトラ
ンジスタ素子13のコレクタ−エミッタ通路に対して並
列に、ダンパーダイオード素子14,第1の共振コンデ
ンサ15、及び、水平偏向コイル16とフェライトビー
ズ・インダクタ17と第2の共振コンデンサ18とS字
補正コンデンサ19との直列接続の夫々が接続されてい
る。スイッチングトランジスタ素子13とダンパーダイ
オード素子14とは、実質的に第1のスイッチ部を形成
している。
In the example shown in FIG. 1, the voltage value is V
The choke coil 12 and the collector-emitter path of the switching transistor element 13 are connected in series between both ends of a power supply cc. In parallel with the collector-emitter path of the switching transistor element 13, the damper diode element 14, the first resonance capacitor 15, the horizontal deflection coil 16, the ferrite bead inductor 17, the second resonance capacitor 18, Each of the series connection with the character correction capacitor 19 is connected. The switching transistor element 13 and the damper diode element 14 substantially form a first switch section.

【0031】また、フェライトビーズ・インダクタ17
と第2の共振コンデンサ18との直列接続に対して並列
に、スイッチングトランジスタ素子20のドレイン−ソ
ース通路と、ダンパーダイオード素子21とが接続され
ている。スイッチングトランジスタ素子20は、静電誘
導型トランジスタ素子とされる。そして、斯かるスイッ
チングトランジスタ素子20のドレイン−ソース通路及
びダンパーダイオード素子21の夫々は、第2の共振コ
ンデンサ18に対して実質的に並列に接続されている。
また、静電誘導型トランジスタ素子とされたスイッチン
グトランジスタ素子20とダンパーダイオード素子21
とは、実質的に第2のスイッチ部を形成している。
The ferrite bead inductor 17
The drain-source path of the switching transistor element 20 and the damper diode element 21 are connected in parallel to the series connection of the switching transistor element 20 and the second resonance capacitor 18. The switching transistor element 20 is an electrostatic induction type transistor element. Each of the drain-source path of the switching transistor element 20 and the damper diode element 21 is connected to the second resonance capacitor 18 substantially in parallel.
Further, the switching transistor element 20 and the damper diode element 21 which are an electrostatic induction type transistor element
And substantially form the second switch section.

【0032】さらに、スイッチングトランジスタ素子2
0にあっては、そのゲートが、駆動信号形成部25の出
力端に接続されている。
Further, the switching transistor element 2
In the case of 0, the gate is connected to the output terminal of the drive signal forming unit 25.

【0033】このようなもとで、スイッチングトランジ
スタ素子13のベースに、図1に示される例が適用され
る画像表示用陰極線管による画像表示に供される映像信
号における、水平同期信号に同期した水平駆動信号DH
が供給され、また、スイッチングトランジスタ素子20
のゲートに、駆動信号形成部25において形成される水
平駆動信号DHに同期した駆動信号DH’が供給され
る。
Under these circumstances, the base of the switching transistor element 13 is synchronized with the horizontal synchronizing signal in the video signal provided for image display by the image display cathode ray tube to which the example shown in FIG. 1 is applied. Horizontal drive signal DH
And the switching transistor element 20
Are supplied with a drive signal DH ′ synchronized with the horizontal drive signal DH formed in the drive signal forming section 25.

【0034】スイッチングトランジスタ素子13におい
ては、水平駆動信号DHによる駆動が行われて、スイッ
チングトランジスタ素子13のコレクタ−エミッタ通路
が、オフ状態からオン状態への移行及びオン状態からオ
フ状態への移行を行うべくオン・オフ制御される。それ
により、スイッチングトランジスタ素子13とダンパー
ダイオード素子14とにより形成される第1のスイッチ
部が、水平駆動信号DHに応じてオフ状態とオン状態と
をとるものとされ、水平帰線期間と水平走査期間とが設
定される。
The switching transistor element 13 is driven by the horizontal drive signal DH so that the collector-emitter path of the switching transistor element 13 shifts from the off state to the on state and from the on state to the off state. On / off control is performed to perform. Thereby, the first switch section formed by the switching transistor element 13 and the damper diode element 14 is turned off and on in accordance with the horizontal drive signal DH, and the horizontal flyback period and the horizontal scanning are performed. A period is set.

【0035】また、スイッチングトランジスタ素子20
においても、駆動信号形成部25からの水平駆動信号D
Hに同期した駆動信号DH’による駆動が行われて、ス
イッチングトランジスタ素子20のドレイン−ソース通
路が、オフ状態からオン状態への移行及びオン状態から
オフ状態への移行を行うべくオン・オフ制御される。そ
れにより、スイッチングトランジスタ素子20とダンパ
ーダイオード素子21とにより形成される第2のスイッ
チ部が、駆動信号DH’に従い、水平帰線期間において
オフ状態をとり、水平走査期間においてオン状態をと
る。斯かる際において、スイッチングトランジスタ素子
20が静電誘導型トランジスタ素子であることからし
て、スイッチングトランジスタ素子20のゲートに供給
される駆動信号DH’は、スイッチングトランジスタ素
子20のドレイン−ソース通路がオン状態におかれる水
平走査期間においては、実質的にスイッチングトランジ
スタ素子20のゲートに電圧を加えない信号とされる。
The switching transistor element 20
, The horizontal drive signal D from the drive signal forming unit 25
The drive is performed by the drive signal DH ′ synchronized with H, and the drain-source path of the switching transistor element 20 is turned on and off so as to make a transition from the off state to the on state and a transition from the on state to the off state. Is done. Accordingly, the second switch section formed by the switching transistor element 20 and the damper diode element 21 is turned off during the horizontal flyback period and turned on during the horizontal scanning period according to the drive signal DH ′. In such a case, since the switching transistor element 20 is an electrostatic induction type transistor element, the drive signal DH ′ supplied to the gate of the switching transistor element 20 has the drain-source path of the switching transistor element 20 turned on. In the horizontal scanning period in the state, the signal is a signal that does not substantially apply a voltage to the gate of the switching transistor element 20.

【0036】図2のA,B,C及びDは、夫々、スイッ
チングトランジスタ素子13のコレクタ−エミッタ通路
のオン・オフ状態,ダンパーダイオード素子14のオン
・オフ状態,スイッチングトランジスタ素子20のドレ
イン−ソース通路のオン・オフ状態,ダンパーダイオー
ド素子21のオン・オフ状態を示す。これらの図2のA
〜Dに示される如く、水平帰線期間においては、スイッ
チングトランジスタ素子13のコレクタ−エミッタ通
路,ダンパーダイオード素子14,スイッチングトラン
ジスタ素子20のドレイン−ソース通路及びダンパーダ
イオード素子21のいずれもがオフ状態におかれ、水平
走査期間においては、先ずダンパーダイオード素子14
とダンパーダイオード素子21とがオン状態とされ、次
いでスイッチングトランジスタ素子13のコレクタ−エ
ミッタ通路とスイッチングトランジスタ素子20のドレ
イン−ソース通路とがオン状態とされる。
2A, 2B, 2C, and 2D show the on / off state of the collector-emitter path of the switching transistor element 13, the on / off state of the damper diode element 14, and the drain-source state of the switching transistor element 20, respectively. The ON / OFF state of the passage and the ON / OFF state of the damper diode element 21 are shown. These A of FIG.
As shown by D in FIG. 5, during the horizontal retrace period, all of the collector-emitter path of the switching transistor element 13, the damper diode element 14, the drain-source path of the switching transistor element 20, and the damper diode element 21 are turned off. In the horizontal scanning period, first, the damper diode element 14
And the damper diode element 21 are turned on, and then the collector-emitter path of the switching transistor element 13 and the drain-source path of the switching transistor element 20 are turned on.

【0037】このようにして、ダンパーダイオード素子
14もしくはスイッチングトランジスタ素子13のコレ
クタ−エミッタ通路がオン状態とされて第1のスイッチ
部がオン状態をとることにより設定される水平走査期間
には、水平偏向コイル16に、水平偏向電流が走査電流
として流れ、また、スイッチングトランジスタ素子13
のコレクタ−エミッタ通路とダンパーダイオード素子1
4との両者がオフ状態とされて第1のスイッチ部がオフ
状態とをとることにより設定される水平帰線期間には、
水平偏向コイル16に、水平偏向電流が帰線電流として
流れる。この水平偏向コイル16を流れる水平偏向電流
は、S字補正コンデンサ19を通じることにより、水平
走査期間の全体に亙って、及び、水平帰線期間の全体に
亙って、波形がS字状を成すものとされる。
As described above, during the horizontal scanning period set by turning on the collector-emitter path of the damper diode element 14 or the switching transistor element 13 and turning on the first switch section, A horizontal deflection current flows through the deflection coil 16 as a scanning current.
Collector-emitter path and damper diode element 1
4 is turned off and the first switch section is turned off in a horizontal flyback period,
A horizontal deflection current flows through the horizontal deflection coil 16 as a retrace current. The horizontal deflection current flowing through the horizontal deflection coil 16 has an S-shaped waveform throughout the horizontal scanning period and the entire horizontal retrace period by passing through the S-shaped correction capacitor 19. It is assumed to form.

【0038】斯かるもとで、ダンパーダイオード素子1
4もしくはスイッチングトランジスタ素子13のコレク
タ−エミッタ通路がオン状態とされて第1のスイッチ部
がオン状態をとるとともに、ダンパーダイオード素子2
1もしくはスイッチングトランジスタ素子20のドレイ
ン−ソース通路がオン状態とされて第2のスイッチ部が
オン状態をとる水平走査期間において、S字補正コンデ
ンサ19及び水平偏向コイル16を通じて流れる水平偏
向電流が、スイッチングトランジスタ素子13のコレク
タ−エミッタ通路とダンパーダイオード素子14との両
者がオフ状態とされて第1のスイッチ部がオフ状態をと
るとともに、スイッチングトランジスタ素子20のドレ
イン−ソース通路とダンパーダイオード素子21との両
者がオフ状態とされて第2のスイッチ部がオフ状態をと
る水平帰線期間において、第2の共振コンデンサ18及
びフェライトビーズ・インダクタ17に流入し、さら
に、第1の共振コンデンサ15に流入する。
Under such circumstances, the damper diode element 1
4 or the collector-emitter path of the switching transistor element 13 is turned on, the first switch section is turned on, and the damper diode element 2 is turned on.
1 or during a horizontal scanning period in which the drain-source path of the switching transistor element 20 is turned on and the second switch section is turned on, a horizontal deflection current flowing through the S-shaped correction capacitor 19 and the horizontal deflection coil 16 is switched. Both the collector-emitter path of the transistor element 13 and the damper diode element 14 are turned off, the first switch section is turned off, and the drain-source path of the switching transistor element 20 and the damper diode element 21 are turned off. During a horizontal retrace period in which both are turned off and the second switch section is turned off, the current flows into the second resonance capacitor 18 and the ferrite bead inductor 17 and further flows into the first resonance capacitor 15. .

【0039】即ち、水平帰線期間においては、S字補正
コンデンサ19及び水平偏向コイル16を通じて流れる
水平偏向電流に対して第2の共振コンデンサ18と第1
の共振コンデンサ15とが直列に配されることになるの
であり、それにより、第2の共振コンデンサ18の両端
間及び第1の共振コンデンサ15の両端間の夫々にパル
ス電圧が発生する。その結果、水平偏向コイル16とフ
ェライトビーズ・インダクタ17との間の接続点Pに、
図2のEに示される如くのパルス電圧が得られるととも
に、水平偏向コイル16とチョークコイル12との間の
接続点Qに、図2のFに示される如くのパルス電圧が得
られる。
That is, during the horizontal flyback period, the second resonance capacitor 18 and the first resonance capacitor 18 respond to the horizontal deflection current flowing through the S-shaped correction capacitor 19 and the horizontal deflection coil 16.
Are arranged in series with each other, whereby a pulse voltage is generated between both ends of the second resonance capacitor 18 and between both ends of the first resonance capacitor 15, respectively. As a result, at the connection point P between the horizontal deflection coil 16 and the ferrite bead inductor 17,
A pulse voltage as shown in FIG. 2E is obtained, and a pulse voltage as shown in FIG. 2F is obtained at a connection point Q between the horizontal deflection coil 16 and the choke coil 12.

【0040】なお、フェライトビーズ・インダクタ17
は、スイッチングトランジスタ素子20のドレイン−ソ
ース通路がオフ状態からオン状態に移行する際における
余計な振動電流の発生を抑制する役割を果たす。
The ferrite bead inductor 17
Plays a role in suppressing the generation of unnecessary oscillation current when the drain-source path of the switching transistor element 20 shifts from the off state to the on state.

【0041】図2のEに示される接続点Pに得られるパ
ルス電圧と図2のFに示される接続点Qに得られるパル
ス電圧とは、互いに極性を異にするので、水平偏向コイ
ル16の両端間には、水平帰線期間において、図2のE
に示されるパルス電圧と図2のFに示されるパルス電圧
との和に相当するパルス電圧が加えられることになり、
斯かる水平偏向コイル16の両端間にかけられるパルス
電圧は、第2の共振コンデンサ18が無く、第1のスイ
ッチ部に水平偏向コイル16とS字補正コンデンサ19
との直列接続が並列に接続される場合においてかけられ
るパルス電圧に比して、ピーク値が増大せしめられたも
のとなる。
The pulse voltage obtained at the connection point P shown in FIG. 2E and the pulse voltage obtained at the connection point Q shown in FIG. 2F have different polarities from each other. In the horizontal retrace period, the end between the two ends is indicated by E in FIG.
And a pulse voltage corresponding to the sum of the pulse voltage shown in FIG. 2F and the pulse voltage shown in FIG.
The pulse voltage applied between both ends of the horizontal deflection coil 16 is supplied to the first switch unit without the second resonance capacitor 18 and the horizontal deflection coil 16 and the S-shaped correction capacitor 19.
The peak value is increased as compared with the pulse voltage applied in the case where the series connection with is connected in parallel.

【0042】また、それに伴い、水平走査期間において
も、接続点Pに得られる図2のEに示される如くの電圧
と接続点Qに得られる図2のFに示される如くの電圧と
は、互いに極性を異にするので、水平偏向コイル16の
両端間には、第2の共振コンデンサ18が無く、第1の
スイッチ部に水平偏向コイル16とS字補正コンデンサ
19との直列接続が並列に接続される場合においてかけ
られる電圧に比して大なる値を有する電圧がかけられる
ことになる。従って、水平偏向コイル16の両端間電圧
が増大せしめられることになる。それゆえ、第2の共振
コンデンサ18の容量値を適切に選定することにより、
図1の例が適用される画像表示用陰極線管において要求
される水平走査幅を実現するために必要とされる水平偏
向電流のピーク値を、電源の電圧値Vccを増大させるこ
となく得ることができる。
Accordingly, even during the horizontal scanning period, the voltage as shown in FIG. 2E obtained at the connection point P and the voltage as shown at F in FIG. Since the polarities are different from each other, there is no second resonance capacitor 18 between both ends of the horizontal deflection coil 16, and the series connection of the horizontal deflection coil 16 and the S-shaped correction capacitor 19 is connected in parallel to the first switch unit. A voltage having a value larger than the voltage applied when connected is applied. Therefore, the voltage between both ends of the horizontal deflection coil 16 is increased. Therefore, by appropriately selecting the capacitance value of the second resonance capacitor 18,
It is possible to obtain the peak value of the horizontal deflection current required to realize the required horizontal scanning width in the cathode ray tube for image display to which the example of FIG. 1 is applied without increasing the voltage value Vcc of the power supply. it can.

【0043】斯かるもとで、スイッチングトランジスタ
素子13のコレクタ−エミッタ通路とダンパーダイオー
ド素子14との両者がオフ状態とされて第1のスイッチ
部がオフ状態をとるとともに、スイッチングトランジス
タ素子20のドレイン−ソース通路とダンパーダイオー
ド素子21との両者がオフ状態とされて第2のスイッチ
部がオフ状態をとる水平帰線期間において、水平偏向コ
イル16の両端間にかけられる、ピーク値が増大せしめ
られたパルス電圧は、第1の共振コンデンサ15と第2
の共振コンデンサ18とに、各々の容量値に応じて分配
される。それゆえ、第2の共振コンデンサ18の容量値
を適切に選定することにより、第1の共振コンデンサ1
5の両端間に得られるパルス電圧のピーク値を、第2の
共振コンデンサ18が無く、第1のスイッチ部に水平偏
向コイル16とS字補正コンデンサ19との直列接続が
並列に接続される場合に比して低下させることができ
る。
Under these circumstances, both the collector-emitter path of the switching transistor element 13 and the damper diode element 14 are turned off, the first switch section is turned off, and the drain of the switching transistor element 20 is turned off. In the horizontal retrace period in which both the source path and the damper diode element 21 are turned off and the second switch unit is turned off, the peak value applied between both ends of the horizontal deflection coil 16 is increased. The pulse voltage is applied between the first resonance capacitor 15 and the second
To the resonance capacitor 18 in accordance with the respective capacitance values. Therefore, by appropriately selecting the capacitance value of the second resonance capacitor 18, the first resonance capacitor 1
5, the peak value of the pulse voltage obtained between both ends of the case where the second resonance capacitor 18 is not provided and the series connection of the horizontal deflection coil 16 and the S-shaped correction capacitor 19 are connected in parallel to the first switch unit. Can be reduced.

【0044】従って、図1に示される例によれば、それ
が適用される画像表示用陰極線管において要求される水
平走査幅を実現するために必要とされる水平偏向電流の
ピーク値を得るにあたり、水平周波数が高められる場合
においても、電源の電圧値Vccの増大と水平帰線期間に
おいて第1の共振コンデンサ15の両端間に得られるパ
ルス電圧のピーク値の増大とを効果的に抑制することが
でき、それによって、例えば、第1のスイッチ部を形成
するスイッチングトランジスタ素子13として入手に困
難を伴う高耐圧トランジスタ素子を用いることが要され
ないことになる。
Therefore, according to the example shown in FIG. 1, it is necessary to obtain the peak value of the horizontal deflection current required for realizing the horizontal scanning width required in the image display cathode ray tube to which it is applied. Even when the horizontal frequency is increased, it is possible to effectively suppress the increase in the voltage value Vcc of the power supply and the increase in the peak value of the pulse voltage obtained between both ends of the first resonance capacitor 15 during the horizontal flyback period. Accordingly, for example, it is not necessary to use a high breakdown voltage transistor element which is difficult to obtain as the switching transistor element 13 forming the first switch section.

【0045】さらに、上述の図1に示される例において
は、第2のスイッチ部を形成するスイッチングトランジ
スタ素子20が静電誘導型トランジスタ素子とされてお
り、静電誘導型トランジスタ素子は、そのゲートに駆動
電圧が供給されないもとでドレイン−ソース通路がオン
状態に維持されるので、駆動信号形成部25からスイッ
チングトランジスタ素子20のゲートに供給される駆動
信号DH’は、スイッチングトランジスタ素子20のド
レイン−ソース通路がオン状態におかれる水平走査期間
においては、実質的にスイッチングトランジスタ素子2
0のゲートに電圧を加えない信号とされている。従っ
て、駆動信号形成部25は、例えば、電源投入時におい
て、スイッチングトランジスタ素子20にそのドレイン
−ソース通路をオン状態とすべく駆動電圧を供給する際
に生じる虞がある素子破壊を防ぐための保護回路等が不
要とされ、極めて簡単なもので足りることになる。
Further, in the example shown in FIG. 1 described above, the switching transistor element 20 forming the second switch section is an electrostatic induction transistor element, and the electrostatic induction transistor element has a gate. The drive signal DH ′ supplied from the drive signal forming section 25 to the gate of the switching transistor element 20 is not During the horizontal scanning period when the source path is in the ON state, the switching transistor element 2
The signal does not apply a voltage to the gate of 0. Therefore, the drive signal forming unit 25 protects, for example, at the time of power-on, protection of the switching transistor element 20 from element destruction that may occur when a drive voltage is supplied to turn on the drain-source path of the switching transistor element 20. A circuit or the like is not required, and an extremely simple circuit is sufficient.

【0046】図3は、駆動信号形成部25の具体構成例
を示す。この図3に示される駆動信号形成部25の具体
構成例は、駆動電源用トランスフォーマ31,順バイア
ス用抵抗32,逆バイアス用ダイオード33,逆バイア
ス用抵抗34、及び、帰還抵抗35を含んで構成されて
いる。駆動電源用トランスフォーマ31にあっては、そ
の一次側巻線が、一端が水平偏向コイル16とチョーク
コイル12との間の接続点Qに接続されるとともに、他
端が電圧値をVcc' とする電源に接続されており、ま
た、その二次側巻線が、一端が水平偏向コイル16とフ
ェライトビーズ・インダクタ17との間の接続点Pに接
続されるとともに、他端が順バイアス用抵抗32の一端
及び逆バイアス用抵抗34の一端の共通接続点に接続さ
れている。そして、駆動電源用トランスフォーマ31の
二次側巻線に、接続点Qに得られる図2のFに示される
如くのパルス電圧が変圧されて得られる、水平駆動信号
DHに同期したパルス電圧が生じ、そのパルス電圧が、
接続点Pと順バイアス用抵抗32の一端及び逆バイアス
用抵抗34の一端の共通接続点との間に加えられる。
FIG. 3 shows a specific configuration example of the drive signal forming section 25. A specific configuration example of the drive signal forming unit 25 shown in FIG. 3 includes a drive power transformer 31, a forward bias resistor 32, a reverse bias diode 33, a reverse bias resistor 34, and a feedback resistor 35. Have been. In the drive power transformer 31, one end of the primary winding is connected to a connection point Q between the horizontal deflection coil 16 and the choke coil 12, and the other end has a voltage value of Vcc '. The secondary winding is connected at one end to a connection point P between the horizontal deflection coil 16 and the ferrite bead inductor 17, and the other end is connected to a forward bias resistor 32. And one end of the reverse bias resistor 34 are connected to a common connection point. Then, a pulse voltage synchronized with the horizontal drive signal DH, which is obtained by transforming the pulse voltage as shown in FIG. 2F obtained at the connection point Q, is generated in the secondary winding of the transformer 31 for the drive power supply. , The pulse voltage is
It is added between the connection point P and a common connection point between one end of the forward bias resistor 32 and one end of the reverse bias resistor 34.

【0047】このような駆動信号形成部25の具体構成
例は、スイッチングトランジスタ素子20である静電誘
導型トランジスタ素子がフローティング構成とされてい
るゆえ、フローティング構成をとるものとされている。
そして、駆動電源用トランスフォーマ31の二次側巻線
に得られる水平駆動信号DHに同期したパルス電圧に基
づく、水平駆動信号DHに同期した駆動信号DH’が、
スイッチングトランジスタ素子20のゲートが接続され
た、順バイアス用抵抗32,逆バイアス用ダイオード3
3及び帰還抵抗35の夫々の一端の共通接続点Rに得ら
れる。図4は、共通接続点Rに得られる駆動信号DH’
の例を示す。
A specific configuration example of such a drive signal forming section 25 has a floating configuration because the electrostatic induction type transistor element as the switching transistor element 20 has a floating configuration.
Then, a drive signal DH ′ synchronized with the horizontal drive signal DH based on a pulse voltage synchronized with the horizontal drive signal DH obtained on the secondary winding of the drive power transformer 31 is:
The forward bias resistor 32 and the reverse bias diode 3 to which the gate of the switching transistor element 20 is connected.
3 and the feedback resistor 35 at a common connection point R at one end. FIG. 4 shows a drive signal DH ′ obtained at the common connection point R.
Here is an example.

【0048】斯かるもとにおいては、スイッチングトラ
ンジスタ素子20に対する順方向バイアスが、順バイア
ス用抵抗32によって定められることになり、スイッチ
ングトランジスタ素子20のドレイン−ソース通路にお
けるオン状態のもとでの抵抗値(オン抵抗)が充分に低
減せしめられる。また、スイッチングトランジスタ素子
20に対する逆方向バイアスが、逆バイアス用ダイオー
ド33,逆バイアス用抵抗34及び順バイアス用抵抗3
2によって定められることになり、スイッチングトラン
ジスタ素子20のドレイン−ソース通路が、オン状態か
らオフ状態に急速に移行せしめられる。
Under such circumstances, the forward bias to the switching transistor element 20 is determined by the forward bias resistor 32, and the resistance of the switching transistor element 20 in the ON state in the drain-source path is determined. The value (ON resistance) is sufficiently reduced. Further, the reverse bias to the switching transistor element 20 includes a reverse bias diode 33, a reverse bias resistor 34, and a forward bias resistor 3.
2, the drain-source path of the switching transistor element 20 is rapidly shifted from the on state to the off state.

【0049】図5は、本願の特許請求の範囲における請
求項1,請求項2,請求項4及び請求項5のいずれかに
記載された発明に係る水平偏向回路の一例を示す。
FIG. 5 shows an example of the horizontal deflection circuit according to any one of the first, second, fourth and fifth aspects of the present invention.

【0050】図5に示される例は、図1に示される例に
おいて、静電誘導型トランジスタ素子とされたスイッチ
ングトランジスタ素子20に代えて、ディプリーション
型電界効果トランジスタ素子とされたスイッチングトラ
ンジスタ素子40が用いられたものに相当し、その他の
構成は図1に示される例と同様とされている。図5にお
いて、図1に示される例における各部に対応する部分に
は、図1と共通の符号が付されており、それらに対する
重複説明は省略される。
The example shown in FIG. 5 differs from the example shown in FIG. 1 in that a switching transistor element which is a depletion type field effect transistor element is used instead of the switching transistor element 20 which is an electrostatic induction transistor element. 40 correspond to those used, and the other configuration is the same as the example shown in FIG. In FIG. 5, portions corresponding to the respective portions in the example shown in FIG. 1 are denoted by the same reference numerals as those in FIG. 1, and redundant description thereof will be omitted.

【0051】図5に示される例においては、フェライト
ビーズ・インダクタ17と第2の共振コンデンサ18と
の直列接続に対して並列に、ディプリーション型電界効
果トランジスタ素子とされたスイッチングトランジスタ
素子40のドレイン−ソース通路と、ダンパーダイオー
ド素子21とが接続されており、斯かるスイッチングト
ランジスタ素子40のドレイン−ソース通路及びダンパ
ーダイオード素子21の夫々は、第2の共振コンデンサ
18に対して実質的に並列に接続されている。また、デ
ィプリーション型電界効果トランジスタ素子とされたス
イッチングトランジスタ素子40とダンパーダイオード
素子21とは、実質的に第2のスイッチ部を形成してい
る。そして、ディプリーション型電界効果トランジスタ
素子とされたスイッチングトランジスタ素子40のゲー
トが、水平駆動信号DHに同期した駆動信号DH’を供
給する駆動信号供給部25に接続されている。
In the example shown in FIG. 5, in parallel with the series connection of the ferrite bead inductor 17 and the second resonance capacitor 18, a switching transistor element 40 which is a depletion type field effect transistor element is connected. The drain-source path is connected to the damper diode element 21, and the drain-source path of the switching transistor element 40 and the damper diode element 21 are each substantially parallel to the second resonance capacitor 18. It is connected to the. The switching transistor element 40 and the damper diode element 21, which are depletion-type field effect transistor elements, substantially form a second switch section. The gate of the switching transistor element 40, which is a depletion-type field-effect transistor element, is connected to a drive signal supply unit 25 that supplies a drive signal DH ′ synchronized with the horizontal drive signal DH.

【0052】このようなもとで、ディプリーション型電
界効果トランジスタ素子とされたスイッチングトランジ
スタ素子40は、図1に示される例における静電誘導型
トランジスタ素子とされたスイッチングトランジスタ素
子20と同様に動作し、そのドレイン−ソース通路が、
水平帰線期間においてオフ状態とされ、水平走査期間の
後半においてオン状態とされる。その際、ディプリーシ
ョン型電界効果トランジスタ素子は、そのゲートに駆動
電圧が供給されないもとでドレイン−ソース通路がオン
状態に維持されるので、駆動信号形成部25からディプ
リーション型電界効果トランジスタ素子とされたスイッ
チングトランジスタ素子40のソースに供給される駆動
信号DH’は、スイッチングトランジスタ素子40のド
レイン−ソース通路がオン状態におかれる水平走査期間
においては、実質的にスイッチングトランジスタ素子4
0のゲートに電圧を加えない信号とされる。
Under such circumstances, the switching transistor element 40 which is a depletion type field effect transistor element is similar to the switching transistor element 20 which is an electrostatic induction type transistor element in the example shown in FIG. Operating and its drain-source path is
It is turned off in the horizontal retrace period and turned on in the latter half of the horizontal scanning period. At this time, since the drain-source path of the depletion type field effect transistor element is maintained in an on state without supplying a driving voltage to its gate, the depletion type field effect transistor The drive signal DH ′ supplied to the source of the switching transistor element 40 is substantially the switching transistor element 4 during the horizontal scanning period when the drain-source path of the switching transistor element 40 is in the ON state.
It is a signal that does not apply a voltage to the gate of 0.

【0053】斯かる図5に示される例においても、図1
に示される例と同様な動作が行われて、図1に示される
例により得られる作用効果と同様な作用効果が得られ
る。また、図5に示される例における駆動信号形成部2
5についても、図3に示される如くの具体構成例が適用
される。
In the example shown in FIG. 5, FIG.
The same operation as the example shown in FIG. 1 is performed, and the same operation and effect as those obtained by the example shown in FIG. 1 are obtained. Further, the drive signal forming unit 2 in the example shown in FIG.
5, a specific configuration example as shown in FIG. 3 is applied.

【0054】上述の図1及び図5に示される例にあって
は、静電誘導型トランジスタ素子とされたスイッチング
トランジスタ素子20とダンパーダイオード素子21と
により、もしくは、ディプリーション型電界効果トラン
ジスタ素子とされたスイッチングトランジスタ素子40
とダンパーダイオード素子21とにより形成される第2
のスイッチ部が、水平帰線期間の全体に亙ってオフ状態
をとり、水平走査期間においてオン状態をとるようにさ
れているが、第2のスイッチ部についてのオン/オフ状
態は斯かる態様に限られず、例えば、第2のスイッチ部
が、水平帰線期間の一部においてオフ状態をとり、水平
走査期間を含む他の期間においてオン状態をとるように
されてもよく、要は、第2のスイッチ部が、水平帰線期
間内においてオフ状態をとるようにされればよい。ま
た、上述の図1及び図5に示される例にあっては、スイ
ッチングトランジスタ素子13のコレクタ−エミッタ通
路に対して並列に接続された水平偏向コイル16を含む
直列接続が、水平偏向コイル16,フェライトビーズ・
インダクタ17,第2の共振コンデンサ18及びS字補
正コンデンサ19という配列順序をもって形成されてい
るが、水平偏向コイル16を含む直列接続における配列
順序は、斯かる例に限られるものではない。
In the examples shown in FIGS. 1 and 5 described above, the switching transistor element 20 and the damper diode element 21 which are the electrostatic induction transistor elements, or the depletion type field effect transistor element Switching transistor element 40
And the second formed by the damper diode element 21
Is in an off state over the entire horizontal flyback period and is in an on state during the horizontal scanning period. The on / off state of the second switch unit is as described above. The present invention is not limited to this. For example, the second switch unit may be turned off in a part of the horizontal flyback period and turned on in another period including the horizontal scanning period. It is sufficient that the second switch unit is turned off during the horizontal flyback period. In the example shown in FIGS. 1 and 5 described above, the series connection including the horizontal deflection coil 16 connected in parallel to the collector-emitter path of the switching transistor element 13 is performed in series. Ferrite bead·
Although the inductor 17, the second resonance capacitor 18, and the S-shaped correction capacitor 19 are formed in an arrangement order, the arrangement order in a series connection including the horizontal deflection coil 16 is not limited to this example.

【0055】[0055]

【発明の効果】以上の説明から明らかな如く、本願の特
許請求の範囲における請求項1から請求項5までのいず
れかに記載された発明に係る水平偏向回路によれば、水
平帰線期間内において、即ち、水平帰線期間の全体に亙
って、もしくは、水平帰線期間の一部において、第2の
スイッチ部がオフ状態におかれるとともに、その他の期
間において第2のスイッチ部がオン状態におかれる。そ
の結果、水平偏向コイルの両端間には、第2のスイッチ
部がオフ状態とされる水平帰線期間内において、第2の
共振コンデンサが無く、第1のスイッチ部に水平偏向コ
イルとS字補正コンデンサとの直列接続が並列に接続さ
れる場合においてかけられるパルス電圧に比して、ピー
ク値を大とするパルス電圧がかけられ、また、それに伴
って、第2のスイッチ部がオン状態とされる水平走査期
間においても、水平偏向コイルの両端間には、第2の共
振コンデンサが無く、第1のスイッチ部に水平偏向コイ
ルとS字補正コンデンサとの直列接続が並列に接続され
る場合においてかけられる電圧に比して、大なる電圧が
かけられて、水平偏向コイルの両端間電圧が増大せしめ
られる。それゆえ、第2の共振コンデンサの容量値を適
切に選定することにより、当該水平偏向回路が適用され
る画像表示用陰極線管において要求される水平走査幅を
実現するために必要とされる水平偏向電流のピーク値
を、電源の電圧値が増大させることなく得ることができ
る。
As is clear from the above description, according to the horizontal deflection circuit according to any one of the first to fifth aspects of the present invention, the horizontal deflection period can be reduced. In other words, the second switch section is turned off during the entire horizontal retrace period or during a part of the horizontal retrace period, and the second switch section is turned on during other periods. Put in the state. As a result, there is no second resonance capacitor between both ends of the horizontal deflection coil during the horizontal retrace period in which the second switch is turned off, and the first switch has a horizontal deflection coil and an S-shape. In comparison with the pulse voltage applied when the series connection with the correction capacitor is connected in parallel, a pulse voltage having a larger peak value is applied, and accordingly, the second switch unit is turned on. Even during the horizontal scanning period, there is no second resonance capacitor between both ends of the horizontal deflection coil, and a series connection of the horizontal deflection coil and the S-shaped correction capacitor is connected in parallel to the first switch unit. In this case, a large voltage is applied as compared with the voltage applied in the step (1), and the voltage between both ends of the horizontal deflection coil is increased. Therefore, by appropriately selecting the capacitance value of the second resonance capacitor, the horizontal deflection required for realizing the horizontal scanning width required in the image display cathode ray tube to which the horizontal deflection circuit is applied is realized. The peak value of the current can be obtained without increasing the voltage value of the power supply.

【0056】また、第2のスイッチ部がオフ状態とされ
る水平帰線期間内において水平偏向コイルの両端間にか
けられる、ピーク値が増大せしめられたパルス電圧は、
第1の共振コンデンサと第2の共振コンデンサとに、各
々の容量値に応じて分配されるので、第2の共振コンデ
ンサの容量値を適切に選定することにより、第1の共振
コンデンサの両端間に得られるパルス電圧のピーク値
を、第2の共振コンデンサが無く、第1のスイッチ部に
水平偏向コイルとS字補正コンデンサとの直列接続が並
列に接続される場合に比して低下させることができる。
The pulse voltage having an increased peak value applied between both ends of the horizontal deflection coil during the horizontal flyback period in which the second switch section is turned off is:
The first resonance capacitor is distributed to the first resonance capacitor and the second resonance capacitor in accordance with the respective capacitance values. Therefore, by appropriately selecting the capacitance value of the second resonance capacitor, the voltage between both ends of the first resonance capacitor can be increased. The peak value of the pulse voltage obtained in step (b) is lower than when the second resonance capacitor is not provided and the series connection of the horizontal deflection coil and the S-shaped correction capacitor is connected in parallel to the first switch unit. Can be.

【0057】従って、適用される画像表示用陰極線管に
おいて要求される水平走査幅を実現するために必要とさ
れる水平偏向電流のピーク値を得るにあたり、水平周波
数が高められる場合においても、電源電圧値の増大と水
平帰線期間において第1の共振コンデンサの両端間に得
られるパルス電圧のピーク値の増大とを効果的に抑制す
ることができ、それによって、例えば、第1のスイッチ
部を形成するスイッチングトランジスタ素子として入手
に困難を伴う高耐圧トランジスタ素子を用いることを要
されないことになる。また、換言すれば、電源電圧値の
増大と水平帰線期間において第1の共振コンデンサの両
端間に得られるパルス電圧のピーク値の増大とを抑制で
きるもとで、水平周波数を高めることができることにな
る。
Therefore, in order to obtain the peak value of the horizontal deflection current required for realizing the horizontal scanning width required for the image display cathode ray tube to be applied, even when the horizontal frequency is increased, the power supply voltage may be increased. It is possible to effectively suppress the increase in the value and the increase in the peak value of the pulse voltage obtained between both ends of the first resonance capacitor during the horizontal retrace period, thereby forming, for example, the first switch section. It is not necessary to use a high breakdown voltage transistor element which is difficult to obtain as a switching transistor element. In other words, the horizontal frequency can be increased while suppressing an increase in the power supply voltage value and an increase in the peak value of the pulse voltage obtained between both ends of the first resonance capacitor during the horizontal flyback period. become.

【0058】さらに、本願の特許請求の範囲における請
求項3に記載された発明に係る水平偏向回路、及び、本
願の特許請求の範囲における請求項4に記載された発明
に係る水平偏向回路によれば、夫々、請求項1から請求
項5までのいずれかに記載された発明に係る水平偏向回
路についての基本的構成を備えたもとで、第2のスイッ
チ部が、ドレイン−ソース通路が第2の共振コンデンサ
に実質的に並列に接続された静電誘導型トランジスタ素
子とそのドレイン−ソース通路に並列に接続されたダン
パーダイオード素子とを含んで形成されるもの、及び、
請求項1から請求項5までのいずれかに記載された発明
に係る水平偏向回路についての基本的構成を備えたもと
で、第2のスイッチ部が、ドレイン−ソース通路が第2
の共振コンデンサに実質的に並列に接続されたディプリ
ーション型電界効果トランジスタ素子とそのドレイン−
ソース通路に並列に接続されたダンパーダイオード素子
とを含んで形成されるものとされるので、第2のスイッ
チ部を形成するスイッチングトランジスタ素子に対する
駆動回路が、例えば、電源投入時において、スイッチン
グトランジスタ素子をオン状態とすべく駆動電圧を供給
する際に生じる虞がある素子破壊を防ぐための保護回路
等が不要とされる、極めて簡単なもので足りることにな
る。
Further, according to the horizontal deflection circuit according to the invention described in claim 3 of the present application, and to the horizontal deflection circuit according to the invention described in claim 4 of the present application, For example, with the basic configuration of the horizontal deflection circuit according to any one of the first to fifth aspects of the present invention, the second switch section includes the drain-source path having the second configuration. Formed including a static induction type transistor element connected substantially in parallel to the resonance capacitor and a damper diode element connected in parallel to the drain-source path thereof; and
With the basic configuration of the horizontal deflection circuit according to any one of the first to fifth aspects of the present invention, the second switch section includes a drain-source path having a second path.
Depletion-type field-effect transistor element connected substantially in parallel to the
And a driving circuit for the switching transistor element forming the second switch section, for example, when the power supply is turned on, the switching transistor element is formed. A protection circuit or the like for preventing element destruction that may occur when a driving voltage is supplied to turn on the device is unnecessary, and an extremely simple device is sufficient.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本願の特許請求の範囲における請求項1,請
求項2,請求項3及び請求項5のいずれかに記載された
発明に係る水平偏向回路の一例を示す回路構成図であ
る。
FIG. 1 is a circuit diagram showing an example of a horizontal deflection circuit according to any one of the first, second, third, and fifth aspects of the present invention.

【図2】 図1に示される例の動作説明に供されるタイ
ミング・チャートである。
FIG. 2 is a timing chart for explaining the operation of the example shown in FIG. 1;

【図3】 図1に示される例における駆動信号形成部の
具体構成例を示す回路構成図である。
FIG. 3 is a circuit configuration diagram showing a specific configuration example of a drive signal forming unit in the example shown in FIG. 1;

【図4】 図3に示される駆動信号形成部の具体構成例
により得られる駆動信号を示す波形図である。
FIG. 4 is a waveform chart showing a drive signal obtained by a specific configuration example of the drive signal forming unit shown in FIG. 3;

【図5】 本願の特許請求の範囲における請求項1,請
求項2,請求項4及び請求項5のいずれかに記載された
発明に係る水平偏向回路の一例を示す回路構成図であ
る。
FIG. 5 is a circuit diagram showing an example of a horizontal deflection circuit according to any one of the first, second, fourth, and fifth aspects of the present invention.

【図6】 基本的な水平偏向回路を示す回路構成図であ
る。
FIG. 6 is a circuit configuration diagram showing a basic horizontal deflection circuit.

【図7】 図6に示される基本的な水平偏向回路の動作
説明に供されるタイミング・チャートである。
FIG. 7 is a timing chart for explaining the operation of the basic horizontal deflection circuit shown in FIG. 6;

【符号の説明】[Explanation of symbols]

12・・・チョークコイル, 13,20,40・・・
スイッチングトランジスタ素子, 14,21・・・ダ
ンパーダイオード素子, 15・・・第1の共振コンデ
ンサ, 16・・・水平偏向コイル, 17・・・フェ
ライトビーズ・インダクタ, 18・・・第2の共振コ
ンデンサ, 19・・・S字補正コンデンサ, 25・
・・駆動信号形成部, 31・・・駆動電源用トランス
フォーマ, 32・・・順バイアス用抵抗, 33・・
・逆バイアス用ダイオード, 34・・・逆バイアス用
抵抗, 35・・・帰還用抵抗
12 ... choke coil, 13, 20, 40 ...
Switching transistor element, 14, 21 ... damper diode element, 15 ... first resonance capacitor, 16 ... horizontal deflection coil, 17 ... ferrite bead inductor, 18 ... second resonance capacitor , 19 ... S-shaped correction capacitor, 25
..The drive signal forming section, 31 ... transformer for drive power supply, 32 ... resistance for forward bias, 33 ...
・ Reverse bias diode, 34 ・ ・ ・ Reverse bias resistor, 35 ・ ・ ・ Feedback resistor

フロントページの続き (72)発明者 井上 佳昭 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C068 BA08 BA09 GA16 GB01 JB07 LA01 Continuation of the front page (72) Inventor Yoshiaki Inoue 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5C068 BA08 BA09 GA16 GB01 JB07 LA01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】電源の両端間に接続された、コイルと水平
同期信号に同期した水平駆動信号によりオン・オフ制御
されて水平帰線期間及び水平走査期間を設定する第1の
スイッチ部との直列接続と、 上記第1のスイッチ部に並列に接続された第1の共振コ
ンデンサと、 上記第1のスイッチ部に並列に接続された、水平偏向コ
イルと第2の共振コンデンサとS字補正コンデンサとの
直列接続と、 上記第2の共振コンデンサに実質的に並列に接続され
て、水平帰線期間内においてオフ状態をとるべく駆動さ
れる第2のスイッチ部と、を備えて構成される水平偏向
回路。
A first switch connected between both ends of a power supply and configured to set a horizontal flyback period and a horizontal scanning period by being turned on / off by a horizontal drive signal synchronized with a coil and a horizontal synchronization signal; Series connection; a first resonance capacitor connected in parallel to the first switch unit; a horizontal deflection coil, a second resonance capacitor, and an S-shaped correction capacitor connected in parallel to the first switch unit And a second switch unit connected substantially in parallel to the second resonance capacitor and driven to be turned off during a horizontal retrace period. Deflection circuit.
【請求項2】第1のスイッチ部が、水平駆動信号がベー
スに供給されるスイッチングトランジスタ素子と該スイ
ッチングトランジスタ素子のコレクタ−エミッタ通路に
並列に接続されたダンパーダイオード素子とを含んで形
成されることを特徴とする請求項1記載の水平偏向回
路。
2. The first switch section includes a switching transistor element to which a horizontal drive signal is supplied to a base and a damper diode element connected in parallel to a collector-emitter path of the switching transistor element. The horizontal deflection circuit according to claim 1, wherein:
【請求項3】第2のスイッチ部が、ゲートに水平駆動信
号もしくは水平駆動信号に同期した駆動信号が供給さ
れ、水平帰線期間内においてドレイン−ソース通路がオ
フ状態とされる静電誘導型トランジスタ素子と、該静電
誘導型トランジスタ素子の上記ドレイン−ソース通路に
並列に接続されたダンパーダイオード素子とを含んで形
成されることを特徴とする請求項1または2記載の水平
偏向回路。
3. A static induction type wherein a second switch section supplies a gate with a horizontal drive signal or a drive signal synchronized with the horizontal drive signal, and a drain-source path is turned off during a horizontal retrace period. 3. The horizontal deflection circuit according to claim 1, wherein the horizontal deflection circuit includes a transistor element and a damper diode element connected in parallel to the drain-source path of the static induction transistor element.
【請求項4】第2のスイッチ部が、ゲートに水平駆動信
号もしくは水平駆動信号に同期した駆動信号が供給さ
れ、水平帰線期間内においてドレイン−ソース通路がオ
フ状態とされるディプリーション型電界効果トランジス
タ素子と、該ディプリーション型電界効果トランジスタ
素子の上記ドレイン−ソース通路に並列に接続されたダ
ンパーダイオード素子とを含んで形成されることを特徴
とする請求項1または2記載の水平偏向回路。
4. A depletion type wherein a second switch section supplies a gate with a horizontal drive signal or a drive signal synchronized with the horizontal drive signal, and a drain-source path is turned off during a horizontal flyback period. 3. The horizontal structure according to claim 1, wherein the field effect transistor element is formed to include a damper diode element connected in parallel to the drain-source path of the depletion type field effect transistor element. Deflection circuit.
【請求項5】第2の共振コンデンサに対して直列にフェ
ライトビーズ・インダクタが接続されたことを特徴とす
る請求項3または4記載の水平偏向回路。
5. The horizontal deflection circuit according to claim 3, wherein a ferrite bead inductor is connected in series with the second resonance capacitor.
JP13825599A 1999-05-19 1999-05-19 Horizontal deflection circuit Pending JP2000333034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13825599A JP2000333034A (en) 1999-05-19 1999-05-19 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13825599A JP2000333034A (en) 1999-05-19 1999-05-19 Horizontal deflection circuit

Publications (1)

Publication Number Publication Date
JP2000333034A true JP2000333034A (en) 2000-11-30

Family

ID=15217686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13825599A Pending JP2000333034A (en) 1999-05-19 1999-05-19 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JP2000333034A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019696A1 (en) * 2000-08-31 2002-03-07 Matsushita Electric Industrial Co., Ltd. High-voltage deflection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019696A1 (en) * 2000-08-31 2002-03-07 Matsushita Electric Industrial Co., Ltd. High-voltage deflection circuit
US7098613B2 (en) 2000-08-31 2006-08-29 Matsushita Electric Industrial Co., Ltd. High voltage deflection circuit

Similar Documents

Publication Publication Date Title
US5469029A (en) Deflection apparatus for raster scanned CRT displays
KR920001824B1 (en) Drive circuit for multiple scan rate horizontal deflection circuit
JPH0234034B2 (en)
US5994852A (en) Wide band high voltage stabilizing circuit
JPH0813094B2 (en) Horizontal deflection circuit
JPS622504B2 (en)
US5939844A (en) High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube
US5466993A (en) Deflection apparatus for raster scanned CRT displays
KR930004005B1 (en) Television deflection circuit with raster width stabilization
EP0530809B1 (en) Deflection current generating circuits
JP2000333034A (en) Horizontal deflection circuit
JPH11308477A (en) Deflection high voltage-integrated type power source
US5262684A (en) Driving circuit for horizontal output circuit
JPH11355601A (en) Horizontal deflection circuit
KR100190534B1 (en) Horizontal deflection output circuit
US4169989A (en) Circuit arrangements for providing saw-tooth currents in coils
US5648704A (en) Method and apparatus for digital control of raster shift in CRT displays
JP3082423B2 (en) Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit
US6274989B1 (en) Dynamic damping clamper arrangement associated with s-shaping capacitor
JPH0583578A (en) Deflected current generating circuit
JPS596031Y2 (en) horizontal deflection circuit
JPH11136537A (en) Horizontal deflection circuit
JPH0591360A (en) Deflection current generating circuit
KR100228390B1 (en) Circuit for selecting screen ratio of image display
JP2847751B2 (en) Flyback pulse width switching circuit in diode modulation correction circuit