JP2000332168A - Mounting structure of lsi package - Google Patents

Mounting structure of lsi package

Info

Publication number
JP2000332168A
JP2000332168A JP11141160A JP14116099A JP2000332168A JP 2000332168 A JP2000332168 A JP 2000332168A JP 11141160 A JP11141160 A JP 11141160A JP 14116099 A JP14116099 A JP 14116099A JP 2000332168 A JP2000332168 A JP 2000332168A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
lsi package
interposer substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11141160A
Other languages
Japanese (ja)
Other versions
JP3248516B2 (en
Inventor
Yoshikazu Ichiba
義和 市場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14116099A priority Critical patent/JP3248516B2/en
Publication of JP2000332168A publication Critical patent/JP2000332168A/en
Application granted granted Critical
Publication of JP3248516B2 publication Critical patent/JP3248516B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a mounting structure of an LSI package in which the bypass capacitor in the LSI package can be disposed closely to the package. SOLUTION: An LSI package 100, a first interposer board 101, a first printed wiring board 102 with a conduction material, a second interposer board 1, and a second wiring board 2 are stacked at a predetermined position and connected conductively by applying pressure by means of a screw 106 with a spring. According to the structure, a bypass capacitor 3 can be disposed closely to the LSI package 100.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LSIパッケージ
の実装構造に関し、特にLGA型LSIパッケージに導
通接続するバイパスコンデンサのノイズ抑制効果を高め
るようにしたLSIパッケージの実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of an LSI package, and more particularly to a mounting structure of an LSI package in which a bypass capacitor conductively connected to an LGA type LSI package has an enhanced noise suppressing effect.

【0002】[0002]

【従来の技術】近年、携帯電話機,ビデオムービー等の
携帯端末の小型化に伴い、その内部に使用するLSIパ
ッケージの小型化,薄型化が強く求められている。この
要求に答えたLSIパッケージの一例がCSP(チップ
サイズパッケージ)であり、該CSPの一種にLGA(L
and Grid Array) 型LSIパッケージ(平面端子型LS
Iパッケージ)がある。
2. Description of the Related Art In recent years, as mobile terminals such as mobile phones and video movies have become smaller, there has been a strong demand for smaller and thinner LSI packages used therein. One example of an LSI package that meets this requirement is a CSP (chip size package).
and Grid Array) type LSI package (planar terminal type LS
I package).

【0003】LGA型LSIパッケージの特徴はBGA
(Ball Grid Array)の如く底面に半田ボールを備え
ておらず、代わりに裏面に多数の接続用端子(ランド)
をマトリクス状に配置し、次に説明するようにインター
ポーザ基板を介してプリント配線板に機械的に圧着する
ことにより電気的接続を得る。
The feature of the LGA type LSI package is BGA
(Ball Grid Array) does not have solder balls on the bottom surface, but instead has many connection terminals (lands) on the back surface
Are arranged in a matrix and are mechanically pressed to a printed wiring board via an interposer substrate, as described below, to obtain electrical connection.

【0004】図4(A),(B)は、従来のLGA型L
SIパッケージを、インターポーザ基板を介してプリン
ト配線板に実装した場合の側面図、およびインターポー
ザ基板の側断面図である。図4(A),(B)におい
て、100はLGA型LSIパッケージ、101は次に
説明するインターポーザ基板、102は実装相手のプリ
ント配線板、103は絶縁塗膜された金属板(押え
板)、104はヒートスプレッダ(熱伝導板)、105
はヒートシンク、106は前記各部材100〜105を
固定し圧着するバネ付きネジである。
FIGS. 4A and 4B show a conventional LGA type L.
FIG. 3 is a side view when the SI package is mounted on a printed wiring board via an interposer substrate, and a side sectional view of the interposer substrate. 4A and 4B, 100 is an LGA type LSI package, 101 is an interposer substrate described below, 102 is a printed wiring board to be mounted, 103 is a metal plate (holding plate) coated with an insulating film, 104 is a heat spreader (heat conductive plate), 105
Is a heat sink, and 106 is a screw with a spring for fixing and crimping each of the members 100 to 105.

【0005】前記インターポーザ基板101は、図4
(B)に示す如く、セラミック等からなるインターポー
ザ基板本体101aの上下面を貫通して前記パッケージ
100の接続用ランドに対応させて、接続用ランド10
1c付きの導通材101bをマトリクス状に配置する。
そして、LGA型LSIパッケージ100とプリント配
線板102との間にインターポーザ基板101を配置し
た状態でバネ付きネジ106により上下から機械的圧力
を加え、LGA型LSIパッケージのランドとインター
ポーザ基板のランドとプリント配線板のランドとを電気
的に導通接続する。
[0005] The interposer substrate 101 is shown in FIG.
As shown in (B), the connection lands 10 penetrate through the upper and lower surfaces of the interposer substrate body 101a made of ceramic or the like so as to correspond to the connection lands of the package 100.
The conductive members 101b with 1c are arranged in a matrix.
Then, with the interposer substrate 101 disposed between the LGA type LSI package 100 and the printed wiring board 102, mechanical pressure is applied from above and below by a screw 106 with a spring, and the land of the LGA type LSI package and the land of the interposer substrate are printed. The land of the wiring board is electrically connected.

【0006】ところで、LSIパッケージを動作させる
には電流のスイッチングを必要とするが、このスイッチ
ングにより電流変動が生じノイズが発生する。このノイ
ズを抑制するためにはバイパスコンデンサをLGA型L
SIパッケージ100の出来るだけ近傍(例えば、パッ
ケージ100のランド側の真下)に配置する必要があ
る。
[0006] By the way, current switching is required to operate the LSI package, and this switching causes a current fluctuation to generate noise. In order to suppress this noise, use a LGA type L bypass capacitor.
It is necessary to arrange as close as possible to the SI package 100 (for example, directly below the land side of the package 100).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来は
前述の如く裏面側に絶縁した金属板103をプリント配
線板102に直接接触させていた為に、バイパスコンデ
ンサを前記パッケージ100の真下に配置できなかっ
た。また、前述の真下に配置不可能な場合の次善の策と
して前記パッケージ100の周辺にバイパスコンデンサ
を配置した場合には、配線性(配線の自由度)へ影響を
及ぼすのみならず、電圧の異なるIOバッファがあった
場合には、プリント配線板の電源層を増やしたり、内層
分割をしたりするなど、電源供給手段を工夫する必要が
あり、このことが実装設計を難しくしていた。更に、L
SIパッケージの信号動作周波数の高速化によりバイパ
スコンデンサの効果を高める為には低インダクタンス化
を計る必要があり、なるべくLSIパッケージの信号端
子に近い所にバイパスコンデンサを配置する必要があ
る。
However, in the prior art, since the metal plate 103 insulated on the back side is directly in contact with the printed wiring board 102 as described above, the bypass capacitor cannot be arranged directly below the package 100. Was. Further, when a bypass capacitor is arranged around the package 100 as a next best measure in the case where it is impossible to dispose the capacitor directly below, not only the wiring property (the degree of freedom of wiring) is affected, but also the voltage is reduced. If there is a different IO buffer, it is necessary to devise power supply means such as increasing the number of power supply layers of the printed wiring board or dividing the inner layer, and this has made mounting design difficult. Furthermore, L
To increase the effect of the bypass capacitor by increasing the signal operating frequency of the SI package, it is necessary to reduce the inductance, and it is necessary to arrange the bypass capacitor as close as possible to the signal terminal of the LSI package.

【0008】そこで本発明の課題は、LSIパッケージ
におけるバイパスコンデンサを出来るだけ該パッケージ
の近傍に配置可能にしたLSIパッケージの実装構造を
提供することである。
An object of the present invention is to provide an LSI package mounting structure in which a bypass capacitor in an LSI package can be arranged as close to the package as possible.

【0009】[0009]

【課題を解決するための手段】前記課題を解決するため
に本発明は、底面に接続用ランドを有するLSIパッケ
ージを、上下面を貫通した導通材を有する第1インター
ポーザ基板を介して実装相手の第1プリント配線板の接
続用ランドに圧着し、前記LSIパッケージと第1イン
ターポーザ基板と第1プリント配線板とを導通接続する
LSIパッケージの実装構造において、前記第1プリン
ト配線板に上下面を貫通した導通材を設け、該導通材付
き第1プリント配線板の裏面側に、上下面を貫通した導
通材を有する第2インターポーザ基板を配置し、該第2
インターポーザ基板の裏面側に、上下面を貫通した導通
材を有する部品実装用の第2プリント配線板を配置した
ことを特徴とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a method of mounting an LSI package having a connection land on a bottom surface through a first interposer substrate having a conductive material penetrating through upper and lower surfaces. In an LSI package mounting structure in which the first printed wiring board is pressure-bonded to a connection land of the first printed wiring board to electrically connect the LSI package, the first interposer substrate, and the first printed wiring board, the first printed wiring board penetrates through upper and lower surfaces. And a second interposer substrate having a conductive material penetrating the upper and lower surfaces is disposed on the back side of the first printed wiring board with the conductive material.
A second printed wiring board for component mounting having a conductive material penetrating the upper and lower surfaces is disposed on the back surface side of the interposer substrate.

【0010】このようにすれば、例えば図2(A),
(B)に示すように、LSIパッケージ(LGA型LS
Iパッケージ)100と第1インターポーザ基板101
と導通材付き第1プリント配線板(プリント配線板)1
02と第2インターポーザ基板1と第2プリント配線板
(小型プリント配線板)2とを所定位置で重ね合わせ、
圧力を加えて導通接続するので、バイパスコンデンサ3
をLSIパッケージ100の近傍(真下)に実装配置す
ることができる。
By doing so, for example, FIG.
As shown in (B), the LSI package (LGA type LS
I package) 100 and first interposer substrate 101
Printed wiring board (printed wiring board) 1 with conductive material
02, the second interposer substrate 1 and the second printed wiring board (small printed wiring board) 2 are overlapped at a predetermined position,
Since connection is made by applying pressure, bypass capacitor 3
Can be mounted and arranged near (immediately below) the LSI package 100.

【0011】[0011]

【発明の実施の形態】以下、本発明を図示の実施例に基
づいて説明する。なお、既に説明した部分には同一符号
を付し、重複記載を省略する。本実施例と従来例との相
違点は、従来例の金属板103(図4(A)参照)を除
去し、代わりに第2インターポーザ基板1と小型プリン
ト配線板2を配置し、該プリント配線板2の裏面にバイ
パスコンデンサ3を配置した点である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the illustrated embodiment. Note that the same reference numerals are given to the already described portions, and redundant description is omitted. The difference between the present embodiment and the conventional example is that the metal plate 103 (see FIG. 4A) of the conventional example is removed, and the second interposer substrate 1 and the small printed wiring board 2 are disposed instead, and the printed wiring The point is that the bypass capacitor 3 is arranged on the back surface of the plate 2.

【0012】図1(A),(B)は、本実施例の側面図
および第2インターポーザ基板の側断面図、図2は各部
材の圧着を説明する図であって、(A)は圧着の概念
図、(B)は各部材のランド、導通材の圧着関係の図で
ある。
FIGS. 1A and 1B are a side view of the present embodiment and a side sectional view of a second interposer substrate, and FIG. 2 is a view for explaining the crimping of each member. FIG. 3B is a diagram showing the relationship between the lands of the respective members and the crimping of the conductive material.

【0013】図1(A),(B)に示すように、「第1
プリント配線板」であるプリント配線板102の裏面
(下面)側に、「部品」であるバイパスコンデンサ3を
搭載した「第2プリント配線板」である小型プリント配
線板2を、第2インターポーザ基板1を介して配置す
る。第2インターポーザ基板1は、セラミック等からな
るインターポーザ基板本体1aの上下面を貫通してプリ
ント配線板102のランドに対応させた導通材1bをマ
トリクス状に配置する。1cは導通材1b毎の上下両面
にマトリクス状に設けたランドである。即ち、第2イン
ターポーザ基板1はランドおよび導通材により電気的導
通を確保すると共に、ランド以外の箇所はセラミックに
より絶縁を確保する。また、第2インターポーザ基板1
および小型プリント配線板2の板厚を例えば1.6mm
にすれば、次に説明する加圧強度に耐えることができ
る。
As shown in FIGS. 1A and 1B, the "first
On the back (lower surface) side of the printed wiring board 102 which is a "printed wiring board", the small printed wiring board 2 which is a "second printed wiring board" having a bypass capacitor 3 which is a "component" is mounted on the second interposer substrate 1. To place through. The second interposer substrate 1 has a matrix of conductive materials 1b that pass through the upper and lower surfaces of an interposer substrate main body 1a made of ceramic or the like and correspond to the lands of the printed wiring board 102. Reference numerals 1c denote lands provided in a matrix on both upper and lower surfaces of each conductive material 1b. That is, the second interposer substrate 1 secures electrical continuity by the land and the conductive material, and secures insulation by ceramics in portions other than the land. Also, the second interposer substrate 1
And the thickness of the small printed wiring board 2 is, for example, 1.6 mm.
By doing so, it is possible to withstand the pressure strength described below.

【0014】そして、図2(A),(B)に示すよう
に、「加圧手段」であるバネ付きネジ106によりヒー
トシンク105と小型プリント配線板2間を固定する。
このようにして、上から順にLSIパッケージ100の
ランド100bと、インターポーザ基板101の上ラン
ド101aと、インターポーザ基板101の下ランド1
01bと、プリント配線板102の上ランド102a
と、プリント配線板102の下ランド102bと、第2
インターポーザ基板1の上ランド1aと、第2インター
ポーザ基板1の下ランド1bと、小型プリント配線板2
の下ランド2aをそれぞれ圧着することにより、ランド
間の電気的接続を確保する。101c,102c,1
c,2cはそれぞれ各部材の導通材(例えばスルーホー
ル)である。
Then, as shown in FIGS. 2A and 2B, the heat sink 105 and the small printed wiring board 2 are fixed by a screw with a spring 106 which is a "pressing means".
In this manner, the land 100b of the LSI package 100, the upper land 101a of the interposer substrate 101, and the lower land 1 of the interposer substrate 101 are arranged in this order from the top.
01b and the upper land 102a of the printed wiring board 102
A lower land 102b of the printed wiring board 102;
An upper land 1a of the interposer substrate 1, a lower land 1b of the second interposer substrate 1, and a small printed wiring board 2
By pressing the lower lands 2a respectively, electrical connection between the lands is secured. 101c, 102c, 1
c and 2c are conductive members (for example, through holes) of each member.

【0015】次に作用を説明する。LGA型LSIパッ
ケージ100でスイッチングにより電流変動が生じた場
合には、バイパスコンデンサ3に蓄えられた電荷が小型
プリント配線板2,インターポーザ基板101,第2イ
ンターポーザ基板1,プリント配線板102を介してL
GA型LSIパッケージ100に供給され、ノイズを抑
制する。この場合、図2(B)に示すように、バイパス
コンデンサ3とLGA型LSIパッケージ100との間
は最短距離が確保される。
Next, the operation will be described. When a current fluctuation occurs due to switching in the LGA type LSI package 100, the electric charge stored in the bypass capacitor 3 is transferred to the small printed wiring board 2, the interposer substrate 101, the second interposer substrate 1, and the printed wiring board 102.
Supplied to the GA type LSI package 100 to suppress noise. In this case, as shown in FIG. 2B, the shortest distance is secured between the bypass capacitor 3 and the LGA type LSI package 100.

【0016】また、図3(A),(B)のように、LS
Iパッケージ10が電圧の異なるIOバッファを搭載し
ていても、電圧グループ毎に区分けしてノイズ抑制用の
バイパスコンデンサを搭載できる。即ち、例えばLVC
MOS(2.5V)にはバイパスコンデンサ3a,GTL+(1.
5V)にはバイパスコンデンサ3b,HSTL(1.5V)にはバ
イパスコンデンサ3cの如く区分けする。このようにす
れば、LSIパッケージの周辺領域でプリント配線板の
電源層を複数化したり内層分割せずに済ませることがで
きる。
Further, as shown in FIGS. 3A and 3B, LS
Even if the I package 10 includes IO buffers having different voltages, it is possible to mount a bypass capacitor for noise suppression separately for each voltage group. That is, for example, LVC
MOS (2.5V) has bypass capacitor 3a, GTL + (1.
5V) and a bypass capacitor 3c for HSTL (1.5V). In this way, it is not necessary to provide a plurality of power supply layers of the printed wiring board in the peripheral area of the LSI package or to divide the power supply layers into inner layers.

【0017】なお、本実施例ではLGA型LSIパッケ
ージの場合について説明したが、圧着して実装用のプリ
ント配線板に電気的接続を行うタイプのLSIパッケー
ジであれば、本発明を適用できるのは勿論である。
In this embodiment, the case of an LGA type LSI package has been described. However, the present invention can be applied to any type of LSI package that performs electrical connection to a printed wiring board for mounting by crimping. Of course.

【0018】[0018]

【発明の効果】以上説明したように本発明によれば、以
下の効果を奏することができる。 バイパスコンデンサをLSIパッケージの真下に配置
することができ、プリント配線板の外側に配置した場合
と比較して低インダクタンスを実現できる。 プリント配線板上の信号配線に影響を与えずに効果的
にバイパスコンデンサを搭載できる。
As described above, according to the present invention, the following effects can be obtained. The bypass capacitor can be arranged directly below the LSI package, and low inductance can be realized as compared with the case where the bypass capacitor is arranged outside the printed wiring board. The bypass capacitor can be mounted effectively without affecting the signal wiring on the printed wiring board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は本発明の実施例の側面図、(B)は同
実施例を構成する第2インターポーザ基板の側面図であ
る。
FIG. 1A is a side view of an embodiment of the present invention, and FIG. 1B is a side view of a second interposer substrate constituting the embodiment.

【図2】同実施例における各部材の圧着を説明する図で
あって、(A)は圧着の概念図、(B)は各部材のラン
ドの圧着関係の図である。
FIGS. 2A and 2B are views for explaining the crimping of each member in the embodiment, wherein FIG. 2A is a conceptual diagram of the crimping, and FIG.

【図3】LSIパッケージが電圧の異なるIOバッファ
を搭載している場合の図である。
FIG. 3 is a diagram illustrating a case where an LSI package includes IO buffers having different voltages.

【図4】従来例を説明する図であって、(A)は側面
図、(B)は同従来例を構成するインターポーザ基板の
作用を説明する図である。
4A and 4B are diagrams illustrating a conventional example, in which FIG. 4A is a side view, and FIG. 4B is a diagram illustrating the operation of an interposer substrate constituting the conventional example.

【符号の説明】[Explanation of symbols]

1 インターポーザ基板 1a インターポーザ基板本体 1b 導通材 1c 接続用ランド 2 小型プリント配線板 2a 接続用ランド 2c 導通材 3 バイパスコンデンサ 100 LGA型LSIパッケージ 100b 接続用ランド 101 インターポーザ基板 101a,101b 接続用ランド 101c 導通材 102 プリント配線板 102a,102b 接続用ランド 102c 導通材 104 ヒートスプレッダ 105 ヒートシンク 106 バネ付きネジ REFERENCE SIGNS LIST 1 interposer substrate 1a interposer substrate main body 1b conductive material 1c connection land 2 small printed wiring board 2a connection land 2c conductive material 3 bypass capacitor 100 LGA type LSI package 100b connection land 101 interposer substrate 101a, 101b connection land 101c conductive material 102 printed wiring board 102a, 102b connection land 102c conductive material 104 heat spreader 105 heat sink 106 screw with spring

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 底面に接続用ランドを有するLSIパッ
ケージを、上下面を貫通した導通材を有する第1インタ
ーポーザ基板を介して実装相手の第1プリント配線板の
接続用ランドに圧着し、前記LSIパッケージと第1イ
ンターポーザ基板と第1プリント配線板とを導通接続す
るLSIパッケージの実装構造において、 前記第1プリント配線板に上下面を貫通した導通材を設
け、該導通材付き第1プリント配線板の裏面側に、上下
面を貫通した導通材を有する第2インターポーザ基板を
配置し、該第2インターポーザ基板の裏面側に、上下面
を貫通した導通材を有する部品実装用の第2プリント配
線板を配置したことを特徴とするLSIパッケージの実
装構造。
1. An LSI package having a connection land on a bottom surface is crimped to a connection land of a first printed wiring board to be mounted via a first interposer substrate having a conductive material penetrating the upper and lower surfaces thereof. In a mounting structure of an LSI package for electrically connecting a package, a first interposer substrate, and a first printed wiring board, a conductive material penetrating upper and lower surfaces is provided on the first printed wiring board, and the first printed wiring board with the conductive material is provided. A second interposer substrate having a conductive material penetrating the upper and lower surfaces is disposed on the back surface side of the substrate, and a second printed wiring board for component mounting having a conductive material penetrating the upper and lower surfaces on the back surface side of the second interposer substrate A packaging structure of an LSI package, wherein:
【請求項2】 前記LSIパッケージと第1インターポ
ーザ基板と導通材付き第1プリント配線板と第2インタ
ーポーザ基板と第2プリント配線板とを所定位置で重ね
合わせ、圧力を加えて導通接続したことを特徴とする請
求項1記載のLSIパッケージの実装構造。
2. The method according to claim 1, wherein the LSI package, the first interposer substrate, the first printed wiring board with a conductive material, the second interposer substrate, and the second printed wiring board are overlapped at a predetermined position, and are electrically connected by applying pressure. 2. The mounting structure of an LSI package according to claim 1, wherein:
【請求項3】 前記第2プリント配線板に実装する部品
は、コンデンサであることを特徴とする請求項1または
請求項2記載のLSIパッケージの実装構造。
3. The mounting structure of an LSI package according to claim 1, wherein the component mounted on the second printed wiring board is a capacitor.
【請求項4】 前記LSIパッケージの表面側にヒート
シンクを配置すると共に、該ヒートシンクと第2プリン
ト配線板との間を加圧手段で加圧することを特徴とする
請求項2または請求項3記載のLSIパッケージの実装
構造。
4. The method according to claim 2, wherein a heat sink is disposed on the front side of the LSI package, and a pressure between the heat sink and the second printed wiring board is pressed by a pressing unit. Mounting structure of LSI package.
【請求項5】 前記加圧手段はバネ付きネジであること
を特徴とする請求項4記載のLSIパッケージの実装構
造。
5. The mounting structure for an LSI package according to claim 4, wherein said pressing means is a screw with a spring.
【請求項6】 前記LSIパッケージは、LGA型LS
Iパッケージであることを特徴とする請求項1乃至請求
項5のいずれかに記載のLSIパッケージの実装構造。
6. The LSI package is an LGA type LS
The mounting structure of an LSI package according to claim 1, wherein the mounting structure is an I package.
JP14116099A 1999-05-21 1999-05-21 LSI package mounting structure Expired - Fee Related JP3248516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14116099A JP3248516B2 (en) 1999-05-21 1999-05-21 LSI package mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14116099A JP3248516B2 (en) 1999-05-21 1999-05-21 LSI package mounting structure

Publications (2)

Publication Number Publication Date
JP2000332168A true JP2000332168A (en) 2000-11-30
JP3248516B2 JP3248516B2 (en) 2002-01-21

Family

ID=15285539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14116099A Expired - Fee Related JP3248516B2 (en) 1999-05-21 1999-05-21 LSI package mounting structure

Country Status (1)

Country Link
JP (1) JP3248516B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029581A1 (en) 2003-09-24 2005-03-31 Ibiden Co.,Ltd. Interposer and multilayer printed wiring board
US7755912B2 (en) 2006-09-20 2010-07-13 Fujitsu Limited Printed circuit board unit and electronic apparatus
US10056322B2 (en) 2014-03-31 2018-08-21 Toppan Printing Co., Ltd. Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029581A1 (en) 2003-09-24 2005-03-31 Ibiden Co.,Ltd. Interposer and multilayer printed wiring board
US7755912B2 (en) 2006-09-20 2010-07-13 Fujitsu Limited Printed circuit board unit and electronic apparatus
US10056322B2 (en) 2014-03-31 2018-08-21 Toppan Printing Co., Ltd. Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices

Also Published As

Publication number Publication date
JP3248516B2 (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US11049819B2 (en) Shielded package assemblies with integrated capacitor
JP4058642B2 (en) Semiconductor device
US6028358A (en) Package for a semiconductor device and a semiconductor device
TWI282153B (en) Stacked-type semiconductor device
US7714428B2 (en) High power semiconductor package and method of making the same
JP2002170918A (en) Semiconductor device and its manufacturing method
WO2007026392A1 (en) Semiconductor device and method for manufacturing same
WO2012054335A1 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristic
TW200908268A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
JP4395166B2 (en) Semiconductor device with built-in capacitor and manufacturing method thereof
US20070069370A1 (en) Semiconductor device
JPH05304248A (en) Semiconductor device
US7843051B2 (en) Semiconductor package and method of fabricating the same
US20080105987A1 (en) Semiconductor device having interposer formed on chip
JP3248516B2 (en) LSI package mounting structure
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
JP2001210737A (en) Semiconductor chip package and method of manufacturing the same
JP2001267460A (en) Semiconductor device
JP2000252414A (en) Semiconductor device
JPH07142631A (en) Semiconductor device and manufacture thereof
JP2001135780A (en) Semiconductor device and manufacturing method therefor, computer, circuit board and electronics
JP2002124628A (en) Semiconductor device
CN116666336A (en) Packaging structure and packaging method of power device
JP2592869Y2 (en) Hybrid IC device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees