JP2000331425A - Ac coupling circuit - Google Patents

Ac coupling circuit

Info

Publication number
JP2000331425A
JP2000331425A JP11136414A JP13641499A JP2000331425A JP 2000331425 A JP2000331425 A JP 2000331425A JP 11136414 A JP11136414 A JP 11136414A JP 13641499 A JP13641499 A JP 13641499A JP 2000331425 A JP2000331425 A JP 2000331425A
Authority
JP
Japan
Prior art keywords
time constant
control signal
coupling
pass filter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11136414A
Other languages
Japanese (ja)
Inventor
Yasuhiro Kakizuka
泰弘 柿塚
Toshikazu Fujii
俊和 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11136414A priority Critical patent/JP2000331425A/en
Publication of JP2000331425A publication Critical patent/JP2000331425A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the time required for a DC pull-in without generating a DC step by putting a time constant to a minimum at the instant when a switching is made from a low speed AC coupling to a high speed AC coupling and then, gradually increasing the time constant so that it becomes the time constant of the low speed AC coupling. SOLUTION: A control signal processing circuit 2 differentiates control signals to be supplied to a control terminal Tc with a high pass filter(HPF) 21. The differentiated signals are half wave rectified by a half wave rectifying circuit 22 to produce second control signals. Then, a transconductance value gm1 is changed in proportion to the second control signals so as to control the time constant of an HPF1. Thus, the time constant of the HPF1 becomes small at the instant of a DC fluctuation and then, the time constant is gradually increased. Therefore, there exists practically no change in the time constant while a switching is made from a high speed AC coupling to a low speed AC coupling even though the time constant of the HPF1 is made small during a high speed AC coupling for a high speed pull-in.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えば書き換え
が可能なデジタルビデオディスクの再生信号のように、
DC(直流)値段差のある再生信号のDC段差をなくす
AC結合回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reproduction signal of a rewritable digital video disc, for example.
The present invention relates to an AC coupling circuit for eliminating a DC step of a reproduced signal having a DC (direct current) price difference.

【0002】[0002]

【従来の技術】書き換えが可能なDVD−RAM(digit
al video disc-randam access memory) ディスク再生に
は、AC(交流)結合が必要である。この理由について
説明する前に、DVD−RAMディスク信号の構成につ
いて説明する。
2. Description of the Related Art Rewritable DVD-RAM (digit)
al video disc-randam access memory) For disc playback, AC (AC) coupling is required. Before explaining the reason, the configuration of the DVD-RAM disc signal will be described.

【0003】DVD−RAMディスクのトラックは、図
10(a)のようにセクタ単位に区切られている。各セ
クタの先頭にはヘッダ領域があり、その後に記録領域が
ある。ヘッダ領域にはID(アイデント)信号が前もっ
て記録してあり、記録領域はデータ信号を書き込む領域
である。ディスク再生時には、このトラックに沿ってピ
ックアップが移動し、ディスクにレーザー光を照射し、
レーザー光の反射光をフォトダイオードで検出して再生
信号を得ている。
Tracks of a DVD-RAM disk are divided into sectors as shown in FIG. At the head of each sector is a header area, followed by a recording area. An ID (identity) signal is recorded in the header area in advance, and the recording area is an area where a data signal is written. When playing a disc, the pickup moves along this track, irradiates the disc with laser light,
The reflected light of the laser light is detected by a photodiode to obtain a reproduced signal.

【0004】ピックアップのフォトダイオードのセル
は、一般的には図11のように4つのエリアに分かれて
いる。ヘッダ領域のID信号は、図10(b)のように
半トラックずれて配置してあり、ID信号を読み取る場
合には、(A+D)−(B+C)の演算をして得られる
プッシュプル信号を用いる。また、記録領域のデータ信
号はトラック上にあるので、A+B+C+Dの演算をし
て得られる全加算信号を用いる。つまり、DVD−RA
Mディスクを再生する場合はヘッダ領域と記録領域でプ
ッシュプル信号と全加算信号を切り替えて読み込む必要
がある。ただし、単純にヘッダ領域と記録領域で信号を
切り替えると、図12のようにヘッダ部分にDC段差の
ある再生信号となる。このままでも後段の信号処理は可
能であるが、後段の回路のダイナミックレンジを大きく
する必要があり、ダイナミックレンジを確保するため
に、S/N等、他の性能が犠牲になってしまう。そこ
で、AC結合回路でDC段差を取り除き、図12のよう
なDC段差の無い信号を作って出力し、後段の回路の負
担を軽減している。
A photodiode cell of a pickup is generally divided into four areas as shown in FIG. The ID signal in the header area is arranged with a half track shift as shown in FIG. 10B, and when reading the ID signal, the push-pull signal obtained by calculating (A + D)-(B + C) is used. Used. Since the data signal of the recording area is on the track, a full addition signal obtained by performing the operation of A + B + C + D is used. That is, DVD-RA
When reproducing an M disk, it is necessary to switch and read a push-pull signal and a full addition signal in a header area and a recording area. However, if the signal is simply switched between the header area and the recording area, a reproduced signal having a DC step in the header portion as shown in FIG. Although the signal processing in the subsequent stage is possible as it is, it is necessary to increase the dynamic range of the circuit in the subsequent stage, and other performances such as S / N are sacrificed in order to secure the dynamic range. Therefore, the DC step is removed by the AC coupling circuit, a signal having no DC step as shown in FIG. 12 is generated and output, and the load on the circuit at the subsequent stage is reduced.

【0005】DVD−RAMの再生システムを図13に
示す。ピックアップ1はディスク2にレーザー光をあ
て、反射光を検出して出力する。全加算回路3はピック
アップ出力A,B,C,Dを加算して信号切替回路4に
出力する。また、PP信号生成回路5は、(A+C)−
(B+D)のプッシュプル信号を生成して信号切替回路
4に出力する。信号切替回路4は制御信号によって、デ
ータ領域再生時はRF全加算信号か、ヘッダ領域再生時
はプッシュプル信号かを選択してAC結合回路6に出力
する。ヘッダ位置検出回路7はRF全加算信号、プッシ
ュプル信号を元にヘッダ位置を検出して信号切替制御信
号を信号切替回路4に、時定数切替制御パルスをAC結
合回路6に出力する。AC結合回路6はヘッダ部分で生
じるDC段差を除去して波形等化回路8に出力する。波
形等化回路8はAC結合回路6出力を波形等化してRF
出力をデータスライサ9に出力する。データスライサ9
はRF信号をある基準電位でスライスして2値化し、P
LL10に出力する。
FIG. 13 shows a DVD-RAM reproducing system. The pickup 1 applies a laser beam to the disk 2 and detects and outputs the reflected light. The full adder 3 adds the pickup outputs A, B, C, and D and outputs the result to the signal switching circuit 4. Further, the PP signal generation circuit 5 calculates (A + C) −
A (B + D) push-pull signal is generated and output to the signal switching circuit 4. The signal switching circuit 4 selects, based on the control signal, an RF full addition signal when reproducing the data area or a push-pull signal when reproducing the header area, and outputs the signal to the AC coupling circuit 6. The header position detection circuit 7 detects the header position based on the RF full addition signal and the push-pull signal, and outputs a signal switching control signal to the signal switching circuit 4 and a time constant switching control pulse to the AC coupling circuit 6. The AC coupling circuit 6 removes a DC step generated in the header portion and outputs the result to the waveform equalization circuit 8. The waveform equalizing circuit 8 equalizes the waveform of the output of the AC coupling circuit 6 and performs RF equalization.
The output is output to the data slicer 9. Data slicer 9
Is obtained by slicing the RF signal at a certain reference potential and binarizing the signal.
Output to LL10.

【0006】PLL10は2値化データの同期を取り、
ビットクロックを抽出する。同期検出回路11はビット
クロックをもとに復調用のタイミング信号を出力する。
デコーダ12はタイミング信号に基づいて2値化データ
を復調出力する。
The PLL 10 synchronizes the binary data,
Extract the bit clock. The synchronization detection circuit 11 outputs a timing signal for demodulation based on the bit clock.
The decoder 12 demodulates and outputs the binary data based on the timing signal.

【0007】ここで、図14を用い従来のAC結合回路
について説明する。トランジスタQ1は飽和スイッチで
あり、制御端子の制御電圧が十分低くて、トランジスタ
Q1がOFFしているときは、抵抗R2は開放状態にな
り、コンデンサC1と抵抗R1でハイパスフィルタを構
成している。
Here, a conventional AC coupling circuit will be described with reference to FIG. The transistor Q1 is a saturation switch, and when the control voltage at the control terminal is sufficiently low and the transistor Q1 is OFF, the resistor R2 is in an open state, and the capacitor C1 and the resistor R1 constitute a high-pass filter.

【0008】また、制御端子の制御電圧が十分高くて、
トランジスタQ1がONしているときは、抵抗R2は抵
抗R1と並列に接続されて、C1とR1//R2でハイパ
スフィルタを構成し、ハイパスフィルタの時定数を小さ
くし、制御信号のLo/Hiでハイパスフィルタの時定
数を切り替えている。
Also, if the control voltage of the control terminal is sufficiently high,
When the transistor Q1 is ON, the resistor R2 is connected in parallel with the resistor R1, forms a high-pass filter with C1 and R1 // R2, reduces the time constant of the high-pass filter, and controls the Lo / Hi of the control signal. Switches the time constant of the high-pass filter.

【0009】図15は、AC結合回路にヘッダ信号を含
むDVD−RAMの再生信号が入力されたときの図13
各部の信号波形を示す。ヘッダ位置検出部7が出力する
制御信号は、図15のように大きなDC変動の瞬間から
一定時間Hiになる信号である。AC結合回路6では、
前述したとおり、制御信号のLo/HiでAC結合の時
定数を切り替え、Loのときは時定数を大きく(低速A
C結合)、Hiのときは時定数を小さくする(高速AC
結合)。大きなDC変動があったときに高速に直流引き
込みし、十分に引き込んだ後で時定数を小さくして、入
力信号に重畳しているAC成分、またはノイズ成分に追
従しないようにしている。
FIG. 15 shows a case where a DVD-RAM reproduction signal including a header signal is input to the AC coupling circuit.
The signal waveform of each part is shown. The control signal output from the header position detection unit 7 is a signal that becomes Hi for a certain time from the moment of a large DC fluctuation as shown in FIG. In the AC coupling circuit 6,
As described above, the time constant of the AC coupling is switched by Lo / Hi of the control signal, and when Lo, the time constant is increased (low speed A).
C), the time constant is reduced in the case of Hi (high-speed AC
Binding). When a large DC fluctuation occurs, the DC is drawn at high speed, and after sufficiently drawn, the time constant is reduced so as not to follow the AC component or noise component superimposed on the input signal.

【0010】このようにしてAC結合の時定数を切り替
えれば、大きなDC変動を吸収することができる。とこ
ろが、DVD−RAMの再生システムでは、15μse
c以内にPLLも含めて動作する必要があるが、PLL
の動作レンジ拡大によってPLLの引き込みがより難し
くなってきており、PLLの引き込み時間を確保するた
めに、AC結合の直流引き込み時間を短くする必要が出
てきた。
By switching the time constant of AC coupling in this way, large DC fluctuations can be absorbed. However, in a DVD-RAM reproducing system, 15 μs
It is necessary to operate including the PLL within c.
Has become more difficult due to the expansion of the operation range, and it has become necessary to shorten the DC pull-in time of AC coupling in order to secure the PLL pull-in time.

【0011】しかし、従来のAC結合方式では、AC結
合の直流引き込み時間を短くすることができない。なぜ
ならば、高速AC結合のDC引き込みを早くするには、
高速AC結合時の時定数を小さくすれば良い。しかし、
高速AC結合の時定数を小さくすると、入力信号に重畳
しているAC成分によって容量に出入りする電荷が大き
くなり、低速AC結合に切り替わったときに容量に溜ま
っている電荷で直流オフセットが生じてしまい、DC段
差が出る。
However, in the conventional AC coupling system, the DC coupling time of the AC coupling cannot be shortened. Because, in order to make DC pull of high-speed AC coupling fast,
The time constant at the time of high-speed AC coupling may be reduced. But,
If the time constant of the high-speed AC coupling is reduced, the charge flowing into and out of the capacitor increases due to the AC component superimposed on the input signal, and a DC offset occurs due to the charge accumulated in the capacitance when switching to the low-speed AC coupling. , A DC step appears.

【0012】DC段差が出ると、DC段差が出た部分の
信号の歪みが大きくなってしまい、最悪の条件ではデー
タが読み取れない場合もある。また、データスライサで
RF信号を2値化するときにジッタが大きくなってしま
う。DC段差は高速AC結合時と低速AC結合時の時定
数の比が大きすぎるために生じている。高速AC結合時
の時定数を小さくしたままで、この段差を防ぐために
は、低速AC結合時の時定数を小さくして、高速AC結
合時と低速AC結合時の時定数の比を小さくするしかな
い。
If a DC step occurs, the distortion of the signal in the portion where the DC step occurs increases, and data may not be read under the worst conditions. Also, with data slicer
When the RF signal is binarized, the jitter increases. The DC step is caused by an excessively large ratio of the time constant between the high-speed AC coupling and the low-speed AC coupling. The only way to prevent this step while keeping the time constant at the time of high-speed AC coupling small is to reduce the time constant at the time of low-speed AC coupling and reduce the ratio of the time constant at the time of high-speed AC coupling to that at low-speed AC coupling. Absent.

【0013】しかし、低速AC結合時の時定数を小さく
しすぎると、低速AC結合時にAC結合が信号のノイズ
成分に応答してしまい、データスライサで2値化すると
きにノイズの影響でジッタが増加してしまうため、低速
AC結合時の時定数を小さくするのは難しい。
However, if the time constant at the time of the low-speed AC coupling is too small, the AC coupling responds to the noise component of the signal at the time of the low-speed AC coupling, and the jitter is affected by the noise when binarizing the data with the data slicer. Therefore, it is difficult to reduce the time constant at the time of low-speed AC coupling.

【0014】[0014]

【発明が解決しようとする課題】以上述べたように従来
のAC結合回路は、直流引き込みを早くするために高速
AC結合時の時定数を小さくすると、高速AC結合から
低速AC結合に切り替えたときに出力にDC段差を生じ
てしまう。これを防ぐには低速AC結合時の時定数を小
さくして、高速AC結合時と低速AC結合時の時定数の
比を小さくするしかない。しかし、低速AC結合時の時
定数を小さくしすぎると、低速AC結合時にAC結合が
信号のノイズ成分に応答してしまい、データスライサで
2値化するときにノイズの影響でジッタが増加してしま
うため、低速AC結合時の時定数を小さくするのは難し
い。
As described above, in the conventional AC coupling circuit, if the time constant at the time of high-speed AC coupling is reduced in order to speed up the direct current pull-in, when switching from high-speed AC coupling to low-speed AC coupling is performed. Causes a DC step in the output. The only way to prevent this is to reduce the time constant at the time of low-speed AC coupling and reduce the ratio of the time constant at the time of high-speed AC coupling to that at low-speed AC coupling. However, if the time constant at the time of low-speed AC coupling is too small, the AC coupling responds to the noise component of the signal at the time of low-speed AC coupling, and when binarizing with a data slicer, jitter increases due to the influence of noise. Therefore, it is difficult to reduce the time constant at the time of low-speed AC coupling.

【0015】この発明は、DC段差をほとんど生じるこ
となく直流引き込み時間を短縮することができるDVD
−RAMのAC結合回路を提供する。
According to the present invention, there is provided a DVD capable of shortening a DC pull-in time with almost no DC step.
Providing an AC coupling circuit for the RAM;

【0016】[0016]

【課題を解決するための手段】上記した問題を解決する
ために、この発明のAC結合回路では、低速AC結合か
ら高速AC結合に切り替わった瞬間に時定数を最小に
し、その後、低速AC結合時の時定数になるまで、徐々
に時定数を大きくする。
In order to solve the above-mentioned problem, the AC coupling circuit according to the present invention minimizes the time constant at the moment when switching from low-speed AC coupling to high-speed AC coupling is performed, The time constant is gradually increased until the time constant of.

【0017】上記した手段によって、高速AC結合から
低速AC結合に切り替わるときにAC結合の時定数の変
化がほとんどないので、DC段差を生じずに、しかも直
流引き込みに要する時間を短縮できる。
According to the above-mentioned means, the time constant of the AC coupling hardly changes when switching from the high-speed AC coupling to the low-speed AC coupling, so that a DC step is not generated and the time required for direct current pull-in can be reduced.

【0018】[0018]

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図1はこの
発明の第1の実施の形態について説明するためのブロッ
ク図であり、図2はブロック図の各部分の信号波形であ
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram for explaining a first embodiment of the present invention, and FIG. 2 is a signal waveform of each part of the block diagram.

【0019】図1において、1はAC結合用のハイパス
フィルタであり、AC結合前の入力信号のDC成分を取
り除いて出力する。ハイパスフィルタ1は、入力端子V
iに抵抗R1の一端を接続し、その他端を出力端子Vo
に接続するとともに、反転入力が基準電位Vrefに接
続されたトランスコンダクタンスアンプGM1の非反転
入力および反転入力が接地されたトランスコンダクタン
スアンプGM2の出力の出力を前記出力端子Voにそれ
ぞれ接続する。トランスコンダクタンスアンプGM1の
出力は、コンデンサC1を介して接地するとともに、ト
ランスコンダクタンスアンプGM2の非反転入力に接続
する。ハイパスフィルタ1は、その出力のDC電圧が基
準電位Vrefになるようにフィードバックをかけてい
る。
In FIG. 1, reference numeral 1 denotes a high-pass filter for AC coupling, which removes a DC component of an input signal before AC coupling and outputs the signal. The high-pass filter 1 has an input terminal V
i, one end of the resistor R1 is connected, and the other end is connected to the output terminal Vo.
And a non-inverting input of a transconductance amplifier GM1 having an inverting input connected to the reference potential Vref and an output of a transconductance amplifier GM2 having an inverting input grounded are connected to the output terminal Vo. The output of the transconductance amplifier GM1 is grounded via the capacitor C1, and is connected to the non-inverting input of the transconductance amplifier GM2. The high-pass filter 1 performs feedback so that the output DC voltage becomes the reference potential Vref.

【0020】また、制御信号加工回路2は制御端子Tc
にハイパスフィルタ21の入力を接続し、その出力を半
波整流回路22の入力に接続する。半波整流回路22の
出力は、ハイパスフィルタ1のトランスコンダクタンス
アンプGM1を制御する。制御信号加工回路2は、制御
端子Tcに供給された制御信号をハイパスフィルタ21
で微分し、この微分信号を半波整流回路22で半波整流
して、第2の制御信号として生成する。この第2の制御
信号によって、ハイパスフィルタ1の時定数を制御す
る。
The control signal processing circuit 2 has a control terminal Tc
Is connected to the input of the high-pass filter 21, and its output is connected to the input of the half-wave rectifier circuit 22. The output of the half-wave rectifier circuit 22 controls the transconductance amplifier GM1 of the high-pass filter 1. The control signal processing circuit 2 converts the control signal supplied to the control terminal Tc into a high-pass filter 21.
, And the half-wave rectification circuit 22 half-wave rectifies the differentiated signal to generate a second control signal. The time constant of the high-pass filter 1 is controlled by the second control signal.

【0021】図2に示すように、制御信号は大きなDC
変動の瞬間から一定時間Hiになる信号である。制御信
号加工回路2は、この制御信号からDC変動の瞬間に急
激に大きくなり、その後徐々に小さくなる第2の制御信
号を生成し、ハイパスフィルタ1に出力する。ハイパス
フィルタ1の時定数は、第2の制御信号に基づいてDC
変動の瞬間に急激に小さくなり、その後徐々に大きくな
るように変化する。
As shown in FIG. 2, the control signal is a large DC
This signal is Hi for a certain period of time from the moment of the fluctuation. The control signal processing circuit 2 generates a second control signal that rapidly increases from the control signal at the moment of the DC fluctuation and then gradually decreases, and outputs the second control signal to the high-pass filter 1. The time constant of the high-pass filter 1 is set to DC based on the second control signal.
It suddenly decreases at the moment of the change, and then gradually increases.

【0022】このように、ハイパスフィルタ1の時定数
を制御すると、高速引き込みのために高速AC結合時の
ハイパスフィルタ1の時定数を小さくしても、高速AC
結合から低速AC結合に切り替わるときに、ハイパスフ
ィルタ1の時定数変化がほとんどないので、DC段差を
生じずに直流引き込み時間を短縮できる。
As described above, when the time constant of the high-pass filter 1 is controlled, even if the time constant of the high-pass filter 1 at the time of high-speed AC coupling is reduced for high-speed pull-in, the high-speed AC
When switching from the coupling to the low-speed AC coupling, there is almost no change in the time constant of the high-pass filter 1, so that the DC pull-in time can be reduced without generating a DC step.

【0023】ここで、AC結合用ハイパスフィルタ1の
時定数は、 gm1・gm2・R1/C1 … (1) となるが、第2の制御信号に比例してトランスコンダク
タンスアンプGM2のトランスコンダクタンス値gm1
を変えて、ハイパスフィルタ1の時定数を制御してい
る。
Here, the time constant of the AC-coupling high-pass filter 1 is gm1 · gm2 · R1 / C1 (1). The transconductance value gm1 of the transconductance amplifier GM2 is proportional to the second control signal.
Is changed to control the time constant of the high-pass filter 1.

【0024】これによって、ハイパスフィルタ1の時定
数はDC変動の瞬間に急激に小さくなり、その後徐々に
大きくなるように変化する。そのため、高速引き込みの
ために高速AC結合時のハイパスフィルタ1の時定数を
小さくしても、高速AC結合から低速AC結合に切り替
わるときにハイパスフィルタ1の時定数変化がほとんど
ないので、DC段差を生じずに直流引き込み時間を短縮
できる。
As a result, the time constant of the high-pass filter 1 rapidly decreases at the moment of the DC fluctuation, and thereafter gradually increases. Therefore, even if the time constant of the high-pass filter 1 at the time of high-speed AC coupling is reduced for high-speed pull-in, there is almost no change in the time constant of the high-pass filter 1 when switching from high-speed AC coupling to low-speed AC coupling. The DC pull-in time can be shortened without any occurrence.

【0025】図3は、この発明の第2の実施の形態につ
いて説明するための回路図である。すなわち、入力端子
ViにコンデンサC1の一端を接続、その他端を出力端
子Voに接続するとともに、一端が接地された抵抗R1
の他端およびエミッタが接地されたトランジスタQ1の
コレクタにそれぞれ接続する。
FIG. 3 is a circuit diagram for explaining a second embodiment of the present invention. That is, one end of the capacitor C1 is connected to the input terminal Vi, the other end is connected to the output terminal Vo, and one end of the resistor R1 is grounded.
Is connected to the collector of the transistor Q1 which is grounded.

【0026】制御端子Tcは、コンデンサC2を介して
抵抗R2,R3の一端にそれぞれ接続する。抵抗R3の
他端は接地し、抵抗R2の他端はエミッタが接地された
トランジスタQ2のベースとコレクタに接続する。トラ
ンジスタQ2のベースは、トランジスタQ1のベースと
共通接続する。
The control terminal Tc is connected to one end of each of the resistors R2 and R3 via the capacitor C2. The other end of the resistor R3 is grounded, and the other end of the resistor R2 is connected to the base and collector of the transistor Q2 whose emitter is grounded. The base of transistor Q2 is commonly connected to the base of transistor Q1.

【0027】ここで、トランジスタQ1の出力抵抗Ro
は、トランジスタQ1のコレクタ電流をIとすると、 Ro=Vk/I … (2) という関係がある。ただし、Vkはトランジスタ固有の
定数で電圧である。
Here, the output resistance Ro of the transistor Q1
Has the relationship Ro = Vk / I (2) where I is the collector current of the transistor Q1. Here, Vk is a voltage which is a constant peculiar to the transistor.

【0028】低速AC結合、すなわち制御信号がLoの
ときはトランジスタQ2がOFFするので、トランジス
タQ2とカレントミラーを構成するトランジスタQ1も
OFFになり、トランジスタQ1のコレクタ電流Iは0
になり、その出力抵抗Roは無限大になって、ハイパス
フィルタはコンデンサC1と抵抗R1で構成することに
なる。
When the low-speed AC coupling is performed, that is, when the control signal is Lo, the transistor Q2 is turned off. Therefore, the transistor Q1 forming a current mirror with the transistor Q2 is also turned off, and the collector current I of the transistor Q1 becomes 0.
And the output resistance Ro becomes infinite, and the high-pass filter is composed of the capacitor C1 and the resistor R1.

【0029】逆に、トランジスタQ1がONすると、式
(2)で決まる抵抗Roと抵抗R1の並列抵抗とコンデ
ンサC1でハイパスフィルタの時定数が決まる。制御信
号として、図4に示すようなパルスが入力されると、コ
ンデンサC2と抵抗R3で構成しているハイパスフィル
タによって、V1には図4に示す信号を得る。このV1
が抵抗R1とトランジスタQ2のダイオードに流れるの
で、トランジスタQ2のコレクタ電流をI2とおくと、
I2・R2+Vbe(Q2)=V1だから、 I2=(V1−Vbe(Q2))/R2 … (3) であり、トランジスタQ2のベース・エミッタ間電圧V
be(Q2)は、コレクタ電流I2による変化は小さく
固定電圧と考えて良いことから、図4に示すように、制
御信号のパルスがHiになった瞬間に大きくなり、時間
経過とともに徐々に小さくなる電流となる。トランジス
タQ1とQ2はカレントミラーを構成しているので、I
1=I2である。制御信号がHiになった瞬間はトラン
ジスタQ1がONして、トランジスタQ1のコレクタ電
流I1の値が最も大きくなり、式(2)の関係より、抵
抗Roが最小となり、AC結合用のハイパスフィルタ1
の時定数は最小となる。
Conversely, when the transistor Q1 is turned on, the time constant of the high-pass filter is determined by the resistance Ro determined by the equation (2), the parallel resistance of the resistance R1 and the capacitor C1. When a pulse as shown in FIG. 4 is input as a control signal, a signal shown in FIG. 4 is obtained at V1 by a high-pass filter composed of a capacitor C2 and a resistor R3. This V1
Flows through the resistor R1 and the diode of the transistor Q2, so that the collector current of the transistor Q2 is I2,
Since I2 · R2 + Vbe (Q2) = V1, I2 = (V1−Vbe (Q2)) / R2 (3), and the base-emitter voltage V of the transistor Q2 is
Since the change due to the collector current I2 is small and can be considered as a fixed voltage, be (Q2) increases as the control signal pulse becomes Hi as shown in FIG. 4 and gradually decreases with time. It becomes a current. Since transistors Q1 and Q2 constitute a current mirror, I
1 = I2. At the moment when the control signal becomes Hi, the transistor Q1 is turned on, the value of the collector current I1 of the transistor Q1 becomes the largest, the resistance Ro becomes the minimum according to the relationship of the equation (2), and the high-pass filter 1 for the AC coupling is used.
Is the minimum time constant.

【0030】その後、コレクタ電流I1の電流が小さく
なるにしたがって、徐々に抵抗Roが大きくなり、ハイ
パスフィルタ1の時定数が大きくなる。最終的には、I
1=0でRo=無限大になり、抵抗R1とコンデンサC
1だけでハイパスフィルタ1の時定数が決まる。従っ
て、この場合でもAC結合の時定数は制御信号がHiに
なった瞬間に最小にし、その後徐々に大きくなるように
変化する。
Thereafter, as the collector current I1 decreases, the resistance Ro gradually increases, and the time constant of the high-pass filter 1 increases. Eventually, I
When 1 = 0, Ro = infinity, the resistance R1 and the capacitor C
The time constant of the high-pass filter 1 is determined by 1 alone. Therefore, even in this case, the time constant of the AC coupling changes to a minimum at the moment when the control signal becomes Hi, and to gradually increase thereafter.

【0031】この例でも、上記と同様に高速引き込みの
ために、高速AC結合時のハイパスフィルタ1の時定数
を小さくしても、高速AC結合から低速AC結合に切り
替わるときにハイパスフィルタ1の時定数変化がほとん
どないので、DC段差を生じずに直流引き込み時間を短
縮できる。
Also in this example, even when the time constant of the high-pass filter 1 at the time of high-speed AC coupling is reduced for the high-speed pull-in as described above, the time of the high-pass filter 1 at the time of switching from high-speed AC coupling to low-speed AC coupling is reduced. Since there is almost no constant change, the DC pull-in time can be shortened without generating a DC step.

【0032】図5は、この発明の第3の実施の形態につ
いて説明するための回路図である。図5において、入力
端子ViにコンデンサC1の一端を接続し、その他端を
出力端子Voに接続するとともに一端が接地された抵抗
R1の他端に接続する。さらに、出力端子Voと接地間
には抵抗R2とスイッチS1、抵抗R3とスイッチS
2、抵抗R4とスイッチS3を並列的に接続する。
FIG. 5 is a circuit diagram for explaining a third embodiment of the present invention. In FIG. 5, one end of a capacitor C1 is connected to the input terminal Vi, the other end is connected to the output terminal Vo, and one end is connected to the other end of the grounded resistor R1. Further, a resistor R2 and a switch S1, and a resistor R3 and a switch S are connected between the output terminal Vo and the ground.
2. Connect the resistor R4 and the switch S3 in parallel.

【0033】Tcは制御端子であり、制御端子Tcから
コンデンサC4を介してスイッチS1を、コンデンサC
3を介してスイッチS2を、コンデンサC2を介してス
イッチS1をそれぞれ制御するための制御信号を供給す
る。コンデンサC2とスイッチS3の接続点と接地間に
は抵抗R5を、コンデンサC3とスイッチS2の接続点
と接地間には抵抗R6を、コンデンサC4とスイッチS
1の接続点と接地間には抵抗R7をそれぞれ接続する。
Tc is a control terminal. The switch S1 is connected from the control terminal Tc via the capacitor C4 to the capacitor C4.
3 and a control signal for controlling the switch S1 via the capacitor C2. A resistor R5 is provided between the connection point of the capacitor C2 and the switch S3 and the ground, a resistor R6 is provided between the connection point of the capacitor C3 and the switch S2 and the ground, and the capacitor C4 is connected to the switch S3.
A resistor R7 is connected between the connection point 1 and the ground.

【0034】低速AC結合、すなわち制御信号がLoの
ときはスイッチS1〜S3は全て開放になっていて、ハ
イパスフィルタは、コンデンサC1と抵抗R1で構成し
ている。次に、制御信号がHiになった瞬間はスイッチ
S1〜S3は全て閉じ、ハイパスフィルタはコンデンサ
C1と抵抗R2〜R4の並列抵抗で構成することになっ
て、ハイパスフィルタの時定数が最も小さくなる。
When the low-speed AC coupling is performed, that is, when the control signal is Lo, the switches S1 to S3 are all open, and the high-pass filter includes a capacitor C1 and a resistor R1. Next, at the moment when the control signal becomes Hi, the switches S1 to S3 are all closed, and the high-pass filter is constituted by the parallel resistance of the capacitor C1 and the resistors R2 to R4, and the time constant of the high-pass filter becomes the smallest. .

【0035】その後、時間経過とともにスイッチS1〜
S3が順番に開放し、ハイパスフィルタの時定数は、図
7に示すように階段状に増加していき、最終的に低速A
C結合時の時定数に収束する。時間経過とともにスイッ
チS1〜S3を開放するために、コンデンサC2〜C4
と抵抗R5〜R7で制御信号加工回路を構成している。
コンデンサC2と抵抗R5,コンデンサC3と抵抗R
6、コンデンサC4と抵抗R7は、ぞれぞれ時定数の違
うハイパスフィルタを構成し、制御信号に対する応答が
図6のように異なっている。V1はスイッチS1用の、
V2はスイッチS2用の、V3はスイッチS3用のそれ
ぞれ制御信号となる。
Thereafter, as time passes, the switches S1 to S1
S3 opens in order, and the time constant of the high-pass filter increases stepwise as shown in FIG.
It converges to the time constant at the time of C coupling. In order to open the switches S1 to S3 over time, the capacitors C2 to C4
And the resistors R5 to R7 constitute a control signal processing circuit.
Capacitor C2 and resistor R5, capacitor C3 and resistor R
6, the capacitor C4 and the resistor R7 constitute high-pass filters having different time constants, respectively, and have different responses to control signals as shown in FIG. V1 is for switch S1,
V2 is a control signal for the switch S2, and V3 is a control signal for the switch S3.

【0036】ここで、スイッチS1〜S3の開閉のしき
い値はすべて同じで、制御電圧がしきい値よりも低くな
るとスイッチを開放する。制御信号がHiになった後、
制御信号V1が最も早くしきい値よりも低電圧になり、
その後制御信号V2,V3の順でしきい値よりも低い電
圧になるので、スイッチは制御信号がHiになった瞬間
に全部閉じた後、スイッチS1〜S3の順番で開放にな
っていく。このため、AC結合の時定数は図7に示すよ
うに階段状に変化する。
Here, the threshold values for opening and closing the switches S1 to S3 are all the same, and when the control voltage becomes lower than the threshold value, the switches are opened. After the control signal becomes Hi,
The control signal V1 becomes the earliest voltage lower than the threshold value,
Thereafter, the voltages become lower than the threshold value in the order of the control signals V2 and V3. Therefore, the switches are all closed at the moment when the control signal becomes Hi, and then opened in the order of the switches S1 to S3. For this reason, the time constant of the AC coupling changes stepwise as shown in FIG.

【0037】このようにAC結合の時定数を制御する
と、高速引き込みのために高速AC結合時のハイパスフ
ィルタの時定数を小さくしても、時定数が小さくなった
後に階段状に大きくなっていくので、高速AC結合から
低速AC結合に切り替わるときにハイパスフィルタの時
定数変化を小さくでき、DC段差をほとんど生じずに直
流引き込み時間を短縮できる。
When the time constant of the AC coupling is controlled in this way, even if the time constant of the high-pass filter at the time of the high-speed AC coupling is reduced for high-speed pull-in, the time constant increases and then increases stepwise. Therefore, when switching from the high-speed AC coupling to the low-speed AC coupling, the change in the time constant of the high-pass filter can be reduced, and the DC pull-in time can be reduced with almost no DC step.

【0038】ここでは階段状の時定数変化を4段階とし
て説明したが、スイッチとそれに対応した抵抗とハイパ
スフィルタの数を変えれば、時定数変化の段階は3段階
以上で何段階にでも設定できる。
Here, the step-like time constant change is described as having four stages. However, if the number of switches, the corresponding resistors, and the number of high-pass filters are changed, the number of time constant changes can be set to any number of three or more stages. .

【0039】図8は、この発明の第4の実施の形態につ
いて説明するための回路図である。この実施の形態のA
C結合の時定数は、図5の構成例の場合と同じく階段状
に変化する。ただし、この例では、制御信号用のハイパ
スフィルタはコンデンサC2と抵抗R5のみで構成して
おり、スイッチS1〜S3のしきい値電圧をそれぞれ、
図9のようにVth1〜Vth3というように変えてあ
る。
FIG. 8 is a circuit diagram for explaining a fourth embodiment of the present invention. A of this embodiment
The time constant of the C-coupling changes stepwise as in the case of the configuration example of FIG. However, in this example, the high-pass filter for the control signal includes only the capacitor C2 and the resistor R5, and sets the threshold voltages of the switches S1 to S3 to:
Vth1 to Vth3 are changed as shown in FIG.

【0040】これによって、図5の構成例と同じよう
に、スイッチS1〜S3は制御信号がHiになった後、
スイッチS1〜S3の順に開放し、図5の構成例と同様
の階段状の時定数変化を実現できる。
As a result, similarly to the configuration example of FIG. 5, the switches S1 to S3 switch after the control signal becomes Hi.
By opening the switches S1 to S3 in this order, a stepwise time constant change similar to the configuration example of FIG. 5 can be realized.

【0041】[0041]

【発明の効果】以上説明したように、この発明のDVD
−RAMのAC結合回路では、DC段差の発生を抑え、
直流引き込み時間を短縮することができる。
As described above, the DVD of the present invention
-In the AC coupling circuit of the RAM, the generation of the DC step is suppressed,
DC pull-in time can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態を説明するための
ブロック図。
FIG. 1 is a block diagram for explaining a first embodiment of the present invention.

【図2】図1の動作について説明するための波形図。FIG. 2 is a waveform chart for explaining the operation of FIG.

【図3】この発明の第2の実施の形態について説明する
ための回路図。
FIG. 3 is a circuit diagram for explaining a second embodiment of the present invention.

【図4】図3の動作について説明するための波形図。FIG. 4 is a waveform chart for explaining the operation of FIG. 3;

【図5】この発明の第3の実施の形態について説明する
ための回路図。
FIG. 5 is a circuit diagram for explaining a third embodiment of the present invention.

【図6】図5の動作について説明するための特性図。FIG. 6 is a characteristic diagram for explaining the operation of FIG. 5;

【図7】図5の動作について説明するための波形図。FIG. 7 is a waveform chart for explaining the operation of FIG. 5;

【図8】この発明の第4の実施の形態について説明する
ための回路図。
FIG. 8 is a circuit diagram for explaining a fourth embodiment of the present invention.

【図9】図8に示すスイッチのしきい値について説明す
るための波形図。
FIG. 9 is a waveform chart for explaining a threshold value of the switch shown in FIG. 8;

【図10】DVD−RAMディスクの信号の構成につい
て説明するための説明図。
FIG. 10 is an explanatory diagram for describing a signal configuration of a DVD-RAM disk.

【図11】DVD−RAMのピックアップの構成を説明
するための説明図。
FIG. 11 is an explanatory diagram for explaining a configuration of a DVD-RAM pickup.

【図12】従来のAC結合によるDC段差削除について
説明するための波形図。
FIG. 12 is a waveform chart for explaining DC step difference removal by conventional AC coupling.

【図13】従来のAC結合回路について説明するための
回路構成図。
FIG. 13 is a circuit configuration diagram for explaining a conventional AC coupling circuit.

【図14】従来のAC結合回路について説明するための
回路図。
FIG. 14 is a circuit diagram for explaining a conventional AC coupling circuit.

【図15】図14の動作を説明するための波形図。FIG. 15 is a waveform chart for explaining the operation of FIG. 14;

【符号の説明】[Explanation of symbols]

1…ハイパスフィルタ、2…制御信号加工回路、Vi…
入力端子、Vo…出力端子、GM1,GM2…トランス
コンダクタンスアンプ、Vref…基準電位、Tc…制
御端子、21…ハイパスフィルタ、22…半波整流回
路、C1〜C4…コンデンサ、R1〜R7…抵抗、S1
〜S3…スイッチ、Q1,Q2…トランジスタ。
1: high-pass filter, 2: control signal processing circuit, Vi:
Input terminal, Vo: output terminal, GM1, GM2: transconductance amplifier, Vref: reference potential, Tc: control terminal, 21: high-pass filter, 22: half-wave rectifier circuit, C1 to C4: capacitor, R1 to R7: resistor, S1
S3: switch, Q1, Q2: transistor.

フロントページの続き Fターム(参考) 5D044 AB05 AB07 BC06 CC04 FG05 5D090 AA01 BB04 CC04 EE13 5K029 AA01 AA11 BB01 CC07 DD02 HH01 JJ01 LL01 Continued on the front page F term (reference) 5D044 AB05 AB07 BC06 CC04 FG05 5D090 AA01 BB04 CC04 EE13 5K029 AA01 AA11 BB01 CC07 DD02 HH01 JJ01 LL01

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 階段状の段差を持って変化する直流電位
にAC成分が重畳された再生信号の、前記直流電位の段
差に同期した制御信号によって時定数を変え、前記直流
電位の段差を除去するAC結合回路において、 前記直流電位差が発生した直後の時定数を最小にし、そ
の後徐々に時定数を大きくして、ある一定の時定数に収
束させることを特徴とするAC結合回路。
1. A time constant of a reproduced signal in which an AC component is superimposed on a DC potential that changes with a step-like step is changed by a control signal synchronized with the step of the DC potential to remove the step of the DC potential. An AC coupling circuit according to claim 1, wherein a time constant immediately after the occurrence of the DC potential difference is minimized, and thereafter the time constant is gradually increased to converge to a certain time constant.
【請求項2】 時定数を最小にした後、時定数の時間に
対する変化率が時間経過とともに小さくなるように増加
させ、ある一定の時定数に収束させることを特徴とする
請求項1に記載のAC結合回路。
2. The method according to claim 1, wherein, after minimizing the time constant, the rate of change of the time constant with respect to time is increased so as to decrease with time and converges to a certain time constant. AC coupling circuit.
【請求項3】 時定数を最小にした後、時定数を階段状
に増加させ、ある一定の時定数に収束させることを特徴
とする請求項1に記載のAC結合回路。
3. The AC coupling circuit according to claim 1, wherein, after minimizing the time constant, the time constant is increased stepwise to converge to a certain time constant.
【請求項4】 階段状の段差を持って変化する直流電位
にAC成分が重畳された再生信号を供給し、該再生信号
のDC成分を取り除いて出力するハイパスフィルタと、 前記直流電位の段差に同期した制御信号を加工して第2
の制御信号を生成する制御信号加工回路と、 前記第2の制御信号に基づいて、前記ハイパスフィルタ
の時定数を制御することを特徴とするAC結合回路。
4. A high-pass filter that supplies a reproduced signal in which an AC component is superimposed on a DC potential that changes with a step-like step, removes the DC component of the reproduced signal, and outputs the resulting signal. Process the synchronized control signal to
And a control signal processing circuit that generates a control signal of the above, and an AC coupling circuit that controls a time constant of the high-pass filter based on the second control signal.
【請求項5】 階段状の段差を持って変化する直流電位
にAC成分が重畳された再生信号を供給し、該再生信号
のDC成分を取り除いて出力するハイパスフィルタと、 前記直流電位の段差に同期した制御信号を加工して第2
の制御信号を生成する制御信号加工回路と、 前記第2の制御信号に基づいて、前記ハイパスフィルタ
および前記制御信号加工回路の時定数を制御することを
特徴とするAC結合回路。
5. A high-pass filter that supplies a reproduced signal in which an AC component is superimposed on a DC potential that changes with a step-like step, removes the DC component of the reproduced signal, and outputs the resulting signal. Process the synchronized control signal to
And a control signal processing circuit for generating a control signal of the above, and an AC coupling circuit for controlling a time constant of the high-pass filter and the control signal processing circuit based on the second control signal.
【請求項6】 前記制御信号加工回路は、 前記制御信号を微分するハイパスフィルタと、該ハイパ
スフィルタ出力を半波整流する半波整流回路とからな
り、該半波整流回路の出力信号を前記第2の制御信号と
することを特徴とする請求項4に記載のAC結合回路。
6. The control signal processing circuit comprises: a high-pass filter for differentiating the control signal; and a half-wave rectifier circuit for half-wave rectifying the output of the high-pass filter. 5. The AC coupling circuit according to claim 4, wherein the control signal is two control signals.
【請求項7】 入力端子と出力端子間に接続した抵抗
と、 前記出力端子と第1の基準電位点を入力として、2信号
の差電圧を増幅して電流変換して出力する第1のGMア
ンプと、 前記第1のGMアンプ出力と第2の基準電位点間に接続
したコンデンサと、 前記第1のGMアンプ出力と前記第2の基準電位点を入
力として、2信号の差電圧を増幅して電流変換して出力
し、出力端は前記出力端子に接続する第2のGMアンプ
と、 入力端を制御端子に接続し、階段状の段差を持って変化
する直流電位にAC成分が重畳された再生信号の、前記
直流電位の段差に同期した制御信号を微分するハイパス
フィルタと、 前記ハイパスフィルタ出力を半波整流する半波整流回路
とからなり、 前記半波整流回路出力によって前記第1のGMアンプの
コンダクタンス値を制御することを特徴とするAC結合
回路。
7. A first GM that amplifies a difference voltage between two signals, converts the current into a current, and outputs the amplified voltage, using a resistor connected between an input terminal and an output terminal, and the output terminal and a first reference potential point as inputs. An amplifier; a capacitor connected between the output of the first GM amplifier and a second reference potential point; and an input of the output of the first GM amplifier and the second reference potential point to amplify a difference voltage between two signals. The output terminal is connected to a second GM amplifier connected to the output terminal, and the input terminal is connected to a control terminal. The AC component is superimposed on a DC potential that changes with a step-like step. A reproduced signal, a high-pass filter for differentiating a control signal synchronized with the level difference of the DC potential, and a half-wave rectifier circuit for half-wave rectifying the output of the high-pass filter. GM amplifier conductor An AC coupling circuit, wherein the AC coupling circuit controls a sense value.
【請求項8】 一方の電極を入力端子に、他方の電極を
出力端子に接続した第1のコンデンサと、 出力端子と基準電位点間に接続した第1の抵抗と、 前記エミッタ端子を前記基準電位点に、コレクタ端子を
前記出力端子に接続した第1のトランジスタと、 一端を制御端子に接続した第2のコンデンサと、 前記第2のコンデンサの他端と前記基準電位点間に接続
した第2の抵抗と、 前記第2のコンデンサの他端と前記第1のトランジスタ
のベース端子に接続した第3の抵抗と、 エミッタ端子を基準電位点に、ベース端子、コレクタ端
子を第1のトランジスタのベースに接続した第2のトラ
ンジスタとからなることを特徴とするAC結合回路。
8. A first capacitor having one electrode connected to an input terminal and the other electrode connected to an output terminal; a first resistor connected between an output terminal and a reference potential point; A first transistor having a collector terminal connected to the output terminal; a second capacitor having one end connected to the control terminal; and a second capacitor connected between the other end of the second capacitor and the reference potential point. A third resistor connected to the other end of the second capacitor and the base terminal of the first transistor; a base terminal and a collector terminal of the first transistor connected to an emitter terminal as a reference potential point; An AC coupling circuit, comprising: a second transistor connected to a base.
【請求項9】 一端を入力端子に、他端を出力端子に接
続したコンデンサと、 前記出力端子と基準電位点間に接続した第1の抵抗と、 前記出力端子と基準電位点間に接続するn個(n≧2)
の抵抗とスイッチの直列回路と、 階段状の段差を持って変化する直流電位にAC成分が重
畳された再生信号の、前記直流電位の段差に同期した制
御信号を入力し、前記スイッチに前記制御信号の微分信
号を出力するn個(n≧2)のハイパスフィルタとから
なり、 前記スイッチはしきい値が全て同じで、前記ハイパスフ
ィルタはそれぞれ時定数が異なることを特徴とするAC
結合回路。
9. A capacitor having one end connected to the input terminal and the other end connected to the output terminal, a first resistor connected between the output terminal and a reference potential point, and a connection between the output terminal and the reference potential point. n (n ≧ 2)
And a series circuit of a resistor and a switch, and a control signal synchronized with the step of the DC potential of a reproduced signal in which an AC component is superimposed on a DC potential that changes with a step-like step, and inputs the control signal to the switch. AC switch comprising n (n ≧ 2) high-pass filters for outputting differential signals of the signals, wherein the switches have the same threshold value, and the high-pass filters have different time constants.
Coupling circuit.
【請求項10】 一端を入力端子に、他端を出力端子に
接続したコンデンサと、 前記出力端子と基準電位点間に接続した第1の抵抗と、 前記出力端子と前記基準電位点間に接続するn個(n≧
2)の抵抗とスイッチの直列回路と、 階段状の段差を持って変化する直流電位にAC成分が重
畳された再生信号の、前記直流電位の段差に同期した制
御信号を入力し、前記スイッチに該制御信号の微分信号
を出力するハイパスフィルタとからなり、 前記スイッチは各々しきい値が異なることを特徴とする
AC結合回路。
10. A capacitor having one end connected to the input terminal and the other end connected to the output terminal, a first resistor connected between the output terminal and a reference potential point, and a connection between the output terminal and the reference potential point. N (n ≧
2) a series circuit of a resistor and a switch, and a control signal synchronized with the step of the DC potential of a reproduction signal in which an AC component is superimposed on a DC potential that changes with a step-like step is input to the switch. An AC coupling circuit comprising a high-pass filter that outputs a differential signal of the control signal, wherein the switches have different threshold values.
JP11136414A 1999-05-17 1999-05-17 Ac coupling circuit Abandoned JP2000331425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11136414A JP2000331425A (en) 1999-05-17 1999-05-17 Ac coupling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11136414A JP2000331425A (en) 1999-05-17 1999-05-17 Ac coupling circuit

Publications (1)

Publication Number Publication Date
JP2000331425A true JP2000331425A (en) 2000-11-30

Family

ID=15174614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11136414A Abandoned JP2000331425A (en) 1999-05-17 1999-05-17 Ac coupling circuit

Country Status (1)

Country Link
JP (1) JP2000331425A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403463B2 (en) 2003-12-26 2008-07-22 Kabushiki Kaisha Toshiba Method and apparatus for filtering read signal to three or more cutoff frequencies with two or more bits control line throughout three or more consecutive periods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403463B2 (en) 2003-12-26 2008-07-22 Kabushiki Kaisha Toshiba Method and apparatus for filtering read signal to three or more cutoff frequencies with two or more bits control line throughout three or more consecutive periods

Similar Documents

Publication Publication Date Title
US5784356A (en) Optical disk reproducing apparatus equipped with variable gain amplifier capable of adjusting amplitude of reproduction signal
JPH0365705B2 (en)
KR100310596B1 (en) Method and apparatus for retrieving data from a storage device
US5068753A (en) Data reproducing circuit for memory system having an equalizer generating two different equalizing signals used for data reproduction
JP3107263B2 (en) Information playback device
JP3347468B2 (en) Information playback device
JP2000331425A (en) Ac coupling circuit
KR20000048144A (en) Head amplifier and an optical disk device using the same
JP4032310B2 (en) Tracking error detector
JP3759005B2 (en) Filter circuit
JPH0684115A (en) Agc circuit of magnetic recording/reproducing apparatus
JP3511657B2 (en) Optical disk reproducing apparatus and optical disk reproducing method
JPH11203681A (en) Optical disk device
JP2785210B2 (en) Playback device for recording media
JP4377046B2 (en) Mirror detection circuit
JP2890156B2 (en) Automatic gain adjustment circuit in optical playback device
JPH11345460A (en) Optical disk device
JP2002025076A (en) Data reproducer
JP2002008314A (en) Waveform equalizing circuit and disk reproducing device
JPH0982028A (en) Data reproducing circuit
JPS6243246B2 (en)
JPS61142532A (en) Rf signal amplifier circuit of optical disk reproducing device
JPH0540978A (en) Optical information recording and reproducing device
JP2002216345A (en) Dropout detector circuit
JPS6182378A (en) Drop-out detection circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060213